KR102061026B1 - 도금 방법 - Google Patents

도금 방법 Download PDF

Info

Publication number
KR102061026B1
KR102061026B1 KR1020170036042A KR20170036042A KR102061026B1 KR 102061026 B1 KR102061026 B1 KR 102061026B1 KR 1020170036042 A KR1020170036042 A KR 1020170036042A KR 20170036042 A KR20170036042 A KR 20170036042A KR 102061026 B1 KR102061026 B1 KR 102061026B1
Authority
KR
South Korea
Prior art keywords
plating
substrate
bump
height
plating liquid
Prior art date
Application number
KR1020170036042A
Other languages
English (en)
Other versions
KR20170113180A (ko
Inventor
요헤이 와쿠다
야스유키 마스다
마사시 시모야마
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20170113180A publication Critical patent/KR20170113180A/ko
Application granted granted Critical
Publication of KR102061026B1 publication Critical patent/KR102061026B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/02Heating or cooling
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/10Agitating of electrolytes; Moving of racks
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

원하는 돔 높이를 실현할 수 있는 도금 방법을 제공한다.
도금 방법은, 범프 높이에 대한 돔 높이의 비율과, 염화물 이온의 농도의 관계를 나타내는 상관 데이터를 준비하고, 범프 높이에 대한 돔 높이의 원하는 비율과, 상관 데이터에 기초하여 선택된 농도의 염화물 이온을 포함하는 도금액을 제작하고, 선택된 농도는, 100㎎/d㎥ 내지 300㎎/d㎥의 범위 내이며, 기판을 상기 도금액 중에 침지시켜, 도금액 중의 애노드와 기판 사이에 전류를 흐르게 하여 기판을 도금한다.

Description

도금 방법{PLATING METHOD}
본 발명은, 기판 위에 범프를 형성하기 위한 도금 방법에 관한 것으로, 특히 범프 형상을 제어할 수 있는 구리 도금 방법에 관한 것이다.
범프는, LSI 등의 집적 회로를 갖는 웨이퍼의 표면에 형성된다. 범프는, 집적 회로의 배선 일부를 구성하고, 외부의 패키지 기판(회로 기판)의 회로에의 접속을 위한 단자가 된다. 범프는, 일반적으로, 반도체 칩(다이)의 주변에 따라 배치되고, 금선(와이어 본딩 방식)이나 리드(TAB 방식)에 의해 외부 회로에 접속된다.
최근 들어 반도체 디바이스의 집적화·고밀도화가 진행됨에 따라, 외부 회로와의 접속을 위한 범프의 수가 많아지고, 반도체 칩의 표면 전역에 범프를 형성할 필요가 생기고 있다. 또한, 배선 거리를 단축시킬 필요성으로부터, 표면에 다수의 범프를 형성한 반도체 칩을 뒤집어, 범프를 회로 기판에 직접 접속하는 방법(플립 칩 방식)이 사용되어 오고 있다.
범프의 재료로서는, 금, 은, 구리, 니켈, 땜납, 인듐, 또는 그것들 중 어느 것을 적어도 포함하는 합금종이 사용된다. 이러한 범프 재료 중, 땜납은 도전성을 가짐과 함께 비교적 낮은 융점을 갖고, 전기 배선 재료 및 반도체 재료에 손상을 주지 않는 온도에서 용융하여 소자의 접합을 행할 수 있다. 이로 인해, 땜납은, 반도체 칩의 각 전극과 패키지 기판의 각 전극의 접속에 널리 사용되고 있다.
전기 도금은, 범프를 형성하는 방법으로서 널리 사용되고 있다. 집적 회로를 갖는 웨이퍼의 표면에 범프를 형성하는 공정은, 반도체 소자 제조의 최종 단계에서 가장 중요한 공정 중의 하나이다. 즉, 다수의 제조 공정을 거쳐 웨이퍼에 집적 회로가 형성되기 때문에, 지금까지의 모든 공정에서 합격되어 온 웨이퍼에 대해 행해지는 범프 형성 공정에는 매우 높은 신뢰성이 요구된다. 반도체 칩의 소형화에 수반하여, 외부 회로와의 접속에 사용되는 범프의 수가 증가하고, 범프 자체도 작아지고 있다. 이로 인해, 반도체 칩과 패키지 기판 등의 회로 기판의 접합을 위한 위치 정렬 정밀도를 높일 필요가 생긴다. 또한, 범프가 용융되어 응고하는 접합 과정에 있어서 결함이 생기지 않도록 하는 것이 강하게 요구된다.
구리 범프는, 웨이퍼의 집적 회로에 전기적으로 접속된 시드층 위에 형성된다. 시드층 위에는, 개구부를 갖는 레지스트가 형성되어 있고, 구리 도금에 의해 구리가 개구부 내의 시드층의 노출면 위에서 석출하여 구리 범프를 형성한다. 시드층은, 예를 들어 Ti를 포함하는 배리어층과, 예를 들어 구리를 포함하는 급전층을 포함하고 있으며, 각각 배리어층에서는 범프 금속인 구리의 확산을 방지하고, 급전층에서는 전해 도금을 행하기 위하여 기판으로 급전하도록 되어 있다. 즉, 시드층은, 전기 도금을 위한 급전 막으로서의 역할 외에, 범프 금속인 구리의 확산을 방지하기 위한 금속막으로서의 역할을 한다. 레지스트의 개구부가 구리로 충전된 후, 레지스트가 제거되고, 구리 범프에 대해 리플로우 처리가 더 행해진다.
일본 특허 공표 제2009-532586호 공보 일본 특허 공개 제2010-255078호 공보 일본 특허 공개 제2011-054890호 공보
도 13은, 도금 처리 후이며 리플로우 처리 전의 범프의 단면도이다. 범프 높이 H는, 범프(1)의 최저부에서 최정상부까지의 거리에 해당한다. 레지스트의 개구부에 도금에 의해 범프(1)를 형성했을 때, 범프(1)의 정상부에는 돔(2)이 형성된다. 이 돔(2)은, 내측에 만곡된 측면을 갖는 정상부이다. 도 13에서는, 돔 높이는, dh로 표현되어 있다. 범프 높이 H는, 10㎛ 이상인 것이 바람직하다고 되어 있다. 이것은, 회로 기판에 접합된 범프가 균일한 높이를 확보하기 위한 것이다.
최근 들어, TSV를 제작하는 반도체 소자 제조 공정에 있어서, 구리 도금으로 형성된 비아의 헤드부를 포함한 웨이퍼의 전체면을, 리플로우 처리를 행하기 전에, CMP 장치로 연마하여 평탄화하고, 그 후 화학적 에칭을 행하여 비아의 헤드부를 꺼내고 나서 범프를 제작한다고 하는, 비아 미들의 헤드 추출 기술이, 2.5차원 실장 기술의 개발이 행해지고 있는 가운데, 검토되고 있다(덴다 세이이치 「반도체의 고차원화 기술 관통 전극에 의한 3D/2.5D/2.1D 실장」, 16 페이지 내지 18 페이지, 도쿄전기대학 출판국).
최근 들어, 이러한 실장 기술이 검토됨에 따라, 비아 헤드부, 즉 도금으로 형성되는 구리 범프의 돔 높이 dh를 가능한 한 작게 하는 것이 바람직한 것으로 알려져 왔다. 즉, 범프의 돔 높이 dh가 작으면, 도금 후에 행해지는 연마 공정의 시간을 짧게 할 수 있다. 그러나, 돔 높이 dh는 범프 높이 H에 크게 의존하기 때문에, 범프 높이 H와는 독립적으로 돔 높이 dh를 제어하기는 어렵다. 또한, 요구되는 돔 높이 dh는, 그 후의 처리 조건에 따라 바뀔 수 있다. 이러한 상황 속에서, 범프 높이 H에 의존하지 않고 돔 높이 dh를 제어하는 기술이 요망되어 왔다.
따라서, 본 발명은, 원하는 돔 높이를 실현할 수 있는 도금 방법을 제공한다.
상술한 목적을 달성하기 위하여, 본 발명의 일 형태는, 기판을 구리로 도금하여 범프를 형성하는 방법이며, 범프 높이에 대한 돔 높이의 비율과, 염화물 이온의 농도와의 관계를 나타내는 상관 데이터를 준비하고, 범프 높이에 대한 돔 높이의 원하는 비율과, 상기 상관 데이터에 기초하여 선택된 농도의 염화물 이온을 포함하는 도금액을 제작하고, 상기 선택된 농도는, 100㎎/d㎥ 내지 300㎎/d㎥의 범위 내이며, 기판을 상기 도금액 중에 침지시켜, 상기 도금액 중의 애노드와 상기 기판 사이에 전류를 흐르게 하여 상기 기판을 도금하는 것을 특징으로 하는 방법이다.
본 발명의 바람직한 형태는, 범프의 높이가 적어도 100㎛에 도달할 때까지, 상기 기판의 도금을 행하는 것을 특징으로 한다.
본 발명의 바람직한 형태는, 상기 기판의 도금 개시 시에, 전류 밀도를 상승시키는 것을 특징으로 한다.
본 발명의 바람직한 형태는, 상기 전류 밀도는, 1A/d㎡에서 20A/d㎡의 범위 내인 것을 특징으로 한다.
본 발명의 바람직한 형태는, 상기 기판의 도금 중인 상기 도금액의 온도를 30℃에서 80℃의 범위 내로 유지하는 것을 특징으로 한다.
본 발명의 바람직한 형태는, 상기 기판의 도금 중에, 패들을 상기 도금액 중에서 왕복 운동시킴으로써 상기 도금액을 교반하며, 상기 패들의 왕복 이동 속도는, 100회/분에서 500회/분의 범위 내인 것을 특징으로 한다.
본 발명에 따르면, 상관 데이터에 기초하여 결정된 농도의 염화물 이온을 포함하는 도금액을 사용함으로써, 범프의 높이가 큰 경우(예를 들어, 범프의 높이가 100㎛ 이상인 경우)에도, 원하는 돔 높이를 실현할 수 있다.
도 1은 도금 장치의 일 실시 형태를 나타내는 종단 정면도.
도 2는 패들의 정면도.
도 3은 도 2의 A-A선 단면도.
도 4는 도금액에 포함되는 염화물 이온의 농도와, 범프 높이에 대한 돔 높이의 비율의 관계를 나타내는 그래프.
도 5는 도 4에 도시하는 농도의 염화물 이온을 포함하는 도금액을 사용하여 기판을 도금한 결과로서 얻어진 범프의 형상을 나타내는 도면.
도 6은 도금액 중의 염화물 이온의 농도가 높은 경우의 염화물 이온의 작용을 설명하는 모식도.
도 7은 도금액 중의 염화물 이온의 농도가 과도하게 높은 경우의 염화물 이온의 작용을 설명하는 모식도.
도 8은 도금액 중의 염화물 이온의 농도가 낮은 경우의 염화물 이온의 작용을 설명하는 모식도.
도 9는 전류 밀도를 단계적으로 상승시키는 실시 형태를 나타내는 도면.
도 10은 전류 밀도를 직선적으로 상승시키는 실시 형태를 나타내는 도면.
도 11은 도금 방법의 일 실시 형태를 설명하는 흐름도.
도 12는 도 11에 기재된 실시 형태를 따라서 실시한 실험의 도금 조건과, 비교예로서 실시한 실험의 도금 조건을 나타내는 도면.
도 13은 도금 처리 후이며 리플로우 처리 전의 범프의 단면도.
도 1은, 도금 장치의 일 실시 형태를 나타내는 종단 정면도이다. 본 실시 형태의 도금 장치는, 집적 회로를 갖는 웨이퍼 등의 기판의 표면에 구리를 석출시킬 수 있는 구리 도금 장치이다. 도 1에 도시한 바와 같이, 도금 장치는, 도금액을 내부에 유지하는 도금 조(10)를 갖는다. 도금 조(10)의 상부에는, 도금 조(10)의 에지로부터 넘쳐 나온 도금액을 수용하는 오버플로우 조(12)가 설치되어 있다. 본 실시 형태에 사용되는 도금액에는, 구리 이온, 황산 이온이 포함되어 있으며, 촉진제 및 억제제 등의 첨가제가 더 포함되어 있다.
오버플로우 조(12)의 저부에는, 펌프(14)가 설치된 도금액 공급 라인(16)의 일단부가 접속되고, 도금액 공급 라인(16)의 타단부는, 도금 조(10)의 저부에 접속되어 있다. 오버플로우 조(12) 내에 고인 도금액은, 펌프(14)의 구동에 따라 도금액 공급 라인(16)을 통해 도금 조(10) 내에 복귀된다. 도금액 공급로(16)에는, 펌프(14)의 하류측에 위치하여, 도금액의 온도를 조절하는 온도 조절 유닛(20)과, 도금액 내의 이물을 제거하는 필터(22)가 개재 장착되어 있다.
도금 장치는, 웨이퍼 등의 기판(피도금체) W를 착탈 가능하게 유지하고, 기판 W를 연직 상태로 도금 조(10) 내의 도금액에 침지시키는 기판 홀더(24)를 구비하고 있다. 또한, 도금 장치는, 도금 조(10) 내에 배치된 애노드(26)와, 이 애노드(26)를 유지하는 애노드 홀더(28)를 구비하고 있다. 기판 W를 유지하는 기판 홀더(24)가 도금 조(10)에 설치되면, 기판 W와 애노드(26)는 도금 조(10) 내에서 서로 대향된다. 이 실시 형태에서는, 애노드(26)의 재료에는, 인 함유된 구리가 사용되고 있다. 애노드(26)는 전원(30)의 정극에 전기적으로 접속되어 있고, 기판 W는 기판 홀더(24)를 거쳐 전원(30)의 부극에 접속되어 있다. 도금 전원(30)에 의해, 애노드(26)와 기판 W 사이에 전류를 흐르게 함으로써 기판 W의 표면에 금속(구리)이 석출된다.
기판 홀더(24)에 유지된 기판 W와 애노드(26) 사이에는, 기판 W의 표면과 평행하게 왕복 운동하여 도금액을 교반하는 패들(32)이 배치되어 있다. 도금액을 패들(32)로 교반함으로써, 충분한 구리 이온을 기판 W의 표면에 균일하게 공급할 수 있다. 기판 W의 도금 중에 있어서의 패들(32)의 왕복 이동 속도(1분당 왕복 이동 횟수)는, 100회/분에서 500회/분이다. 패들(32)과 기판 W의 거리는, 바람직하게는 5㎜ 내지 11㎜이다. 또한, 패들(32)과 애노드(26) 사이에는, 기판 W의 전체면에 걸쳐 전위 분포를 보다 균일하게 하기 위한 유전체를 포함하는 조정판(레귤레이션 플레이트)(34)이 배치되어 있다.
패들(32)은, 도 2 및 도 3에 도시한 바와 같이, 판 두께 t가 3㎜ 내지 5㎜인 일정한 두께를 갖는 직사각형 판재로 구성되며, 내부에 복수의 긴 구멍(32a)을 평행하게 마련함으로써, 연직 방향으로 연장되는 복수의 격자부(32b)를 갖게 구성되어 있다. 패들(32)의 재질은, 예를 들어 티타늄에 테플론(등록 상표) 코팅을 실시한 것이다. 패들(32)의 수직 방향의 길이 L1 및 긴 구멍(32a)의 길이 방향의 치수 L2는, 기판 W의 수직 방향의 치수보다도 충분히 커지도록 설정되어 있다. 또한, 패들(32)의 가로 방향 길이 M은, 패들(32)이 왕복 운동했을 때에 패들(32)의 양측 단부가 기판 W의 외측에 위치하도록, 기판 W의 가로 방향의 치수보다도 충분히 커지도록 설정되어 있다. 단, 교반 기구는, 본 실시 형태에 기재된 패들 교반에 한정되지 않고, 그 밖에도, 공기 교반, 분류(噴流) 교반, 스퀴지 교반 등을 사용할 수 있다.
기판 W의 도금 중, 온도 조절 유닛(20)은, 도금액의 온도를, 30℃ 내지 80℃의 범위에서 선택된 소정의 온도로 유지한다. 단, 도금액의 온도 조정 시스템은, 상술한 온도 조절 유닛(20)에 한정되지 않는다. 예를 들어, 도금 조(10) 내에 온도 센서를 설치하고, 도금 조(10)와 도금액 보급 장치 사이에서 도금액을 순환시키는 도금액의 배관 경로 중에 히터(또는 칠러)와 열 교환기(또는 쿨러)를 설치해도 된다. 이러한 온도 조정 시스템에 의하면, 도금 조(10) 내의 도금액 온도에 따라, 배관 경로 중의 도금액을 가온 또는 냉각함으로써, 온도 조정된 도금액을 도금 조(10)에 투입할 수 있다.
도금액에 사용되는 촉진제로서는, 특별히 한정되지 않지만, SPS(비스(3-술포프로필)디술파이드) 또는 그 2나트륨염, 3-머캅토-1-프로판술폰산 또는 그 나트륨염, N,N-디메틸 디티오카르밤산(3-술포프로필)디술피드 등을 들 수 있다.
도금액에 사용되는 서프레서(억제제)로서는, 특별히 한정되지 않지만, PEG(폴리에틸렌글리콜), 폴리프로필렌글리콜, 에틸렌글리콜과 프로필렌글리콜의 공중합체 및 그것들의 유도체 폴리비닐알코올, 카르복시메틸셀룰로오스 등을 들 수 있다.
첨가제에는 레벨러가 포함되어도 된다. 사용되는 레벨러(평활제)로서는, 특별히 한정되지 않지만, PEI(폴리에틸렌이민), 야누스 그린 B 등의 유기 염료, 디글리시딜에테르와 질소 함유 화합물의 반응 생성물, 폴리아민, 수용성 수지 등을 들 수 있다.
본 실시 형태에 사용되는 도금액에는, 상기 첨가제 외에도, 염화물 이온(Cl-)이 포함되어 있다. 염화물 이온은, 도금에 의해 석출된 구리의 표면에 흡착하여, 그 기능을 발휘한다고 생각되고 있다. 보다 구체적으로는, 염화물 이온은, 도금액 중의 억제제로 작용하여, 억제제의 기능을 촉진시키는 것이라고 생각된다. 본 발명자는, 도금에 의해 형성되는 범프의 돔 높이(도 13 참조)는, 도금액에 포함되는 염화물 이온의 농도에 의존하여 바뀌는 실험에 의해 발견했다.
도 4는, 도금액에 포함되는 염화물 이온의 농도와, 범프 높이에 대한 돔 높이의 비율의 관계를 나타내는 그래프이다. 또한, 범프 높이에 대한 돔 높이의 비율은, 범프 높이에 대한 돔 높이의 비와 동일 의미이다. 도 4의 그래프는, 염화물 이온의 농도가 다른 4개의 도금액 중에, 각각 기판을 침지시켜 범프를 형성한 실험 결과를 나타내고 있다.
사용된 도금액은, 황산구리 5수화물, 황산, 촉진제, 억제제, 평활제, 염화물 이온을 포함하는 것이었다. 준비한 4개의 도금액 중의 염화물 이온의 농도는, 각각 50㎎/d㎥(또는 ppm), 100㎎/d㎥(또는 ppm), 200㎎/d㎥(또는 ppm), 300㎎/d㎥(또는 ppm)이었다. 염화물 이온의 농도 이외의 도금 조건은 동일했다. 도 4에서 알 수 있는 바와 같이, 염화물 이온의 농도에 따라, 범프 높이에 대한 돔 높이의 비율이 감소한다.
도 5는, 도 4에 도시하는 농도의 염화물 이온을 포함하는 도금액을 사용하여 기판을 도금한 결과로서 얻어진 범프의 형상을 나타내는 도면이다. 도 5에 도시하는 4개의 범프(1)의 높이, 즉 범프 높이 H는, 실질적으로 동일했다. 보다 구체적으로는, 범프 높이 H는, 100㎛ 이상이었다. 도 5에서 알 수 있는 바와 같이, 범프 높이 H는 실질적으로 동일한 것임에도 불구하고, 염화물 이온의 농도를 따라서 돔 높이 dh가 감소한다. 이것은, 염화물 이온의 농도가 증가함에 따라, 돔 높이 dh가 낮아지는 것을 의미하고 있다.
일반적으로, 범프 높이 H가 낮은 경우에는, 돔 높이 dh도 낮고, 돔의 형상은 그다지 문제가 되지 않는다. 그러나, 돔 높이 dh는 범프 높이 H에 크게 의존하기 때문에, 범프 높이 H가 100㎛ 이상이 되면, 돔 높이 dh도 커진다. 따라서, 본 실시 형태에 따르면, 범프 높이 H가 100㎛ 이상에서도, 도금액 중의 염화물 이온의 농도를 조정함으로써, 돔 높이 dh를 낮게 할 수 있다.
염화물 이온은, 수용성 염소화합물을 도금액에 투입함으로써 도금액에 첨가할 수 있다. 따라서, 도금액 중의 염화물 이온의 농도는, 도금액에 투입되는 수용성 염소 화합물의 양에 의해 조정할 수 있다. 수용성 염소 화합물의 구체예에는, 염산, 염화나트륨, 염화칼륨 또는 이들의 조합을 들 수 있다.
염화물 이온의 농도에 의해 돔 높이가 변하는 이유는, 다음과 같이 생각할 수 있다. 도 6에 도시한 바와 같이, 범프를 구성하는 구리(42)는, 레지스트(40)의 개구부(40a) 내의 시드층(41)의 노출 면 위에 석출된다. 염화물 이온(44)은, 석출된 구리(42)의 표면에 흡착된다. 억제제(45)는, 염화물 이온(44)을 중개로 하여 구리(42)의 표면에 부착된다. 그 결과, 구리(42)의 국소적인 석출이 완화되어, 핵 발생 밀도가 향상된다. 염화물 이온(44)은, 구리(42)의 보텀 업 성장에 특히 영향을 미친다고 말하고 있다.
도금액 중의 염화물 이온(44)의 농도가 높은 경우, 도 6에 도시한 바와 같이, 염화물 이온(44)은 구리(42)의 표면 위에 균일하게 부착되고, 이들 염화물 이온(44)을 통해 억제제(45)가 부착된다. 결과적으로, 구리(42)의 국소적인 석출이 완화되어, 구리(42)의 표면 중앙부는 거의 부풀어 오르지 않는다.
도금액 중의 염화물 이온(44)의 농도가 과도하게 높은 경우, 도 7에 도시한 바와 같이, 구리(42)의 표면 위의 일부에 염화물 이온(44)이 과도하게 존재하여, 전기적으로 약한 부분이 발생된다. 전류는, 그 부분에 집중하여, 국소적으로 전류 밀도가 상승한다. 이 상태에서, 도금이 진행되면, 구리(42)의 표면의 일부에 피트라고 불리는 오목부 또는 노듈이라고 불리는 돌기부(볼록부)가 형성된다.
한편, 도금액 중의 염화물 이온(44)의 농도가 낮은 경우, 도 8에 도시한 바와 같이, 염화물 이온(44)은, 구리(42)의 표면에 균일하게 부착되지 않고, 구리(42)의 표면 단부에 모이기 쉽다. 결과적으로, 구리(42)의 표면 중앙부가 부풀어 오른다.
이상과 같은 관점에서, 돔 높이를 조절하기 위하여 적절한 염화물 이온의 범위가 존재한다. 본 실시 형태에서는, 도금액 중의 염화물 이온의 농도는, 100㎎/d㎥(또는 ppm)에서 300㎎/d㎥(또는 ppm)의 범위에서 선택된다. 염화물 이온의 농도가 100㎎/d㎥ 미만이면 억제제에 작용하는 염화물 이온의 양이 너무 적어서, 돔 높이를 제어하기 어렵다. 한편, 염화물 이온의 농도가 300㎎/d㎥를 초과하면, 도 7에서 설명한 바와 같이, 범프의 일부에 피트라고 불리는 오목부 또는 노듈이라고 불리는 돌기부가 형성된다. 이러한 이유로 인하여, 본 실시 형태의 범프 도금에 사용되는 도금액의 염화물 이온의 농도는, 100㎎/d㎥에서 300㎎/d㎥의 범위 내이다.
일 실시 형태에서는, 기판의 도금 중, 전류 밀도는, 1A/d㎡에서 20A/d㎡의 범위 내에서 유지된다. 도금 시간을 단축하여 스루풋을 올리기 위해서는, 애노드(26)(도 1 참조)로부터 기판 W에 흐르는 전류 밀도는 높은 것이 바람직하다. 그러나, 처음부터 전류 밀도를 높이면, 구리 표면의 일부에 요철부가 형성되는 경우가 있다. 따라서, 도금 시간을 단축하면서 요철부의 형성을 방지하기 위하여, 도금 개시 시에 전류 밀도를 서서히 상승시키는 것이 바람직하다. 도 9는, 전류 밀도를 단계적으로 상승시키는 실시 형태를 나타내는 도면이며, 도 10은, 전류 밀도를 직선적으로 상승시키는 실시 형태를 나타내는 도면이다. 이들 도 9 및 도 10과 같이 도금 개시 시에 기판에 인가되는 전류 밀도를 서서히 상승시킴으로써, 디펙트를 발생시키지 않고, 도금 시간을 단축하여, 스루풋을 향상시킬 수 있다. 또한, 도금 개시 시는, 도금 처리를 개시하고 나서, 짧으면서도 소정의 시간이 경과할 때까지를 의미한다.
다음에, 도 11에 도시하는 흐름도를 참조하면서, 도금 방법의 일 실시 형태를 설명한다. 스텝 1에서는, 도 4에 도시한 바와 같은, 도금액에 포함되는 염화물 이온의 농도와, 범프 높이에 대한 돔 높이의 비율과의 관계를 나타내는 상관 데이터가 준비된다. 이 상관 데이터는, 과거에 행해진 실험 결과로 제작할 수 있다. 상관 데이터는, 염화물 이온의 농도와 상기 비율의 관계를 나타내는 데이터 테이블이어도 되고, 또는 염화물 이온의 농도와 상기 비율의 관계를 나타내는 함수여도 된다. 상관 데이터는, 도금 장치가 도시되지 않은 기억 장치에 기억된다.
스텝 2에서는, 도시되지 않은 제어 장치에서, 범프 높이에 대한 돔 높이의 원하는 비율과, 상기 기억 장치에 보존되어 있는 상관 데이터에 기초하여, 도금액에 포함되어야 할 염화물 이온의 농도가 선택된다. 보다 구체적으로는, 상기 원하는 비율을 달성할 수 있는 염화물 이온의 농도가, 상관 데이터에 기초하여 선택된다. 상술한 바와 같이, 선택되는 염화물 이온의 농도는, 100㎎/d㎥에서 300㎎/d㎥의 범위 내이다.
스텝 3에서는, 선택된 농도의 염화물 이온을 포함하는 도금액이 제작된다. 이 도금액에는, 염화물 이온 외에도, 구리 이온, 황산 이온이 포함되고, 또한 촉진제 및 억제제 등의 첨가물이 포함된다. 스텝 4에서는, 기판을 기판 홀더(24)(도 1 참조)에 유지하고, 도금액 중에 침지시킨다. 스텝 5에서는, 도금액에 침지된 애노드(26)(도 1 참조)와 기판 사이에 전류를 흐르게 하면서, 패들(32)을 왕복 이동시킴으로써, 기판을 도금한다. 기판의 도금 중에는, 패들(32)(도 1 참조)은, 미리 설정된 왕복 이동 속도(1분당 왕복 이동 횟수)로 왕복 운동한다. 또한, 애스펙트비가 높은 비아를 포함하는 기판의 경우에도, 패들의 왕복 이동에 의해, 기판 근방에서의 액의 확산 효과가 발생하게 되고, 기판의 비아 저부 부근에도 도금액이 충분히 널리 퍼지도록 한다. 기판의 도금은, 범프의 높이가 적어도 100㎛에 달할 때까지 행해진다. 스텝 6에서는, 미리 설정된 도금 시간에 도달한 시점에서, 기판의 도금이 종료된다.
도 12는, 도 11에 기재된 실시 형태를 따라서 실시한 실험의 도금 조건과, 비교예로서 실시한 실험의 도금 조건을 나타내는 도면이다. 비교예로서 실시한 실험에서는, 도금 중의 도금액의 온도는 30℃, 패들(32)의 왕복 이동 속도는 250회/분, 도금 시간은 약 4시간, 평균 전류 밀도는 4A/d㎡, 염화물 이온의 농도는 50㎎/d㎥이었다. 이 실험에서는, 범프 높이에 영향받아서 돔 높이가 너무 높아져서, 원하는 돔 높이를 달성할 수 없었다.
본 실시 형태를 따른 실험에서는, 도금 중의 도금액의 온도는 45℃, 패들(32)의 왕복 이동 속도는 375회/분, 도금 시간은 약 1시간, 평균 전류 밀도는 14.5A/d㎡, 염화물 이온의 농도는 100㎎/d㎥ 또는 300㎎/d㎥이었다. 이 실험에서는, 염화물 이온의 농도를 조정함으로써, 원하는 돔 높이를 얻을 수 있었다.
상술한 실시 형태는, 본 발명이 속하는 기술 분야에 있어서의 통상의 지식을 갖는 사람이 본 발명을 실시할 수 있는 일을 목적으로 하여 기재된 것이다. 상기 실시 형태의 다양한 변형예는, 당업자라면 당연히 이룰 수 있는 것이며, 본 발명의 기술적 사상은 다른 실시 형태에도 적용할 수 있다. 따라서, 본 발명은, 기재된 실시 형태에 한정되지 않고, 특허 청구 범위에 의해 정의되는 기술적 사상을 따른 가장 넓은 범위로 해석되는 것이다.
10: 도금 조
12: 오버플로우 조
14: 펌프
16: 도금액 공급 라인
20: 온도 조절 유닛
22: 필터
24: 기판 홀더
26: 애노드
28: 애노드 홀더
30: 전원
32: 패들
34: 조정판

Claims (7)

  1. 기판을 구리로 도금하여 범프를 형성하는 방법이며,
    범프 높이에 대한 돔 높이의 비율과, 염화물 이온의 농도의 관계를 나타내는 상관 데이터를 준비하고,
    범프 높이에 대한 돔 높이의 원하는 비율과, 상기 상관 데이터에 기초하여 선택된 농도의 염화물 이온을 포함하는 도금액을 제작하고, 상기 선택된 농도는, 100㎎/d㎥ 내지 300㎎/d㎥의 범위 내이며,
    기판을 상기 도금액 중에 침지시켜, 상기 기판은 시드층과 상기 시드층을 덮는 레지스트를 갖고 있고, 상기 레지스트는 개구부를 갖고, 상기 개구부의 측벽은 상기 레지스트에 의해 구성되어 있고, 상기 개구부의 저부는 상기 시드층에 의해 구성되어 있으며,
    상기 도금액 중의 애노드와 상기 기판 사이에 전류를 흐르게 하여 상기 기판을 도금함으로써, 상기 개구부 내에 범프를 형성하는 공정을 포함하고,
    상기 범프는 돔을 갖고, 상기 돔은 내측에 만곡된 측면을 갖는 정상부를 갖는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 범프의 높이가 적어도 100㎛에 도달할 때까지, 상기 기판의 도금을 행하는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 기판의 도금 개시 시에, 전류 밀도를 상승시키는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 상기 전류 밀도는, 1A/d㎡에서 20A/d㎡의 범위 내인 것을 특징으로 하는 방법.
  5. 제1항 또는 제2항에 있어서, 상기 기판의 도금 중인 상기 도금액의 온도를 30℃에서 80℃의 범위 내로 유지하는 것을 특징으로 하는 방법.
  6. 제1항 또는 제2항에 있어서, 상기 기판의 도금 중에, 패들을 상기 도금액 중에 왕복 운동시킴으로써 상기 도금액을 교반하고, 상기 패들의 왕복 이동 속도는, 100회/분에서 500회/분의 범위 내인 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 상관 데이터는 상기 범프를 형성하기 위한 도금 장치의 기억 장치에 기억되어 있는 것을 특징으로 하는 방법.
KR1020170036042A 2016-03-28 2017-03-22 도금 방법 KR102061026B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-063760 2016-03-28
JP2016063760A JP6678490B2 (ja) 2016-03-28 2016-03-28 めっき方法

Publications (2)

Publication Number Publication Date
KR20170113180A KR20170113180A (ko) 2017-10-12
KR102061026B1 true KR102061026B1 (ko) 2019-12-31

Family

ID=59898942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170036042A KR102061026B1 (ko) 2016-03-28 2017-03-22 도금 방법

Country Status (4)

Country Link
US (1) US10468364B2 (ko)
JP (1) JP6678490B2 (ko)
KR (1) KR102061026B1 (ko)
TW (1) TWI699838B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6970346B2 (ja) 2018-09-25 2021-11-24 日亜化学工業株式会社 半導体装置の製造方法
JP7183111B2 (ja) * 2019-05-17 2022-12-05 株式会社荏原製作所 めっき方法、めっき用の不溶性アノード、及びめっき装置
KR102447745B1 (ko) * 2021-03-05 2022-09-28 가부시키가이샤 에바라 세이사꾸쇼 도금 모듈을 조정하는 방법
CN117867614B (zh) * 2024-03-11 2024-07-09 武创芯研科技(武汉)有限公司 一种芯片铜柱的电镀方法及铜柱凸块的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006131961A (ja) 2004-11-05 2006-05-25 Ebara Corp 基板のめっき方法および装置
US20070215479A1 (en) 2006-03-15 2007-09-20 Rockwood Electrochemicals Asia Ltd. Method for monitoring the filling performance of copper plating formula for microvia filling
JP2009155726A (ja) 2007-12-04 2009-07-16 Ebara Corp めっき装置及びめっき方法
JP2009532586A (ja) 2006-04-05 2009-09-10 マクダーミッド インコーポレーテッド 電解銅めっき方法
US20150315720A1 (en) 2009-10-12 2015-11-05 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010255078A (ja) 2009-04-28 2010-11-11 Adeka Corp 電解銅めっき浴および電解銅めっき方法
JP2011054890A (ja) 2009-09-04 2011-03-17 Ebara Corp バンプ形成方法及び接合方法
JP2011063849A (ja) * 2009-09-17 2011-03-31 Tokyo Electron Ltd 成膜方法および記憶媒体
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
CN105102687A (zh) * 2013-04-02 2015-11-25 株式会社Adeka 电镀铜浴用添加剂、含该添加剂的电镀铜浴及使用该电镀铜浴的电镀铜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006131961A (ja) 2004-11-05 2006-05-25 Ebara Corp 基板のめっき方法および装置
US20070215479A1 (en) 2006-03-15 2007-09-20 Rockwood Electrochemicals Asia Ltd. Method for monitoring the filling performance of copper plating formula for microvia filling
JP2009532586A (ja) 2006-04-05 2009-09-10 マクダーミッド インコーポレーテッド 電解銅めっき方法
JP2009155726A (ja) 2007-12-04 2009-07-16 Ebara Corp めっき装置及びめっき方法
US20150315720A1 (en) 2009-10-12 2015-11-05 Novellus Systems, Inc. Electrolyte concentration control system for high rate electroplating

Also Published As

Publication number Publication date
US10468364B2 (en) 2019-11-05
KR20170113180A (ko) 2017-10-12
US20170278813A1 (en) 2017-09-28
JP6678490B2 (ja) 2020-04-08
TWI699838B (zh) 2020-07-21
TW201801206A (zh) 2018-01-01
JP2017183332A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
KR102061026B1 (ko) 도금 방법
KR101807313B1 (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진
US8784636B2 (en) Plating apparatus and plating method
JP4805141B2 (ja) 電気めっき装置
CN113454766B (zh) 低温铜-铜直接接合
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
TWI656246B (zh) 電鍍用鹼前處理
JP2004308006A (ja) 電気めっき組成物および方法
KR101545402B1 (ko) 반도체 구조 및 이의 제조 방법
JP2017036502A5 (ko)
JP5281831B2 (ja) 導電材料構造体の形成方法
JP2017036501A5 (ko)
KR20140120878A (ko) 도전재료 구조체의 형성방법 및 도금장치 및 도금방법
TWI802603B (zh) 單一金屬之多浴電鍍
KR101014839B1 (ko) 3차원 SiP의 관통형 비아와 범프의 전기화학적 가공방법
EP3263745B1 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
US20070158199A1 (en) Method to modulate the surface roughness of a plated deposit and create fine-grained flat bumps
US11545457B2 (en) Semiconductor package, redistribution structure and method for forming the same
KR20150080398A (ko) 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액
JP4553632B2 (ja) 基板めっき方法及び基板めっき装置
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
JP2013168679A (ja) 導電材料構造体の形成方法
KR100973285B1 (ko) 반도체 리이드 프레임의 도금층과, 도금 장치를 이용한도금 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant