KR102060360B1 - Method for forming bumps on a tsv substrate - Google Patents

Method for forming bumps on a tsv substrate Download PDF

Info

Publication number
KR102060360B1
KR102060360B1 KR1020180084565A KR20180084565A KR102060360B1 KR 102060360 B1 KR102060360 B1 KR 102060360B1 KR 1020180084565 A KR1020180084565 A KR 1020180084565A KR 20180084565 A KR20180084565 A KR 20180084565A KR 102060360 B1 KR102060360 B1 KR 102060360B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
inhibitor
bump
layer
Prior art date
Application number
KR1020180084565A
Other languages
Korean (ko)
Inventor
유봉영
이진현
박기문
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020180084565A priority Critical patent/KR102060360B1/en
Application granted granted Critical
Publication of KR102060360B1 publication Critical patent/KR102060360B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In the present invention, provided are a method for forming bumps without processes such as photolithography, CMP, reflow, and the like in the process of forming the bumps on a substrate and a substrate formed thereby. In order to achieve the above, the present invention provides a method for forming bumps on a substrate comprising: a step of forming vias on a substrate; a step of forming a suppression agent layer on a surface of the substrate; a step of filling the vias with a via filling material; a step of filing the vias with a bump formation material; and a step of forming bumps by making the bump formation material deposited to be higher than the surface of the substrate.

Description

TSV 기판 상의 범프 형성 방법{METHOD FOR FORMING BUMPS ON A TSV SUBSTRATE}Bump formation method on TSV substrate {METHOD FOR FORMING BUMPS ON A TSV SUBSTRATE}

본 발명은 기판 표면처리를 통해 TSV 기판 표면에 범프를 형성하는 방법에 대한 것이며, 보다 상세하게는 포토리소그래피 공정 없이 범프를 형성하는 방법에 대한 것이다. The present invention relates to a method of forming bumps on a surface of a TSV substrate through substrate surface treatment, and more particularly, to a method of forming bumps without a photolithography process.

반도체 소자의 고집적화에 따라, 소자들의 2차원적인 평행연결을 넘어 면적당 소자의 수를 늘릴 수 있는 3차원 칩 스태킹이 이루어지고 있다. 이를 통하여 반도체 소자의 크기와 무게의 감소, 성능의 향상, 공정 비용의 절감 등 여러 이점을 얻을 수 있다. 이를 위해 여러 실리콘 웨이퍼를 수직으로 연결하는 실리콘 관통 전극, 즉 TSV(Through-Silicon-Via) 배선방법이 개발되었다. As semiconductor devices have been highly integrated, three-dimensional chip stacking has been achieved that can increase the number of devices per area beyond two-dimensional parallel connection of the devices. This results in a number of advantages, including the reduction in size and weight of semiconductor devices, improved performance, and reduced process costs. For this purpose, a through-silicon-via (TSV) wiring method, which is a silicon through electrode that vertically connects several silicon wafers, has been developed.

TSV란 반도체 기판 재료인 실리콘에 수직으로 관통하는 전극을 형성하는 공정과 기술을 말한다. TSV 형성 공정 시 일반적으로 전도성이 높은 구리가 금속배선재료로 사용된다. DRIE를 이용하여 실리콘 웨이퍼 표면에 높은 종횡비의 비아를 형성하고 확산방지층, 탄탈륨(Ta), 구리(Cu)를 증착시켜 습식전해증착을 위한 시드층을 형성한 후, 습식 전해 증착(electrodeposition)으로 구리 전극을 형성하고, 이어서 칩간 3차원 적층을 위해 범프를 형성한다. TSV refers to a process and technology for forming an electrode penetrating perpendicularly to silicon, which is a semiconductor substrate material. In the TSV forming process, copper with high conductivity is generally used as a metal wiring material. Form a high aspect ratio via on the surface of the silicon wafer using DRIE, deposit a diffusion barrier layer, tantalum (Ta), and copper (Cu) to form a seed layer for wet electrolytic deposition, and then use copper by electrolytic deposition An electrode is formed, followed by bumps for three-dimensional stacking between chips.

종래 TSV 상에 범프 형성을 진행하는 기존의 공정은 도 4의 (a) 내지 (f)에 나타난 바와 같이 비아(15)가 형성된 기판(10)에 시드층(20)/확산방지층(30)의 형성(a), 비아(15) 내에 구리(25) 충진(b), 구리 과증착막 제거를 위한 CMP(Chemical Mechanical Polishing) 공정(c), 포토레지스트(35) 코팅 및 범프(50) 전해증착(d), 포토레지스트 제거(e), 범프(50) 리플로우(f) 순의 공정으로 진행된다. 이때 리소그래피 공정을 수행하므로 포토레지스트 및 이와 관련된 소모품 등으로 인해 공정 비용이 상승되는 문제, 또 비아에 적합한 포토마스크를 제작하기 위한 비용이 발생되는 문제, 그리고 포토마스크가 패턴과 정확하게 정렬되도록 해야 하는 문제가 있었다. The conventional process of bump formation on a TSV is a method of seed layer 20 / diffusion prevention layer 30 on substrate 10 having vias 15 formed thereon as shown in FIGS. 4A to 4F. Forming (a), filling (25) copper (b) in vias (15), chemical mechanical polishing (CMP) process to remove copper overdeposit film (c), coating photoresist 35 and bump 50 electrolytic deposition ( d), photoresist removal (e) and bump 50 reflow (f). In this case, the lithography process causes the process cost to increase due to the photoresist and related consumables, the cost of producing a photomask suitable for the via, and the problem of ensuring that the photomask is correctly aligned with the pattern. There was.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, TSV 공정의 범프 형성 과정에서 포토리소그래피 없이 범프를 실리콘 기판 상에 형성하는 방법을 제공한다. The present invention is to solve the above-mentioned problems of the prior art, and provides a method of forming a bump on a silicon substrate without photolithography in the bump formation process of the TSV process.

또 본 발명은 CMP 공정을 생략할 수 있은 범프 형성 방법을 제공한다. In addition, the present invention provides a bump forming method that can omit the CMP process.

또 본 발명은 리플로우 공정이 필요 없는 범프 형성 방법을 제공한다. The present invention also provides a bump forming method that does not require a reflow process.

상기 목적을 위해 본 발명에서는 아래와 같은 단계로 이루어지는 TSV용 실리콘 기판 상의 범프 형성 방법을 제공한다. For this purpose, the present invention provides a bump forming method on a silicon substrate for TSV comprising the following steps.

기판에 비아를 형성하는 단계; Forming vias in the substrate;

상기 기판 표면에 억제제층을 형성하는 단계; Forming an inhibitor layer on the substrate surface;

비아 충진 물질로 상기 비아를 충진하는 단계;Filling the via with a via filling material;

범프 형성 물질로 상기 비아를 충진하는 단계; 및Filling said via with a bump forming material; And

상기 범프 형성 물질이 기판 표면보다 높이 증착되어 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 기판 상의 범프 형성 방법. Depositing the bump forming material above the surface of the substrate to form a bump.

본 발명에 따른 공정에서는 먼저 기판에 비아를 형성한다. TSV의 경우 비아를 형성하지만, 본 발명은 비아가 아닌 트렌치를 형성하는 공정에도 동일하게 적용 가능하다. In the process according to the invention, vias are first formed in the substrate. Although TSVs form vias, the present invention is equally applicable to the process of forming trenches other than vias.

비아 형성 단계 이후 비아와 기판 표면에는 확산방지층과 시드층을 형성하는 것이 바람직하다. After the via forming step, it is preferable to form the diffusion barrier layer and the seed layer on the via and the substrate surface.

이어서 비아 내부를 제외한 기판의 표면에만 억제제(surface suppressor)를 도포한다. 억제제 도포 방법은 특히 한정되지 않으며, 일반적인 도포 방식 또는 캐리어나 롤러 등에 의한 전사 방식 모두 가능하다. 캐리어를 사용할 경우에는 기판 상부에서 억제제가 도포된 캐리어를 하강시켜 기판 표면과 접촉시킴으로써 전사가 이루어진다. 롤러를 사용할 경우에는 롤러를 기판 표면에 접하게 한 상태에서 기판 표면을 따라 회전 이동시킴으로써 전사가 이루어진다. 본 발명에서는 억제제를 형성시키기 때문에, 비아 충진을 진행할 때 억제제의 효과에 의해 기판 표면에는 증착이 이루어지지 않고, 비아 내부만 증착이 이루어진다. Subsequently, a surface suppressor is applied only to the surface of the substrate except for the inside of the via. The method of applying the inhibitor is not particularly limited, and either a general coating method or a transfer method using a carrier or a roller can be used. In the case of using a carrier, transfer is performed by lowering a carrier coated with an inhibitor on the substrate and contacting the substrate surface. In the case of using a roller, the transfer is performed by rotating the roller along the substrate surface while the roller is in contact with the substrate surface. In the present invention, since the inhibitor is formed, no deposition is performed on the substrate surface due to the effect of the inhibitor when the via filling is performed, and only the inside of the via is deposited.

한편 억제제는 2가지로 제공되는 것이 바람직하다. 이 경우 억제제가 전사된 기판이 전해질 내에 장입되고, 이어서 비아 충진 공정이 이루어진다. 이때 전해질에는 제2억제제가 희석되어 있는 것이 바람직하며, 제2억제제는 상기 억제제보다 도금 억제 효과가 약한 것을 사용한다. 제2억제제를 사용할 경우, 비아 내부에는 상대적으로 약한 제2억제제만 작용하고 기판 표면에서는 제2억제제보다 강한 억제제가 작용한다. 억제제는 기판 표면에서의 구리 증착을 억제하여 표면에서의 구리 범프와 같은 결함 발생을 억제한다. 동시에 비아 내부에는 전류와 이온이 집중되는 효과가 커지므로 비아 충진 속도가 향상된다.Meanwhile, the inhibitor is preferably provided in two kinds. In this case, the substrate onto which the inhibitor has been transferred is loaded into the electrolyte, followed by a via filling process. At this time, it is preferable that the second inhibitor is diluted in the electrolyte, and the second inhibitor uses a weaker plating inhibitory effect than the inhibitor. When using a second inhibitor, only a relatively weak second inhibitor acts inside the via and a stronger inhibitor acts on the substrate surface than the second inhibitor. Inhibitors inhibit copper deposition on the substrate surface to inhibit the occurrence of defects such as copper bumps on the surface. At the same time, the effect of concentration of current and ions inside the via increases, resulting in faster via filling.

다음으로 비아를 충진하는데, 이는 전해 증착에 의해 이루어지는 것이 바람직하다. 비아 충진 물질은 구리인 것이 바람직하다.The vias are then filled, preferably by electrolytic deposition. The via fill material is preferably copper.

본 발명의 한 실시예에서는 비아 충진이 완료되기 전에 공정을 중단한다. In one embodiment of the present invention, the process is stopped before via filling is complete.

그리고 범프를 형성할 물질로 충진 물질을 바꾸어서 비아 충진을 속행한다. 이때 범프 형성 물질은 주석이 바람직하다. 범프 형성 물질은 비아를 모두 채우고 나면 기판 표면에서 볼록하게 돔 형상으로 형성되어 범프를 형성한다. 범프가 형성되면 증착을 중단한다.The via filling is continued by changing the filling material to a material to form the bumps. In this case, the bump forming material is preferably tin. After all of the vias are filled, the bump forming material is convexly shaped at the substrate surface to form bumps. The deposition stops when bumps are formed.

범프 증착 후에는 기판 표면에 존재하는 시드층/확산방지층을 에칭하여 제거한다. After bump deposition, the seed layer / diffusion layer present on the substrate surface is etched away.

한편 본 발명에서는 아래와 같은 단계로 이루어지는 기판 상의 범프 형성 방법을 제공한다. On the other hand, the present invention provides a bump forming method on a substrate consisting of the following steps.

기판에 비아를 형성하는 단계; Forming vias in the substrate;

상기 기판 표면에 억제제층을 형성하는 단계; Forming an inhibitor layer on the substrate surface;

비아 충진 물질로 상기 비아를 충진하는 단계; 및Filling the via with a via filling material; And

상기 비아 충진 물질이 기판 표면보다 높이 증착되어 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 기판 상의 범프 형성 방법.Depositing the via fill material above the substrate surface to form a bump.

본 실시예의 경우 범프 형성 물질이 비아 충진 물질과 동일하다. 예를 들어 비아 충진 물질인 구리를 이용하여, 비아 충진 완료 후 범프가 형성될 때까지 전해증착을 계속 한다. 따라서 공정의 연속성이 유지되어 효율이 높아진다. In this embodiment, the bump forming material is the same as the via filling material. For example, using via filling material, electrolytic deposition is continued until vias are formed after via filling is complete. Therefore, the continuity of the process is maintained and the efficiency is increased.

한편 본 발명에서는 아래와 같은 구조로 이루어지는 범프가 형성된 기판을 제공한다. On the other hand, the present invention provides a substrate with a bump formed of the following structure.

비아가 형성된 기판; A substrate on which vias are formed;

상기 비아 일부에 충진된 비아 충진 물질; 및 A via filling material filled in a portion of the via; And

상기 비아 충진 물질 위에 충진되어 상기 기판 위로 형성된 범프를 포함하는 기판. A bump filled over the via fill material and formed over the substrate.

본 발명에서와 같이 비아 내부에 존재하는 물질에 연속하여 증착되는 범프는 자기조립 범프(self-assembled bump)라 하며, 증착 공정에서 중앙이 둥근 돔 형태, 즉 리벳 머리와 같은 형태로 형성되기 때문에 종래와 같이 형성된 범프에 대한 리플로우(reflow) 과정을 진행할 필요가 없다. As in the present invention, the bumps continuously deposited on the material present in the vias are called self-assembled bumps, and in the deposition process, since the bumps are formed in the shape of a round dome, that is, a rivet head, There is no need to proceed with the reflow process for the bump formed as follows.

또한 본 발명에서는 아래와 같은 구조로 이루어지는 범프를 포함하는 기판을 제공한다. In addition, the present invention provides a substrate including a bump having the following structure.

비아가 형성된 기판; 및 A substrate on which vias are formed; And

상기 비아를 충진하고 상기 기판 위로 연장 형성된 범프를 포함하는 기판. A bump filling the via and extending over the substrate.

본 발명에 의해 형성된 범프는 그 하부와 기판 표면 사이에는 억제제층이 잔류할 수 있으나, 이는 소자의 성능에 영향을 주지 않는다.The bump formed by the present invention may have an inhibitor layer between its bottom and the substrate surface, but this does not affect the performance of the device.

본 발명에 의하면 종래와 같은 CMP, 포토레지스트 공정 등이 필요 없이 단순한 공정으로 기판 상에 범프를 형성할 수 있다. According to the present invention, bumps can be formed on a substrate in a simple process without the conventional CMP, photoresist process, or the like.

또 본 발명에 의하면 범프를 형성한 뒤 리플로우 공정을 별도로 수행할 필요가 없어, 공정 효율이 높아진다. In addition, according to the present invention, it is not necessary to separately perform the reflow process after the bumps are formed, thereby increasing the process efficiency.

도 1은 본 발명의 한 실시예에 따라 기판 상에 범프를 형성하는 과정을 나타내는 도면이다.
도 2는 본 발명의 다른 실시예에 따라 기판 상에 범프를 형성하는 과정을 나타내는 도면이다.
도 3은 본 발명의 실시예에 따라 형성된 범프의 사례들을 나타내는 현미경 사진이다.
도 4는 종래 반도체 공정에서 기판 상에 범프를 형성하는 과정을 나타내는 도면이다. 1 is a view showing a process of forming a bump on a substrate according to an embodiment of the present invention.
2 is a view showing a process of forming a bump on a substrate according to another embodiment of the present invention.
3 is a micrograph showing examples of bumps formed in accordance with an embodiment of the invention.
4 is a view illustrating a process of forming bumps on a substrate in a conventional semiconductor process.

이하, 첨부된 도면을 참조하면서 본 발명을 실시예를 통해 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따라 기판 상에 범프를 형성하는 과정을 나타내는 도면이다. 1 is a view showing a process of forming a bump on a substrate according to an embodiment of the present invention.

본 실시예에서는 먼저 실리콘 기판에 비아(15)를 형성하였다. 비아(15) 형성은, 심도 반응성 이온 식각(DRIE, deep reactive-ion etching)인 보쉬 프로세스(Bosch process)를 이용하여 이루어졌다. 패터닝을 진행한 후 PVD 또는 CVD를 이용하여 확산방지층(20), 구리 시드층(30)을 비아 내부의 바닥과 벽면에 형성시켜, 도 1의 (a)에 나타난 것과 같은 TSV 기판(10)을 제조하였다. In this embodiment, vias 15 are first formed on a silicon substrate. Via 15 was formed using a Bosch process, which is deep reactive-ion etching (DRIE). After the patterning process, the diffusion barrier layer 20 and the copper seed layer 30 are formed on the bottom and the wall of the inside of the via using PVD or CVD to form a TSV substrate 10 as shown in FIG. Prepared.

비아(15)를 형성하고, 확산방지층(20), 시드층(30)을 증착하는 공정은 본 발명의 범위 밖이므로 상세한 설명은 생략하며, 위와 같은 일반적인 공정에 의해 이루어질 수 있다.Since the process of forming the via 15 and depositing the diffusion barrier layer 20 and the seed layer 30 is outside the scope of the present invention, a detailed description thereof will be omitted and may be made by the above general process.

이후 억제제를 실리콘 기판(10) 표면에 도포하기 위한 공정을 수행하였다. Thereafter, a process for applying the inhibitor to the surface of the silicon substrate 10 was performed.

구체적으로, PDMS 재질의 캐리어에 억제제를 도포하고 건조시켜, TSV 기판에 전사(transferring)할 준비를 하였다.Specifically, the inhibitor was applied to a carrier made of PDMS, dried, and prepared for transfer to a TSV substrate.

이때 억제제로서는 옥탄티올(octanethiol), 데칸티올(decanethiol), 도데칸디올(dodecanethiol), 헥사데칸티올(hexadecanethiol), 옥타테칸티올(octadecanethiol) 등의 알칸티올(alkanethiol)계 물질을 사용하였다. 이와 같이 억제제가 도포된 캐리어를 기판 표면에 접촉시켜 억제제를 기판에 전사하였다. In this case, an alkanethiol-based substance such as octanethiol, decanethiol, dodecanethiol, hexadecanethiol, or octadecanethiol was used as an inhibitor. Thus, the carrier to which the inhibitor was applied was contacted with the substrate surface to transfer the inhibitor to the substrate.

이와 같이 하여 도 1의 (b)와 같이 시드층(30) 위에 억제제층(40)을 형성하였다.As such, the inhibitor layer 40 was formed on the seed layer 30 as shown in FIG.

그 결과, 억제제층(40)은 비아(15)를 제외한 기판(10) 표면, 즉 시드층(30) 위에 전사되었다. 억제제층(40)은 자기조립단분자층이 형성된 수 나노미터의 두께로 TSV 기판(10)의, 비아(15) 내부에 도포된 시드층(30)을 제외한 기판(10) 위의 시드층(30) 위에만 전사되었다.As a result, the inhibitor layer 40 was transferred onto the substrate 10 surface, ie, the seed layer 30, except for the vias 15. The inhibitor layer 40 is a seed layer 30 on the substrate 10 except for the seed layer 30 applied inside the via 15 of the TSV substrate 10 to a thickness of several nanometers on which a self-assembled monolayer is formed. Only killed on the stomach.

다음으로, 상기 억제제층(40)이 형성된 기판(10)을 황산구리 용액에 장입하여 비아(15) 충진 공정을 수행하였다. 즉 전해용액에 일정한 전류를 가해주어 도 1의 (c)와 같이 비아(15)의 바닥 지점부터 충진 물질(25)인 구리의 증착을 진행하였다. 본 실시예에서 전류는 1mA/cm2의 직류를 인가하였다. 이때 비아(15)가 모두 충진되기 전에 증착을 중지하였다. 구체적으로 전류 인가 시작 후 900초 시점에서 중지하였다. 이때 비아(15)는 바닥으로부터 전체 깊이의 95% 되는 지점까지 채워진 상태였다.Next, the substrate 10 on which the inhibitor layer 40 was formed was charged to a copper sulfate solution, and a via 15 filling process was performed. That is, a constant current was applied to the electrolyte solution, and as shown in FIG. 1C, deposition of copper, the filler material 25, was performed from the bottom of the via 15. In this embodiment, a current of 1 mA / cm 2 was applied. At this time, the deposition was stopped before the vias 15 were all filled. Specifically, it stopped at 900 seconds after the start of current application. At this time, the via 15 was filled up to a point of 95% of the total depth from the bottom.

다음으로 범프 형성을 위한 공정을 진행하였다. 본 실시예에서 범프 형성 물질은 주석으로 하였으며, 이에 따라 전해액의 조성을 황산주석으로 바꾸었다. 이 상태에서 전류 20mA/cm2의 직류를 인가하여 충진 작업을 속행하였다. 전류인가 시간은 30초였다. 이에 따라, 도 1의 (d)에 나타난 것과 같이, 비아(15)의 채워지지 않은 부분이 주석으로 충진되었고, 충진 공정이 계속되면서 주석이 비아(15) 위에서 기판(10)의 표면보다 높이 쌓이면서 범프(50)를 형성하였다. 이때 주석은 비아(15)의 중심부로부터 쌓여 올라가면서 전체적으로 돔 형상, 즉 리벳의 머리와 같은 형상으로 범프(50)를 형성하였다. 따라서 종래와 같이 리플로우 공정이 필요 하지 않게 되었다. Next, the process for bump formation was performed. In this embodiment, the bump forming material was made of tin, and thus the composition of the electrolyte solution was changed to tin sulfate. In this state, a direct current of 20 mA / cm 2 was applied to continue the filling operation. The current application time was 30 seconds. Accordingly, as shown in FIG. 1D, the unfilled portion of the via 15 is filled with tin, and as the filling process continues, the tin is accumulated higher than the surface of the substrate 10 on the via 15. Bump 50 was formed. At this time, the tin was stacked up from the center of the via 15 to form the bumps 50 in a dome shape, that is, like a rivet head. Therefore, the reflow process is not required as in the prior art.

마지막으로 기판(10) 표면의 억제제층(40)을 제거함으로써 도 1의 (e)에 나타난 것과 같이 범프(50)가 형성된 TSV 기판(10)을 얻게 되었다. Finally, by removing the inhibitor layer 40 on the surface of the substrate 10, a TSV substrate 10 having bumps 50 formed as shown in FIG.

본 실시예에 따르면, 비아 충진 공정으로 범프 형성까지 이루어질 수 있기 때문에 종래와 같은 포토리소그래피와 CMP 공정을 생략할 수 있다.According to the present embodiment, since the bump formation may be performed through the via filling process, the conventional photolithography and the CMP process may be omitted.

본 발명의 다른 실시예에서는 비아(15) 충진 시 범프 형성 물질로 충진 물질을 대체하는 공정 없이 연속적으로 진행될 수 있다. 즉 비아 충진 물질인 구리가 범프로도 형성되게 하는 구성이다. In another embodiment of the present invention, the via 15 may be continuously processed without the process of replacing the filling material with the bump forming material. In other words, the via filling material copper is also formed as a bump.

도 2는 이러한 경우의 실시예를 나타내는 개념도이다. 2 is a conceptual diagram showing an embodiment in this case.

도 2의 (a)는 확산방지층(20), 시드층(30) 형성 공정이고, (b)는 억제제 도포 공정으로서 전술한 실시예와 동일하다. FIG. 2A illustrates a process of forming the diffusion barrier layer 20 and the seed layer 30, and FIG. 2B is the same as the embodiment described above as an inhibitor coating process.

도 2의 (c)는 충진 공정을 나타내는데, 비아(15)의 바닥으로부터 범프 형성 시까지 연속적으로 구리(25)를 충진하여 범프(50)를 형성하였다. 이때 증착 조건은 앞선 실시예와 동일하였다.FIG. 2C illustrates a filling process, in which the bumps 50 are formed by continuously filling the copper 25 from the bottom of the vias 15 until the bumps are formed. At this time, the deposition conditions were the same as in the previous embodiment.

이렇게 하여 범프(50)를 형성한 뒤에는 억제제층(40)을 제거함으로써 도 1의 (d)에 나타난 것과 같이 범프(50)가 형성된 TSV 기판(10)을 얻게 되었다. After the bumps 50 were formed in this manner, the inhibitor layer 40 was removed to obtain the TSV substrate 10 having the bumps 50 formed thereon as shown in FIG.

한편, 본 발명에 따라 제조된 범프의 경우, 기판 표면과 접하는 부위에 완전히 제거되지 않은 억제제층(40)의 일부가 잔류할 수 있으나, 이는 반도체 소자의 성능에 문제가 되지 않는다.On the other hand, in the case of the bump manufactured according to the present invention, a part of the inhibitor layer 40 which is not completely removed may remain at a portion in contact with the surface of the substrate, but this is not a problem for the performance of the semiconductor device.

도 3은 본 발명의 실시예에 따라 형성된 범프의 사례들을 나타내는 현미경 사진이다. 사진에서 종래와 같은 CMP, 포토레지스트, 리플로우 등의 공정 없이도 범프가 잘 형성된 것을 확인할 수 있다. 3 is a micrograph showing examples of bumps formed in accordance with an embodiment of the invention. It can be seen from the photograph that the bumps are well formed without the conventional processes such as CMP, photoresist, and reflow.

*주요 부호의 설명** Description of Major Symbols *

10: 기판 15: 비아10: substrate 15: via

20: 확산방지층 25: 충진 물질20: diffusion barrier layer 25: filling material

30: 시드층 40: 억제제층30: seed layer 40: inhibitor layer

50: 범프 50: bump

Claims (16)

삭제delete TSV 기판에 비아를 형성하는 단계;
상기 비아 및 기판 표면에 확산방지층을 형성하는 단계;
상기 확산방지층 위에 시드층을 형성하는 단계;
상기 기판 표면의 시드층 위에 캐리어 또는 롤러에 의해 억제제층 형성 물질을 전사하여 억제제층을 형성하는 단계;
비아 충진 물질로 상기 비아를 충진하는 단계;
상기 비아 충진 물질이 기판 표면보다 높이 증착되어 리벳 머리 형태의 범프를 형성하는 단계; 및
상기 범프 형성 단계 이후, 도포된 상기 억제제층을 제거하는 단계를 더 포함하며,
상기 비아 충진 및 범프 형성 공정은 전해액 중에서 전해 공정으로 이루어지며,
상기 전해액에는 제2억제제가 분산되어 있고, 상기 억제제층이 상기 제2억제제보다 도금 억제 효과가 강한 것을 특징으로 하는 TSV 기판 상의 범프 형성 방법.Forming vias in the TSV substrate;
Forming a diffusion barrier layer on the via and the substrate surface;
Forming a seed layer on the diffusion barrier layer;
Transferring the inhibitor layer forming material by a carrier or roller onto the seed layer on the substrate surface to form an inhibitor layer;
Filling the via with a via filling material;
Depositing the via fill material above the substrate surface to form a bump in the form of a rivet head; And
After the bump forming step, further comprising removing the applied inhibitor layer,
The via filling and bump forming process is made of an electrolytic process in the electrolyte,
A second inhibitor is dispersed in the electrolyte, and the inhibitor layer has a stronger plating inhibitory effect than the second inhibitor. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 청구항 2에 있어서,
상기 억제제층 형성 물질이 알칸티올계 물질인 것을 특징으로 하는 TSV 기판 상의 범프 형성 방법.The method according to claim 2,
And the inhibitor layer forming material is an alkanethiol-based material. 청구항 9에 있어서,
상기 억제제층 형성 물질이 옥탄티올(octanethiol), 데칸티올(decanethiol), 도데칸디올(dodecanethiol), 헥사데칸티올(hexadecanethiol), 옥타테칸티올(octadecanethiol) 중 어느 하나인 것을 특징으로 하는 TSV 기판 상의 범프 형성 방법.
The method according to claim 9,
Bump on TSV substrate, characterized in that the inhibitor layer forming material is any one of octanethiol, decanethiol, dodecanethiol, hexadecanethiol, octadecanethiol Forming method.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020180084565A 2018-07-20 2018-07-20 Method for forming bumps on a tsv substrate KR102060360B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180084565A KR102060360B1 (en) 2018-07-20 2018-07-20 Method for forming bumps on a tsv substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180084565A KR102060360B1 (en) 2018-07-20 2018-07-20 Method for forming bumps on a tsv substrate

Publications (1)

Publication Number Publication Date
KR102060360B1 true KR102060360B1 (en) 2019-12-30

Family

ID=69103122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180084565A KR102060360B1 (en) 2018-07-20 2018-07-20 Method for forming bumps on a tsv substrate

Country Status (1)

Country Link
KR (1) KR102060360B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198674A1 (en) * 2021-03-26 2022-09-29 华为技术有限公司 Chip, electronic device, and forming method for film perforation
WO2023279516A1 (en) * 2021-07-05 2023-01-12 长鑫存储技术有限公司 Micro-bump and method for forming same, and chip interconnection structure and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050112432A1 (en) * 2002-08-27 2005-05-26 Jonah Erlebacher Method of plating metal leafs and metal membranes
US20070257373A1 (en) * 2005-09-01 2007-11-08 Micron Technology, Inc. Methods of forming blind wafer interconnects, and related structures and assemblies
KR101105485B1 (en) * 2008-08-18 2012-01-13 노벨러스 시스템즈, 인코포레이티드 Process for through silicon via filling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050112432A1 (en) * 2002-08-27 2005-05-26 Jonah Erlebacher Method of plating metal leafs and metal membranes
US20070257373A1 (en) * 2005-09-01 2007-11-08 Micron Technology, Inc. Methods of forming blind wafer interconnects, and related structures and assemblies
KR101105485B1 (en) * 2008-08-18 2012-01-13 노벨러스 시스템즈, 인코포레이티드 Process for through silicon via filling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198674A1 (en) * 2021-03-26 2022-09-29 华为技术有限公司 Chip, electronic device, and forming method for film perforation
WO2023279516A1 (en) * 2021-07-05 2023-01-12 长鑫存储技术有限公司 Micro-bump and method for forming same, and chip interconnection structure and method

Similar Documents

Publication Publication Date Title
US9190325B2 (en) TSV formation
US8836085B2 (en) Cost-effective TSV formation
US8617987B2 (en) Through hole via filling using electroless plating
US8766422B2 (en) Through hole via filling using electroless plating
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US7998862B2 (en) Method for fabricating semiconductor device
EP2528089B1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
KR102060360B1 (en) Method for forming bumps on a tsv substrate
CN104701143B (en) Dual layer hardmask for robust metallization profile
US20140131884A1 (en) Through-Substrate via Formation with Improved Topography Control
US20080217183A1 (en) Electropolishing metal features on a semiconductor wafer
US9496172B2 (en) Method for forming interconnection structures
JP4536809B2 (en) Copper plated high aspect ratio vias and methods of manufacturing the same
EP2819162B1 (en) Method for producing contact areas on a semiconductor substrate
TW202245300A (en) Superconducting through substrate vias
KR102062533B1 (en) Method for manufacturing through-silicon-via interconnection
KR100788352B1 (en) Method for Forming Copper Line of Semiconductor
JP7423640B2 (en) A method for forming fine redistribution lines for advanced packaging applications
KR102348708B1 (en) Method for copper electrodeposition filling using flat stamp
KR102301933B1 (en) Fabricating method of Semiconductor device
CN102456611A (en) Method for controlling shape of cross section of back hole
US10388617B2 (en) Mechanically anchored C4 pad and method of forming same
TW201724186A (en) Roughness mask for semiconductor devices and methods for making the same
TWI621234B (en) Method of forming interconnect structure
CN115621190A (en) Semiconductor structure and forming method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant