KR102059133B1 - GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법 - Google Patents

GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법 Download PDF

Info

Publication number
KR102059133B1
KR102059133B1 KR1020130091161A KR20130091161A KR102059133B1 KR 102059133 B1 KR102059133 B1 KR 102059133B1 KR 1020130091161 A KR1020130091161 A KR 1020130091161A KR 20130091161 A KR20130091161 A KR 20130091161A KR 102059133 B1 KR102059133 B1 KR 102059133B1
Authority
KR
South Korea
Prior art keywords
layer
gan layer
gan
electrode
forming
Prior art date
Application number
KR1020130091161A
Other languages
English (en)
Other versions
KR20150015283A (ko
Inventor
최준희
김상원
안호영
이은홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130091161A priority Critical patent/KR102059133B1/ko
Priority to US14/909,297 priority patent/US9530933B2/en
Priority to PCT/KR2014/006987 priority patent/WO2015016602A1/ko
Publication of KR20150015283A publication Critical patent/KR20150015283A/ko
Application granted granted Critical
Publication of KR102059133B1 publication Critical patent/KR102059133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

GaN 베이스 발광소자와 기계적 후 처리를 이용하는 그 제조방법이 개시되어 있다. 일 실시예에 의한 GaN 베이스 발광소자는 순차적으로 적층된 제1 전극, 제2 전극 및 유연기판과, 상기 제1 전극과 상기 제2 전극 사이에 구비되고, 코어-쉘 구조를 이루는 n-GaN층, 활성층 및 p-GaN층과, 상기 유연기판과 상기 제1 전극 사이에 구비된 매립층을 포함한다. 상기 제1 전극과 상기 코어-쉘 구조는 상기 매립층에 매립되어 있다. 제조 방법은 n-GaN층을 형성하는 고온공정과 테이프를 상부전극에 붙인 다음 기계적으로 떼는 공정으로 제1 GaN층과 금속층 사이의 계면의 부착력을 약화시킨 다음, 금속층을 분리시켜 유연기판에 LED를 전사하는 공정을 포함한다.

Description

GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법{GaN based light emitting device and method of manufacturing the same using post mechanical treatment}
본 개시는 발광소자에 관련된 것으로써, 보다 자세하게는 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법에 관한 것이다.
기존의 무기 갈륨 나이트라이드 광 방출 다이오드(inorganic GaN light emitting diode(LED))는 고효율, 고휘도, 장수명의 특성을 갖고 있다. 그러나 기존의 무기 GaN LED에서 GaN 등은 사파이어 기판 또는 실리콘 기판을 이용하여 성장된다. 따라서 다양한 형태의 제품을 생산하는데 한계가 있고, 특히 휘거나 늘어나는 제품의 구현이 어렵다.
최근, 존 로저스 그룹(John Rodgers group)에서 AlInGaP LED를 유연기판(flexible substrate)에 옮기는 방법이 소개된 바 있다. 이 방법에서 AlGaAs층이 희생층으로 사용되고, 선택적 습식식각으로 상기 희생층이 식각된다. 그리고 미리 전극이 형성되어 있는 PDMS에 결과물을 옮기는 과정이 개시된다.
하지만 이러한 방법은 다음과 같은 문제점을 가질 수 있다.
1) AlGaN과 GaN은 습식 식각 선택성이 작다. 따라서 GaN-based LED를 제조하는 과정에 희생층을 이용하는 방법을 적용하기는 매우 어렵다.
2) 분리된 결과물은 자체적으로 소자가 아니므로, 분리된 결과물은 전극이 형성된 다른 기판으로 이동되어 전극과 접촉되어야 하는 불편함이 있다.
3) 상기 전극은 기계적으로 단순 접촉되기 때문에, 전극의 오믹 접촉(ohmic contact)에 문제가 있을 수도 있다.
4) 희생층 식각 후에 얻어진 결과물은 메사(mesa) 구조이다. 따라서 표면 재결합(surface recombination)에 의한 발광효율 감소를 방지하기 위해 고도의 정렬이 요구된다.
한편, 그래파이트 덩어리(graphite chunk)(HOPG) 또는 보론 나이트라이드(BN)의 층간 약한 결합력을 이용하여 전사 가능한 GaN LED를 만드는 방법이 소개된 바 있다. 그러나 이 방법은 매우 작은 사이즈에만 국한되는 제한이 있고, 막 형태로만 옮겨지는 바, 소자에 적용하기에는 한계가 있다.
본 개시는 발광효율을 높일 수 있고, 대면적이면서 유연성과 신축성을 가질 수 있는 GaN 베이스 발광소자를 제공한다.
본 개시는 이러한 발광소자의 제조방법을 제공한다.
일 실시예에 의한 GaN 베이스 발광소자는 순차적으로 적층된 제1 전극, 제2 전극 및 유연기판과, 상기 제1 전극과 상기 제2 전극 사이에 구비되고, 코어-쉘 구조를 이루는 n-GaN층, 활성층 및 p-GaN층과, 상기 유연기판과 상기 제1 전극 사이에 구비된 매립층을 포함한다. 상기 제1 전극과 상기 코어-쉘 구조는 상기 매립층에 매립되어 있다.
이러한 GaN 베이스 LED에서, 상기 코어-쉘 구조는 피라미드 형태일 수 있다.
상기 유연기판은 PET 기판 또는 PDMS 기판일 수 있다.
일 실시예에 의한 GaN 베이스 발광소자의 제조방법은 기판 상에 금속층을 형성하는 과정과, 상기 금속층 상에 상기 금속층과 열 팽창계수가 다른 제1 GaN층을 형성하는 과정과, 상기 제1 GaN층 상에 선택적으로 제2 GaN층을 형성하면서 상기 금속층과 상기 제1 GaN층 사이의 계면의 부착력을 1차 약화시키는 과정과, 상기 제2 GaN층 상에 활성층을 형성하는 과정과, 상기 활성층 상에 제3 GaN층을 형성하는 과정과, 상기 금속층과 상기 제1 GaN층 사이의 상기 계면의 부착력을 2차 약화시키는 과정과, 상기 제3 GaN층의 일부와 접촉되는 제1 전극을 형성하는 과정과, 상기 금속층과 상기 제1 GaN층을 분리하여 상기 제1 GaN층과 그 위에 형성된 결과물을 유연기판에 전사하는 과정 및 상기 제1 GaN층의 분리된 면에 제2 전극을 형성하는 과정을 포함한다.
이러한 제조방법에서, 상기 제1 GaN층은 상기 제2 GaN층을 형성하는 온도보다 낮은 온도에서 형성할 수 있다.
상기 제1 GaN층 상에 상기 제2 GaN층을 선택적으로 형성하는 과정은,
상기 제1 GaN층 상에 마스크층을 형성하는 과정과, 상기 마스크층에 상기 제1 GaN층의 일부가 노출되는 홀을 형성하는 과정 및 상기 홀을 통해 노출되는 상기 제1 GaN층 상에 상기 제2 GaN층을 형성하는 과정을 포함할 수 있다.
상기 금속층과 상기 제1 GaN층 사이의 계면의 부착력을 1차 약화시키는 과정은,
상기 금속층과 상기 제1 GaN층 사이의 상기 계면에 제1 보이드를 형성하는 과정을 포함할 수 있다.
상기 제1 보이드를 형성하는 과정은 상기 제1 GaN층을 형성하는 온도보다 높은 온도에서 상기 제2 GaN층을 형성하는 과정을 포함할 수 있다.
상기 금속층은 상기 제2 GaN층을 형성하는 동안에 상기 계면에 상기 제1 보이드가 형성될 수 있을 정도로 상기 제1 GaN층과 열 팽창계수 차이를 갖는 물질로 형성할 수 있다.
상기 제2 GaN층은 상기 홀을 채우고, 상기 홀 밖으로는 피라미드 형태로 성장시킬 수 있다.
상기 계면의 부착력을 2차 약화시키는 과정은 상기 제3 GaN층에 테이프를 부착하는 과정과, 상기 테이프를 제거하는 과정을 포함할 수 있다.
또한, 상기 계면의 부착력을 2차 약화시키는 과정은 상기 계면에서 상기 제1 보이드의 크기를 증가시키는 과정을 포함할 수 있다.
상기 제3 GaN층에 테이프를 부착하는 과정은, 부착층이 부착된 테이프를 준비하는 과정과, 상기 부착층이 상기 제3 GaN층에 접촉되도록 상기 테이프를 정렬하는 과정 및 상기 정렬 후, 상기 부착층의 점성이 나타나는 온도(Tg) 이상의 온도로 상기 테이프를 히팅하는 과정을 포함할 수 있다.
일 실시예에 의한 발광소자는 마이크로 스케일로 만들면서도 코어-쉘(core-shell) 구조로 만들 수 있다. 따라서 기존의 LED와 달리 표면 재결합이 방지되는 LED를 구현할 수 있어 고 효율의 LED를 생산할 수 있다.
또한, 유리기판이나 사파이어 기판 등과 같이 비유연성 기판 상에서 전체 소자를 형성한 다음, 유연성 기판에 소자를 전사한다. 따라서 대면적을 가지면서 유연하고, 신축성이 있는 발광소자를 생산할 수도 있다.
또한, 비유연성 기판 상에 소자가 완전히 형성된 다음, 유연성 기판에 전사되므로 기존의 정렬 문제가 해소될 수 있고, 형성된 소자의 분리는 습식식각을 이용하지 않고, 소자와 기판의 계면을 약화시키는 방법을 이용하는 바, 기존에 비해 제조공정도 단순화 할 수 있다.
도 1 내지 도 9는 일 실시예에 의한 GaN 베이스 발광소자의 제조방법을 단계별로 나타낸 단면도이다.
도 10은 일 실시예에 의한 GaN 베이스 발광소자의 제조방법에서 기계적 후처리를 위해 테이프를 부착하는 과정을 나타낸 SEM 사진이다.
도 11은 일 실시예에 의한 GaN 베이스 발광소자의 제조방법에서 기계적 후처리 전후의 계면의 상태를 보여주는 SEM 사진이다.
도 12는 일 실시예에 의한 GaN 베이스 발광소자의 제조방법으로 형성된 GaN 베이스 LED의 배열(array)과 GaN 베이스 LED가 유연기판에 부착된 폴리머에 유효하게 매립된 경우를 보여주는 SEM 사진이다.
이하, 일 실시예에 의한 GaN 베이스 발광소자와 기계적 후 처리를 이용한 그의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 일 실시예에 의한 GaN 베이스 발광소자를 설명한다.
도 9를 참조하면, 하부 전극(48) 상에 제1 GaN층(24)이 구비되어 있다. 하부전극(48)은, 예를 들면 Ti/Ag 전극일 수 있다. 제1 GaN층(24)은 상대적으로 저온에서 형성된 GaN층일 수 있다. 제1 GaN층(24)은 하부 전극(48)의 어느 한 면을 덮도록 구비될 수 있다. 제1 GaN층(24) 상에 마스크층(26)이 존재한다. 마스크층(26)에 복수의 홀(h1)이 형성되어 있다. 복수의 홀(h1)을 통해서 제1 GaN층(24)이 노출된다. 마스크층(26)은 하드 마스크일 수 있다. 마스크층(26)은, 예를 들면 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층 또는 티타늄층 일 수 있다. 마스크층(26)은 제1 GaN층(24)에서 에피텍셜(epitaxial) 영역을 제한한다. 홀(h1)을 통해 노출된 제1 GaN층(24) 상에 제2 GaN층(30)이 존재한다. 제2 GaN층(30)은 홀(h1) 밖으로 돌출되어 있다. 제2 GaN층(30)은 홀(h1) 둘레의 마스크층(26)의 일부 영역에도 존재한다. 제2 GaN층(30)은 홀(h1)을 채우고, 홀(h1) 바깥 부분은 피라미드 형태이다. 제2 GaN층(30)은 n-GaN층일 수 있다. 제2 GaN층(30)은 제1 GaN층(24)보다 높은 온도에서 형성된 GaN층일 수 있다. 제2 GaN층(30)의 홀(h1) 밖으로 노출된 부분의 표면은 활성층(32)으로 덮여 있다. 이하, 제2 GaN층(30)은 편의 상, 홀(h1) 밖으로 노출된 부분을 가리킨다. 활성층(32)은 마스크층(26)의 상부면에 접촉된다. 활성층(32)은 다중 양자 우물층(Multi-Quantum Well; MQW)일 수 있다. 활성층(32)은 화합물 반도체층을 포함하는 다층일 수 있다. 활성층(32)은, 예를 들면 InGaN/GaN층일 수 있다. 활성층(32)의 외형은 제2 GaN층(30)과 마찬가지로 피라미드 형태가 된다. 활성층(32)의 표면은 제3 GaN층(34)으로 덮여 있다. 따라서 제3 GaN층(34)의 외형 역시 피라미드 형태이다. 제3 GaN층(34)은 마스크층(26)의 상부면에 접촉된다 제3 GaN층(34)은 p-GaN층일 수 있다. 활성층(32)과 제3 GaN층(34)은 제1 GaN층(24)보다 높은 온도에서 형성된 것일 수 있다. 제3 GaN층(34)은 제2 GaN층(30)보다 낮은 온도에서 형성된 것일 수 있다. 제1 GaN층(24) 및/또는 제2 GaN층(30)은 GaN 베이스 LED의 n형 반도체층일 수 있다. 그리고 제3 GaN층(34)은 GaN 베이스 LED의 p형 반도체층일 수 있다. 활성층(32)은 제3 GaN층(34)으로 완전히 덮여 있는 바, 제2 GaN층(30), 활성층(32) 및 제3 GaN층(34)은 코어-쉘(core-shell) 구조를 형성한다. 제3 GaN층(34) 사이의 마스크층(26) 상에는 도시하지 않았지만, 공정에 따라 InGaN층이 존재할 수도 있다. 제3 GaN층(34) 사이의 마스크층(26) 상에 층간 절연층(40)이 존재한다. 층간 절연층(40)은 전기 절연물질일 수 있다. 층간 절연층(40)은 양쪽의 제3 GaN층(34)에 접촉된다. 제3 GaN층(34)의 표면의 일부는 층간 절연층(40)으로 덮여 있다. 층간 절연층(40)의 상부면의 높이는 제3 GaN층(34)의 정점보다 낮다. 층간 절연층(40) 상에 상부전극(42)이 형성되어 있다. 상부전극(42)은 제3 GaN층(34)의 층간 절연층(40) 밖으로 노출된 부분을 덮고 접촉된다. 상부전극(42)은 투명전극일 수 있다. 상부전극(42)은, 예를 들면 ITO 전극 또는 Ni/Au 전극일 수 있다. 상부전극(42) 상에 매립층(44)이 존재한다. 매립층(44)의 상부면은 상부전극(42)의 정점(뾰족한 부분) 보다 높다. 매립층(44)의 상부면은 평평하다. 매립층(44)은, 예컨대 폴리머층 또는 자외선 에폭시(UV-epoxy)층일 수 있다. 매립층(44) 상에 유연기판(46)이 존재한다. 유연기판(46)은 매립층(44)를 매개로 해서 상부전극(42)에 부착되어 있다. 유연기판(46)은, 예를 들면 PET 기판 또는 PDMS 기판일 수 있다.
다음에는 일 실시예에 의한 GaN 베이스 발광소자의 제조방법을 설명한다.
도 1을 참조하면, 기판(20) 상에 금속층(22)을 형성한다. 기판(20)은, 예를 들면 유리기판이나 사파이어 기판과 같은 비유연성 기판일 수 있다. 금속층(22)은 다음에 형성될 제1 GaN층(24)과 열 팽창계수 차이가 큰 물질일 수 있다. 금속층(22)은, 예를 들면 티타늄(Ti)층으로 형성할 수 있다. 금속층(22) 상에 제1 GaN층(24)을 형성한다. 제1 GaN층(24)은 후속에서 형성된 다른 GaN층보다 상대적으로 낮은 온도에서 형성한다. 제1 GaN층(24) 상에 마스크층(26)을 형성한다. 마스크층(26)을 형성한 다음, 마스크층(26)에 제1 GaN층(24)이 노출되는 다수의 홀(h1)을 형성한다. 홀(h1)은 후속 공정에서 다른 GaN층이 성장되는 통로가 된다. 이를 감안하여 홀(h1)은 적절한 직경으로 형성할 수 있다. 마스크층(26)은 하드 마스크층일 수 있다. 마스크층(26)은, 예를 들면 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층 또는 티타늄층으로 형성할 수 있다.
도 2를 참조하면, 홀(h1)을 통해 노출되는 제1 GaN층(24) 상에 제2 GaN층(30)을 형성한다. 제2 GaN층(30)은 n-GaN층일 수 있다. 마스크층(26)의 존재로 인해, 제2 GaN층(30)은 홀(h1)을 통해 노출되는 제1 GaN층(24) 상에만 선택적으로 성장될 수 있다. 제2 GaN층(30)은 에피텍셜 방법을 이용하여 성장시킬 수 있는데, 예를 들면 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방식을 이용하여 성장시킬 수 있다. 이때, 성장조건을 제어함으로써, 제2 GaN층(30)은 도시된 바와 같이 홀(h1) 밖으로 돌출된 부분은 피라미드 형태로 형성된다. 제2 GaN층(30)은 또한 분자빔 에피텍시(Molecular Beam Epitaxy)를 이용하여 형성할 수도 있다. 제2 GaN층(30)은 홀(h1)을 채우며, 홀(h1) 둘레의 마스크층(26)의 일부 영역 상에도 형성된다. 제2 GaN층(30)은 제1 GaN(24)을 형성할 때보다 높은 온도에서 형성될 수 있다. 예를 들면, 제2 GaN층(30)은 1040℃ 정도에서 성장될 수 있다. 이와 같이 제2 GaN층(30)을 형성되는 동안에 금속층(22)과 제1 GaN층(24)의 열팽창계수 차이로 인해 금속층(22)과 제1 GaN층(24)의 계면에는 보이드(void)가 형성될 수 있다. 예컨대, 금속층(22)이 Ti층일 때, 상기한 바와 같이 800℃ 이상의 고온에서 제2 GaN층(30)이 성장되는 경우, 제1 GaN층(24)의 계면에서 갈륨(Ga)의 외부 확산(out-diffusion)이 일어나고, 질소(N)는 금속층(22)으로 확산되어 TiN을 형성한다. 이러한 결과로 제2 GaN층(30)이 형성되는 고온 공정에서 제1 GaN층(24)과 금속층(22)의 계면에 제1 보이드(V1)가 형성될 수 있다. 제1 GaN층(24)과 금속층(22)의 계면에 제1 보이드(V1)가 존재함으로써, 제1 GaN층(24)과 금속층(22)의 부착력은 약화될 수 있다. 도 2에서 제1 보이드(V1)는 설명의 편의를 위해 상징적으로 나타낸 것이다.
계속해서, 제2 GaN층(30)을 형성한 다음, 제2 GaN층(30)의 표면에 활성층(32)을 형성한다. 활성층(32)은 다중 양자 우물층일 수 있다. 활성층(32)은 화합물 반도체층을 포함하는 복수의 층으로 형성할 수 있다. 예를 들면 활성층(32)은 InGaN/GaN층으로 형성할 수 있다. 활성층(32)은 MOCVD 또는 MBE 방식으로 형성할 수 있고, 770℃정도의 온도에서 형성할 수 있다. 다음, 활성층(32)의 표면상에 제3 GaN층(34)을 형성한다. 제3 GaN층(34)은 p-GaN층일 수 있다. 제3 GaN층(34)은 MOCVD 또는 MBE 방식으로 형성할 수 있고, 970℃ 정도의 온도에서 형성할 수 있다.
한편, 도면에 도시하지는 않았지만, 활성층(32)을 형성하는 과정에서 마스크층(26) 상에 약간의 InGaN이 쌓일 수도 있다.
다음, 도 3을 참조하면, 제3 GaN층(34)이 형성된 후, 소정의 부착 테이프(38)를 제3 GaN층(34) 위에 정렬시킬 수 있다. 부착 테이프(38)는, 예를 들면 폴리이미드(polyimide)일 수 있다. 부착 테이프(38)의 밑면에 부착층(36)이 부착되어 있다. 부착층(36)은, 예를 들면 실리콘 수지(silicone)일 수 있다. 부착 테이프(38)가 정렬되었을 때, 부착층(36)은 제3 GaN층(34)의 정점(뾰족한 부분)에 접촉된다. 부착층(36)의 두께는 마스크층(26)에서 제3 GaN층(34)의 정점까지의 높이보다 두꺼울 수 있다. 부착 테이프(38)가 도 3에 도시한 바와 같이 정렬된 후, 도 3에 도시된 결과물을 부착층(36)의 점성이 나타나는 온도(Tg)까지 히팅한다. 이러한 히팅으로 제3 GaN층(34)은 부착층(36)으로 덮이기 시작하고, 히팅 온도가 Tg 이상이 되면서, 도 4에 도시한 바와 같이 제3 GaN층(34)은 부착층(36)으로 완전히 덮이게 된다. 이때, 히팅을 중지하고, 소정 시간이 지난 뒤, 부착 테이프(38)를 떼어낸다. 부착 테이프(38)와 함께 부착층(36)도 제3 GaN층(34)으로부터 분리된다. 부착 테이프(38)는 기계적 방식으로 떼어낼 수 있다. 부착 테이프(38)는 떼어낼 때, 25N/100mm로 제어될 수 있는 테이프를 사용할 수 있다. 이러한 테이프를 사용함으로써, 제1 GaN층(24)과 금속층(22)의 계면의 부착력은 더욱 약화되지만, 제1 GaN층(24)과 금속층(22)이 박리되는 것을 방지할 수 있다.
도 5는 부착 테이프(38)를 떼어낸 후의 결과를 보여준다. 제1 GaN층(24)과 금속층(22) 사이에 형성된 제1 보이드(도 2의 V1)는 부착 테이프(38)를 떼어내는 과정에서 크기가 증가한다. 이 결과, 도 5에 도시한 바와 같이 제1 GaN층(24)과 금속층(22) 사이의 계면에 제1 보이드(V1)보다 크기가 증가한 제2 보이드(V2)가 존재하게 된다. 이에 따라 제1 GaN층(24)과 금속층(22)의 계면에서 부착력은 더욱 약화되는 바, 제1 GaN층(24)과 그 위에 형성된 층 구조는 후속 공정에서 쉽게 분리될 수 있다.
계속해서, 도 6을 참조하면, 제3 GaN층(34) 사이의 마스크층(26) 상에 층간 절연층(40)을 형성한다. 층간 절연층(40)은 전기적 절연물질일 수 있다. 층간 절연층(40)은 제3 GaN층(34)의 일부 표면을 덮도록 형성된다. 층간 절연층(40)은 그 상부면이 제3 GaN층(34)의 정점보다 낮도록 형성한다. 층간 절연층(40)의 상부면은 제2 GaN층(30)의 정점보다 낮을 수도 있다. 층간 절연층(40) 상에 상부전극(42)을 형성한다. 상부전극(42)은 층간 절연층(40)의 상부면 전체를 덮고, 제3 GaN층(34)의 노출된 표면 전체를 덮도록 형성될 수 있다. 상부전극(42)은 투명전극일 수 있다. 상부전극(42)은, 예를 들면 ITO 전극으로 형성할 수도 있고, Ni/Au 전극으로 형성할 수도 있다.
다음, 도 7을 참조하면, 상부전극(42)에 유연기판(46)을 부착시킨다. 유연기판(46)의 밑면에 매립층(44)이 부착되어 있다. 매립층(44)은 폴리머층 또는 자외선 에폭시층일 수 있다. 유연기판(46)은 매립층(44)을 통해 상부전극(42)에 접촉된다. 매립층(44)은 상부전극(42)의 평면과 경사면 모두에 직접 접촉된다. 이 상태에서 도 8에 도시한 바와 같이 기판(20)을 제거한다. 제1 GaN층(24)과 금속층(22)의 계면의 부착력은 충분히 약화되었기 때문에, 기판(20)은 금속층(22)과 함께 쉽게 제거될 수 있다. 기판(20)과 금속층(22)을 동시에 분리한 후, 도 9에 도시한 바와 같이 제1 GaN층(24)의 밑면에 하부전극(48)을 형성함으로써, 대면적을 가지면서 유연성을 갖는 GaN 베이스 LED가 형성된다.
한편, 상술한 제조방법에서 상부전극(42)과 하부전극(48) 중 하나를 제1 전극, 나머지를 제2 전극으로 표현할 수도 있다.
도 10은 부착 테이프(38)를 제3 GaN층(34)에 부착하는 과정을 보여주는 사진이다.
도 10을 참조하면, 히팅 온도가 Tg(164℃)에 가까울 때, 부착층(36)이 피라미드 형태의 제3 GaN층(34)을 덮기 시작하는 것을 볼 수 있고(왼쪽 도면), 히팅 온도가 Tg보다 높을 때(180℃), 제3 GaN층(34)은 부착층(36)으로 완전히 덮인 것을 볼 수 있다(오른쪽 도면).
도 11은 상술한 제조 방법에서 고온 성장 공정과 부착 테이프를 떼어내는 공정에 의해 금속층(22)과 제1 GaN층(24)의 계면이 약화되는 것을 보여주는 사진이다.
도 11의 왼쪽 상단의 도면은 고온에서 제2 GaN층(30)을 형성한 직후의 금속층(22)과 제1 GaN층(24)의 계면의 상태를 보여준다. 우측 상단은 좌측 상단을 확대한 것이다. 우측 상단의 도면에서 금속층(22)과 제1 GaN층(24)의 계면에 보이드(화살표 가리키는 부분)가 형성된 것을 볼 수 있다.
도 11의 왼쪽 하단의 도면은 상기 고온 공정과 부착 테이프를 떼어내는 공정을 실시한 다음의 금속층(22)과 제1 GaN층(24)의 계면 상태를 보여준다. 우측 하단은 좌측 하단을 확대한 것이다. 우측 하단의 도면을 참조하면, 금속층(22)과 제1 GaN층(24)의 계면에서 보이드(화살표가 가리키는 부분)가 더욱 커진 것을 볼 수 있다.
도 12는 상술한 제조방법에서 제1 GaN층(24)과 금속층(22)을 완전히 분리한 결과물에 대한 사진을 보여준다.
왼쪽 도면은 피라미드 형태의 GaN 베이스 LED(60)의 어레이를 입체적으로 보여준다. 가운데 도면은 상기 어레이의 평면도이다. 우측 도면에서 GaN 베이스 LED(60)는 유연기판의 매립층(44)에 유효하게 매립된 것을 볼 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
20:기판(비유연성 기판) 22:금속층
24, 30, 34:제1 내지 제3 GaN층 26:마스크층
32:활성층 40:층간 절연층
42:상부전극 44:매립층
46:유연기판 48:하부전극
60:GaN 베이스LED h1:홀
V1, V2:제1 및 제2 보이드

Claims (13)

  1. 순차적으로 적층된 제1 전극, 제2 전극 및 유연기판;
    상기 제1 전극과 상기 제2 전극 사이에 구비되고, 코어-쉘 구조를 이루는 n-GaN층, 활성층 및 p-GaN층;
    상기 유연기판과 상기 제1 전극 사이에 구비된 매립층; 및
    상기 제1 전극과 제2 전극 사이에 마련된 층간 절연층;을 포함하고,
    상기 제1 전극과 상기 코어-쉘 구조를 이루는 n-GaN층, 활성층 및 p-GaN층은 상기 매립층과 상기 층간 절연층에 매립되어 있는 GaN 베이스 LED.
  2. 제 1 항에 있어서,
    상기 코어-쉘 구조는 피라미드 형태인 GaN 베이스 LED.
  3. 제 1 항에 있어서,
    상기 유연기판은 PET 기판 또는 PDMS 기판인 GaN 베이스 LED.
  4. 기판 상에 금속층을형성하는 단계
    상기 금속층 상에 상기 금속층과 열 팽창계수가 다른 제1 GaN층을 형성하는 단계
    상기 제1 GaN층 상에 선택적으로 제2 GaN층을 형성하면서 상기 금속층과 상기 제1 GaN층 사이의 계면의 부착력을 1차 약화시키는 단계
    상기 제2 GaN층 상에 활성층을 형성하는 단계
    상기 활성층 상에 제3 GaN층을 형성하는 단계
    상기 금속층과 상기 제1 GaN층 사이의 상기 계면의 부착력을 2차 약화시키는 단계
    상기 제3 GaN층의 일부와 접촉되는 제1 전극을 형성하는 단계
    상기 금속층과 상기 제1 GaN층을 분리하여 상기 제1 GaN층과 그 위에 형성된 결과물을 유연기판에 전사하는 단계 및
    상기 제1 GaN층의 분리된 면에 제2 전극을 형성하는 단계를 포함하는 GaN 베이스 LED의 제조방법.
  5. 제 4 항에 있어서,
    상기 제1 GaN층은 상기 제2 GaN층을 형성하는 온도보다 낮은 온도에서 형성하는 GaN 베이스 LED의 제조방법.
  6. 제 4 항에 있어서,
    상기 제1 GaN층 상에 상기 제2 GaN층을 선택적으로 형성하는 단계는,
    상기 제1 GaN층 상에 마스크층을 형성하는 단계
    상기 마스크층에 상기 제1 GaN층의 일부가 노출되는 홀을 형성하는 단계 및
    상기 홀을 통해 노출되는 상기 제1 GaN층 상에 상기 제2 GaN층을 형성하는 단계를 포함하는 GaN 베이스 LED의 제조방법.
  7. 제 4 항에 있어서,
    상기 금속층과 상기 제1 GaN층 사이의 계면의 부착력을 1차 약화시키는 단계는,
    상기 금속층과 상기 제1 GaN층 사이의 상기 계면에 제1 보이드를 형성하는 단계를 포함하는 GaN 베이스 LED의 제조방법.
  8. 제 7 항에 있어서,
    상기 제1 보이드를 형성하는 단계는,
    상기 제1 GaN층을 형성하는 온도보다 높은 온도에서 상기 제2 GaN층을 형성하는 단계를 포함하는 GaN 베이스 LED의 제조방법.
  9. 제 7 항에 있어서,
    상기 금속층은 상기 제2 GaN층을 형성하는 동안에 상기 계면에 상기 제1 보이드가 형성될 수 있을 정도로 상기 제1 GaN층과 열 팽창계수 차이를 갖는 물질로 형성하는 GaN 베이스 LED의 제조방법.
  10. 제 6 항에 있어서,
    상기 제2 GaN층은 상기 홀을 채우고, 상기 홀 밖으로는 피라미드 형태로 성장시키는 GaN 베이스 LED의 제조방법.
  11. 제 4 항에 있어서,
    상기 계면의 부착력을 2차 약화시키는 단계는,
    상기 제3 GaN층에 테이프를 부착하는 단계 및
    상기 테이프를 제거하는 단계를 포함하는 GaN 베이스 LED의 제조방법.
  12. 제 7 항에 있어서,
    상기 계면의 부착력을 2차 약화시키는 단계는,
    상기 계면에서 상기 제1 보이드의 크기를 증가시키는 단계를 포함하는 GaN 베이스 LED의 제조방법.
  13. 제 11 항에 있어서,
    상기 제3 GaN층에 테이프를 부착하는 단계는,
    부착층이 부착된 테이프를 준비하는 단계
    상기 부착층이 상기 제3 GaN층에 접촉되도록 상기 테이프를 정렬하는 단계 및
    상기 정렬 후, 상기 부착층의 점성이 나타나는 온도(Tg) 이상의 온도로 상기 테이프를 히팅하는 단계를 포함하는 GaN 베이스 LED의 제조방법.
KR1020130091161A 2013-07-31 2013-07-31 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법 KR102059133B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130091161A KR102059133B1 (ko) 2013-07-31 2013-07-31 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
US14/909,297 US9530933B2 (en) 2013-07-31 2014-07-30 GaN base light-emitting diode and manufacturing method therefor using mechanical post-processing
PCT/KR2014/006987 WO2015016602A1 (ko) 2013-07-31 2014-07-30 Gan 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130091161A KR102059133B1 (ko) 2013-07-31 2013-07-31 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150015283A KR20150015283A (ko) 2015-02-10
KR102059133B1 true KR102059133B1 (ko) 2019-12-24

Family

ID=52432065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130091161A KR102059133B1 (ko) 2013-07-31 2013-07-31 GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법

Country Status (3)

Country Link
US (1) US9530933B2 (ko)
KR (1) KR102059133B1 (ko)
WO (1) WO2015016602A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640497B1 (en) * 2016-06-30 2017-05-02 Semiconductor Components Industries, Llc Semiconductor backmetal (BM) and over pad metallization (OPM) structures and related methods
US10193018B2 (en) * 2016-12-29 2019-01-29 Intel Corporation Compact low power head-mounted display with light emitting diodes that exhibit a desired beam angle
CN110323312B (zh) * 2019-06-19 2021-04-20 武汉理工大学 一种无机柔性光电子器件结构及其制备方法
FR3113782B1 (fr) * 2020-08-31 2022-08-05 Aledia Procédé de fabrication d’un dispositif optoélectronique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031841A (ja) * 2001-07-11 2003-01-31 Sony Corp 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
JP2003124513A (ja) 2001-10-10 2003-04-25 Sony Corp 発光素子の製造方法及び発光装置の製造方法
US6734030B2 (en) 2001-03-06 2004-05-11 Sony Corporation Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US8409886B2 (en) 2000-07-18 2013-04-02 Sony Corporation Method of producing image display unit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP3762992B2 (ja) 2002-09-17 2006-04-05 独立行政法人情報通信研究機構 単結晶窒化インジウム膜の取得方法
DE102005005635A1 (de) * 2004-08-31 2006-03-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
KR100755610B1 (ko) * 2006-09-12 2007-09-06 삼성전기주식회사 피라미드 구조를 갖는 질화물 반도체 발광소자 및 그 제조방법
KR20110024209A (ko) 2009-09-01 2011-03-09 주식회사 이노칩테크놀로지 ＧａＮ 기판의 제조 방법 및 이를 통해 제조된 ＧａＮ 기판
JP5051319B2 (ja) * 2011-12-14 2012-10-17 ソニー株式会社 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
KR101968637B1 (ko) 2012-12-07 2019-04-12 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
KR102077742B1 (ko) * 2013-02-27 2020-02-14 삼성전자주식회사 반도체 요소 전사 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409886B2 (en) 2000-07-18 2013-04-02 Sony Corporation Method of producing image display unit
US6734030B2 (en) 2001-03-06 2004-05-11 Sony Corporation Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2003031841A (ja) * 2001-07-11 2003-01-31 Sony Corp 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
JP2003124513A (ja) 2001-10-10 2003-04-25 Sony Corp 発光素子の製造方法及び発光装置の製造方法

Also Published As

Publication number Publication date
US20160172535A1 (en) 2016-06-16
KR20150015283A (ko) 2015-02-10
WO2015016602A1 (ko) 2015-02-05
US9530933B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
TWI734110B (zh) 照明結構及製造發光裝置之方法
TWI240434B (en) Method to produce semiconductor-chips
EP1798781B1 (en) LED having vertical structure and method for fabricating the same
US9000464B2 (en) Semiconductor structure for substrate separation and method for manufacturing the same
US9130115B2 (en) Light-emitting diode with textured substrate
US20120181568A1 (en) Micro-interconnects for light-emitting diodes
TWI401823B (zh) 發光二極體元件的製造方法
US8133803B2 (en) Method for fabricating semiconductor substrates and semiconductor devices
KR20120092325A (ko) 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20140027811A (ko) 플렉서블 반도체소자 및 그 제조방법
US9972748B2 (en) Thin-film semiconductor body with electronmagnetic radiation outcoupling structures
KR102059133B1 (ko) GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
US9178109B2 (en) Semiconductor light-emitting device and method of manufacturing the same
KR100762004B1 (ko) 질화물계 발광 다이오드 소자의 제조방법
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
TW201006009A (en) Light emitting diodes and manufacture thereof
TW201246603A (en) Solid state lighting devices with reduced dimensions and methods of manufacturing
CN117219706A (zh) 制造微型元件的方法
CN102473796B (zh) 控制iii氮化物器件中的凹坑形成
US20120256162A1 (en) Light emitting diode and manufacturing method thereof
EP3828941B1 (en) Method of manufacturing a led device
US20130130420A1 (en) Method of laser lift-off for leds
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
US20120161175A1 (en) Vertical structure light emitting diode and method of manufacturing the same
KR20130136260A (ko) 반도체 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant