KR102056275B1 - Ultra High Density Organic Light Emitting Diode Display - Google Patents

Ultra High Density Organic Light Emitting Diode Display Download PDF

Info

Publication number
KR102056275B1
KR102056275B1 KR1020130109274A KR20130109274A KR102056275B1 KR 102056275 B1 KR102056275 B1 KR 102056275B1 KR 1020130109274 A KR1020130109274 A KR 1020130109274A KR 20130109274 A KR20130109274 A KR 20130109274A KR 102056275 B1 KR102056275 B1 KR 102056275B1
Authority
KR
South Korea
Prior art keywords
storage capacitor
electrode
layer
driving
region
Prior art date
Application number
KR1020130109274A
Other languages
Korean (ko)
Other versions
KR20150030063A (en
Inventor
오금미
이왕선
윤광오
류원상
정영기
노상순
신동채
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130109274A priority Critical patent/KR102056275B1/en
Publication of KR20150030063A publication Critical patent/KR20150030063A/en
Application granted granted Critical
Publication of KR102056275B1 publication Critical patent/KR102056275B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법에 관한 것이다. 본 발명에 의한 유기발광 다이오드 표시장치는, 박막 트랜지스터 영역과 보조 용량 영역을 포함하는 기판; 상기 기판의 상기 박막 트랜지스터 영역에 형성된 채널 층 및 상기 보조 용량 영역에 형성된 반도체 층; 상기 채널 층 및 상기 반도체 층 위에 적층된 제1 게이트 절연막; 상기 반도체 층을 덮는 상기 제1 게이트 절연막 위에 직접 적층된 제1 보조 용량 전극; 상기 제1 게이트 절연막 및 상기 제1 보조 용량 전극을 덮는 제2 게이트 절연막; 상기 제2 게이트 절연막 위에서, 상기 채널 층과 중첩하는 게이트 전극 및 상기 반도체 층과 중첩하는 제2 보조 용량 전극; 상기 게이트 전극 및 상기 제2 보조 용량 전극을 덮는 중간 절연막; 그리고 상기 중간 절연막 위에서 상기 채널 층과 연결되는 소스-드레인 전극 및 상기 제2 보조 용량 전극과 중첩하는 제3 보조 용량 전극을 포함한다.The present invention relates to an ultra-high resolution organic light emitting diode display and a method of manufacturing the same. An organic light emitting diode display according to the present invention comprises: a substrate including a thin film transistor region and a storage capacitor region; A channel layer formed in the thin film transistor region of the substrate and a semiconductor layer formed in the storage capacitor region; A first gate insulating layer stacked on the channel layer and the semiconductor layer; A first storage capacitor electrode stacked directly on the first gate insulating layer covering the semiconductor layer; A second gate insulating layer covering the first gate insulating layer and the first storage capacitor electrode; A gate electrode overlapping the channel layer and a second storage capacitor electrode overlapping the semiconductor layer on the second gate insulating layer; An intermediate insulating layer covering the gate electrode and the second storage capacitor electrode; And a source-drain electrode connected to the channel layer on the intermediate insulating layer, and a third storage capacitor electrode overlapping the second storage capacitor electrode.

Description

초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법{Ultra High Density Organic Light Emitting Diode Display}Ultra High Resolution Organic Light Emitting Diode Display and Manufacturing Method Thereof {Ultra High Density Organic Light Emitting Diode Display}

본 발명은 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 용량의 크기는 더 확보하면서도 면적을 작게 형성한 보조 용량을 포함하는 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법에 관한 것이다.The present invention relates to an ultra-high resolution organic light emitting diode display and a method of manufacturing the same. In particular, the present invention relates to an ultra-high resolution organic light emitting diode display including a storage capacitor having a smaller area while ensuring a larger capacity, and a method of manufacturing the same.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광 표시장치 (Electroluminescence Device, EL) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), plasma display panels (PDPs), and electroluminescence devices (ELs). There is this.

전계발광 표시장치는 발광층의 재료에 따라 무기 전계발광 표시장치와 유기발광다이오드 표시장치로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.The electroluminescent display is classified into an inorganic electroluminescent display and an organic light emitting diode display according to the material of the light emitting layer. The electroluminescent display is a self-luminous device that emits light and has advantages such as high response speed, high luminous efficiency, high luminance, and a wide viewing angle.

도 1은 일반적인 유기발광 다이오드의 구조를 나타내는 도면이다. 유기발광 다이오드는 도 1과 같이 전계발광하는 유기 전계발광 화합물층과, 유기 전계발광 화합물층을 사이에 두고 대향하는 캐소드 전극(Cathode) 및 애노드 전극(Anode)을 포함한다. 유기 전계발광 화합물층은 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL)을 포함한다.1 is a view showing the structure of a general organic light emitting diode. The organic light emitting diode includes an organic electroluminescent compound layer electroluminescent as shown in FIG. 1, and a cathode and an anode facing each other with the organic electroluminescent compound layer interposed therebetween. The organic electroluminescent compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (Electron injection). layer, EIL).

유기발광 다이오드는 애노드 전극(Anode)과 캐소드 전극(Cathode)에 주입된 정공과 전자가 발광층(EML)에서 재결합할 때의 여기 과정에서 여기자(excition)가 형성되고 여기자로부터의 에너지로 인하여 발광한다. 유기발광다이오드 표시장치는 도 1과 같은 유기발광다이오드의 발광층(EML)에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다. 전계발광 소자인 유기발광 다이오드의 특징을 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode display: OLEDD)에는 패시브 매트릭스 타입의 유기발광 다이오드 표시장치(Passive Matrix type Organic Light Emitting Diode display, PMOLED)와 액티브 매트릭스 타입의 유기발광 다이오드 표시장치(Active Matrix type Organic Light Emitting Diode display, AMOLED)로 대별된다.The organic light emitting diode emits light due to energy from the excitons in the excitation process when holes and electrons injected into the anode and cathode are recombined in the emission layer EML. The organic light emitting diode display displays an image by electrically controlling the amount of light generated in the light emitting layer EML of the organic light emitting diode as shown in FIG. 1. The organic light emitting diode display (OLED), which uses the characteristics of the organic light emitting diode, an electroluminescent device, has a passive matrix type organic light emitting diode display (PMOLED) and an active matrix. It is roughly classified into an active matrix type organic light emitting diode display (AMOLED).

액티브 매트릭스 타입의 유기발광 다이오드 표시장치(AMOLED)는 박막 트랜지스터(Thin Film Transistor: 혹은 "TFT")를 이용하여 유기발광 다이오드에 흐르는 전류를 제어하여 화상을 표시한다. 도 2는 일반적인 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 등가 회로도의 한 예이다. 도 3은 종래 기술에 의한 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 I-I'로 자른 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.The active matrix type organic light emitting diode display device (AMOLED) displays an image by controlling a current flowing through the organic light emitting diode using a thin film transistor (or TFT). 2 is an example of an equivalent circuit diagram illustrating a structure of one pixel in a general organic light emitting diode display. 3 is a plan view illustrating the structure of one pixel in the organic light emitting diode display according to the related art. FIG. 4 is a cross-sectional view illustrating a structure of an organic light emitting diode display according to the related art, taken along the line II ′ in FIG. 3.

도 2 내지 3을 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치는 스위칭 박막 트랜지스터(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다. 스위칭 TFT(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 스캔 배선(SL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다.2 to 3, the active matrix organic light emitting diode display includes a switching thin film transistor ST, a driving TFT DT connected to the switching TFT, and an organic light emitting diode OLED connected to the driving TFT DT. . The switching TFT ST is formed at a portion where the scan line SL and the data line DL cross each other. The switching TFT ST functions to select a pixel. The switching TFT ST includes a gate electrode SG branching from the scan line SL, a semiconductor layer SA, a source electrode SS, and a drain electrode SD.

그리고 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLED)의 애노드 전극(ANO)과 연결되어 있다.The driving TFT DT drives the organic light emitting diode OLED of the pixel selected by the switching TFT ST. The driving TFT DT includes a gate electrode DG connected to the drain electrode SD of the switching TFT ST, a source electrode DS connected to the semiconductor layer DA, the driving current wiring VDD, and a drain electrode DD). The drain electrode DD of the driving TFT DT is connected to the anode ANO of the organic light emitting diode OLED.

좀 더 상세히 살펴보기 위해 도 4를 더 참조하면, 기판(SUB)의 전체 표면 위에는 버퍼 층(BUF)이 도포되어 있다. 버퍼 층(BUF) 위에 채널 층들(SA, DA)을 포함하는 반도체 층이 형성되어 있다. 반도체 층 중에서 나중에 형성되는 게이트 전극들(SG, DG) 각각과 중첩하는 중앙 영역은 채널 층(SA, DA)으로 정의되고, 그 양 옆에는 불순물이 도핑된 소스 영역 및 드레인 영역으로 정의된다. 또한, 보조 용량(STG)이 형성되는 부분에는 구동 TFT(DT)의 드레인 영역에서 연장되며 불순물이 도핑된 반도체 층으로 제1 보조 용량 전극(SG1)이 배치된다. Referring to FIG. 4 to examine in more detail, a buffer layer BUF is applied on the entire surface of the substrate SUB. The semiconductor layer including the channel layers SA and DA is formed on the buffer layer BUF. The central region overlapping each of the gate electrodes SG and DG formed later in the semiconductor layer is defined as the channel layers SA and DA, and is defined as a source region and a drain region doped with impurities at both sides thereof. In addition, the first storage capacitor electrode SG1 is disposed as a semiconductor layer which extends from the drain region of the driving TFT DT and is doped with impurities in the portion where the storage capacitor STG is formed.

반도체 층 위에는 기판(SUB) 전체 표면을 덮는 게이트 절연막(GI)이 형성되어 있다. 게이트 절연막(GI) 위에서 채널 층(SA, DA)과 중첩되는 위치에는 금속 물질을 포함하는 게이트 전극(SG, DG)들이 배치된다. 또한, 게이트 절연막(GI) 위에서 제1 보조 용량 전극(SG1)과 중첩하는 제2 보조 용량 전극(SG2)이 형성된다. 게이트 전극들(SG, DG) 및 제1 보조 용량 전극(SG1)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(IN)이 도포된다.A gate insulating layer GI is formed on the semiconductor layer to cover the entire surface of the substrate SUB. Gate electrodes SG and DG including a metal material are disposed at positions overlapping the channel layers SA and DA on the gate insulating layer GI. In addition, a second storage capacitor electrode SG2 overlapping the first storage capacitor electrode SG1 is formed on the gate insulating layer GI. The intermediate insulating layer IN is coated on the entire surface of the substrate SUB on which the gate electrodes SG and DG and the first storage capacitor electrode SG1 are formed.

중간 절연막(IN) 위에는 소스 전극(SS, DS)들 및 드레인 전극(SD, DD)들이 형성된다. 또한, 소스 전극(SS, DS)들을 연결하는 데이터 배선(DL) 및 구동 전류 배선(VDD)이 배치된다. 소스 전극(SS, DS)들 및 드레인 전극(SD, DD)들은 중간 절연막(IN) 및 게이트 절연막(GI)을 관통하여 형성된 콘택홀을 통해, 채널 층(SA, DA)들의 양 옆에 정의된 소스 영역 및 드레인 영역과 각각 접촉한다. 또한, 구동 TFT(DT)의 드레인 전극(GD)은 제1 및 제2 보조 용량 전극(SG1, SG2)들과 중첩하도록 연장되어, 제3 보조 용량 전극(SG3)을 형성한다. 특히, 제3 보조 용량 전극(SG3)은 중간 절연막(IN)과 게이트 절연막(GI)을 관통하여 제1 보조 용량 전극(SG1)과 접촉하도록 형성하는 것이 바람직하다. 이로써, 중간 절연막(IN)을 사이에 두고 중첩하는 제3 보조 용량 전극(SG3)과 제2 보조 용량 전극(SG2) 사이와, 게이트 절연막(GI)을 사이에 두고 중첩하는 제2 보조 용량 전극(SG2)과 제1 보조 용량 전극(SG1) 사이에 보조 용량(STG)이 형성된다.Source electrodes SS and DS and drain electrodes SD and DD are formed on the intermediate insulating layer IN. In addition, a data line DL and a driving current line VDD connecting the source electrodes SS and DS are disposed. The source electrodes SS and DS and the drain electrodes SD and DD are defined on both sides of the channel layers SA and DA through contact holes formed through the intermediate insulating layer IN and the gate insulating layer GI. In contact with the source region and the drain region, respectively. In addition, the drain electrode GD of the driving TFT DT extends to overlap the first and second storage capacitor electrodes SG1 and SG2 to form the third storage capacitor electrode SG3. In particular, the third storage capacitor electrode SG3 may be formed to contact the first storage capacitor electrode SG1 through the intermediate insulating layer IN and the gate insulating layer GI. As a result, the second storage capacitor electrode overlaps with the third storage capacitor electrode SG3 and the second storage capacitor electrode SG2 overlapping with the intermediate insulating film IN therebetween, and the second storage capacitor electrode overlapping with the gate insulating film GI therebetween. The storage capacitor STG is formed between the SG2 and the first storage capacitor electrode SG1.

이와 같은 구조를 갖는 스위칭 TFT(ST), 구동 TFT(DT) 및 보조 용량 전득들(SG1, SG2)을 덮도록 보호층(PAS)이 전면에 도포된다. 하부 발광식이며, 백색 유기발광 층을 사용하는 경우, 보호층(PAS) 위에서 화소 영역에 대응하는 영역을 덮는 칼라 필터(CF)를 형성할 수 있다. 칼라 필터(CF)는 가급적 넓은 면적을 차지하도록 형성하는 것이 바람직하다. 예를 들어, 데이터 배선(DL), 구동 전류 배선(VDD) 및 전단의 스캔 배선(SL)의 많은 영역과 중첩하도록 형성할 수도 있다.The protective layer PAS is applied to the entire surface to cover the switching TFT ST, the driving TFT DT, and the storage capacitors SG1 and SG2 having such a structure. When the bottom emission type and the white organic light emitting layer are used, the color filter CF may be formed on the passivation layer PAS to cover an area corresponding to the pixel area. The color filter CF is preferably formed to occupy a large area as much as possible. For example, it may be formed so as to overlap many areas of the data line DL, the drive current line VDD, and the scan line SL in the front end.

이와 같이 칼라 필터(CF)가 형성된 기판은 여러 구성요소들이 형성되어 표면이 평탄하지 못하고, 단차가 많이 형성되어 있다. 따라서, 기판의 표면을 평탄하게 할 목적으로 오버코트 층(OC)을 기판 전면에 도포한다.As described above, the substrate on which the color filter CF is formed has various components, and thus, the surface thereof is not flat and many steps are formed. Therefore, the overcoat layer OC is applied to the entire surface of the substrate for the purpose of flattening the surface of the substrate.

오버코트 층(OC) 위에 유기발광 다이오드(OLED)의 애노드 전극(ANO)이 형성된다. 여기서, 애노드 전극(ANO)은 오버코트 층(OC) 및 보호층(PAS)에 형성된 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 연결된다.An anode ANO of the organic light emitting diode OLED is formed on the overcoat layer OC. Here, the anode ANO is connected to the drain electrode DD of the driving TFT DT through contact holes formed in the overcoat layer OC and the protective layer PAS.

애노드 전극(ANO)이 형성된 기판 위에, 화소 영역을 정의하기 위해 스위칭 TFT(ST), 구동 TFT(DT) 그리고 각종 배선들(DL, SL, VDD)이 형성된 영역 위에 뱅크패턴(BN)을 형성한다. 뱅크 패턴(BN)에 의해 노출된 애노드 전극(ANO)이 발광 영역이 된다.On the substrate on which the anode electrode ANO is formed, a bank pattern BN is formed on the region where the switching TFT ST, the driving TFT DT, and the various wirings DL, SL, and VDD are formed to define a pixel region. . The anode ANO exposed by the bank pattern BN becomes a light emitting region.

뱅크 패턴(BN)에 의해 노출된 애노드 전극(ANO) 위에 유기발광 층(OLE)과 캐소드 전극층(CAT)이 순차적으로 적층된다. 하부 발광식이며, 유기발광 층(OLE)이 백색광을 발하는 유기물질로 이루어진 경우, 아래에 위치한 칼라 필터(CF)에 의해 각 화소에 배정된 색상을 나타낸다.The organic light emitting layer OLE and the cathode electrode layer CAT are sequentially stacked on the anode ANO exposed by the bank pattern BN. When the organic light emitting layer OLE is formed of an organic material that emits white light, the color is assigned to each pixel by the color filter CF disposed below.

이와 같은 유기발광 다이오드 표시장치의 적용 범위가 점차 확대되어 가면서, 대면적 및 고밀도 사양을 만족하는 유기발광 다이오드 표시장치로의 개발이 가속화되고 있다. 특히, 300ppi(Pixel Per Inch) 이상의 고해상도를 넘어 500ppi 이상의 초고해상도 표시장치의 요구가 점차 증가하는 추세이다.As the application range of such an organic light emitting diode display device is gradually expanded, development of an organic light emitting diode display device satisfying a large area and a high density specification is accelerated. In particular, the demand for ultra-high resolution display devices of 500 ppi or more has been gradually increasing beyond the high resolution of 300 ppi (Pixel Per Inch) or more.

해상도가 높아질수록, 단위 화소의 크기가 점차 작아진다. 단위 화소의 크기가 작아진다는 것은, 박막 트랜지스터들이 형성될 공간이 작아진다는 것을 의미한다. 하지만, 박막 트랜지스터는 비례적으로 크기가 줄어들 수 있는 소자가 아니다. 따라서, 단위 화소의 크기가 줄어들면, 발광 영역인 유기발광 다이오드의 크기가 더 큰 비율로 줄어들 수밖에 없다.As the resolution increases, the unit pixel gradually decreases in size. The smaller size of the unit pixel means that the space where the thin film transistors are to be formed becomes smaller. However, the thin film transistor is not a device that can be proportionally reduced in size. Therefore, when the size of the unit pixel is reduced, the size of the organic light emitting diode which is the light emitting area is inevitably reduced.

고해상도 및 초고해상도 유기발광 다이오드 표시장치에서, 단위 화소 영역 중에 차지하는 발광 영역의 비율인 개구율이 큰 값을 갖도록 설계하는 것이 바람직하다. 즉, 고해상도 및 초고해상도를 구현하기 위한 고 개구율 유기발광 다이오드 표시장치에 관련된 기술이 필요하다.In a high resolution and ultra high resolution organic light emitting diode display device, it is desirable to design such that the aperture ratio, which is the ratio of the light emitting region to the unit pixel region, has a large value. That is, a technique related to a high aperture organic light emitting diode display device for realizing high resolution and ultra high resolution is required.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써, 고 개구율을 갖는 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 다른 목적은 작은 면적에서 고용량의 보조 용량을 확보함으로써 고 개구율을 확보할 수 있는 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법을 제공하는 데 있다. An object of the present invention is to solve the problems of the prior art, to provide an ultra-high resolution organic light emitting diode display having a high aperture ratio and a method of manufacturing the same. Another object of the present invention is to provide an ultra-high resolution organic light emitting diode display and a method for manufacturing the same, which can secure a high aperture ratio by securing a high capacitance in a small area.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 유기발광 다이오드 표시장치는, 박막 트랜지스터 영역과 보조 용량 영역을 포함하는 기판; 상기 기판의 상기 박막 트랜지스터 영역에 형성된 채널 층 및 상기 보조 용량 영역에 형성된 반도체 층; 상기 채널 층 및 상기 반도체 층 위에 적층된 제1 게이트 절연막; 상기 반도체 층을 덮는 상기 제1 게이트 절연막 위에 직접 적층된 제1 보조 용량 전극; 상기 제1 게이트 절연막 및 상기 제1 보조 용량 전극을 덮는 제2 게이트 절연막; 상기 제2 게이트 절연막 위에서, 상기 채널 층과 중첩하는 게이트 전극 및 상기 반도체 층과 중첩하는 제2 보조 용량 전극; 상기 게이트 전극 및 상기 제2 보조 용량 전극을 덮는 중간 절연막; 그리고 상기 중간 절연막 위에서 상기 채널 층과 연결되는 소스-드레인 전극 및 상기 제2 보조 용량 전극과 중첩하는 제3 보조 용량 전극을 포함한다.In order to achieve the object of the present invention, an organic light emitting diode display according to the present invention, a substrate comprising a thin film transistor region and a storage capacitor region; A channel layer formed in the thin film transistor region of the substrate and a semiconductor layer formed in the storage capacitor region; A first gate insulating layer stacked on the channel layer and the semiconductor layer; A first storage capacitor electrode stacked directly on the first gate insulating layer covering the semiconductor layer; A second gate insulating layer covering the first gate insulating layer and the first storage capacitor electrode; A gate electrode overlapping the channel layer and a second storage capacitor electrode overlapping the semiconductor layer on the second gate insulating layer; An intermediate insulating layer covering the gate electrode and the second storage capacitor electrode; And a source-drain electrode connected to the channel layer on the intermediate insulating layer, and a third storage capacitor electrode overlapping the second storage capacitor electrode.

상기 제1 게이트 절연막은, 산화 실리콘(SiOx)으로 이루어진 500Å 내지 1500Å의 두께를 갖는 박막인 것을 특징으로 한다.The first gate insulating film is a thin film having a thickness of 500 kPa to 1500 kPa made of silicon oxide (SiOx).

상기 제2 게이트 절연막은, 질화 실리콘(SiNx)으로 이루어진 1000Å의 두께를 갖는 박막인 것을 특징으로 한다.The second gate insulating film is a thin film having a thickness of 1000 GPa made of silicon nitride (SiNx).

상기 중간 절연막은, 질화 실리콘(SiNx)으로 이루어진 3000Å 내지 6000Å의의 두께를 갖는 박막인 것을 특징으로 한다.The intermediate insulating film is a thin film having a thickness of 3000 kPa to 6000 kPa made of silicon nitride (SiNx).

상기 소스-드레인 전극 및 상기 제3 보조 용량 전극을 덮는 보호막; 상기 보호막 위에서 상기 드레인 전극과 연결되는 애노드 전극; 상기 애노드 전극에서 발광 영역을 정의하는 뱅크; 상기 뱅크 위에서 상기 애노드 전극과 접촉하는 유기발광 층; 그리고 상기 유기발광 층과 접촉하는 캐소드 전극을 더 포함하는 것을 특징으로 한다.A passivation layer covering the source-drain electrode and the third storage capacitor electrode; An anode connected to the drain electrode on the passivation layer; A bank defining a light emitting region at the anode; An organic light emitting layer in contact with said anode electrode over said bank; And a cathode electrode in contact with the organic light emitting layer.

또한, 본 발명에 의한 유기발광 다이오드 표시장치의 제조 방법은, 기판 위에 반도체 물질, 제1 절연물질 및 금속 물질을 연속으로 도포하고 패턴하여 반도체 층을 포함하는 박막 트랜지스터 영역과, 제1 보조 용량 전극을 포함하는 보조 용량 영역을 정의하는 단계; 상기 박막 트랜지스터 영역과 상기 보조 용량 영역 전체를 덮는 제2 절연물질 및 게이트 물질을 연속으로 도포하고 패턴하여, 게이트 전극 및 제2 보조 용량 전극을 형성하는 단계; 상기 게이트 전극 및 상기 제2 보조 용량 전극을 마스크로 상기 반도체 층에 불순물을 주입하여, 채널 층과 소스-드레인 영역을 정의하는 단계; 상기 게이트 전극 및 상기 제2 보조 용량 전극 위에 중간 절연막을 도포하고 패턴하여, 상기 소스-드레인 영역 및 상기 제1 보조 용량 전극의 일부를 노출하는 단계 그리고 상기 중간 절연막 위에 소스-드레인 물질을 도포하고 패턴하여, 소스-드레인 전극 및 제3 보조 용량 전극을 형성하는 단계를 포함한다.In addition, a method of manufacturing an organic light emitting diode display according to the present invention includes a thin film transistor region including a semiconductor layer by continuously applying and patterning a semiconductor material, a first insulating material and a metal material on a substrate, and a first storage capacitor electrode. Defining a storage capacity region comprising a; Continuously applying and patterning a second insulating material and a gate material covering the thin film transistor region and the entire storage capacitor region to form a gate electrode and a second storage capacitor electrode; Implanting impurities into the semiconductor layer using the gate electrode and the second storage capacitor electrode as a mask to define a channel layer and a source-drain region; Applying and patterning an intermediate insulating film on the gate electrode and the second storage capacitor electrode, exposing the source-drain region and a portion of the first storage capacitor electrode, and applying a source-drain material on the intermediate insulating film, and patterning Thereby forming a source-drain electrode and a third storage capacitor electrode.

상기 제1 절연물질은, 산화 실리콘(SiOx)을 500Å 내지 1500Å의 두께로 도포하고, 상기 제2 절연물질은, 질화 실리콘(SiNx)을 1000Å의 두께로 도포하는 것을 특징으로 한다.The first insulating material is coated with silicon oxide (SiOx) in a thickness of 500 kPa to 1500 kPa, and the second insulating material is coated with silicon nitride (SiNx) in a thickness of 1000 kPa.

상기 중간 절연막은, 질화 실리콘(SiNx)을 3000Å 내지 6000Å의 두께로 도포하는 것을 특징으로 한다.The intermediate insulating film is characterized by applying silicon nitride (SiNx) to a thickness of 3000 kPa to 6000 kPa.

상기 소스-드레인 전극 및 상기 제3 보조 용량 전극 위에 보호막을 형성하는 단계; 상기 보호막 위에 상기 드레인 전극과 접촉하는 애노드 전극을 형성하는 단계; 상기 애노드 전극에서 발광 영역을 정의하는 뱅크를 형성하는 단계; 그리고 상기 뱅크 위에서 상기 애노드 전극과 접촉하는 유기발광 층 및 상기 유기발광 층과 접촉하는 캐소드 전극을 도포하는 단계를 더 포함하는 것을 특징으로 한다.Forming a passivation layer on the source-drain electrode and the third storage capacitor electrode; Forming an anode electrode in contact with the drain electrode on the passivation layer; Forming a bank defining a light emitting region at the anode; And applying an organic light emitting layer in contact with the anode electrode and a cathode electrode in contact with the organic light emitting layer on the bank.

상기 박막 트랜지스터 영역에 형성된 상기 게이트 전극과 상기 채널 층 사이에는 상기 제1 절연물질과 상기 제2 절연물질이 적층되어 개재되고, 상기 보조 용량 영역에 형성된 상기 제1 보조 용량 전극과 상기 제2 보조 용량 전극 사이에는 상기 제2 절연물질만 적층되어 개재되는 것을 특징으로 한다.The first insulating material and the second insulating material are interposed between the gate electrode and the channel layer formed in the thin film transistor region, and the first storage capacitor electrode and the second storage capacitor are formed in the storage capacitor region. Only the second insulating material is laminated between the electrodes.

본 발명에 의한 유기발광 다이오드 표시장치는, 유전율이 큰 질화 실리콘을 포함한 보조 용량을 구비한다. 즉, 박막 트랜지스터 및 보조 용량 각각에서 절연 특성에 따라 서로 다른 구성을 갖는 절연막을 구비함으로써, 작은 면적을 가지면서 더 큰 용량을 갖는 보조 용량을 형성할 수 있다. 이와 같이 복잡한 구조를 가지면서도, 제조 공정은 종래 기술에 의한 제조 공정에서 사용하는 마스크 공정 수와 동일하거나 더 적은 공정으로 단순화할 수 있다. 따라서, 본 발명에 의하면, 고 용량 보조 용량과 고 개구율을 구현함으로써, 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법을 제공할 수 있다.The organic light emitting diode display according to the present invention includes a storage capacitor containing silicon nitride having a high dielectric constant. That is, by providing an insulating film having a different configuration depending on the insulating properties in each of the thin film transistor and the storage capacitor, it is possible to form a storage capacitor having a larger capacity while having a smaller area. While having such a complicated structure, the manufacturing process can be simplified to a process equal to or less than the number of mask processes used in the manufacturing process according to the prior art. Accordingly, according to the present invention, an ultra-high resolution organic light emitting diode display and a method of manufacturing the same can be provided by implementing a high capacitance auxiliary capacitance and a high aperture ratio.

도 1은 일반적인 유기발광 다이오드의 구조를 나타내는 도면.
도 2는 일반적인 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 등가 회로도.
도 3은 종래 기술에 의한 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 I-I'로 자른 종래 기술에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 5는 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 6은 도 5에서 절취서 II-II'으로 자른 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 7a 내지 7k는 도 5에서 절취선 II-II'으로 자른, 본 발명에 의한 유기발광 다이오드 표시장치를 제조하는 과정을 나타낸 단면도들.1 is a view showing the structure of a general organic light emitting diode.
2 is an equivalent circuit diagram illustrating a structure of one pixel in a conventional organic light emitting diode display.
3 is a plan view showing the structure of one pixel in the organic light emitting diode display according to the prior art.
4 is a cross-sectional view illustrating a structure of an organic light emitting diode display according to the related art, taken along the line II ′ of FIG. 3.
5 is a plan view showing the structure of an organic light emitting diode display according to the present invention;
FIG. 6 is a cross-sectional view illustrating a structure of an organic light emitting diode display according to the present invention taken along the line II-II ′ of FIG. 5.
7A to 7K are cross-sectional views illustrating a process of manufacturing an organic light emitting diode display according to the present invention, taken along the line II-II ′ of FIG. 5.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. Like reference numerals refer to substantially identical components throughout the specification. In the following description, when it is determined that the detailed description of the known technology or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

종래 기술에서 설명했듯이, 단위 화소 영역에서 발광 영역이 차지하는 비율을 크게 확보하려면, 비 표시 영역이 차지하는 비율을 더 작게 하여야 한다. 비 표시 영역에는 박막 트랜지스터들과 보조 용량이 배치된다. 박막 트랜지스터는 화소 크기에 비례하여 작게 만들 수 있는 소자가 아니다. 따라서, 본 발명에서는 차지하는 면적을 작게 만들되 더 큰 용량을 확보할 수 있는 보조 용량을 구비한 유기발광 다이오드 표시장치 및 그 제조 방법을 제공하고자 한다.As described in the related art, in order to secure a large ratio of the light emitting region to the unit pixel region, the ratio of the non-display region should be made smaller. Thin film transistors and storage capacitors are disposed in the non-display area. Thin film transistors are not devices that can be made small in proportion to pixel size. Accordingly, an object of the present invention is to provide an organic light emitting diode display and a method of manufacturing the same, having an auxiliary capacitance capable of making a smaller area and ensuring a larger capacity.

도 5는 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다. 도 6은 도 5에서 절취서 II-II'으로 자른 본 발명에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.5 is a plan view showing the structure of an organic light emitting diode display according to the present invention. FIG. 6 is a cross-sectional view illustrating a structure of an organic light emitting diode display according to the present invention, taken by cutting line II-II ′ in FIG. 5.

도 5를 참조하면, 본 발명에 의한 액티브 매트릭스 유기발광 다이오드 표시장치는, 스위칭 박막 트랜지스터(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다. 스위칭 TFT(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 스캔 배선(SL)에서 분기하는 게이트 전극(SG)과, 반도체 채널 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다.Referring to FIG. 5, the active matrix organic light emitting diode display according to the present invention includes a switching thin film transistor ST, a driving TFT DT connected to the switching TFT, and an organic light emitting diode OLED connected to the driving TFT DT. It includes. The switching TFT ST is formed at a portion where the scan line SL and the data line DL cross each other. The switching TFT ST functions to select a pixel. The switching TFT ST includes a gate electrode SG branching from the scan line SL, a semiconductor channel layer SA, a source electrode SS, and a drain electrode SD.

구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 유기발광 다이오드(OLED)를 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 채널 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLED)의 애노드 전극(ANO)과 연결되어 있다.The driving TFT DT serves to drive the organic light emitting diode OLED of the pixel selected by the switching TFT ST. The driving TFT DT includes the gate electrode DG connected to the drain electrode SD of the switching TFT ST, the source electrode DS connected to the semiconductor channel layer DA, the driving current wiring VDD, and the drain electrode. (DD). The drain electrode DD of the driving TFT DT is connected to the anode ANO of the organic light emitting diode OLED.

좀 더 상세히 살펴보기 위해 도 6을 더 참조하여 설명한다. 기판(SUB)의 전체 표면 위에는 버퍼 층(BU)이 도포되어 있다. 버퍼 층(BU) 위에 채널 층들(SA, DA)을 포함하는 반도체 층이 형성되어 있다. 반도체 층 중에서 나중에 형성되는 게이트 전극들(SG, DG) 각각과 중첩하는 중앙 영역은 채널 층(SA, DA)으로 정의되고, 그 양 옆에는 불순물이 도핑된 소스 영역 및 드레인 영역으로 정의된다. 또한, 구동 TFT(DT)와 연결된 보조 용량(STG)이 더 형성되어 있다.This will be described with reference to FIG. 6 in more detail. The buffer layer BU is coated on the entire surface of the substrate SUB. The semiconductor layer including the channel layers SA and DA is formed on the buffer layer BU. The central region overlapping each of the gate electrodes SG and DG formed later in the semiconductor layer is defined as the channel layers SA and DA, and is defined as a source region and a drain region doped with impurities at both sides thereof. In addition, a storage capacitor STG connected to the driving TFT DT is further formed.

반도체 층을 덮는 질화 게이트 절연막(GIN) 위에는 반도체 층의 중앙 영역인 채널 층(SA, DA)과 중첩하는 게이트 전극(SG, DG)이 형성된다. 또한, 제1 보조 용량 전극(SG1)과 중첩하는 제2 보조 용량 전극(SG2)이 형성된다.On the nitride gate insulating layer GIN covering the semiconductor layer, gate electrodes SG and DG overlapping with the channel layers SA and DA, which are central regions of the semiconductor layer, are formed. In addition, a second storage capacitor electrode SG2 overlapping the first storage capacitor electrode SG1 is formed.

보조 용량(STG)은 질화 게이트 절연막(GIN)을 사이에 두고 중첩하는 금속층을 포함하는 제1 보조 용량 전극(SG1)과 제2 보조 용량 전극(SG2)이 형성하는 제1 보조 용량(STG1)을 포함한다. 또한, 중간 절연막(IN)을 사이에 두고 중첩하는 제2 보조 용량 전극(SG2)과 제3 보조 용량 전극(SG3)이 형성하는 제2 보조 용량(STG2)을 포함한다. 특히, 제1 보조 용량(STG1)은 산화 실리콘(SiOx)보다 유전율이 약 2배정도인 질화 실리콘(SiNx)에 형성되는 것을 특징으로 한다.The storage capacitor STG includes the first storage capacitor STG1 formed by the first storage capacitor electrode SG1 and the second storage capacitor electrode SG2 including the metal layer overlapping the nitride gate insulating layer GIN. Include. The second storage capacitor SG2 includes a second storage capacitor electrode SG2 overlapping the intermediate insulating layer IN, and a second storage capacitor STG2 formed by the third storage capacitor electrode SG3. In particular, the first storage capacitor STG1 may be formed in silicon nitride (SiNx) having a dielectric constant about twice that of silicon oxide (SiOx).

좀 더 구체적으로 설명하면, 산화 실리콘(SiOx)은 유전율(Dielectric Permitivity)이 3.9인 반면, 질화 실리콘(SiNx)의 유전율은 6.4이다. 따라서, 제1 보조 용량 전극(SG1)과 제2 보조 용량 전극(SG2) 사이에는, 질화 실리콘(SiNx)으로 이루어진 질화 게이트 절연막(GIN)을 사이에 두고 중첩하여 제1 보조 용량(STG1)을 형성하는 것이 바람직하다.More specifically, the silicon oxide (SiOx) has a dielectric constant of 3.9 while the dielectric constant of silicon nitride (SiNx) is 6.4. Accordingly, the first storage capacitor STG1 is formed between the first storage capacitor electrode SG1 and the second storage capacitor electrode SG2 by overlapping the gate insulating film GIN made of silicon nitride SiNx therebetween. It is desirable to.

또한, 제1 보조 용량(STG1)의 용량을 더욱 크게 확보하기 위해서는, 질화 게이트 절연막(GIN)의 두께를 1000Å으로 도포하는 것이 바람직하다. 종래 기술에서는 산화 실리콘(SiOx)으로 이루어진 1300Å의 두께를 갖는 게이트 절연막(GI)으로 제1 보조 용량(STG1)을 형성한다. 이 경우의 제1 보조 용량(STG1)의 크기에 비해 본 발명에 의한 제1 보조 용량(STG1)의 크기는 약 2.13배 정도로 큰 값을 갖는다.In addition, in order to further secure the capacity of the first storage capacitor STG1, it is preferable to apply the thickness of the nitride gate insulating film GIN at 1000 kPa. In the related art, the first storage capacitor STG1 is formed of the gate insulating film GI having a thickness of 1300 GPa made of silicon oxide (SiOx). In this case, compared with the size of the first storage capacity STG1, the size of the first storage capacity STG1 according to the present invention is about 2.13 times larger.

여기서 주의할 점은, 1000Å의 두께를 갖는 질화 게이트 절연막(GIN)만으로는 박막 트랜지스터들(ST, DT)의 게이트 절연막으로 기능하기에는 절연성을 확보하기 어려울 수 있다. 이러한 게이트 절연막의 특성을 확보하기 위해, 본 발명에서 게이트 절연막은 500Å 내지 1500Å의 두께를 갖는 산화 게이트 절연막(GIO)이 약 1000Å의 두께를 갖는 질화 게이트 절연막(GIN)과 적층된 구조로 형성하는 것이 바람직하다.It should be noted that the nitride gate insulating layer GIN having a thickness of 1000 만 may be difficult to ensure insulation to function as the gate insulating layer of the thin film transistors ST and DT. In order to secure the characteristics of the gate insulating film, in the present invention, the gate insulating film has a structure in which an oxide gate insulating film GIO having a thickness of 500 kV to 1500 kV is laminated with a nitride gate insulating film GIN having a thickness of about 1000 kV. desirable.

게이트 전극들(SG, DG) 및 제1 보조 용량 전극(SG1)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(IN)이 도포된다. 중간 절연막(IN) 위에는 소스 전극(SS, DS)들 및 드레인 전극(SD, DD)들이 형성된다. 또한, 소스 전극(SS, DS)들을 연결하는 데이터 배선(DL) 및 구동 전류 배선(VDD)이 배치된다.The intermediate insulating layer IN is coated on the entire surface of the substrate SUB on which the gate electrodes SG and DG and the first storage capacitor electrode SG1 are formed. Source electrodes SS and DS and drain electrodes SD and DD are formed on the intermediate insulating layer IN. In addition, a data line DL and a driving current line VDD connecting the source electrodes SS and DS are disposed.

소스 전극(SS, DS)들 및 드레인 전극(SD, DD)들은 중간 절연막(IN) 및 게이트 절연막(GIN, GIO)을 관통하여 형성된 콘택홀을 통해, 채널 층(SA, DA)들의 양 옆에 정의된 소스 영역 및 드레인 영역과 각각 접촉한다. 또한, 구동 TFT(DT)의 드레인 전극(GD)은 제1 및 제2 보조 용량 전극(SG1, SG2)들과 중첩하도록 연장되어, 제3 보조 용량 전극(SG3)을 형성한다.The source electrodes SS and DS and the drain electrodes SD and DD are formed on both sides of the channel layers SA and DA through contact holes formed through the intermediate insulating layer IN and the gate insulating layers GIN and GIO. In contact with the defined source and drain regions, respectively. In addition, the drain electrode GD of the driving TFT DT extends to overlap the first and second storage capacitor electrodes SG1 and SG2 to form the third storage capacitor electrode SG3.

특히, 제3 보조 용량 전극(SG3)은 중간 절연막(IN)과 질화 게이트 절연막(GIN)을 관통하여 제1 보조 용량 전극(SG1)과 접촉하도록 형성하는 것이 바람직하다. 이로써, 중간 절연막(IN)을 사이에 두고 중첩하는 제3 보조 용량 전극(SG3)과 제2 보조 용량 전극(SG2) 사이에는 제1 보조 용량(STG1)이 형성된다. 그리고 게이트 절연막(GI)을 사이에 두고 중첩하는 제2 보조 용량 전극(SG2)과 제1 보조 용량 전극(SG1) 사이에는 제2 보조 용량(STG2)이 형성된다.In particular, the third storage capacitor electrode SG3 may be formed to contact the first storage capacitor electrode SG1 through the intermediate insulating layer IN and the nitride gate insulating layer GIN. As a result, the first storage capacitor STG1 is formed between the third storage capacitor electrode SG3 and the second storage capacitor electrode SG2 that overlap each other with the intermediate insulating layer IN therebetween. The second storage capacitor STG2 is formed between the second storage capacitor electrode SG2 and the first storage capacitor electrode SG1 overlapping each other with the gate insulating layer GI interposed therebetween.

이와 같은 구조를 갖는 스위칭 TFT(ST), 구동 TFT(DT) 및 보조 용량 전득들(SG1, SG2)을 덮도록 보호층(PAS)이 전면에 도포된다. 하부 발광식이며, 백색 유기발광 층을 사용하는 경우, 보호층(PAS) 위에서 화소 영역에 대응하는 영역을 덮는 칼라 필터(CF)를 형성할 수 있다. 칼라 필터(CF)는 가급적 넓은 면적을 차지하도록 형성하는 것이 바람직하다. 예를 들어, 데이터 배선(DL), 구동 전류 배선(VDD) 및 전단의 스캔 배선(SL)의 많은 영역과 중첩하도록 형성할 수도 있다.The protective layer PAS is applied to the entire surface to cover the switching TFT ST, the driving TFT DT, and the storage capacitors SG1 and SG2 having such a structure. When the bottom emission type and the white organic light emitting layer are used, the color filter CF may be formed on the passivation layer PAS to cover an area corresponding to the pixel area. The color filter CF is preferably formed to occupy a large area as much as possible. For example, it may be formed so as to overlap many areas of the data line DL, the drive current line VDD, and the scan line SL in the front end.

이와 같이 칼라 필터(CF)가 형성된 기판은 여러 구성요소들이 형성되어 표면이 평탄하지 못하고, 단차가 많이 형성되어 있다. 따라서, 기판의 표면을 평탄하게 할 목적으로 오버코트 층(OC)을 기판 전면에 도포한다.As described above, the substrate on which the color filter CF is formed has various components, and thus, the surface thereof is not flat and many steps are formed. Therefore, the overcoat layer OC is applied to the entire surface of the substrate for the purpose of flattening the surface of the substrate.

오버코트 층(OC) 위에 유기발광 다이오드(OLED)의 애노드 전극(ANO)이 형성된다. 여기서, 애노드 전극(ANO)은 오버코트 층(OC) 및 보호층(PAS)에 형성된 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 연결된다.An anode ANO of the organic light emitting diode OLED is formed on the overcoat layer OC. Here, the anode ANO is connected to the drain electrode DD of the driving TFT DT through contact holes formed in the overcoat layer OC and the protective layer PAS.

애노드 전극(ANO)이 형성된 기판 위에, 화소 영역을 정의하기 위해 스위칭 TFT(ST), 구동 TFT(DT) 그리고 각종 배선들(DL, SL, VDD)이 형성된 영역 위에 뱅크패턴(BN)을 형성한다. 뱅크 패턴(BN)에 의해 노출된 애노드 전극(ANO)이 발광 영역이 된다.On the substrate on which the anode electrode ANO is formed, a bank pattern BN is formed on the region where the switching TFT ST, the driving TFT DT, and the various wirings DL, SL, and VDD are formed to define a pixel region. . The anode ANO exposed by the bank pattern BN becomes a light emitting region.

뱅크 패턴(BN)에 의해 노출된 애노드 전극(ANO) 위에 유기발광 층(OLE)과 캐소드 전극층(CAT)이 순차적으로 적층된다. 하부 발광식이며, 유기발광 층(OLE)이 백색광을 발하는 유기물질로 이루어진 경우, 아래에 위치한 칼라 필터(CF)에 의해 각 화소에 배정된 색상을 나타낸다.The organic light emitting layer OLE and the cathode electrode layer CAT are sequentially stacked on the anode ANO exposed by the bank pattern BN. When the organic light emitting layer OLE is formed of an organic material that emits white light, the color is assigned to each pixel by the color filter CF disposed below.

이상 설명한 바와 같이, 본 발명에 의한 유기발광 다이오드 표시장치는 종래 기술에 의한 것과 비교해서 거의 비슷한 구조를 갖는다. 차이가 있다면, 보조 용량의 면적을 줄이면서 동일한 혹은 더 큰 보조 용량을 확보하기 위해 보조 용량 전극들 사이에 유전율이 큰 물질을 개재하는 것을 특징으로 한다. 이와 동시에 게이트 절연막의 절연성을 확보하는 것을 특징으로 한다.
As described above, the organic light emitting diode display according to the present invention has a structure substantially similar to that of the prior art. If there is a difference, a material having a high dielectric constant is interposed between the storage capacitor electrodes in order to reduce the area of the storage capacitor and to secure the same or larger storage capacity. At the same time, the insulating property of the gate insulating film is ensured.

이와 같이 복잡한 기능적 성질을 만족하기 위해서는 구조가 복잡해지고, 제조 공정이 복잡해 질 수 있다. 하지만, 본 발명에서는 제조 공정을 단순화하여 고 개구율을 갖는 유기발광 다이오드 표시장치를 제조하는 방법을 제공한다. 이하, 도 7a 내지 7k를 참조하여, 본 발명에 의한 유기발광 다이오드 표시장치 제조 방법을 설명한다. 도 7a 내지 7k는 도 5에서 절취선 II-II'으로 자른, 본 발명에 의한 유기발광 다이오드 표시장치를 제조하는 과정을 나타낸 단면도들이다.In order to satisfy such complex functional properties, the structure may be complicated and the manufacturing process may be complicated. However, the present invention provides a method of manufacturing an organic light emitting diode display device having a high aperture ratio by simplifying the manufacturing process. Hereinafter, a method of manufacturing an organic light emitting diode display according to the present invention will be described with reference to FIGS. 7A to 7K. 7A to 7K are cross-sectional views illustrating a process of manufacturing an organic light emitting diode display according to the present invention, taken along the line II-II ′ of FIG. 5.

투명한 기판(SUB) 전체 표면 위에 버퍼 층(BUF), 반도체 층(SEM), 산화 게이트 절연막(GIO) 및 금속층(MET)을 순차적으로 적층하여 도포한다. 여기서, 산화 게이트 절연막(GIO)은 추후에 형성하는 질화 게이트 절연막(GIN)과 더불어 게이트 절연막으로서 기능을 한다. 게이트 절연 물질로서의 기능을 위해 500Å 내지 1500Å의 두께로 도포하는 것이 바람직하다. 금속층(MET)의 표면 위에 포토레지스트(PR)를 도포하고 제1 마스크를 이용하여 포토레지스트(PR)를 패턴한다. 포토레지스트(PR)의 패턴은 세 개의 영역들을 포함한다. (도 7a)The buffer layer BUF, the semiconductor layer SEM, the oxide gate insulating layer GIO, and the metal layer MET are sequentially stacked on the entire surface of the transparent substrate SUB. Here, the oxide gate insulating film GIO functions as a gate insulating film together with the nitride gate insulating film GIN formed later. It is desirable to apply a thickness of 500 kV to 1500 kV for the function as a gate insulating material. The photoresist PR is coated on the surface of the metal layer MET and the photoresist PR is patterned using a first mask. The pattern of the photoresist PR includes three regions. (FIG. 7A)

예를 들어, 포토레지스트(PR)가 완전히 제거되는 ①영역, 포토레지스트(PR)가 제1 두께를 갖는 ②영역 및 포토레지스트(PR)가 제2 두께를 갖는 ③영역을 포함한다. 특히, ②영역은 박막 트랜지스터들(ST, DT)이 형성될 위치에 할당된다. 또한, ③영역은 보조 용량(STG)이 형성될 위치에 할당된다.For example, the photoresist PR includes a region where photoresist PR is completely removed, a region where photoresist PR has a first thickness, and a region where photoresist PR has a second thickness. In particular, the region (2) is allocated to the position where the thin film transistors (ST, DT) are to be formed. Further, the area 3 is allocated to the position where the auxiliary capacitance STG is to be formed.

이와 같이 두께가 서로 다르게 포토레지스트(PR)를 패턴하기 위해서, 하프-톤 마스크 하나를 사용하고 한 번의 노광 공정으로 이룩할 수 있다. 또는, 일반 마스크 2개를 사용하고, 2회의 노광 공정으로 이룩할 수 있다. 예를 들어, ①영역만을 노출하는 제1 마스크로 55%의 노광 시간으로 노광하고, ①영역과 ②영역을 노출하는 (즉, ③영역만을 가리는) 제2 마스크로 45%의 노광 시간으로 노광한다. 그 결과, ①영역은 100% 노광이 이루어지고, ②영역은 45% 노광이 이루어지며, ③영역은 0%의 노광이 이루어진다. 이러한 노광 공정으로 도 7a와 같은 패턴을 갖는 포토레지스트(PR)을 형성할 수 있다.In order to pattern the photoresist PR having different thicknesses as described above, one half-tone mask may be used and achieved in one exposure process. Alternatively, two general masks may be used to achieve two exposure steps. For example, a first mask exposing only ① area is exposed at 55% of the exposure time, and a second mask exposing (1) area and ② area (that is, covering only ③ area) is exposed at 45% of the exposure time. . As a result, ① area is 100% exposure, ② area is 45% exposure, and ③ area is 0% exposure. In this exposure process, the photoresist PR having a pattern as shown in FIG. 7A may be formed.

도 7a에 도시한 형태로 패턴된 포토레지스트(PR)를 마스크로 하여, 금속층(MET), 산화 게이트 절연막(GIO) 및 반도체 층(SEM)을 동시에 패턴한다. 그 후, 애슁(ashing) 공정으로 포토레지스트(PR)를 ②영역의 두께만큼을 제거한다. 그 결과, ③영역에만 포토레지스트(PR)가 남게 된다. (도 7b)The metal layer MET, the oxide gate insulating film GIO, and the semiconductor layer SEM are simultaneously patterned using the photoresist PR patterned in the form shown in FIG. 7A as a mask. Thereafter, the ashing process removes the photoresist PR by the thickness of the? Region. As a result, the photoresist PR remains only in the region ③. (FIG. 7B)

③영역만을 덮는 포토레지스트(PR)를 마스크로 하여 금속층(MET)을 제거한다. 여기까지를, 제1 마스크 공정으로 볼 수 있다. 그 결과, ②영역에는 반도체 층(SEM)과 산화 게이트 절연막(GIO)이 적층된 구조를 갖는다. 한 편, ③영역에는 반도체 층(SEM)과 산화 게이트 절연막(GIO) 위에 적층된 제1 보조 용량 전극(SG1)이 형성된다. 제1 보조 용량 전극(SG1)이 형성된 기판(SUB) 전체 표면 위에 질화 게이트 절연막(GIN)을 약 1000Å의 두께로 도포한다. (도 7c)(3) The metal layer MET is removed using the photoresist PR covering only the region as a mask. Up to this, it can be seen with a 1st mask process. As a result, the semiconductor layer SEM and the oxide gate insulating film GIO are stacked in the region (2). On the other hand, the first storage capacitor electrode SG1 stacked on the semiconductor layer SEM and the oxide gate insulating layer GIO is formed in region (3). A nitride gate insulating film GIN is coated on the entire surface of the substrate SUB on which the first storage capacitor electrode SG1 is formed to have a thickness of about 1000 GPa. (FIG. 7C)

질화 게이트 절연막(GIN) 위에 게이트 금속 물질을 도포한다. 제2 마스크 공정으로 게이트 금속 물질을 패턴하여 게이트 전극(SG, DG) 및 제2 보조 용량 전극(SG2)을 형성한다. 게이트 전극들(SG, DG) 각각은 박막 트랜지스터들(ST, DT)이 형성될 ②영역에서 질화 게이트절연막(GIN) 및 산화 게이트 절연막(GIO) 모두를 사이에 두고 반도체 층(SEM)의 중앙부와 중첩하도록 형성한다. 제2 보조 용량 전극(SG2)은 질화 게이트 절연막(GIN)만을 사이에 두고 제1 보조 용량 전극(SG1)과 중첩하도록 형성한다.A gate metal material is coated on the nitride gate insulating film GIN. The gate metal material is patterned by the second mask process to form the gate electrodes SG and DG and the second storage capacitor electrode SG2. Each of the gate electrodes SG and DG has a central portion of the semiconductor layer SEM, with both the nitride gate insulating film GIN and the oxide gate insulating film GIO interposed therebetween in a region where the thin film transistors ST and DT are to be formed. Form to overlap. The second storage capacitor electrode SG2 is formed to overlap the first storage capacitor electrode SG1 with only the nitride gate insulating layer GIN therebetween.

그 후, 게이트 전극들(SG, DG) 및 제2 보조 용량 전극(SG2)을 마스크로 하여, 반도체 층(SEM)에 불순물을 주입한다. 그 결과, 게이트 전극(SG, DG)의 양 옆에 노출된 반도체 층(SEM)에는 불순물이 주입되어 도체화되어, 소스 영역 및 드레인 영역으로 정의된다. 한편, 게이트 전극들(SG, DG) 및 제2 보조 용량 전극(SG2)과 중첩하는 부분은 원래 반도체 물질의 성질을 유지하는 채널 층(SA, DA)으로 정의된다. 보조 용량(STG) 부분에서는, 제1 보조 용량 전극(SG1) 아래에 산화 게이트 절연막(GIO)을 사이에 두고 반도체 층이 중첩하여 있다. 하지만, 이 반도체 층에는 불순물이 도포되지 않으므로 전극으로 활용되지는 않는다. (도 7d)Thereafter, impurities are implanted into the semiconductor layer SEM using the gate electrodes SG and DG and the second storage capacitor electrode SG2 as a mask. As a result, impurities are implanted in the semiconductor layer SEM exposed to both sides of the gate electrodes SG and DG to be conductive, thereby being defined as a source region and a drain region. Meanwhile, the portion overlapping the gate electrodes SG and DG and the second storage capacitor electrode SG2 is defined as channel layers SA and DA that maintain the properties of the semiconductor material. In the storage capacitor STG portion, the semiconductor layer overlaps with the oxide gate insulating film GIO under the first storage capacitor electrode SG1. However, since impurities are not applied to this semiconductor layer, they are not utilized as electrodes. (FIG. 7D)

게이트 전극들(SG, DG) 및 제2 보조 용량 전극(SG2)이 형성된 기판(SUB) 전체 표면 위에 절연물질을 3000Å 내지 6000Å 정도의 두께로 도포하여 중간 절연막(IN)을 형성한다. 중간 절연막(IN)은 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)을 포함할 수 있는데, 더 큰 보조 용량을 확보하기 위해서는 질화 실리콘(SiNx)으로 형성하는 것이 바람직하다. 제3 마스크 공정으로, 중간 절연막(IN), 질화 게이트 절연막(GIN) 및 산화 게이트 절연막(GIO)을 패턴하여, 소스 영역을 노출하는 소스 콘택홀들(SSH, DSH) 및 드레인 영역을 노출하는 드레인 콘택홀들(SDH, DDH)을 형성한다. 이때, 제1 보조 용량 전극(SG1)을 노출하는 콘택홀을 형성할 수도 있다. 본 실시 예에서는, 구동 TFT(DT)의 드레인 콘택홀(DH)은 제1 보조 용량 전극(SG1)의 일측변을 노출하도록 형성하여 콘택홀을 개수를 줄이고, 그 만큼 보조 용량의 면적을 더 확보하였다. 한편, 스위칭 TFT(ST)의 드레인 전극(SD)과 연결하도록, 구동 TFT(DT)의 게이트 전극의 일부를 노출하는 게이트 콘택홀(GH)을 더 형성한다. (도 7e)An intermediate insulating layer IN is formed by coating an insulating material on the entire surface of the substrate SUB on which the gate electrodes SG and DG and the second storage capacitor electrode SG2 are formed to have a thickness of about 3000 kV to about 6000 kPa. The intermediate insulating layer IN may include silicon oxide (SiOx) or silicon nitride (SiNx). In order to secure a larger auxiliary capacitance, the intermediate insulating layer IN may be formed of silicon nitride (SiNx). In the third mask process, the intermediate insulating layer IN, the nitride gate insulating layer GIN, and the oxide gate insulating layer GIO are patterned to expose the source contact holes SSH and DSH and the drain region exposing the source region. Contact holes SDH and DDH are formed. In this case, a contact hole exposing the first storage capacitor electrode SG1 may be formed. In the present exemplary embodiment, the drain contact hole DH of the driving TFT DT is formed to expose one side of the first storage capacitor electrode SG1 to reduce the number of contact holes, thereby further securing the area of the storage capacitor. It was. Meanwhile, a gate contact hole GH exposing a part of the gate electrode of the driving TFT DT is further formed to be connected to the drain electrode SD of the switching TFT ST. (FIG. 7E)

중간 절연막(IN) 위에 소스-드레인 금속 물질을 도포한다. 제4 마스크 공정으로 소스-드레인 금속 물질을 패턴하여 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)을 형성한다. 소스 전극(SS, DS)은 반도체 층의 소스 영역과 접촉하고, 드레인 전극(SD, DD)은 반도체 층의 드레인 영역과 접촉한다. 특히, 구동 TFT(DT)의 드레인 전극(DD)은 제1 보조 용량 전극(SG1)과도 접촉하며, 중간 절연막(IN)을 사이에 두고 제2 보조 용량 전극(SG2)과 중첩하도록 연장되는 것이 바람직하다. 이 부분이 제3 보조 용량 전극(SG3)이 된다. (도 7f)A source-drain metal material is coated on the intermediate insulating layer IN. The source-drain metal material is patterned by the fourth mask process to form the source electrodes SS and DS and the drain electrodes SD and DD. The source electrodes SS and DS are in contact with the source region of the semiconductor layer, and the drain electrodes SD and DD are in contact with the drain region of the semiconductor layer. In particular, the drain electrode DD of the driving TFT DT is also in contact with the first storage capacitor electrode SG1 and extends to overlap the second storage capacitor electrode SG2 with the intermediate insulating layer IN therebetween. Do. This portion becomes the third storage capacitor electrode SG3. (FIG. 7F)

그 결과, 스위칭 TFT(ST), 구동 TFT(DT) 및 보조 용량(STG)이 완성된다. 특히, 보조 용량(STG)은 제1 보조 용량(STG1)과 제2 보조 용량(STG2)이 적층되어 형성된다. 더구나, 제1 보조 용량(STG1)은 유전율이 높은 질화 게이트 절연막(GIN)을 사이에 두고 중첩하는 제1 보조 용량 전극(SG1)과 제2 보조 용량 전극(SG2) 사이에 형성된다. 이 보조 용량의 크기는 종래 기술에 비해 2배 이상 크기 때문에, 그 면적을 절반정도로 줄여도 충분한 보조 용량을 확보할 수 있다.As a result, the switching TFT ST, the driving TFT DT, and the storage capacitor STG are completed. In particular, the storage capacitor STG is formed by stacking the first storage capacitor STG1 and the second storage capacitor STG2. In addition, the first storage capacitor STG1 is formed between the first storage capacitor electrode SG1 and the second storage capacitor electrode SG2 overlapping the nitride gate insulating layer GIN having a high dielectric constant therebetween. Since the subcapacity is twice as large as that of the prior art, a sufficient subcapacity can be secured even if the area is reduced to about half.

또한, 도 7f에서와 같이, 중간 절연막(IN)도 질화 실리콘으로 형성할 경우, 제2 보조 용량(STG2)도 종래 기술에 비해 더 큰 용량을 확보할 수 있다. 따라서, 보조 용량(STG)의 면적을 훨씬 더 작게 설계하더라도, 종래 기술에 의한 보조 용량과 동일하거나 더 큰 용량을 확보할 수 있다.In addition, as shown in FIG. 7F, when the intermediate insulating layer IN is also formed of silicon nitride, the second storage capacitor STG2 may also have a larger capacity than in the prior art. Therefore, even if the area of the auxiliary capacitance STG is designed to be much smaller, it is possible to secure a capacity equal to or larger than that of the conventional technique.

박막 트랜지스터들(ST, DT) 및 보조 용량(STG)을 덮는 보호층(PAS)을 기판(SUB) 전체 표면에 도포한다. 보호층(PAS) 위에 칼라 필터를 도포하고, 마스크 공정으로 패턴하여 칼라 필터(CF)를 형성한다. 칼라 필터(CF)가, 화소 별로 적색, 녹색 및 청색 중 어느 하나가 배치되는 경우, 3회의 서브 마스크 공정이 필요하므로, 제5, 제6 및 제7 마스크 공정을 수행할 수 있다. (도 7g)The protective layer PAS covering the thin film transistors ST and DT and the storage capacitor STG is applied to the entire surface of the substrate SUB. The color filter is applied on the protective layer PAS, and patterned by a mask process to form the color filter CF. When any one of red, green, and blue is disposed for each pixel, the color filter CF requires three sub mask processes, and thus the fifth, sixth, and seventh mask processes may be performed. (Fig. 7g)

칼라 필터(CF)가 형성된 기판(SUB) 전체 표면 위에 오버 코트 층(OC)을 도포한다. 제8 마스크 공정으로 오버 코트 층(OC) 및 보호층(PAS)을 패턴하여 구동 TFT(DT)의 드레인 전극(DD)의 일부를 노출하는 화소 콘택홀(PH)을 형성한다. (도 7h)The overcoat layer OC is coated on the entire surface of the substrate SUB on which the color filter CF is formed. The overcoat layer OC and the protective layer PAS are patterned by the eighth mask process to form the pixel contact hole PH exposing a part of the drain electrode DD of the driving TFT DT. (FIG. 7H)

화소 콘택홀(PH)이 형성된 기판(SUB) 전체 표면 위에 인듐-주석 산화물(Indium Tin Oxide: ITO) 혹은 인듐-아연 산화물(Indium Zinc Oxide: IZO)와 같은 투명 도전 물질을 도포한다. 제9 마스크 공정으로 투명 도전 물질을 패턴하여, 애노드 전극(ANO)을 형성한다. (도 7i)A transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is coated on the entire surface of the substrate SUB on which the pixel contact hole PH is formed. An anode electrode ANO is formed by patterning a transparent conductive material in a ninth mask process. (FIG. 7i)

애노드 전극(ANO) 전극이 형성된 기판(SUB) 전체 표면 위에 유기물질을 도포한다. 제10 마스크 공정으로 유기 물질을 패턴하여, 애노드 전극(ANO)의 대부분 영역이며 발광 영역을 정의하는 뱅크(BN)를 형성한다. (도 7j)The organic material is coated on the entire surface of the substrate SUB on which the anode electrode ANO electrode is formed. The organic material is patterned by the tenth mask process to form the bank BN, which is the most region of the anode ANO and defines the emission region. (FIG. 7J)

뱅크(BN)가 형성된 기판(SUB) 전체 표면에 걸쳐 백색 유기발광 층(OLE) 및 캐소드 전극(CAT)을 연속으로 도포한다. 이로써, 구동 TFT(DT)에 연결된 애노드 전극(ANO), 유기발광 층(OLE) 그리고 캐소드 전극(CAT)이 접합된 유기발광 다이오드(OLED)가 완성된다. (도 7k)The white organic light emitting layer OLE and the cathode electrode CAT are successively coated over the entire surface of the substrate SUB on which the bank BN is formed. As a result, the organic light emitting diode OLED to which the anode electrode ANO, the organic light emitting layer OLE, and the cathode electrode CAT connected to the driving TFT DT are bonded is completed. (FIG. 7K)

본 발명에 의하면, 게이트 전극(SG, DG)과 채널 층(SA, DA) 사이에는 산화 실리콘으로 형성한 산화 게이트 절연막(GIO)과 질화 실리콘으로 형성한 질화 게이트 절연막(GIN)이 적층된 게이트 절연막이 존재한다. 반면에, 제1 보조 용량 전극(SG1)과 제2 보조 용량 전극(SG2) 사이에는 질화 실리콘으로 형성한 질화 게이트 절연막(GIN)만이 존재한다. 이와 같이 절연 특성에 따라 서로 다른 구성을 갖는 절연막을 구비함으로써, 작은 면적을 가지면서 더 큰 용량을 갖는 보조 용량을 형성할 수 있다.According to the present invention, a gate insulating film in which an oxide gate insulating film GIO formed of silicon oxide and a nitride gate insulating film GIN formed of silicon nitride are stacked between the gate electrodes SG and DG and the channel layers SA and DA. This exists. On the other hand, only the nitride gate insulating layer GIN formed of silicon nitride exists between the first storage capacitor electrode SG1 and the second storage capacitor electrode SG2. Thus, by providing insulating films having different configurations according to the insulating characteristics, it is possible to form a storage capacitor having a smaller area and a larger capacity.

더구나, 이와 같이 복잡한 구조를 가지면서도, 제조 공정은 종래 기술에 의한 제조 공정에서 사용하는 마스크 공정 수와 동일하거나 더 적은 공정으로 단순화할 수 있다. 따라서, 본 발명에 의하면, 고 용량 보조 용량과 고 개구율을 구현함으로써, 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법을 제공할 수 있다.
Moreover, while having such a complicated structure, the manufacturing process can be simplified to a process equal to or less than the number of mask processes used in the manufacturing process according to the prior art. Accordingly, according to the present invention, an ultra-high resolution organic light emitting diode display and a method of manufacturing the same can be provided by implementing a high capacitance auxiliary capacitance and a high aperture ratio.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the present invention should not be limited to the details described in the detailed description but should be defined by the claims.

DL: 데이터 배선 SL: 스캔 배선
VDD: 구동 전류 배선 ST: 스위칭 TFT
DT: 구동 TFT OLED: 유기발광 다이오드
CAT: 캐소드 전극(층) ANO: 애노드 전극(층)
BN: 뱅크 패턴 CF: 칼라 필터
OLE: (백색) 유기층 SUB: 기판
PAS: 보호막 OC: 오버코트 층
SG, DG: 게이트 전극 SEM: 반도체 층
SS, DS: 소스 전극 SD, DD: 드레인 전극
PH: 화소 콘택홀 STG: 보조 용량
STG1: 제1 보조 용량 STG2: 제2 보조 용량
SG1: 제1 보조 용량 전극 SG2: 제2 보조 용량 전극
SG3: 제3 보조 용량 전극 DL: data wiring SL: scan wiring
VDD: drive current wiring ST: switching TFT
DT: driving TFT OLED: organic light emitting diode
CAT: cathode electrode (layer) ANO: anode electrode (layer)
BN: Bank Pattern CF: Color Filter
OLE: (white) organic layer SUB: substrate
PAS: Shield OC: Overcoat Layer
SG, DG: Gate electrode SEM: Semiconductor layer
SS, DS: source electrode SD, DD: drain electrode
PH: pixel contact hole STG: auxiliary capacitance
STG1: first subcapacity STG2: second subcapacity
SG1: first storage capacitor electrode SG2: second storage capacitor electrode
SG3: third storage capacitor electrode

Claims (14)

스위칭 박막 트랜지스터 영역, 상기 스위칭 박막 트랜지스터 영역에 이격되어 배치되는 구동 박막 트랜지스터 영역 및 상기 구동 박막트랜지스터 영역에 연접하게 배치되는 보조 용량 영역을 포함하는 기판;
상기 기판의 상기 스위칭 박막 트랜지스터 영역에 배치된 스위칭 채널 층, 상기 스위칭 채널 층에 이격되어 상기 구동 박막 트랜지스터 영역에 배치된 구동 채널 층 및, 상기 보조 용량 영역에 배치되며 상기 구동 채널 층에 연접하게 배치되는 반도체 층;
상기 스위칭 채널 층, 구동 채널 층 및 상기 구동 채널 층에 연접하게 배치된 상기 반도체 층 위에 적층된 제1 게이트 절연막;
상기 제1 게이트 절연막 위에 직접 적층되며, 상기 반도체 층에 오버랩되는 영역 상에 배치되는 제1 보조 용량 전극;
상기 스위칭 박막 트랜지스터 영역, 구동 박막 트랜지스터 영역 상에 배치된 상기 제1 게이트 절연막 및 상기 보조 용량 영역에 배치된 상기 제1 보조 용량 전극을 덮는 제2 게이트 절연막;
상기 제2 게이트 절연막 상에 배치되며, 상기 스위칭 박막 트랜지스터 영역 상에 상기 스위칭 채널 층과 중첩하는 스위칭 게이트 전극, 상기 구동 박막 트랜지스터 영역 상에 상기 구동 채널 층과 중첩하는 구동 게이트 전극 및, 상기 보조 용량 영역 상에 형성된 상기 반도체 층과 중첩하게 배치되는 제2 보조 용량 전극;
상기 스위칭 게이트 전극, 구동 게이트 전극 및 상기 제2 보조 용량 전극을 덮는 중간 절연막; 및
상기 중간 절연막 상에서 상기 구동 채널 층과 연결되는 구동 소스-드레인 전극에서 연장배치되며, 상기 제2 보조 용량 전극과 중첩하게 배치되는 제3 보조 용량 전극을 포함하되,
상기 구동 게이트 전극는, 상기 중간 절연막 상에서 상기 스위칭 채널 층과 연결되는 스위칭 소스-드레인 전극에 접촉배치되는 것을 특징으로 하는 유기발광 다이오드 표시장치.
A substrate including a switching thin film transistor region, a driving thin film transistor region spaced apart from the switching thin film transistor region, and a storage capacitor region disposed in contiguous manner with the driving thin film transistor region;
A switching channel layer disposed in the switching thin film transistor region of the substrate; A semiconductor layer;
A first gate insulating layer stacked on the switching channel layer, the driving channel layer, and the semiconductor layer disposed in contact with the driving channel layer;
A first storage capacitor electrode stacked directly on the first gate insulating layer and disposed on an area overlapping the semiconductor layer;
A second gate insulating layer covering the switching thin film transistor region, the first gate insulating layer disposed on the driving thin film transistor region, and the first storage capacitor electrode disposed in the storage capacitor region;
A switching gate electrode disposed on the second gate insulating layer and overlapping the switching channel layer on the switching thin film transistor region, a driving gate electrode overlapping the driving channel layer on the driving thin film transistor region, and the auxiliary capacitance A second storage capacitor electrode overlapping the semiconductor layer formed on the region;
An intermediate insulating layer covering the switching gate electrode, the driving gate electrode, and the second storage capacitor electrode; And
A third storage capacitor electrode extending from the driving source-drain electrode connected to the driving channel layer on the intermediate insulating layer, and overlapping the second storage capacitor electrode;
And the driving gate electrode is in contact with a switching source-drain electrode connected to the switching channel layer on the intermediate insulating layer.
제 1 항에 있어서,
상기 제1 게이트 절연막은, 산화 실리콘(SiOx)으로 이루어진 500Å 내지 1500Å의 두께를 갖는 박막인 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method of claim 1,
The first gate insulating layer is a thin film having a thickness of 500 to 1500 이루어진 made of silicon oxide (SiOx).
제 1 항에 있어서,
상기 제2 게이트 절연막은, 질화 실리콘(SiNx)으로 이루어진 1000Å의 두께를 갖는 박막인 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method of claim 1,
And the second gate insulating film is a thin film having a thickness of 1000 GPa made of silicon nitride (SiNx).
제 1 항에 있어서,
상기 중간 절연막은, 질화 실리콘(SiNx)으로 이루어진 3000Å 내지 6000Å의의 두께를 갖는 박막인 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method of claim 1,
The intermediate insulating film is an organic light emitting diode display device, characterized in that the thin film having a thickness of 3000 ~ 6000 이루어진 made of silicon nitride (SiNx).
제 1 항에 있어서,
상기 구동 소스-드레인 전극, 스위칭 소스-드레인 전극 및 상기 제3 보조 용량 전극을 덮는 보호층;
상기 보호층 위에서 상기 구동 드레인 전극과 연결되는 애노드 전극;
상기 애노드 전극에서 발광 영역을 정의하는 뱅크;
상기 뱅크 위에서 상기 애노드 전극과 접촉하는 유기발광 층; 그리고
상기 유기발광 층과 접촉하는 캐소드 전극을 포함하고,
상기 보호층 상에는 상기 발광 영역을 포함하는 화소 영역에 대응하는 영역에 배치되는 칼라 필터를 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method of claim 1,
A protective layer covering the driving source-drain electrode, the switching source-drain electrode, and the third storage capacitor electrode;
An anode electrode connected to the driving drain electrode on the protective layer;
A bank defining a light emitting region at the anode;
An organic light emitting layer in contact with said anode electrode over said bank; And
A cathode electrode in contact with the organic light emitting layer,
And a color filter on the passivation layer, the color filter being disposed in an area corresponding to the pixel area including the emission area.
기판 위에 반도체 물질, 제1 절연물질 및 금속 물질을 연속으로 도포하고 패턴하여 반도체 층을 포함하는 스위칭 박막 트랜지스터 영역, 상기 스위칭 박막 트랜지스터 영역에 이격되어 배치되는 구동 박막 트랜지스터 영역과, 제1 보조 용량 전극을 포함하며 상기 구동 박막트랜지스터 영역에 연접하게 배치되는 보조 용량 영역을 정의하는 단계;
상기 스위칭 박막 트랜지스터 영역, 구동 박막 트랜지스터 영역과 상기 보조 용량 영역 전체를 덮는 제2 절연물질 및 게이트 물질을 연속으로 도포하고 패턴하여, 스위칭 게이트 전극, 구동 게이트 전극 및 제2 보조 용량 전극을 형성하는 단계;
상기 스위칭 게이트 전극, 구동 게이트 전극 및 상기 제2 보조 용량 전극을 마스크로 상기 반도체 층에 불순물을 주입하여, 스위칭 채널 층 및 구동 채널층의 소스-드레인 영역을 정의하고, 상기 구동 채널 층에 연접하게 형성된 반도체 층을 정의하는 단계;
상기 스위칭 게이트 전극, 구동 게이트 전극 및 상기 제2 보조 용량 전극 위에 중간 절연막을 도포하고 패턴하여, 상기 스위칭 채널 층의 소스-드레인 영역, 상기 구동 채널층의 소스-드레인 영역 및 상기 제1 보조 용량 전극의 일부를 노출하는 단계; 및
상기 중간 절연막 위에 소스-드레인 물질을 도포하고 패턴하여, 상기 구동 채널 층과 연결되는 구동 소스-드레인 전극 및, 상기 구동 소스-드레인 전극에서 연장 형성되며 상기 제2 보조 용량 전극과 중첩하게 배치되는 제3 보조 용량 전극을 형성하는 단계를 포함하고,
상기 제3 보조 용량 전극을 형성하는 단계는,
상기 중간 절연막 상에 형성되며, 상기 스위칭 채널 층과 상기 구동 게이트 전극을 접촉연결시키는 스위칭 소스-드레인 전극을 형성하는 단계인 것을 특징으로 하는 유기발광 다이오드 표시장치 제조 방법.
A switching thin film transistor region including a semiconductor layer by successively coating and patterning a semiconductor material, a first insulating material, and a metal material on a substrate, a driving thin film transistor region spaced apart from the switching thin film transistor region, and a first storage capacitor electrode; Defining a storage capacitor region including a storage capacitor region adjacent to the driving thin film transistor region;
Continuously applying and patterning the switching thin film transistor region, the driving thin film transistor region, and the second insulating material and the gate material covering the entire storage capacitor region to form a switching gate electrode, a driving gate electrode, and a second storage capacitor electrode. ;
Impurities are implanted into the semiconductor layer using the switching gate electrode, the driving gate electrode, and the second storage capacitor electrode as a mask to define source-drain regions of the switching channel layer and the driving channel layer, and to be connected to the driving channel layer. Defining a formed semiconductor layer;
The intermediate insulating layer is coated and patterned on the switching gate electrode, the driving gate electrode, and the second storage capacitor electrode to form a source-drain region of the switching channel layer, a source-drain region of the driving channel layer, and the first storage capacitor electrode. Exposing a portion of the; And
A source-drain material coated on the intermediate insulating layer and patterned to form a driving source-drain electrode connected to the driving channel layer and extending from the driving source-drain electrode and overlapping the second storage capacitor electrode; 3 forming a storage capacitor electrode,
Forming the third storage capacitor electrode,
And forming a switching source-drain electrode formed on the intermediate insulating layer and contacting the switching channel layer to the driving gate electrode.
제 6 항에 있어서,
상기 제1 절연물질은, 산화 실리콘(SiOx)을 500Å 내지 1500Å의 두께로 도포하고,
상기 제2 절연물질은, 질화 실리콘(SiNx)을 1000Å의 두께로 도포하는 것을 특징으로 하는 유기발광 다이오드 표시장치 제조 방법.
The method of claim 6,
The first insulating material is coated with silicon oxide (SiOx) to a thickness of 500 kPa to 1500 kPa,
And the second insulating material is coated with silicon nitride (SiNx) at a thickness of 1000 kW.
제 6 항에 있어서,
상기 중간 절연막은, 질화 실리콘(SiNx)을 3000Å 내지 6000Å의 두께로 도포하는 것을 특징으로 하는 유기발광 다이오드 표시장치 제조 방법.
The method of claim 6,
And the intermediate insulating film is coated with silicon nitride (SiNx) in a thickness of 3000 kPa to 6000 kPa.
제 6 항에 있어서,
상기 구동 소스-드레인 전극, 스위칭 소스-드레인 전극 및 상기 제3 보조 용량 전극 위에 보호층을 형성하는 단계;
상기 보호층 위에 상기 구동 드레인 전극과 접촉하는 애노드 전극을 형성하는 단계;
상기 애노드 전극에서 발광 영역을 정의하는 뱅크를 형성하는 단계; 그리고
상기 뱅크 위에서 상기 애노드 전극과 접촉하는 유기발광 층 및 상기 유기발광 층과 접촉하는 캐소드 전극을 도포하는 단계를 포함하고,
상기 보호층 위에 상기 구동 드레인 전극과 접촉하는 애노드 전극을 형성하는 단계 전에,
상기 보호층 상에 상기 발광 영역을 포함하는 화소 영역에 대응하는 영역에 칼라 필터를 형성하는 단계를 더 포함하는 것을 유기발광 다이오드 표시장치 제조 방법.
The method of claim 6,
Forming a protective layer on the driving source-drain electrode, the switching source-drain electrode, and the third storage capacitor electrode;
Forming an anode electrode on the protective layer in contact with the driving drain electrode;
Forming a bank defining a light emitting region at the anode; And
Applying an organic light emitting layer in contact with said anode electrode and a cathode electrode in contact with said organic light emitting layer on said bank,
Before forming the anode electrode in contact with the driving drain electrode on the protective layer,
And forming a color filter in a region corresponding to the pixel region including the emission region on the passivation layer.
제 6 항에 있어서,
상기 스위칭 박막 트랜지스터 영역 및 구동 박막 트랜지스터 영역 각각에 형성된 상기 스위칭 게이트 전극과 상기 스위칭 채널 층 사이 및, 상기 구동 게이트 전극과 상기 구동 채널 층 사이 각각에는 상기 제1 절연물질과 상기 제2 절연물질이 적층되어 개재되고,
상기 구동 박막 트랜지스터 영역에 연접하게 배치되는 상기 보조 용량 영역에 형성된 상기 제1 보조 용량 전극과 상기 제2 보조 용량 전극 사이에는 상기 제2 절연물질만 적층되어 개재되는 것을 특징으로 하는 유기발광 다이오드 표시장치 제조 방법.
The method of claim 6,
The first insulating material and the second insulating material are stacked between the switching gate electrode and the switching channel layer formed in each of the switching thin film transistor region and the driving thin film transistor region, and between the driving gate electrode and the driving channel layer. Intervened,
An organic light emitting diode display device in which only the second insulating material is interposed between the first storage capacitor electrode and the second storage capacitor electrode formed in the storage capacitor region disposed to be in contact with the driving thin film transistor region. Manufacturing method.
제 6항에 있어서,
상기 구동 채널 층과 반도체층이 일체형으로 형성되는 것을 특징으로 하는 유기발광 다이오드 표시장치 제조 방법.
The method of claim 6,
And the driving channel layer and the semiconductor layer are integrally formed.
제 6항에 있어서,
상기 제3 보조 용량 전극은 상기 제1 보조 용량 전극의 일부에 접촉배치되는 것을 특징으로 하는 유기발광 다이오드 표시장치 제조 방법.
The method of claim 6,
The third storage capacitor electrode is in contact with a portion of the first storage capacitor electrode manufacturing method of the organic light emitting diode display.
제 1항에 있어서,
상기 구동 채널 층과 반도체층이 일체형으로 형성되는 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method of claim 1,
And the driving channel layer and the semiconductor layer are integrally formed.
제 1항에 있어서,
상기 제3 보조 용량 전극은 상기 제1 보조 용량 전극의 일부에 접촉배치되는 것을 특징으로 하는 유기발광 다이오드 표시장치. The method of claim 1,
And the third storage capacitor electrode is in contact with a portion of the first storage capacitor electrode.
KR1020130109274A 2013-09-11 2013-09-11 Ultra High Density Organic Light Emitting Diode Display KR102056275B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130109274A KR102056275B1 (en) 2013-09-11 2013-09-11 Ultra High Density Organic Light Emitting Diode Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130109274A KR102056275B1 (en) 2013-09-11 2013-09-11 Ultra High Density Organic Light Emitting Diode Display

Publications (2)

Publication Number Publication Date
KR20150030063A KR20150030063A (en) 2015-03-19
KR102056275B1 true KR102056275B1 (en) 2020-01-22

Family

ID=53024259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130109274A KR102056275B1 (en) 2013-09-11 2013-09-11 Ultra High Density Organic Light Emitting Diode Display

Country Status (1)

Country Link
KR (1) KR102056275B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098235A (en) * 2019-05-08 2019-08-06 深圳市华星光电半导体显示技术有限公司 Display panel and preparation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102408898B1 (en) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 Thin Film Transistor Substrate And Display Using The Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162772B1 (en) * 2005-04-06 2012-07-04 삼성모바일디스플레이주식회사 Light Emission Display and Manufacturing Method Thereof
KR101747341B1 (en) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 Array substrate for organic electro luminescent device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098235A (en) * 2019-05-08 2019-08-06 深圳市华星光电半导体显示技术有限公司 Display panel and preparation method thereof
CN110098235B (en) * 2019-05-08 2021-09-24 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
US11315996B2 (en) 2019-05-08 2022-04-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method of thereof

Also Published As

Publication number Publication date
KR20150030063A (en) 2015-03-19

Similar Documents

Publication Publication Date Title
KR102166341B1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102045036B1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102315094B1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
US11171195B2 (en) Display device including a power supply line that overlaps a driving circuit
JP6771015B2 (en) Upper light emitting type organic light emitting diode display device
KR102193886B1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102130139B1 (en) Organic Light Emitting Diode Display Having Thin Film Transistor Substrate Using Oxide Semiconductor And Method For Manufacturing The Same
KR102578834B1 (en) Organic Light Emitting Display Device
KR102062912B1 (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR20110056994A (en) Organic light emitting diodde desplay device
KR102058239B1 (en) Large Area Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR102053440B1 (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102247825B1 (en) Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
KR102076620B1 (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR102056275B1 (en) Ultra High Density Organic Light Emitting Diode Display
KR102211066B1 (en) Thin film Transistor Substrate For Flat Panel Display And Method For Manufacturing The Same
KR102269099B1 (en) Thin film Transistor Substrate For Flat Panel Display And Method For Manufacturing The Same
KR102045560B1 (en) Large Area Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR20160053376A (en) Thin Film Transistor Substrate For Flat Panel Display
KR102024784B1 (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR102268516B1 (en) Thin Film Transistor Substrate For Ultra High Density Flat Panel Display And Method For Manufacturing The Same
US20240215357A1 (en) Display device
KR102135916B1 (en) Thin Film Transistor Substrate For Ultra High Density Flat Panel Display
KR20150063844A (en) Fabricating Method Of Organic Light Emitting Diode Display

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant