KR102053077B1 - Epitaxial wafer and method for fabricating the same - Google Patents

Epitaxial wafer and method for fabricating the same Download PDF

Info

Publication number
KR102053077B1
KR102053077B1 KR1020120137985A KR20120137985A KR102053077B1 KR 102053077 B1 KR102053077 B1 KR 102053077B1 KR 1020120137985 A KR1020120137985 A KR 1020120137985A KR 20120137985 A KR20120137985 A KR 20120137985A KR 102053077 B1 KR102053077 B1 KR 102053077B1
Authority
KR
South Korea
Prior art keywords
growth
amount
source
doping
epitaxial wafer
Prior art date
Application number
KR1020120137985A
Other languages
Korean (ko)
Other versions
KR20140070013A (en
Inventor
강석민
황민영
김지혜
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120137985A priority Critical patent/KR102053077B1/en
Priority to PCT/KR2013/010645 priority patent/WO2014084549A1/en
Priority to CN201380070392.2A priority patent/CN104919571B/en
Priority to US14/648,704 priority patent/US9793355B2/en
Publication of KR20140070013A publication Critical patent/KR20140070013A/en
Application granted granted Critical
Publication of KR102053077B1 publication Critical patent/KR102053077B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명의 한 실시예에 따른 에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성된 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.An epitaxial wafer according to an embodiment of the present invention includes a substrate and an epitaxial structure including a buffer layer formed on the substrate and an active layer formed on the buffer layer, wherein the surface defect density of the active layer is 0.1 / cm 2. It is as follows.

Description

에피택셜 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}Epitaxial wafer and its manufacturing method {EPITAXIAL WAFER AND METHOD FOR FABRICATING THE SAME}

본 발명은 에피택셜 웨이퍼에 관한 것으로, 보다 상세하게는 표면 결함 밀도(Surface Defect Density)가 감소된 에피택셜 웨이퍼 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to epitaxial wafers, and more particularly, to epitaxial wafers having a reduced surface defect density and a method of manufacturing the same.

에피택셜 성장은 통상적으로 화학 기상 증착 프로세스를 포함하며, 단결정 실리콘 웨이퍼와 같은 기판은 기상/액상/고상의 실리콘 복합물이 웨이퍼 표면에 걸쳐 전달되어 열분해 또는 분해에 영향을 미치는 동안 가열된다. 단결정 실리콘 웨이퍼가 기판으로 사용될 때, 실리콘은 단결정 구조의 성장을 지속시키는 방식으로 적층된다. 그 결과, 기판 표면 상에 존재하는 결점은 결과적으로 에피택셜 웨이퍼의 품질에 직접적으로 영향을 미칠 수 있다.Epitaxial growth typically involves a chemical vapor deposition process, and substrates such as single crystal silicon wafers are heated while gaseous / liquid / solid silicon composites are transferred across the wafer surface to affect pyrolysis or decomposition. When a single crystal silicon wafer is used as the substrate, the silicon is deposited in a manner that sustains the growth of the single crystal structure. As a result, defects present on the substrate surface may result directly in the quality of the epitaxial wafer.

표면 결함을 줄이기 위하여, 기판 상에 버퍼층(buffer layer)을 형성하고, 버퍼층 위에 활성층(active layer)을 형성하는 방법이 제안되고 있다(한국공개특허 제2004-7019420호). 그러나, 기판과 활성층 사이에 버퍼층을 형성하더라도 표면 결함 문제를 완전히 해소할 수는 없다. 따라서, 표면 결함이 거의 없는 고품질의 에피택셜 웨이퍼가 요구되는 현실을 만족시키기 위한 제조 방법이 필요하다.In order to reduce surface defects, a method of forming a buffer layer on a substrate and forming an active layer on the buffer layer has been proposed (Korean Patent Publication No. 2004-7019420). However, forming a buffer layer between the substrate and the active layer does not completely solve the surface defect problem. Therefore, there is a need for a manufacturing method to satisfy the reality of requiring a high quality epitaxial wafer with little surface defects.

본 발명이 해결하고자 하는 기술적 과제는 에피택셜 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼 및 그 제조 방법을 제공하는 것이다.The technical problem to be solved by the present invention is to provide a high-quality epitaxial wafer and a method of manufacturing the same, the surface defect density of the epitaxial wafer is reduced, the characteristics and yield are improved.

본 발명의 한 실시예에 따른 에피택셜 웨이퍼는 기판, 상기 기판 상에 형성된 버퍼층 및 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 활성층의 표면 결함 밀도는 0.1개/cm2이하이다.An epitaxial wafer according to an embodiment of the present invention includes an epitaxial structure including a substrate, a buffer layer formed on the substrate, and an active layer formed on the buffer layer, wherein the surface defect density of the active layer is 0.1 / cm 2 or less. to be.

상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되고, 상기 버퍼층의 도핑 농도는 상기 활성층의 도핑 농도보다 높을 수 있다.The epitaxial structure may be doped with n-type or p-type, and the doping concentration of the buffer layer may be higher than the doping concentration of the active layer.

상기 기판은 실리콘 카바이드 기판이고, 상기 버퍼층과 상기 활성층은 n형 전도성 실리콘 카바이드계로 형성될 수 있다.The substrate may be a silicon carbide substrate, and the buffer layer and the active layer may be formed of an n-type conductive silicon carbide system.

상기 에피택셜 구조체는 상기 버퍼층과 상기 활성층 사이에 형성된 중간층을 더 포함하고, 상기 중간층이 상기 버퍼층과 접하는 경계면의 도핑 농도와 상기 중간층이 상기 활성층과 접하는 경계면의 도핑 농도는 상이할 수 있다.The epitaxial structure may further include an intermediate layer formed between the buffer layer and the active layer, and the doping concentration of the interface where the intermediate layer contacts the buffer layer may be different from the doping concentration of the interface where the intermediate layer contacts the active layer.

상기 중간층의 도핑 농도는 상기 버퍼층과 접하는 경계면에서 상기 활성층과 접하는 경계면으로 갈수록 감소할 수 있다.The doping concentration of the intermediate layer may decrease from the interface in contact with the buffer layer to the interface in contact with the active layer.

본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 제조 방법은 챔버 내에 마련된 기판 상에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 제1 성장 온도에서 제1 성장 속도로 제1 두께만큼 버퍼층을 성장시키는 제1 성장 공정, 상기 반응 가스를 주입하며, 상기 제1 성장 공정에 연이어 수행되는 제2 성장 공정, 그리고 상기 반응 가스를 주입하며, 상기 제2 성장 공정에 연이어 수행되고, 제2 성장 온도에서 제2 성장 속도로 목표 두께까지 활성층을 성장시키는 제3 성장 공정을 포함하고, 상기 제1 성장 온도는 상기 제2 성장 온도보다 높고, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며, 상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 상기 제1 성장 속도를 만족시키는 성장 소스의 양으로부터 상기 제2 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정된다.According to one or more exemplary embodiments, a method of manufacturing an epitaxial wafer includes injecting a reaction gas including a growth source for epitaxial growth, a doping source for doping, and a dilution gas onto a substrate provided in a chamber, and a first growth temperature. A first growth process of growing a buffer layer by a first thickness at a first growth rate, injecting the reaction gas, injecting a second growth process performed subsequent to the first growth process, and injecting the reaction gas; A second growth process performed subsequent to the second growth process and growing the active layer to a target thickness at a second growth rate at a second growth temperature, wherein the first growth temperature is higher than the second growth temperature and the first growth temperature is increased. The growth rate is slower than the second growth rate, and the amount of growth source in the reaction gas injected during the second growth process satisfies the first growth rate. Field is set to increase from the amount of the source to the amount of the growth source satisfying the second growth rate.

상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 선형적 또는 단계적으로 증가하도록 설정될 수 있다.The amount of growth source in the reactant gas injected during the second growth process may be set to increase linearly or stepwise.

상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 상기 버퍼층에서의 도핑 농도를 만족시키는 도핑 소스의 양으로부터 상기 활성층에서의 도핑 농도를 만족시키는 도핑 소스의 양까지 증가하도록 설정될 수 있다.The amount of doping source in the reactant gas injected during the second growth process may be set to increase from the amount of doping source that satisfies the doping concentration in the buffer layer to the amount of doping source that satisfies the doping concentration in the active layer.

상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 0.1ml/min 내지 0.5ml/min으로부터 1.5ml/min 내지 2.5ml/min까지 선형적 또는 단계적으로 증가하도록 설정될 수 있다.The amount of doping source in the reaction gas injected during the second growth process can be set to increase linearly or stepwise from 0.1 ml / min to 0.5 ml / min to 1.5 ml / min to 2.5 ml / min.

상기 제1 성장 속도는 1㎛ 내지 3㎛이고, 상기 제2 성장 속도는 20㎛ 이상이며, 상기 제2 성장 온도는 1500℃ 내지 1700℃이고, 상기 제1 성장 온도는 상기 제2 성장 온도에 비하여 10℃ 내지 300℃ 높게 설정될 수 있다.The first growth rate is 1㎛ to 3㎛, the second growth rate is 20㎛ or more, the second growth temperature is 1500 ℃ to 1700 ℃, the first growth temperature compared to the second growth temperature It may be set to 10 ℃ to 300 ℃ high.

상기 제2 성장 공정 동안 상기 제1 성장 온도로부터 상기 제2 성장 온도까지 감소될 수 있다.During the second growth process, the temperature may be reduced from the first growth temperature to the second growth temperature.

상기 제1 성장 공정에서의 C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 1/3000이하이며, 상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/40 내지 1/1.5 min/ml를 만족하도록 주입될 수 있다.The C / Si ratio in the first growth process is 0.7 to 0.8, Si / H 2 The ratio is 1/3000 or less, and the growth source, the doping source and the dilution gas are (amount of reactant gas injected into the chamber (ml / min)) / {(amount of doping source (ml / min)) * ( The resulting value according to the amount of doping source (ml / min + amount of diluent gas (ml / min))} may be injected so as to satisfy 1/40 to 1 / 1.5 min / ml.

상기 제1 두께는 0.5㎛ 내지 1㎛일 수 있다.The first thickness may be 0.5 μm to 1 μm.

본 발명의 실시예에 의하면, 에피택셜 웨이퍼의 표면 결함 밀도가 감소되어, 특성 및 수율이 향상된 고품질의 에피택셜 웨이퍼를 제조할 수 있다. 특히, 표면 결함 밀도가 0.1개/cm2이하인 에피택셜 웨이퍼를 제조할 수 있다.According to the embodiment of the present invention, the surface defect density of the epitaxial wafer is reduced, so that a high quality epitaxial wafer having improved properties and yield can be manufactured. In particular, epitaxial wafers having a surface defect density of 0.1 pieces / cm 2 or less can be produced.

도 1은 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 단면도이다.
도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 공정을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다.
도 4는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.1 is a cross-sectional view of an epitaxial wafer in accordance with one embodiment of the present invention.
2 is a view for explaining an epitaxial wafer manufacturing process according to an embodiment of the present invention.
3 is a flowchart illustrating an epitaxial wafer manufacturing method according to an exemplary embodiment of the present invention.
4 is an exemplary view showing growth conditions in an epitaxial wafer manufacturing method according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. As the present invention allows for various changes and numerous embodiments, particular embodiments will be illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including ordinal numbers, such as second and first, may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에 " 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a portion of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be given the same reference numerals regardless of the reference numerals, and redundant description thereof will be omitted.

본 발명의 실시예에 따르면, 제조된 에피택셜 웨이퍼의 표면 결함 밀도(surface defect density)를 줄일 수 있는 방법을 제공한다. 이러한 에피택셜 웨이퍼의 표면 결함 밀도는 초기에 투입되는 반응 가스의 양(flux), 성장 온도, 압력, 전체 가스의 양, C/Si 비율(ratio), Si/H2 비율 등의 변수들에 의해서 달라질 수 있다. According to an embodiment of the present invention, a method of reducing surface defect density of a manufactured epitaxial wafer is provided. The surface defect density of such an epitaxial wafer is determined by variables such as the amount of reactant gas flux, growth temperature, pressure, total gas amount, C / Si ratio, and Si / H 2 ratio. Can vary.

본 발명의 실시예에서는 이러한 표면 결함 밀도를 0.1/cm2 이하(즉, 1 cm2 당 0.1개 이하의 결함)로 줄이기 위한 방법을 제공하며, 이를 위해 성장 온도, 성장 속도(즉, 투입되는 반응 가스의 양), 버퍼층의 두께, C/Si 비율을 제어하는 방법을 이용한다. 이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.Embodiments of the present invention provide a method for reducing such surface defect density to 0.1 / cm 2 or less (i.e. 0.1 defects per cm 2 or less), and for this purpose, growth temperature, growth rate (i.e., reaction introduced). The amount of gas), the thickness of the buffer layer, and the C / Si ratio. This will be clearly understood from the following detailed description of the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 에피택셜 웨이퍼의 단면도이다.1 is a cross-sectional view of an epitaxial wafer in accordance with one embodiment of the present invention.

도 1을 참조하면, 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer, 120), 버퍼층(120) 상에 형성된 중간층(130) 및 중간층(130) 상에 형성된 활성층(active layer, 140)을 포함한다. 버퍼층(120), 중간층(130) 및 활성층(140)은 모두 에피택셜 성장에 의하여 형성되는 것으로, 이를 통칭하여 에피택셜 구조체라고 할 수 있다.Referring to FIG. 1, the epitaxial wafer 100 is formed on a substrate 110, a buffer layer 120 formed on the substrate 110, an intermediate layer 130 and an intermediate layer 130 formed on the buffer layer 120. It includes an active layer (140) formed in. The buffer layer 120, the intermediate layer 130, and the active layer 140 are all formed by epitaxial growth, which may be collectively referred to as an epitaxial structure.

기판(100)은 실리콘 카바이드 계열의 웨이퍼일 수 있으며, 이에 따라 에피택셜 구조체도 도핑된 실리콘 카바이드 계열로 형성될 수 있다.The substrate 100 may be a silicon carbide based wafer, and thus the epitaxial structure may be formed of a doped silicon carbide based substrate.

이때, 기판(100)이 실리콘 카바이드(SiC)인 경우, 에피택셜 구조체는 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피택셜 구조체는 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.In this case, when the substrate 100 is silicon carbide (SiC), all the epitaxial structures may be formed of n-type conductive silicon carbide, that is, silicon carbide nitride (SiCN). However, the present invention is not limited thereto, and the epitaxial structures may be all formed of p-type conductive silicon carbide, that is, aluminum silicon carbide (AlSiC).

버퍼층(120)은 기판(110)과 활성층(140) 간의 격자 상수 불일치로 인한 결정 결함을 줄이기 위하여 마련된 층으로, 활성층(140)보다 높은 도핑 농도를 가질 수 있다. 예를 들어, 버퍼층(120)의 도핑 농도는 5×1017/cm3내지 7×1018/cm3 이고, 활성층(140)의 도핑 농도는 1×1015/cm3 내지 5×1015/cm3 일 수 있다.The buffer layer 120 is a layer provided to reduce crystal defects due to lattice constant mismatch between the substrate 110 and the active layer 140 and may have a higher doping concentration than the active layer 140. For example, the doping concentration of the buffer layer 120 is 5 × 10 17 / cm 3 to 7 × 10 18 / cm 3 The doping concentration of the active layer 140 is 1 × 10 15 / cm 3 To 5 × 10 15 / cm 3 Can be.

이에 따라, 중간층(130)이 버퍼층(120)과 접하는 경계면(A)의 도핑 농도와 활성층(140)과 접하는 경계면(B)의 도핑 농도는 상이할 수 있다. 즉, 중간층(130)의 도핑 농도는 버퍼층(120)과 접하는 경계면(A)로부터 활성층(140)과 접하는 경계면(B)로 갈수록 감소할 수 있다.Accordingly, the doping concentration of the interface A in which the intermediate layer 130 contacts the buffer layer 120 and the doping concentration of the interface B in contact with the active layer 140 may be different. That is, the doping concentration of the intermediate layer 130 may decrease from the interface A in contact with the buffer layer 120 to the interface B in contact with the active layer 140.

한편, 버퍼층(120)의 두께는 0.5㎛ 내지 1㎛이며, 활성층(140)의 두께는 목표에 맞는 두께로 제조될 수 있고, 표면 결함 밀도는 0.1개/cm2이하로 제작될 수 있다. Meanwhile, the thickness of the buffer layer 120 is 0.5 μm to 1 μm, the thickness of the active layer 140 may be manufactured to a desired thickness, and the surface defect density may be manufactured to 0.1 or less per cm 2 .

이러한 에피택셜 웨이퍼는 다양한 반도체 소자에 적용될 수 있다.Such epitaxial wafers can be applied to various semiconductor devices.

도 2는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 공정을 설명하기 위한 도면이고, 도 3은 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다. 그리고 도 4는 본 발명의 실시예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.2 is a view for explaining an epitaxial wafer manufacturing process according to an embodiment of the present invention, Figure 3 is a flow chart showing an epitaxial wafer manufacturing method according to an embodiment of the present invention. 4 is an exemplary diagram showing growth conditions in the epitaxial wafer manufacturing method according to the embodiment of the present invention.

이하, 도 3의 순서도를 중심으로 도 2 및 도 4를 참조하여 본 발명의 실시예에 따른 에피택셜 웨이퍼의 제조 방법에 관하여 상세히 설명한다.Hereinafter, a method of manufacturing an epitaxial wafer according to an embodiment of the present invention will be described in detail with reference to FIGS. 2 and 4 with reference to the flowchart of FIG. 3.

도 3을 참조하면, 반응 챔버 내에 기판(도 1 및 도 2의 도면부호 110 참조)을 마련한다(S300). 도 2를 참조할 때, 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 예시되고 있지만, 위 기판은 최종 제작하고자 하는 소자, 제품에 따라 이와 상이할 수 있음은 물론이다.Referring to FIG. 3, a substrate (see reference numeral 110 in FIGS. 1 and 2) is prepared in the reaction chamber (S300). Referring to FIG. 2, a silicon carbide based wafer (4H-SiC wafer) is illustrated, but the substrate may be different depending on the device and the product to be manufactured.

그리고, 챔버 내에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 소정의 성장 온도에서 소정의 성장 속도로 0.5㎛ 내지 1㎛ 두께의 버퍼층을 성장 시킨다(S310, 도 2의 1st 스텝). 여기서, 기판으로 실리콘 카바이드 계열의 웨이퍼(4H-SiC 웨이퍼)가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판과 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 실리콘 화합물이 이용될 수 있다. 그리고 기판(110) 상에 형성될 에피택셜 구조체를 N 타입으로 도핑 하고자 하는 경우, 도핑 소스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.Then, a reaction gas including a growth source for epitaxial growth, a doping source for doping, and a dilution gas is injected into the chamber, and a buffer layer having a thickness of 0.5 μm to 1 μm is grown at a predetermined growth rate at a predetermined growth temperature. (S310, 1 st step in Fig. 2). Here, when a silicon carbide wafer (4H-SiC wafer) is used as the substrate, the growth source for epitaxial growth is SiH 4 + C 3 H 8 + H 2 , Silicon compounds containing carbon and silicon, such as MTS (CH 3 SiCl 3 ), TCS (SiHCl 3 ), Si x C x, and the like may be used. In the case where the epitaxial structure to be formed on the substrate 110 is to be doped with N type, a material of a Group 5 element such as nitrogen gas (N 2 ) may be used as the doping source.

물론, 위 예시와 달리, 성장 소스는 에피택셜 구조체의 피적층 대상인 기판(110)의 재질 및 종류에 따라서 상이해질 수 있다. 또한 실제 도핑에 관여할 도핑 소스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다. 다만, 이하에서는 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 소스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 소스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.Of course, unlike the above example, the growth source may be different according to the material and the type of the substrate 110 to be laminated of the epitaxial structure. In addition, the doping source to participate in the actual doping may also be different depending on the type (N type or P type) to be doped. However, hereinafter, for convenience and concentration of the description, it will be described on the assumption that epitaxial doping growth is performed on the silicon carbide substrate using nitrogen gas (N 2 ) as a doping source. In addition, it will be described assuming that hydrogen gas (H 2 ) is used as the dilution gas for diluting the nitrogen gas as the doping source.

버퍼층 성장 공정에서, C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 1/3000이하이며, 반응 가스의 주입 파라미터를 1.5ml/min 내지 40ml/min으로 조절한다.In the buffer layer growth process, the C / Si ratio is 0.7 to 0.8, the Si / H2 ratio is 1/3000 or less, and the injection parameter of the reaction gas is adjusted to 1.5 ml / min to 40 ml / min.

반응 가스의 주입 파라미터는 하기 수학식 1과 같이 정의될 수 있다. The injection parameter of the reaction gas may be defined as in Equation 1 below.

[수학식 1][Equation 1]

주입 파라미터 = (a1*챔버 내로 주입되는 반응 가스의 양+b1)/{(a2*도핑 소스의 양+b2)*(a3*도핑 소스의 양 + a4*희석 가스의 양+b3)}Injection parameter = (a1 * amount of reactant gas injected into the chamber + b1) / {(a2 * amount of doping source + b2) * (a3 * amount of doping source + a4 * amount of diluent gas + b3)}

여기서, a1~a4는 양의 실수를 나타내고, b1~b3는 실수를 나타낸다. 예를 들어, a1=a2=a3=a4=1이고, b1=b2=b3=0일 수 있다. 여기서, 반응 가스의 양, 도핑 소스의 양 및 희석 가스의 양의 각각의 단위는 ml/min이다.Here, a1-a4 represent a positive real number, and b1-b3 represent a real number. For example, a1 = a2 = a3 = a4 = 1 and b1 = b2 = b3 = 0. Here, each unit of the amount of reaction gas, the amount of doping source and the amount of diluent gas is ml / min.

즉, 버퍼층 성장 공정에서, 반응 가스, 도핑 소스 및 희석 가스는 수학식 1에 따른 결과 값이 1/40 내지 1/1.5 min/ml(즉, 1.5ml/min 내지 40ml/min)을 만족하도록 주입될 수 있다. That is, in the buffer layer growth process, the reaction gas, the doping source and the dilution gas are injected so that the resultant value according to Equation 1 satisfies 1/40 to 1 / 1.5 min / ml (that is, 1.5 ml / min to 40 ml / min). Can be.

이에 따라, 도핑 농도가 5×1017 내지 7×1018인 버퍼층을 얻을 수 있다.As a result, a buffer layer having a doping concentration of 5 × 10 17 to 7 × 10 18 can be obtained.

이후, 챔버 내에 반응 가스를 연이어 주입하되, 성장 온도를 서서히 낮추고, 성장 소스의 양을 점차 증가 시킨다(S320, 도 2의 2nd 스텝).Then, the reaction gas, but the subsequently injected, lowering the growth temperature was gradually, thereby gradually increasing the amount of growth sources (S320, FIG. 2 nd step of 2) in the chamber.

그리고, 반응 가스를 연이어 주입하며, 소정의 성장 온도에서 소정의 성장 속도로 목표 두께까지 활성층을 성장시킨다(S330, 도 2의 3rd 스텝).And, one after another, and injecting a reaction gas, thereby growing an active layer at a predetermined growth temperature of up to a predetermined rate of growth of the target thickness (S330, FIG. 3 rd step of 2).

도 4와 같이, 버퍼층 성장 공정(S310)에서의 성장 온도는 활성층 성장 공정(S330)에서의 성장 온도보다 높게 설정된다. 예를 들어, 활성층 성장 공정에서의 성장 온도가 1500℃ 내지 1700℃인 경우, 버퍼층 성장 공정에서의 성장 온도는 이보다 10℃ 내지 300℃ 높게 설정될 수 있다.As shown in FIG. 4, the growth temperature in the buffer layer growth process S310 is set higher than the growth temperature in the active layer growth process S330. For example, when the growth temperature in the active layer growth process is 1500 ° C to 1700 ° C, the growth temperature in the buffer layer growth process may be set to 10 ° C to 300 ° C higher than this.

그리고, 버퍼층(120)의 성장 속도는 활성층(140)의 성장 속도보다 낮게 설정된다. 예를 들어, 버퍼층(120)의 성장 속도는 1㎛/h 내지 3㎛/h이고, 활성층(140)의 성장 속도는 20㎛/h이상으로 설정될 수 있다. 성장 속도는 반응 가스 내의 성장 소스의 양에 따라 제어될 수 있다.The growth rate of the buffer layer 120 is set lower than the growth rate of the active layer 140. For example, the growth rate of the buffer layer 120 may be 1 μm / h to 3 μm / h, and the growth rate of the active layer 140 may be set to 20 μm / h or more. The growth rate can be controlled according to the amount of growth source in the reaction gas.

이를 위하여, 버퍼층 성장 공정과 활성층 성장 공정 사이에는 중간 성장 공정(S320, 도 2의 2nd 스텝)이 추가된다. For this purpose, between the buffer layer and active layer growth step, the growth process is added (2 nd step S320, Fig. 2) intermediate the growth process.

도 4와 같이, 중간 성장 공정 동안 성장 온도는 버퍼층 성장 공정에서의 성장 온도로부터 활성층 성장 공정에서의 성장 온도까지 감소된다.As shown in FIG. 4, the growth temperature during the intermediate growth process is reduced from the growth temperature in the buffer layer growth process to the growth temperature in the active layer growth process.

그리고, 중간 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 버퍼층 성장 공정에서의 성장 속도를 만족시키는 성장 소스의 양으로부터 활성층 성장 공정에서의 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정된다. 이때, 성장 소스의 양은 선형적으로 증가하거나 단계적으로 증가하도록 설정될 수 있다. And, the amount of growth source in the reaction gas injected during the intermediate growth process is set to increase from the amount of growth source that satisfies the growth rate in the buffer layer growth process to the amount of growth source that satisfies the growth rate in the active layer growth process. At this time, the amount of growth source may be set to increase linearly or increase stepwise.

또한, 중간 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 버퍼층(120)의 도핑 농도를 만족시키는 도핑 소스의 양으로부터 활성층(140)의 도핑 농도를 만족시키는 도핑 소스의 양까지 증가하도록 설정된다. 일반적으로 버퍼층(120)의 도핑 농도가 활성층(140)의 도핑 농도보다 높지만, 활성층(140)의 성장 속도가 버퍼층(120)의 성장 속도보다 훨씬 빠르므로, 활성층 성장 공정에서 주입되는 성장 소스의 양이 버퍼층 성장 공정에서 주입되는 성장 소스의 양보다 훨씬 크다. 따라서, 중간 성장 공정 동안 주입되는 도핑 소스의 양도 성장 소스의 양과 함께 증가하도록 설정되어야 한다. 중간 성장 공정 동안 주입되는 도핑 소스의 양은, 예를 들면 0.1ml/min 내지 0.5ml/min으로부터 1.5ml/min 내지 2.5ml/min까지 선형적 또는 단계적으로 증가하도록 설정될 수 있다.In addition, the amount of doping source in the reaction gas injected during the intermediate growth process is set to increase from the amount of doping source that satisfies the doping concentration of the buffer layer 120 to the amount of doping source that satisfies the doping concentration of the active layer 140. In general, the doping concentration of the buffer layer 120 is higher than the doping concentration of the active layer 140, but since the growth rate of the active layer 140 is much faster than the growth rate of the buffer layer 120, the amount of growth source injected in the active layer growth process It is much larger than the amount of growth source injected in this buffer layer growth process. Therefore, the amount of doped source injected during the intermediate growth process should also be set to increase with the amount of growth source. The amount of doping source injected during the intermediate growth process can be set to increase linearly or stepwise, for example from 0.1 ml / min to 0.5 ml / min to 1.5 ml / min to 2.5 ml / min.

이러한 중간 성장 공정은 성장 온도 및 성장 속도가 활성층 성장 공정에서의 조건을 만족시킬 때까지 유지될 수 있다. 중간 성장 공정을 통하여 버퍼층(120) 및 활성층(140)과 구별되는 중간층(130)이 형성될 수 있다.This intermediate growth process can be maintained until the growth temperature and growth rate satisfy the conditions in the active layer growth process. Through the intermediate growth process, an intermediate layer 130 that is distinct from the buffer layer 120 and the active layer 140 may be formed.

일반적으로 에피택셜 성장을 빠른 성장 속도로 수행하는 경우 균일한 적층(성장)이 어려울 수 있다. 따라서 버퍼층 성장 공정에서는 높은 성장 온도를 유지함으로써 성장 소스에 의한 원자 간 이동도를 활발히 하여 고른 성장이 가능한 환경을 마련하되, 그 성장 속도는 낮춤으로써 원자들이 기판 상에 고르게 분포 및 성장할 수 있는 시간을 부여하는 것이다. 따라서 이러한 버퍼층 성장 공정에 의하면 격자 불일치(lattice mismatch)를 줄여 표면 결함을 크게 줄여줄 수 있는 효과가 있다.In general, when epitaxial growth is performed at a high growth rate, uniform deposition (growth) may be difficult. Therefore, in the buffer layer growth process, by maintaining a high growth temperature, the mobility between atoms by the growth source is actively prepared to provide an environment where even growth is possible, but the growth rate is lowered so that the atoms can be evenly distributed and grown on the substrate. To grant. Therefore, according to the buffer layer growth process, the lattice mismatch can be reduced to significantly reduce the surface defects.

또한, 중간 성장 공정을 통해서 버퍼층 성장 공정과 활성층 성장 공정을 단속시키지 않고 자연스럽게 연이어 진행할 수 있다. 즉, 버퍼층 성장 공정으로부터 활성층 성장 공정에 이르기까지, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다.In addition, the intermediate growth process may be performed continuously without interfering with the buffer layer growth process and the active layer growth process. That is, from the buffer layer growth process to the active layer growth process, it can proceed continuously without stopping the injection of the reaction source (without stopping the growth process).

이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.Although the above has been described with reference to embodiments of the present invention, those skilled in the art may variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. And can be changed easily.

Claims (13)

기판; 및
상기 기판 상에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 중간층; 및 상기 중간층 상에 배치되는 활성층을 포함하는 에피택셜 구조체를 포함하고,
상기 버퍼층의 도핑 농도는 5×1017/㎤내지 5×1018/㎤이고,
상기 활성층의 도핑 농도는 2×1015/㎤ 내지 7×1015/㎤이고,
상기 중간층의 도핑 농도는 상기 버퍼층의 도핑 농도와 상기 활성층의 도핑 농도 사이이고,
상기 중간층의 도핑 농도는 상기 버퍼층과 접하는 경계면에서 상기 활성층과 접하는 경계면으로 갈수록 감소하고,
상기 활성층의 표면 결함 밀도는 0.1개/㎠이하인 에피택셜 웨이퍼.Board; And
A buffer layer disposed on the substrate; An intermediate layer disposed on the buffer layer; And an epitaxial structure comprising an active layer disposed on the intermediate layer,
The doping concentration of the buffer layer is 5 × 10 17 / cm 3 to 5 × 10 18 / cm 3,
The doping concentration of the active layer is 2 × 10 15 / cm 3 to 7 × 10 15 / cm 3,
The doping concentration of the intermediate layer is between the doping concentration of the buffer layer and the doping concentration of the active layer,
The doping concentration of the intermediate layer decreases from the interface in contact with the buffer layer to the interface in contact with the active layer,
The epitaxial wafer of which the surface defect density of the active layer is 0.1 pieces / cm 2 or less. 제1항에 있어서, 상기 에피택셜 구조체는 n타입 또는 p타입으로 도핑되는 에피택셜 웨이퍼.The epitaxial wafer of claim 1, wherein the epitaxial structure is doped with n-type or p-type. 제1항에 있어서,
상기 기판은 실리콘 카바이드 기판이고, 상기 버퍼층과 상기 활성층은 n형 전도성 실리콘 카바이드계로 형성된 에피택셜 웨이퍼The method of claim 1,
The substrate is a silicon carbide substrate, the buffer layer and the active layer is an epitaxial wafer formed of n-type conductive silicon carbide 삭제delete 삭제delete 챔버 내에 마련된 기판 상에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 제1 성장 온도에서 제1 성장 속도로 제1 두께만큼 버퍼층을 성장시키는 제1 성장 공정,
상기 반응 가스를 주입하며, 상기 제1 성장 공정에 연이어 수행되는 제2 성장 공정, 그리고
상기 반응 가스를 주입하며, 상기 제2 성장 공정에 연이어 수행되고, 제2 성장 온도에서 제2 성장 속도로 목표 두께까지 활성층을 성장시키는 제3 성장 공정을 포함하고,
상기 제1 성장 온도는 상기 제2 성장 온도보다 높고, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속이며,
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 상기 제1 성장 속도를 만족시키는 성장 소스의 양으로부터 상기 제2 성장 속도를 만족시키는 성장 소스의 양까지 증가하도록 설정되고,
상기 제1 성장 공정에서의 C/Si 비는 0.7 내지 0.8이고, Si/H2 비는 1/3000이하이며, 상기 성장 소스, 상기 도핑 소스 및 상기 희석 가스는 (챔버 내로 주입되는 반응 가스의 양(ml/min))/{(도핑 소스의 양(ml/min))*(도핑 소스의 양(ml/min) + 희석 가스의 양(ml/min))}에 따른 결과 값이 1/40 내지 1/1.5 min/ml를 만족하도록 주입되는 에피택셜 웨이퍼의 제조 방법.A reaction gas including a growth source for epitaxial growth, a doping source for doping, and a dilution gas is injected onto a substrate provided in the chamber, and the buffer layer is grown to a first thickness at a first growth rate at a first growth temperature. 1 growth process,
A second growth process in which the reaction gas is injected, followed by the first growth process, and
A third growth process performed by injecting the reaction gas, followed by the second growth process, and growing an active layer to a target thickness at a second growth rate at a second growth temperature;
The first growth temperature is higher than the second growth temperature, the first growth rate is slower than the second growth rate,
The amount of growth source in the reaction gas injected during the second growth process is set to increase from the amount of growth source that satisfies the first growth rate to the amount of growth source that satisfies the second growth rate,
The C / Si ratio in the first growth process is 0.7 to 0.8, the Si / H 2 ratio is 1/3000 or less, and the growth source, the doping source and the dilution gas are (the amount of reaction gas injected into the chamber). (0 ml / min)) / {(amount of doping source (ml / min)) * (amount of doping source (ml / min) + amount of diluent gas (ml / min))} is 1/40 To epitaxial wafer implanted to satisfy 1 / 1.5 min / ml. 제6항에 있어서,
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 성장 소스의 양은 선형적 또는 단계적으로 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.The method of claim 6,
And the amount of growth source in the reactant gas injected during the second growth process is set to increase linearly or stepwise. 제6항에 있어서,
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 상기 버퍼층에서의 도핑 농도를 만족시키는 도핑 소스의 양으로부터 상기 활성층에서의 도핑 농도를 만족시키는 도핑 소스의 양까지 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.The method of claim 6,
An epitaxial wafer set to increase from the amount of the doping source satisfying the doping concentration in the buffer layer to the amount of the doping source satisfying the doping concentration in the active layer during the second growth process. Method of preparation. 제8항에 있어서,
상기 제2 성장 공정 동안 주입되는 반응 가스 내의 도핑 소스의 양은 0.1ml/min 내지 0.5ml/min으로부터 1.5ml/min 내지 2.5ml/min까지 선형적 또는 단계적으로 증가하도록 설정되는 에피택셜 웨이퍼의 제조 방법.The method of claim 8,
The method of manufacturing the epitaxial wafer is set such that the amount of the doping source in the reaction gas injected during the second growth process is set to increase linearly or stepwise from 0.1 ml / min to 0.5 ml / min to 1.5 ml / min to 2.5 ml / min. . 제6항에 있어서,
상기 제1 성장 속도는 1㎛ 내지 3㎛이고, 상기 제2 성장 속도는 20㎛ 이상이며,
상기 제2 성장 온도는 1500℃ 내지 1700℃이고, 상기 제1 성장 온도는 상기 제2 성장 온도에 비하여 10℃ 내지 300℃ 높게 설정되는 에피택셜 웨이퍼의 제조 방법.The method of claim 6,
The first growth rate is 1 μm to 3 μm, the second growth rate is 20 μm or more,
The second growth temperature is 1500 ℃ to 1700 ℃, the first growth temperature is 10 ~ 300 ℃ manufacturing method of the epitaxial wafer is set higher than the second growth temperature. 제10항에 있어서,
상기 제2 성장 공정 동안 상기 제1 성장 온도로부터 상기 제2 성장 온도까지 감소되는 에피택셜 웨이퍼의 제조 방법.The method of claim 10,
And a method for producing an epitaxial wafer, wherein said epitaxial wafer is reduced from said first growth temperature to said second growth temperature during said second growth process. 삭제delete 제6항에 있어서,
상기 제1 두께는 0.5㎛ 내지 1㎛인 에피택셜 웨이퍼의 제조 방법.The method of claim 6,
The first thickness is a method of manufacturing an epitaxial wafer is 0.5㎛ 1㎛.
KR1020120137985A 2012-11-30 2012-11-30 Epitaxial wafer and method for fabricating the same KR102053077B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120137985A KR102053077B1 (en) 2012-11-30 2012-11-30 Epitaxial wafer and method for fabricating the same
PCT/KR2013/010645 WO2014084549A1 (en) 2012-11-30 2013-11-21 Epitaxial wafer and switch element and light-emitting element using same
CN201380070392.2A CN104919571B (en) 2012-11-30 2013-11-21 Extension wafer, and use its switch element and light-emitting component
US14/648,704 US9793355B2 (en) 2012-11-30 2013-11-21 Epitaxial wafer and switch element and light-emitting element using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120137985A KR102053077B1 (en) 2012-11-30 2012-11-30 Epitaxial wafer and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20140070013A KR20140070013A (en) 2014-06-10
KR102053077B1 true KR102053077B1 (en) 2020-01-08

Family

ID=51125006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120137985A KR102053077B1 (en) 2012-11-30 2012-11-30 Epitaxial wafer and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102053077B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102383833B1 (en) * 2015-07-09 2022-04-06 주식회사 엘엑스세미콘 Silicon carbide epi wafer and method of fabricating the same
KR102339608B1 (en) * 2017-09-05 2021-12-14 주식회사 엘엑스세미콘 Epitaxial wafer and method for fabricating the same

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338944A (en) 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
JP2005079232A (en) 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd High-speed switching diode and its manufacturing method
US20050118746A1 (en) 2001-10-26 2005-06-02 Sumakeris Joseph J. Minimizing degradation of SiC bipolar semiconductor devices
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US20070015308A1 (en) * 2004-07-15 2007-01-18 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
JP2007284298A (en) * 2006-04-18 2007-11-01 Nippon Steel Corp Epitaxial silicon carbide single crystal substrate and method for producing the same
US20070292999A1 (en) 2006-06-16 2007-12-20 Cree, Inc. Transistors Having Implanted Channel Layers and Methods of Fabricating the Same
JP2008004888A (en) 2006-06-26 2008-01-10 Hitachi Metals Ltd Manufacturing method for silicon carbide semiconductor epitaxial substrate
US20100119849A1 (en) 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20110031534A1 (en) 2008-04-24 2011-02-10 Sumitomo Electric Industries, Ltd PROCESS FOR PRODUCING Si(1-v-w-x)CwAlxNv BASE MATERIAL, PROCESS FOR PRODUCING EPITAXIAL WAFER, Si(1-v-w-x)CwAlxNv BASE MATERIAL, AND EPITAXIAL WAFER
JP2011121847A (en) 2009-12-14 2011-06-23 Showa Denko Kk SiC EPITAXIAL WAFER AND MANUFACTURING METHOD OF THE SAME
JP2011233932A (en) 2011-08-09 2011-11-17 Hitachi Metals Ltd Method of manufacturing silicon carbide semiconductor epitaxial substrate
US20110312161A1 (en) * 2009-03-05 2011-12-22 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US20120049902A1 (en) 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101714041B1 (en) * 2010-07-06 2017-03-08 엘지이노텍 주식회사 Light emitting device and method for fabricating thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338944A (en) 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US20050118746A1 (en) 2001-10-26 2005-06-02 Sumakeris Joseph J. Minimizing degradation of SiC bipolar semiconductor devices
JP2005079232A (en) 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd High-speed switching diode and its manufacturing method
US20070015308A1 (en) * 2004-07-15 2007-01-18 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
JP2007284298A (en) * 2006-04-18 2007-11-01 Nippon Steel Corp Epitaxial silicon carbide single crystal substrate and method for producing the same
US20070292999A1 (en) 2006-06-16 2007-12-20 Cree, Inc. Transistors Having Implanted Channel Layers and Methods of Fabricating the Same
JP2008004888A (en) 2006-06-26 2008-01-10 Hitachi Metals Ltd Manufacturing method for silicon carbide semiconductor epitaxial substrate
US20100119849A1 (en) 2007-07-26 2010-05-13 Nobuhiko Nakamura Sic epitaxial substrate and method for producing the same
US20110031534A1 (en) 2008-04-24 2011-02-10 Sumitomo Electric Industries, Ltd PROCESS FOR PRODUCING Si(1-v-w-x)CwAlxNv BASE MATERIAL, PROCESS FOR PRODUCING EPITAXIAL WAFER, Si(1-v-w-x)CwAlxNv BASE MATERIAL, AND EPITAXIAL WAFER
US20110312161A1 (en) * 2009-03-05 2011-12-22 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP2011121847A (en) 2009-12-14 2011-06-23 Showa Denko Kk SiC EPITAXIAL WAFER AND MANUFACTURING METHOD OF THE SAME
US20120049902A1 (en) 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
JP2011233932A (en) 2011-08-09 2011-11-17 Hitachi Metals Ltd Method of manufacturing silicon carbide semiconductor epitaxial substrate

Also Published As

Publication number Publication date
KR20140070013A (en) 2014-06-10

Similar Documents

Publication Publication Date Title
TWI607110B (en) Methods of forming films including germanium tin and structures and devices including the films
KR101478331B1 (en) Method for producing epitaxial silicon carbide single crystal substrate
US9281189B2 (en) Wafer and method of fabricating the same
JP4991828B2 (en) Method for manufacturing gallium nitride compound semiconductor
KR102165614B1 (en) Epitaxial wafer
KR20140055338A (en) Epitaxial wafer and method for fabricating the same
JP2006074026A (en) METHOD OF STABILIZING CARBON IN Si1-x-yGexCy LAYER
KR102098297B1 (en) Epitaxial wafer
KR102053077B1 (en) Epitaxial wafer and method for fabricating the same
JP2006501664A (en) Method and apparatus for forming an epitaxial layer
KR102098209B1 (en) Epitaxial wafer and method for fabricating the same
KR20130076365A (en) Method for fabrication silicon carbide epitaxial wafer and silicon carbide epitaxial wafer
US11107677B2 (en) Method for manufacturing SiC epitaxial substrate
KR102165615B1 (en) Epitaxial wafer
KR102131245B1 (en) Epitaxial wafer
KR20140055337A (en) Epitaxial wafer and method for fabricating the same
KR102610826B1 (en) Epitaxial wafer and method for fabricating the same
TW201246288A (en) Method for producing a III/V SI template
KR20140055336A (en) Epitaxial wafer and method for fabricating the same
KR102339608B1 (en) Epitaxial wafer and method for fabricating the same
KR20140055335A (en) Epitaxial wafer and method for fabricating the same
KR102119755B1 (en) Epitaxial wafer and method for fabricating the same
KR102602680B1 (en) Structures and devices including germanium-tin films and methods of forming same
KR102474331B1 (en) Epitaxial wafer and method for fabricating the same
KR20150025648A (en) Epitaxial wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant