KR102041193B1

KR102041193B1 - 신호 처리 방법

Info

Publication number: KR102041193B1
Application number: KR1020180084227A
Authority: KR
Inventors: 고민호
Original assignee: 한화시스템 주식회사
Priority date: 2018-07-19
Filing date: 2018-07-19
Publication date: 2019-11-06

Abstract

본 발명은 신호 처리 장치 및 이를 이용한 신호 처리 방법에 관한 것으로서, 보다 상세하게는 아날로그 신호를 수신하여 디지털 신호로 변환하기 위한 신호 처리 장치 및 이를 이용한 신호 처리 방법에 관한 것이다.
본 발명의 실시 예에 따른 신호 처리 방법은, 아날로그 신호를 포함하는 입력 신호를 주 경로 및 상기 주 경로와 상이한 보조 경로로 각각 출력하는 과정; 상기 보조 경로로부터 출력되는 입력 신호의 신호 레벨을 감지하는 과정; 상기 감지된 입력 신호의 신호 레벨에 따라, 상기 주 경로 상에 병렬 배치되는 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정; 및 상기 선택된 아날로그 디지털 변환 경로를 경유하여 입력 신호를 디지털 신호로 변환하는 과정;을 포함한다.

Description

신호 처리 방법{METHOD FOR PROCESSING SIGNAL}

본 발명은 신호 처리 장치 및 이를 이용한 신호 처리 방법에 관한 것으로서, 보다 상세하게는 아날로그 신호를 수신하여 디지털 신호로 변환하기 위한 신호 처리 장치 및 이를 이용한 신호 처리 방법에 관한 것이다.

디지털 수신기는 아날로그 디지털 변환기(ADC: Analog Digital Converter)를 통하여 수신된 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호 처리 기술을 적용하여 수신된 신호로부터 원하는 정보를 추출할 수 있는 장치이다.

이와 같은 디지털 수신기의 성능은 신호의 고속 처리와 동적 범위(Dynamic Range)에 큰 영향을 받는다. 이때, 디지털 수신기의 동적 범위는 아날로그 디지털 변환기의 동적 범위에 상당 부분 의존하게 된다

즉, 아날로그 디지털 변환기는 동적 범위의 최저 신호 레벨(또는 크기, 세기)과 최고 신호 레벨 사이의 레벨을 갖는 수신 신호에 대하여 아날로그 신호를 디지털 신호로 변환 처리하게 된다. 이때, 아날로그 디지털 변환기의 동적 범위를 벗어나는 신호 레벨(이하, '포화 레벨'이라 함)을 가지는 아날로그 신호가 입력되면, 아날로그 디지털 변환기는 비선형 구간에서 동작하게 되어, 출력 신호의 왜곡을 야기하게 된다.

또한, 디지털 수신기가 신호 레벨이 가변되는 신호를 수신하는 경우에는 아날로그 디지털 변환기가 수신 신호의 신호 레벨을 모두 수용할 수 있어야 한다.

그러나, 능동 위상 배열 레이다(Radar) 등에 탑재되는 디지털 수신기는 빔 조향 각도에 따라 목표물에서 반사된 신호를 수신하게 되며, 이와 같이 빔 조향의 변화, 목표물 종류 및 탐지 거리에 따라 그 세기 및 신호 레벨이 급격하게 변화하게 된다.

이 경우, 종래의 디지털 수신기는 포화 레벨의 아날로그 신호가 입력될 때 출력 신호가 왜곡되어 수신 신호로부터 거리 및 도플러 값 등 원하는 정보를 추출하지 못하게 되는 문제점이 있었다. 이에 의하여, 종래의 디지털 수신기는 신호의 세기, 주파수, 거리 측정, 도플러 측정과 같은 신호 재원도 파악하지 못하게 되고, 이는 레이더, 통신(Communication) 및 전자전(Electronic Warfare) 분야를 비롯하여 수신 신호에 대한 정확한 분석이 요구되는 분야에 있어서 치명적인 결과를 초래할 수 있다.

KR

10-2009-0128255

A

본 발명은 아날로그 디지털 변환기의 동적 범위를 벗어나는 아날로그 신호가 수신되는 경우에도 왜곡 또는 손실 없이 디지털 신호로 변환할 수 있는 신호 처리 장치 및 이를 이용한 신호 처리 방법을 제공한다.

본 발명의 실시 예에 따른 신호 처리 방법은, 아날로그 신호를 포함하는 입력 신호를 주 경로 및 상기 주 경로와 상이한 보조 경로로 각각 출력하는 과정; 상기 보조 경로로부터 출력되는 입력 신호의 신호 레벨을 감지하는 과정; 상기 감지된 입력 신호의 신호 레벨에 따라, 상기 주 경로 상에 병렬 배치되는 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정; 및 상기 선택된 아날로그 디지털 변환 경로를 경유하여 입력 신호를 디지털 신호로 변환하는 과정;을 포함한다.

상기 입력 신호의 신호 레벨을 감지하는 과정은, 상기 입력 신호의 신호 레벨을 전압 값으로 변환하여 수신 신호 강도 지수(RSSI: Received Signal Strength Indicator)로 출력할 수 있다.

상기 복수 개의 아날로그 디지털 경로는, 상기 입력 신호의 신호 레벨을 감쇠시키기 위한 감쇠기와, 상기 감쇠기로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제1 아날로그 디지털 변환기가 순차적으로 배치되는 제1 아날로그 디지털 변환 경로; 및 상기 입력 신호의 신호 레벨을 증폭시키기 위한 증폭기와, 상기 증폭기로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제2 아날로그 디지털 변환기가 순차적으로 배치되는 제2 아날로그 디지털 변환 경로;를 포함할 수 있다.

상기 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정은, 상기 입력 신호의 신호 레벨이 제1 임계 값보다 큰 경우 상기 제1 아날로그 디지털 변환 경로를 선택하고, 상기 입력 신호의 신호 레벨이 제2 임계 값보다 작은 경우 상기 제2 아날로그 디지털 변환 경로를 선택할 수 있다.

상기 제1 임계 값은 상기 제2 임계 값보다 작을 수 있다.

상기 입력 신호를 디지털 신호로 변환하는 과정은, 상기 아날로그 디지털 변환 경로를 선택하는 과정에서 상기 제1 아날로그 디지털 변환 경로를 선택한 경우, 상기 증폭기를 접지에 연결하고, 상기 아날로그 디지털 변환 경로를 선택하는 과정에서 상기 제2 아날로그 디지털 변환 경로를 선택한 경우, 상기 감쇠기를 접지에 연결할 수 있다.

상기 입력 신호를 디지털 신호로 변환하는 과정은, 상기 제1 아날로그 디지털 변환기로 입력되는 신호가 상기 제1 아날로그 디지털 변환기의 동적 범위를 벗어나는 경우, 상기 감쇠기의 감쇠량을 증가시키고, 상기 제2 아날로그 디지털 변환기로 입력되는 신호가 상기 제2 아날로그 디지털 변환기의 동적 범위를 벗어나는 경우, 상기 증폭기의 증폭량을 증가시킬 수 있다.

본 발명의 실시 예에 따른 신호 처리 장치 및 이를 이용한 신호 처리 방법에 의하면, 아날로그 신호를 포함하는 입력 신호가 전달되는 경로를 메인 스위치부에 의하여 선택하여 디지털 신호로 변환함으로써 채널간 간섭에 의한 성능 저하 및 경로 선택의 오류를 방지할 수 있다.

또한, 입력 신호의 신호 레벨에 따라 입력 신호를 변환하기 위한 경로를 선택함으로써 추가적인 신호 처리 시간을 단축시킬 수 있을 뿐만 아니라, 디지털 변환기의 포화 여부를 오버 플로우 비트를 이용하여 판단함으로써 신호 제약에 따른 신호 왜곡을 최소화할 수 있다.

뿐만 아니라, 본 발명의 실시 예에 따른 신호 처리 장치 및 이를 이용한 신호 처리 방법에 의하면, 입력 신호의 신호 레벨을 감쇠시키기 위한 감쇠기 및 입력 신호의 신호 레벨을 증폭시키기 위한 증폭기의 이득을 실시간으로 제어하여 구성 부품들의 포화에 따른 성능 열화를 방지할 수 있다.

도 1은 일반적인 신호 처리 장치를 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 신호 처리 장치를 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 제1 아날로그 디지털 변환부를 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 제2 아날로그 디지털 변환부를 나타내는 도면.
도 5는 주 경로 상에서 신호 분기부에 제1 아날로그 디지털 변환부가 연결되는 모습을 나타내는 도면.
도 6은 주 경로 상에서 신호 분기부에 제2 아날로그 디지털 변환부가 연결되는 모습을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 신호 처리 방법을 나타내는 도면.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.

도 1은 일반적인 신호 처리 장치를 나타내는 도면이다.

도 1을 참조하면, 일반적인 신호 처리 장치는 아날로그 신호를 수신하는 안테나(10), 수신된 아날로그 신호를 처리하는 아날로그 신호 처리기(20), 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기(30) 및 디지털 신호를 처리하는 디지털 신호 처리기(40)로 구성된다.

여기서, 아날로그 신호의 처리는 아날로그 디지털 변환기(30)에서 출력 신호의 왜곡이 발생하는 것을 방지하기 위한 전처리를 의미하며, 이와 같은 전처리에 의하여 아날로그 디지털 변환기(30)의 동적 범위(dynamic range)를 벗어나는 신호 레벨(이하, '포화 레벨'이라 함)을 가지는 아날로그 신호가 아날로그 디지털 변환기(30)로 입력되는 것을 제한하게 된다.

즉, 아날로그 신호 처리기(20)는 아날로그 신호 처리기(20)로 입력되는 입력 신호 중 아날로그 디지털 변환기(30)의 동적 범위를 벗어나 포화 레벨을 가지는 입력 신호의 신호 레벨(진폭, 세기, 크기 등)을 제한한다. 이와 같은 아날로그 신호 처리기(20)는 일반적으로 아날로그 디지털 변환기(20)의 전단에 배치되는 이득 제어 회로 및 리미터 회로로 구성된다.

그러나, 이득 제어 회로 및 리미터 회로에 의하여 입력 신호의 신호 레벨을 제한하는 경우, 입력 신호의 신호 레벨을 계속적으로 측정하고, 측정된 신호 레벨에 따라 이를 제한하기 위한 추가적인 신호 처리 시간이 소요되는 문제점이 있다. 또한, 리미터 회로의 경우 신호 제한으로 인한 신호 왜곡이 발생하는 문제점이 있다.

이에, 본 발명의 실시 예에 따른 신호 처리 장치 및 이를 이용한 신호 처리 방법은 추가적인 신호 처리 시간을 요구하지 않고 신호 왜곡을 최소화시킬 수 있는 기술적 특징을 제공하는 바, 이하에서 본 발명의 실시 예에 따른 신호 처리 장치 및 이를 이용한 신호 처리 방법에 대하여 상세하게 설명하기로 한다.

도 2는 본 발명의 실시 예에 따른 신호 처리 장치를 나타내는 도면이다. 또한, 도 3은 본 발명의 실시 예에 따른 제1 아날로그 디지털 변환부(300)를 나타내는 도면이고, 도 4는 본 발명의 실시 예에 따른 제2 아날로그 디지털 변환부(400)를 나타내는 도면이다.

도 2 내지 도 4를 참조하면, 본 발명의 실시 예에 따른 신호 처리 장치는, 아날로그 신호를 포함하는 입력 신호를 주 경로(M) 및 상기 주 경로(M)와 상이한 보조 경로(S)로 각각 출력하기 위한 신호 분기부(100); 상기 주 경로(M) 상에 병렬 배치되어, 입력 신호를 디지털 신호로 변환하는 복수 개의 아날로그 디지털 변환부; 상기 주 경로(M) 상에서 상기 신호 분기부(100)에 상기 복수 개의 아날로그 디지털 변환부를 선택적으로 연결하기 위한 메인 스위치(200); 상기 보조 경로(S)에 연결되어, 상기 입력 신호의 신호 레벨을 감지하기 위한 신호 감지부(600); 및 상기 신호 감지부(600)로부터 감지된 상기 입력 신호의 신호 레벨에 따라 상기 메인 스위치(200)의 연결을 제어하기 위한 제어부(500);를 포함한다.

본 발명의 실시 예에 따른 신호 처리 장치는 아날로그 신호를 수신하는 안테나(미도시)의 후단에 연결되어, 수신된 아날로그 신호를 포함하는 입력 신호를 디지털 신호로 변환 처리한다. 이하에서, 전단이라 함은 신호의 이동 경로 상에서 먼저 신호 처리되는 위치를 의미하며, 후단이라 함은 신호의 이동 경로 상에서 나중에 신호 처리되는 위치를 의미한다.

신호 분기부(100)는 아날로그 신호를 포함하는 입력 신호를 주 경로(M) 및 상기 주 경로(M)와 상이한 보조 경로(S)로 각각 출력한다. 여기서, 신호 분기부(100)는 입력 신호를 직접적으로 나누어 분배하는 분배기를 사용할 수도 있으나, 주 경로(M)로 출력되는 신호가 보조 경로(S)에 유입되는 것을 차단하기 위하여 방향성 결합기를 포함하는 것으로 구성할 수 있다.

방향성 결합기는 두 도파관을 적당히 조합시키거나 두개의 선로를 이격시켜서 신호를 방향에 따라서 분리할 때 사용하는 것으로, 신호 분기부(100)로 방향성 결합기를 사용함으로써 입력 신호는 방향성 결합기에 의하여 주 경로(M) 및 보조 경로(S)로 각각 출력되지만, 방향성 결합기를 지나 주 경로(M)로 출력되는 신호는 보조 경로(S)에 유입될 수 없게 된다. 이와 같이, 신호 분기부(100)로서 방향성 결합기를 사용함으로써, 주 경로(M)와 보조 경로(S) 간의 격리도를 향상시키고, 후술하는 신호 감지부(600)에 의하여 입력 신호의 정확한 신호 레벨을 감지할 수 있게 된다.

복수 개의 아날로그 디지털 변환부는 주 경로(M) 상에 병렬 배치되어 아날로그 신호를 포함하는 입력 신호를 디지털 신호로 변환한다. 즉, 복수 개의 아날로그 디지털 변환부는 주 경로(M) 상에 병렬로 배치되어 각각 아날로그 디지털 변환 경로를 형성하게 되고, 아날로그 디지털 변환 경로는 각각 신호 분기부(100)로부터 주 경로(M)로 출력되는 신호의 전달 경로를 형성한다.

여기서, 복수 개의 아날로그 디지털 변환부는 입력 신호의 신호 레벨을 감쇠시켜 변환하기 위한 제1 아날로그 디지털 변환부(300) 및 입력 신호의 신호 레벨을 증폭시켜 변환하기 위한 제2 아날로그 디지털 변환부(400)를 포함할 수 있다.

제1 아날로그 디지털 변환부(300)는 신호 분기부(100)로부터 출력되는 신호의 신호 레벨이 제1 아날로그 디지털 변환기(340)의 동적 범위를 벗어나는 경우(예를 들어 제1 아날로그 디지털 변환기(340)의 동적 범위에 속하는 최고 신호 레벨보다 큰 경우), 신호 분기부(100)로부터 출력되는 신호의 신호 레벨을 감쇠시킨 후 디지털 신호로 변환한다. 또한, 제2 아날로그 디지털 변환부(400)는 신호 분기부(100)로부터 출력되는 신호의 신호 레벨이 제2 아날로그 디지털 변환기(440)의 동적 범위를 벗어나는 경우(예를 들어 제2 아날로그 디지털 변환기(440)의 동적 범위에 속하는 최고 신호 레벨보다 작은 경우), 신호 분기부(100)로부터 출력되는 신호의 신호 레벨을 증폭시킨 후 디지털 신호로 변환한다.

이에, 제1 아날로그 디지털 변환부(300)는 신호 분기부(100)로부터 출력되는 신호의 신호 레벨을 감쇠시키기 위한 감쇠기(310) 및 상기 감쇠기(310)로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제1 아날로그 디지털 변환기(340)를 포함할 수 있다.

감쇠기(310)(attenuator)는 신호 분기부(100)로부터 출력되는 신호의 신호 레벨을 감쇠시킨다. 이와 같은 감쇠기(310)는 저항 회로 등으로 구성될 수 있으며, 신호의 파형을 변경하지 않고 신호 레벨(진폭, 세기, 크기 등)만을 감소시키는 다양한 구성이 적용될 수 있는 바, 이에 대한 상세한 설명은 생략하기로 한다.

감쇠기(310)의 후단에는 제1 필터(330)가 연결될 수 있다. 제1 필터(330)는 감쇠기(310)로부터 출력되는 신호에서 불요파를 제거하기 위한 것으로, 대역 통과 필터(BPF) 등을 사용할 수 있다.

제1 아날로그 디지털 변환기(340)는 감쇠기(310)로부터 신호 레벨이 감소되어 출력되는 신호를 디지털 신호로 변환한다. 제1 아날로그 디지털 변환기(340)는 제1 필터(330)의 후단에 연결될 수 있으며, 제1 아날로그 디지털 변환기(340)는 적어도 하나의 아날로그 디지털 컨버터(ADC) 소자로 구현될 수 있다.

또한, 본 발명의 실시 예에 따른 제1 아날로그 디지털 변환부(300)는 제1 아날로그 디지털 변환기(340)에 병렬로 배치되어 접지되는 제1 종단 회로(350) 및 상기 감쇠기(310)에 제1 아날로그 디지털 변환기(340) 또는 상기 제1 종단 회로(350)를 선택적으로 연결하기 위한 제1 스위치(320)를 더 포함할 수 있다. 여기서, 제1 종단 회로(350)는 제1 스위치(320)의 일 단자를 접지시키기 위한 구성으로 50Ω의 종단 저항을 갖도록 구성될 수 있다.

이와 같이 제1 아날로그 디지털 변환부(300)가 제1 종단 회로(350) 및 제1 스위치(320)를 더 포함하는 경우, 제어부(500)는 신호 분기부(100)에 제2 아날로그 디지털 변환부(400)를 연결하고, 감쇠기(310)에 상기 제1 종단 회로(350)가 연결되도록 메인 스위치(200) 및 제1 스위치(320)를 제어할 수 있는데, 이와 같은 동작과 관련하여는 도 5를 참조하여 후술하기로 한다.

한편, 제2 아날로그 디지털 변환부(400)는 신호 분기부(100)로부터 출력되는 신호의 신호 레벨을 증폭시키기 위한 증폭기(410) 및 상기 증폭기(410)로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제2 아날로그 디지털 변환기(440)를 포함할 수 있다.

증폭기(410)(amplifier)는 신호 분기부(100)로부터 출력되는 신호의 신호 레벨을 증폭시킨다. 이와 같은 증폭기(410)는 OP-AMP, 트랜지스터 등으로 구성될 수 있으며, 신호의 파형을 변경하지 않고 신호 레벨(진폭, 세기, 크기 등)만을 증가시키는 다양한 구성이 적용될 수 있는 바, 이에 대한 상세한 설명은 생략하기로 한다.

증폭기(410)의 후단에는 제2 필터(430)가 연결될 수 있다. 제2 필터(430)는 증폭기(410)로부터 출력되는 신호에서 불요파를 제거하기 위한 것으로, 제1 필터(330)와 동일하게 대역 통과 필터(BPF) 등을 사용할 수 있다.

제2 아날로그 디지털 변환기(440)는 증폭기(410)로부터 신호 레벨이 증가되어 출력되는 신호를 디지털 신호로 변환한다. 제1 아날로그 디지털 변환기(340)는 제1 필터(330)의 후단에 연결될 수 있으며, 제2 아날로그 디지털 변환기(440)는 제1 아날로그 디지털 변환기(340)와 동일하게 적어도 하나의 아날로그 디지털 컨버터(ADC) 소자로 구현될 수 있다. 여기서, 제1 아날로그 디지털 변환기(340)와 제2 아날로그 디지털 변환기(440)는 동일한 구성이거나 유사한 성능을 가지는 구성일 수 있다.

또한, 본 발명의 실시 예에 따른 제2 아날로그 디지털 변환부(400)는 제2 아날로그 디지털 변환기(440)에 병렬로 배치되어 접지되는 제2 종단 회로(450) 및 상기 증폭기(410)에 제2 아날로그 디지털 변환기(440) 또는 상기 제2 종단 회로(450)를 선택적으로 연결하기 위한 제2 스위치(420)를 더 포함할 수 있다. 여기서, 제2 종단 회로(450)는 제2 스위치(420)의 일 단자를 접지시키기 위한 구성으로 제1 종단 회로(350)와 동일하게 50Ω의 종단 저항을 갖도록 구성될 수 있다.

이와 같이 제2 아날로그 디지털 변환부(400)가 제2 종단 회로(450) 및 제2 스위치(420)를 더 포함하는 경우, 제어부(500)는 신호 분기부(100)에 제1 아날로그 디지털 변환부(300)를 연결하고, 증폭기(410)에 상기 제2 종단 회로(450)가 연결되도록 메인 스위치(200) 및 제2 스위치(420)를 제어할 수 있는데, 이와 같은 동작과 관련하여는 도 6을 참조하여 후술하기로 한다.

메인 스위치(200)는 주 경로(M) 상에서 신호 분기부(100)에 전술한 복수 개의 아날로그 디지털 변환부를 선택적으로 연결한다. 즉, 메인 스위치(200)는 복수 개의 아날로그 디지털 변환부에 의하여 형성되는 복수 개의 아날로그 디지털 변환 경로에 대하여 신호 분기부(100)로부터 출력되는 신호의 전달 경로를 선택한다.

신호 감지부(600)는 보조 경로(S)에 연결되어 입력 신호의 신호 레벨을 감지한다. 여기서, 신호 감지부(600)는 다이오드 등으로 구성되어 보조 경로(S)로 출력되는 신호의 신호 레벨을 전압 값으로 변환하여 수신 신호 강도 지수(RSSI: Received Signal Strength Indicator)로 출력할 수 있다.

제어부(500)는 상기 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨에 따라 전술한 메인 스위치(200)의 연결을 제어한다. 즉, 제어부(500)는 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨에 따라 복수 개의 아날로그 디지털 변환부 중 하나를 선택하여 주경로로 출력되는 신호를 디지털 신호로 변환한다.

여기서, 제어부(500)는 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨이 제1 임계 값보다 큰 경우 입력 신호의 신호 레벨을 감쇠시켜 변환하기 위한 제1 아날로그 디지털 변환부(300)를 선택하여, 제1 아날로그 디지털 변환 경로를 따라 입력 신호가 전송되도록 할 수 있다. 반면, 제어부(500)는 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨이 제2 임계 값보다 작은 경우 입력 신호의 신호 레벨을 증폭시켜 변환하기 위한 제2 아날로그 디지털 변환부(400)를 선택하여, 제2 아날로그 디지털 변환 경로를 따라 입력 신호가 전송되도록 할 수 있다.

여기서, 제1 임계 값은 제2 임계 값보다 작을 수 있으며, 제1 아날로그 디지털 변환부(300)를 경유하기 위한 입력 신호의 신호 레벨 범위와 제2 아날로그 디지털 변환부(400)를 경유하기 위한 입력 신호의 신호 레벨 범위를 일부 겹치도록 설계함으로써 신호 손실이 발생하지 않도록 할 수 있다. 이와 같이 제1 아날로그 디지털 변환부(300)를 경유하기 위한 입력 신호의 신호 레벨 범위와 제2 아날로그 디지털 변환부(400)를 경유하기 위한 입력 신호의 신호 레벨 범위가 중첩되는 경우 중첩 영역에 포함되는 신호 레벨을 가지는 입력 신호는 제1 아날로그 디지털 변환부(300) 또는 제2 아날로그 디지털 변환부(400)를 경유하여 전송되도록 설정할 수 있다.

또한, 제어부(500)는 제1 아날로그 디지털 변환부(300) 또는 제2 아날로그 디지털 변환부(400)에 의하여 변환된 디지털 신호로부터 원하는 정보(Data)를 추출할 수 있다. 즉, 제어부(500)는 제1 아날로그 디지털 변환부(300) 및 제2 아날로그 디지털 변환부(400) 각각의 후단에 연결되어 아날로그 신호를 포함하는 입력 신호로부터 변환된 디지털 신호를 입력받아 처리 즉, 정보(Data)를 추출할 수 있다.

이하에서, 본 발명의 실시 예에 따른 신호 처리 장치가 동작하는 모습에 대하여 상세하게 설명하기로 한다.

도 5는 주 경로(M) 상에서 신호 분기부(100)에 제1 아날로그 디지털 변환부(300)가 연결되는 모습을 나타내는 도면이고, 도 6은 주 경로(M) 상에서 신호 분기부(100)에 제2 아날로그 디지털 변환부(400)가 연결되는 모습을 나타내는 도면이다.

도 5를 참조하면, 먼저 제1 임계값 이상의 신호 레벨을 가지는 강전계 신호가 입력 신호로 입력되면, 입력 신호는 신호 분기부(100)에 의하여 주 경로(M) 및 주 경로(M)와 상이한 보조 경로(S)로 각각 출력된다.

여기서, 제어부(500)는 입력 신호의 신호 레벨이 제1 임계 값보다 크므로, 메인 스위치(200)를 제1 아날로그 디지털 변환부(300)에 연결한다. 또한, 제어부(500)는 제1 스위치(320)를 제1 필터(330)를 통해 제1 아날로그 디지털 변환기(340)에 연결한다. 이와 같이 제어부(500)가 메인 스위치(200) 및 제1 스위치(320)를 제어하여, 주 경로(M)로 출력되는 입력 신호는 그 신호 레벨이 감쇠되어 디지털 신호로 변환되게 된다.

또한, 제어부(500)는 제1 스위치(320)를 제1 필터(330)를 통해 제1 아날로그 디지털 변환기(340)에 연결함과 동시에 제2 스위치(420)를 제2 종단 회로(450)에 연결할 수 있다. 이와 같이 제2 아날로그 디지털 변환부(400)에 포함되는 제2 스위치(420)를 제2 종단 회로(450)에 연결함으로써 제1 아날로그 디지털 변환 경로를 따라 전송되는 강전계 신호가 제2 아날로그 디지털 변환 경로로 누설되어 제2 아날로그 디지털 변환기(440)에 유입되는 것을 방지할 수 있다.

한편, 제1 아날로그 디지털 변환기(340)는 제1 필터(330)를 거쳐 입력되는 신호를 디지털 신호로 변환한다. 이때, 입력 신호는 감쇠기(310)를 통하여 신호 레벨이 감소되었으나 여전히 그 신호 레벨이 제1 아날로그 디지털 변환기(340)의 동적 범위를 벗어난 값을 가질 수 있다. 즉, 입력 신호의 신호 레벨은 감쇠기(310)를 통한 경우에도 제1 아날로그 디지털 변환기(340)의 동적 범위의 속하는 최고 신호 레벨보다 큰 값을 가질 수 있다. 이 경우, 제1 아날로그 디지털 변환기(340)는 제1 아날로그 디지털 변환기(340)의 포화 여부를 나타내는 제1 오버플로우 비트(OVF1)를 제어부(500)에 전달할 수 있다. 즉, 제1 아날로그 디지털 변환기(340)에 최고 신호 레벨보다 큰 값을 가지는 신호가 입력되면, 제어부(500)에 전달되는 제1 오버플로우 비트(OVF1)가 활성화되며, 이 경우 제어부(500)는 감쇠기(310)의 감쇠량을 증가시켜 입력 신호의 신호 레벨을 보다 큰 폭으로 감쇠시킨다. 이와 같이, 제1 아날로그 디지털 변환기(340)의 포화 여부를 제1 오버플로우 비트(OVF1)를 이용하여 판단함으로써 입력 신호의 신호 레벨을 전달 경로 상에서 지속적으로 측정할 필요가 없어, 신호 처리 시간을 최소화할 수 있게 된다.

도 6을 참조하면, 전술한 바와 반대로 제2 임계값 이하의 신호 레벨을 가지는 약전계 신호가 입력 신호로 입력되면, 입력 신호는 신호 분기부(100)에 의하여 주 경로(M) 및 주 경로(M)와 상이한 보조 경로(S)로 각각 출력된다.

여기서, 제어부(500)는 입력 신호의 신호 레벨이 제2 임계 값보다 작으므로, 메인 스위치(200)를 제2 아날로그 디지털 변환부(400)에 연결한다. 또한, 제어부(500)는 제2 스위치(420)를 제2 필터(430)를 통해 제2 아날로그 디지털 변환기(440)에 연결한다. 이와 같이 제어부(500)가 메인 스위치(200) 및 제2 스위치(420)를 제어하여, 주 경로(M)로 출력되는 입력 신호는 그 신호 레벨이 증폭되어 디지털 신호로 변환되게 된다.

또한, 제어부(500)는 제2 스위치(420)를 제2 필터(430)를 통해 제2 아날로그 디지털 변환기(440)에 연결함과 동시에 제1 스위치(320)를 제1 종단 회로(350)에 연결할 수 있다. 이와 같이 제1 아날로그 디지털 변환부(300)에 포함되는 제1 스위치(320)를 제1 종단 회로(350)에 연결함으로써 제2 아날로그 디지털 변환 경로를 따라 전송되는 약전계 신호가 증폭되어 제1 아날로그 디지털 변환 경로로 누설되어 제1 아날로그 디지털 변환기(340)에 유입되는 것을 방지할 수 있다.

한편, 제2 아날로그 디지털 변환기(440)는 제2 필터(430)를 거쳐 입력되는 신호를 디지털 신호로 변환한다. 이때, 입력 신호는 증폭기(410)를 통하여 신호 레벨이 증폭되었으나 여전히 그 신호 레벨이 제2 아날로그 디지털 변환기(440)의 동적 범위를 벗어난 값을 가질 수 있다. 즉, 입력 신호의 신호 레벨은 증폭기(410)를 통한 경우에도 제2 아날로그 디지털 변환기(440)의 동적 범위의 속하는 최저 신호 레벨보다 작은 값을 가질 수 있다. 이 경우, 제2 아날로그 디지털 변환기(440)는 제2 아날로그 디지털 변환기(440)의 포화 여부를 나타내는 제2 오버플로우 비트(OVF2)를 제어부(500)에 전달할 수 있다. 즉, 제2 아날로그 디지털 변환기(440)에 최저 신호 레벨보다 작은 값을 가지는 신호가 입력되면, 제어부(500)에 전달되는 제2 오버플로우 비트(OVF2)가 활성화되며, 이 경우 제어부(500)는 증폭기(410)의 증폭량을 증가시켜 입력 신호의 신호 레벨을 보다 큰 폭으로 증가시킨다. 이와 같이, 제2 아날로그 디지털 변환기(440)의 포화 여부를 제2 오버플로우 비트(OVF2)를 이용하여 판단함으로써 입력 신호의 신호 레벨을 전달 경로 상에서 지속적으로 측정할 필요가 없어, 신호 처리 시간을 최소화할 수 있게 된다.

이하에서, 본 발명의 실시 예에 따른 신호 처리 방법에 대하여 설명하기로 한다. 이에 있어서, 본 발명의 실시 예에 따른 신호 처리 장치와 관련하여 전술한 내용과 중복되는 설명은 생략하기로 한다.

도 7은 본 발명의 실시 예에 따른 신호 처리 방법을 나타내는 도면이다.

도 7을 참조하면, 본 발명의 실시 예에 따른 신호 처리 방법은, 아날로그 신호를 포함하는 입력 신호를 주 경로(M) 및 상기 주 경로(M)와 상이한 보조 경로(S)로 각각 출력하는 과정(S100); 상기 보조 경로(S)로부터 출력되는 입력 신호의 신호 레벨을 감지하는 과정(S200); 상기 감지된 입력 신호의 신호 레벨에 따라, 상기 주 경로(M) 상에 병렬 배치되는 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정(S300); 및 상기 선택된 아날로그 디지털 변환 경로를 경유하여 입력 신호를 디지털 신호로 변환하는 과정(S400);을 포함한다.

입력 신호를 주 경로(M) 및 상기 주 경로(M)와 상이한 보조 경로(S)로 출력하는 과정(S100)은 아날로그 신호를 포함하는 입력 신호를 신호 분기부(100)에 의하여 주 경로(M) 및 상기 주 경로(M)와 상이한 보조 경로(S)로 각각 출력한다. 여기서, 신호 분기부(100)는 입력 신호를 직접적으로 나누어 분배하는 분배기를 사용할 수도 있으나, 주 경로(M)로 출력되는 신호가 보조 경로(S)에 유입되는 것을 차단하기 위하여 방향성 결합기를 포함할 수 있음은 전술한 바와 같다.

입력 신호의 신호 레벨을 감지하는 과정(S200)은 신호 분기부(100)에 의하여 보조 경로(S)로 출력되는 입력 신호의 신호 레벨을 신호 감지부(600)를 통하여 감지한다. 여기서, 입력 신호의 신호 레벨을 감지하는 과정(S200)은 상기 입력 신호의 신호 레벨을 전압 값으로 변환하여 수신 신호 강도 지수(RSSI: Received Signal Strength Indicator)로 출력할 수 있다.

복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정(S300)은 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨에 따라 주 경로(M) 상에 병렬 배치되는 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택한다.

여기서, 복수 개의 아날로그 디지털 변환 경로는 주 경로(M) 상에 병렬 배치되어 아날로그 신호를 포함하는 입력 신호를 디지털 신호로 변환하기 위한 경로를 의미하며, 복수 개의 아날로그 디지털 변환 경로에는 각각 복수 개의 아날로그 디지털 변환부가 배치되어 입력 신호를 디지털 신호로 변환한다.

여기서, 복수 개의 아날로그 디지털 변환 경로는 입력 신호의 신호 레벨을 감쇠시키기 위한 감쇠기(310)와, 상기 감쇠기(310)로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제1 아날로그 디지털 변환기(340)가 순차적으로 배치되는 제1 아날로그 디지털 변환 경로 및 입력 신호의 신호 레벨을 증폭시키기 위한 증폭기(410)와, 상기 증폭기(410)로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제2 아날로그 디지털 변환기(440)가 순차적으로 배치되는 제2 아날로그 디지털 변환 경로를 포함할 수 있다.

또한, 감쇠기(310)와 제1 아날로그 디지털 변환기(340) 사이에는 제1 필터(330)가 배치될 수 있고, 증폭기(410)와 제2 아날로그 디지털 변환기(440) 사이에는 제2 필터(430)가 배치될 수 있으며, 제1 아날로그 디지털 변환 경로 및 제2 아날로그 디지털 변환 경로에 배치되는 각 구성과 관련하여는 본 발명의 실시 예에 따른 신호 처리 장치와 관련하여 전술한 바와 동일한 바, 중복되는 설명은 생략하기로 한다.

여기서, 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정(S300)은 입력 신호의 신호 레벨이 제1 임계 값보다 큰 경우 상기 제1 아날로그 디지털 변환 경로를 선택하고, 입력 신호의 신호 레벨이 제2 임계 값보다 작은 경우 상기 제2 아날로그 디지털 변환 경로를 선택할 수 있다.

즉, 제어부(500)는 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨이 제1 임계 값보다 큰 경우 입력 신호의 신호 레벨을 감쇠시켜 변환하기 위한 제1 아날로그 디지털 변환부(300)를 선택하여, 제1 아날로그 디지털 변환 경로를 따라 입력 신호가 전송되도록 할 수 있다. 반면, 제어부(500)는 신호 감지부(600)로부터 감지된 입력 신호의 신호 레벨이 제2 임계 값보다 큰 경우 입력 신호의 신호 레벨을 증폭시켜 변환하기 위한 제2 아날로그 디지털 변환부(400)를 선택하여, 제2 아날로그 디지털 변환 경로를 따라 입력 신호가 전송되도록 할 수 있다.

여기서, 제1 임계 값은 제2 임계 값보다 작을 수 있으며, 제1 아날로그 디지털 변환부(300)를 경유하기 위한 입력 신호의 신호 레벨 범위와 제2 아날로그 디지털 변환부(400)를 경유하기 위한 입력 신호의 신호 레벨 범위를 일부 겹치도록 설계함으로써 신호 손실이 발생하지 않도록 할 수 있음은 전술한 바와 같다.

입력 신호를 디지털 신호로 변환하는 과정(S400)은 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정(S300)에서 선택된 아날로그 디지털 변환 경로를 경유하여 입력 신호를 디지털 신호로 변환한다. 즉, 입력 신호를 디지털 신호로 변환하는 과정(S400)에서는 제1 아날로그 디지털 변환 경로 또는 제2 아날로그 디지털 변환 경로를 통하여 입력 신호를 감쇠 또는 증폭하여 디지털 신호로 변환하게 된다.

여기서, 입력 신호를 디지털 신호로 변환하는 과정(S400)은 상기 아날로그 디지털 변환 경로를 선택하는 과정(S300)에서 상기 제1 아날로그 디지털 변환 경로를 선택한 경우 상기 증폭기(410)를 접지에 연결하고, 상기 아날로그 디지털 변환 경로를 선택하는 과정(S300)에서 상기 제2 아날로그 디지털 변환 경로를 선택한 경우 상기 감쇠기(310)를 접지에 연결할 수 있다.

이에 의하여, 제1 아날로그 디지털 변환 경로를 따라 전송되는 강전계 신호가 제2 아날로그 디지털 변환 경로로 누설되거나, 제2 아날로그 디지털 변환 경로를 따라 전송되는 약전계 신호가 증폭되어 제2 아날로그 디지털 변환 경로로 누설되는 것을 방지할 수 있음은 전술한 바와 같다.

또한, 입력 신호를 디지털 신호로 변환하는 과정(S400)은 상기 제1 아날로그 디지털 변환기(340)로 입력되는 신호가 상기 제1 아날로그 디지털 변환기(340)의 동적 범위를 벗어나는 경우 상기 감쇠기(310)의 감쇠량을 증가시키고, 상기 제2 아날로그 디지털 변환기(440)로 입력되는 신호가 상기 제2 아날로그 디지털 변환기(440)의 동적 범위를 벗어나는 경우 상기 증폭기(410)의 증폭량을 증가시킬 수 있다.

즉, 입력 신호는 감쇠기(310) 또는 증폭기(410)를 통하여 신호 레벨이 감소 또는 증가되었으나 여전히 그 신호 레벨이 감쇠기(310) 및 증폭기(410)에 각각 연결되는 제1 아날로그 디지털 변환기(340) 및 제2 아날로그 디지털 변환기(440)의 동적 범위를 벗어난 값을 가질 수 있다. 이에, 제1 아날로그 디지털 변환기(340) 및 제2 아날로그 디지털 변환기(440)는 그 동적 범위를 벗어난 신호 레벨을 가지는 신호가 입력되는 경우 제어부(500)로 제공되는 제1 오버플로우 비트(OVF1) 및 제2 오버플로우 비트(OVF2)를 활성화시킬 수 있다. 따라서, 제1 아날로그 디지털 변환기(340) 및 제2 아날로그 디지털 변환기(440)의 포화 여부를 제1 오버플로우 비트(OVF1) 및 제2 오버플로우 비트(OVF2)를 이용하여 판단함으로써 입력 신호의 신호 레벨을 전달 경로 상에서 지속적으로 측정할 필요가 없게 되고, 신호 처리 시간을 최소화할 수 있게 된다.

이와 같이, 본 발명의 실시 예에 따른 신호 처리 장치 및 이를 이용한 신호 처리 방법에 의하면, 아날로그 신호를 포함하는 입력 신호가 전달되는 경로를 메인 스위치(200)부에 의하여 선택하여 디지털 신호로 변환함으로써 채널간 간섭에 의한 성능 저하 및 경로 선택의 오류를 방지할 수 있다.

뿐만 아니라, 본 발명의 실시 예에 따른 신호 처리 장치 및 이를 이용한 신호 처리 방법에 의하면, 입력 신호의 신호 레벨을 감쇠시키기 위한 감쇠기(310) 및 입력 신호의 신호 레벨을 증폭시키기 위한 증폭기(410)의 이득을 실시간으로 제어하여 구성 부품들의 포화에 따른 성능 열화를 방지할 수 있다.

상기에서, 본 발명의 바람직한 실시 예가 특정 용어들을 사용하여 설명 및 도시되었지만 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이며, 본 발명의 실시 예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시 예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안 되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.

100: 신호 분기부 200: 메인 스위치
300: 제1 아날로그 디지털 변환부 310: 감쇠기
320: 제1 스위치 330: 제1 필터
340: 제1 아날로그 디지털 변환기 350: 제1 종단 회로
400: 제2 아날로그 디지털 변환부 410: 증폭기
420: 제2 스위치 430: 제2 필터
440: 제2 아날로그 디지털 변환기 450: 제2 종단 회로
500: 제어부 600: 신호 감지부

Claims

아날로그 신호를 포함하는 입력 신호를 주 경로 및 상기 주 경로와 상이한 보조 경로로 각각 출력하는 과정;
상기 보조 경로로부터 출력되는 입력 신호의 신호 레벨을 감지하는 과정;
상기 감지된 입력 신호의 신호 레벨에 따라, 상기 주 경로 상에 병렬 배치되는 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정; 및
상기 선택된 아날로그 디지털 변환 경로를 경유하여 입력 신호를 디지털 신호로 변환하는 과정;을 포함하고,
상기 복수 개의 아날로그 디지털 경로는,
상기 입력 신호의 신호 레벨을 감쇠시키기 위한 감쇠기와, 상기 감쇠기로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제1 아날로그 디지털 변환기가 순차적으로 배치되는 제1 아날로그 디지털 변환 경로; 및
상기 입력 신호의 신호 레벨을 증폭시키기 위한 증폭기와, 상기 증폭기로부터 출력되는 신호를 디지털 신호로 변환하기 위한 제2 아날로그 디지털 변환기가 순차적으로 배치되는 제2 아날로그 디지털 변환 경로;를 포함하며,
상기 입력 신호를 디지털 신호로 변환하는 과정은,
상기 제1 아날로그 디지털 변환기로 입력되는 신호가 상기 제1 아날로그 디지털 변환기의 동적 범위 내의 최고 신호 레벨보다 큰 값을 가지는 경우, 제1 오버플로우 비트를 활성화시키고,
상기 제2 아날로그 디지털 변환기로 입력되는 신호가 상기 제2 아날로그 디지털 변환기의 동적 범위 내의 최저 신호 레벨보다 작은 값을 가지는 경우, 제2 오버플로우 비트를 활성화시키며,
상기 제1 오버플로우 비트가 활성화되는 경우 상기 감쇠기의 감쇠량을 증가시키고, 상기 제2 오버플로우 비트가 활성화되는 경우 상기 증폭기의 증폭량을 증가시키는 신호 처리 방법.
청구항 1에 있어서,
상기 입력 신호의 신호 레벨을 감지하는 과정은,
상기 입력 신호의 신호 레벨을 전압 값으로 변환하여 수신 신호 강도 지수(RSSI: Received Signal Strength Indicator)로 출력하는 신호 처리 방법.
삭제
청구항 1에 있어서,
상기 복수 개의 아날로그 디지털 변환 경로 중 하나를 선택하는 과정은,
상기 입력 신호의 신호 레벨이 제1 임계 값보다 큰 경우 상기 제1 아날로그 디지털 변환 경로를 선택하고,
상기 입력 신호의 신호 레벨이 상기 제1 임계 값보다 큰 제2 임계 값보다 작은 경우 상기 제2 아날로그 디지털 변환 경로를 선택하며,
상기 입력 신호의 신호 레벨이 상기 제1 임계 값 내지 상기 제2 임계 값의 범위 내인 경우 상기 제1 아날로그 디지털 변환 경로 및 상기 제2 아날로그 디지털 변환 경로 중 어느 하나를 선택하는 신호 처리 방법.
삭제
청구항 1에 있어서,
상기 입력 신호를 디지털 신호로 변환하는 과정은,
상기 아날로그 디지털 변환 경로를 선택하는 과정에서 상기 제1 아날로그 디지털 변환 경로를 선택한 경우, 상기 증폭기를 접지에 연결하고,
상기 아날로그 디지털 변환 경로를 선택하는 과정에서 상기 제2 아날로그 디지털 변환 경로를 선택한 경우, 상기 감쇠기를 접지에 연결하는 신호 처리 방법.
삭제