KR102022658B1 - 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법 - Google Patents

절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR102022658B1
KR102022658B1 KR1020120114133A KR20120114133A KR102022658B1 KR 102022658 B1 KR102022658 B1 KR 102022658B1 KR 1020120114133 A KR1020120114133 A KR 1020120114133A KR 20120114133 A KR20120114133 A KR 20120114133A KR 102022658 B1 KR102022658 B1 KR 102022658B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
mask
mask pattern
layer
Prior art date
Application number
KR1020120114133A
Other languages
English (en)
Other versions
KR20140047872A (ko
Inventor
허정훈
최주원
이준희
김창연
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120114133A priority Critical patent/KR102022658B1/ko
Priority to CN201380053692.XA priority patent/CN104737310B/zh
Priority to DE112013004996.1T priority patent/DE112013004996T5/de
Priority to PCT/KR2013/009055 priority patent/WO2014061940A1/en
Priority to US14/053,098 priority patent/US9111840B2/en
Priority to TW102137139A priority patent/TWI636583B/zh
Publication of KR20140047872A publication Critical patent/KR20140047872A/ko
Priority to US14/796,421 priority patent/US9537045B2/en
Application granted granted Critical
Publication of KR102022658B1 publication Critical patent/KR102022658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

절연 구조체를 갖는 반도체 소자 및 그것을 제조하는 방법이 개시된다. 이 반도체 소자는, 기판; 기판 상에 위치하는 질화갈륨 계열의 반도체 적층체; 및 기판과 반도체 적층체 사이에 위치하여, 반도체 적층체를 기판으로부터 절연시키는 절연 구조체를 포함한다. 또한, 절연 구조체는, 마스크 영역과 개구부 영역을 갖는 마스크 패턴; 및 마스크 패턴의 개구부 영역에 위치하는 공동을 포함한다. 이에 따라, 상기 반도체 적층체는 마스크 패턴과 공동에 의해 상기 기판으로부터 전기적으로 절연될 수 있다.

Description

절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법{SEMICONDUCTOR DEVICE HAVING INSULATION STRUCTURE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 소자 및 그것을 제조하는 방법에 관한 것으로, 반도체 적층체를 기판으로부터 절연시키는 절연 구조체를 갖는 반도체 소자 및 그것을 제조하는 방법에 관한 것이다.
질화갈륨계 화합물 반도체는 가시광 및 자외선 발광 소자나 고출력 전자 소자 등에 사용되고 있다. 질화갈륨계 화합물 반도체층은 통상 MBE, MOCVD 또는 HVPE 등의 성장 기술을 사용하여 기판 상에 성장된다.
일반적으로 질화갈륨계 화합물 반도체는 사파이어 기판과 같은 이종 기판 상에서 성장된다. 반도체 적층체가 사파이어 기판 상에 성장되며, 반도체 적층체를 이용하여 다양한 반도체 소자가 제조될 수 있다.
최근, 고전압에서 구동하기 위해 배선을 이용하여 단일 기판 상에서 복수의 반도체 적층체를 직렬 연결한 발광 소자가 사용되고 있다. 이러한 발광 소자는, 일반적으로 절연 기판인 사파이어 기판을 성장 기판으로 사용하여 형성된다. 따라서, 반도체 적층체들 사이의 전기적 절연은 성장 기판 상에 성장된 반도체층들을 기판이 노출되도록 패터닝함으로써 상대적으로 쉽게 달성될 수 있다.
그러나, 사파이어 기판 상에서 성장된 반도체 적층체는 상대적으로 높은 결정 결함 밀도를 갖는다. 더욱이, c면을 성장면으로 갖는 사파이어 기판 상에서 C축 방향으로 성장된 질화갈륨계 화합물 반도체는 자발 분극 및 압전 분극에 의한 극성을 나타내며, 따라서 전자와 정공의 재결합율이 낮아져 발광 효율 개선에 한계가 있다.
사파이어 기판의 한계를 극복하기 위해, 최근에는 질화갈륨 기판을 성장 기판으로 사용하여 질화갈륨계 화합물 반도체를 성장시키는 기술이 개발되고 있다. 동종 기판인 질화갈륨 기판을 성장기판으로 사용하기 때문에 결정 결함 밀도를 대폭적으로 낮출 수 있다. 나아가, 비극성 또는 반극성 질화갈륨 기판을 성장 기판으로 사용할 경우, 결정 품질이 양호한 비극성 또는 반극성 질화갈륨계 화합물 반도체를 성장시킬 수 있어 분극에 의한 문제를 해결할 수 있다.
그러나, 질화갈륨 기판은 사파이어 기판과 달리 전기 전도성을 갖는다. 질화갈륨 기판의 제조 방법을 제어하여 상대적으로 고저항의 질화갈륨 기판을 제조하더라도, 반도체 적층체에 비해 질화갈륨 기판이 매우 두껍기 때문에 질화갈륨 기판을 통한 전류 누설을 무시할 수 없다. 따라서, 질화갈륨 기판과 같은 전기 전도성 기판 상에서 복수의 반도체 적층체를 직렬 연결하기 위해서는, 복수의 반도체 적층체와 기판을 절연시킬 필요가 있다.
질화갈륨 기판과 반도체 적층체를 절연시키기 위해 p형 불순물이 카운터 도핑된 질화갈륨계 반절연층이 사용될 수 있다. 그러나, p형 불순물을 카운터 도핑하는 것으로는 균일한 절연층을 형성하는데 한계가 있다. 더욱이, 반절연층은 전류를 완전히 차단하지 못하므로, 반절연층을 통한 전류 누설이 쉽게 발생될 수 있다.
본 발명이 해결하고자 하는 과제는, 반도체 적층체를 기판으로부터 절연시킬 수 있는 새로운 절연 구조를 갖는 반도체 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반도체 적층체로부터 기판으로의 전류 누설을 차단할 수 있는 반도체 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, GaN 기판을 성장기판으로 사용하여 서로 직렬 연결된 복수의 반도체 적층체를 갖는 반도체 소자, 특히 발광 소자를 제공하는 것이다.
본 발명의 일 태양에 따른 반도체 소자는, 기판; 상기 기판 상에 위치하는 질화갈륨 계열의 반도체 적층체; 및 상기 기판과 상기 반도체 적층체 사이에 위치하여, 상기 반도체 적층체를 상기 기판으로부터 절연시키는 절연 구조체를 포함한다. 또한, 상기 절연 구조체는, 마스크 영역과 개구부 영역을 갖는 마스크 패턴; 및 상기 마스크 패턴의 개구부 영역에 위치하는 공동을 포함한다. 이에 따라, 상기 반도체 적층체는 마스크 패턴과 공동에 의해 상기 기판으로부터 전기적으로 절연될 수 있다.
한편, 상기 반도체 소자는 상기 절연 구조체와 상기 기판 사이에 위치하는 질화갈륨 계열의 희생층을 더 포함할 수 있다. 또한, 상기 공동의 일부는 상기 마스크 영역과 상기 희생층 사이에 위치할 수 있다. 한편, 상기 희생층은 1E17/cm3 내지 1E19/cm3 범위 내의 Si 도핑 농도를 가질 수 있다. 따라서, 상기 반도체 적층체는 상기 마스크 패턴과 상기 공동에 의해 상기 희생층으로부터 전기적으로 절연되며, 결과적으로, 상기 기판으로부터 전기적으로 절연된다.
상기 기판은 질화갈륨 계열의 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않는다. 본 발명은 상기 기판이 도전성인 경우에 특히 유용하나, 상기 기판이 비도전성인 경우에도 적용될 수 있다. 특히, 상기 기판은 극성, 비극성 또는 반극성의 질화갈륨 기판일 수 있다.
상기 마스크 패턴은 절연물질로 형성되며, 예컨대, SiO2, SiN, MgO, TaO, TiO2 또는 이들의 조합으로 형성될 수 있다.
상기 마스크 패턴은 마스크 영역이 특정 형상을 갖는 양각 패턴 또는 개구부 영역이 특정 형상을 갖는 음각 패턴일 수 있다. 예컨대, 상기 마스크 영역이 스트라이프, 원형, 직사각형, 마름모 또는 육각형 형상일 수 있으며, 또는, 개구부 영역이 원형, 직사각형, 마름모 또는 육각형 형상일 수 있다.
상기 반도체 소자는 발광 소자일 수 있으나, 본 발명은 발광 소자에 한정되는 것은 아니다. 기판으로부터 전기적으로 절연된 반도체 적층체를 이용하는 다양한 전자 소자에 또한 적용될 수 있다.
한편, 상기 기판 상에 복수의 반도체 적층체가 위치할 수 있으며, 상기 절연 구조체는 상기 기판과 상기 복수의 반도체 적층체 사이에 위치할 수 있다. 이에 따라, 상기 복수의 반도체 적층체가 상기 기판으로부터 전기적으로 절연된다.
한편, 상기 반도체 소자는, 상기 복수의 반도체 적층체를 서로 직렬 연결하는 적어도 하나의 배선을 더 포함할 수 있다. 따라서, 고전압하에서 구동되는 반도체 적층체의 직렬 어레이가 형성될 수 있다.
몇몇 실시예들에 있어서, 절연층이 상기 배선과 상기 기판 사이에 개재되어 상기 기판으로부터 상기 배선을 절연시킬 수 있다. 또한, 상기 절연층은 상기 반도체 적층체의 측면을 덮어 상기 배선에 의해 반도체 적층체들이 단락되는 것을 방지할 수 있다.
다른 실시예들에 있어서, 상기 반도체 소자는, 상기 복수의 반도체 적층체 사이에서 상기 마스크 패턴과 동일 레벨에 위치하는 분리마스크를 더 포함할 수 있다. 상기 분리마스크는 상기 배선 하부에 위치하며, 상기 배선과 상기 기판을 절연시킨다. 나아가, 상기 분리 마스크는 상기 마스크 패턴과 동일한 물질로 형성될 수 있다.
본 발명의 다른 태양에 따르면, 성장 기판 및 성장 기판으로부터 절연된 반도체 적층체를 갖는 반도체 소자 제조 방법이 제공된다. 이 방법은, 성장 기판을 준비하고; 상기 성장 기판 상에 희생층 및 마스크 패턴을 형성하되, 상기 마스크 패턴은 마스크 영역과 개구부 영역을 갖고, 상기 희생층은 상기 마스크 패턴의 개구부 영역에 노출되고; 전기화학식각(ECE)을 이용하여 상기 희생층을 식각하고; 상기 마스크 패턴을 덮는 질화갈륨계 반도체 적층체를 성장하는 것을 포함한다.
전기화학식각을 이용함으로써 상기 희생층에 공동이 형성될 수 있으며, 따라서 마스크 패턴과 공동에 의해 상기 반도체 적층체를 성장 기판으로부터 전기적으로 절연시킬 수 있다.
한편, 상기 마스크 패턴은 상기 희생층 상에 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 반도체 적층체를 형성하는 동안, 상기 희생층에 공동이 형성될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 상기 반도체 적층체를 형성하기 전에 미리 상기 희생층에 공동이 형성될 수도 있다.
상기 희생층은 1E17/cm3 내지 1E19/cm3 범위 내의 Si 도핑 농도를 갖는 질화갈륨 계열의 반도체층일 수 있으며, 바람직하게는 1E18/cm3 이상, 더 바람직하게는 3E18/cm3 이상의 Si 도핑 농도를 가질 수 있다.
몇몇 실시예들에 있어서, 상기 희생층은 일 단계의 전압이 인가되어 부분적으로 식각될 수 있다. 다른 실시예들에 있어서, 상기 희생층은 적어도 두 단계의 전압이 인가되어 부분적으로 식각될 수 있으며, 이때, 먼저 인가된 전압이 나중에 인가된 전압에 비해 낮다. 이에 따라, 상기 희생층의 표면에 상대적으로 작은 미세 기공이 형성되어, 표면은 상대적으로 양호한 결정성을 유지하며, 상기 희생층의 내부에 상대적으로 큰 미세 기공들이 생성된다.
몇몇 실시예들에 있어서, 상기 반도체 소자 제조 방법은, 상기 성장된 질화갈륨계 반도체 적층체를 패터닝하여 서로 분리된 복수의 반도체 적층체를 형성하는 것을 더 포함할 수 있다. 이에 따라, 상기 성장 기판 상에 성장 기판으로부터 전기적으로 절연된 복수의 반도체 적층체를 제조할 수 있다. 나아가, 상기 반도체 소자 제조 방법은, 상기 서로 분리된 복수의 반도체 적층체를 전기적으로 직렬 연결하는 적어도 하나의 배선을 형성하는 것을 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 반도체 소자 제조 방법은, 상기 질화갈륨계 반도체 적층체를 성장하기 전에, 상기 마스크 패턴을 복수의 영역으로 분리하는 분리 마스크를 형성하는 것을 더 포함할 수 있다. 상기 질화갈륨계 반도체 적층체는 상기 분리 마스크 상에서 서로 이격되도록 성장된다. 이에 따라, 상기 분리 마스크에 의해 복수의 반도체 적층체가 형성되며, 따라서, 성장된 반도체 적층체를 분리하기 위한 패터닝 공정을 생략할 수 있다.
또한, 상기 분리 마스크는 상기 마스크 패턴을 형성하는 동안 함께 형성될 수 있다. 따라서, 상기 분리 마스크는 마스크 패턴의 마스크 재료와 동일한 물질로 형성될 수 있다.
한편, 상기 반도체 소자 제조 방법은, 서로 이격된 복수의 반도체 적층체를 전기적으로 직렬 연결하는 적어도 하나의 배선을 형성하는 것을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 마스크 패턴과 공동을 이용하여 반도체 적층체를 기판으로부터 절연시킬 수 있다. 상기 마스크 패턴과 공동에 의해 반도체 적층체로부터 기판으로의 전류 누설을 차단할 수 있다. 이에 따라, GaN 기판과 같이 전기 전도성을 갖는 기판을 성장기판으로 사용하면서도 서로 직렬 연결된 복수의 반도체 적층체를 갖는 반도체 소자, 특히 발광 소자를 제공할 수 있다.
나아가, GaN 기판을 성장 기판으로 사용할 수 있어, 결정 품질이 양호한 반도체 적층체를 성장시킬 수 있으며, 따라서 고효율의 발광 소자를 제공할 수 있다. 더욱이, 비극성 또는 반극성의 반도체 적층체를 이용할 수 있어 분극에 의한 광 효율 한계를 극복할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 4 내지 도 6은 각각 본 발명의 실시예들에 따른 마스크 패턴을 설명하기 위한 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
도 10은 전기화학식각을 이용하여 형성한 공동을 보여주는 SEM 사진이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 반도체 소자는, 기판(110), 절연 구조체(140) 및 반도체 적층체(200)를 포함한다. 나아가, 반도체 소자는, 희생층(120), 투명 전극(190), 절연층(210) 및 배선(220)을 더 포함할 수 있다.
기판(110)은 질화갈륨계 반도체층을 성장시키는데 사용되는 성장 기판이면 특별히 한정되지 않는다. 특히, 상기 기판(110)은 질화갈륨 기판, 실리콘 기판, SiC 기판과 같은 전기 전도성을 갖는 기판일 수 있다. 그러나, 본 발명은 상기 기판(110)이 전기 전도성인 것에 반드시 한정되지는 않으며, 상기 기판(110)은 사파이어 기판과 같은 절연성 기판일 수도 있다.
기판(110)은 특히 질화갈륨 기판일 수 있는데, 이 경우, 질화갈륨 기판은 c면 성장면을 갖는 극성 기판, a면이나 m면과 같은 비극성 성장면을 갖는 비극성 기판, 또는 (20-21), (20-2-1), (10-11), (10-1-1), (11-22), (11-2-2), (30-31), (30-3-1) 등의 반극성 성장면을 갖는 반극성 기판일 수 있다.
반도체 적층체(200)가 기판(110) 상에 위치한다. 도 1에 도시한 바와 같이, 단일의 기판(110) 상에 복수의 반도체 적층체(200)가 셀 분리 영역(200a)에 의해 서로 분리되어 위치할 수 있다. 반도체 적층체(200)는 질화갈륨계열의 반도체층들을 포함하며, 특히, 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함할 수 있다.
상기 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다.
상기 활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.
상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.
한편, 절연 구조체(140)가 기판(110)과 반도체 적층체(200) 사이에 위치하여, 반도체 적층체(200)를 기판(110)으로부터 전기적으로 절연시킨다. 절연 구조체(140)는 복수의 반도체 적층체(200)를 기판(110)으로부터 전기적으로 절연시킬 수 있다.
절연 구조체(140)는 마스크 영역과 개구부 영역을 갖는 마스크 패턴(130)과 마스크 패턴(130)의 개구부 영역에 위치하는 공동(150a)을 포함한다. 마스크 패턴(130)은 양각 패턴 또는 음각 패턴일 수 있다. 예컨대, 마스크 패턴(130)의 마스크 영역이 스트라이프 형상, 원형, 직사각형, 마름모, 육각형 등의 특정 형상을 가질 수 있다. 이와 달리, 마스크 패턴(130)의 개구부 영역이 원형, 직사각형, 마름모, 육각형 등의 특정 형상을 가질 수 있다.
마스크 패턴(130)은 절연물질을 이용하여 형성된다. 이러한 절연물질은, 예컨대 SiO2, SiN, MgO, TaO, TiO2 또는 이들의 조합으로 형성될 수 있다.
공동(150a)은 빈 공간으로서 전기적으로 절연성을 갖는다. 공동(150a)은 반도체 적층체(200) 하부 영역 내에 위치하는 마스크 패턴(130)의 개구부 영역 전체에 형성된다. 따라서, 상기 반도체 적층체(200)는 마스크 패턴(130)의 마스크 영역과 상기 공동(150a)에 의해 기판(110)으로부터 전기적으로 절연된다. 도 1에 도시한 바와 같이, 공동(150a)은 마스크 패턴(130)이 위치하는 레벨보다 아래에 위치하며, 그 일부가 마스크 영역과 중첩하도록 마스크 영역 아래에 위치할 수 있다. 따라서, 마스크 영역의 하부면이 공동(150a)에 노출될 수 있다.
본 실시예에 있어서, 공동(150a)이 마스크 패턴(130)의 하부에 위치하고, 마스크 패턴(130)의 측면이 제1 질화물 반도체층(160)에 의해 덮인 것으로 도시하였으나, 마스크 패턴(130)의 측면이 공동(150a)에 노출될 수도 있다.
희생층(120)이 절연 구조체(140)와 기판(110) 사이에 위치할 수 있다. 즉, 절연 구조체(140)가 희생층(120) 상에 위치할 수 있다. 희생층(120)은 1E17/cm3 내지 1E19/cm3 범위 내의 Si 도핑 농도를 갖는 질화갈륨계 반도체, 예컨대 GaN으로 형성될 수 있다. 희생층(120)은 바람직하게 1E18/cm3 이상, 더 바람직하게는 3E18/cm3 이상의 Si 도핑 농도를 가질 수 있다.
공동(150a)은 희생층(120)의 상부 표면에 위치하여 제1 도전형 반도체층(160)을 희생층(120)으로부터 전기적으로 절연시키며, 결과적으로, 기판(110)으로부터 전기적으로 절연시킨다.
셀 분리 영역(200a)은 반도체 적층체(200)를 복수의 셀 영역으로 분리한다. 셀 분리 영역(200a)은 반도체 적층체(200)뿐만 아니라 희생층(120)을 분리할 수 있다. 본 실시예에 있어서, 두 개의 반도체 적층체(200)가 도시되어 있지만, 본 발명은 두 개의 반도체 적층체(200)에 한정되는 것이 아니며, 셀 분리 영역(200a)에 의해 분리된 두 개 이상의 더 많은 반도체 적층체(200)들을 포함할 수 있다.
한편, 하나 이상의 배선들(220)이 서로 분리된 반도체 적층체들(200)을 전기적으로 연결할 수 있다. 도 1에 도시한 바와 같이, 배선(220)은 반도체 적층체들(200)을 직렬 연결할 수 있다. 즉, 배선(220)의 일 단부는 하나의 반도체 적층체(200)의 제1 질화물 반도체층(160)에 전기적으로 연결되고, 타 단부는 다른 하나의 반도체 적층체(200)의 제2 질화물 반도체층(180)에 전기적으로 연결될 수 있다. 이러한 방식으로 두 개 이상의 더 많은 반도체 적층체들(200)이 전기적으로 연결될 수 있으며, 따라서 단일 기판(110) 상에 원하는 전압의 고전압하에서 구동될 수 있는 직렬 어레이가 제공될 수 있다.
한편, 상기 반도체 적층체(200) 상에, 예컨대 제2 질화물 반도체층(180) 상에 투명 전극층(190)이 위치할 수 있다. 투명 전극층(190)은 제2 질화물 반도체층(180)에 전기적으로 콘택하고, 상기 배선(220)의 일 단부는 상기 투명 전극층(190)에 접속할 수 있다.
한편, 상기 배선(220)과 반도체 적층체(200)의 단락을 방지하기 위해 절연층(210)이 반도체 적층체(200)와 배선(220) 사이에 개재될 수 있다. 절연층(210)은 또한 배선(220)과 기판(110)의 단락을 방지하기 위해 배선(220)과 기판(110) 사이에 개재될 수 있다.
본 실시예에 따르면, 반도체 적층체(200)를 성장 기판(110)으로부터 전기적으로 절연시킬 수 있는 절연 구조체(140)가 제공된다. 따라서, 질화갈륨 기판과 같은 도전성 기판을 성장 기판으로 사용할 경우에도, 반도체 적층체(200)와 기판(110) 사이의 전기적 절연을 달성할 수 있다. 이에 따라, 반도체 적층체(200)로부터 기판(110)으로 흐르는 누설전류를 차단할 수 있으며, 그 결과, 복수의 반도체 적층체를 직렬 연결하여 고전압하에서 구동할 수 있는 발광 소자를 제공할 수 있다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 2(a)를 참조하면, 성장 기판(110)이 준비된다. 성장 기판(110)은 사파이어 기판, GaN 기판, 실리콘 카바이드(SiC) 기판 또는 실리콘(Si) 기판 등일 수 있으며, 특히, 성장 기판(110)은 극성, 비극성 또는 반극성의 GaN 기판일 수 있다.
성장 기판(110) 상에 희생층(120)이 형성된다. 희생층(120)은 예컨대 MOCVD(metalorganic chemical vapour deposition)나 MBE(molecular beam epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다. 희생층(120)은 1E17/cm3 내지 1E19/cm3 범위 내의 불순물 농도를 가질 수 있다. 희생층(120)은 바람직하게 1E18/cm3 이상, 더 바람직하게는 3E18/cm3 이상의 Si이 도핑된 질화갈륨계, 예컨대 GaN층으로 형성될 수 있다. 이하에 설명하는 질화물 계열의 반도체층들은 상기 희생층(120)과 같이 MOCVD 또는 MBE 기술을 이용하여 성장될 수 있으며, 이에 대해 별도의 언급은 하지 않는다.
도 2(b)를 참조하면, 상기 희생층(120) 상에 마스크 패턴(130)이 형성된다. 마스크 패턴(130)은 절연물질로 형성되며, 예컨대 예컨대 SiO2, SiN, MgO, TaO, TiO2 또는 이들의 조합으로 형성될 수 있다. 마스크 패턴(130)은 도 4(a)에 도시한 바와 같이 각 마스크 영역이 스트라이프 형상을 가질 수 있으며, 또한, 도 4(b)에 도시한 바와 같이 서로 다른 방향으로 연장하는 스트라이프들이 교차하는 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 양각 패턴으로서, 도 5(a)에 도시한 바와 같이, 마스크 영역이 육각형 형상을 가질 수 있으며, 또는 도 6(a)에 도시한 바와 같이, 마스크 영역이 마름모 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 음각 패턴으로서, 도 5(b)에 도시한 바와 같이, 개구부 영역이 육각형 형상을 가질 수 있으며, 또는 도 6(b)에 도시한 바와 같이, 개구부 영역이 마름모 형상을 가질 수 있다. 상기 마스크 패턴(130)은 또한 마스크 영역이 원형 또는 직사각형 형상인 양각 패턴 또는 개구부 영역이 원형 또는 직사각형 형상인 음각 패턴일 수도 있다.
도 2(c)를 참조하면, 전기화학 식각(electro chemical etching; ECE)을 이용하여 상기 희생층(120)을 부분적으로 식각하여 희생층(120) 내에 미세기공들(150)을 형성한다.
상기 전기화학 식각 공정은 희생층(120)이 형성된 성장 기판(110)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(120)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(150)의 크기를 조절할 수 있다.
상기 ECE 용액은 전해질 용액일 수 있으며, 예컨대, 옥살산(oxalic acid), HF 또는 NaOH를 포함하는 전해질 용액일 수 있다.
본 실시예에 있어서, 희생층(120)은 동일 전압, 예컨대 10~60V 범위의 전압을 연속하여 인가하는 1단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 그러나, 이에 한정되는 것은 아니며, 초기에 상대적으로 낮은 전압을 인가하고, 그 후, 상대적으로 높은 전압을 인가하는 2단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 도 2(c)는 2단계 전기화학 식각에 의해 형성된 미세기공들(152, 154)을 나타내고 있으며, 미세기공(152)은 상대적으로 낮은 전압을 인가하는 1단계에서 형성되고, 상대적으로 큰 미세기공(154)은 상대적으로 높은 전압을 인가하는 2단계에서 형성된다. 예를 들어, 20℃의 0.3M 옥살산 용액을 이용하여 6E18/cm3의 Si 도핑 농도를 갖는 희생층(120)에 대해, 1단계는 8~9V의 전압을 인가하고, 2단계는 15~17V의 전압을 인가하여 전기화학 식각이 수행될 수 있다.
2단계 전기화학 식각을 이용함으로써, 희생층(120)의 표면은 상대적으로 양호한 결정성을 유지할 수 있으며, 아울러, 희생층(120)의 내부에 상대적으로 큰 미세 기공들(154)을 형성할 수 있어 후속 공정에 유리하다.
도 2(d)를 참조하면, 상기 희생층(120)을 씨드로 사용하여 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180)을 포함하는 질화물 반도체 적층체(200)가 성장된다. 질화물 반도체 적층체(200)는 수평 성장에 의해 희생층(120) 뿐만 아니라 마스크 패턴(130)을 덮는다.
상기 제1 질화물 반도체층(160)은 단일층일 수도 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 이러한 다중층은 언도프트 층과 도핑 층을 포함할 수 있다.
한편, 상기 반도체 적층체(200)를 성장하는 동안, 미세기공들(152, 154)이 서로 합쳐지고 또한 성장하여 공동(150a)이 형성된다. 상기 공동(150a)은 상기 마스크 패턴(130)의 개구부 영역 내에서 희생층(120)과 제1 질화물 반도체층(160)을 전기적으로 분리하도록 형성된다. 도 2(d)에 있어서, 상기 공동(150a) 상부에 희생층(120)의 일부가 잔류할 수 있다. 이와 달리, 상기 공동(150a) 상부의 희생층(120) 부분은 모두 제거될 수 있다.
도 3(a)를 참조하면, 앞에서 설명한 바와 같이, 상기 반도체 적층체(200)를 형성하는 동안, 희생층(120) 내의 미세기공들(152, 154)에 의해 희생층(120)에 공동(150a)이 형성된다. 여기서, 도 3(a)는 도 2(d)와 동일한 공정단계를 나타내며, 단순히 스케일만을 달리하여 표현한 것이다.
상기 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다.
상기 활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.
상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.
도 3(b)를 참조하면, 상기 성장된 질화물 반도체 적층체(200)를 패터닝하여 셀 분리 영역(200a)이 형성된다. 셀 분리 영역(200a)은 사진 및 식각 공정을 사용하여 형성될 수 있다. 셀 분리 영역(200a)에 의해 복수의 셀 영역으로 분리된 복수의 질화물 반도체 적층체들(200)이 형성된다.
한편, 도시한 바와 같이, 셀 분리 영역(200a)은 또한 희생층(120)을 분리할 수 있으며, 따라서, 기판(110) 표면이 셀 분리 영역(200a)에 노출될 수 있다.
덧붙여, 각 반도체 적층체(200)의 제2 질화물 반도체층(180) 및 활성층(170)이 부분적으로 식각되어 제1 질화물 반도체층(160)의 상부면이 부분적으로 노출된다. 제1 질화물 반도체층(160)의 상부면을 노출시키는 공정은 셀 분리 영역(200a)을 형성하기 전 또는 후에 수행될 수 있다.
도 3(c)를 참조하면, 상기 제2 질화물 반도체층(180) 상에 투명 전극층(190)이 형성될 수 있다. 투명 전극층(190)은 ITO와 같은 투명 산화물 또는 Ni/Au와 같은 금속층으로 형성될 수 있다.
본 실시예에 있어서, 반도체 적층체(200)를 분리하고 제1 질화물 반도체층(160)의 상부면을 부분적으로 노출한 후에 투명 전극층(190)을 형성하는 것으로 설명하지만, 투명 전극층(190)은 반도체 적층체(200)를 분리하기 전에 형성될 수도 있으며, 제1 질화물 반도체층(160)의 상부면을 노출시키기 전에 형성될 수도 있다.
한편, 상기 반도체 적층체들(200)의 측면을 덮는 절연층(210)이 형성될 수 있다. 절연층(210)은 또한 노출된 기판(110) 표면을 덮을 수 있으며, 투명 전극층(190)의 일부를 덮을 수 있다. 다만, 상기 절연층(210)은 제1 질화물 반도체층(160)의 상부 표면의 적어도 일부 및 투명 전극층(190)의 상부 표면의 적어도 일부 노출시키도록 형성된다.
도 3(d)를 참조하면, 반도체 적층체들(200)을 서로 직렬 연결하는 배선(220)이 형성된다. 배선(220)은 절연층(210) 상에 형성되어 반도체 적층체들(200)의 측면으로부터 절연되며 또한 기판(110)으로부터 절연된다. 배선(220)의 일 단부는 하나의 반도체 적층체(200)의 제1 질화물 반도체층(160)에 전기적으로 연결되고, 타 단부는 다른 하나의 반도체 적층체(200)의 제2 질화물 반도체층(180)에 전기적으로 연결된다.
배선들(220)에 의해 복수의 반도체 적층체들(200)이 다양하게 연결될 수 있다. 이에 따라, 단일 기판(110) 상에 직렬 연결, 병렬 연결, 역병렬 연결 또는 직병렬 혼합 연결 등 복수의 반도체 적층체들(200)의 다양한 결선이 이루어질 수 있다. 이러한 복수의 반도체 적층체들(200)을 포함하도록 기판(110)을 분할하여 복수의 반도체 적층체들(200)을 갖는 반도체 소자, 예컨대 발광 소자가 제조될 수 있다.
본 실시예에 있어서, 단일 기판(110) 상에 복수의 반도체 적층체들(200)를 갖는 반도체 소자 제조 방법을 설명하였다. 그러나, 본 실시예는 또한 기판(110) 상에 단일의 반도체 적층체(200)를 갖는 반도체 소자를 제조에 적용될 수도 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 반도체 소자는 도 1을 참조하여 설명한 반도체 소자와 대체로 유사하나, 셀 분리 영역(300a)의 바닥에 분리 마스크(132)가 위치하는 것에 차이가 있다. 이에 따라, 희생층(120)은 셀 분리 영역(300a)에 의해 분리되지 않고 연속적으로 잔류할 수 있다.
분리 마스크(132)는 마스크 패턴(130)과 동일 레벨에 위치할 수 있다. 즉, 분리 마스크(132)는 희생층(120) 상에 형성될 수 있으며, 반도체 적층체들(200) 사이에 위치한다. 도 7에 도시한 바와 같이, 분리 마스크(132)의 가장자리는 반도체 적층체들(200) 하부에 위치할 수 있다.
도 1을 참조하여 설명한 바와 같이, 공동(150a)은 마스크 패턴(130)의 개구부 영역들에 위치한다. 나아가, 공동(150a)은 마스크 패턴(130)과 분리 마스크(132) 사이의 개구부 영역에 위치할 수 있다.
배선(220)은 분리 마스크(132)에 의해 희생층(120)으로부터 전기적으로 절연된다. 절연층(210)이 분리 마스크(132)와 배선(220) 사이에 추가로 개재될 수도 있다.
본 실시예에 따르면, 셀 분리 영역(300a)이 희생층(120) 상부에 위치하므로, 앞의 실시예에 비해 그 깊이를 감소시킬 수 있다. 따라서, 배선(220)이 형성되는 깊이를 줄일 수 있어, 배선(220)의 단선을 방지할 수 있으며, 나아가, 반도체 적층체들(200)의 크기를 증가시킬 수 있다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 평면도 및 단면도들이다. 여기서, 도 8(a)는 마스크 패턴(130) 및 분리 마스크(132)를 나타내는 평면도이고, 도 8(b)는 도 8(a)의 절취선 A-A를 따라 취해진 단면도이다.
도 8 (a) 및 (b)를 참조하면, 우선, 도 1(a)를 참조하여 설명한 바와 같이, 기판(110) 상에 희생층(120)이 형성된다. 또한, 도 1(b)를 참조하여 설명한 바와 같이, 희생층(120) 상에 마스크 패턴(130)이 형성된다. 다만, 본 실시예에 있어서, 마스크 패턴(130)은 복수의 영역으로 분리되어 형성된다. 마스크 패턴(130)은 예컨대 분리 마스크(132)에 의해 복수의 영역으로 분리될 수 있다. 분리 마스크(132)는 마스크 패턴(130)과 동일한 재료로 동일 공정에 의해 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 분리 마스크(132)는 마스크 패턴(130)과 다른 절연물질로서 다른 공정에 의해 형성될 수도 있다.
상기 분리 마스크(132)는 셀 분리 영역(도 7의 300a)에 대응하여 형성되며, 상기 각 마스크 패턴(130)은 셀 영역에 대응하여 형성된다. 여기서, 상기 분리 마스크(132)가 셀 분리 영역(300a)에 대응하여 형성되는 것으로 설명하지만, 분리 마스크(132)는 소자 분리 영역, 즉 스크라이빙 라인에도 형성될 수 있다.
여기서, 상기 마스크 패턴(130)은 도 1(b), 도 4 내지 도 6을 참조하여 설명한 바와 같은 스트라이프 패턴, 또는 양각이나 음각 패턴일 수 있다.
도 9(a)를 참조하면, 도 1(c)를 참조하여 설명한 바와 같이, 전기화학 식각(ECE)을 이용하여 마스크 패턴(130)의 개구부 영역에 노출된 희생층(120)이 부분적으로 식각된다.
도 9(b)를 참조하면, 희생층(120)을 씨드로 사용하여 반도체 적층 구조(200)가 성장된다. 다만, 본 실시예에 있어서, 분리 마스크(132) 상에서 질화물 반도체 적층체(200)의 성장이 차단되므로, 질화물 반도체 적층체(200)의 성장 공정에 의해 분리 마스크(132) 상에 셀 분리 영역(300a)이 형성되고, 이에 따라 질화물 반도체 적층체(200)가 복수의 셀 영역으로 분리된다. 즉, 셀 분리 영역(300a)이 반도체 적층체(200)의 성장 공정에 의해 자가 정렬되며, 셀 분리 영역(300a)을 형성하기 위한 별도의 패터닝 공정은 생략된다.
도 9(c)를 참조하면, 각 반도체 적층체(200)의 제2 질화물 반도체층(180) 및 활성층(170)이 부분적으로 식각되어 제1 질화물 반도체층(160)의 상부면이 부분적으로 노출된다. 상기 제2 질화물 반도체층(180) 및 활성층(170)은 사진 및 식각 공정을 이용하여 식각될 수 있다.
도 9(d)를 참조하면, 도 3(c)를 참조하여 설명한 바와 같이, 상기 제2 질화물 반도체층(180) 상에 투명 전극층(190)이 형성될 수 있다. 본 실시예에 있어서, 제1 질화물 반도체층(160)의 상부면을 부분적으로 노출한 후에 투명 전극층(190)을 형성하는 것으로 설명하지만, 제1 질화물 반도체층(160)의 상부면을 노출시키기 전에 형성될 수도 있다.
또한, 도 3(c)를 참조하여 설명한 바와 같이, 상기 반도체 적층체들(200)의 측면 및 투명 전극층(190)의 일부를 덮는 절연층(210)이 형성될 수 있다. 절연층(210)은 또한 분리 마스크(132)를 덮을 수 있다.
그 후, 도 3(d)를 참조하여 설명한 바와 같이, 반도체 적층체들(200)을 서로 직렬 연결하는 배선(220)이 형성된다. 다만, 분리 마스크(132)가 배선(220)과 기판(110) 사이에 위치하여 이들을 서로 절연시킬 수 있다. 또한, 절연층(210)이 상기 분리 마스크(132)와 배선(220) 사이에 개재될 수 있다.
배선들(220)에 의해 복수의 반도체 적층체들(200)이 다양하게 연결될 수 있다. 이에 따라, 단일 기판(110) 상에 직렬 연결, 병렬 연결, 역병렬 연결 또는 직병렬 혼합 연결 등 복수의 반도체 적층체들(200)의 다양한 결선이 이루어질 수 있다. 이러한 복수의 반도체 적층체들(200)을 포함하도록 기판(110)을 분할하여 복수의 반도체 적층체들(200)을 갖는 반도체 소자, 예컨대 발광 소자가 제조될 수 있다.
본 실시예에 따르면, 도 2 및 도 3을 참조하여 설명한 반도체 소자 제조 방법과 달리, 복수의 반도체 적층체(200)를 형성하기 위해 패터닝 공정을 수행할 필요가 없다. 또한, 셀 분리 영역(300a)이 앞의 실시예의 셀 분리 영역(200a)보다 얕게 형성되기 때문에, 배선(220)을 용이하게 형성할 수 있다. 따라서, 셀 분리 영역(300a)의 폭을 상대적으로 좁게 하여 발광 면적을 증가시키거나, 또는 반도체 적층체(200)의 측면을 더 경사지게 형성하여 광 효율을 개선할 수 있다.
도 10은 전기화학식각(ECE)을 이용하여 형성한 공동(150a)을 보여주는 SEM 사진이다. 여기서, 질화갈륨 기판(110) 상에 희생층(120)으로서 약 6E18/cm3의 Si을 도핑한 GaN층을 성장하고, 희생층(120) 상에 약 4㎛의 폭을 갖는 스트라이프 형상의 SiO2 마스크 패턴(130)을 형성하였다. 각 스트라이프 사이의 간격은 약 5㎛로 하였다. 그 후, 20℃ 0.3M의 옥살산 용액을 이용하여, 1단계는 8V의 전압을 인가하고, 2단계는 15V의 전압을 인가하여 전기화학 식각을 수행하였으며, 그 위에 약 6㎛의 질화갈륨계 반도체 적층체(200)를 성장시켰다.
도 10에 보이듯이, 마스크 패턴(130)의 하부에서 마스크 패턴(130)의 개구부 영역에 공동(150a)이 형성된 것이 관찰된다. 마스크 패턴(130)과 공동(150a)에 의해 반도체 적층체(200)는 희생층(120)으로부터 전기적으로 절연되며, 결과적으로 기판(110)으로부터 절연된다.
도 10에 보이듯이, 공동(150a)의 일부가 마스크 패턴(130)의 마스크 영역 하부로 연장할 수도 있으나, 본 발명은 이러한 공동(150a)에 한정되는 것은 아니며, 전기화학식각을 이용하여 다양하게 형성될 수 있다. 예컨대, 상기 공동(150a)은 마스크 패턴(130)의 개구부 영역에 한정되도록 형성될 수도 있다.
앞에서 다양한 실시예들에 대해 설명하였지만, 본 발명은 특정 실시예에 한정되는 것으로 이해되어서는 안 된다. 또한, 특정 실시예에서 설명된 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.
110: 성장 기판, 120: 희생층
130: 마스크 패턴, 140: 절연 구조체,
150a: 공동, 160: 제1 질화물 반도체층,
170: 활성층, 180: 제2 질화물 반도체층,
190: 투명 전극층, 200: 질화물 반도체 적층체,
200a, 300a: 셀 분리 영역, 210: 절연층,
220: 배선

Claims (23)

  1. 기판;
    상기 기판 상에 위치하는 질화갈륨 계열의 반도체 적층체;
    상기 기판과 상기 반도체 적층체 사이에 위치하여, 상기 반도체 적층체를 상기 기판으로부터 절연시키는 절연 구조체; 및
    상기 절연 구조체와 상기 기판 사이에 위치하는 질화갈륨 계열의 희생층을 포함하되,
    상기 절연 구조체는,
    마스크 영역과 개구부 영역을 갖는 마스크 패턴; 및
    상기 마스크 패턴의 개구부 영역에 위치하는 공동을 포함하고,
    상기 공동은 상기 마스크 패턴이 위치하는 레벨보다 아래에 위치하며,
    상기 공동의 일부는 마스크 영역과 중첩하도록 상기 마스크 영역 아래에서 상기 마스크 영역과 상기 희생층 사이에 위치하는 반도체 소자.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 희생층은 1E17/cm3 내지 1E19/cm3 범위 내의 Si 도핑 농도를 갖는 반도체 소자.
  5. 청구항 1에 있어서,
    상기 기판은 극성, 비극성 또는 반극성의 질화갈륨 기판인 반도체 소자.
  6. 청구항 1에 있어서,
    상기 마스크 패턴은 SiO2, SiN, MgO, TaO 및 TiO2로 이루어진 군에서 선택된 적어도 하나의 절연물질로 형성된 반도체 소자.
  7. 청구항 1에 있어서,
    상기 마스크 패턴은 마스크 영역이 스트라이프, 원형, 직사각형, 마름모 또는 육각형 형상의 양각 패턴인 반도체 소자.
  8. 청구항 1에 있어서,
    상기 마스크 패턴은 개구부 영역이 원형, 직사각형, 마름모 또는 육각형 형상의 음각 패턴인 반도체 소자.
  9. 청구항 1에 있어서,
    상기 반도체 소자는 발광 소자인 것을 특징으로 하는 반도체 소자.
  10. 청구항 1, 및 청구항 4 내지 9의 어느 한 항에 있어서,
    상기 기판 상에 복수의 반도체 적층체가 위치하고,
    상기 절연 구조체는 상기 기판과 상기 복수의 반도체 적층체 사이에 위치하는 반도체 소자.
  11. 청구항 10에 있어서,
    상기 복수의 반도체 적층체를 서로 직렬 연결하는 적어도 하나의 배선을 더 포함하는 반도체 소자.
  12. 청구항 10에 있어서,
    상기 복수의 반도체 적층체 사이에서 상기 마스크 패턴과 동일 레벨에 위치하는 분리마스크를 더 포함하는 반도체 소자.
  13. 청구항 12에 있어서,
    상기 분리 마스크는 상기 마스크 패턴과 동일한 물질로 형성된 반도체 소자.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020120114133A 2012-10-15 2012-10-15 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법 KR102022658B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120114133A KR102022658B1 (ko) 2012-10-15 2012-10-15 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법
CN201380053692.XA CN104737310B (zh) 2012-10-15 2013-10-10 半导体装置及其制造方法
DE112013004996.1T DE112013004996T5 (de) 2012-10-15 2013-10-10 Halbleitervorrichtung und Verfahren zu deren Herstellung
PCT/KR2013/009055 WO2014061940A1 (en) 2012-10-15 2013-10-10 Semiconductor device and method of fabricating the same
US14/053,098 US9111840B2 (en) 2012-10-15 2013-10-14 Semiconductor device and method of fabricating the same
TW102137139A TWI636583B (zh) 2012-10-15 2013-10-15 半導體裝置及其製造方法
US14/796,421 US9537045B2 (en) 2012-10-15 2015-07-10 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114133A KR102022658B1 (ko) 2012-10-15 2012-10-15 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20140047872A KR20140047872A (ko) 2014-04-23
KR102022658B1 true KR102022658B1 (ko) 2019-09-18

Family

ID=50654222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114133A KR102022658B1 (ko) 2012-10-15 2012-10-15 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102022658B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147166A (ja) 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法
US20110233734A1 (en) * 2007-02-07 2011-09-29 Micron Technology, Inc. Methods of Forming One or More Covered Voids in a Semiconductor Substrate, Methods of Forming Field Effect Transistors, Methods of Forming Semiconductor-On-Insulator Substrates, Methods of Forming a Span Comprising Silicon Dioxide, Methods of Cooling Semiconductor Devices, Methods of Forming Electromagnetic Radiation Emitters and Conduits, Methods of Forming Imager Systems, Methods of Forming Nanofluidic Channels, Fluorimetry Methods, and Integrated Circuitry

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346735B2 (ja) * 1998-03-03 2002-11-18 日亜化学工業株式会社 窒化物半導体発光素子及びその製造方法
KR101203141B1 (ko) * 2005-02-05 2012-11-20 서울옵토디바이스주식회사 기판으로부터 절연된 복수개의 발광셀들을 갖는 발광 소자및 그것을 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110233734A1 (en) * 2007-02-07 2011-09-29 Micron Technology, Inc. Methods of Forming One or More Covered Voids in a Semiconductor Substrate, Methods of Forming Field Effect Transistors, Methods of Forming Semiconductor-On-Insulator Substrates, Methods of Forming a Span Comprising Silicon Dioxide, Methods of Cooling Semiconductor Devices, Methods of Forming Electromagnetic Radiation Emitters and Conduits, Methods of Forming Imager Systems, Methods of Forming Nanofluidic Channels, Fluorimetry Methods, and Integrated Circuitry
JP2010147166A (ja) 2008-12-17 2010-07-01 Stanley Electric Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
KR20140047872A (ko) 2014-04-23

Similar Documents

Publication Publication Date Title
US9537045B2 (en) Semiconductor device and method of fabricating the same
JP6025933B2 (ja) 発光ダイオードの製造方法
CN104011885B (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
TWI559573B (zh) 發光二極體
US9514926B2 (en) Substrate recycling method
JP2021509534A (ja) 材料および半導体構造を多孔質化する方法
US9373496B2 (en) Substrate recycling method and recycled substrate
KR20100079693A (ko) 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US20100055818A1 (en) Light-Emitting Diode on a Conductive Substrate
KR20120115775A (ko) 발광 다이오드 및 그의 제조 방법
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR102022658B1 (ko) 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법
KR20140047871A (ko) 반도체 소자 및 및 그것을 제조하는 방법
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR101984934B1 (ko) 기판 재생 방법 및 재생 기판
KR20140047869A (ko) 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR101701041B1 (ko) 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
KR102052179B1 (ko) 기판 재생 방법 및 재생 기판
KR101319218B1 (ko) 기판의 분리 방법
KR20150060405A (ko) 복수의 발광셀들을 가지는 발광 다이오드 및 그것을 제조하는 방법
KR20130031864A (ko) 복수개의 반도체 적층 구조를 갖는 발광 다이오드
KR20130068390A (ko) 반극성 발광 다이오드 및 그것을 제조하는 방법
KR20130070292A (ko) 반극성 발광 다이오드
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant