KR102021947B1

KR102021947B1 - Sinusoidal current generator

Info

Publication number: KR102021947B1
Application number: KR1020180080832A
Authority: KR
Inventors: 지동우; 홍석기
Original assignee: 아주대학교산학협력단
Priority date: 2018-07-11
Filing date: 2018-07-11
Publication date: 2019-09-17

Abstract

Provided is a sinusoidal current generator to generate a sinusoidal current with low power, low surface area and low THD. The sinusoidal current generator according to an embodiment of the present invention comprises: a recursive digital oscillator generating a digital sinusoidal wave by receiving a certain signal; a pseudo random number generator generating a dither signal to dither an output of the recursive digital oscillator; and a digital-current converter in which the digital sinusoidal signal converts the signal dithered by the dither signal into a sinusoidal wave.

Description

사인파 전류 발생 장치{SINUSOIDAL CURRENT GENERATOR}Sinusoidal Current Generator {SINUSOIDAL CURRENT GENERATOR}

본 발명은 사인파 전류 발생 장치에 관한 것으로, 보다 자세하게는 순환형 디지털 발진기(RDO)와 전류 도메인 FIR 필터를 사용하여 사인파 전류(Sinusoidal Current)를 발생하는 장치에 관한 것이다.
The present invention relates to a sinusoidal current generator, and more particularly, to an apparatus for generating sinusoidal current using a cyclic digital oscillator (RDO) and a current domain FIR filter.

바이오 임피던스는 인체 조직의 전기 전도도 차이를 이용하여 다양한 생체 정보를 비침습적으로 측정하는 방법이다. 체액은 세포막을 기준으로 세포 내액과 세포 외액으로 구성되며, 내액과 외액은 전해질 농도에 따라 저항 성분을 가지고 있다. 반면, 세포막은 고주파 신호만을 통과시키는 커패시터 역할을 한다. 따라서, 인체에 전류가 흐르면 인체의 구성 및 전기 신호의 주파수에 따라 특정 전압이 발생하게 된다. 바이오 임피던스는 측정된 전압을 인가된 전류 레벨로 나누어서 유도할 수 있다. Bio-impedance is a method of non-invasive measurement of various biometric information by using the electrical conductivity difference of human tissue. Body fluid is composed of intracellular fluid and extracellular fluid on the basis of the cell membrane, and the inner fluid and the external fluid have resistance components according to the electrolyte concentration. Cell membranes, on the other hand, act as capacitors that pass only high-frequency signals. Therefore, when a current flows in the human body, a specific voltage is generated according to the configuration of the human body and the frequency of the electrical signal. Bioimpedance can be derived by dividing the measured voltage by the applied current level.

바이오 임피던스는 체성분 분석에 이용할 수 있다. 인체를 균일한 원통형 도체로 가정하면, 다양한 주파수의 전류가 흘러서 세포 내액과 세포 외액의 양을 측정함으로써 다양한 체성분 분석에 사용할 수 있다. 또한 바이오 임피던스는 심박수 추출에 이용할 수 있다. 혈관의 단면을 통해 전류가 흐르면, 흐르는 혈액의 양을 나타내는 측정된 저항값이 심장 주기에 따라 변화하므로, 이를 통해 심장 박동수를 추출할 수 있다. 또한, 바이오 임피던스 기반의 단층 촬영은 조기 진단을 위한 저렴한 비용의 이미징 도구로 부상하고 있다. Bioimpedance can be used for body composition analysis. Assuming a human body as a uniform cylindrical conductor, currents of various frequencies flow and can be used for various body composition analyzes by measuring the amount of intracellular and extracellular fluids. Bioimpedance can also be used for heart rate extraction. As the current flows through the cross-section of the blood vessel, the measured resistance value representing the amount of blood flowing changes with the cardiac cycle, thereby allowing the heart rate to be extracted. In addition, bioimpedance based tomography is emerging as a low cost imaging tool for early diagnosis.

도 1은 종래의 전류 생성 장치와 전압 판독 회로로 구성된 전형적인 4극 바이오 임피던스 측정 시스템을 나타낸 도면이다. 1 is a diagram illustrating a typical 4-pole bioimpedance measurement system composed of a conventional current generating device and a voltage reading circuit.

도 1에서 대상 조직(Target tissue)은 r_ext, 직렬 연결된 r_int와 C_cm를 포함하고, r_ext와 직렬 연결된 r_int와 C_cm를 병렬 연결로 모델링된다. 여기서, r_ext는 세포 외 공간 저항, r_int는 세포 내 공간 저항, C_cm은 세포막의 정전용량이다. 임피던스 측정을 위해서는 전류 생성 장치가 대상 조직에 AC 전류를 공급해야 한다. 또한, 도 1은 3종류의 AC 전류 생성 장치의 비교를 보여준다. 아날로그 회로를 가진 사인파 발생기(Sine)는 우수한 THD 성능을 달성할 수 있지만, 큰 전력 및 면적을 소비한다. 간단한 스위칭 기술을 사용하는 구형파 발생기(Square) 전력 소비가 적고 면적이 적다는 이점이 있다. 그러나, 구형파의 홀수 고조파 성분은 판독 회로에서 복조 후에 큰 오차를 일으키는 단점이 있다. 또한, 저전력 및 저 THD 솔루션을 위해 룩업테이블(LUT)을 사용하는 의사 사인파 발생기가 제안되었지만 대용량 메모리 영역과 고해상도 디지털 아날로그 컨버터가 필요하다는 단점이 있다. In FIG. 1, a target tissue includes r _ext , r _int and C _cm connected in series, and r _int and C _cm connected in series with r _ext are modeled as a parallel connection. Where r _ext is extracellular space resistance, r _int is intracellular space resistance, and C _cm is the capacitance of the cell membrane. Impedance measurements require the current generator to supply AC current to the target tissue. 1 shows a comparison of three types of AC current generating devices. Sine waves with analog circuits can achieve good THD performance, but consume large amounts of power and area. Square wave generator using simple switching technology has the advantage of low power consumption and small area. However, the odd harmonic component of the square wave has a disadvantage of causing a large error after demodulation in the readout circuit. In addition, a pseudo sine wave generator using a look-up table (LUT) has been proposed for low power and low THD solutions, but has the disadvantage of requiring a large memory area and a high resolution digital-to-analog converter.

따라서 저전력, 저면적 및 저 THD의 사인파 전류를 생성하는 기술 개발에 대한 필요성이 요구되고 있다. Therefore, there is a need for a technology development for generating sine wave currents of low power, low area and low THD.

관련 선행기술로는 미국등록특허 제9456763호(발명의 명칭: Apparatus and method for simultaneous capture of biopotential and tissue impedance signals, 등록일자: 2016년 10월 4일)가 있다.
Related prior art is US Pat. No. 9456763 (named Apparatus and method for simultaneous capture of biopotential and tissue impedance signals, dated Oct. 4, 2016).

본 발명이 해결하고자 하는 과제는 저전력, 저면적 및 저 THD의 사인파 전류를 생성하는 사인파 전류 발생 장치를 제공하는 것이다. The problem to be solved by the present invention is to provide a sinusoidal current generating device for generating a sinusoidal current of low power, low area and low THD.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제(들)로 제한되지 않으며, 언급되지 않은 또 다른 과제(들)은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
The problem to be solved by the present invention is not limited to the problem (s) mentioned above, and other object (s) not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 일 실시예에 따른 사인파 전류 발생 장치는 소정의 신호를 입력받아 디지털화된 사인파를 생성하는 순환형 디지털 발진기(recursive digital oscillator), 상기 순환형 디지털 발진기의 출력을 디더링하기 위한 디더 신호를 생성하는 의사 난수 발생기(pseudo random number generator), 상기 디지털화된 사인파가 상기 디더 신호에 의해 디더링된 신호를 사인파 전류로 변환하는 디지털-전류 변환기를 포함한다. A sinusoidal wave current generating device according to an embodiment of the present invention generates a dither signal for dithering an output of the recursive digital oscillator and a digitized sine wave by receiving a predetermined signal and generating a digitized sine wave. A pseudo random number generator, wherein the digitized sine wave converts a signal dithered by the dither signal into a sine wave current.

바람직하게는, 상기 순환형 디지털 발진기는, 상기 입력된 신호와 제2 가산기를 통해 출력된 제1 피드백 신호를 지연시켜 출력하는 제1 지연기, 상기 제1 지연기에서 출력된 제1 지연신호를 지연시켜 출력하는 제2 지연기, 상기 제1 지연신호에 제1 계수를 곱하여 출력하는 제1 계수기, 상기 제1 지연신호와 상기 제1 계수기의 출력과의 차를 산출하는 제1 가산기, 상기 제1 가산기의 출력에 제2 계수를 곱하여 출력하는 제2 계수기, 상기 제2 계수기의 출력과 제2 지연기에서 출력된 제2 지연신호의 차를 제1 피드백 신호로 출력하는 제2 가산기를 포함할 수 있다. Preferably, the cyclic digital oscillator may include a first delayer for delaying and outputting a first feedback signal output through the input signal and a second adder, and a first delay signal output from the first delayer. A second delayer for delaying output, a first counter for multiplying and outputting the first delay signal, a first adder for calculating a difference between the first delayed signal and an output of the first counter, and the first counter A second counter that multiplies the output of the first adder by a second coefficient and outputs a difference between the output of the second counter and the second delay signal output from the second delayer as a first feedback signal; Can be.

바람직하게는, 상기 순환형 디지털 발진기에서 현재 신호는 아래 수학식으로 정의될 수 있다. Preferably, the current signal in the cyclic digital oscillator may be defined by the following equation.

[수학식][Equation]

여기서, x(n+2)는 현재 신호, x(n+1)은 제1 지연기에서 출력된 신호, x(n)은 제2 지연기에서 출력된 신호, α는 승산 계수임.Where x (n + 2) is the current signal, x (n + 1) is the signal output from the first delayer, x (n) is the signal output from the second delayer, and α is a multiplication factor.

바람직하게는, 상기 의사 난수 발생기는, 의사 난수를 생성하는 선형 피드백 시프트 레지스터, 상기 선형 피드백 시프트 레지스터에서 생성된 의사 난수를 입력받아 출력 비트 컨디셔닝(output bit conditioning)을 수행하는 제1 델타 시그마 변조기를 포함할 수 있다. Preferably, the pseudo random number generator comprises a linear feedback shift register for generating a pseudo random number and a first delta sigma modulator for output bit conditioning by receiving a pseudo random number generated in the linear feedback shift register. It may include.

바람직하게는, 상기 선형 피드백 시프트 레지스터는, 클럭(CLK)이 인가될 때마다 저장 데이터들을 다음 지연기로 이동하는 서로 연결된 복수개의 지연기와, 상기 복수개의 지연기 중 일부 지연기의 출력을 입력받아 최초의 지연기로 피드백하는 적어도 하나의 피드백 논리부로 구성되어 소정의 시퀀스로 의사 난수를 생성할 수 있다. Preferably, the linear feedback shift register includes a plurality of delayed interconnectors for moving stored data to a next delay whenever a clock CLK is applied, and an output of some of the plurality of delays. At least one feedback logic unit that feeds back to the delay may be configured to generate a pseudo random number in a predetermined sequence.

바람직하게는, 상기 제1 델타 시그마 변조기는, 상기 선형 피드백 시프트 레지스터에서 생성된 의사 난수와 제1 델타 시그마 변조기에서 출력되는 피드백 신호의 차를 합산하는 제3 가산기, 상기 제3 가산기의 출력을 적분하는 루프필터, 상기 루프필터에서 출력된 신호를 양자화하여 출력 비트 컨디셔닝(output bit conditioning)을 수행하는 양자화기를 포함할 수 있다. Advantageously, the first delta sigma modulator comprises: a third adder for summing the difference between the pseudo random number generated in the linear feedback shift register and the feedback signal output from the first delta sigma modulator, the output of the third adder And a quantizer configured to perform output bit conditioning by quantizing the signal output from the loop filter.

바람직하게는, 상기 사인파 전류 발생 장치는 상기 디지털화된 사인파에 상기 디더 신호를 합산하여 상기 디지털화된 사인파를 디더링하는 가산기를 더 포함할 수 있다. Preferably, the sinusoidal current generating device may further include an adder for dithering the digitized sine wave by adding the dither signal to the digitized sine wave.

바람직하게는, 상기 디지털-전류 변환기는, 상기 디더링된 신호에 대한 출력 비트 컨디셔닝(output bit conditioning)을 수행하는 제2 델타 시그마 변조기, 상기 제2 델타 시그마 변조기에서 출력된 신호의 고주파 잡음을 제거하는 전류 도메인 FIR 필터를 포함할 수 있다. Advantageously, said digital-to-current converter removes a high frequency noise of a signal output from said second delta sigma modulator, said second delta sigma modulator performing output bit conditioning on said dithered signal. It can include a current domain FIR filter.

바람직하게는, 상기 제2 델타 시그마 변조기는 상기 디더링된 신호를 1비트 출력으로 컨디셔닝할 수 있다. Advantageously, said second delta sigma modulator is capable of conditioning said dithered signal to a one-bit output.

바람직하게는, 상기 전류 도메인 FIR 필터는, 상기 제2 델타 시그마 변조기의 출력을 샘플링 클럭 주파수마다 지연시켜 다음 지연기로 이동하는 서로 연결된 복수개의 지연기, 상기 복수개의 지연기 각각의 1비트 출력을 1비트 전류로 각각 변환하는 복수개의 차동 전류 소스를 포함하되, 상기 차동 전류 소스는 지연기의 개수보다 하나 더 많을 수 있다. Advantageously, said current domain FIR filter comprises: a plurality of interconnected delayers for delaying the output of said second delta sigma modulator for each sampling clock frequency and moving to the next delay; A plurality of differential current sources each converting into bit currents, wherein the differential current sources may be one more than the number of delays.

바람직하게는, 상기 전류 도메인 FIR 필터는, 상기 복수개의 전류 소스의 모든 출력을 연결하여, 고주파 잡음 제거를 위한 32탭 전류 도메인 FIR 필터로 동작할 수 있다.
Advantageously, the current domain FIR filter connects all outputs of the plurality of current sources to operate as a 32 tap current domain FIR filter for high frequency noise cancellation.

본 발명에 따르면, RDO와 전류 도메인 FIR 필터를 사용하는 사인파 전류 발생 장치를 구현함으로써, 저전력, 저면적 및 저 THD의 사인파 전류를 생성할 수 있다. 구체적으로, 플립플롭 및 가산기를 이용하여 RDO를 설계함으로써, 적은 면적으로 깨끗한 디지털 사인파를 효율적으로 생성할 수 있다. 또한, 1b 델타 시그마 변조기의 출력 주기를 제거하기 위해 의사 난수 발생기를 설계하여 RDO 출력을 디더링함으로써, THD 성능을 더욱 향상시킬 수 있다. According to the present invention, by implementing a sinusoidal current generator using an RDO and a current domain FIR filter, it is possible to generate sinusoidal currents of low power, low area and low THD. Specifically, by designing an RDO using a flip-flop and an adder, a clean digital sine wave can be efficiently generated with a small area. In addition, by designing a pseudo random number generator to remove the output period of the 1b delta sigma modulator and dithering the RDO output, THD performance can be further improved.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
Effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 종래의 4극 바이오 임피던스 측정 시스템을 나타낸 도면이다.
도 2은 본 발명의 일 실시예에 따른 바이오 임피던스 측정 시스템을 나타낸 도면이다.
도 3 및 도 4는 도 2에 도시된 순환형 디지털 발진기를 설명하기 위한 도면이다.
도 5는 도 2에 도시된 의사 난수 발생기를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 LFSR 구조 및 PRNG 출력 비트에 대한 전류 생성 장치 출력의 SFDR 시뮬레이션 결과를 설명하기 위한 도면이다.
도 7은 도 2에 도시된 디지털-전류 변환기를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 출력 OUTDSM 의 FFT 시뮬레이션 결과와 FIR 필터링 후의 전류 출력을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 전력 소비 측정 결과와 다양한 주파수 및 출력 사인파의 전류 레벨을 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시예에 따른 1kΩ 부하 저항과 20 kHz, 40/160 μAp-p 출력 전류를 갖는 전류 자극기에서 측정된 차동 출력 전압 파형을 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 20 kHz 사인파 출력의 FFT 측정 결과를 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따른 1 kHz~100 kHz 에서 THD 측정 결과를 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따른 사인파 전류 발생 장치의 성능을 비교한 도면이다.1 is a view showing a conventional 4-pole bioimpedance measurement system.
2 is a diagram illustrating a bioimpedance measurement system according to an embodiment of the present invention.
3 and 4 are diagrams for explaining the cyclic digital oscillator shown in FIG.
FIG. 5 is a diagram for describing the pseudo random number generator of FIG. 2.
FIG. 6 is a diagram for describing a result of SFDR simulation of an output of a current generator for an LFSR structure and a PRNG output bit according to an embodiment of the present invention.
FIG. 7 is a diagram for describing the digital-current converter shown in FIG. 2.
FIG. 8 is a diagram illustrating an FFT simulation result of an output OUTDSM and a current output after FIR filtering according to an embodiment of the present invention.
9 is a diagram for describing a power consumption measurement result and current levels of various frequencies and output sine waves according to an embodiment of the present invention.
FIG. 10 illustrates differential output voltage waveforms measured in a current stimulator having a 1 kΩ load resistance and 20 kHz, 40/160 μAp-p output current in accordance with one embodiment of the present invention.
FIG. 11 is a diagram illustrating an FFT measurement result of 20 kHz sine wave output according to an embodiment of the present invention.
12 is a view showing the THD measurement results from 1 kHz to 100 kHz according to an embodiment of the present invention.
13 is a view comparing the performance of the sinusoidal current generating device according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first, second, A, and B may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 바이오 임피던스 측정 시스템을 나타낸 도면, 도 3 및 도 4는 도 2에 도시된 순환형 디지털 발진기를 설명하기 위한 도면, 도 5는 도 2에 도시된 의사 난수 발생기를 설명하기 위한 도면, 도 6은 본 발명의 일 실시예에 따른 LFSR 구조 및 PRNG 출력 비트에 대한 전류 생성 장치 출력의 SFDR 시뮬레이션 결과를 설명하기 위한 도면, 도 7든 도 2에 도시된 디지털-전류 변환기를 설명하기 위한 도면, 도 8은 본 발명의 일 실시예에 따른 출력 OUTDSM 의 FFT 시뮬레이션 결과와 FIR 필터링 후의 전류 출력을 설명하기 위한 도면이다. 2 is a diagram illustrating a bioimpedance measurement system according to an exemplary embodiment of the present invention, FIGS. 3 and 4 are diagrams for describing the cyclic digital oscillator shown in FIG. 2, and FIG. 5 is a pseudo random number shown in FIG. 2. 6 is a view for explaining the generator, FIG. 6 is a view for explaining the SFDR simulation results of the current generator output for the LFSR structure and the PRNG output bit according to an embodiment of the present invention, the digital shown in FIG. 8 is a diagram for describing a current converter, and FIG. 8 is a diagram for describing an FFT simulation result of an output OUTDSM and a current output after FIR filtering according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 바이오 임피던스 측정 시스템은 사인파 전류 발생 장치(Sinusoidal Current Generator)(100), 오프 칩 요소(C_CG)(200), 바이오 임피던스 판독장치(300)를 포함한다. Referring to FIG. 2, a bioimpedance measurement system according to an embodiment of the present invention includes a sinusoidal current generator 100, an off-chip element C _CG 200, and a bioimpedance reading device 300. It includes.

오프 칩 요소(C_CG)(200)는 AC 커플링을 위한 구성일 수 있다. Off chip element (C _CG ) 200 may be a configuration for AC coupling.

사인파 전류 발생 장치(100)는 사인파 전류를 발생하여 대상자(Body)(200)에게 공급하는 구성으로, 순환형 디지털 발진기(recursive digital oscillator, 이하, 'RDO'라 칭함)(110), 의사 난수 발생기(pseudo random number generator, 이하, 'PRNG'라 칭함)(120), 디지털-전류 변환기(140)를 포함한다. 여기서, RDO(110), PRNG(120), 디지털-전류 변환기(140)는 샘플링 클럭 주파수(

)에 동기화하여 동작할 수 있다. The sine wave current generator 100 generates a sine wave current and supplies the sine wave current to the body 200, a recursive digital oscillator (hereinafter, referred to as RDO) 110, and a pseudo random number generator. (pseudo random number generator, hereinafter referred to as 'PRNG') 120, and a digital-to-current converter 140. Here, the RDO 110, PRNG 120, and digital-to-current converter 140 has a sampling clock frequency (

It can work in synchronization with).

RDO(110)는 입력 신호를 입력받아 디지털화된 사인파(OUT_RDO)를 생성한다. 즉, RDO(110)는 입력 신호와 제1 피드백 신호를 이용하여 디지털화된 사인파를 출력한다. 예컨대, RDO(110)는 입력 신호와 제1 피드백 신호를 이용하여 12비트로 디지털화된 사인파를 출력할 수 있다. The RDO 110 receives an input signal and generates a digitized sine wave OUT _RDO . That is, the RDO 110 outputs a digitized sine wave using the input signal and the first feedback signal. For example, the RDO 110 may output a sine wave digitized to 12 bits using the input signal and the first feedback signal.

RDO(110)는 단일 사인파 파형의 연속 샘플을 생성하는 구성으로, 입력 신호뿐만 아니라 이미 출력된 신호를 이용하여 현재 출력을 계산한다.The RDO 110 is configured to generate a continuous sample of a single sine wave waveform, and calculates a current output using not only an input signal but also an already output signal.

예컨대, RDO(110)는 도 3에 도시된 바와 같이 2차 디지털 필터 구조일 수 있으며, 제1 지연기(111), 제2 지연기(112), 제1 계수기(113), 제2 계수기(114), 제1 가산기(115), 제2 가산기(116)를 포함한다. For example, the RDO 110 may be a secondary digital filter structure as shown in FIG. 3, and may include a first delay unit 111, a second delay unit 112, a first counter 113, and a second counter ( 114, a first adder 115, and a second adder 116.

제1 지연기(111)는 입력신호와 제2 가산기(116)를 통해 출력된 제1 피드백 신호를 지연시켜 출력한다. The first delay unit 111 delays and outputs the input signal and the first feedback signal output through the second adder 116.

제2 지연기(112)는 제1 지연기(111)에서 출력된 제1 지연신호를 지연시켜 출력한다. The second delayer 112 delays and outputs the first delayed signal output from the first delayer 111.

제1 지연기(111) 및 제2 지연기(112)는 플립플롭(flip-flop)으로 구현될 수 있고, 샘플링 클럭 주파수(

)가 인가될때마다 신호를 지연시킬 수 있다. The first delay unit 111 and the second delay unit 112 may be implemented as flip-flops, and the sampling clock frequency (

Signal can be delayed each time.

제1 계수기(113)는 제1 지연기(111)에서 출력된 제1 지연신호에 제1 계수를 곱하여 출력한다.The first counter 113 multiplies the first delay signal output from the first delay unit 111 and outputs the first coefficient.

제1 가산기(115)는 제1 지연신호와 제1 계수기(113)의 출력과의 차를 산출한다. The first adder 115 calculates a difference between the first delay signal and the output of the first counter 113.

제2 계수기(114)는 제1 가산기(115)의 출력에 제2 계수를 곱하여 제2 가산기(116)로 출력한다. The second counter 114 multiplies the output of the first adder 115 by the second coefficient and outputs it to the second adder 116.

제2 가산기(116)는 제2 계수기(114)의 출력과 제2 지연기(112)에서 출력된 제2 지연신호의 차를 제1 피드백 신호로 출력한다. 이때, 출력된 제1 피드백 신호는 제1 지연기(111)의 입력으로 피드백될 수 있다. The second adder 116 outputs the difference between the output of the second counter 114 and the second delay signal output from the second delayer 112 as a first feedback signal. In this case, the output first feedback signal may be fed back to the input of the first delay unit 111.

상기와 같이 구조의 RDO(110)는 아래 수학식 1과 같이 현재 신호를 정의할 수 있다. As described above, the RDO 110 having a structure may define a current signal as shown in Equation 1 below.

[수학식 1][Equation 1]

여기서, x(n+2)는 현재 신호, x(n+1)은 제1 지연기에서 출력된 신호, x(n)은 제2 지연기에서 출력된 신호, α는 승산 계수일 수 있다.Here, x (n + 2) may be a current signal, x (n + 1) may be a signal output from the first delay unit, x (n) may be a signal output from the second delay unit, and α may be a multiplication factor.

수학식 1에서 x(1), x(0)의 초기값을 각각

, 1로 선택하고, 승산 계수 α를

로 선택하면, 수학식 1의 단위 샘플 응답은 아래 수학식 2와 표현될 수 있다. In Equation 1, initial values of x (1) and x (0) are respectively

, 1, and multiplication factor α

If selected as, the unit sample response of Equation 1 may be expressed as Equation 2 below.

[수학식 2][Equation 2]

여기서,

는 사인파 출력 주파수,

는 샘플링 클럭 주파수일 수 있다. 이때, 사인파 출력 주파수는 샘플링 클럭 주파수에 기초하여 초기에 설정될 수 있다. here,

Sine wave output frequency,

May be a sampling clock frequency. In this case, the sine wave output frequency may be initially set based on the sampling clock frequency.

예컨대,

를 초기에

의 1/100 로 설정하면, 승산 계수 α는 대락 1.996053 으로 계산될 수 있다. 디지털 회로 구현을 단순화하기 위해 승산 계수 α는

, 1.996053 으로 설정되어, 0.5%미만의 주파수 오차만 발생한다. 이러한 변수로 설계된 RDO(110)는 도 4와 같을 수 있다. for example,

Early on

When set to 1/100 of, the multiplication factor α can be calculated to be approximately 1.996053. To simplify the implementation of digital circuits, the multiplication factor α is

Is set to 1.996053, resulting in less than 0.5% frequency error. RDO 110 designed with such a variable may be the same as FIG. 4.

한편, 상기와 같은 구조의 RDO(110)는 가산기와 플립플롭으로만 디지털화된 사인파를 출력하므로, 적은 면적으로 구현이 가능하다. 즉, 종래 LUT 기반 기법은 사인파 파형의 모든 양자화된 값을 저장하기 위해서는 대용량 메모리가 필요하다. 이에 비해 본 발명은 LUT 기반 전류 생성기보다 훨씬 적은 영역을 차지하는 가산기와 플립플롭으로만 사인파의 디지털화된 값을 산출하게 된다.On the other hand, since the RDO 110 having the above structure outputs a sine wave digitized only by an adder and a flip-flop, it can be implemented in a small area. That is, the conventional LUT-based technique requires a large memory to store all the quantized values of the sine wave waveform. In contrast, the present invention calculates the sine wave's digitized value only with an adder and flip-flop, which occupy much less area than the LUT-based current generator.

PRNG(120)는 디지털-전류 변환기(140)의 출력에 나타나는 주기적 성분을 제거하기 위해 RDO(110)의 출력을 디더링하기 위한 디더 신호를 생성한다. The PRNG 120 generates a dither signal for dithering the output of the RDO 110 to remove periodic components appearing at the output of the digital-current converter 140.

이러한 PRNG(120)는 도 5에 도시된 바와 같이 선형 피드백 시프트 레지스터(121), 제1 델타 시그마 변조기(제1 DSM, 125)를 포함한다.This PRNG 120 includes a linear feedback shift register 121, a first delta sigma modulator (first DSM) 125, as shown in FIG.

선형 피드백 시프트 레지스터(121)는 소정의 의사 난수를 생성한다. 선형 피드백 시프틀 레지스터(121)에서 생성되는 의사 난수는 제1 델타 시그마 변조기(125)에 입력되는 입력값에 더해져 제1 델타 시그마 변조기(125)에 입력된다.The linear feedback shift register 121 generates some pseudo random numbers. The pseudo random number generated in the linear feedback shift register 121 is input to the first delta sigma modulator 125 in addition to an input value input to the first delta sigma modulator 125.

이러한, 선형 피드백 시프트 레지스터(121)는 다양한 형태로 구현될 수 있다. 예컨대, 선형 피드백 시프트 레지스터(121)는 서로 연결된 복수개의 지연기(122)와 적어도 하나의 피드백 논리부(123)를 포함하여 구성될 수 있다. 이때, 지연기(122)는 플립플롭일 수 있고, 피드백 논리부(123)는 XOR 게이트일 수 있다. 각 플립플롭(122)은 클럭(CLK)이 인가될 때마다 저장 데이터들을 다음 플립플롭(122)으로 이동시킨다. 플립플롭(122)은 복수개의 플립플롭을 연결한 시프트 레지스터로 구현될 수 있다. 도 5에 도시된 선형 피드백 시프트 레지스터(121)의 일례는 플립플롭(122) 중 일부 플립플롭의 출력이 XOR게이트(123)로 인가되고 그 출력값이 최초의 플립플롭으로 피드백되는 구조를 갖는다. 플립플롭(122)의 수, XOR 게이트(123)의 수, 피드백의 수는 필요에 따라 다양하게 변경될 수 있다.The linear feedback shift register 121 may be implemented in various forms. For example, the linear feedback shift register 121 may include a plurality of delay units 122 and at least one feedback logic unit 123 connected to each other. In this case, the delay unit 122 may be a flip-flop and the feedback logic unit 123 may be an XOR gate. Each flip-flop 122 moves the stored data to the next flip-flop 122 whenever the clock CLK is applied. The flip-flop 122 may be implemented as a shift register connecting a plurality of flip-flops. An example of the linear feedback shift register 121 shown in FIG. 5 has a structure in which the output of some flip-flops of the flip-flop 122 is applied to the XOR gate 123 and the output value is fed back to the first flip-flop. The number of flip-flops 122, the number of XOR gates 123, and the number of feedbacks may be variously changed as necessary.

제1 델타 시그마 변조기(125)는 선형 피드백 시프트 레지스터(121)에서 생성된 의사 난수를 입력받아 출력 비트 컨디셔닝(output bit conditioning)과 랜덤화(randomization)를 수행한다. 예컨데, 선형 피드백 시프트 레지스터(121)에서 7비트의 의사 난수를 생성하여 18비트를 출력하는 경우, 제1 델타 시그마 변조기(125)는 선형 피드백 시프트 레지스터(121)의 출력인 18비트를 7비트로 컨디셔닝 할 수 있다. The first delta sigma modulator 125 receives a pseudo random number generated by the linear feedback shift register 121 and performs output bit conditioning and randomization. For example, when a 7-bit pseudo random number is generated in the linear feedback shift register 121 and 18 bits are output, the first delta sigma modulator 125 conditions the 18 bits, which are the outputs of the linear feedback shift register 121, to 7 bits. can do.

이러한, 제1 델타 시그마 변조기(125)는 제3 가산기(126), 루프필터(127), 양자화기(128)를 포함한다. The first delta sigma modulator 125 includes a third adder 126, a loop filter 127, and a quantizer 128.

제3 가산기(126)는 LFSR(121)에서 생성된 의사난수와 제1 델타 시그마 변조기(125)에서 출력되는 피드백 신호의 차를 합산하여 루프필터(127)로 출력한다. The third adder 126 adds the difference between the pseudo random number generated by the LFSR 121 and the feedback signal output from the first delta sigma modulator 125 and outputs the difference to the loop filter 127.

루프필터(127)는 제3 가산기(126)의 출력을 적분하여 양자화기(128)로 출력한다. 이러한 루프필터(127)는 루프필터(127)에서 출력되는 피드백 신호와 제3 가산기(126)의 출력을 더하는 제4 가산기(127a), 제4 가산기(127a)의 출력을 지연시켜 출력하는 지연기(127b)를 포함한다. The loop filter 127 integrates the output of the third adder 126 and outputs it to the quantizer 128. The loop filter 127 delays and outputs the outputs of the fourth adder 127a and the fourth adder 127a, which add the feedback signal output from the loop filter 127 and the output of the third adder 126. 127b.

양자화기(128)는 루프필터(127)에서 출력된 신호를 양자화한다.The quantizer 128 quantizes the signal output from the loop filter 127.

상기와 같은 구조의 PRNG(120)는 RDO(110)의 출력을 디더링하는 디더 신호를 출력하는 구성으로, 도 6에 도시된 다양한 LFSR 구조 및 PRNG 출력 비트에 대한 전류 생성 장치 출력의 SFDR(simulated spurious free dynamic range)을 살펴보면, LFSR 비트가 증가함에 따라 OUT_PRNG의 랜덤성이 증가하기 때문에 최대 스퍼 레벨은 감소하는 것을 확인할 수 있다. 결과적으로, OUT_PRNG의 출력 비트수를 6-7b까지 늘리면 SFDR이 향상됨을 확인할 수 있다. The PRNG 120 having the structure as described above is configured to output a dither signal dithering the output of the RDO 110, and simulated spurious of the output of the current generator for the various LFSR structures and PRNG output bits shown in FIG. In the free dynamic range, as the LFSR bit increases, the randomness of the OUT _PRNG increases, so the maximum spur level decreases. As a result, it can be seen that increasing the number of output bits of the OUT _PRNG to 6-7b improves the SFDR.

다시 도 2를 참조하면, 가산기(130)는 RDO(110)에서 출력된 디지털화된 사인파에 PRNG(120)에서 생성된 디더 신호를 합산하여 상기 디지털화된 사인파를 디더링한다. Referring back to FIG. 2, the adder 130 dithers the digitized sine wave by adding the dither signal generated by the PRNG 120 to the digitized sine wave output from the RDO 110.

디지털-전류 변환기(140)는 가산기(130)에서 출력된 디더링된 신호(DSM_IN)를 사인파 전류로 변환한다. The digital-current converter 140 converts the dithered signal DSM _IN output from the adder 130 into a sine wave current.

이러한 디지털-전류 변환기(140)는 제2 델타 시그마 변조기(제2 DSM, 150), 전류 도메인 FIR 필터(160)를 포함한다. This digital-to-current converter 140 includes a second delta sigma modulator (second DSM, 150), current domain FIR filter 160.

제2 델타 시그마 변조기(150)는 가산기(130)에서 출력되는 디더링된 신호에 대한 출력 비트 컨디셔닝(output bit conditioning)을 수행한다. 예컨대, 제2 델타 시그마 변조기(150)는 디더링된 12b 사인파 신호를 1b 출력으로 컨디셔닝한다. 이때, 오버 샘플링 비율 50으로 제공할 수 있다. The second delta sigma modulator 150 performs output bit conditioning on the dithered signal output from the adder 130. For example, the second delta sigma modulator 150 conditions the dithered 12b sine wave signal to 1b output. In this case, the oversampling ratio 50 may be provided.

제2 델타 시그마 변조기(150)는 가산기(130)에서 출력되는 디더링된 신호를 델타-시그마 변조한다. 즉, 제2 델타 시그마 변조기(150)는 입력신호와 출력신호의 차를 적분한 값을 비교하여 출력한다. The second delta sigma modulator 150 delta-sigma modulates the dithered signal output from the adder 130. That is, the second delta sigma modulator 150 compares and outputs an integrated value of the difference between the input signal and the output signal.

제2 델타 시그마 변조기(150)는 제1 델타 시그마 변조기(125)와 비교하여, 1비트 출력으로 컨디셔닝한다는 점에 차이가 있을 뿐, 그 구성은 동일하므로 상세한 설명은 생략하기로 한다. The second delta sigma modulator 150 is different from the first delta sigma modulator 125 in that it is conditioned with a 1-bit output, and the configuration thereof is the same, and thus the detailed description thereof will be omitted.

한편, 제2 델타 시그마 변조기(150)의 출력은 큰 고주파 형태의 양자화 잡음이 있으므로, 저역 통과 필터링을 적용해야 한다. 이에, 디지털-전류 변환기(140)는 전류 도메인 FIR 필터(160)를 포함한다. On the other hand, since the output of the second delta sigma modulator 150 has a large high frequency quantization noise, low pass filtering should be applied. Thus, the digital-current converter 140 includes a current domain FIR filter 160.

전류 도메인 FIR 필터(160)는 제2 델타 시그마 변조기(150)에서 출력된 신호의 고주파 잡음을 제거한다. 이러한 전류 도메인 FIR 필터(160)에 대해 도 7을 참조하면, 전류 도메인 FIR 필터(160)는 서로 연결된 복수의 지연기(162), 차동 전류 소스(CS₁ _~32)(164), 공통모드 피드백 회로(common mode feedback circuit, CMFB)(166)를 포함한다.The current domain FIR filter 160 removes high frequency noise of the signal output from the second delta sigma modulator 150. Referring to FIG. 7 for the current domain FIR filter 160, the current domain FIR filter 160 includes a plurality of delay units 162, differential current sources CS ₁ _{to 32} 164, and common mode feedback connected to each other. A common mode feedback circuit (CMFB) 166.

복수의 지연기(162)는 제2 델타 시그마 변조기(150)의 출력을 샘플링 클럭 주파수마다 지연시켜 다음 지연기로 이동시킨다. 이러한 복수의 지연기(162)는 플립플롭, 예컨대, D-flip flop (DFF)일 수 있다. 따라서, 각 플립플롭(162)은 클럭(CLK)이 인가될 때마다 저장 데이터들을 다음 플립플롭(162)으로 이동시킨다. 이하에서는 설명의 편의를 위해 복수의 지연기(162)를 31-DFF 체인(chain)으로 구성한 경우로 한정하여 설명하기로 한다.The plurality of delayers 162 delay the output of the second delta sigma modulator 150 for each sampling clock frequency to move to the next delay. The plurality of retarders 162 may be flip-flops, eg, D-flip flop (DFF). Accordingly, each flip-flop 162 moves the stored data to the next flip-flop 162 whenever the clock CLK is applied. Hereinafter, for convenience of description, the plurality of delay units 162 will be described as being limited to the case of configuring a 31-DFF chain.

제2 델타 시그마 변조기(150)의 출력은 31-DFF 체인(162)을 따라

주기마다 다음 DFF로 이동하고, 각 DFF의 출력은 각 차동 전류 소스(CS₁ _~32)(164)의 출력 극성을 제어한다. 따라서, 각 차동 전류 소스 출력은 FIR 필터의 각 탭으로서 동작한다. 예를 들어, CS₁의 출력은 현재 1b 전류 출력이고, CS₂의 출력은 현재 1b 전류 출력의 한단계 전을 나타낸다.The output of the second delta sigma modulator 150 is along the 31-DFF chain 162

Each cycle moves to the next DFF, and the output of each DFF controls the output polarity of each differential current source CS ₁ _-32 164. Thus, each differential current source output acts as each tap of the FIR filter. For example, the output of CS ₁ is currently a 1b current output, and the output of CS ₂ represents one step before the current 1b current output.

차동 전류 소스(164)는 복수개의 지연기(162) 각각의 1비트 출력을 1비트 전류로 각각 변환한다. 이때, 차동 전류 소스(164)는 제2 델타 시그마 변조기(150)의 1비트 출력을 지연시키 않고 1비트 전류로 변환하므로, 차동 전류 소스(164)는 지연기(162)의 개수보다 하나 더 많을 수 있다. The differential current source 164 converts the one bit output of each of the plurality of delay units 162 into one bit current. In this case, since the differential current source 164 converts the one-bit output of the second delta sigma modulator 150 into one-bit current without delay, the differential current source 164 may be one more than the number of the delays 162. Can be.

이러한 차동 전류 소스(164)는 A에 도시된 바와 같이 차동쌍 트랜지스터와 전류원으로 구성되고, 전류 도메인 추가를 위해 전류 소스의 모든 출력을 연결함으로써, 제2 델타 시그마 변조기(150)의 고주파 양자화 잡음을 위한 32탭 FIR 필터링이 수행된다. 즉, 전류 도메인 FIR 필터(160)는 복수개의 차동 전류 소스(164)의 모든 출력을 연결하여, 32탭 전류 도메인 FIR 필터로 동작할 수 있다. This differential current source 164 consists of a differential pair transistor and a current source as shown in A, and connects all outputs of the current source to add the current domain, thereby eliminating the high frequency quantization noise of the second delta sigma modulator 150. 32 tap FIR filtering is performed. That is, the current domain FIR filter 160 may connect all outputs of the plurality of differential current sources 164 to operate as a 32 tap current domain FIR filter.

공통 모드 피드백 회로(166)는 업/다운 전류 매칭을 통해 고조파 스퍼를 감소시키기 위해 구현된다.Common mode feedback circuit 166 is implemented to reduce harmonic spurs through up / down current matching.

상기와 같은 구조의 전류 도메인 FIR 필터(160)는 제2 델타 시그마 변조기(150)에서 출력된 신호의 고주파 잡음을 제거한다. 제2 델타 시그마 변조기(150)의 출력 OUTDSM 의 FFT 시뮬레이션 결과와 FIR 필터링 후의 전류 출력에 대해 도 8을 참조하면, 디더링(OUT_{DSM(PRNG on/off)})의 중요한 효과 또한 명확하게 증명됨을 확인할 수 있다. 제안된 PRNG(120)가 없으면 출력 전류의 THD는 FIR 필터링 후에도 2.5% 를 넘는다는 것을 확인할 수 있다. The current domain FIR filter 160 having the above structure removes high frequency noise of the signal output from the second delta sigma modulator 150. Referring to FIG. 8 for the FFT simulation result of the output OUTDSM of the second delta sigma modulator 150 and the current output after the FIR filtering, it can be seen that an important effect of dithering (OUT _{DSM (PRNG on / off)} ) is also clearly demonstrated. have. Without the proposed PRNG 120, it can be seen that the THD of the output current exceeds 2.5% even after FIR filtering.

한편, 상기와 같이 구성된 사인파 전류 발생 장치(100)는 차동 전류 소스(CS₁ _~32) 및 CMFB(166)를 제외한 다른 모든 구성(RDO+PNRG+DSM+FIR)은 디지털 회로(Digital circuits)로 구현할 수 있다.On the other hand, the sinusoidal current generator 100 configured as described above is all other configurations (RDO + PNRG + DSM + FIR) except the differential current source (CS ₁ _{~ 32} ) and the CMFB (166) as digital circuits (Digital circuits) Can be implemented.

이하, 상기와 같은 사인파 전류 발생 장치(100)의 성능에 대해 설명하기로 한다. Hereinafter, the performance of the sinusoidal current generating device 100 as described above will be described.

도 9는 본 발명의 일 실시예에 따른 전력 소비 측정 결과와 다양한 주파수 및 출력 사인파의 전류 레벨을 설명하기 위한 도면이다.9 is a diagram for describing a power consumption measurement result and current levels of various frequencies and output sine waves according to an embodiment of the present invention.

도 9를 참조하면, 총 전력 소비는 20 kHz, 40 μAp-p 사인파 전류 생성의 경우, 55.6 μW이다. 전력 소모가 샘플링 클럭 주파수(fsamp)에 비례하는 디지털 회로(RDO+PNRG+DSM+FIR)는 2 MHz의 24.6 μW를 소비한다. 160 μAp-p, 100 kHz 전류 생성(fsamp=10 MHz)의 경우, 총 전력 소비는 249.3 μW(디지털 회로에서는 122.6 μW, CS₁ _~32과 CMFB에서는 126.7 μW)로 측정됨을 확인할 수 있다.Referring to Figure 9, the total power consumption is 55.6 μW for 20 kHz, 40 μAp-p sine wave current generation. A digital circuit (RDO + PNRG + DSM + FIR) whose power consumption is proportional to the sampling clock frequency ( fsamp ) consumes 24.6 μW of 2 MHz. For 160 μAp-p, 100 kHz current generation ( fsamp = 10 MHz), the total power consumption is measured as 249.3 μW (122.6 μW for digital circuits, 126.7 μW for CS ₁ _{to 32} and CMFB).

도 10은 본 발명의 일 실시예에 따른 1kΩ 부하 저항과 20 kHz, 40/160 μAp-p 출력 전류를 갖는 전류 자극기에서 측정된 차동 출력 전압 파형을 나타내고, 도 11은 본 발명의 일 실시예에 따른 20 kHz 사인파 출력의 FFT 측정 결과를 나타낸 도면이다. 도 10 및 도 11을 참조하면, 전류 도메인 FIR 필터에 의해 고주파 형태의 잡음은 관찰되지 않음을 확인할 수 있다. 또한, 도 8의 시뮬레이션 결과와 마찬가지로 62.5 kHz (f _samp /32) 및 125 kHz (2·f _samp /32)의 첫번째 및 두번째 노치가 잘 관찰됨을 확인할 수 있다. FIG. 10 shows differential output voltage waveforms measured in a current stimulator having a 1 kΩ load resistance and 20 kHz, 40/160 μAp-p output current in accordance with an embodiment of the invention, and FIG. 11 is an embodiment of the invention. Shows a result of FFT measurement of a 20 kHz sine wave output. Referring to FIGS. 10 and 11, it can be seen that no high frequency noise is observed by the current domain FIR filter. In addition, as in the simulation result of FIG. 8, it can be seen that the first and second notches of 62.5 kHz ( f _samp / 32) and 125 kHz (2 · f _samp / 32) are well observed.

도 12는 본 발명의 일 실시예에 따른 1 kHz~100 kHz 에서 THD 측정 결과를 나타낸 도면이다. 도 12를 참조하면, 40~160 μAp-p 사인파 출력은 0.4 % 미만으로 잘 제어됨을 확인할 수 있다. 12 is a view showing the THD measurement results from 1 kHz to 100 kHz according to an embodiment of the present invention. 12, it can be seen that the 40 ~ 160 μAp-p sine wave output is well controlled to less than 0.4%.

도 13은 본 발명의 일 실시예에 따른 사인파 전류 발생 장치의 성능을 비교한 도면이다. 도 13을 참조하면, 본 발명에 따른 사인파 전류 발생 장치는 탁월한 THD 성능과 함께 비슷한 전력을 소비하면서 LUT 기반의 전류 생성기보다 면적 소비가 14배 적다는 것을 확인할 수 있다. 또한, 본 발명의 사인파 전류 발생 장치의 전력 소비는 출력 전류 레벨과 주파수에 따라 조정되므로 250 μAp-p 및 90 kHz 사인파 발생에 대한 전력 소비는 300 μW 정도로 추측할 수 있으며, 이는 아날로그 사인파 발생기(Sine)보다 6배 적은 전력 소모임을 확인할 수 있다. 13 is a view comparing the performance of the sinusoidal current generating device according to an embodiment of the present invention. Referring to FIG. 13, it can be seen that the sinusoidal current generator according to the present invention consumes 14 times less area than the LUT-based current generator while consuming similar power with excellent THD performance. In addition, since the power consumption of the sine wave current generator of the present invention is adjusted according to the output current level and frequency, the power consumption for 250 μAp-p and 90 kHz sine wave generation can be estimated as 300 μW, which is analog sine wave generator (Sine 6 times less power consumption than

한편, 본 발명은 RDO와 전류 도메인 FIR 필터를 사용하는 사인파 전류 발생 장치에 관한 것이다. 플립플롭 및 가산기만 필요로 하는 RDO는 넓은 면적을 필요로 하는 LUT 없이 깨끗한 디지털 사인파를 효율적으로 생성할 수 있다. 또한, 고해상도 디지털-전류 변환은 FIR 필터가 내장된 델타 시그마 변조 1비트 전류 소스로 수행되며, 32탭 전류 도메인 FIR 필터는 1b 전류 출력의 고주파 양자화 잡음을 제거한다. 또한, 최적 설계된 PRNG는 1b DSM의 출력 주기를 제거하기 위해 RDO 출력을 디더링하므로, THD 성능을 더욱 향상시킨다. 본 발명은 20 kHz, 40 μAp-p 사인파 전류 생성에 대해 0.17 %의 THD를 달성하면서 55.6 μW를 소모함을 확인할 수 있다. On the other hand, the present invention relates to a sinusoidal current generating device using an RDO and a current domain FIR filter. Requiring only flip-flops and adders, RDOs can efficiently generate clean digital sine waves without the need for large area LUTs. In addition, high resolution digital-to-current conversion is performed with a delta sigma modulated 1-bit current source with built-in FIR filter, while the 32-tap current domain FIR filter eliminates high frequency quantization noise at 1b current output. In addition, the optimally designed PRNG dithers the RDO output to eliminate the output cycle of the 1b DSM, further enhancing THD performance. It can be seen that the present invention consumes 55.6 μW while achieving a THD of 0.17% for 20 kHz, 40 μAp-p sine wave current generation.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

100: 사인파 전류 발생 장치
110 : 순환형 디지털 발진기(RDO)
111 : 제1 지연기
112 : 제2 지연기
113 : 제1 계수기
114 : 제2 계수기
115 : 제1 가산기
116 : 제2 가산기
120 : 의사 난수 발생기(PRNG)
121 : 선형 피드백 시프트 레지스터
122, 162 : 지연기
123 : 피드백 논리부
125 : 제1 델타 시그마 변조기
126 : 제3 가산기
127 : 루프필터
128 : 양자화기
130 : 가산기
140 : 디지털-전류 변환기
150 : 제2 델타 시그마 변조기
160 : 전류 도메인 FIR 필터
164 : 차동 전류 소스
166 : 공통모드 피드백 회로(CMFB)
200 : 오프 칩 요소
300 : 바이오 임피던스 판독 장치100: sine wave current generator
110: cyclic digital oscillator (RDO)
111: first delay
112: second delay
113: first counter
114: second counter
115: first adder
116: second adder
120: Pseudo Random Number Generator (PRNG)
121: Linear Feedback Shift Register
122, 162: delay
123: feedback logic
125: first delta sigma modulator
126: third adder
127 loop filter
128: Quantizer
130: an adder
140: digital-to-current converter
150: second delta sigma modulator
160: Current Domain FIR Filter
164: Differential Current Source
166: common mode feedback circuit (CMFB)
200: off-chip element
300: bio impedance reading device

Claims

소정의 신호를 입력받아 디지털화된 사인파를 생성하는 순환형 디지털 발진기(recursive digital oscillator);
상기 순환형 디지털 발진기의 출력을 디더링하기 위한 디더 신호를 생성하는 의사 난수 발생기(pseudo random number generator); 및
상기 디지털화된 사인파가 상기 디더 신호에 의해 디더링된 신호를 사인파 전류(Sinusoidal Current)로 변환하는 디지털-전류 변환기
를 포함하는 것을 특징으로 하는 사인파 전류 발생 장치.A recursive digital oscillator for receiving a predetermined signal and generating a digitized sine wave;
A pseudo random number generator generating a dither signal for dithering the output of the cyclic digital oscillator; And
The digital-to-current converter, the digitized sine wave converts the signal dithered by the dither signal into a sinusoidal current
Sinusoidal current generating device comprising a.

제1항에 있어서,
상기 순환형 디지털 발진기는,
상기 입력된 신호와 제2 가산기를 통해 출력된 제1 피드백 신호를 지연시켜 출력하는 제1 지연기;
상기 제1 지연기에서 출력된 제1 지연신호를 지연시켜 출력하는 제2 지연기;
상기 제1 지연신호에 제1 계수를 곱하여 출력하는 제1 계수기;
상기 제1 지연신호와 상기 제1 계수기의 출력과의 차를 산출하는 제1 가산기;
상기 제1 가산기의 출력에 제2 계수를 곱하여 출력하는 제2 계수기; 및
상기 제2 계수기의 출력과 제2 지연기에서 출력된 제2 지연신호의 차를 제1 피드백 신호로 출력하는 제2 가산기를 포함하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 1,
The cyclic digital oscillator,
A first delayer for delaying and outputting a first feedback signal output through the input signal and a second adder;
A second delayer for delaying and outputting a first delayed signal output from the first delayer;
A first counter multiplying and outputting the first delay signal by a first coefficient;
A first adder for calculating a difference between the first delayed signal and the output of the first counter;
A second counter multiplying and outputting a second coefficient by an output of the first adder; And
And a second adder for outputting a difference between the output of the second counter and the second delay signal output from the second delay unit as a first feedback signal.

제2항에 있어서,
상기 순환형 디지털 발진기에서 현재 신호는 아래 수학식으로 정의되는 것을 특징으로 하는 사인파 전류 발생 장치.
[수학식]

여기서, x(n+2)는 현재 신호, x(n+1)은 제1 지연기에서 출력된 신호, x(n)은 제2 지연기에서 출력된 신호, α는 승산 계수임.The method of claim 2,
Sine wave current generator, characterized in that the current signal in the cyclic digital oscillator is defined by the following equation.
[Equation]

Where x (n + 2) is the current signal, x (n + 1) is the signal output from the first delayer, x (n) is the signal output from the second delayer, and α is a multiplication factor.

제1항에 있어서,
상기 의사 난수 발생기는,
의사 난수를 생성하는 선형 피드백 시프트 레지스터; 및
상기 선형 피드백 시프트 레지스터에서 생성된 의사 난수를 입력받아 양자화하는 제1 델타 시그마 변조기를 포함하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 1,
The pseudo random number generator,
A linear feedback shift register for generating a pseudo random number; And
And a first delta sigma modulator that receives and quantizes a pseudo random number generated by the linear feedback shift register.

제4항에 있어서,
상기 선형 피드백 시프트 레지스터는,
클럭(CLK)이 인가될 때마다 저장 데이터들을 다음 지연기로 이동하는 서로 연결된 복수개의 지연기와, 상기 복수개의 지연기 중 일부 지연기의 출력을 입력받아 최초의 지연기로 피드백하는 적어도 하나의 피드백 논리부로 구성되어 소정의 시퀀스로 의사 난수를 생성하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 4, wherein
The linear feedback shift register is
Each time the clock CLK is applied, a plurality of connected delayers for moving the stored data to the next delay unit and at least one feedback logic unit which receives the output of some of the plurality of delayers and feeds them back to the first delay unit. And generating a pseudo random number in a predetermined sequence.

제4항에 있어서,
상기 제1 델타 시그마 변조기는,
상기 선형 피드백 시프트 레지스터에서 생성된 의사 난수와 제1 델타 시그마 변조기에서 출력되는 피드백 신호의 차를 합산하는 제3 가산기;
상기 제3 가산기의 출력을 적분하는 루프필터; 및
상기 루프필터에서 출력된 신호를 양자화하는 양자화기를 포함하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 4, wherein
The first delta sigma modulator,
A third adder for summing the difference between the pseudo random number generated in the linear feedback shift register and the feedback signal output from the first delta sigma modulator;
A loop filter for integrating the output of the third adder; And
And a quantizer for quantizing the signal output from the loop filter.

제1항에 있어서,
상기 디지털화된 사인파에 상기 디더 신호를 합산하여 상기 디지털화된 사인파를 디더링하는 가산기를 더 포함하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 1,
And an adder which adds the dither signal to the digitized sine wave to dither the digitized sine wave.

제1항에 있어서,
상기 디지털-전류 변환기는,
상기 디더링된 신호에 대한 양자화를 수행하는 제2 델타 시그마 변조기; 및
상기 제2 델타 시그마 변조기에서 출력된 신호의 고주파 잡음을 제거하는 전류 도메인 FIR 필터를 포함하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 1,
The digital-current converter,
A second delta sigma modulator for performing quantization on the dithered signal; And
And a current domain FIR filter for removing high frequency noise of the signal output from the second delta sigma modulator.

제8항에 있어서,
상기 제2 델타 시그마 변조기는 상기 디더링된 신호를 1비트 출력으로 컨디셔닝하는 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 8,
And the second delta sigma modulator is configured to condition the dithered signal into a 1-bit output.

제8항에 있어서,
상기 전류 도메인 FIR 필터는,
상기 제2 델타 시그마 변조기의 출력을 샘플링 클럭 주파수마다 지연시켜 다음 지연기로 이동하는 서로 연결된 복수개의 지연기; 및
상기 복수개의 지연기 각각의 1비트 출력을 1비트 전류로 각각 변환하는 복수개의 차동 전류 소스를 포함하되,
상기 차동 전류 소스는 지연기의 개수보다 하나 더 많은 것을 특징으로 하는 사인파 전류 발생 장치.The method of claim 8,
The current domain FIR filter,
A plurality of delayers connected to each other to delay the output of the second delta sigma modulator for each sampling clock frequency and move to a next delay; And
A plurality of differential current sources each converting a one bit output of each of the plurality of delayers into a one bit current,
And the differential current source is one more than the number of delays.

제10항에 있어서,
상기 전류 도메인 FIR 필터는,
상기 복수개의 전류 소스의 모든 출력을 연결하여, 고주파 잡음 제거를 위한 32탭 전류 도메인 FIR 필터로 동작하는 것을 특징으로 하는 사인파 전류 발생 장치.
The method of claim 10,
The current domain FIR filter,
And connecting all outputs of the plurality of current sources to operate as a 32-tap current domain FIR filter for high frequency noise cancellation.