KR102019353B1 - Fan-out sensor package and optical-type fingerprint sensor module - Google Patents
Fan-out sensor package and optical-type fingerprint sensor module Download PDFInfo
- Publication number
- KR102019353B1 KR102019353B1 KR1020170091475A KR20170091475A KR102019353B1 KR 102019353 B1 KR102019353 B1 KR 102019353B1 KR 1020170091475 A KR1020170091475 A KR 1020170091475A KR 20170091475 A KR20170091475 A KR 20170091475A KR 102019353 B1 KR102019353 B1 KR 102019353B1
- Authority
- KR
- South Korea
- Prior art keywords
- fan
- disposed
- image sensor
- package
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
본 개시는 관통홀을 갖는 연결부재, 상기 연결부재의 관통홀에 배치되며 접속패드가 배치된 활성면과 상기 활성면의 반대측인 비활성면을 갖는 이미지 센서, 상기 연결부재와 상기 이미지 센서와 상기 광학렌즈의 적어도 일부를 봉합하는 봉합재, 및 상기 연결부재와 상기 이미지 센서와 상기 광학렌즈 상에 배치된 재배선층을 포함하며, 상기 연결부재는 배선층을 포함하며, 상기 재배선층은 상기 배선층 및 상기 접속패드를 전기적으로 연결하는, 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈에 관한 것이다.The present disclosure provides a connection member having a through hole, an image sensor disposed in the through hole of the connection member, the image sensor having an active surface on which a connection pad is disposed and an inactive surface opposite to the active surface, the connection member, the image sensor, and the optical. An encapsulant for sealing at least a portion of the lens, and a redistribution layer disposed on the connection member, the image sensor, and the optical lens, wherein the connection member includes a wiring layer, and the redistribution layer includes the wiring layer and the connection. The present invention relates to a fan-out sensor package and an optical fingerprint sensor module including the same.
Description
본 개시는 팬-아웃 센서 패키지, 예를 들면, 광학방식의 지문인식이 가능한 팬-아웃 센서 패키지 및 이를 포함하는 광학방식의 지문센서 모듈에 관한 것이다.
The present disclosure relates to a fan-out sensor package, for example, a fan-out sensor package capable of optical fingerprint recognition and an optical fingerprint sensor module including the same.
스마트폰의 지문센서칩 채용이 일반화되고 전면 디스플레이의 크기가 커지는 추세에 따라, 언더 디스플레이 구조가 가능한 광학방식의 지문센서 패키지 기술의 요구가 증가되고 있다. 종래의 광학방식의 지문센서 패키지는 인터포저 기판 상에 센서칩을 실장하고, 와이어 본딩으로 센서칩의 접속패드와 인터포저를 전기적으로 연결하였으며, 센서칩을 몰딩재로 몰딩하는 하는 구조를 주로 채용해 왔다.
As the adoption of the fingerprint sensor chip of a smartphone is becoming more common and the size of the front display becomes larger, there is an increasing demand for an optical fingerprint sensor package technology capable of an under display structure. The conventional optical fingerprint sensor package has a structure in which a sensor chip is mounted on an interposer substrate, electrically connected to a connection pad of the sensor chip and an interposer by wire bonding, and the sensor chip is molded with a molding material. I have been.
다만, 이러한 구조의 패키지는 센서칩 위에 올라간 와이어 본딩이나 별도의 광학렌즈 등으로 인해 패키지 구조가 다소 복잡해졌으며, 패키지의 크기가 크고 두꺼워지는 문제가 있었다. 또한, 몰딩 두께의 컨트롤이 어려워 복잡한 몰드 성형 공정이 요구되었으며, 아울러 비대칭 구조로 인해 패키지 전체의 휨이 크게 발생되어 지문센싱 감도가 떨어지고 실장시 수율 또한 저하되었다. 또한, 패키지의 휨은 이를 모듈로 제작하는 과정에서 적외선 차단필터와 메탈쉴드를 적층하는데도 어려움을 주었다.
However, the package structure of the structure is somewhat complicated by the wire bonding or a separate optical lens on the sensor chip, there is a problem that the package size is large and thick. In addition, it is difficult to control the molding thickness, a complicated mold molding process is required, and due to the asymmetric structure, the warpage of the entire package is generated largely, the fingerprint sensing sensitivity is lowered and the yield during mounting is also reduced. In addition, the warpage of the package has a difficulty in stacking the infrared shield filter and the metal shield in the process of manufacturing it as a module.
본 개시의 여러 목적 중 하나는 상술한 문제점을 개선할 수 있는 초소형 초박형의 팬-아웃 센서 패키지 및 이를 포함하는 광학방식의 지문센서 모듈을 제공하는 것이다.
One of several objects of the present disclosure is to provide an ultra-small ultra-thin fan-out sensor package and an optical fingerprint sensor module including the same that can improve the above-described problems.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 광학방식의 지문인식이 가능한 이미지 센서를 배선층이 형성된 연결부재의 관통홀에 배치하며, 재배선층을 통하여 이미지 센서의 접속패드와 연결부재의 배선층을 전기적으로 연결하는 것이다.
One of the various solutions proposed through the present disclosure is to place an optical fingerprint recognition image sensor in the through-hole of the connection member formed with a wiring layer, and to electrically connect the connection pad of the image sensor and the wiring layer of the connection member through the redistribution layer. To connect.
예를 들면, 본 개시에서 제안하는 일례에 따른 팬-아웃 센서 패키지는 관통홀을 갖는 연결부재, 연결부재의 관통홀에 배치되며 접속패드가 배치된 활성면과 활성면의 반대측인 비활성면을 갖는 이미지 센서, 연결부재와 이미지 센서와 광학렌즈의 적어도 일부를 봉합하는 봉합재, 및 연결부재와 이미지 센서와 광학렌즈 상에 배치된 재배선층을 포함하며, 연결부재는 배선층을 포함하며, 재배선층은 배선층 및 접속패드를 전기적으로 연결하는 것일 수 있다.
For example, the fan-out sensor package according to an example proposed in the present disclosure has a connection member having a through hole, an inactive surface disposed on a through hole of the connection member and opposite to the active surface on which the connection pad is disposed. An image sensor, a sealing member for sealing at least a portion of the connecting member and the image sensor and the optical lens, and a redistributing layer disposed on the connecting member and the image sensor and the optical lens, wherein the connecting member includes a wiring layer, It may be to electrically connect the wiring layer and the connection pad.
또한, 본 개시에서 제안하는 일례에 따른 광학방식 지문센서 모듈은 상술한 팬-아웃 센서 패키지 및 팬-아웃 센서 패키지 상에 배치된 디스플레이 패널을 포함하며, 디스플레이 패널이 유기발광 다이오드 패널인 것일 수 있다.
In addition, the optical fingerprint sensor module according to an example proposed in the present disclosure includes a display panel disposed on the fan-out sensor package and the fan-out sensor package described above, and the display panel may be an organic light emitting diode panel. .
본 개시의 여러 효과 중 일 효과로서 패키지 구조가 간소하며, 휨 문제를 개선할 수 있고, 센싱 감도가 우수한, 새로운 구조의 초소형 초박형의 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈을 제공할 수 있다.
As one of several effects of the present disclosure, a package structure having a simple structure, improving a bending problem, and excellent sensing sensitivity, and a new structure of a very small ultra thin fan-out sensor package and an optical fingerprint sensor module including the same are provided. can do.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 센서 패키지의 일례를 대략 나타낸 단면도다.
도 10은 도 9의 팬-아웃 센서 패키지의 개략적인 Ⅰ-Ⅰ' 평면도다.
도 11a 내지 도 11d는 도 9의 팬-아웃 센서 패키지의 개략적인 제조 일례를 나타낸다.
도 12는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 13은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 14는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 15는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 16은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 17은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 18은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
도 19는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.1 is a block diagram schematically illustrating an example of an electronic device system.
2 is a perspective view schematically showing an example of an electronic device.
3 is a cross-sectional view schematically showing before and after packaging of a fan-in semiconductor package.
4 is a cross-sectional view schematically illustrating a packaging process of a fan-in semiconductor package.
5 is a cross-sectional view schematically illustrating a case where a fan-in semiconductor package is mounted on an interposer substrate and finally mounted on a main board of an electronic device.
6 is a schematic cross-sectional view illustrating a case where a fan-in semiconductor package is embedded in an interposer substrate and finally mounted on a main board of an electronic device.
7 is a cross-sectional view illustrating a schematic view of a fan-out semiconductor package.
8 is a schematic cross-sectional view illustrating a case in which a fan-out semiconductor package is mounted on a main board of an electronic device.
9 is a schematic cross-sectional view of an example of a fan-out sensor package.
FIG. 10 is a schematic II ′ plan view of the fan-out sensor package of FIG. 9.
11A-11D illustrate schematic manufacturing examples of the fan-out sensor package of FIG. 9.
12 is a schematic cross-sectional view of another example of a fan-out sensor package.
13 is a schematic cross-sectional view of another example of a fan-out sensor package.
14 is a schematic cross-sectional view of another example of a fan-out sensor package.
15 is a schematic cross-sectional view of another example of a fan-out sensor package.
16 is a schematic cross-sectional view of another example of a fan-out sensor package.
17 is a schematic cross-sectional view of another example of a fan-out sensor package.
18 is a schematic cross-sectional view of another example of a fan-out sensor package.
19 is a schematic cross-sectional view of another example of a fan-out sensor package.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
Hereinafter, the present disclosure will be described with reference to the accompanying drawings. Shape and size of the elements in the drawings may be exaggerated or reduced for more clear description.
전자기기Electronics
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
1 is a block diagram schematically illustrating an example of an electronic device system.
도면을 참조하면, 전자기기(1000)는 마더보드(1010)를 수용한다. 마더보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
Referring to the drawings, the
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
The chip
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
Network-
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 마더보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
Depending on the type of
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
The
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
2 is a perspective view schematically showing an example of an electronic device.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
Referring to the drawings, the semiconductor package is applied to various electronic devices as described above for various uses. For example, a
반도체 패키지Semiconductor package
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
Generally, a semiconductor chip is integrated with a large number of fine electric circuits, but it cannot function as a finished semiconductor by itself, and there is a possibility of being damaged by an external physical or chemical impact. Therefore, instead of using the semiconductor chip itself, the semiconductor chip is packaged and used for electronic devices in a packaged state.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
The need for semiconductor packaging is due to the difference in circuit width between the semiconductor chip and the mainboard of the electronics, in terms of electrical connections. Specifically, in the case of a semiconductor chip, the size of the connection pad and the spacing between the connection pads are very small, whereas in the case of a main board used in electronic equipment, the size of the component mounting pad and the spacing of the component mounting pads are much larger than the scale of the semiconductor chip. . Therefore, it is difficult to directly mount a semiconductor chip on such a main board and a packaging technology that can buffer a difference in circuit width between each other is required.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
The semiconductor package manufactured by the packaging technology may be classified into a fan-in semiconductor package and a fan-out semiconductor package according to structure and use.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
Hereinafter, a fan-in semiconductor package and a fan-out semiconductor package will be described in more detail with reference to the accompanying drawings.
(팬-인 반도체 패키지)(Fan-in Semiconductor Package)
도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.3 is a cross-sectional view schematically showing before and after packaging of a fan-in semiconductor package.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
4 is a cross-sectional view schematically illustrating a packaging process of a fan-in semiconductor package.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
Referring to the drawing, the
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 노출시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
Accordingly, in order to redistribute the
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
As described above, the fan-in semiconductor package is a package in which all connection pads of semiconductor chips, for example, I / O (Input / Output) terminals are arranged inside the device, and the fan-in semiconductor package has good electrical characteristics and can be produced at low cost. have. Therefore, many devices in a smart phone are manufactured in the form of a fan-in semiconductor package, and in particular, developments have been made to realize a small and fast signal transmission.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
However, in the fan-in semiconductor package, all the I / O terminals must be disposed inside the semiconductor chip. Therefore, such a structure is difficult to apply to a semiconductor chip having a large number of I / O terminals or a small semiconductor chip. In addition, due to this vulnerability, a fan-in semiconductor package cannot be directly mounted and used on the main board of the electronic device. Even if the size and spacing of the I / O terminals of the semiconductor chip are enlarged by the rewiring process, they do not have the size and spacing enough to be directly mounted on the main board of the electronic device.
도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.5 is a cross-sectional view schematically illustrating a case where a fan-in semiconductor package is mounted on an interposer substrate and finally mounted on a main board of an electronic device.
도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
6 is a schematic cross-sectional view illustrating a case where a fan-in semiconductor package is embedded in an interposer substrate and finally mounted on a main board of an electronic device.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
Referring to the drawing, in the fan-in
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
As such, since the fan-in semiconductor package is difficult to be directly mounted on the main board of the electronic device, the fan-in semiconductor package is mounted on a separate interposer board and then again packaged and mounted on the main board of the electronic device, or the interposer It is mounted on an electronic main board while being embedded in a substrate.
(팬-아웃 반도체 패키지)(Fan-Out Semiconductor Package)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
7 is a cross-sectional view illustrating a schematic view of a fan-out semiconductor package.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
Referring to the drawings, in the fan-out
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
As described above, the fan-out semiconductor package is a form in which I / O terminals are rearranged to the outside of the semiconductor chip through a connection member formed on the semiconductor chip. As described above, in the fan-in semiconductor package, all the I / O terminals of the semiconductor chip must be disposed inside the semiconductor chip, and as the device size becomes smaller, the ball size and pitch must be reduced, so that a standardized ball layout cannot be used. On the other hand, the fan-out semiconductor package is a type in which I / O terminals are rearranged to the outside of the semiconductor chip through a connection member formed on the semiconductor chip. Can be used as it is, it can be mounted on the main board of the electronic device without a separate interposer board as described below.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
8 is a schematic cross-sectional view illustrating a case in which a fan-out semiconductor package is mounted on a main board of an electronic device.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
Referring to the drawing, the fan-out
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
As such, since the fan-out semiconductor package can be mounted on the main board of the electronic device without a separate interposer board, the fan-out semiconductor package can be made thinner and thinner than the fan-in semiconductor package using the interposer board. Do. Its excellent thermal and electrical properties make it particularly suitable for mobile products. In addition, the present invention can be more compactly implemented than a typical package on package (POP) type using a printed circuit board (PCB), and solves a problem due to warpage.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
Meanwhile, the fan-out semiconductor package refers to a package technology for mounting a semiconductor chip on a main board of an electronic device and the like, and protecting the semiconductor chip from external shocks. The concept is different from a printed circuit board (PCB) such as an interposer substrate in which a fan-in semiconductor package is embedded.
이하에서는, 광학방식의 지문인식 기능을 가지는 초소형 초박형의 팬-아웃 센서 패키지에 대하여 도면을 참조하여 설명한다.
Hereinafter, an ultra-small ultra-thin fan-out sensor package having an optical fingerprint recognition function will be described with reference to the drawings.
도 9는 팬-아웃 센서 패키지의 일례를 대략 나타낸 단면도다.9 is a schematic cross-sectional view of an example of a fan-out sensor package.
도 10은 도 9의 팬-아웃 센서 패키지의 개략적인 Ⅰ-Ⅰ' 평면도다.
FIG. 10 is a schematic II ′ plan view of the fan-out sensor package of FIG. 9.
도면을 참조하면, 일례에 따른 팬-아웃 센서 패키지(100A)는 관통홀(110H)을 갖는 연결부재(110), 연결부재(110)의 관통홀(110H)에 배치되며 접속패드(120P)가 배치된 활성면과 활성면의 반대측인 비활성면을 갖는 이미지 센서(120), 이미지 센서(120)의 활성면 상에 배치된 광학렌즈(125), 연결부재(110)와 이미지 센서(120)와 광학렌즈(125)의 적어도 일부를 봉합하는 봉합재(130), 및 연결부재(110)와 이미지 센서(120)의 활성면과 광학렌즈(125) 상에 배치된 재배선층(142)을 포함한다. 연결부재(110)는 배선층(112a, 112b)을 포함하며, 재배선층(142)은 배선층(112a, 112b)과 접속패드(120P)를 전기적으로 연결한다.
Referring to the drawings, the fan-out
종래의 센서 패키지의 구조는 일반적으로 볼그리드 어레이(BGA) 기판을 이용하는 구조였다. 예를 들면, 볼그리드 어레이 기판 상에 이미지 센서를 배치하고, 와이어 본딩으로 이미지 센서를 볼그리드 어레이 기판과 전기적으로 연결하며, 몰딩재로 몰딩한 형태였다. 그러나, 이러한 구조에서는 볼그리드 어레이 기판과 이미지 센서 상에 배치된 와이어 본딩이나 이미지 센서 상에 별도로 배치된 광학렌즈 등으로 인하여 패키지 구조가 복잡해지며, 크기가 크고 두꺼워지는 문제가 있었다. 또한, 몰드 두께의 컨트롤이 어려워 복잡한 몰드 성형 공정이 필요하다는 문제가 있었다. 아울러, 비대칭형 구조로 인해 패키지의 휨이 크게 발상되어, 지문센싱 감도가 떨어지고, 회로기판 등에 패키지를 실장시 수율이 저하되는 등의 문제점이 있었다. 또한, 패키지의 휨은 패키지를 모듈로 제작하는 과정에서 적외선 차단필터와 메탈쉴드를 적층하는 데도 어려움을 주었다.
The structure of a conventional sensor package is generally a structure using a ball grid array (BGA) substrate. For example, the image sensor is disposed on a ball grid array substrate, the image sensor is electrically connected to the ball grid array substrate by wire bonding, and molded into a molding material. However, in such a structure, the package structure is complicated due to the wire bonding disposed on the ball grid array substrate and the image sensor, the optical lens disposed separately on the image sensor, and the like. In addition, there is a problem that the mold thickness is difficult to control and a complicated mold molding process is required. In addition, due to the asymmetrical structure, the warpage of the package is largely conceived, fingerprint sensing sensitivity is lowered, and there is a problem in that the yield is lowered when the package is mounted on a circuit board or the like. In addition, the warpage of the package has a difficulty in stacking the infrared cut filter and the metal shield in the process of manufacturing the package as a module.
반면, 일례에 따른 팬-아웃 센서 패키지(100A)는 볼그리드 어레이(BGA) 기판 대신 배선층(112a, 112b)을 갖는 연결부재(110)를 도입하며, 이러한 연결부재(110)의 관통홀(110H)에 센서영역(120S)과 (125)가광학방식의 지문인식 기능을 갖는 이미지 센서(120)와 광학렌즈(125)를을 배치하고 봉합재(130)로 봉합하며, 재배선층(142) 및 비아(143a, 143b)를 이용하여 이미지 센서(120)의 접속패드(120P)를 연결부재(110)의 배선층(112a, 112b)과 전기적으로 연결시킨 구조이다. 따라서, 종래의 광학방식의 지문센서 패키지 구조 대비 초소형화 및 초박형화가 가능하며, 이에 터치패널과의 센싱거리 최소화로 센싱 감도가 향상될 수 있다. 더욱이, 일례에 따른 팬-아웃 지문센서 패키지(100A)는 연결부재(110) 및 봉합재(130)를 통하여 패키지(100A)의 휨을 제어할 수 있으며, 따라서 이에 따른 불량을 크게 감소실 수 있다. 예를 들면, 연결부재(110)의 두께와 재질을 활용하여 패키지(100A)에 필요한 강성을 부여할 수 있으며, 또한 봉합재(130)를 이용하여 이미지 센서(120)를 보호함과 동시에 재배선층(142)이 형성된 절연부재(141)와 대략 대칭 구조를 구현하여 패키지(100A)의 휨을 제어할 수 있다.
On the other hand, the fan-out
이하, 일례에 따른 팬-아웃 센서 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
Hereinafter, each configuration included in the fan-out
연결부재(110)는 구체적인 재료에 따라 패키지(100A)의 강성을 유지시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 연결부재(110)에 의하여 이미지 센서(120)의 접속패드(120P)가 전기연결구조체(180) 등을 거쳐 전자기기의 메인보드 등에 전기적으로 연결될 수 있다. 연결부재(110)는 복수의 배선층(112a, 112b)을 포함하는바, 이미지 센서(120)의 접속패드(120P) 등을 효과적으로 재배선할 수 있으며, 넓은 배선 설계 영역을 제공함으로써 다른 영역에 재배선층을 형성하는 것을 최소화할 수 있다. 관통홀(110H) 내에는 이미지 센서(120)가 연결부재(110)와 소정거리 이격 되도록 배치된다. 이미지 센서(120)의 측면 주위는 연결부재(110)에 의하여 둘러싸일 수 있으나, 이에 한정되는 것은 아니다.
The
연결부재(110)는 절연층(111), 절연층(111)의 상면 상에 배치된 제1배선층(112a), 절연층(111)의 하면 상에 배치된 제2배선층(112b), 및 절연층(111)을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 비아(113)를 포함한다. 필요에 따라서는 연결부재(110)를 구성하는 절연층을 보다 다층으로 구성할 수 있으며, 이 경우 보다 많은 층수의 재배선층 및 비아를 가질 수 있다. 예를 들면, 복수의 절연층 사이에 배선층이 배치될 수도 있다.
The
절연층(111)의 재료로는, 예를 들면, 무기필러 및 절연수지를 포함하는 재료를 사용할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수와 함께 실리카, 알루미나 등의 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다. 또는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 프리프레그(Prepreg) 등을 사용할 수도 있다. 필요에 따라서는, 유리판이나 세라믹판, 또는 메탈판 등을 사용할 수도 있다.
As a material of the insulating
배선층(112a, 112b)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다. 배선층(112a, 112b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 접지(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 접지(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아용 패드 패턴, 전기연결구조체용 패드 패턴 등을 포함할 수 있다. 배선층(112a, 112b)의 두께는 재배선층(142)의 두께보다 두꺼울 수 있다. 재배선층(142)은 박형화 및 파인 피치 등을 위하여 미세한 반도체 공정 등으로 형성될 수 있다. 따라서, 상대적으로 배선층(112a, 112b)의 두께 보다 얇을 수 있다.
The
비아(113)는 절연층(111)을 관통하며, 제1배선층(112a)과 제2배선층(112b)을 전기적으로 연결한다. 비아(113)의 형성물질로는 도전성 물질을 사용할 수 있다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 비아(113)는 절연층(111)을 완전히 관통하는 관통비아 형태일 수 있으며, 그 형상이 원기둥 형상이나 모래시계 형상일 수 있으나, 이에 한정되는 것은 아니다. 절연층(111)이 복수의 층으로 구성되는 경우에는, 비아(113) 역시 복수의 층으로 구성될 수 있다.
The via 113 penetrates the insulating
이미지 센서(120)는 CIS(CMOS Image Sensor)일 수 있으나, 이에 한정되는 것은 아니다. 이미지 센서(120)는 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(120P)는 이미지 센서(120)를 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성물질로는 알루미늄(Al) 등의 도전성 물질을 특별한 제한 없이 사용할 수 있다. 접속패드(120P)가 배치된 면은 활성면이 된다. 필요에 따라서는 바디 상에 접속패드(120P)의 적어도 일부를 덮는 패시베이션막(120PS)이 형성될 수 있다. 패시베이션막(120PS)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수 있다. 또한, 패시베이션막(120PS) 상에는 필요에 따라 감광성 폴리이미드막(미도시)이 배치될 수도 있다. 기타 필요한 위치에 절연막(미도시) 등이 더 배치될 수 있다. 이미지 센서(120)의 활성면 상에는 광학렌즈(125)를가 배치된다. 광학렌즈(125)는 굴절율, 투자율 등의 광학특성을 원하는 범위 내로 설계한 렌즈일 수 있다. 광학렌즈(125)의 재질은 특별히 한정되지 않으며, 예를 들면, 유리 재질일 수 있으나, 이에 한정되는 것은 아니다. 광학렌즈(125)는은 웨이퍼 상에서 이미지 센서(120)의 활성면 상에 형성되어 이미지 센서(120)와 일체화될 수 있다.
The
연결부재(110)의 관통홀(110H) 내에는 필요에 따라서 수동부품(128)이 배치될 수 있다. 수동부품(128)은 이미지 센서(120)와 관통홀(110H)에 나란히 배치될 수 있다. 수동부품(128)은 절연부재(141)의 적어도 일부를 관통하는 제3비아(143c)를 통하여 재배선층(142)과 전기적으로 연결될 수 있다. 재배선층(142)을 통하여 이미지 센서(120)와 수동부품(128)이 전기적으로 연결될 수 있다. 수동부품(128)은 커패시터, 인덕터, 비즈 등의 공지의 수동부품일 수 있다.
The
봉합재(130)는 이미지 센서(120)를 보호할 수 있다. 봉합형태는 특별히 제한되지 않으며, 이미지 센서(120)의 적어도 일부를 감싸는 형태이면 무방하다. 예를 들면, 봉합재(130)는 연결부재(110) 및 이미지 센서(120)의 비활성면의 적어도 일부를 덮을 수 있으며, 관통홀(110H)의 벽면 및 이미지 센서(120)의 측면 사이의 공간의 적어도 일부를 채울 수 있다. 또한, 봉합재(130)는 광학렌즈(125)의 측면도 덮을 수 있다. 즉, 봉합재(130)는 이미지 센서(120)의 비활성면과 측면을 덮을 수 있으며, 활성면의 적어도 일부를 덮을 수 있다. 봉합재(130)의 구체적인 물질은 특별히 한정되는 않으며, 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 마찬가지로 에폭시수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 예를 들면, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 물질을 사용할 수도 있음은 물론이다. 필요에 따라서는, 열경화성 수지나 열가소성 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지를 사용할 수도 있다. 한편, 봉합재(130)는 연결부재(110)를 기준으로 절연부재(141)와 대칭이 되도록 재료와 두께를 조정하여 형성할 수 있으며, 이 경우 워피지 제어에 보다 효과적일 수 있다.
The
절연부재(141)는 재배선층(142)을 형성하기 위한 일종의 빌드업 층으로 이용할 수 있다. 더불어, 재배선층(142)을 보호할 수 있다. 절연부재(141)의 재료로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 PID(Photo Imageable Dielectric) 수지와 같은 감광성 절연물질을 사용할 수 있다. 이 경우 미세 패턴 형성에 유리할 수 있다. 절연부재(141)가 다층인 경우, 이들의 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연부재(141)가 다층인 경우, 이들은 공정에 따라 일체화 되어 경계가 불분명할 수도 있다. 절연부재(141)는 광학렌즈(125)를 덮을 수 있으며, 이 경우 절연부재(141)의 재질로는 광학렌즈와 굴절율, 투과율 등의 광학특성을 매칭할 수 있는 PID 수지를 사용하는 것이 바람직하다. 이 경우, 표면 거칠기와 평탄도를 미세 관리하여 광학특성을 유지하는 경우, 광학렌즈(125)는 절연부재(141)로 덮여 보호될 수 있다. 예를 들면, 절연부재(141)의 표면 거칠기를 100㎚ 이하로 최소화하고, 평탄도를 10㎛ 이하로 미세 관리하여, 광학특성을 향상시킬 수 있다.
The insulating
비아(143a, 143b, 143c)는 서로 다른 층에 형성된 접속패드(120P), 재배선층(142, 112a), 수동부품(128) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(143a, 143b, 143c)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(143a, 143b, 143c)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다. 한편, 이미지 센서(120)의 활성면과 절연부재(141) 사이에 광학렌즈(125)가 배치되는바, 이들은 단차를 가지게 되며, 따라서 재배선층(142)과 접속패드(120P)를 전기적으로 연결하는 제1비아(143a)는 절연부재(141)뿐만 아니라 봉합재(130)의 적어도 일부도 관통한다. 반면, 재배선층(142)과 제1배선층(112a)을 전기적으로 연결하는 제2비아(143b)는 절연부재(141)의 적어도 일부만 관통한다. 즉, 제1비아(143a)는 제2비아(143b) 보다 큰 높이를 갖는다.
The vias 143a, 143b, and 143c electrically connect the
절연부재(141) 상에는 적외선 차단필터(150)가 배치될 수 있다. 적외선 차단필터(150)는 이미지 센서(120)의 센서영역(120S) 및 광학렌즈(125)에 대응되는 영역에 배치될 수 있다. 적외선 차단필터(150)가 배치됨으로써 광학특성을 보다 향상시킬 수 있다. 적외선 차단필터(150, IR Cut Filter)는 특정 파장대, 예컨대 적외선을 걸러대기 위한 공지의 필터일 수 있다. 적외선 차단필터(150)는 광학필름의 라미네이션 방법이나, 광학용 액상 코팅제를 코팅하는 방법 등으로 형성할 수 있다.
The
봉합재(130)의 하부에는 제2배선층(112b)의 적어도 일부를 노출시키는 개구부가 형성될 수 있으며, 개구부에는 전기연결구조체(180)가 배치될 수 있다. 전기연결구조체(180)는 팬-아웃 센서 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 부가적인 구성이다. 예를 들면, 팬-아웃 센서 패키지(100A)는 전기연결구조체(180)를 통하여 전자기기의 메인보드 등에 실장될 수 있다. 필요에 따라서는, 봉합재(130)의 하부에 형성된 개구부에 노출된 제2재배선층(112b)과 연결되는 언더범프금속층(미도시)이 형성될 수 있으며, 전기연결구조체(180)는 언더범프금속층(미도시)에 연결되도록 형성될 수도 있다.
An opening for exposing at least a portion of the
전기연결구조체(180)는 도전성 물질, 예를 들면, 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결구조체(180)는 랜드(land), 볼(ball), 핀(pin), 범프(bump) 등일 수 있다. 전기연결구조체(180)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결구조체(180)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결구조체(180)의 수는 이미지 센서(120)의 접속패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 전기연결구조체(180) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 이미지 센서(120)가 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 팬-아웃 지문센서 패키지(100A)는 팬-아웃 패키지이다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
The
한편, 일례에 따른 팬-아웃 센서 패키지(100A)의 절연부재(141) 상에는 적외선 차단필터(150)가 배치되지 않은 영역을 보호하는 메탈쉴드(191)가 배치될 수 있다. 또한, 메탈쉴드(191) 상에는 디스플레이 패널(192)이 배치될 수 있다. 이 경우, 일례에 따른 팬-아웃 센서 패키지(100A)는 모듈화 될 수 있다. 메탈쉴드(191)와 디스플레이 패널(192)은 공지의 접착제 등을 이용하여 부착될 수 있다. 디스플레이 패널(192)은 유기발광 다이오드 패널(OLED)일 수 있다. 유기발광 다이오드 패널(192)에서 발생한 광은 적외선 차단필터(150)와 광학렌즈(125) 등을 거쳐 이미지 센서(120)에 도달하게 된다. 이때, 유기발광 다이오드 패널(192) 상에 사용자의 손가락이 인식되면, 이미지 센서(120)는 유기발광 다이오드 패널(192)로부터 필터(150)와 렌즈(125)를 거쳐 전달되는 특정 광의 이미지를 인식하게 된다. 즉, 광학방식의 지문센서 모듈이 제공될 수 있다.
Meanwhile, the
한편, 도면에는 도시하지 않았으나, 필요에 따라서는 관통홀(110H)의 벽면에 금속층(미도시)을 더 배치할 수 있다. 금속층(미도시)은 이미지 센서(120)으로부터 발생하는 열을 효과적으로 방출하는 역할을 수행할 수 있다. 또한 전자파 차폐의 역할도 수행할 수 있다. 또한, 필요에 따라서는 관통홀(110H) 내에 이미지 센서(120)와 동일 또는 다른 기능을 갖는 별도의 반도체칩(미도시), 예를 들면, 부스트 집적회로(Boost IC), 컨트롤 집적회로(Control IC) 등이 함께 배치될 수 있다. 또한, 필요에 따라서는 관통홀(110H)은 복수개일 수도 있으며, 각각의 관통홀(110H)에 상술한 반도체칩이나 수동부품이 배치될 수도 있다. 또는, 연결부재(110) 내에 상술한 반도체칩이나 수동부품이 배치될 수도 있다.
Although not shown in the drawings, a metal layer (not shown) may be further disposed on the wall surface of the through
도 11a 내지 도 11d는 도 9의 팬-아웃 센서 패키지의 개략적인 제조 일례를 나타낸다.
11A-11D illustrate schematic manufacturing examples of the fan-out sensor package of FIG. 9.
도 11a를 참조하면, 먼저 연결부재(110)를 제조한다. 연결부재(110)는, 예를 들면, 절연층(111)으로 CCL(Copper Clad Laminate) 등의 자재를 준비한 후 비아홀을 형성하고 공지의 도금 방법으로 배선층(112a, 112b) 및 비아(113)를 형성하는 방법으로 제조할 수 있다. 다음으로, 연결부재(110)에 관통홀(110H)을 형성한다. 관통홀(110H)은 레이저 드릴 및/또는 기계적 드릴을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 한편, 필요에 따라서는 연결부재(110)의 관통홀(110H)은 비아홀을 형성할 때 형성할 수도 있다. 다음으로, 연결부재(110)의 하측에 테이프(200)를 부착한다. 테이프(200)의 재질은 특별히 한정되지 않으며, 붙였다 땔 수 있는 모든 재질의 테이프(200)가 이용될 수 있다.Referring to FIG. 11A, first, the connecting
도 11b를 참조하면, 다음으로, 광학렌즈(125)가 부착된 이미지 센서(120)를 연결부재(110)의 관통홀(110H) 내에 배치한다. 이는 광학렌즈(125)가 테이프(200)에 부착되도록 이미지 센서(120)를 페이스 다운으로 배치하는 방법으로 수행될 수 있다. 다음으로, 봉합재(130)로 연결부재(110)와 이미지 센서(120)와 광학렌즈(125)의 적어도 일부를 봉합한다. 한편, 봉합은 봉합재(130) 형성 필름을 미경화 상태에서 라미네이션한 후 경화하는 방법이나 액상의 봉합재(130) 형성 물질을 도포한 후 경화하는 방법 등을 이용할 수 있으며, 이에 한정되는 것도 아니다.
Referring to FIG. 11B, the
도 11c를 참조하면, 다음으로, 지금까지 제조된 판넬을 반전시킨다. 그 후, 이미지 센서(120)의 활성면 상에 광학렌즈(125)를 덮는 제1절연층(141a)을 형성한다. 제1절연층(141a)은 공지의 라미네이션 방법이나 코팅 방법으로 형성할 수 있다. 그 후 제1절연층(141a) 및 봉합재(130)의 적어도 일부를 관통하는 제1비아홀(143av)과 제1절연층(141a)의 적어도 일부만 관통하는 제2 및 제3비아홀(143bv, 143cv)를 형성한다. 비아홀(143av, 143bv, 143vb)은 제1절연층(141a) 및 봉합재(130)의 재질에 따라서 공지의 포토리소그래피 방법이나, 기계적 드릴 및/또는 레이저 드릴을 이용하여 형성할 수 있다. 필요에 따라서는 이들이 조합되어 이용될 수도 있다.
Referring to FIG. 11C, next, the panel manufactured so far is inverted. Thereafter, a first insulating
도 11d를 참조하면, 다음으로, 비아(143a, 143b, 143c) 및 재배선층(142)을 형성한다. 비아(143a, 143b, 143c) 및 재배선층(142)은 공지의 도금 공정으로 형성할 수 있다. 다음으로, 제1절연층(141a) 상에 제2절연층(141b)을 형성한다. 제2절연층(141b) 역시 공지의 라미네이션 방법이나 코팅 방법으로 형성할 수 있다. 그에 따라서 절연부재(141)가 형성된다. 다음으로, 봉합재(130)의 하부에 연결부재(110)의 제2배선층(112b)의 적어도 일부를 노출시키는 개구부를 형성하고, 개구부에 전기연결구조체(180)를 형성한다. 이후 필요에 따라서 적외선 차단필터(150), 메탈쉴드(191), 디스플레이 패널(192) 등을 배치한다.
Referring to FIG. 11D, the vias 143a, 143b, and 143c and the
도 12는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
12 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100B)는 절연부재(141)에 개구부(140H)를 형성하여 광학렌즈(125)를 노출시킨다. 이 경우, 절연부재(141)로 광학특성을 갖지 않는 감광성 절연물질을 이용할 수 있다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
Referring to the drawings, the fan-out
도 13은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
13 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100C)는 제1비아(143a1, 143a2)가 복수의 층으로 구성된다. 즉, 제1비아(141a3, 143a2)는 절연부재(141)의 적어도 일부를 관통하는 제4비아(143a1) 및 봉합재(130)의 적어도 일부를 관통하는 제5비아(143a2)를 포함한다. 제4비아(143a1) 및 제5비아(143a2)는 봉합재(130) 상에 배치된 비아패드를 통하여 연결된다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 다른 일례에 따른 팬-아웃 센서 패키지(100B)의 특징이 다른 일례에 따른 팬-아웃 센서 패키지(100C)의 특징과 조합될 수도 있음은 물론이다.
Referring to the drawings, in the fan-out
도 14는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.14 is a schematic cross-sectional view of another example of a fan-out sensor package.
도 15는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
15 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100D, 100E)들은 적외선 차단필터(150)를 다양한 형태로 배치한 것을 보여준다. 예를 들면, 도 14에 도시한 바와 같이, 적외선 차단필터(150)는 절연부재(141) 상의 전면에 형성될 수 있다. 또는, 도 15에 도시한 바와 같이, 적외선 차단필터(150)는 절연부재(141) 상의 광학렌즈(125)와 대응되는 부분에만 형성될 수도 있으며, 절연부재(141)에 개구부(140H)가 형성된 경우라면, 적외선 차단필터(150)는 이러한 개구부(140H)에 형성되어 광학렌즈(125)와 접할 수 있다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 다른 일례에 따른 팬-아웃 센서 패키지(100D, 100E)들의 특징이 다른 일례에 따른 팬-아웃 센서 패키지(100C)의 특징과 조합될 수도 있음은 물론이다.
Referring to the drawings, the fan-out
도 16은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
16 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100F)는 재배선층(142)이 비아 없이 직접 연결부재(110)의 제1재배선층(112a)과 접한다. 즉, 재배선층(142)은 봉합재(130) 상에 형성되어 제1재배선층(112a)로 연장될 수 있다. 이 경우, 절연부재(141)는 생략될 수 있는바, 재배선층(142)은 봉합재(130) 상에 배치된 적외선 차단필터(150)로 덮일 수 있다. 재배선층(142)은 봉합재(130)의 적어도 일부만을 관통하는 제1비아(143a)를 통하여 접속패드(120P)와 전기적으로 연결될 수 있다. 한편, 이 경우에도 적외선 차단필터(150)와 광학렌즈(125)가 접할 수 있다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
Referring to the drawings, the fan-out
도 17은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
17 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100G)는 이미지 센서(120)와 광학렌즈(125)가 실질적으로 동일한 사이즈를 가진다. 이 경우, 광학렌즈(125)에 트렌치(125v)를 형성하여 제1비아(143a)가 봉합재(130)가 아닌 광학렌즈(125)를 관통하여 이미지 센서(120)의 접속패드(120P)와 연결되도록 할 수 있다. 즉, 재배선층(142)은 절연부재(141) 및 광학렌즈(125)의 적어도 일부를 관통하는 제1비아(143a)를 통하여 접속패드(120P)와 전기적으로 연결될 수 있다. 한편, 이미지 센서(120)와 광학렌즈(125)의 사이즈를 실질적으로 동일하게 가져가는 경우, 웨이퍼 상에서 이미지 센서(120) 상에 광학렌즈(125)를 형성한 후 별도의 추가적인 커팅 공정이 불필요하거나, 또는 코어부나 e-bar 구조를 제거 또는 최소화할 수 있다는 장점이 있다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다. 한편, 다른 일례에 따른 팬-아웃 센서 패키지(100B, 100D, 100E, 100G)들의 특징이 다른 일례에 따른 팬-아웃 센서 패키지(100G)의 특징과 조합될 수 있음은 물론이다.
Referring to the drawing, in the fan-out
도 18은 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
18 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100H)는 이미지 센서(120)가 이미지 센서(120)의 비활성면 상에 배치된 전극패드(123) 및 이미지 센서(120)의 바디를 관통하며 접속패드(120P)와 전극패드(123)를 전기적으로 연결하는 비아(124)를 포함한다. 따라서, 재배선층(142)은 이미지 센서(120)의 활성면이 아닌 비활성면 상에 배치된다. 구체적으로, 재배선층(142)은 이미지 센서(120)의 비활성면측의 봉합재(130) 상에 배치된다. 재배선층(142)은 봉합재(130)의 적어도 일부를 각각 관통하는 제1 및 제2비아(143a, 143b)를 통하여 전극패드(123) 및 연결부재(110)의 제2배선층(112b)과 전기적으로 연결된다. 봉합재(130) 상에는 재배선층(142)의 적어도 일부를 노출시키는 개구부(135h)를 갖는 패시베이션층(135)이 배치될 수 있다. 패시베이션층(135)의 개구부(135h)에는 전기연결구조체(180)가 형성될 수 있으며, 필요에 따라서는 언더범프금속층(미도시)이 개구부(135h)에 형성되고, 전기연결구조체(180)는 언더범프금속층(미도시)과 연결될 수 있다. 광학렌즈(125) 상에는 적외선 차단필터(150)가 배치될 수 있으며, 적외선 차단필터(150)는 광학렌즈(125)와 연결부재(110)의 제1배선층(112a)을 덮을 수 있다. 패시베이션층(135)은 무기필러 및 절연수지를 포함하는 ABF 등일 수 있으나, 이에 한정되는 것은 아니다. 한편, 이미지 센서(120)와 광학렌즈(125)가 실질적으로 동일한 사이즈를 가지며, 이미지 센서(120)와 광학렌즈(125)의 사이즈를 실질적으로 동일하게 가져가는 경우, 웨이퍼 상에서 이미지 센서(120) 상에 광학렌즈(125)를 형성한 후 별도의 추가적인 커팅 공정이 불필요하거나, 또는 코어부나 e-bar 구조를 제거 또는 최소화할 수 있다는 장점이 있다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
Referring to the drawings, the fan-out
도 19는 팬-아웃 센서 패키지의 다른 일례를 대략 나타낸 단면도다.
19 is a schematic cross-sectional view of another example of a fan-out sensor package.
도면을 참조하면, 다른 일례에 따른 팬-아웃 센서 패키지(100I)는 봉합재(130) 상에 배치된 백사이드 재배선층(132), 봉합재(130)의 적어도 일부를 관통하며 연결부재(110)의 제2배선층(112b)과 백사이드 재배선층(132)을 전기적으로 연결하는 백사이드 비아(133), 및 봉합재(130) 상에 배치되며 백사이드 재배선층(132)의 적어도 일부를 노출시키는 개구부(135h)를 갖는 패시베이션층(135)을 더 포함한다. 패시베이션층(135)의 개구부(135h)에는 전기연결구조체(180)가 형성될 수 있으며, 필요에 따라서는 언더범프금속층(미도시)이 개구부(135h)에 형성되고, 전기연결구조체(180)는 언더범프금속층(미도시)과 연결될 수 있다. 백사이드 재배선층(132)의 형성으로 봉합재(130) 상의 팬-인 영역도 라우팅 영역으로 이용할 수 있다. 따라서 보다 많은 수의 전기연결구조체(180) 형성이 가능하다. 그 외에 다른 구성에 대한 설명 및 제조방법에 대한 설명은 상술한 바와 실질적으로 동일한바 자세한 설명은 생략한다.
Referring to the drawings, the fan-out sensor package 100I according to another example penetrates at least a portion of the backside redistribution layer 132 and the
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
In the present disclosure, the term "connected" is a concept including not only directly connected but also indirectly connected through an adhesive layer or the like. In addition, electrically connected means a concept that includes both a physical connection and a non-connection case. Also, the first and second expressions are used to distinguish one component from another, and do not limit the order and / or importance of the components. In some cases, without departing from the scope of the right, the first component may be referred to as the second component, and similarly, the second component may be referred to as the first component.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
The expression example used in the present disclosure does not mean the same embodiment, but is provided to emphasize different unique features. However, the examples presented above do not exclude implementations in combination with the features of other examples. For example, although a matter described in one particular example is not described in another example, it may be understood as a description related to another example unless otherwise described or contradicted with the matter in another example.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
The terms used in the present disclosure are merely used to describe examples and are not intended to limit the present disclosure. As used herein, the singular forms "a", "an" and "the" include plural forms unless the context clearly indicates otherwise.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1111: 메인보드 절연층
1112: 메인보드 배선 1120: 부품
1130: 스마트 폰 카메라 2200: 팬-인 반도체 패키지
2220: 반도체칩 2221: 바디
2222: 접속패드 2223: 패시베이션막
2240: 연결부재 2241: 절연층
2242: 재배선층 2243: 비아
2250: 패시베이션층 2260: 언더범프금속층
2270: 솔더볼 2280: 언더필 수지
2290: 몰딩재 2500: 메인보드
2301: 인터포저 기판 2302: 인터포저기판
2100: 팬-아웃 반도체 패키지 2120: 반도체칩
2121: 바디 2122: 접속패드
2140: 연결부재 2141: 절연층
2142: 재배선층 2143: 비아
2150: 패시베이션층 2160: 언더범프금속층
2170: 솔더볼 100: 반도체 패키지
100A~100H: 팬-아웃 센서 패키지
110: 연결부재 111: 절연층
112a~112b: 재배선층 113: 비아
120: 이미지 센서 120P: 접속패드
120PS: 패시베이션막 123: 전극패드
124: 비아 125: 필터
128: 수동부품 130: 봉합재
132: 백사이드 재배선층 133: 백사이드 비아
135: 패시베이션층 135h: 개구부
141: 절연부재 141a~141b: 절연층
142: 재배선층 143a~143c: 비아
143av, 143bv, 143cv: 비아홀
150: 적외선 차단필터 180: 전기연결구조체
191: 메탈쉴드 192: 디스플레이 패널1000: electronic device 1010: mainboard
1020: chip-related parts 1030: network-related parts
1040: other components 1050: camera
1060: antenna 1070: display
1080: battery 1090: signal line
1100: smartphone 1101: smartphone body
1110: smartphone motherboard 1111: motherboard insulation layer
1112: motherboard wiring 1120: components
1130: smartphone camera 2200: fan-in semiconductor package
2220: semiconductor chip 2221: body
2222: connection pad 2223: passivation film
2240: connecting member 2241: insulating layer
2242: redistribution layer 2243: vias
2250: passivation layer 2260: under bump metal layer
2270: solder ball 2280: underfill resin
2290: molding material 2500: main board
2301: interposer substrate 2302: interposer substrate
2100: fan-out semiconductor package 2120: semiconductor chip
2121: body 2122: connection pad
2140: connecting member 2141: insulating layer
2142: redistribution layer 2143: via
2150: passivation layer 2160: under bump metal layer
2170: solder ball 100: semiconductor package
100 A to 100 H: fan-out sensor package
110: connecting member 111: insulating layer
112a-112b: Redistribution layer 113: Via
120:
120PS: passivation film 123: electrode pad
124: Via 125: Filter
128: passive component 130: encapsulant
132: backside redistribution layer 133: backside via
135:
141: insulating
142:
143av, 143bv, 143cv: via hole
150: infrared cut filter 180: electrical connection structure
191: metal shield 192: display panel
Claims (18)
상기 관통홀에 배치되며, 접속패드 및 센서영역이 배치된 활성면, 및 상기 활성면의 반대측인 비활성면을 갖는 이미지 센서;
상기 이미지 센서의 활성면 상에 배치되며, 소정의 두께를 갖는 광학렌즈;
상기 연결부재, 상기 이미지 센서, 및 상기 광학렌즈의 적어도 일부를 봉합하는 봉합재; 및
상기 연결부재, 상기 이미지 센서, 및 상기 광학렌즈 상에 배치된 재배선층; 을 포함하며,
상기 재배선층은 상기 제1배선층 및 상기 접속패드를 전기적으로 연결하고,
상기 제1배선층의 상면은 상기 광학렌즈의 상면 이하 및 하면 이상의 레벨에 위치하는,
팬-아웃 센서 패키지.
A connection member including an insulating layer and a first wiring layer disposed on one surface of the insulating layer and having a through hole;
An image sensor disposed in the through hole and having an active surface on which a connection pad and a sensor region are disposed, and an inactive surface opposite to the active surface;
An optical lens disposed on an active surface of the image sensor and having a predetermined thickness;
An encapsulant sealing at least a portion of the connection member, the image sensor, and the optical lens; And
A redistribution layer disposed on the connection member, the image sensor, and the optical lens; Including;
The redistribution layer electrically connects the first wiring layer and the connection pad,
The upper surface of the first wiring layer is located at a level below the upper surface and above the lower surface of the optical lens,
Fan-out sensor package.
상기 이미지 센서는 CIS(CMOS Image Sensor)인,
팬-아웃 센서 패키지.
The method of claim 1,
The image sensor is a CMOS image sensor (CIS),
Fan-out sensor package.
상기 연결부재, 상기 활성면, 및 상기 광학렌즈 상에 배치된 절연부재; 를 더 포함하며,
상기 재배선층은 상기 절연부재 내에 배치된,
팬-아웃 센서 패키지.
The method of claim 1,
An insulating member disposed on the connection member, the active surface, and the optical lens; More,
The redistribution layer is disposed in the insulating member,
Fan-out sensor package.
상기 절연부재 상에 배치된 적외선 차단필터; 를 더 포함하는,
팬-아웃 센서 패키지.
The method of claim 3, wherein
An infrared cut filter disposed on the insulating member; Further comprising,
Fan-out sensor package.
상기 절연부재는 상기 광학렌즈를 노출시키는 개구부를 갖는,
팬-아웃 센서 패키지.
The method of claim 3, wherein
The insulating member has an opening that exposes the optical lens,
Fan-out sensor package.
상기 개구부에 배치된 적외선 차단필터; 를 더 포함하는,
팬-아웃 센서 패키지.
The method of claim 5,
An infrared cut filter disposed in the opening; Further comprising,
Fan-out sensor package.
상기 재배선층은 상기 절연부재 및 상기 봉합재의 적어도 일부를 관통하는 제1비아를 통하여 상기 접속패드와 전기적으로 연결되고, 상기 절연부재의 적어도 일부를 관통하는 제2비아를 통하여 상기 제1배선층과 전기적으로 연결되며,
상기 제1비아는 상기 제2비아 보다 높이가 큰,
팬-아웃 센서 패키지.
The method of claim 3, wherein
The redistribution layer is electrically connected to the connection pad through a first via penetrating at least a portion of the insulating member and the encapsulant, and is electrically connected to the first wiring layer through a second via penetrating at least a portion of the insulating member. Leads to,
The first via is greater than the second via,
Fan-out sensor package.
상기 제1비아는 상기 절연부재의 적어도 일부를 관통하는 제3비아 및 상기 봉합재의 적어도 일부를 관통하는 제4비아를 포함하며,
상기 제3 및 제4비아는 상기 봉합재 상에 배치된 비아패드로 연결된,
팬-아웃 센서 패키지.
The method of claim 7, wherein
The first via includes a third via penetrating at least a portion of the insulating member and a fourth via penetrating at least a portion of the encapsulant.
The third and fourth vias are connected by via pads disposed on the encapsulant,
Fan-out sensor package.
상기 재배선층은 상기 절연부재 및 상기 광학렌즈의 적어도 일부를 관통하는 제1비아를 통하여 상기 접속패드와 전기적으로 연결되고, 상기 절연부재의 적어도 일부를 관통하는 제2비아를 통하여 상기 제1배선층과 전기적으로 연결되며,
상기 제1비아는 상기 제2비아 보다 높이가 큰,
팬-아웃 센서 패키지.
The method of claim 3, wherein
The redistribution layer is electrically connected to the connection pad through a first via penetrating at least a portion of the insulating member and the optical lens, and the first wiring layer is connected to the connection pad through a second via penetrating at least a portion of the insulating member. Electrically connected,
The first via is greater than the second via,
Fan-out sensor package.
상기 재배선층은 상기 제1배선층과 직접 접하는,
팬-아웃 센서 패키지.
The method of claim 1,
The redistribution layer is in direct contact with the first wiring layer,
Fan-out sensor package.
상기 연결부재, 상기 활성면, 및 상기 광학렌즈 상에 배치된 적외선 차단필터; 를 더 포함하며,
상기 재배선층은 상기 적외선 차단필터로 덮이는,
팬-아웃 센서 패키지.
The method of claim 10,
An infrared cut filter disposed on the connection member, the active surface, and the optical lens; More,
The redistribution layer is covered with the infrared cut filter,
Fan-out sensor package.
상기 이미지 센서의 활성면 상에 배치되고, 상기 접속패드의 적어도 일부를 덮는 광학렌즈;
상기 이미지 센서의 비활성면 상에 배치되고, 상기 이미지 센서 및 상기 광학렌즈의 적어도 일부를 봉합하는 봉합재; 및
상기 봉합재 상에 배치된 재배선층; 을 포함하며,
상기 이미지 센서는 상기 비활성면 상에 배치된 전극패드 및 상기 이미지 센서의 바디를 관통하며 상기 접속패드 및 상기 전극패드를 연결하는 제1비아를 포함하며,
상기 재배선층은 상기 봉합재의 적어도 일부를 관통하는 제2비아를 통하여 상기 전극패드와 전기적으로 연결되는,
팬-아웃 센서 패키지.
An image sensor having an active surface on which a connection pad and a sensor region are disposed, and an inactive surface opposite to the active surface;
An optical lens disposed on an active surface of the image sensor and covering at least a portion of the connection pad;
An encapsulant disposed on an inactive surface of the image sensor and sealing at least a portion of the image sensor and the optical lens; And
A redistribution layer disposed on the encapsulant; Including;
The image sensor includes an electrode pad disposed on the inactive surface and a first via penetrating the body of the image sensor and connecting the connection pad and the electrode pad.
The redistribution layer is electrically connected to the electrode pad through a second via penetrating at least a portion of the encapsulant.
Fan-out sensor package.
상기 연결부재는, 상기 절연층의 타면 상에 배치된 제2배선층, 및 상기 절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 비아, 를 포함하며,
상기 제1 및 제2배선층은 상기 접속패드와 전기적으로 연결된,
팬-아웃 센서 패키지.
The method of claim 1,
The connection member includes a second wiring layer disposed on the other surface of the insulating layer, and a via penetrating the insulating layer and electrically connecting the first and second wiring layers,
The first and second wiring layer is electrically connected to the connection pad,
Fan-out sensor package.
상기 봉합재 상에 배치된 백사이드 재배선층;
상기 봉합재의 적어도 일부를 관통하며 상기 제2배선층과 상기 백사이드 재배선층을 전기적으로 연결하는 백사이드 비아; 및
상기 봉합재 상에 배치되며 상기 백사이드 재배선층의 적어도 일부를 노출시키는 개구부를 갖는 패시베이션층; 을 더 포함하는,
팬-아웃 센서 패키지.
The method of claim 13,
A backside redistribution layer disposed on the encapsulant;
A backside via penetrating at least a portion of the encapsulant and electrically connecting the second wiring layer and the backside redistribution layer; And
A passivation layer disposed on the encapsulant and having an opening that exposes at least a portion of the backside redistribution layer; Including more;
Fan-out sensor package.
상기 패시베이션층의 개구부 상에 형성되며 상기 노출된 백사이드 재배선층과 전기적으로 연결된 전기연결구조체; 를 더 포함하는,
팬-아웃 센서 패키지.
The method of claim 14,
An electrical connection structure formed on the opening of the passivation layer and electrically connected to the exposed backside redistribution layer; Further comprising,
Fan-out sensor package.
상기 관통홀에 배치되며, 상기 재배선층과 전기적으로 연결된 수동부품; 을 더 포함하는,
팬-아웃 센서 패키지.
The method of claim 1,
A passive component disposed in the through hole and electrically connected to the redistribution layer; Including more;
Fan-out sensor package.
상기 봉합재는 상기 이미지 센서의 비활성면과 측면을 덮으며, 상기 이미지 센서의 활성면의 적어도 일부를 덮는,
팬-아웃 센서 패키지.
The method of claim 1,
The encapsulant covers the inactive surface and the side surface of the image sensor, covering at least a portion of the active surface of the image sensor,
Fan-out sensor package.
상기 팬-아웃 센서 패키지 상에 배치된 디스플레이 패널; 을 포함하며,
상기 디스플레이 패널이 유기발광 다이오드 패널인,
광학방식 지문센서 모듈.
18. The fan-out sensor package of any one of claims 1 to 17; And
A display panel disposed on the fan-out sensor package; Including;
The display panel is an organic light emitting diode panel,
Optical fingerprint sensor module.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/828,993 US10644046B2 (en) | 2017-04-07 | 2017-12-01 | Fan-out sensor package and optical fingerprint sensor module including the same |
TW106143769A TWI670841B (en) | 2017-04-07 | 2017-12-13 | Fan-out sensor package and optical fingerprint sensor module including the same |
US16/844,717 US11037971B2 (en) | 2017-04-07 | 2020-04-09 | Fan-out sensor package and optical fingerprint sensor module including the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20170045502 | 2017-04-07 | ||
KR1020170045502 | 2017-04-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180113885A KR20180113885A (en) | 2018-10-17 |
KR102019353B1 true KR102019353B1 (en) | 2019-09-09 |
Family
ID=64099419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170091475A KR102019353B1 (en) | 2017-04-07 | 2017-07-19 | Fan-out sensor package and optical-type fingerprint sensor module |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR102019353B1 (en) |
TW (1) | TWI670841B (en) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111370331B (en) * | 2018-12-26 | 2023-04-18 | 中芯集成电路(宁波)有限公司 | Packaging method of camera shooting assembly |
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
KR20200104463A (en) * | 2019-02-26 | 2020-09-04 | 삼성디스플레이 주식회사 | Display device |
KR20200124800A (en) | 2019-04-24 | 2020-11-04 | 삼성디스플레이 주식회사 | Display device |
IT201900006740A1 (en) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | SUBSTRATE STRUCTURING PROCEDURES |
IT201900006736A1 (en) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | PACKAGE MANUFACTURING PROCEDURES |
CN110770745B (en) * | 2019-06-05 | 2023-09-05 | 深圳市汇顶科技股份有限公司 | Optical fingerprint device and electronic equipment |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11942417B2 (en) * | 2020-05-04 | 2024-03-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sensor package and method |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
CN112711150B (en) * | 2020-12-22 | 2022-11-22 | 业泓科技(成都)有限公司 | Display device |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005110896A (en) * | 2003-10-07 | 2005-04-28 | Canon Inc | Finger sensor |
CN106158772A (en) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | Plate level embedded packaging structure and preparation method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080191297A1 (en) * | 2007-02-12 | 2008-08-14 | Advanced Chip Engineering Technology Inc. | Wafer level image sensor package with die receiving cavity and method of the same |
US7498556B2 (en) * | 2007-03-15 | 2009-03-03 | Adavanced Chip Engineering Technology Inc. | Image sensor module having build-in package cavity and the method of the same |
KR20110068489A (en) * | 2009-12-16 | 2011-06-22 | 주식회사 동부하이텍 | Wafer level chip scale package and its fabrication method |
GB2489100A (en) * | 2011-03-16 | 2012-09-19 | Validity Sensors Inc | Wafer-level packaging for a fingerprint sensor |
TW201612704A (en) * | 2014-09-25 | 2016-04-01 | Wintek Corp | Touch panel and display panel with function of fingerprint identification |
KR20160132751A (en) * | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | Electronic component package and method of manufacturing the same |
US20170062240A1 (en) * | 2015-08-25 | 2017-03-02 | Inotera Memories, Inc. | Method for manufacturing a wafer level package |
-
2017
- 2017-07-19 KR KR1020170091475A patent/KR102019353B1/en active IP Right Grant
- 2017-12-13 TW TW106143769A patent/TWI670841B/en active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005110896A (en) * | 2003-10-07 | 2005-04-28 | Canon Inc | Finger sensor |
CN106158772A (en) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | Plate level embedded packaging structure and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201843824A (en) | 2018-12-16 |
KR20180113885A (en) | 2018-10-17 |
TWI670841B (en) | 2019-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102019353B1 (en) | Fan-out sensor package and optical-type fingerprint sensor module | |
US11037971B2 (en) | Fan-out sensor package and optical fingerprint sensor module including the same | |
JP6668403B2 (en) | Fan-out semiconductor package and method of manufacturing the same | |
KR101942740B1 (en) | Fan-out sensor package and optical-type fingerprint sensor module | |
KR101963292B1 (en) | Fan-out semiconductor package | |
KR102081086B1 (en) | Fan-out semiconductor package module | |
KR101942742B1 (en) | Fan-out semiconductor package | |
KR20180037529A (en) | Fan-out semiconductor package | |
KR102039711B1 (en) | Fan-out component package | |
KR101942744B1 (en) | Fan-out semiconductor package | |
KR102026132B1 (en) | Fan-out semiconductor package module | |
KR101994750B1 (en) | Fan-out semiconductor package | |
KR102005351B1 (en) | Fan-out sensor package | |
KR101982047B1 (en) | Fan-out semiconductor package | |
KR102554017B1 (en) | Semiconductor package | |
KR102524812B1 (en) | Semiconductor package | |
KR102586890B1 (en) | Semiconductor package | |
KR102621099B1 (en) | Semiconductor package | |
KR101963278B1 (en) | Fan-out semiconductor package and manufacturing method for the same | |
KR20200052066A (en) | Semiconductor package | |
KR20190082603A (en) | Semiconductor package | |
KR102509644B1 (en) | Package module | |
KR102570270B1 (en) | Semiconductor package | |
KR102584960B1 (en) | Semiconductor package | |
KR102111302B1 (en) | Electronic component package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant |