KR102018278B1 - Radical oxidation process for fabricating a nonvolatile charge trap memory device - Google Patents
Radical oxidation process for fabricating a nonvolatile charge trap memory device Download PDFInfo
- Publication number
- KR102018278B1 KR102018278B1 KR1020147035340A KR20147035340A KR102018278B1 KR 102018278 B1 KR102018278 B1 KR 102018278B1 KR 1020147035340 A KR1020147035340 A KR 1020147035340A KR 20147035340 A KR20147035340 A KR 20147035340A KR 102018278 B1 KR102018278 B1 KR 102018278B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- charge trap
- substrate
- oxidation process
- dielectric layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 300
- 230000003647 oxidation Effects 0.000 title claims abstract description 160
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 160
- 239000000758 substrate Substances 0.000 claims abstract description 177
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 72
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000001301 oxygen Substances 0.000 claims abstract description 59
- 150000004767 nitrides Chemical class 0.000 claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 claims abstract description 37
- 239000000203 mixture Substances 0.000 claims abstract description 36
- 238000003860 storage Methods 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000011065 in-situ storage Methods 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 114
- 239000010703 silicon Substances 0.000 claims description 114
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 113
- 239000000463 material Substances 0.000 claims description 77
- 239000007789 gas Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- 239000002070 nanowire Substances 0.000 claims description 14
- 150000002431 hydrogen Chemical class 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 7
- 150000003254 radicals Chemical class 0.000 description 127
- 230000000903 blocking effect Effects 0.000 description 57
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 47
- 239000013078 crystal Substances 0.000 description 45
- 235000012431 wafers Nutrition 0.000 description 36
- 238000005121 nitriding Methods 0.000 description 30
- 229910052757 nitrogen Inorganic materials 0.000 description 29
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 21
- 239000010408 film Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 238000012545 processing Methods 0.000 description 19
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 18
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000005641 tunneling Effects 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 10
- 229910021529 ammonia Inorganic materials 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 239000001272 nitrous oxide Substances 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 238000010923 batch production Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- SEOYNUHKXVGWFU-UHFFFAOYSA-N mu-oxidobis(oxidonitrogen) Chemical compound O=NON=O SEOYNUHKXVGWFU-UHFFFAOYSA-N 0.000 description 6
- VYIRVGYSUZPNLF-UHFFFAOYSA-N n-(tert-butylamino)silyl-2-methylpropan-2-amine Chemical compound CC(C)(C)N[SiH2]NC(C)(C)C VYIRVGYSUZPNLF-UHFFFAOYSA-N 0.000 description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- -1 but not limited to Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- 229910006501 ZrSiO Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000011112 process operation Methods 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 2
- 229910004140 HfO Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 229910052805 deuterium Inorganic materials 0.000 description 2
- AZLYZRGJCVQKKK-UHFFFAOYSA-N dioxohydrazine Chemical group O=NN=O AZLYZRGJCVQKKK-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- VUGMARFZKDASCX-UHFFFAOYSA-N 2-methyl-N-silylpropan-2-amine Chemical compound CC(C)(C)N[SiH3] VUGMARFZKDASCX-UHFFFAOYSA-N 0.000 description 1
- 239000005046 Chlorosilane Substances 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- LZDSILRDTDCIQT-UHFFFAOYSA-N dinitrogen trioxide Chemical compound [O-][N+](=O)N=O LZDSILRDTDCIQT-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
- H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
- H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/125—Quantum wire structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Abstract
비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법이 설명된다. 방법은, 폴리실리콘 채널을 오버라잉하는 터널 산화물층을 형성하기 위해 기판에 제 1 산화 프로세스를 적용하는 단계; 및 질화물을 포함하는 산소-리치 제 1 층 및 상기 제 1 층 상에 질화물을 포함하는 산소-린 제 2 층을 포함하는 다중층 전하 저장층을 터널 산화물층 위에 형성하는 단계를 포함한다. 그 다음, 제 2 층의 일부를 소모하고 다중층 전하 저장층을 오버라잉하는 고온 산화물(HTO)층을 형성하기 위해, 기판에 제 2 산화 프로세스가 적용된다. 제 1 층의 화학량 조성은 제 1 층에 실질적으로 트랩이 없게 하고, 제 2 층의 화학량 조성은 제 2 층에 트랩이 조밀해지게 한다. 제 2 산화 프로세스는 ISSG(In-Situ Steam Generation)를 이용하는 라디칼 산화 프로세스 또는 플라즈마 산화 프로세스를 포함할 수 있다.A method for manufacturing a nonvolatile charge trap memory device is described. The method includes applying a first oxidation process to a substrate to form a tunnel oxide layer overlying a polysilicon channel; And forming a multilayer charge storage layer on the tunnel oxide layer, the multilayer charge storage layer comprising an oxygen-rich first layer comprising nitride and an oxygen-lean second layer comprising nitride on the first layer. A second oxidation process is then applied to the substrate to form a high temperature oxide (HTO) layer that consumes a portion of the second layer and overlies the multilayer charge storage layer. The stoichiometric composition of the first layer is substantially free of traps in the first layer, and the stoichiometric composition of the second layer results in dense traps in the second layer. The second oxidation process may include a radical oxidation process or a plasma oxidation process using In-Situ Steam Generation (ISSG).
Description
본 출원은 공동 계류중인 미국 출원 제 12/197,466호의 일부 계속출원이며, 상기 미국 출원은, 2007년 5월 25일에 출원된 미국 가특허출원 제 60/940,139호 및 2007년 11월 9일에 출원된 미국 가출원 제 60/986,637호에 대해 35 U.S.C.119(e)하의 우선권 이익을 주장하는 2008년 5월 21일에 출원된 미국 출원 제 12/124,855호의 계속 출원이고, 이들 모두는 인용에 의해 본원에 통합된다.This application is partly filed in co-pending U.S. Application No. 12 / 197,466, which was filed in U.S. Provisional Application No. 60 / 940,139, filed May 25, 2007, and November 9, 2007. US Application No. 12 / 124,855, filed May 21, 2008, claiming priority benefit under 35 USC119 (e) to US Provisional Application No. 60 / 986,637, all of which are incorporated herein by reference. Are integrated.
본 발명의 실시예들은, 반도체 제조 분야, 상세하게는, 반도체 디바이스 제조에 관한 것이다.Embodiments of the present invention relate to the field of semiconductor manufacturing, and more particularly to semiconductor device manufacturing.
과거 수십년 동안, 집적 회로들의 피쳐(feature)들의 스케일링은 계속 성장하는 반도체 산업 뒤에서 추진력이 되어 왔다. 점점 더 작은 피쳐들에 대한 스케일링은, 반도체 칩들의 제한된 리얼 에스테이트(real estate) 상에서 증가된 밀도들의 기능 유닛들을 가능하게 한다. 예를 들어, 트랜지스터 크기를 감소시키는 것은, 칩 상에서 증가된 수의 메모리 디바이스들의 통합을 허용하여, 증가된 용량을 갖는 물품들의 제조에 적합하다. 그러나, 더 큰 용량을 위한 드라이브가 문제가 없는 것은 아니다. 각각의 디바이스의 성능을 최적화하기 위한 필요성이 점점 더 중요해지고 있다.In the past decades, scaling of features in integrated circuits has been a driving force behind the ever-growing semiconductor industry. Scaling to increasingly smaller features enables functional units of increased densities on the limited real estate of semiconductor chips. For example, reducing the transistor size allows for the integration of an increased number of memory devices on a chip, making it suitable for the manufacture of articles with increased capacity. However, drives for larger capacity are not without problems. The need to optimize the performance of each device is becoming increasingly important.
비휘발성 반도체 메모리들은 통상적으로, 적층된 플로팅(floating) 게이트 타입 전계 효과 트랜지스터들을 이용한다. 이러한 트랜지스터들에서, 전자들은, 메모리 셀이 형성되는 기판의 바디(body) 영역을 접지하고 제어 게이트를 바이어싱함으로써, 프로그래밍될 메모리 셀의 플로팅 게이트로 주입된다. ONO(oxide-nitride-oxide) 스택은, SONOS(semiconductor-oxide-nitride-oxide-semiconductor) 트랜지스터에서와 같이 전하 저장층으로 이용되거나, 분리 게이트 플래쉬 트랜지스터(split gate flash transistor)에서와 같이 플로팅 게이트와 제어 게이트 사이의 분리층으로 이용된다. 도 1은 종래의 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.Nonvolatile semiconductor memories typically use stacked floating gate type field effect transistors. In these transistors, electrons are injected into the floating gate of the memory cell to be programmed by grounding the body region of the substrate on which the memory cell is formed and biasing the control gate. An oxide-nitride-oxide (ONO) stack is used as a charge storage layer, such as in a SONOS (semiconductor-oxide-nitride-oxide-semiconductor) transistor, or as a split gate flash transistor. It is used as a separation layer between control gates. 1 illustrates a cross-sectional view of a conventional nonvolatile charge trap memory device.
도 1을 참조하면, 반도체 디바이스(100)는, 실리콘 기판(102) 상에 형성된 종래의 ONO 부분(106)을 포함하는 SONOS 게이트 스택(104)을 포함한다. 반도체 디바이스(100)는, 채널 영역(112)을 정의하기 위해, SONOS 게이트 스택(104)의 양측에 소스 및 드레인 영역들(110)을 더 포함한다. SONOS 게이트 스택(104)은, ONO 부분(106) 위에 형성되어 ONO 부분(106)과 접촉하는 폴리실리콘 게이트층(108)을 포함한다. 폴리실리콘 게이트층(108)은 ONO 부분(106)에 의해 실리콘 기판(102)으로부터 전기 절연된다. ONO 부분(106)은 통상적으로, 터널 산화물층(106A), 질화물 또는 산질화물 전하 트랩층(106B), 및 질화물 또는 산질화물층(106B)을 오버라잉하는 최상부 산화물층(106C)을 포함한다.Referring to FIG. 1,
종래의 SONOS 트랜지스터들이 갖는 하나의 문제점은 질화물 또는 산질화물층(106B)에서 열악한 데이터 보유력이고, 이는, 이 층을 통한 누설 전류로 인해 몇몇 애플리케이션들에서 반도체 디바이스(100)의 수명 및 반도체 디바이스(100)의 이용을 제한한다.One problem with conventional SONOS transistors is poor data retention in the nitride or
본 발명의 실시예들은 제한이 아닌 예시로서, 첨부하는 도면들의 도면에서 예시된다:
도 1은, 종래의 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.
도 2는, 본 발명의 실시예에 따른 배치(batch)-프로세싱 툴의 산화 챔버의 단면도를 도시한다.
도 3은, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도를 도시한다.
도 4a는, 본 발명의 실시예에 따라, 도 3의 흐름도로부터의 동작(302)에 대응하는, 전하 트랩층이 형성된 기판의 단면도를 도시한다.
도 4b는, 본 발명의 실시예에 따라, 도 3의 흐름도로부터의 동작(304)에 대응하는, 차단 유전체층을 갖는 전하 트랩층이 형성된 기판의 단면도를 도시한다.
도 5는, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도를 도시한다.
도 6a는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(502)에 대응하는 기판의 단면도를 도시한다.
도 6b는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(504)에 대응하는, 제 1 유전체층이 형성된 기판의 단면도를 도시한다.
도 6c는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(508)에 대응하는, 전하 트랩층이 형성된 기판의 단면도를 도시한다.
도 6d는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(510)에 대응하는, 차단 유전체층을 갖는 전하 트랩층이 형성된 기판의 단면도를 도시한다.
도 6e는, 본 발명의 실시예에 따른 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.
도 7a는, 본 발명의 실시예에 따라 제 1 및 제 2 노출된 크리스탈 평면들을 포함하는 기판의 단면도를 도시한다.
도 7b는, 본 발명의 실시예에 따라, 제 1 및 제 2 노출된 크리스탈 평면들을 포함하고, 유전체층이 형성된 기판의 단면도를 도시한다.
도 8은, 본 발명의 실시예에 따른, 클러스터 툴에서 프로세스 챔버들의 어레인지먼트를 도시한다.
도 9는, 본 발명의 실시예에 따라, 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도를 도시한다.
도 10a는, 본 발명의 실시예에 따른 기판의 단면도를 도시한다.
도 10b는, 본 발명의 실시예에 따라, 도 4의 흐름도로부터의 동작(402)에 대응하는, 터널 유전체층이 형성된 기판의 단면도를 도시한다.
도 10c는, 본 발명의 실시예에 따라, 도 4의 흐름도로부터의 동작(406)에 대응하는, 기판 상에 형성된 전하 트랩층을 갖는 기판의 단면도를 도시한다.
도 10d는, 본 발명의 실시예에 따라, 도 4의 흐름도로부터의 동작(408)에 대응하는, 최상부 유전체층이 형성된 기판의 단면도를 도시한다.
도 10e는, 본 발명의 실시예에 따른 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.
도 11은, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도를 도시한다.
도 12a는, 본 발명의 실시예에 따라, 도 6의 흐름도로부터의 동작(602)에 대응하는, 터널 유전체층이 형성된 기판의 단면도를 도시한다.
도 12b는, 본 발명의 실시예에 따라, 도 6의 흐름도로부터의 동작(606)에 대응하는, 전하 트랩층의 산소-리치(oxygen-rich) 실리콘 산질화물 부분이 형성된 기판의 단면도를 도시한다.
도 12c는, 본 발명의 실시예에 따라, 도 6의 흐름도로부터의 동작(610)에 대응하는, 전하 트랩층의 실리콘-리치 실리콘 산질화물 부분이 형성된 기판의 단면도를 도시한다.
도 12d는, 본 발명의 실시예에 따라, 도 6의 흐름도로부터의 동작(612)에 대응하는, 최상부 유전체층이 형성된 기판의 단면도를 도시한다.
도 12e는, 본 발명의 실시예에 따른 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.
도 13a는, 본 발명의 실시예에 따라 제 1 및 제 2 노출된 크리스탈 평면들을 포함하는 기판의 단면도를 도시한다.
도 13b는, 본 발명의 실시예에 따라, 제 1 및 제 2 크리스탈 평면들을 포함하고, 유전체층이 형성된 기판의 단면도를 도시한다.
도 14는, ONONO 스택을 포함하는 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.
도 15는, 본 발명의 실시예에 따라 ONONO 스택을 포함하는 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도를 도시한다.
도 16a는, 분리 전하 트랩 영역을 포함하는 비평면 멀티게이트 디바이스를 도시한다.
도 16b는, 도 16a의 비평면 멀티게이트 디바이스의 단면도를 도시한다.
도 17a 및 도 17b는, 분리 전하 트랩 영역 및 수평 나노와이어 채널을 포함하는 비평면 멀티게이트 디바이스를 도시한다.
도 17c는, 도 17a의 비평면 멀티게이트 디바이스들의 수직 스트링의 단면도를 도시한다.
도 18a 및 도 18b는, 분리 전하 트랩 영역 및 수직 나노와이어 채널을 포함하는 비평면 멀티게이트 디바이스를 도시한다.
도 19a 내지 도 19f는, 도 18a의 비평면 멀티게이트 디바이스를 제조하기 위한 게이트 우선 방식(gate first scheme)을 도시한다.
도 20a 내지 도 20f는, 도 18a의 비평면 멀티게이트 디바이스를 제조하기 위한 게이트 최후 방식(gate last scheme)을 도시한다.Embodiments of the invention are illustrated by way of example and not by way of limitation, in the figures of the accompanying drawings in which:
1 shows a cross-sectional view of a conventional nonvolatile charge trap memory device.
2 shows a cross-sectional view of an oxidation chamber of a batch-processing tool according to an embodiment of the invention.
3 shows a flow diagram representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device in accordance with an embodiment of the invention.
4A illustrates a cross-sectional view of a substrate on which a charge trap layer is formed, corresponding to
4B illustrates a cross-sectional view of a substrate on which a charge trap layer having a blocking dielectric layer is formed, corresponding to
5 shows a flow diagram representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device in accordance with an embodiment of the invention.
6A illustrates a cross-sectional view of a substrate corresponding to
FIG. 6B shows a cross-sectional view of a substrate on which a first dielectric layer is formed, corresponding to
6C illustrates a cross-sectional view of a substrate on which a charge trap layer is formed, corresponding to
6D illustrates a cross-sectional view of a substrate on which a charge trap layer having a blocking dielectric layer is formed, corresponding to
6E illustrates a cross-sectional view of a nonvolatile charge trap memory device in accordance with an embodiment of the present invention.
7A shows a cross-sectional view of a substrate including first and second exposed crystal planes in accordance with an embodiment of the invention.
7B shows a cross-sectional view of a substrate including first and second exposed crystal planes and having a dielectric layer formed thereon, in accordance with an embodiment of the present invention.
8 shows an arrangement of process chambers in a cluster tool, in accordance with an embodiment of the invention.
9 shows a flow diagram representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device, in accordance with an embodiment of the invention.
10A shows a cross-sectional view of a substrate according to an embodiment of the invention.
FIG. 10B shows a cross-sectional view of a substrate on which a tunnel dielectric layer is formed, corresponding to
FIG. 10C illustrates a cross-sectional view of a substrate having a charge trap layer formed on the substrate, corresponding to
FIG. 10D illustrates a cross-sectional view of a substrate on which a top dielectric layer is formed, corresponding to operation 408 from the flowchart of FIG. 4, in accordance with an embodiment of the invention.
10E illustrates a cross-sectional view of a nonvolatile charge trap memory device in accordance with an embodiment of the present invention.
11 shows a flow diagram representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device in accordance with an embodiment of the present invention.
12A illustrates a cross-sectional view of a substrate on which a tunnel dielectric layer is formed, corresponding to
FIG. 12B shows a cross-sectional view of a substrate on which an oxygen-rich silicon oxynitride portion of a charge trap layer is formed, corresponding to
12C shows a cross-sectional view of a substrate on which a silicon-rich silicon oxynitride portion of a charge trap layer is formed, corresponding to
12D illustrates a cross-sectional view of a substrate on which a top dielectric layer is formed, corresponding to
12E illustrates a cross-sectional view of a nonvolatile charge trap memory device in accordance with an embodiment of the present invention.
FIG. 13A shows a cross-sectional view of a substrate including first and second exposed crystal planes in accordance with an embodiment of the invention. FIG.
13B shows a cross-sectional view of a substrate including first and second crystal planes and having a dielectric layer formed thereon, in accordance with an embodiment of the present invention.
14 illustrates a cross-sectional view of a nonvolatile charge trap memory device including an ONONO stack.
15 shows a flow diagram representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device including an ONONO stack in accordance with an embodiment of the present invention.
FIG. 16A shows a non-planar multigate device including a separate charge trap region.
FIG. 16B shows a cross-sectional view of the non-planar multigate device of FIG. 16A.
17A and 17B show a non-planar multigate device that includes a separate charge trap region and a horizontal nanowire channel.
FIG. 17C shows a cross-sectional view of the vertical string of the non-planar multigate devices of FIG. 17A.
18A and 18B illustrate a non-planar multigate device that includes a separate charge trap region and a vertical nanowire channel.
19A-19F illustrate a gate first scheme for fabricating the non-planar multigate device of FIG. 18A.
20A-20F illustrate a gate last scheme for fabricating the non-planar multigate device of FIG. 18A.
로직 디바이스들로 집적되는 비-휘발성 전하 트랩 메모리 디바이스의 실시예들은 도면들을 참조하여 본원에 설명된다. 그러나, 특정 실시예들은 이들 특정 상세들 중 하나 또는 그 초과 없이, 또는 다른 알려진 방법들, 재료들 및 장치들과 조합하여 실시될 수 있다. 다음의 설명에서, 본 발명의 철저한 이해를 제공하기 위해 특정 재료들, 치수들 및 프로세스 파라미터들 등과 같은 많은 특정 세부사항들이 설명된다. 다른 사례들에서, 주지의 반도체 설계 및 제조 기술들은 본 발명을 불필요하게 모호하게 하는 것을 회피하기 위해 특히 상세하게 설명되지 않는다. 본 명세서 전반에 인용되는 "실시예"는 그 실시예와 관련하여 설명되는 특정 피처, 구조, 재료 또는 특성이 본 발명의 적어도 하나의 실시예에 포함되는 것을 의미한다. 따라서, 본 명세서 전반의 다양한 장소들에서 어구 "일 실시예에서"의 표현들은 반드시 본 발명의 동일한 실시예를 지칭하는 것은 아니다. 더욱이, 특정 피처들, 구조들, 재료들 또는 특성들은 하나 또는 그 초과의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다.Embodiments of a non-volatile charge trap memory device integrated into logic devices are described herein with reference to the drawings. However, certain embodiments may be practiced without one or more of these specific details, or in combination with other known methods, materials, and devices. In the following description, numerous specific details are set forth, such as specific materials, dimensions, process parameters, and so forth, to provide a thorough understanding of the present invention. In other instances, well-known semiconductor design and fabrication techniques have not been described in particular detail in order to avoid unnecessarily obscuring the present invention. As used throughout this specification, "an embodiment" means that a particular feature, structure, material, or characteristic described in connection with the embodiment is included in at least one embodiment of the present invention. Thus, the appearances of the phrase “in one embodiment” in various places throughout this specification are not necessarily referring to the same embodiment of the invention. Moreover, certain features, structures, materials or properties may be combined in any suitable manner in one or more embodiments.
비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법들이 본 명세서에서 설명된다. 다음 설명에서, 본 발명의 철저한 이해를 제공하기 위해 특정한 치수들과 같은 많은 특정한 세부사항들이 기술된다. 본 발명이 이러한 특정한 세부사항들 없이도 실시될 수 있음은 당업자들에게 자명할 것이다. 다른 예들에서, 본 발명을 불필요하게 모호하게 하지 않기 위해, 패터닝 단계들 또는 습식 화학 세정들과 같은 주지의 프로세싱 단계들은 상세히 설명되지 않는다. 게다가, 도면들에 도시된 다양한 실시예들은 예시적인 표현들이고, 반드시 실제대로 그려지지는 않음을 이해해야 한다.Methods for manufacturing a nonvolatile charge trap memory device are described herein. In the following description, numerous specific details are set forth, such as specific dimensions, to provide a thorough understanding of the present invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. In other instances, well-known processing steps, such as patterning steps or wet chemical cleanings, are not described in detail in order not to unnecessarily obscure the present invention. In addition, it is to be understood that the various embodiments shown in the figures are illustrative representations and are not necessarily drawn to scale.
비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법이 본 명세서에서 개시된다. 먼저, 전하 트랩층이 배치된 기판이 제공될 수 있다. 그 다음, 일 실시예에서, 전하 트랩층을 라디칼 산화 프로세스에 노출시킴으로써 전하 트랩층 위에 차단 유전체층을 형성하기 위해, 전하 트랩층의 일부가 산화된다.Disclosed herein is a method for fabricating a nonvolatile charge trap memory device. First, a substrate on which a charge trap layer is disposed may be provided. Then, in one embodiment, a portion of the charge trap layer is oxidized to form a blocking dielectric layer over the charge trap layer by exposing the charge trap layer to a radical oxidation process.
라디칼 산화 프로세스에 의한 유전체층의 형성은, 스팀(steam) 성장, 즉, 습식 성장 프로세스들과 관련된 프로세스들보다 더 높은 품질의 막들을 제공할 수 있다. 게다가, 배치-프로세싱 챔버에서 수행되는 라디칼 산화 프로세스는, 제조 설비가 요구할 수 있는 스루풋(웨이퍼들/Hr) 요건들에 영향을 미치지 않고 높은 품질의 막들을 제공할 수 있다. 이러한 챔버와 양립가능한 온도들, 예를 들어, 대략 600 - 900℃ 범위의 온도들에서 라디칼 산화 프로세스를 수행함으로써, 기판에 의해 용인되는 열 버짓(budget) 및 기판 상의 임의의 다른 피쳐들은, 1000℃가 넘는 통상적 프로세스들의 범위까지 영향받지 않을 수 있다. 본 발명의 실시예에 따르면, 수소(H2) 및 산소(O2) 가스를 배치-프로세싱 챔버로 유동시키는 것을 수반하는 라디칼 산화 프로세스는, 노출된 기판 또는 막의 산화 소비에 의해 유전체층을 성장시키기 위해 수행된다. 일 실시예에서, 비휘발성 전하 트랩 메모리 디바이스에 대한 터널 유전체층 및 차단 유전체층을 제공하기 위해, 다수의 라디칼 산화 프로세스들이 수행된다. 이러한 유전체층들은, 심지어 감소된 두께에서도 매우 높은 품질일 수 있다. 일 실시예에서, 터널 유전체층 및 차단 유전체층 둘 모두는, 습식 산화 기술들에 의해 형성된 터널 유전체층 또는 차단 유전체층보다 더 조밀하고, 실질적으로 더 적은 수소 원자들/cm3로 이루어진다. 본 발명의 다른 실시예에 따르면, 라디칼 산화 프로세스를 수행함으로써 형성되는 유전체층은, 그 유전체층이 성장하는 기판의 결정면 배향 차이들에 덜 영향받는다. 일 실시예에서, 차동적 결정면 산화 레이트들에 의해 유발되는 코너링(cornering) 효과는 라디칼 산화 프로세스를 통해 유전체층을 형성함으로써 상당히 감소된다.Formation of the dielectric layer by a radical oxidation process can provide films of higher quality than processes associated with steam growth, ie, wet growth processes. In addition, the radical oxidation process performed in the batch-processing chamber can provide high quality films without affecting the throughput (wafers / Hr) requirements that a manufacturing facility may require. By performing the radical oxidation process at temperatures compatible with such a chamber, for example, in the range of approximately 600-900 ° C., the thermal budget accepted by the substrate and any other features on the substrate are 1000 ° C. It may not be affected to the extent of more conventional processes. According to an embodiment of the invention, a radical oxidation process involving flowing hydrogen (H 2) and oxygen (O 2) gases into a batch-processing chamber is performed to grow the dielectric layer by oxidation consumption of an exposed substrate or film. . In one embodiment, a number of radical oxidation processes are performed to provide a tunnel dielectric layer and a blocking dielectric layer for a nonvolatile charge trap memory device. Such dielectric layers can be of very high quality even at reduced thickness. In one embodiment, both the tunnel dielectric layer and the barrier dielectric layer are denser and consist of substantially fewer hydrogen atoms / cm 3 than the tunnel dielectric layer or barrier dielectric layer formed by wet oxidation techniques. According to another embodiment of the present invention, the dielectric layer formed by performing the radical oxidation process is less affected by the crystallographic orientation differences of the substrate on which the dielectric layer is grown. In one embodiment, the cornering effect caused by the differential crystal plane oxidation rates is significantly reduced by forming the dielectric layer through a radical oxidation process.
비휘발성 전하 트랩 메모리 디바이스의 일부는, 프로세스 챔버에서 라디칼 산화 프로세스를 수행함으로써 제조될 수 있다. 본 발명의 실시예에 따라, 프로세스 챔버는 배치-프로세싱 챔버이다. 도 2는, 그 실시예에 따른 배치-프로세싱 툴의 산화 챔버의 단면도를 도시한다. 도 2를 참조하면, 배치-프로세싱 챔버(200)는, 복수의 반도체 웨이퍼(202)를 홀딩하는 운반 장치(204)를 포함한다. 일 실시예에서, 배치-프로세싱 챔버는 산화 챔버이다. 특정한 실시예에서, 프로세스 챔버는 저압 화학 기상 증착 챔버이다. 복수의 반도체 웨이퍼들(202)은, 단일 패스(pass)에서 프로세싱될 합리적 수의 웨이퍼들(예를 들어, 25개의 웨이퍼들)의 포함을 가능하게 하면서, 각각의 웨이퍼의 라디칼 산화 프로세스로의 노출을 최대화하는 방식으로 배열될 수 있다. 그러나, 본 발명은 배치-프로세싱 챔버로 제한되지 않음을 이해해야 한다.Part of the nonvolatile charge trap memory device can be fabricated by performing a radical oxidation process in a process chamber. According to an embodiment of the invention, the process chamber is a batch-processing chamber. 2 shows a cross-sectional view of an oxidation chamber of a batch-processing tool according to the embodiment. Referring to FIG. 2, the batch-
본 발명의 양상에서, 비휘발성 전하 트랩 메모리 디바이스의 일부는 라디칼 산화 프로세스에 의해 제조된다. 도 3은, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도를 도시한다. 도 4a 및 도 4b는, 본 발명의 실시예에 따라, 비휘발성 전하 트랩 메모리 디바이스의 제조시의 동작들을 표현하는 단면도를 도시한다.In an aspect of the invention, a portion of the nonvolatile charge trap memory device is manufactured by a radical oxidation process. 3 shows a flow diagram representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device in accordance with an embodiment of the invention. 4A and 4B show cross-sectional views representing operations in the manufacture of a nonvolatile charge trap memory device, in accordance with an embodiment of the invention.
도 4a는, 본 발명의 실시예에 따라, 도 3의 흐름도로부터의 동작(302)에 대응하는, 전하 트랩층이 형성된 기판의 단면도를 도시한다. 도 4a에 대응하는 흐름도(300)의 동작(302)을 참조하면, 전하 트랩층이 배치된 기판(400)이 제공된다. 실시예에서, 전하 트랩층은 기판(400) 위에 배치된 제 1 영역(404A) 및 제 2 영역(404B)을 갖는다. 일 실시예에서, 유전체층(402)은 도 4a에 도시된 바와 같이, 기판(400)과 전하 트랩층 사이에 배치된다. 전하 트랩층은 일 재료로 이루어질 수 있고, 전하를 저장하기에 적합한 두께를 가질 수 있어서, 후속적으로 형성되는 게이트 스택의 임계 전압을 변경할 수 있다. 실시예에서, 전하 트랩층의 영역(404A)은, 후속 프로세스 동작들에 따라 변하지 않는 전하 트랩층으로 유지될 것이다. 그러나, 그 실시예에서, 형성된 전하 트랩층으로서의 영역(404B)은, 영역(404A) 위에서 제 2 유전체층을 형성하도록 소모될 것이다.4A illustrates a cross-sectional view of a substrate on which a charge trap layer is formed, corresponding to
도 4b는, 본 발명의 실시예에 따라, 도 3의 흐름도로부터의 동작(304)에 대응하는, 차단 유전체층을 갖는 전하 트랩층이 형성된 기판의 단면도를 도시한다. 도 4b에 대응하는 흐름도(300)의 동작(304)을 참조하면, 차단 유전체층(406)이 전하 트랩층(404) 상에 형성된다. 본 발명의 실시예에 따르면, 차단 유전체층(406)은, 전하 트랩층을 라디칼 산화 프로세스에 노출시킴으로써 전하 트랩층의 산화 영역(404B)에 의해 형성된다. 그 실시예에서, 원래의 전하 트랩층의 영역(404A)은 이제 전하 트랩층(404)으로 라벨링된다.4B illustrates a cross-sectional view of a substrate on which a charge trap layer having a blocking dielectric layer is formed, corresponding to
차단 유전체층(406)은 일 재료로 이루어질 수 있고, 비휘발성 전하 트랩 메모리 디바이스에서 후속적으로 형성되는 게이트 스택의 커패시턴스를 현저하게 감소시키지 않고 전하 누설에 대한 배리어를 유지하기에 적합한 두께를 가질 수 있다. 특정한 실시예에서, 영역(404B)은, 대략 2 - 3 나노미터의 범위의 두께를 갖는 실리콘-리치 실리콘 산질화물 영역이고, 대략 3.5 - 4.5 나노미터 범위의 두께를 갖는 차단 유전체층(406)을 형성하도록 산화된다. 그 실시예에서, 차단 유전체층(406)은 실리콘 이산화물로 이루어진다.The blocking
차단 유전체층(406)은 라디칼 산화 프로세스에 의해 형성될 수 있다. 본 발명의 실시예에 따르면, 라디칼 산화 프로세스는, 수소(Hz) 및 산소(Oz) 가스를, 도 2와 관련하여 설명된 배치 프로세싱 챔버(200)와 같은 노(furnace) 내로 유동시키는 것을 수반한다. 일 실시예에서, Hz 및 Oz의 부분압들은 서로에 대해 대략 1:1의 비를 갖는다. 그러나, 실시예에서, 점화 이벤트는 수행되지 않는데, 통상적으로 점화 이벤트는 이와 달리, H2 및 O2를 열분해하여 증기를 형성하기 위해 이용될 것이다. 대신에, H2 및 O2는 영역(404B)의 표면에 라디칼들을 형성하기 위해 반응하도록 허용된다. 일 실시예에서, 라디칼들은, 영역(404B)을 소모하여 차단 유전체층(406)을 제공하는데 이용된다. 특정한 실시예에서, 라디칼 산화 프로세스는, 대략 600 - 900℃ 범위의 온도에서 OH 라디칼, HO2 라디칼 또는 O 디라디칼과 같은(그러나 이에 한정되는 것은 아님) 라디칼로 산화하는 것을 포함한다. 특정한 실시예에서, 라디칼 산화 프로세스는, 대략 0.5 - 5 Torr 범위의 압력으로 대략 700 - 800℃ 범위의 온도에서 수행된다. 일 실시예에서, 대략 100 - 150 분 범위의 지속기간 동안 제 2 라디칼 산화 프로세스가 수행된다.The blocking
흐름도(300)의 동작(306)을 참조하면, 차단 유전체층(406)은 추가로 제 1 프로세스 챔버에서 질화 프로세스를 겪을 수 있다. 본 발명의 실시예에 따르면, 질화 프로세스는, 대략 5 분 - 60 분 범위의 지속기간 동안 대략 700 - 800℃ 범위의 온도로 질소를 포함하는 분위기에서 차단 유전체층(406)을 어닐링하는 것을 포함할 수 있다. 일 실시예에서, 질소를 포함하는 분위기는, 질소(N2), 아산화질소(N2O), 이산화질소(NO2), 일산화질소(NO) 또는 암모니아(NH3)와 같은(그러나 이에 한정되는 것은 아님) 가스로 이루어진다. 대안적으로, 이러한 질화 단계, 즉, 흐름도(300)로부터의 동작(306)은 스킵될 수 있다.Referring to
본 발명의 양상에서, 터널 유전체층 및 차단 유전체층 둘 모두는 라디칼 산화 프로세스들에 의해 형성될 수 있다. 도 5는, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도(500)를 도시한다. 도 6a 내지 도 6e는, 본 발명의 실시예에 따라, 비휘발성 전하 트랩 메모리 디바이스의 제조시의 동작들을 표현하는 단면도들을 도시한다.In an aspect of the present invention, both the tunnel dielectric layer and the blocking dielectric layer can be formed by radical oxidation processes. 5 shows a flow diagram 500 representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device in accordance with an embodiment of the present invention. 6A-6E illustrate cross-sectional views representing operations in the manufacture of a nonvolatile charge trap memory device, in accordance with an embodiment of the invention.
도 6a는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(502)에 대응하는 기판의 단면도를 도시한다. 도 6a에 대응하는 흐름도(500)의 동작(502)을 참조하면, 기판(600)이 프로세스 챔버에 제공된다.6A illustrates a cross-sectional view of a substrate corresponding to
기판(600)은 반도체 디바이스 제조에 적합한 재료로 이루어질 수 있다. 일 실시예에서, 기판(600)은, 실리콘, 게르마늄, 실리콘-게르마늄 또는 III-V족 화합물 반도체 재료를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 재료의 단결정으로 이루어진 벌크(bulk) 기판이다. 다른 실시예에서, 기판(600)은 최상부 에피택셜층을 갖는 벌크층을 포함한다. 특정한 실시예에서, 벌크층은, 실리콘, 게르마늄, 실리콘-게르마늄, III-V족 화합물 반도체 재료 또는 석영을 포함할 수 있는(그러나 이에 한정되는 것은 아님) 재료의 단결정으로 이루어지는 한편, 최상부 에피택셜층은, 실리콘, 게르마늄, 실리콘-게르마늄 또는 III-V족 화합물 반도체 재료를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 단결정층으로 이루어진다. 다른 실시예에서, 기판(600)은, 하부 벌크층 위에 있는 중간 절연층 상에 최상부 에피택셜층을 포함한다. 최상부 에피택셜층은, 실리콘(즉, SOI(silicon-on-insulator) 반도체 기판을 형성하기 위한 것), 게르마늄, 실리콘-게르마늄 또는 III-V족 화합물 반도체 재료를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 단결정층으로 이루어진다. 절연층은, 실리콘 이산화물, 실리콘 질화물 또는 실리콘 산질화물를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 재료로 이루어진다. 하부 벌크층은, 실리콘, 게르마늄, 실리콘-게르마늄, III-V족 화합물 반도체 재료 또는 석영을 포함할 수 있는(그러나 이에 한정되는 것은 아님) 단결정으로 이루어진다. 기판(600)은 도펀트 불순물 원자들을 더 포함할 수 있다.The
도 6b는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(504)에 대응하는, 유전체층이 형성된 기판의 단면도를 도시한다. 도 6b에 대응하는 흐름도(500)의 동작(504)을 참조하면, 기판(600)은, 제 1 유전체층(602)을 형성하기 위해 제 1 라디칼 산화 프로세스를 겪는다.6B illustrates a cross-sectional view of a substrate on which a dielectric layer is formed, corresponding to
제 1 유전체층(602)은 일 재료로 이루어질 수 있고, 후속적으로 형성되는 비휘발성 전하 트랩 메모리 디바이스가 언바이어스(unbias)되는 경우 누설에 대한 적합한 배리어를 유지하면서, 인가된 게이트 바이어스 하에서, 후속적으로 형성되는 전하 트랩층으로 전하 캐리어들이 터널링하도록 허용하기에 적합한 두께를 가질 수 있다. 제 1 유전체층(602)은 이 분야에서 터널 유전체층으로 지칭될 수 있다. 본 발명의 실시예에 따르면, 제 1 유전체층(602)은, 기판(600)의 최상부 면이 소모되는 산화 프로세스에 의해 형성된다. 따라서, 실시예에서, 제 1 유전체층(602)은 기판(600) 재료의 산화물로 이루어진다. 예를 들어, 일 실시예에서, 기판(600)은 실리콘으로 이루어지고, 제 1 유전체층(602)은 실리콘 이산화물로 이루어진다. 특정한 실시예에서, 제 1 유전체층(602)은 대략 1 - 10 나노미터 범위의 두께로 형성된다. 특정한 실시예에서, 제 1 유전체층(602)은 대략 1.5 - 2.5 나노미터 범위의 두께로 형성된다.The
제 1 유전체층(602)은 라디칼 산화 프로세스에 의해 형성될 수 있다. 본 발명의 실시예에 따르면, 라디칼 산화 프로세스는, 수소(H2) 및 산소(O2) 가스를, 도 2와 관련하여 설명된 배치 프로세싱 챔버(200)와 같은 노(furnace) 내로 유동시키는 것을 수반한다. 일 실시예에서, Hz 및 Oz의 부분압들은 서로에 대해 대략 1:1의 비를 갖는다. 그러나, 실시예에서, 점화 이벤트는 수행되지 않는데, 통상적으로 점화 이벤트는 이와 달리, Hz 및 Oz를 열분해하여 증기를 형성하기 위해 이용될 것이다. 대신에, Hz 및 Oz는 기판(600)의 표면에 라디칼들을 형성하기 위해 반응하도록 허용된다. 일 실시예에서, 라디칼들은, 기판(600)의 최상부를 소모하여 제 1 유전체층(602)을 제공하는데 이용된다. 특정한 실시예에서, 라디칼 산화 프로세스는, 대략 600 - 900℃ 범위의 온도에서 OH 라디칼, HO2 라디칼 또는 O 디라디칼과 같은(그러나 이에 한정되는 것은 아님) 라디칼로 산화하는 것을 포함한다. 특정한 실시예에서, 라디칼 산화 프로세스는, 대략 0.5 - 5 Torr 범위의 압력으로 대략 700 - 800℃ 범위의 온도에서 수행된다. 일 실시예에서, 대략 100 - 150 분 범위의 지속기간 동안 라디칼 산화 프로세스가 수행된다. 본 발명의 실시예에 따르면, 제 1 유전체층(602)은 고밀도 저수소 함유 막으로서 형성된다.The
제 1 유전체층(602)을 형성하는 것에 후속하여 그러나 임의의 추가적인 프로세싱 전에, 흐름도(500)의 동작(506)을 참조하면, 제 1 유전체층(602)은 질화 프로세스를 겪을 수 있다. 실시예에서, 질화 프로세스는, 프로세스 단계들 사이에 프로세스 챔버로부터 기판(600)을 제거함이 없이 제 1 유전체층(502)을 형성하는데 이용된 것과 동일한 프로세스 챔버에서 수행된다. 일 실시예에서, 어닐링은, 대략 5 분 - 60 분 범위의 지속기간 동안 대략 700 - 800℃ 범위의 온도로 질소를 포함하는 분위기에서 기판(600)을 가열하는 것을 포함한다. 일 실시예에서, 질소를 포함하는 분위기는, 질소(N2), 아산화질소(N2O), 이산화질소(NO2), 일산화질소(NO) 또는 암모니아(NH3)와 같은(그러나 이에 한정되는 것은 아님) 가스로 이루어진다. 일 실시예에서, 질화는, 제 1 라디칼 산화 프로세스에 후속하는 프로세스 챔버의 질소 또는 아르곤 퍼지(purge)에 후속하여 발생한다. 대안적으로, 상기 질화 단계는 스킵될 수 있다.Subsequent to forming the
도 6c는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(508)에 대응하는, 전하 트랩층이 형성된 기판의 단면도를 도시한다. 도 6c에 대응하는 흐름도(500)의 동작(508)을 참조하면, 제 1 영역(604A) 및 제 2 영역(604B)을 갖는 전하 트랩층이 제 1 유전체층(602) 상에 형성된다. 실시예에서, 전하 트랩층의 형성은, 프로세스 단계들 사이에 프로세스 챔버로부터 기판(600)을 제거함이 없이 제 1 유전체층(602)을 형성하는데 이용된 것과 동일한 프로세스 챔버에서 수행된다.6C illustrates a cross-sectional view of a substrate on which a charge trap layer is formed, corresponding to
전하 트랩층은 일 재료로 이루어질 수 있고, 전하를 저장하기에 적합한 두께를 가질 수 있어서, 후속적으로 형성되는 게이트 스택의 임계 전압을 변경할 수 있다. 본 발명의 실시예에 따르면, 전하 트랩층은 도 6c에 도시된 바와 같이 2개의 영역들(604A 및 604B)로 이루어진다. 실시예에서, 전하 트랩층의 영역(604A)은, 후속 프로세스 동작들에 따라 변하지 않는 전하 트랩층으로 유지될 것이다. 그러나, 그 실시예에서, 형성된 전하 트랩층으로서의 영역(604B)은, 영역(604A) 위에서 제 2 유전체층을 형성하도록 소모될 것이다.The charge trap layer may be made of one material and may have a thickness suitable for storing charge, thereby changing the threshold voltage of the subsequently formed gate stack. In accordance with an embodiment of the present invention, the charge trap layer consists of two regions 604A and 604B as shown in FIG. 6C. In an embodiment, region 604A of the charge trap layer will remain a charge trap layer that does not change with subsequent process operations. However, in that embodiment, region 604B as the formed charge trap layer will be consumed to form a second dielectric layer over region 604A.
영역들(604A 및 604B)을 갖는 전하 트랩층은 화학 기상 증착 프로세스에 의해 형성될 수 있다. 본 발명의 실시예에 따르면, 전하 트랩층은 실리콘 질화물, 실리콘 산질화물, 산소-리치 실리콘 산질화물 또는 실리콘-리치 실리콘 산질화물와 같은(그러나 이에 한정되는 것은 아님) 재료로 이루어진다. 일 실시예에서, 전하 트랩층의 영역들(604A 및 604B)은 대략 600 - 900℃ 범위의 온도에서 형성된다. 특정한 실시예에서, 전하 트랩층은, 디클로로실란(H2SiCl2), 비스-(터트-부틸아미노)실란(BTBAS), 암모니아(NH3) 또는 아산화질소(N2O)와 같은(그러나 이에 한정되는 것은 아님) 가스들을 이용함으로써 형성된다. 일 실시예에서, 전하 트랩층은 대략 5 - 15 나노미터 범위의 전체 두께로 형성되고, 영역(604B)은 전하 트랩층의 전체 두께의 대략 2 - 3 나노미터 범위의 두께를 차지한다. 그 실시예에서, 영역(604A)은 전하 트랩층의 전체 두께 중 나머지를 차지하는데, 즉, 영역(604A)은, 최상부 또는 차단 유전체층을 형성하기 위해 후속적으로 소비되지 않는 전하 트랩층 부분을 차지한다.The charge trap layer with regions 604A and 604B can be formed by a chemical vapor deposition process. In accordance with an embodiment of the present invention, the charge trap layer is made of a material such as, but not limited to, silicon nitride, silicon oxynitride, oxygen-rich silicon oxynitride or silicon-rich silicon oxynitride. In one embodiment, regions 604A and 604B of the charge trap layer are formed at a temperature in the range of approximately 600-900 ° C. In a particular embodiment, the charge trap layer may, but is not limited to, dichlorosilane (H 2 SiCl 2 ), bis- (tert-butylamino) silane (BTBAS), ammonia (NH 3 ) or nitrous oxide (N 2 O). But not limited to, by using gases. In one embodiment, the charge trap layer is formed at an overall thickness in the range of approximately 5-15 nanometers, and region 604B occupies a thickness in the range of approximately 2-3 nanometers of the total thickness of the charge trap layer. In that embodiment, region 604A occupies the remainder of the total thickness of the charge trap layer, that is, region 604A occupies a portion of the charge trap layer that is not subsequently consumed to form a top or blocking dielectric layer. do.
본 발명의 다른 양상에서, 전하 트랩층은 다수의 조성물 영역들을 포함할 수 있다. 예를 들어, 본 발명의 실시예에 따르면, 전하 트랩층은 산소-리치 부분 및 실리콘-리치 부분을 포함하고, 가스들의 제 1 조성물로 산소-리치 산질화물 막을 증착하고 그 후 가스들의 제 2 조성물로 실리콘-리치 산질화물 막을 증착함으로써 형성된다. 일 실시예에서, 전하 트랩층은, 암모니아(NH3) 가스의 유량을 변형하고, 아산화질소(N2O) 및 디클로로실란(SiH2Cb)을 도입함으로써 형성되어, 먼저 산소-리치 산질화물 막 및 그 후의 실리콘-리치 산질화물 막을 생성하기 위해 원하는 가스비들을 제공한다. 특정한 실시예에서, 산소-리치 산질화물 막은, 대략 2.5 - 20 분 범위의 기간 동안, 대략 5 - 500 mTorr 범위의 압력으로 프로세스 챔버를 유지하고 대략 700 - 850℃ 범위의 온도로 기판(600)을 유지하면서, N2O, NH3 및 SiH2Cb를 포함하는 프로세스 가스 혼합물을 도입함으로서 형성된다. 추가적인 실시예에서, 프로세스 가스 혼합물은, 약 8:1 내지 약 1:8의 비를 갖는 N2O 및 NH3 및 약 1:7 내지 약 7:1의 비를 갖는 SiH2Cl2 및 NH3를 포함하고, 대략 5 - 200 sccm(standard cubic centimeters per minute) 범위의 유량으로 도입될 수 있다. 다른 특정한 실시예에서, 실리콘-리치 산질화물 막은, 대략 2.5 - 20 분 범위의 기간 동안, 대략 5 - 500 mTorr 범위의 압력으로 챔버를 유지하고 대략 700 - 850℃ 범위의 온도로 기판(600)을 유지하면서, N2O, NH3 및 SiH2Cb를 포함하는 프로세스 가스 혼합물을 도입함으로서 형성된다. 추가적인 실시예에서, 프로세스 가스 혼합물은, 약 5 내지 약 20 sccm의 유량으로 도입되는, 약 8:1 내지 약 1:8의 비를 갖는 N2O 및 NH3 및 약 1:7 내지 약 7:1의 비로 혼합된 SiH2Cb 및 NH3를 포함한다. 본 발명의 실시예에 따르면, 전하 트랩층은, 대략 2.5 - 3.5 나노미터 범위의 두께를 갖는 바닥 산소-리치 실리콘 산질화물 부분 및 대략 9 - 10 나노미터 범위의 두께를 갖는 최상부 실리콘-리치 실리콘 산질화물 부분을 포함한다. 일 실시예에서, 전하 트랩층의 영역(504B)은, 전하 트랩층의 최상부 실리콘-리치 실리콘 산질화물 부분의 전체 두께 중 대략 2 - 3 나노미터 범위의 두께를 차지한다. 따라서, 제 2 유전체층을 형성하기 위한 후속 소모에 대해 타겟팅되는 영역(604B)은 전체적으로 실리콘-리치 실리콘 산질화물로 이루어질 수 있다.In another aspect of the invention, the charge trap layer may comprise a plurality of composition regions. For example, in accordance with an embodiment of the present invention, the charge trap layer includes an oxygen-rich portion and a silicon-rich portion, depositing an oxygen-rich oxynitride film with a first composition of gases and then a second composition of gases. It is formed by depositing a silicon-rich oxynitride film. In one embodiment, the charge trap layer is formed by modifying the flow rate of ammonia (NH 3) gas and introducing nitrous oxide (N 2 O) and dichlorosilane (
도 6d는, 본 발명의 실시예에 따라, 도 5의 흐름도로부터의 동작(510)에 대응하는, 제 2 유전체층이 형성된 기판의 단면도를 도시한다. 도 6d에 대응하는 흐름도(500)의 동작(510)을 참조하면, 제 2 유전체층(606)이 전하 트랩층(604) 상에 형성된다. 실시예에서, 제 2 유전체층(606)의 형성은, 프로세스 단계들 사이에 프로세스 챔버로부터 기판(600)을 제거함이 없이 제 1 유전체층(602) 및 전하 트랩층을 형성하는데 이용된 것과 동일한 프로세스 챔버에서 수행된다. 일 실시예에서, 제 2 라디칼 산화 프로세스는, 전하 트랩층의 증착에 후속하는 프로세스 챔버의 질소 또는 아르곤 퍼지에 후속하여 수행된다.6D illustrates a cross-sectional view of a substrate on which a second dielectric layer is formed, corresponding to
제 2 유전체층(606)은 일 재료로 이루어질 수 있고, 비휘발성 전하 트랩 메모리 디바이스에서 후속적으로 형성되는 게이트 스택의 커패시턴스를 현저하게 감소시키지 않고 전하 누설에 대한 배리어를 유지하기에 적합한 두께를 가질 수 있다. 제 2 유전체층(606)은 이 분야에서 차단 유전체층 또는 최상부 유전체층으로 지칭될 수 있다. 본 발명의 실시예에 따르면, 제 2 유전체층(606)은, 도 6c와 관련하여 설명된 동작(508)에서 형성된 전하 트랩층의 영역(604B)을 소모함으로써 형성된다. 따라서, 일 실시예에서, 영역(604B)은 제 2 유전체층(606)을 제공하기 위해 소모되는 한편, 영역(604A)은 전하 트랩층(604)을 유지한다. 특정한 실시예에서, 영역(604B)은, 대략 2 - 3 나노미터 범위의 두께를 갖는 실리콘-리치 실리콘 산질화물 영역이고, 대략 3.5 - 4.5 나노미터 범위의 두께를 갖는 제 2 유전체층(606)을 형성하도록 산화된다. 그 실시예에서, 제 2 유전체층(606)은, 실리콘 이산화물로 이루어진다. 본 발명의 실시예에 따르면, 제 2 유전체층(606)은, 도 4b와 관련하여 설명된 차단 유전체층(406)을 형성하기 위해 수행된 라디칼 산화 프로세스와 유사한 제 2 라디칼 산화 프로세스에 의해 형성된다. 일 실시예에서, 흐름도(500)의 동작(512)을 참조하면, 제 2 유전체층(606)을 형성하는 것에 후속하여, 제 2 유전체층(606)은, 흐름도(500)로부터의 동작(506)과 관련하여 설명된 질화 프로세스와 유사한 질화 프로세스를 추가로 겪는다. 특정한 실시예에서, 질화는, 제 2 라디칼 산화 프로세스에 후속하는 프로세스 챔버의 질소 또는 아르곤 퍼지에 후속하여 발생한다. 대안적으로, 이러한 질화 단계는 스킵될 수 있다. 본 발명의 실시예에 따르면, 제 2 유전체층(606)의 형성에서 어떠한 추가적인 증착 프로세스들도 이용되지 않는다.The
따라서, 본 발명의 실시예에 따르면, 제 1 유전체층(602), 전하 트랩층(604) 및 제 2 유전체층(606)을 포함하는 ONO 스택은 프로세스 챔버 내에서 단일 패스에서 형성된다. 이러한 층들을 프로세스 챔버에서 다수의 웨이퍼들의 단일 패스에서 제조함으로써, 매우 높은 품질의 막들의 형성을 여전히 보장하면서, 높은 스루풋 요건들이 충족될 수 있다. 제 1 유전체층(602), 전하 트랩층(604) 및 제 2 유전체층(606)을 포함하는 ONO 스택의 제조시에, 비휘발성 전하 트랩 메모리 디바이스는 ONO 스택의 패터닝된 부분을 포함하도록 제조될 수 있다. 도 6e는, 본 발명의 실시예에 따른 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.Thus, in accordance with an embodiment of the present invention, an ONO stack comprising a first
도 6e를 참조하면, 비휘발성 전하 트랩 메모리 디바이스는 기판(600) 상에 형성된 ONO 스택의 패터닝된 부분을 포함한다. ONO 스택은, 제 1 유전체층(602), 전하 트랩층(604) 및 제 2 유전체층(606)을 포함한다. 제 2 유전체층(606) 상에 게이트층(608)이 배치된다. 비휘발성 전하 트랩 메모리 디바이스는, ONO 스택의 양측에서 기판(600)에 소스 및 드레인 영역들(612)을 더 포함하여, ONO 스택 아래의 기판(600)에 채널 영역(614)을 정의한다. 한 쌍의 유전체 스페이서들(610)이, 제 1 유전체층(602), 전하 트랩층(604), 제 2 유전체층(606) 및 게이트층(608)의 측벽들을 절연한다. 특정한 실시예에서는, 채널 영역(614)이 P-타입으로 도핑되고, 대안적 실시예에서는, 채널 영역(614)이 N-타입으로 도핑된다.Referring to FIG. 6E, the nonvolatile charge trap memory device includes a patterned portion of the ONO stack formed on the
본 발명의 실시예에 따르면, 도 6e와 관련하여 설명된 비휘발성 전하 트랩 메모리 디바이스는 SONOS-타입 디바이스이다. 통상적으로, SONOS는, "Semiconductor-Oxide-Nitride-Oxide-Semiconductor"를 나타내고, 여기서 첫번째 "Semiconductor"는 채널 영역 재료를 지칭하고, 첫번째 "Oxide"는 터널 유전체층을 지칭하고, "Nitride"는 전하 트랩 유전체층을 지칭하고, 두번째 "Oxide"는 최상부 유전체층(또한 차단 유전체층으로 알려짐)을 지칭하고, 두번째 "Semiconductor"는 게이트층을 지칭한다. 따라서, 본 발명의 실시예에 따르면, 제 1 유전체층(602)은 터널 유전체층이고, 제 2 유전체층(606)은 차단 유전체층이다.According to an embodiment of the present invention, the nonvolatile charge trap memory device described in connection with FIG. 6E is a SONOS-type device. Typically, SONOS stands for "Semiconductor-Oxide-Nitride-Oxide-Semiconductor", where the first "Semiconductor" refers to the channel region material, the first "Oxide" refers to the tunnel dielectric layer, and "Nitride" refers to the charge trap Refers to the dielectric layer, the second "Oxide" refers to the top dielectric layer (also known as the blocking dielectric layer), and the second "Semiconductor" refers to the gate layer. Thus, according to an embodiment of the present invention, the
게이트층(608)은, SONOS-타입 트랜지스터의 동작 동안 바이어스를 수용하기에 적합한 임의의 도체 또는 반도체 재료로 이루어질 수 있다. 본 발명의 실시예에 따르면, 게이트층(608)은 화학 기상 증착 프로세스에 의해 형성되고, 도핑된 다결정 실리콘으로 이루어진다. 다른 실시예에서, 게이트층(608)은 물리 기상 증착에 의해 형성되고, 금속 질화물들, 금속 탄화물들, 금속 규화물들, 하프늄, 지르코늄, 티타늄, 탄탈, 알루미늄, 루테늄, 팔라듐, 백금, 코발트 또는 니켈을 포함할 수 있는(그러나 이에 한정되는 것은 아님) 금속-함유 재료로 이루어진다.
기판(600)의 소스 및 드레인 영역들(612)은, 채널 영역(614)과 반대 전도율을 갖는 임의의 영역들일 수 있다. 예를 들어, 본 발명의 실시예에 따르면, 소스 및 드레인 영역들(612)은 N-타입 도핑된 영역들인 한편 채널(614)은 P-타입 도핑된 영역이다. 일 실시예에서, 기판(600) 및 그에 따른 채널 영역(614)은, 1 x 1015 - 1 x 1019 원자/cm3 범위의 붕소 농도를 갖는 붕소-도핑된 단결정 실리콘으로 이루어진다. 그 실시예에서, 그 실시예에서, 소스 및 드레인 영역들(612)은, 5 x 1016 - 5 x 1019 원자/cm3 범위의 N-타입 도펀트들의 농도를 갖는 인- 또는 비소-도핑된 영역들로 이루어진다. 특정한 실시예에서, 소스 및 드레인 영역들(612)은 기판(600)에서 80 - 200 나노미터 범위의 깊이를 갖는다. 본 발명의 실시예에 따르면, 소스 및 드레인 영역들(612)은 P-타입 도핑된 영역들인 한편, 채널 영역(614)은 N-타입 도핑된 영역이다.The source and drain
본 발명의 다른 양상에서, 산화 챔버에서 기판의 최상부 면의 라디칼 산화에 의해 형성된 유전체층은, 유전체층이 성장되는 기판의 결정면 배향의 차이에 덜 민감 할 수 있다. 예를 들어, 일 실시예에서, 차동적 결정면 산화 레이트들에 의해 유발되는 코너링 효과는 라디칼 산화 프로세스에 의해 유전체층을 형성함으로써 상당히 감소된다. 도 7a는 본 발명의 실시예에 따라, 제 1 및 제 2 노출된 결정면들을 포함하는 기판의 단면도이다.In another aspect of the invention, the dielectric layer formed by radical oxidation of the top surface of the substrate in the oxidation chamber may be less sensitive to the difference in crystallographic orientation of the substrate on which the dielectric layer is grown. For example, in one embodiment, the cornering effect caused by the differential crystal plane oxidation rates is significantly reduced by forming the dielectric layer by a radical oxidation process. 7A is a cross-sectional view of a substrate including first and second exposed crystal surfaces, in accordance with an embodiment of the present invention.
도 7a를 참조하면, 기판(700)은 그 위에 형성된 절연 영역들(702)을 갖는다. 기판(700)은, 도 6a로부터의 기판(600)과 관련하여 설명된 재료로 이루어질 수 있다. 절연 영역들(702)은, 기판(700)으로의 부착에 적합한 절연 재료로 이루어질 수 있다. 기판(700)의 노출된 부분은 절연 영역들(702)의 최상부 면 위로 연장된다. 본 발명의 실시예에 따르면, 기판(700)의 노출된 부분은 제 1 노출된 결정면(704) 및 제 2 노출된 결정면(706)을 갖는다. 일 실시예에서, 제 1 노출된 결정면(704)의 결정 배향은 제 2 노출된 결정면(706)의 결정 배향과는 상이하다. 특정한 실시예에서, 표면(700)은, 실리콘으로 이루어지고, 제 1 노출된 결정면(704)은 <100> 배향을 갖고, 제 2 노출된 결정면(706)은 <110> 배향을 갖는다.Referring to FIG. 7A, the substrate 700 has insulating
기판(700)은, 기판(700)의 최상부 면을 소모(산화)함으로써 유전체층을 형성하기 위한 라디칼 산화 프로세스를 겪을 수 있다. 일 실시예에서, 라디칼 산화 프로세스에 의한 기판(700)의 산화는, OH 라디칼, H02 라디칼 또는 0 디라디칼을 포함하는 그룹으로부터 선택된 라디칼을 이용하여 산화하는 것을 포함한다. 도 7b는, 본 발명의 실시예에 따라, 제 1 및 제 2 결정면들(704 및 706)을 각각 포함하고, 유전체층(708)이 형성된 기판(700)의 단면도를 도시한다. 실시예에서, 도 7b에 도시된 바와 같이, 유전체층(708)의 제 1 부분(708A)은 제 1 노출된 결정면(704) 상에 형성되고, 유전체층(708)의 제 2 부분(708B)은 제 2 노출된 결정면(706) 상에 형성된다. 일 실시예에서, 제 1 노출된 결정면(704) 및 제 2 노출된 결정면(706)의 결정면 배향이 상이한 경우에도, 유전체층(708)의 제 1 부분(708A)의 두께 T10f는 유전체층(708)의 제 2 부분(708B)의 두께 T2와 대략 동일하다. 특정한 실시예에서, 기판(700)의 라디칼 산화는 대략 600 - 900℃ 범위의 온도에서 수행된다. 특정한 실시예에서, 기판(700)의 라디칼 산화는 대략 0.5 - 5 Torr 범위의 압력으로 대략 700 - 800℃ 범위의 온도에서 수행된다.The substrate 700 may undergo a radical oxidation process to form a dielectric layer by consuming (oxidizing) the top surface of the substrate 700. In one embodiment, oxidation of the substrate 700 by a radical oxidation process includes oxidizing with a radical selected from the group comprising OH radicals, H02 radicals or zero diradicals. FIG. 7B shows a cross-sectional view of a substrate 700 including first and second crystal faces 704 and 706, respectively, in which a dielectric layer 708 is formed, in accordance with an embodiment of the present invention. In an embodiment, as shown in FIG. 7B, the
따라서, 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법이 개시되었다. 본 발명의 실시예에 따르면, 전하 트랩층이 배치된 기판이 제공된다. 그 다음, 전하 트랩층을 라디칼 산화 프로세스에 노출시킴으로써 전하 트랩층 위에 차단 유전체층을 형성하기 위해 전하 트랩층의 일부가 산화된다.Thus, a method for manufacturing a nonvolatile charge trap memory device has been disclosed. According to an embodiment of the present invention, a substrate on which a charge trap layer is disposed is provided. A portion of the charge trap layer is then oxidized to form a blocking dielectric layer over the charge trap layer by exposing the charge trap layer to a radical oxidation process.
본 발명의 다른 양상에서, 라디칼 산화 프로세스를 수행하기 위해 클러스터 툴을 이용하는 것이 바람직할 수 있다. 따라서, 비휘발성 전하 트랩 메모리 디바이스를 제조하는 방법이 본 명세서에 개시된다. 클러스터 툴의 제 1 프로세스 챔버에서 제 1 유전체층을 형성하기 위해 기판은 먼저 제 1 라디칼 산화 프로세스를 겪을 수 있다. 그 다음, 일 실시예에서, 클러스터 툴의 제 2 프로세스 챔버에서 제 1 유전체층 위에 전하 트랩층이 증착된다. 그 다음, 전하 트랩층 위에 제 2 유전체층을 형성하기 위해 전하 트랩층은 제 2 라디칼 산화 프로세스를 겪을 수 있다. 일 실시예에서, 제 2 유전체층은 클러스터 툴의 제 1 프로세스 챔버에서 전하 트랩층의 일부를 산화시킴으로써 형성된다. 특정한 실시예에서, 클러스터 툴은 단일 웨이퍼 클러스터 툴이다.In another aspect of the invention, it may be desirable to use a cluster tool to perform the radical oxidation process. Thus, disclosed herein is a method of manufacturing a nonvolatile charge trap memory device. The substrate may first undergo a first radical oxidation process to form the first dielectric layer in the first process chamber of the cluster tool. Then, in one embodiment, a charge trap layer is deposited over the first dielectric layer in the second process chamber of the cluster tool. The charge trap layer may then undergo a second radical oxidation process to form a second dielectric layer over the charge trap layer. In one embodiment, the second dielectric layer is formed by oxidizing a portion of the charge trap layer in the first process chamber of the cluster tool. In a particular embodiment, the cluster tool is a single wafer cluster tool.
클러스터 툴의 챔버 내에서 유전체층의 형성은 배치 프로세싱 챔버들에서 통상적으로 달성가능한 것보다 더 높은 온도에서 유전체층의 성장을 허용할 수 있다. 게다가, 라디칼 산화 프로세스는, 유전체층을 성장시키기 위한 주 통로로서 클러스터 툴의 챔버에서 수행될 수 있다. 본 발명의 실시예에 따르면, 수소(H2) 및 산소(O2) 가스를 클러스터 툴의 산화 챔버 내로 유동시키는 것을 포함하는 라디칼 산화 프로세스는 노출된 기판 또는 막의 산화 소모에 의해 유전체층을 성장시키기 위해 수행된다. 일 실시예에서, 비휘발성 전하 트랩 메모리 디바이스에 대한 터널 유전체층 및 차단 유전체층을 제공하기 위해 클러스터 툴의 산화 챔버에서 다수의 라디칼 산화 프로세스들이 수행된다. 이 유전체층들은 심지어 감소된 두께로도 매우 높은 품질일 수 있다. 일 실시예에서, 터널 유전체층 및 차단 유전체층 둘 모두는, 배치 프로세스 챔버에서 형성되는 터널 유전체층 또는 차단 유전체층보다 더 조밀하고, 상당히 더 적은 수소 원자/cm3로 이루어진다. 게다가, 터널 유전체층 및 차단 유전체층이 형성되는 기판은, 배치 프로세스 챔버에 비해 클러스터 툴의 산화 챔버에서 더 짧은 온도 경사율(ramp rate) 및 안정화 시간으로 노출될 수 있다. 따라서, 본 발명의 실시예에 따르면, 기판의 열 버짓에 대한 영향은, 클러스터 툴의 산화 챔버에서 라디칼 산화 프로세스를 이용함으로써 감소된다. 본 발명의 실시예에 따르면, 클러스터 툴의 산화 챔버에서 라디칼 산화 프로세스를 수행함으로써 형성되는 유전체층은, 유전체층이 성장하는 기판에서 결정면 배향 차이들에 덜 민감하다. 일 실시예에서, 차동적 결정면 산화 레이트들에 의해 유발되는 코너링 효과는 클러스터 툴의 산화 챔버에서 수행되는 라디칼 산화 프로세스를 통해 유전체층을 형성함으로써 상당히 감소된다.Formation of the dielectric layer in the chamber of the cluster tool may allow for growth of the dielectric layer at higher temperatures than is typically achievable in batch processing chambers. In addition, the radical oxidation process can be performed in the chamber of the cluster tool as the main passage for growing the dielectric layer. According to an embodiment of the invention, a radical oxidation process comprising flowing hydrogen (H 2) and oxygen (O 2) gases into the oxidation chamber of the cluster tool is performed to grow the dielectric layer by oxidation consumption of the exposed substrate or film. . In one embodiment, multiple radical oxidation processes are performed in the oxidation chamber of the cluster tool to provide a tunnel dielectric layer and a blocking dielectric layer for the nonvolatile charge trap memory device. These dielectric layers can be of very high quality even with reduced thickness. In one embodiment, both the tunnel dielectric layer and the blocking dielectric layer are denser than the tunnel dielectric layer or blocking dielectric layer formed in the batch process chamber and consist of significantly fewer hydrogen atoms /
비휘발성 전하 트랩 메모리 디바이스의 일부는 클러스터 툴에서 제조될 수 있다. 도 8은, 본 발명의 실시예에 따른 클러스터 툴에서 프로세스 챔버들의 어레인지먼트를 도시한다. 도 8을 참조하면, 클러스터 툴(800) 내의 프로세스 챔버들의 어레인지먼트는, 이송 챔버(802), 제 1 프로세스 챔버(804), 제 2 프로세스 챔버(806) 및 제 3 프로세스 챔버(808)를 포함한다. 실시예에서, 이송 챔버(802)는, 외부 환경으로부터의 웨이퍼를 클러스터 툴(800) 내로 도입시키기 위해 수용하기 위한 것이다. 일 실시예에서, 프로세스 챔버들(802, 804 및 806) 각각은, 도 8의 양방향 화살표들로 표시된 바와 같이, 웨이퍼가 이러한 챔버들과 이송 챔버(802) 사이에서 왔다갔다 전달될 수 있는 방식으로 배열된다. 도시되지 않지만 본 발명의 추가적인 실시예에 따르면, 클러스터 툴(800)은, 웨이퍼가 프로세스 챔버들(802, 804 또는 806)의 임의의 쌍들 사이에서 직접 이송될 수 있도록 구성될 수 있다.Some of the nonvolatile charge trap memory devices can be manufactured in a cluster tool. 8 shows an arrangement of process chambers in a cluster tool according to an embodiment of the invention. Referring to FIG. 8, the arrangement of process chambers in the
클러스터 툴(800)은, 프로세스 챔버들(804, 806 및 808) 및 이송 챔버(802) 내부 및 그 사이에서 외부 환경이 배제되는 임의의 클러스터 툴일 수 있다. 따라서, 본 발명의 실시예에 따르면, 웨이퍼가 일단 프로세스 챔버(802)에 진입하면, 웨이퍼가 프로세스 챔버들(804, 806 및 808) 및 이송 챔버(802) 내부 및 그 사이에서 이동할 때 웨이퍼는 외부 환경으로부터 보호된다. 이러한 클러스터 툴의 일례는, 캘리포니아 Santa Clara에 위치된 Applied Materials, Inc.로부터 상업적으로 입수가능한 Centura® 플랫폼이다. 일 실시예에서, 웨이퍼가 일단 이송 챔버(802)에 의해 수용되면, 클러스터 툴(800)에는 대략 100 mTorr보다 작은 진공 상태가 유지된다. 본 발명의 실시예에 따르면, 클러스터 툴(800)은 청크(또는 각각의 챔버에 대해 하나의 청크와 같은 다수의 청크들)를 통합하고, 그 위에서, 프로세싱 및 이송 이벤트들을 위해 웨이퍼의 엣지 표면 반대쪽의 평탄면이 청크 상에 안착된다. 일 실시예에서, 웨이퍼의 평탄면을 청크 상에 안착시킴으로써, 청크를 통해 웨이퍼를 가열하여, 웨이퍼를 가열하기 위한 더 급격한 경사율들이 달성가능하다. 특정한 실시예에서, 클러스터 툴(800)은 단일 웨이퍼 클러스터 툴이다.
프로세스 챔버들(802, 804 및 806)은, 산화 챔버들, 저압 화학 기상 증착 챔버들 또는 이들의 조합을 포함할 수 있지만 이에 한정되는 것은 아니다. 예를 들어, 본 발명의 실시예에 따르면, 제 1 프로세스 챔버(804)는 제 1 산화 챔버이고, 제 2 프로세스 챔버(806)는 저압 화학 기상 증착 챔버이고, 제 3 프로세스 챔버(808)는 제 2 산화 챔버이다. 산화 챔버의 예는 Applied Materials, Inc.로부터의 ISSG(In-Situ Steam Generation) 챔버이다. 저압 화학 기상 증착 챔버들의 예들은, Applied Materials, Inc.로부터의 SiNgenTM 챔버 및 OXYgenTM 챔버를 포함한다. 웨이퍼를 가열하기 위해 전체 프로세스 챔버들을 가열하는 것(이것은 통상적인 배치 프로세스 챔버들의 경우임) 대신에, 웨이퍼를 가열하기 위해, 단일 웨이퍼를 운반하는데 이용되는 청크가 가열될 수 있다. 본 발명의 실시예에 따르면, 웨이퍼를 원하는 프로세스 온도까지 가열하기 위해 청크가 이용된다. 따라서, 비교적 짧은 온도 경사 시간들 및 안정화 시간들이 달성될 수 있다.
비휘발성 전하 트랩 메모리 디바이스의 일부는 클러스터 툴에서 제조될 수 있다. 도 9는, 본 발명의 실시예에 따라, 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도(900)를 도시한다. 도 10a 내지 도 10e는, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스의 제조시의 동작들을 표현하는 단면도들을 도시한다.Some of the nonvolatile charge trap memory devices can be manufactured in a cluster tool. 9 shows a flow diagram 900 representing a series of operations in a method for manufacturing a nonvolatile charge trap memory device, in accordance with an embodiment of the invention. 10A-10E illustrate cross-sectional views representing operations in the manufacture of a nonvolatile charge trap memory device in accordance with an embodiment of the invention.
도 10a를 참조하면, 기판(1000)이 클러스터 툴에 제공된다. 일 실시예에서, 기판(1000)은, 도 8과 관련하여 설명된 이송 챔버(802)와 같은 이송 챔버에 제공된다.Referring to FIG. 10A, a
기판(1000)은 반도체 디바이스 제조에 적합한 임의의 재료로 이루어질 수 있다. 일 실시예에서, 기판(1000)은, 실리콘, 게르마늄, 실리콘-게르마늄 또는 III-V족 화합물 반도체 재료를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 재료의 단결정으로 이루어진 벌크(bulk) 기판이다. 다른 실시예에서, 기판(1000)은 최상부 에피택셜층을 갖는 벌크층을 포함한다. 특정한 실시예에서, 벌크층은, 실리콘, 게르마늄, 실리콘-게르마늄, III-V족 화합물 반도체 재료 또는 석영을 포함할 수 있는(그러나 이에 한정되는 것은 아님) 재료의 단결정으로 이루어지는 한편, 최상부 에피택셜층은, 실리콘, 게르마늄, 실리콘-게르마늄 또는 III-V족 화합물 반도체 재료를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 단결정층으로 이루어진다. 다른 실시예에서, 기판(1000)은, 하부 벌크층 위에 있는 중간 절연층 상에 최상부 에피택셜층을 포함한다. 최상부 에피택셜층은, 실리콘(즉, SOI(silicon-on-insulator) 반도체 기판을 형성하기 위한 것), 게르마늄, 실리콘-게르마늄 또는 III-V족 화합물 반도체 재료를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 단결정층으로 이루어진다. 절연층은, 실리콘 이산화물, 실리콘 질화물 또는 실리콘 산질화물를 포함할 수 있는(그러나 이에 한정되는 것은 아님) 재료로 이루어진다. 하부 벌크층은, 실리콘, 게르마늄, 실리콘-게르마늄, III-V족 화합물 반도체 재료 또는 석영을 포함할 수 있는(그러나 이에 한정되는 것은 아님) 단결정으로 이루어진다. 기판(1000)은 도펀트 불순물 원자들을 더 포함할 수 있다.
도 10b는, 본 발명의 실시예에 따라, 도 9의 흐름도로부터의 동작(902)에 대응하는, 터널 유전체층이 형성된 기판의 단면도를 도시한다. 도 10b에 대응하는 흐름도(900)의 동작(902)을 참조하면, 기판(1000)은, 제 1 유전체층(1002)을 형성하기 위해 클러스터 툴의 제 1 프로세스 챔버에서 제 1 라디칼 산화 프로세스를 겪는다.10B illustrates a cross-sectional view of a substrate on which a tunnel dielectric layer is formed, corresponding to
제 1 유전체층(1002)은 일 재료로 이루어질 수 있고, 후속적으로 형성되는 비휘발성 전하 트랩 메모리 디바이스가 언바이어스(unbias)되는 경우 누설에 대한 적합한 배리어를 유지하면서, 인가된 게이트 바이어스 하에서, 후속적으로 형성되는 전하 트랩층으로 전하 캐리어들이 터널링하도록 허용하기에 적합한 두께를 가질 수 있다. 본 발명의 실시예에 따르면, 제 1 유전체층(1002)은, 기판(1000)의 최상부 면이 소모되는 산화 프로세스에 의해 형성된다. 따라서, 실시예에서, 제 1 유전체층(1002)은 기판(1000) 재료의 산화물로 이루어진다. 예를 들어, 일 실시예에서, 기판(1000)은 실리콘으로 이루어지고, 제 1 유전체층(1002)은 실리콘 이산화물로 이루어진다. 특정한 실시예에서, 제 1 유전체층(1002)은 대략 1 - 10 나노미터 범위의 두께로 형성된다. 특정한 실시예에서, 제 1 유전체층(1002)은 대략 1.5 - 2.5 나노미터 범위의 두께로 형성된다.The
제 1 유전체층(1002)은 라디칼 산화 프로세스에 의해 형성될 수 있다. 본 발명의 실시예에 따르면, 라디칼 산화 프로세스는, 수소(Hz) 및 산소(Oz) 가스를, 도 8과 관련하여 설명된 산화 챔버들(804 또는 808)과 같은 산화 챔버 내로 유동시키는 것을 수반한다. 일 실시예에서, Hz 및 Oz의 부분압들은 서로에 대해 대략 1:50 - 1:5 범위의 비를 갖는다. 그러나, 실시예에서, 점화 이벤트는 수행되지 않는데, 통상적으로 점화 이벤트는 이와 달리, Hz 및 Oz를 열분해하여 증기를 형성하기 위해 이용될 것이다. 대신에, Hz 및 Oz는 기판(1000)의 표면에 라디칼들을 형성하기 위해 반응하도록 허용된다. 일 실시예에서, 라디칼들은, 기판(1000)의 최상부를 소모하여 제 1 유전체층(1002)을 제공하는데 이용된다. 특정한 실시예에서, 라디칼 산화 프로세스는, OH 라디칼, HO2 라디칼 또는 O 디라디칼과 같은(그러나 이에 한정되는 것은 아님) 라디칼로 산화하는 것을 포함한다. 특정한 실시예에서, 라디칼 산화 프로세스는, 대략 5 - 15 Torr 범위의 압력으로 대략 950 - 1100℃ 범위의 온도에서 수행된다. 일 실시예에서, 대략 1 - 3 분 범위의 지속기간 동안 라디칼 산화 프로세스가 수행된다. 본 발명의 실시예에 따르면, 제 1 유전체층(1002)은 고밀도 저수소 함유 막으로서 형성된다.The
제 1 유전체층(1002)을 형성하는 것에 후속하여 그러나 임의의 추가적인 프로세싱 전에, 흐름도(900)의 동작(904)을 참조하면, 제 1 유전체층(1002)은 질화 프로세스를 겪을 수 있다. 실시예에서, 질화 프로세스는, 제 1 유전체층(1002)을 형성하는데 이용된 것과 동일한 프로세스 챔버에서 수행된다. 일 실시예에서, 제 1 유전체층(1002)은 제 1 프로세스 챔버에서 어닐링되고, 여기서 어닐링은, 대략 30초 - 60초 범위의 지속기간 동안 대략 900 - 1100℃ 범위의 온도로 질소를 포함하는 분위기에서 기판(1000)을 가열하는 것을 포함한다. 일 실시예에서, 질소를 포함하는 분위기는, 질소(N2), 아산화질소(N2O), 이산화질소(NO2), 일산화질소(NO) 또는 암모니아(NH3)와 같은(그러나 이에 한정되는 것은 아님) 가스로 이루어진다. 다른 실시예에서, 질화는 별개의 프로세스 챔버에서 발생한다. 대안적으로, 이러한 질화 단계는 스킵될 수 있다.Subsequent to forming the
도 10c는, 본 발명의 실시예에 따라, 도 9의 흐름도로부터의 동작(906)에 대응하는, 전하 트랩층이 형성된 기판의 단면도를 도시한다. 도 10c에 대응하는 흐름도(900)의 동작(906)을 참조하면, 제 1 영역(1004A) 및 제 2 영역(1004B)을 갖는 전하 트랩층이 클러스터 툴의 제 2 프로세스 챔버에서 제 1 유전체층(1002) 상에 형성된다.10C illustrates a cross-sectional view of a substrate on which a charge trap layer is formed, corresponding to
전하 트랩층은 일 재료로 이루어질 수 있고, 전하를 저장하기에 적합한 두께를 가질 수 있어서, 후속적으로 형성되는 게이트 스택의 임계 전압을 변경할 수 있다. 본 발명의 실시예에 따르면, 전하 트랩층은 도 10c에 도시된 바와 같이 2개의 영역들(1004A 및 1004B)로 이루어진다. 실시예에서, 전하 트랩층의 영역(1004A)은, 후속 프로세스 동작들에 따라 변하지 않는 전하 트랩층으로 유지될 것이다. 그러나, 그 실시예에서, 형성된 전하 트랩층으로서의 영역(1004B)은, 영역(1004A) 위에서 제 2 유전체층을 형성하도록 소모될 것이다. 일 실시예에서, 전하 트랩층의 영역들(1004A 및 1004B)는 동일한 프로세스 단계에서 형성되고 동일한 재료로 이루어진다.The charge trap layer may be made of one material and may have a thickness suitable for storing charge, thereby changing the threshold voltage of the subsequently formed gate stack. According to an embodiment of the present invention, the charge trap layer is comprised of two
영역들(1004A 및 1004B)을 갖는 전하 트랩층은 화학 기상 증착 프로세스에 의해 형성될 수 있다. 본 발명의 실시예에 따르면, 전하 트랩층은 실리콘 질화물, 실리콘 산질화물, 산소-리치 실리콘 산질화물 또는 실리콘-리치 실리콘 산질화물와 같은(그러나 이에 한정되는 것은 아님) 재료로 이루어진다. 일 실시예에서, 전하 트랩층은, 도 8로부터의 프로세스 챔버(806)와 관련하여 설명된 SiNgen TM 저압 화학 기상 증착 챔버와 같은 저압 화학 기상 증착 챔버에서 제 1 유전체층(1002) 상에 형성된다. 일 실시예에서, 제 2 프로세스 챔버는 저압 화학 기상 증착 챔버이고, 전하 트랩층의 영역들(1004A 및 1004B)은 제 1 유전체층(1002)을 형성하는데 이용되는 온도보다 낮은 온도로 형성된다. 특정한 실시예에서, 전하 트랩층의 영역들(1004A 및 1004B)은 대략 700 - 850℃ 범위의 온도에서 형성된다. 실시예에서, 제 2 프로세스 챔버는 저압 화학 기상 증착 챔버이고, 전하 트랩층은, 디클로로실란(H2SiCl2), 비스-(터트-부틸아미노)실란(BTBAS), 암모니아(NH3) 또는 아산화질소(N2O)와 같은(그러나 이에 한정되는 것은 아님) 가스들을 이용함으로써 형성된다. 본 발명의 실시예에 따르면, 전하 트랩층은, 대략 5 - 15 나노미터 범위의 전체 두께로 형성되고, 영역(1004B)은 전하 트랩층의 전체 두께의 대략 2 - 3 나노미터 범위의 두께를 차지한다. 그 실시예에서, 영역(1004A)은 전하 트랩층의 전체 두께 중 나머지, 즉, 최상부 또는 차단 유전체층을 형성하기 위해 후속적으로 소비되지 않는 전하 트랩층 부분을 차지한다.The charge trap layer with
본 발명의 다른 양상에서, 전하 트랩층은 다수의 조성물 영역들을 포함할 수 있다. 예를 들어, 본 발명의 실시예에 따르면, 전하 트랩층은 산소-리치 부분 및 실리콘-리치 부분을 포함하고, 제 2 프로세스 챔버에서 가스들의 제 1 조성물로 산소-리치 산질화물 막을 증착하고 그 후 제 2 프로세스 챔버에서 가스들의 제 2 조성물로 실리콘-리치 산질화물 막을 증착함으로써 형성된다. 일 실시예에서, 전하 트랩층은, 암모니아(NH3) 가스의 유량을 변형하고, 아산화질소(N2O) 및 디클로로실란(SiH2Cb)을 도입함으로써 형성되어, 제 1 산소-리치 산질화물 막 및 그 후의 실리콘-리치 산질화물 막을 생성하기 위해 원하는 가스비들을 제공한다. 특정한 실시예에서, 산소-리치 산질화물 막은, 대략 2.5 - 20 분 범위의 기간 동안, 대략 0.5 - 500 Torr 범위의 압력으로 챔버를 유지하고 대략 700 - 850℃ 범위의 온도로 기판(1000)을 유지하면서, N2O, NH3 및 SiH2Cb를 포함하는 프로세스 가스 혼합물을 도입함으로서 형성된다. 추가적인 실시예에서, 프로세스 가스 혼합물은, 약 8:1 내지 약 1:8의 비를 갖는 N2O 및 NH3 및 약 1:7 내지 약 7:1의 비를 갖는 SiH2Cb 및 NH3를 포함하고, 대략 5 - 200 sccm(standard cubic centimeters per minute) 범위의 유량으로 도입될 수 있다. 다른 특정한 실시예에서, 실리콘-리치 산질화물 막은, 대략 2.5 - 20 분 범위의 기간 동안, 대략 0.5 - 500 Torr 범위의 압력으로 챔버를 유지하고 대략 700 - 850℃ 범위의 온도로 기판(1000)을 유지하면서, N2O, NH3 및 SiH2Cb를 포함하는 프로세스 가스 혼합물을 도입함으로서 형성된다. 추가적인 실시예에서, 프로세스 가스 혼합물은, 약 5 내지 약 20 sccm의 유량으로 도입되는, 약 8:1 내지 약 1:8의 비를 갖는 N2O 및 NH3 및 약 1:7 내지 약 7:1의 비로 혼합된 SiH2Cb 및 NH3를 포함한다. 본 발명의 실시예에 따르면, 전하 트랩층은, 대략 2.5 - 3.5 나노미터 범위의 두께를 갖는 바닥 산소-리치 실리콘 산질화물 부분 및 대략 9 - 10 나노미터 범위의 두께를 갖는 최상부 실리콘-리치 실리콘 산질화물 부분을 포함한다. 일 실시예에서, 전하 트랩층의 영역(1004B)은, 전하 트랩층의 최상부 실리콘-리치 실리콘 산질화물 부분의 전체 두께 중 대략 2 - 3 나노미터 범위의 두께를 차지한다. 따라서, 제 2 유전체층을 형성하기 위한 후속 소모에 대해 타겟팅되는 영역(1004B)은 전체적으로 실리콘-리치 실리콘 산질화물로 이루어질 수 있다.In another aspect of the invention, the charge trap layer may comprise a plurality of composition regions. For example, according to an embodiment of the present invention, the charge trap layer includes an oxygen-rich portion and a silicon-rich portion, and deposits an oxygen-rich oxynitride film with a first composition of gases in a second process chamber and then It is formed by depositing a silicon-rich oxynitride film with a second composition of gases in a second process chamber. In one embodiment, the charge trap layer is formed by modifying the flow rate of ammonia (NH 3) gas and introducing nitrous oxide (N 2 O) and dichlorosilane (
도 10d는, 본 발명의 실시예에 따라, 도 9의 흐름도로부터의 동작(908)에 대응하는, 최상부 유전체층이 형성된 기판의 단면도를 도시한다. 도 10d에 대응하는 흐름도(900)의 동작(908)을 참조하면, 제 2 유전체층(1006)이 클러스터 툴의 제 1 프로세스 챔버에서 전하 트랩층(1004) 상에 형성된다.10D illustrates a cross-sectional view of a substrate on which a top dielectric layer is formed, corresponding to
제 2 유전체층(1006)은 일 재료로 이루어질 수 있고, 비휘발성 전하 트랩 메모리 디바이스에서 후속적으로 형성되는 게이트 스택의 커패시턴스를 현저하게 감소시키지 않고 전하 누설에 대한 배리어를 유지하기에 적합한 두께를 가질 수 있다. 본 발명의 실시예에 따르면, 제 2 유전체층(1006)은, 도 10c와 관련하여 설명된 동작(906)에서 형성된 전하 트랩층의 영역(1004B)을 소모함으로써 형성된다. 따라서, 일 실시예에서, 영역(1004B)은 제 2 유전체층(1006)을 제공하기 위해 소모되는 한편, 영역(1004A)은 전하 트랩층(1004)을 유지한다. 특정한 실시예에서, 영역(1004B)은, 대략 2 - 3 나노미터 범위의 두께를 갖는 실리콘-리치 실리콘 산질화물 영역이고, 대략 3.5 - 4.5 나노미터 범위의 두께를 갖는 제 2 유전체층(1006)을 형성하도록 산화된다. 그 실시예에서, 제 2 유전체층(1006)은, 실리콘 이산화물로 이루어진다.The
제 2 유전체층(1006)은, 제 2 라디칼 산화 프로세스에 의해 형성될 수 있다. 본 발명의 실시예에 따르면, 제 2 라디칼 산화 프로세스는, 수소(Hz) 및 산소(Oz) 가스를, 도 8과 관련하여 설명된 산화 챔버들(804 또는 808)과 같은 산화 챔버 내로 유동시키는 것을 수반한다. 일 실시예에서, Hz 및 Oz의 부분압들은 서로에 대해 대략 1:50 - 1:5 범위의 비를 갖는다. 그러나, 실시예에서, 점화 이벤트는 수행되지 않는데, 통상적으로 점화 이벤트는 이와 달리, Hz 및 Oz를 열분해하여 증기를 형성하기 위해 이용될 것이다. 대신에, Hz 및 Oz는 영역(1004B)의 표면에 라디칼들을 형성하기 위해 반응하도록 허용된다. 일 실시예에서, 라디칼들은, 영역(1004B)을 소모하여 제 2 유전체층(1006)을 제공하는데 이용된다. 특정한 실시예에서, 제 2 라디칼 산화 프로세스는, OH 라디칼, HO2 라디칼 또는 O 디라디칼과 같은(그러나 이에 한정되는 것은 아님) 라디칼로 산화하는 것을 포함한다. 특정한 실시예에서, 제 2 라디칼 산화 프로세스는, 대략 5 - 15 Torr 범위의 압력으로 대략 950 - 1100℃ 범위의 온도에서 수행된다. 일 실시예에서, 대략 1 - 3 분 범위의 지속기간 동안 라디칼 산화 프로세스가 수행된다. 본 발명의 실시예에 따르면, 제 1 유전체층(1002)은 고밀도 저수소 함유 막으로서 형성된다. 일 실시예에서, 도 10d에 도시되고 흐름도(900)에 도시된 바와 같이, 완전한 제 2 유전체층(1006)을 형성하기 위해 어떠한 추가적인 증착 단계도 요구되지 않는다. 클러스터 툴에서 웨이퍼 패스-쓰루 로지스틱스(logistics)에 따라, 제 2 라디칼 산화 프로세스는, 제 1 유전체층(1002)을 형성하는데 이용된 제 1 라디칼 산화 프로세스와 동일한(즉, 제 1) 챔버에서 또는 클러스터 툴의 다른(예를 들어, 제 3) 프로세스 챔버에서 수행될 수 있다. 따라서, 본 발명의 실시예에 따르면, 제 1 프로세스 챔버에 대한 참조는, 제 1 프로세스 챔버로의 재도입을 의미하도록 또는 제 1 프로세스 챔버와는 상이한 프로세스 챔버로의 도입을 의미하도록 이용될 수 있다.The
제 2 유전체층(1006)을 형성하는 것에 후속하여 그러나 클러스터 툴로부터 기판(1000)을 제거하기 전에, 흐름도(900)의 동작(910)을 참조하면, 제 2 유전체층(1006)은 제 1 프로세스 챔버에서 질화 프로세스를 추가로 겪을 수 있다. 본 발명의 실시예에 따르면, 질화 프로세스는, 대략 30 초 - 60 초 범위의 지속기간 동안 대략 900 - 1100℃ 범위의 온도로 질소를 포함하는 분위기에서 제 2 유전체층(1006)을 어닐링하는 것을 포함한다. 일 실시예에서, 질소를 포함하는 분위기는, 질소(N2), 아산화질소(N2O), 이산화질소(NO2), 일산화질소(NO) 또는 암모니아(NH3)와 같은(그러나 이에 한정되는 것은 아님) 가스로 이루어진다. 대안적으로, 이러한 질화 단계, 즉, 흐름도(900)로부터의 동작(910)은 스킵될 수 있고, 웨이퍼는 클러스터 툴로부터 언로딩된다.Subsequent to forming the
따라서, 본 발명의 실시예에 따르면, 제 1 유전체층(1002), 전하 트랩층(1004) 및 제 2 유전체층(1006)을 포함하는 ONO 스택은 클러스터 툴 내에서 단일 패스에서 형성된다. 이러한 층들을 클러스터 툴 내에서 단일 패스에서 제조함으로써, 제 1 유전체층(1002)과 전하 트랩층(1004) 사이 및 전하 트랩층(1004)과 제 2 유전체층(1006) 사이의 깨끗한 계면들이 보존될 수 있다. 일 실시예에서, 제 1 유전체층(1002), 전하 트랩층(1004) 및 제 2 유전체층(1006)은 클러스터 툴 내에서 진공을 파괴함이 없이 형성된다. 일 실시예에서, 각각의 층은 상이한 온도에서 형성되어, 현저한 경사 시간 불이익을 초래함이 없이 막 특성들이 맞춤화된다. 게다가, 배치 프로세싱 툴들에서 제조하는 것과는 반대로 이러한 층들을 클러스터 툴에서 제조함으로써, 층들의 스택의 전반적인 균일성이 최적화될 수 있다. 예를 들어, 본 발명의 실시예에 따르면, 층들(1002, 1004 및 1006)을 클러스터 툴에서 제조함으로써, 단일 웨이퍼에 걸친 층들(1002, 1004 및 1006)의 스택의 두께에서의 변동성은 대략 30%만큼 크게 감소될 수 있다. 예시적인 실시예에서, 1cr은 제 1 유전체층(1002)의 두께의 대략 1 - 2% 범위이다. 특정한 실시예에서, 클러스터 툴은 단일 웨이퍼 클러스터 툴이다.Thus, in accordance with an embodiment of the present invention, an ONO stack comprising a
제 1 유전체층(1002), 전하 트랩층(1004) 및 제 2 유전체층(1006)을 포함하는 ONO 스택의 제조시에, 비휘발성 전하 트랩 메모리 디바이스는 ONO 스택의 패터닝된 부분을 포함하도록 제조될 수 있다. 도 10e는, 본 발명의 실시예에 따른 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.In the manufacture of an ONO stack comprising a
도 10e를 참조하면, 비휘발성 전하 트랩 메모리 디바이스는 기판(1000) 상에 형성된 ONO 스택의 패터닝된 부분을 포함한다. ONO 스택은, 제 1 유전체층(1002), 전하 트랩층(1004) 및 제 2 유전체층(1006)을 포함한다. 제 2 유전체층(1006) 상에 게이트층(1008)이 배치된다. 비휘발성 전하 트랩 메모리 디바이스는, ONO 스택의 양측에서 기판(1000)에 소스 및 드레인 영역들(1012)을 더 포함하여, ONO 스택 아래의 기판(1000)에 채널 영역(1014)을 정의한다. 한 쌍의 유전체 스페이서들(1010)이, 제 1 유전체층(1002), 전하 트랩층(1004), 제 2 유전체층(1006) 및 게이트층(1008)의 측벽들을 절연한다. 특정한 실시예에서는, 채널 영역(1014)이 P-타입으로 도핑되고, 대안적 실시예에서는, 채널 영역(1014)이 N-타입으로 도핑된다.Referring to FIG. 10E, the nonvolatile charge trap memory device includes a patterned portion of the ONO stack formed on the
본 발명의 실시예에 따르면, 도 10e와 관련하여 설명된 비휘발성 전하 트랩 메모리 디바이스는 SONOS-타입 디바이스이다. 통상적으로, SONOS는, "Semiconductor-Oxide-Nitride-Oxide-Semiconductor"를 나타내고, 여기서 첫번째 "Semiconductor"는 채널 영역 재료를 지칭하고, 첫번째 "Oxide"는 터널 유전체층을 지칭하고, "Nitride"는 전하 트랩 유전체층을 지칭하고, 두번째 "Oxide"는 최상부 유전체층(또한 차단 유전체층으로 알려짐)을 지칭하고, 두번째 "Semiconductor"는 게이트층을 지칭한다. 따라서, 본 발명의 실시예에 따르면, 제 1 유전체층(1002)은 터널 유전체층이고, 제 2 유전체층(1006)은 차단 유전체층이다.According to an embodiment of the present invention, the nonvolatile charge trap memory device described in connection with FIG. 10E is a SONOS-type device. Typically, SONOS stands for "Semiconductor-Oxide-Nitride-Oxide-Semiconductor", where the first "Semiconductor" refers to the channel region material, the first "Oxide" refers to the tunnel dielectric layer, and "Nitride" refers to the charge trap Refers to the dielectric layer, the second "Oxide" refers to the top dielectric layer (also known as the blocking dielectric layer), and the second "Semiconductor" refers to the gate layer. Thus, according to an embodiment of the present invention, the
게이트층(1008)은, SONOS-타입 트랜지스터의 동작 동안 바이어스를 수용하기에 적합한 임의의 도체 또는 반도체 재료로 이루어질 수 있다. 본 발명의 실시예에 따르면, 게이트층(1008)은 화학 기상 증착 프로세스에 의해 형성되고, 도핑된 다결정 실리콘으로 이루어진다. 다른 실시예에서, 게이트층(1008)은 물리 기상 증착에 의해 형성되고, 금속 질화물들, 금속 탄화물들, 금속 규화물들, 하프늄, 지르코늄, 티타늄, 탄탈, 알루미늄, 루테늄, 팔라듐, 백금, 코발트 또는 니켈을 포함할 수 있는(그러나 이에 한정되는 것은 아님) 금속-함유 재료로 이루어진다.
기판(1000)의 소스 및 드레인 영역들(1012)은, 채널 영역(1014)과 반대 전도율을 갖는 임의의 영역들일 수 있다. 예를 들어, 본 발명의 실시예에 따르면, 소스 및 드레인 영역들(1012)은 N-타입 도핑된 영역들인 한편 채널(1014)은 P-타입 도핑된 영역이다. 일 실시예에서, 기판(1000) 및 그에 따른 채널 영역(1014)은, 1 x 1015 - 1 x 1019 원자/cm3 범위의 붕소 농도를 갖는 붕소-도핑된 단결정 실리콘으로 이루어진다. 그 실시예에서, 그 실시예에서, 소스 및 드레인 영역들(1012)은, 5 x 1016 - 5 x 1019 원자/cm3 범위의 N-타입 도펀트들의 농도를 갖는 인- 또는 비소-도핑된 영역들로 이루어진다. 특정한 실시예에서, 소스 및 드레인 영역들(1012)은 기판(1000)에서 80 - 200 나노미터 범위의 깊이를 갖는다. 본 발명의 실시예에 따르면, 소스 및 드레인 영역들(1012)은 P-타입 도핑된 영역들인 한편, 채널 영역(1014)은 N-타입 도핑된 영역이다.The source and
본 발명의 다른 양상에 따르면, 전하 트랩층은 다수의 조성물 영역들을 포함할 수 있고, 여기서 터널 유전체층에 가장 가까운 조성물 영역은 라디칼 산화 프로세스를 겪는다. 도 11은, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법에서 일련의 동작들을 표현하는 흐름도(1100)를 도시한다. 도 12a 내지 도 12e는, 본 발명의 실시예에 따라 비휘발성 전하 트랩 메모리 디바이스의 제조시의 동작들을 표현하는 단면도들을 도시한다.According to another aspect of the invention, the charge trap layer may comprise a plurality of composition regions, wherein the composition region closest to the tunnel dielectric layer undergoes a radical oxidation process. 11 shows a
도 12a는, 본 발명의 실시예에 따라, 도 11의 흐름도로부터의 동작(1102)에 대응하는, 제 1 유전체층이 형성된 기판의 단면도를 도시한다. 도 12a에 대응하는 흐름도(1100)의 동작(1102)을 참조하면, 제 1 유전체층(1202)을 형성하기 위해 기판(1200)은 클러스터 툴의 제 1 프로세스 챔버에서 제 1 라디칼 산화 프로세스를 겪는다. 기판(1200) 및 제 1 유전체층(1202)은, 도 10a 및 도 10b로부터의 기판(1000) 및 제 1 유전체층(1002)과 관련하여 각각 설명된 재료들로 이루어질 수 있다. 제 1 유전체층(1202)을 형성하는데 이용되는 라디칼 산화 프로세스는, 도 10b와 관련하여 설명된 제 1 유전체층(1002)을 형성하는데 이용된 라디칼 산화 프로세스와 유사할 수 있다.12A illustrates a cross-sectional view of a substrate on which a first dielectric layer is formed, corresponding to
제 1 유전체층(1202)을 형성하는 것에 후속하여 그러나 임의의 추가적인 프로세싱 전에, 흐름도(1100)의 동작(1104)을 참조하면, 제 1 유전체층(1202)은 질화 프로세스를 겪을 수 있다. 질화 프로세스는, 흐름도(900)의 동작(904)과 관련하여 설명된 질화 프로세스와 유사할 수 있다. 일 실시예에서, 질화 프로세스는 제 1 유전체층(1202)을 형성하는데 이용된 것과 동일한 프로세스 챔버에서 수행된다. 다른 예에서, 질화는 별개의 프로세스 챔버에서 발생한다. 대안적으로, 질화 단계는 스킵될 수 있다.Subsequent to forming the
도 12b는, 본 발명의 실시예에 따라, 도 11의 흐름도로부터의 동작(1106)에 대응하는, 전하 트랩층의 산소-리치 실리콘 산질화물 부분이 형성된 기판의 단면도를 도시한다. 도 12b에 대응하는 흐름도(1100)의 동작(1106)을 참조하면, 산소-리치 실리콘 산질화물 부분(1204A)이 클러스터 툴의 제 2 프로세스 챔버에서 제 1 유전체층(1202) 상에 형성된다. 산소-리치 실리콘 산질화물 부분(1204A)은 산소-리치 실리콘 산질화물 재료로 이루어질 수 있고, 도 10c로부터의 제 1 영역(1004A)과 관련하여 설명된 기술에 의해 형성될 수 있다.FIG. 12B shows a cross-sectional view of a substrate on which an oxygen-rich silicon oxynitride portion of a charge trap layer is formed, corresponding to operation 1106 from the flowchart of FIG. 11, in accordance with an embodiment of the present invention. Referring to operation 1106 of
본 발명의 실시예에 따라, 흐름도(1100)로부터의 동작(1108)을 참조하면, 산소-리치 실리콘 산질화물 부분(1204A)은 클러스터 툴의 제 1 프로세스 챔버에서 제 2 라디칼 산화 프로세스를 겪는다. 제 2 라디칼 산화 프로세스는, 도 10b 및 도 10d와 관련하여 각각 설명된 제 1 유전체층(1002) 또는 제 2 유전체층(1006)을 형성하는데 이용된 라디칼 산화 프로세스들 중 하나와 유사할 수 있다. 실시예에서, 제 2 라디칼 산화 프로세스를 수행하는 것이 가능해지는데, 이는, 산소-리치 실리콘 산질화물 부분(1204A)이 툴 내의 환경에서 유지되고 따라서 깨끗한 표면을 보유하기 때문이다. 일 실시예에서, 제 2 라디칼 산화 프로세스는 산소-리치 실리콘 산질화물 부분(1204A)을 조밀화한다. 클러스터 툴내의 웨이퍼 패스-쓰루 로지스틱스에 따라, 제 2 라디칼 산화 프로세스는, 제 1 유전체층(1202)을 형성하는데 이용된 라디칼 산화 프로세스와 동일한(즉, 제 1) 챔버에서 또는 다른(예를 들어, 제 3) 프로세스 챔버에서 수행될 수 있다. 따라서, 본 발명의 실시예에 따르면, 제 1 프로세스 챔버에 대한 참조는, 제 1 프로세스 챔버로의 재도입을 의미하도록 또는 제 1 프로세스 챔버와는 상이한 프로세스 챔버로의 도입을 의미하도록 이용될 수 있다.In accordance with an embodiment of the present invention, referring to
도 12c는, 본 발명의 실시예에 따라, 도 11의 흐름도로부터의 동작(1110)에 대응하는, 전하 트랩층의 실리콘-리치 실리콘 산질화물 부분이 형성된 기판의 단면도를 도시한다. 도 12c에 대응하는 흐름도(1100)의 동작(1110)을 참조하면, 제 1 영역(1204B) 및 제 2 영역(1204C)을 갖는 실리콘-리치 실리콘 산질화물 부분이 클러스터 툴의 제 2 프로세스 챔버의 산소-리치 실리콘 산질화물 부분 상에 형성된다. 실리콘-리치 실리콘 산질화물 부분은, 실리콘-리치 실리콘 산질화물 재료로 이루어질 수 있고, 도 10c로부터의 제 2 영역(1004B)과 관련하여 설명된 기술에 의해 형성될 수 있다. 클러스터 툴 내의 웨이퍼 패스-쓰루 로지스틱스에 따라, 전하 트랩층의 실리콘-리치 실리콘 산질화물 부분의 증착은, 전하 트랩층의 산소-리치 실리콘 산질화물 부분(1204A)의 증착과 동일한(즉, 제 2) 챔버에서 또는 다른 프로세스 챔버에서 수행될 수 있다. 따라서, 본 발명의 실시예에 따르면, 제 2 프로세스 챔버에 대한 참조는, 제 2 프로세스 챔버로의 재도입을 의미하도록 또는 제 2 프로세스 챔버와는 상이한 프로세스 챔버로의 도입을 의미하도록 이용될 수 있다.12C shows a cross-sectional view of a substrate on which a silicon-rich silicon oxynitride portion of a charge trap layer is formed, corresponding to
도 12d는, 본 발명의 실시예에 따라, 도 11의 흐름도로부터의 동작(1112)에 대응하는, 최상부 유전체층이 형성된 기판의 단면도를 도시한다. 도 12d에 대응하는 흐름도(1100)의 동작(1112)을 참조하면, 제 2 유전체층(1206)이 클러스터 툴의 제 1 프로세스 챔버에서 전하 트랩층(1204) 상에 형성된다. 본 발명의 실시예에 따르면, 제 2 유전체층(1206)은, 제 3 라디칼 산화 프로세스에 의해 실리콘-리치 실리콘 산질화물 부분의 제 2 영역(1204C)을 소모함으로써 형성된다. 따라서, 일 실시예에서, 제 1 유전체층(1202)과 제 2 유전체층(1204) 사이의 나머지 전하 트랩층(1204)은, 도 12d에 도시된 바와 같이, 실리콘-리치 실리콘 산질화물 부분(1204)의 제 1 영역(1204B) 및 산소-리치 실리콘 산질화물 부분(1204A)으로 이루어진다. 제 2 유전체층(1206)을 제공하기 위해 실리콘-리치 실리콘 산질화물 의 제 2 영역(1204C)을 소모하는데 이용되는 제 3 라디칼 산화 프로세스는, 도 10d와 관련하여 설명된 제 2 유전체층(1006)을 형성하는데 이용되는 라디칼 산화 프로세스와 유사할 수 있다. 클러스터 툴 내의 웨이퍼 패스-쓰루 로지스틱스에 따라, 제 3 라디칼 산화 프로세스는, 제 1 유전체층(1202)을 형성하는데 이용된 라디칼 산화 프로세스와 동일한(즉, 제 1) 챔버에서 또는 다른(예를 들어, 제 3) 프로세스 챔버에서 수행될 수 있다. 따라서, 본 발명의 실시예에 따르면, 제 1 프로세스 챔버에 대한 참조는, 제 1 프로세스 챔버로의 재도입을 의미하도록 또는 제 1 프로세스 챔버와는 상이한 프로세스 챔버로의 도입을 의미하도록 이용될 수 있다.12D illustrates a cross-sectional view of a substrate on which a top dielectric layer is formed, corresponding to
제 2 유전체층(1206)을 형성하는 것에 후속하여 그러나 클러스터 툴로부터 기판(1200)을 제거하기 전에, 흐름도(1100)의 동작(1114)을 참조하면, 제 2 유전체층(1206)은 제 1 프로세스 챔버에서 질화 프로세스를 추가로 겪을 수 있다. 질화 프로세스는, 흐름도(900)의 동작(910)과 관련하여 설명된 질화 프로세스와 유사할 수 있다. 일 실시예에서, 질화 프로세스는 제 2 유전체층(1206)을 형성하는데 이용된 것과 동일한 프로세스 챔버에서 수행된다. 다른 예에서, 질화는 별개의 프로세스 챔버에서 발생한다. 대안적으로, 이러한 질화 단계는 스킵될 수 있다.Subsequent to forming the
제 1 유전체층(1202), 전하 트랩층(1204) 및 제 2 유전체층(1206)을 포함하는 ONO 스택의 제조시에, 비휘발성 전하 트랩 메모리 디바이스는 ONO 스택의 패터닝된 부분을 포함하도록 제조될 수 있다. 도 12e는, 본 발명의 실시예에 따른 비휘발성 전하 트랩 메모리 디바이스의 단면도를 도시한다.In the manufacture of an ONO stack comprising a
도 12e를 참조하면, 비휘발성 전하 트랩 메모리 디바이스는 기판(1200) 상에 형성된 ONO 스택의 패터닝된 부분을 포함한다. ONO 스택은, 제 1 유전체층(1202), 전하 트랩층(1204) 및 제 2 유전체층(1206)을 포함한다. 제 2 유전체층(1206) 상에 게이트층(1208)이 배치된다. 비휘발성 전하 트랩 메모리 디바이스는, ONO 스택의 양측에서 기판(1200)에 소스 및 드레인 영역들(1212)을 더 포함하여, ONO 스택 아래의 기판(1200)에 채널 영역(1214)을 정의한다. 한 쌍의 유전체 스페이서들(1210)이, 제 1 유전체층(1202), 전하 트랩층(1204), 제 2 유전체층(1206) 및 게이트층(1208)의 측벽들을 절연한다. 본 발명의 실시예에 따르면, 전하 트랩층(1204)은, 도 12e에 도시된 바와 같이, 산소-리치 실리콘 산질화물 부분(1204A) 및 실리콘-리치 실리콘 산질화물 부분(1204B)으로 이루어진다. 일 실시예에서, 비휘발성 전하 트랩 메모리 디바이스는 SONOS-타입 디바이스이다. 게이트층(1208), 소스 및 드레인 영역들(1212) 및 채널 영역(1214)은 도 10e로부터의 게이트층(1008), 소스 및 드레인 영역들(1012) 및 채널 영역(1014)과 관련하여 설명된 재료들로 이루어질 수 있다.12E, a nonvolatile charge trap memory device includes a patterned portion of an ONO stack formed on a
본 발명의 다른 양상에서, 산화 챔버에서 기판의 최상부 면의 라디칼 산화에 의해 형성된 유전체층은, 유전체층이 성장되는 기판의 결정면 배향의 차이에 덜 민감 할 수 있다. 예를 들어, 일 실시예에서, 차동적 결정면 산화 레이트들에 의해 유발되는 코너링 효과는 클러스터 툴의 산화 챔버에서 유전체층을 형성함으로써 상당히 감소된다. 도 13a는 본 발명의 실시예에 따라, 제 1 및 제 2 노출된 결정면들을 포함하는 기판의 단면도이다.In another aspect of the invention, the dielectric layer formed by radical oxidation of the top surface of the substrate in the oxidation chamber may be less sensitive to the difference in crystallographic orientation of the substrate on which the dielectric layer is grown. For example, in one embodiment, the cornering effect caused by the differential crystal plane oxidation rates is significantly reduced by forming a dielectric layer in the oxidation chamber of the cluster tool. 13A is a cross-sectional view of a substrate including first and second exposed crystal surfaces, in accordance with an embodiment of the present invention.
도 13a를 참조하면, 기판(1300)은 그 위에 형성된 절연 영역들(1302)을 갖는다. 기판(1300)은, 도 10a로부터의 기판(1000)과 관련하여 설명된 재료로 이루어질 수 있다. 절연 영역들(1302)은, 기판(1300)으로의 부착에 적합한 절연 재료로 이루어질 수 있다. 기판(1300)의 노출된 부분은 절연 영역들(1302)의 최상부 면 위로 연장된다. 본 발명의 실시예에 따르면, 기판(1300)의 노출된 부분은 제 1 노출된 결정면(1304) 및 제 2 노출된 결정면(1306)을 갖는다. 일 실시예에서, 제 1 노출된 결정면(1304)의 결정 배향은 제 2 노출된 결정면(1306)의 결정 배향과는 상이하다. 특정한 실시예에서, 표면(1300)은, 실리콘으로 이루어지고, 제 1 노출된 결정면(1304)은 <100> 배향을 갖고, 제 2 노출된 결정면(1306)은 <110> 배향을 갖는다.Referring to FIG. 13A, the
기판(1300)은, 기판(1300)의 최상부 면을 소모(산화)함으로써 유전체층을 형성하기 위해 클러스터 툴에서 라디칼 산화 프로세스를 겪을 수 있다. 일 실시예에서, 라디칼 산화 프로세스에 의한 기판(1300)의 산화는, OH 라디칼, H02 라디칼 또는 0 디라디칼을 포함하는 그룹으로부터 선택된 라디칼을 이용하여 산화하는 것을 포함한다. 도 13b는, 본 발명의 실시예에 따라, 제 1 및 제 2 결정면들(1304 및 1306)을 각각 포함하고, 유전체층(1308)이 형성된 기판(1300)의 단면도를 도시한다. 실시예에서, 도 13b에 도시된 바와 같이, 유전체층(1308)의 제 1 부분(1308A)은 제 1 노출된 결정면(1304) 상에 형성되고, 유전체층(1308)의 제 2 부분(1308B)은 제 2 노출된 결정면(1306) 상에 형성된다. 일 실시예에서, 제 1 노출된 결정면(1304) 및 제 2 노출된 결정면(1306)의 결정면 배향이 상이한 경우에도, 유전체층(1308)의 제 1 부분(1308A)의 두께 T10f는 유전체층(1308)의 제 2 부분(1308B)의 두께 T2와 대략 동일하다. 특정한 실시예에서, 기판(1300)의 라디칼 산화는 대략 5 - 15 Torr 범위의 압력으로 대략 950 - 1100℃ 범위의 온도에서 수행된다. 일 실시예에서, 유전체층(1308)을 형성하는 것에 후속하여, 기판(1300)은, 대략 30 초 - 60 초 범위의 지속기간 동안 대략 900 - 1100℃ 범위의 온도로 질소를 포함하는 분위기에서 산화 챔버에서 어닐링된다.
The
구현들 및 대안들Implementations and alternatives
일 양상에서 본 개시는, 산화물 분리 다중층 전하 저장 구조를 포함하는 메모리 디바이스들에 관한 것이다. 도 14는, 하나의 이러한 반도체 메모리 디바이스(1400)의 실시예의 측단면도를 도시하는 블록도이다. 메모리 디바이스(1400)는 기판(1408)의 표면(1406) 상에 형성된 ONONO 구조(1404)를 포함하는 SONONOS 스택(1402)을 포함한다. 기판(1408)은, 게이트 스택(1402)에 대해 정렬되고 채널 영역(1412)에 의해 분리되는 소스 및 드레인 영역들과 같은 하나 또는 그 초과의 확산 영역들(1410)을 포함한다. 일반적으로, SONONOS 구조(1402)는, ONONO 구조(1404) 위에 형성되고 그와 접촉하는 폴리실리콘 또는 금속 게이트층(1414)을 포함한다. 게이트(1414)는 ONONO 구조(1404)에 의해 기판(1408)으로부터 분리 또는 전기 절연된다. ONONO 구조(1404)는, 스택(1402)을 채널 영역(1412)으로부터 분리 또는 전기 절연하는 얇은 하부 산화물층 또는 터널링 산화물층(1416), 최상부 또는 차단 산화물층(1420) 및 다중층 전하 저장층(1404)을 포함한다. 다중층 전하 저장층은 일반적으로, 실리콘-리치 질소-리치 및 산소-린(lean) 최상부 질화물층(1418)과 실리콘-리치 산소-리치 바닥 질화물층(1419)를 포함하는, 상이한 조성의 실리콘, 산소 및 질소를 갖는 적어도 2개의 질화물층들, 및 산화물 안티-터널링층(1421)을 포함한다.In one aspect, the present disclosure relates to memory devices that include an oxide isolation multilayer charge storage structure. 14 is a block diagram illustrating a side cross-sectional view of an embodiment of one such
실리콘-리치 산소-리치 바닥 질화물층(1419)은 프로그래밍 이후 및 소거 이후의 전하 손실율을 감소시키고, 이것은 보유 모드에서 작은 전압 시프트에서 강조되는 한편, 실리콘-리치 질소-리치 및 산소-린 최상부 질화물층(1418)은, 실리콘-산화물-산질화물-산화물-실리콘 구조의 실시예를 이용하여 제조된 메모리 디바이스들의 전하 손실율을 손상시키지 않고 프로그램과 소거 전압 사이의 초기 차이에서의 증가 및 속도를 개선하여, 디바이스의 동작 수명을 연장시키는 것이 발견되었다.Silicon-rich oxygen-rich
안티-터널링층(1421)은, 바닥 질화물층(1419)으로의 터널링으로부터 프로그래밍 동안 상부 질화물층(1418)의 경계들에서 누적되는 전하의 가능성을 상당히 감소시켜, 도 1에 도시된 구조의 경우보다 더 낮은 누설 전류를 도출할 수 있음이 추가로 발견되었다.The
다중층 전하 저장층은 약 50 Å 내지 약 150 Å의 전체 두께를 가질 수 있고, 특정한 실시예들에서는 약 100 Å 미만이고, 안티-터널링층(1421)의 두께는 약 5 Å 내지 약 20 Å이고, 질화물층들(1418, 1419)의 두께는 실질적으로 동일하다.The multilayer charge storage layer may have an overall thickness of about 50 kPa to about 150 kPa, in certain embodiments less than about 100 kPa, and the thickness of the
일 실시예에 따라 분리 다중층 전하 저장 구조를 형성 또는 제조하는 방법이 이제 도 15의 흐름도를 참조하여 설명될 것이다.A method of forming or fabricating a separate multilayer charge storage structure in accordance with one embodiment will now be described with reference to the flowchart of FIG. 15.
도 15를 참조하면, 방법은, 기판의 표면 상의 실리콘 함유층 상에 터널링 산화물층과 같은 제 1 산화물층을 형성하는 것으로 시작한다(1500). 앞서 언급된 바와 같이, 터널링 산화물층은 플라즈마 산화 프로세스, ISSG(In-Situ Steam Generation) 또는 라디칼 산화 프로세스를 포함하는 임의의 적합한 수단에 의해 형성 또는 증착될 수 있다. 일 실시예에서, 라디칼 산화 프로세스는, 수소(H2) 및 산소(O2) 가스를 프로세싱 챔버 또는 노로 유동시켜, 기판의 일부의 산화 소모에 의해 터널링 산화물층을 성장시키는 것을 수반한다.Referring to FIG. 15, the method begins with forming a first oxide layer, such as a tunneling oxide layer, on a silicon containing layer on the surface of a substrate (1500). As mentioned above, the tunneling oxide layer may be formed or deposited by any suitable means, including a plasma oxidation process, an In-Situ Steam Generation (ISSG), or a radical oxidation process. In one embodiment, the radical oxidation process involves flowing hydrogen (H 2 ) and oxygen (O 2 ) gas into a processing chamber or furnace to grow a tunneling oxide layer by oxidation consumption of a portion of the substrate.
다음으로, 다중층 전하 저장층의 제 1 또는 바닥 질화물 또는 질화물 함유층이 터널 산화물층의 표면 상에 형성된다(1502). 일 실시예에서, 질화물층들은, 실리콘 소스, 예를 들어, 실란(SiH4), 클로로실란(SiH3Cl), 디클로로실란 또는 DCS(SiH2Cl2), 테트라클로로실란(SiCl4) 또는 비스-3차부틸아미노 실란(BTBAS), 질소 소스, 예를 들어, 질소(N2), 암모니아(NH3), 삼산화질소(NO3) 또는 아산화질소(N2O), 및 산소 함유 가스, 예를 들어, 산소(O2) 또는 N2O를 이용하여 저압 CVD 프로세스에서 형성 또는 증착된다. 대안적으로, 예를 들어, NH3 대신에 중수소화 암모니아(ND3)로 대체하는 것을 포함하는, 수소가 중수소로 대체된 가스들이 이용될 수 있다. 수소 대신 중수소로 대체하는 것은, 실리콘-산화물 계면에서 Si 단글링 결합(dangling bond)들을 유리하게 비활성화시켜 디바이스의 NBTI(Negative Bias Temperature Instability) 수명을 증가시킨다.Next, a first or bottom nitride or nitride containing layer of the multilayer charge storage layer is formed 1502 on the surface of the tunnel oxide layer. In one embodiment, the nitride layers are a silicon source, for example silane (SiH 4 ), chlorosilane (SiH 3 Cl), dichlorosilane or DCS (SiH 2 Cl 2 ), tetrachlorosilane (SiCl 4 ) or bis Tert-butylamino silane (BTBAS), a nitrogen source such as nitrogen (N 2 ), ammonia (NH 3 ), nitrogen trioxide (NO 3 ) or nitrous oxide (N 2 O), and an oxygen containing gas, eg For example, it is formed or deposited in a low pressure CVD process using oxygen (O 2 ) or N 2 O. Alternatively, gases with hydrogen replaced with deuterium may be used, including, for example, replacing deuterated ammonia (ND 3 ) instead of NH 3 . Replacing deuterium instead of hydrogen advantageously deactivates Si dangling bonds at the silicon-oxide interface, increasing the device's negative bias temperature instability (NBTI) lifetime.
예를 들어, 하부 또는 바닥 질화물층은, 기판을 증착 챔버에 배치하고, 약 2.5 분 내지 약 20 분의 기간 동안, 약 700℃ 내지 약 850℃의 온도로, 그리고 특정 실시예들에서는 적어도 약 760℃로 기판을 유지하고 약 5 mT(milliTorr) 내지 약 500 mT의 압력으로 챔버를 유지하면서, N2O, NH3 및 DCS를 포함하는 프로세스 가스를 도입시킴으로써 터널링 산화물층 상에 증착될 수 있다. 상세하게는, 프로세스 가스는, 약 8:1 내지 약 1:8의 비로 혼합된 N2O 및 NH3의 제 1 가스 혼합물 및 약 1:7 내지 약 7:1의 비로 혼합된 DCS 및 NH3의 제 2 가스 혼합물을 포함할 수 있고, 약 5 내지 약 200 sccm(standard cubic centimeters per minute)의 유량으로 도입될 수 있다. 이러한 조건 하에서 생성 또는 증착된 산질화물층은 실리콘-리치 산소-리치 바닥 질화물층을 생성하는 것이 발견되었다.For example, the bottom or bottom nitride layer places the substrate in a deposition chamber and at a temperature of about 700 ° C. to about 850 ° C., and in certain embodiments at least about 760, for a period of about 2.5 minutes to about 20 minutes. Deposition can be deposited on the tunneling oxide layer by introducing a process gas comprising N 2 O, NH 3 and DCS, while maintaining the substrate at < RTI ID = 0.0 > C < / RTI > Specifically, the process gas is a first gas mixture of N 2 O and NH 3 mixed in a ratio of about 8: 1 to about 1: 8 and DCS and NH 3 mixed in a ratio of about 1: 7 to about 7: 1. And a second gas mixture, and may be introduced at a flow rate of about 5 to about 200 sccm (standard cubic centimeters per minute). It has been found that oxynitride layers produced or deposited under these conditions produce silicon-rich oxygen-rich bottom nitride layers.
다음으로, 안티-터널링층은 바닥 질화물층의 표면 상에 형성 또는 증착된다(1504). 터널링 산화물층에서와 같이, 안티-터널링층은, 플라즈마 산화 프로세스, ISSG(In-Situ Steam Generation) 또는 라디칼 산화 프로세스를 포함하는 임의의 적합한 수단에 의해 형성 또는 증착될 수 있다. 일 실시예에서, 라디칼 산화 프로세스는, 수소(H2) 및 산소(O2) 가스를 배치 프로세싱 챔버 또는 노로 유동시켜, 바닥 질화물층의 일부의 산화 소모에 의해 안티-터널링층을 성장시키는 것을 수반한다.Next, an anti-tunneling layer is formed or deposited 1504 on the surface of the bottom nitride layer. As in the tunneling oxide layer, the anti-tunneling layer may be formed or deposited by any suitable means, including a plasma oxidation process, an In-Situ Steam Generation (ISSG), or a radical oxidation process. In one embodiment, the radical oxidation process involves flowing hydrogen (H 2 ) and oxygen (O 2 ) gas into a batch processing chamber or furnace to grow an anti-tunneling layer by oxidation consumption of a portion of the bottom nitride layer. do.
그 다음, 다중층 전하 저장층의 제 2 또는 최상부 질화물층이 안티-터널링층의 표면 상에 형성된다(1506). 최상부 질화물층은, 약 2.5 분 내지 약 20 분의 기간 동안, 약 700℃ 내지 약 850℃의 기판 온도에서, 그리고 특정 실시예들에서는 적어도 약 760℃에서 약 5 mT 내지 약 500 mT의 챔버 압력으로, N2O, NH3 및 DCS를 포함하는 프로세스 가스를 이용하는 CVD 프로세스에서 안티-터널링층(1421) 상에 증착될 수 있다. 상세하게는, 프로세스 가스는, 약 8:1 내지 약 1:8의 비로 혼합된 N2O 및 NH3의 제 1 가스 혼합물 및 약 1:7 내지 약 7:1의 비로 혼합된 DCS 및 NH3의 제 2 가스 혼합물을 포함할 수 있고, 약 5 내지 약 20 sccm의 유량으로 도입될 수 있다. 이러한 조건 하에서 생성 또는 증착된 산질화물층은 실리콘-리치 질소-리치 및 산소-린 최상부 질화물층(1418)을 생성하고, 이는, 실리콘-산화물-산질화물-산화물-실리콘 구조의 실시예를 이용하여 제조된 메모리 디바이스들의 전하 손실율을 손상시키지 않고 프로그램과 소거 전압 사이의 초기 차이에서의 증가 및 속도를 개선하여, 디바이스의 동작 수명을 연장시키는 것이 발견되었다.A second or top nitride layer of the multilayer charge storage layer is then formed 1506 on the surface of the anti-tunneling layer. The top nitride layer is subjected to a chamber pressure of about 5 mT to about 500 mT at a substrate temperature of about 700 ° C. to about 850 ° C., and in certain embodiments at least about 760 ° C. for a period of about 2.5 minutes to about 20 minutes. And
몇몇 실시예들에서, 실리콘-리치 질소-리치 및 산소-린 최상부 질화물층은, 그 내부의 트랩들의 수를 증가시키기 위해 선택되는 농도의 탄소를 추가로 포함하기 위해, 약 7:1 내지 약 1:7의 비로 혼합된 BTBAS 및 암모니아(NH3)를 포함하는 프로세스 가스를 이용하는 CVD 프로세스에서 안티-터널링층 상에 증착될 수 있다. 제 2 산질화물층 내의 탄소의 선택된 농도는 약 5% 내지 약 15%의 탄소 농도를 포함할 수 있다.In some embodiments, the silicon-rich nitrogen-rich and oxygen-lean top nitride layers further comprise a concentration of carbon selected from about 7: 1 to about 1 to increase the number of traps therein. It can be deposited on the anti-tunneling layer in a CVD process using a process gas comprising BTBAS and ammonia (NH 3 ) mixed at a ratio of: 7. The selected concentration of carbon in the second oxynitride layer may comprise a carbon concentration of about 5% to about 15%.
마지막으로, 최상부 차단 산화물층 또는 HTO층이 다중층 전하 저장층의 제 2 층의 표면 상에 형성된다(1508). 터널링 산화물층 및 안티-터널링층에서와 같이, HTO층은, 플라즈마 산화 프로세스, ISSG(In-Situ Steam Generation) 또는 라디칼 산화 프로세스를 포함하는 임의의 적합한 수단에 의해 형성 또는 증착될 수 있다. 일 실시예에서, HTO층은 플라즈마 프로세스 챔버에서 수행되는 플라즈마 산화를 이용하여 형성된다. 이러한 프로세스에 대해 이용되는 통상적인 증착 조건들은, 1500W 내지 10000W 범위의 R.F 전력, 0% 내지 90% 용적 퍼센트의 H2 및 H2를 갖는 O2, 300C 내지 400C의 기판 온도, 20 내지 60초의 증착 시간이다.Finally, a top blocking oxide layer or HTO layer is formed 1508 on the surface of the second layer of the multilayer charge storage layer. As in the tunneling oxide layer and the anti-tunneling layer, the HTO layer may be formed or deposited by any suitable means, including a plasma oxidation process, an In-Situ Steam Generation (ISSG), or a radical oxidation process. In one embodiment, the HTO layer is formed using plasma oxidation performed in a plasma process chamber. Typical deposition conditions used for this process are R.F power in the range 1500 W to 10000 W,
대안적으로, HTO층은, ISSG 산화 프로세스를 이용하여 형성된다. 일 실시예에서 ISSG는, 약 0.5% 내지 33% 수소가 추가된 산소 리치 가스 혼합 수소를 이용하여 약 1050℃의 온도 및 약 8 내지 12 Torr의 압력으로, 앞서 설명된 Applied Materials로부터의 ISSG 챔버와 같은 RTP 챔버에서 수행된다. 증착 시간은 20 내지 60 초 범위이다.Alternatively, the HTO layer is formed using an ISSG oxidation process. In one embodiment, the ISSG is equipped with an ISSG chamber from Applied Materials described above at a temperature of about 1050 ° C. and a pressure of about 8-12 Torr using oxygen rich gas mixed hydrogen with about 0.5% to 33% hydrogen added. It is performed in the same RTP chamber. Deposition time ranges from 20 to 60 seconds.
어느 실시예에서든, HTO층을 형성하는 프로세스 동안 최상부 질화물층 중 일부가 효과적으로 소모 또는 산화됨에 따라 최상부 질화물층의 두께가 조정 또는 증가될 수 있음이 인식될 것이다.In either embodiment, it will be appreciated that the thickness of the top nitride layer may be adjusted or increased as some of the top nitride layers are effectively consumed or oxidized during the process of forming the HTO layer.
선택적으로, 방법은, 트랜지스터 또는 디바이스의 게이트층을 형성하기 위해 HTO층의 표면 상에 금속 또는 폴리실리콘 함유층을 형성 또는 증착하는 것을 더 포함할 수 있다(1508). 게이트층은, 예를 들어, 실리콘-산화물-질화물-산화물-질화물-산화물-실리콘(SONOS) 구조를 형성하기 위해 CVD 프로세스에 의해 증착되는 폴리실리콘층일 수 있다.Optionally, the method may further include forming or depositing a metal or polysilicon containing layer on the surface of the HTO layer to form a gate layer of the transistor or device (1508). The gate layer may be, for example, a polysilicon layer deposited by a CVD process to form a silicon-oxide-nitride-oxide-nitride-oxide-silicon (SONOS) structure.
다른 양상에서, 본 개시는 또한, 기판의 표면 상에 또는 그 위에 형성된 채널의 2측 또는 그 초과의 측들을 오버라잉하는 전하 트랩 영역들을 포함하는 멀티게이트 또는 멀티게이트-표면 메모리 디바이스들, 및 이를 제조하는 방법에 관한 것이다. 멀티게이트 디바이스들은 평면 및 비평면 디바이스들 모두를 포함한다. 평면 멀티게이트 디바이스(미도시)는 일반적으로 더블-게이트 평면 디바이스를 포함하고, 여기서, 후속적으로 형성되는 채널의 아래에 제 1 게이트를 형성하기 위해 다수의 제 1 층들이 증착되고, 제 2 게이트를 형성하기 위해 그 위에 다수의 제 2 층들이 증착된다. 비평면 멀티게이트 디바이스는 일반적으로, 기판의 표면 상에 또는 그 위에 형성되고 3측 또는 그 초과의 측들 상에서 게이트에 의해 둘러싸인 수평 또는 수직 채널을 포함한다.In another aspect, the present disclosure also relates to multigate or multigate-surface memory devices that include charge trap regions overlying two or more sides of a channel formed on or over a surface of a substrate, and It relates to a manufacturing method. Multigate devices include both planar and nonplanar devices. Planar multigate devices (not shown) generally include a double-gate planar device, where a plurality of first layers are deposited to form a first gate under a subsequently formed channel, and a second gate A plurality of second layers are deposited thereon to form a. Non-planar multigate devices generally include horizontal or vertical channels formed on or above the surface of the substrate and surrounded by gates on three or more sides.
도 16a는 전하 트랩 영역을 포함하는 비평면 멀티게이트 메모리 디바이스의 일 실시예를 도시한다. 도 16a를 참조하면, 통상적으로 finFET로 지칭되는 메모리 디바이스(1600)는 메모리 디바이스의 소스(1608) 및 드레인(1610)을 접속시키는 기판(1606) 상의 표면(1604)을 오버라잉하는 반도체 재료의 층 또는 박막으로부터 형성되는 채널(1602)을 포함한다. 채널(1602)은 디바이스의 게이트(1612)를 형성하는 핀(fin)에 의해 3개 측면들 상에 인클로징된다. (소스로부터 드레인으로의 방향에서 측정되는) 게이트(1612)의 두께는 디바이스의 유효 채널 길이를 결정한다.16A illustrates one embodiment of a non-planar multigate memory device including a charge trap region. Referring to FIG. 16A, a
본 개시물에 따르면, 도 16a의 비평면 멀티게이트 메모리 디바이스(1600)는 분리 전하 트랩 영역을 포함할 수 있다. 도 16b는 다중층 전하 저장층(1614)을 예시하는 게이트(1612), 채널(1602) 및 기판(1606)의 일부분을 포함하는 도 16a의 비평면 메모리 디바이스의 일부분의 단면도이다. 게이트(1612)는 메모리 디바이스(1600)의 제어 게이트를 형성하기 위해 차단층을 오버라잉하는 금속 게이트층(1620) 및 차단 유전체(1618), 상승된 채널(1602)을 오버라잉하는 터널 산화물층(1616)을 더 포함한다. 일부 실시예들에서 도핑된 폴리실리콘은 폴리실리콘 게이트층을 제공하기 위해 금속 대신에 증착될 수 있다. 채널(1602) 및 게이트(1612)는 기판 상에 또는 그 위에 형성되는, 매립된 산화물층과 같은 절연 또는 유전체층(1622) 상에 또는 기판(1606) 상에 직접 형성될 수 있다.According to this disclosure, the non-planar
도 16b를 참조하면, 다중층 전하 저장층(1614)은 터널 산화물층(1616)에 더 가까운 질화물을 포함하는 적어도 하나의 하부 또는 바닥 전하 트랩층(1624) 및 바닥 전하 트랩층을 오버라잉하는 상부 또는 최상부 전하 트랩층(1626)을 포함한다. 일반적으로, 최상부 전하 트랩층(1626)은 실리콘-리치 산소-린 질화물층을 포함하며, 다수의 전하 트랩층들에 분배되는 다수의 전하 트랩들을 포함하는 한편, 바닥 전하 트랩층(1624)은 산소-리치 질화물 또는 실리콘 산질화물을 포함하며, 그 내부의 전하 트랩들의 수를 감소시키기 위해 최상부 전하 트랩층에 대해 산소-리치이다. 산소-리치에 의해 바닥 전하 트랩층(1624)에서의 산소의 농도는 약 15 내지 약 40%인 반면, 최상부 전하 트랩층(1626)에서의 산소의 농도는 약 5%보다 작음을 의미한다.Referring to FIG. 16B, multilayer
일 실시예에서, 차단 유전체(1618)는 또한 ONNO 구조를 제공하기 위해 HTO와 같은 산화물을 포함한다. 채널(1602) 및 위에 놓인 ONNO 구조는 실리콘 기판(1606) 상에 직접 형성될 수 있으며 SONNOS 구조를 제공하기 위해 도핑된 폴리실리콘 게이트층(1620)으로 오버레이될 수 있다.In one embodiment, blocking dielectric 1618 also includes an oxide such as HTO to provide an ONNO structure. The
도 16b에 도시된 바와 같은 일부 실시예들에서, 다중층 전하 저장층(1614)은 바닥 전하 트랩층(1624)으로부터 최상부 전하 트랩층(1626)을 분리하는, 산화물과 같은 유전체를 포함하는 적어도 하나의 얇은, 중간 또는 안티-터널링(anti-tunneling) 층(1628)을 더 포함한다. 앞서 언급된 바와 같이, 안티-터널링층(1628)은 바닥 질화물층(1624)으로의 터널링으로부터의 프로그래밍 동안 상부 질화물층(1626)의 경계들에서 누적하는 전자 전하의 확률을 실질적으로 감소시킨다.In some embodiments as shown in FIG. 16B, multilayer
상술한 실시예들에 관하여, 바닥 전하 트랩층(1624) 및 최상부 전하 트랩층(1626) 중 어느 한 쪽 또는 둘 다는 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있으며, 예를 들어, 실리콘-리치 및 산소-리치 산질화물층을 제공하기 위해 맞춤화된 유량들에서 그리고 비율들에서 N2O/NH3 및 DCS/NH3 가스 혼합물을 포함하는 CVD 프로세스에 의해 형성될 수 있다. 그 다음, 다중층 전하 저장 구조의 제 2 질화물층이 중간 산화물층 상에 형성된다. 최상부 전하 트랩층(1626)은 바닥 전하 트랩층(1624)에서와 다른 산소, 질소 및/또는 실리콘의 화학량 조성을 가지며, 또한 실리콘-리치 산소-린 최상부 질화물층을 제공하기 위해 맞춤화된 유량들에서 그리고 비율들에서 DCS/NH3 및 N2O/NH3 가스 혼합물들을 포함하는 프로세스 가스를 이용하는 CVD 프로세스에 의해 형성 또는 증착될 수 있다.With respect to the embodiments described above, either or both of the bottom
산화물을 포함하는 중간 또는 안티-터널링층(1628)을 포함하는 실시예들에서, 안티-터널링층은 라디칼 산화를 이용하여 선택된 깊이까지, 바닥 산질화물층의 산화에 의해 형성될 수 있다. 라디칼 산화는 예를 들어, 단일 웨이퍼 툴을 이용하여 1000-1100℃, 또는 배치 리액터 툴(batch reactor tool)을 이용하여 800-900℃의 온도에서 수행될 수 있다. H2 및 O2 가스들의 혼합물은 단일 웨이퍼 툴을 이용하여 1-2 분, 또는 배치 프로세스를 이용하여 30분 - 1 시간의 시간 동안, 단일 증기 툴을 이용하여 10-15 Tor 또는 배치 프로세스의 경우 300-500 Tor의 압력에서 사용될 수 있다.In embodiments comprising an intermediate or
마지막으로, 산화물을 포함하는 차단 유전체(1618)를 포함하는 실시예들에서, 산화물은 임의의 적합한 수단에 의해 형성되거나 증착될 수 있다. 일 실시예에서 차단 유전체(1618)의 산화물은 HTO CVD 프로세스에 증착되는 고온 산화물이다. 대안적으로, 차단 유전체(1618) 또는 차단 산화물층은 열적으로 성장될 수 있지만, 본 실시예에서 차단 산화물층을 열적으로 성장시키는 프로세스 동안 최상부 질화물의 일부가 효과적으로 소모되거나 산화됨에 따라 최상부 질화물 두께가 조정되거나 증가될 수 있다는 것이 인식될 것이다. 제 3 옵션은 라디칼 산화를 이용하여 선택된 깊이까지 최상부 질화물층을 산화시키는 것이다.Finally, in embodiments comprising a blocking dielectric 1618 comprising an oxide, the oxide may be formed or deposited by any suitable means. In one embodiment, the oxide of blocking dielectric 1618 is a high temperature oxide deposited in an HTO CVD process. Alternatively, the blocking dielectric 1618 or blocking oxide layer may be thermally grown, but in this embodiment the top nitride thickness is reduced as some of the top nitride is effectively consumed or oxidized during the process of thermally growing the blocking oxide layer. It will be appreciated that it may be adjusted or increased. A third option is to oxidize the top nitride layer to a selected depth using radical oxidation.
바닥 전하 트랩층(1624)에 대한 적합한 두께는 약 30Å 내지 약 160Å일 수 있으며(일부 변화가 허용되며, 예를 들어, ±10 A), 그 중 약 5-20Å은 안티-터널링층(1628)을 형성하기 위해 라디컬 산화에 의해 소모될 수 있다. 최상부 전하 트랩층(1626)에 대한 적합한 두께는 적어도 30Å일 수 있다. 특정 실시예들에서, 최상부 전하 트랩층(1626)은 최대 130Å 두께로 형성될 수 있으며, 그 중 30-70Å은 차단 유전체(1618)를 형성하기 위해 라디컬 산화에 의해 소모될 수 있다. 바닥 전하 트랩층(1624) 및 최상부 전하 트랩층(1626) 사이의 두께들의 비는 비록 다른 비들이 또한 가능할 수 있더라도, 일부 실시예들에서 대략 1:1이다.Suitable thicknesses for the bottom
다른 실시예들에서, 최상부 전하 트랩층(1626) 및 차단 유전체(1618) 중 어느 한 쪽 또는 둘 다는 고유전율(high K) 유전체를 포함할 수 있다. 적합한 고유전율 유전체들은 HfSiON, HfSiO 또는 HfO와 같은 하프늄 기반된 재료들, ZrSiON, ZrSiO 또는 ZrO와 같은 지르코늄 기반된 재료, 및 Y2O3와 같은 이트륨 기반된 재료를 포함한다.In other embodiments, either or both of top
도 17a 및 17b에 도시되는 다른 실시예에서, 메모리 디바이스는 메모리 디바이스의 소스 및 드레인을 접속시키는 기판 상의 표면을 오버라잉하는 반도체 재료의 박막으로 형성되는 나노와이어 채널을 포함할 수 있다. 나노와이어 채널이란 약 10 나노미터들(nm) 또는 그 미만, 및 더 바람직하게는 약 6 nm보다 작은 최대 단면 치수를 갖는, 결정 실리콘 재료의 얇은 스트립으로 형성되는 전도성 채널을 의미한다. 선택적으로, 채널은 채널의 장축에 대해 <100> 표면 결정 배향을 갖도록 형성될 수 있다.In another embodiment, shown in FIGS. 17A and 17B, the memory device may include nanowire channels formed from a thin film of semiconductor material overlying a surface on a substrate connecting the source and drain of the memory device. By nanowire channel is meant a conductive channel formed from a thin strip of crystalline silicon material having a maximum cross-sectional dimension of about 10 nanometers (nm) or less, and more preferably less than about 6 nm. Optionally, the channel may be formed to have a <100> surface crystal orientation with respect to the long axis of the channel.
도 17a를 참조하면, 메모리 디바이스(1700)는 기판(1706) 상의 표면을 오버라잉하거나 그 위에 있는 반도체 재료의 층 또는 박막으로 형성되며, 메모리 디바이스의 소스(1708) 및 드레인(1710)을 접속시키는 수평 나노와이어 채널(1702)을 포함한다. 도시된 실시예에서, 디바이스는 나노와이어 채널(1702)이 디바이스의 게이트(1712)에 의해 모든 측면들 상에 인클로징되는 게이트-올-어라운드(gate-all-around: GAA) 구조를 갖는다. (소스로부터 드레인 방향으로 측정되는) 게이트(1712)의 두께는 디바이스의 유효 채널 길이를 결정한다.Referring to FIG. 17A, the
본 개시물에 따르면, 도 17a의 비평면 멀티게이트 메모리 디바이스(1700)는 분리 전하 트랩 영역을 포함할 수 있다. 도 17b는 분리 전하 트랩 영역을 예시하는 게이트(1712), 나노와이어 채널(1702) 및 기판(1706)의 일부분을 포함하는 도 17a의 비평면 메모리 디바이스의 일부분의 단면도이다. 도 17b를 참조하면, 게이트(1712)는 메모리 디바이스(1700)의 제어 게이트를 형성하기 위해 나노와이어 채널(1702)을 오버라잉하는 터널 산화물(1714), 분리 전하 트랩 영역, 차단 유전체(1716) 및 차단층을 오버라잉하는 게이트층(1718)을 포함한다. 게이트층(1718)은 금속 또는 도핑된 폴리실리콘을 포함할 수 있다. 분리 전하 트랩 영역은 터널 산화물(1714)에 더 가까운 질화물을 포함하는 적어도 하나의 내부 전하 트랩층(1720), 및 내부 전하 트랩층을 오버라잉하는 외부 전하 트랩층(1722)을 포함한다. 일반적으로, 외부 전하 트랩층(1722)은 실리콘-리치 산소-린 질화물층을 포함하며, 다수의 전하 트랩층들에 분배되는 다수의 전하 트랩들을 포함하는 한편, 내부 전하 트랩층(1720)은 산소-리치 질화물 또는 실리콘 산질화물을 포함하며, 그 내부의 전하 트랩들의 수를 감소시키기 위해 외부 전하 트랩층에 대해 산소-리치이다.According to this disclosure, the non-planar
도시된 바와 같은 일부 실시예들에서, 분리 전하 트랩 영역은 내부 전하 트랩층(1720)으로부터 외부 전하 트랩층(1722)을 분리하는, 산화물과 같은 유전체를 포함하는 적어도 하나의 얇은, 중간 또는 안티-터널링층(1724)을 더 포함한다. 안티-터널링층(1724)은 내부 전하 트랩층(1720)으로의 터널링으로부터의 프로그래밍 동안 외부 전하 트랩층(1722)의 경계들에서 누적하는 전자 전하의 확률을 실질적으로 감소시켜, 더 낮은 누설 전류를 발생시킨다.In some embodiments as shown, the discrete charge trap region comprises at least one thin, medium or anti- dielectric comprising an oxide, such as an oxide, that separates the outer
상술한 실시예들에 관하여, 내부 전하 트랩층(1720) 및 외부 전하 트랩층(1722) 중 어느 한 쪽 또는 둘 다는 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있으며, 예를 들어, 실리콘-리치 및 산소-리치 산질화물층을 제공하기 위해 맞춤화된 유량들에서 그리고 비율들에서 N2O/NH3 및 DCS/NH3 가스 혼합물들을 포함하는 CVD 프로세스에 의해 형성될 수 있다. 그 다음, 다중층 전하 저장 구조의 제 2 질화물층이 중간 산화물층 상에 형성된다. 외부 전하 트랩층(1722)은 내부 전하 트랩층(1720)에서와 다른 산소, 질소 및/또는 실리콘의 화학량 조성을 가지며, 또한 실리콘-리치 산소-린 최상부 질화물층을 제공하기 위해 맞춤화된 유량들에서 그리고 비율들에서 DCS/NH3 및 N2O/NH3 가스 혼합물들을 포함하는 프로세스 가스를 이용하는 CVD 프로세스에 의해 형성 또는 증착될 수 있다.With respect to the embodiments described above, either or both of the inner
산화물을 포함하는 중간 또는 안티-터널링층(1724)을 포함하는 실시예들에서, 안티-터널링층은 라디칼 산화를 이용하여 선택된 깊이까지, 내부 전하 트랩층(1720)의 산화에 의해 형성될 수 있다. 라디칼 산화는 예를 들어, 단일 웨이퍼 툴을 이용하여 1000-1100℃, 또는 배치 리액터 툴을 이용하여 800-900℃의 온도에서 수행될 수 있다. H2 및 O2 가스들의 혼합물은 단일 웨이퍼 툴을 이용하여 1-2 분, 또는 배치 프로세스를 이용하여 30분 - 1 시간의 시간 동안, 단일 증기 툴을 이용하여 10-15 Tor 또는 배치 프로세스의 경우 300-500 Tor의 압력에서 사용될 수 있다.In embodiments comprising an intermediate or
마지막으로, 차단 유전체(1716)가 산화물을 포함하는 실시예들에서, 산화물은 임의의 적합한 수단에 의해 형성되거나 증착될 수 있다. 일 실시예에서 차단 유전체(1716)의 산화물은 HTO CVD 프로세스에 증착되는 고온 산화물이다. 대안적으로, 차단 유전체(1716) 또는 차단 산화물층은 열적으로 성장될 수 있지만, 본 실시예에서 차단 산화물층을 열적으로 성장시키는 프로세스 동안 최상부 질화물의 일부가 효과적으로 소모되거나 산화됨에 따라 외부 전하 트랩층(1722)의 두께가 조정되거나 증가될 수 있음이 인식될 것이다.Finally, in embodiments where the blocking dielectric 1716 comprises an oxide, the oxide may be formed or deposited by any suitable means. In one embodiment, the oxide of the blocking dielectric 1716 is a high temperature oxide deposited in an HTO CVD process. Alternatively, the blocking dielectric 1716 or blocking oxide layer may be thermally grown, but in this embodiment an external charge trap layer as some of the top nitride is effectively consumed or oxidized during the process of thermally growing the blocking oxide layer. It will be appreciated that the thickness of 1722 may be adjusted or increased.
내부 전하 트랩층(1720)에 대한 적합한 두께는 약 30Å 내지 약 80Å일 수 있으며(일부 변화가 허용되며, 예를 들어, ±10 A), 그 중 약 5-20Å은 안티-터널링층(1724)을 형성하기 위해 라디컬 산화에 의해 소모될 수 있다. 외부 전하 트랩층(1722)에 대한 적합한 두께는 적어도 30Å일 수 있다. 특정 실시예들에서, 외부 전하 트랩층(1722)은 최대 170Å 두께로 형성될 수 있으며, 그 중 30-70Å은 차단 유전체(1716)를 형성하기 위해 라디컬 산화에 의해 소모될 수 있다. 내부 전하 트랩층(1720) 및 외부 전하 트랩층(1722) 사이의 두께들의 비는 비록 다른 비들이 또한 가능할 수 있더라도, 일부 실시예들에서 대략 1:1이다.Suitable thicknesses for the internal
다른 실시예들에서, 외부 전하 트랩층(1722) 및 차단 유전체(1716) 중 어느 한 쪽 또는 둘 다는 고유전율 유전체를 포함할 수 있다. 적합한 고유전율 유전체들은 HfSiON, HfSiO 또는 HfO와 같은 하프늄 기반된 재료들, ZrSiON, ZrSiO 또는 ZrO와 같은 지르코늄 기반된 재료, 및 Y2O3와 같은 이트륨 기반된 재료를 포함한다.In other embodiments, either or both of the external
도 17c는 비트-코스트(Bit-Cost) 스케일러블(Scalable) 또는 BiCS 아키텍처(1726)에 배열되는 도 17a의 비평면 멀티게이트 디바이스들(1700)의 수직 스트링의 단면도를 도시한다. 아키텍처(1726)는 비평면 멀티게이트 디바이스들(1700)의 수직 스트링 또는 스택으로 이루어지며, 각 디바이스 또는 셀은 기판(1706)을 오버라잉하며, 메모리 디바이스의 소스 및 드레인(본 도면에 도시되지 않음)을 접속하며, 나노와이어 채널(1702)이 게이트(1712)에 의해 모든 측면들 상에 인클로징되는 게이트-올-어라운드(GAA) 구조를 갖는 채널(1702)을 포함한다. BiCS 아키텍처는 층들의 단순한 스택킹에 비교하여 임계적인 리소그래피 단계들의 수를 감소시키며, 이는 메모리 비트 당 감소된 비용을 발생시킨다.FIG. 17C shows a cross sectional view of the vertical string of the non-planar
다른 실시예에서, 메모리 디바이스는 기판상의 다수의 전도, 반도체 층들 위에 또는 그 층들로부터 돌출하는 반도체 재료로 형성되는 수직 나노와이어 채널을 포함하는 비평면 디바이스이거나 그 디바이스를 포함한다. 도 18a에서 컷어웨이(cut-away)로 도시되는 본 실시예의 일 버전에서, 메모리 디바이스(1800)는 디바이스의 소스(1804) 및 드레인(1806)을 접속시키는 반도체 재료의 실린더에 형성되는 수직 나노와이어 채널(1802)을 포함한다. 채널(1802)은 메모리 디바이스(1800)의 제어 게이트를 형성하기 위해 터널 산화물(1808), 전하 트랩 영역(1810), 차단층(1812) 및 차단층을 오버라잉하는 게이트층(1814)에 의해 둘러싸인다. 채널(1802)은 반도체 재료의 실질적으로 솔리드 실린더의 외부 층에 환형(annular) 영역을 포함할 수 있거나, 유전체 필러(filler) 재료의 실린더 위에 형성되는 환형 층을 포함할 수 있다. 상술한 수평 나노와이어들에 관하여, 채널(1802)은 단결정 채널을 형성하기 위해 폴리실리콘 또는 재결정화된 폴리실리콘을 포함할 수 있다. 선택적으로, 채널(1802)이 결정 실리콘을 포함하는 경우에, 채널은 채널의 장축에 대해 <100> 표면 결정 배향을 갖도록 형성될 수 있다.In another embodiment, the memory device is or includes a non-planar device that includes a vertical nanowire channel formed of a semiconductor material protruding over or from the plurality of conductive, semiconductor layers on a substrate. In one version of this embodiment, shown as cut-away in FIG. 18A, the
도 18b에 도시된 바와 같은 일부 실시예들에서, 전하 트랩 영역(1810)은 터널 산화물(1808)에 가장 가까운 적어도 제 1 또는 내부 전하 트랩층(1816) 및 제 2 또는 외부 전하 트랩층(1818)을 포함하는 분리 전하 트랩 영역일 수 있다. 선택적으로, 제 1 및 제 2 전하 트랩층들은 중간 산화물 또는 안티-터널링층(1820)에 의해 분리될 수 있다.In some embodiments as shown in FIG. 18B, the
상술한 실시예들에 관하여, 제 1 전하 트랩층(1816) 및 제 2 전하 트랩층(1818) 중 어느 한 쪽 또는 둘 다는 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있으며, 예를 들어, 실리콘-리치 및 산소-리치 산질화물층을 제공하기 위해 맞춤화된 유량들에서 그리고 비율들에서 N2O/NH3 및 DCS/NH3 가스 혼합물들을 포함하는 CVD 프로세스에 의해 형성될 수 있다.With respect to the embodiments described above, either or both of the first
마지막으로, 제 2 전하 트랩층(1818) 및 차단층(1812) 중 어느 한 쪽 또는 둘 다는 HfSiON, HfSiO, HfO, ZrSiON, ZrSiO, ZrO 또는 Y2O3와 같은 고유전율 유전체를 포함할 수 있다.Finally, either or both of second
제 1 전하 트랩층(1816)을 위한 적합한 두께는 약 30Å 내지 약 80Å일 수 있으며(일부 변화가 허용되며, 예를 들어, ±10 A), 그 중 약 5-20Å은 안티-터널링층(1820)을 형성하기 위해 라디컬 산화에 의해 소모될 수 있다. 제 2 전하 트랩층(1818)에 대한 적합한 두께는 적어도 30Å일 수 있으며, 그리고 차단 유전체(1812)를 위한 적합한 두께는 약 30-70Å일 수 있다.Suitable thicknesses for the first
도 18a의 메모리 디바이스(1800)는 게이트 제 1 또는 게이트 최종 방식을 이용하여 이루어질 수 있다. 도 19a-f는 도 18a의 비평면 멀티게이트 디바이스를 제조하기 위한 게이트 제 1 방식을 도시한다. 도 20a-f는 도 18a의 비평면 멀티게이트 디바이스를 제조하기 위한 게이트 최종 방식을 도시한다.The
도 19a를 참조하면, 게이트 제 1 방식에서 차단 산화물과 같은 제 1 또는 하부 유전체층(1902)이 기판(1906)에서의 소스 또는 드레인과 같은 제 1의, 도핑된 확산 영역(1904) 위에 형성된다. 게이트층(1908)은 디바이스의 제어 게이트를 형성하기 위해 제 1 유전체층(1902) 위에 증착되며, 제 2 또는 상부 유전체층(1910)이 그 위에 형성된다. 상술한 실시예들에 관하여, 제 1 및 제 2 유전체층들(1902, 1910)이 CVD, 라디컬 산화에 의해 증착될 수 있거나 기판 또는 하부 층의 일부분의 산화에 의해 형성될 수 있다. 게이트층(1908)은 CVD에 의해 증착되는 금속 증착된 또는 도핑된 폴리실리콘을 포함할 수 있다. 일반적으로 게이트층(1908)의 두께는 약 40 - 50Å이며, 제 1 및 제 2 유전체층들(1902, 1910)은 약 20 - 80Å이다.Referring to FIG. 19A, a first or
도 19b를 참조하면, 제 1 개구부(1912)는 오버라잉 게이트층(1908), 및 제 1 및 제 2 유전체층들(1902, 1910)을 통해 기판(1906)에서의 확산 영역(1904)에 에칭된다. 다음으로, 터널링 산화물(1914), 전하 트랩 영역(1916) 및 차단 유전체(1918)의 층들이 개구부에 순차적으로 증착되며 그리고 상부 유전체층(1910)의 표면은 도 19c에 도시되는 중간 구조를 산출하기 위해 평탄화한다.Referring to FIG. 19B, the
도시되지 않더라도, 상술한 실시예들에서와 같이 전하 트랩 영역(1916)은 터널 산화물(1914)에 더 가까운 적어도 하나의 하부 또는 바닥 전하 트랩층을 포함하는 분리 전하 트랩 영역, 및 바닥 전하 트랩층을 오버라잉하는 상부 또는 최상부 전하 트랩층을 포함할 수 있음이 이해될 것이다. 일반적으로, 최상부 전하 트랩층은 실리콘-리치 산소-린 질화물층을 포함하며, 그리고 다수의 전하 트랩층들에 분배되는 다수의 전하 트랩들을 포함하는 한편, 바닥 전하 트랩층은 산소-리치 질화물 또는 실리콘 산질화물을 포함하며, 그 내부의 전하 트랩들의 수를 감소시키기 위해 최상부 전하 트랩층에 대해 산소-리치이다. 일부 실시예들에서, 분리 전하 트랩 영역(1916)은 바닥 전하 트랩층으로부터 최상부 전하 트랩층을 분리하는, 산화물과 같은 유전체를 포함하는 적어도 하나의 얇은, 중간 또는 안티-터널링층을 더 포함한다.Although not shown, as in the embodiments described above, the
다음으로, 제 2 또는 채널 개구부(1920)는 도 19d에서 터널링 산화물(1914), 전하 트랩 영역(1916) 및 차단 유전체(1918)를 통해 이방성으로 에칭된다. 도 19e를 참조하면, 반도체 재료(1922)가 그 내부에 수직 채널(1924)을 형성하기 위해 채널 개구부에 증착된다. 수직 채널(1924)은 반도체 재료의 실질적으로 솔리드 실린더의 외부 층에서의 환형 영역을 포함할 수 있거나, 도 19e에 도시된 바와 같이, 유전체 필러 재료(1926)의 실린더를 둘러싸는 별개의, 층 반도체 재료(1922)를 포함할 수 있다.Second or
도 19f를 참조하면, 상부 유전체층(1910)의 표면이 평탄화되며 그리고 그 내부에 형성되는, 소스 또는 드레인과 같은 제 2의, 도핑된 확산 영역(1930)을 포함하는 반도체 재료(1928)의 층이 도시된 디바이스를 형성하기 위해 상부 유전체층 위에 증착된다.With reference to FIG. 19F, a layer of
도 20a를 참조하면, 게이트 최종 방식에서 산화물과 같은 유전체층(2002)은 기판(2006) 상의 표면 상에 희생층(2004) 위에 형성되며, 유전체 및 희생층들을 통해 에칭되는 개구부 및 수직 채널(2008)이 그 내부에 형성된다. 상술한 실시예들에 관하여, 수직 채널(2008)은 다결정 또는 단결정 실리콘과 같은 반도체 재료(2010)의 실질적으로 솔리드 실린더의 외부 층에 환형 영역을 포함할 수 있거나, 유전체 필러 재료(도시되지 않음)의 실린더를 둘러싸는 별개의, 층 반도체 재료를 포함할 수 있다. 유전체층(2002)은 오버라잉 전기적 능동 층 또는 다른 메모리 디바이스로부터 메모리 디바이스(1800)의 후속적으로 형성된 게이트층을 전기적으로 격리할 수 있는, 실리콘 산화물과 같은 임의의 적합한 유전체 재료를 포함할 수 있다. 희생층(2004)은 유전체층(2002), 기판(2006) 및 수직 채널(2008)의 재료에 비해 높은 선택성으로 에칭될 수 있거나 제거될 수 있는 임의의 적합한 재료를 포함할 수 있다.Referring to FIG. 20A, in the gate final scheme, a
도 20b를 참조하면, 제 2 개구부(2012)는 유전체 및 희생층들(2002, 2004)을 통해 기판(1906)까지 에칭되며, 희생층(2004)은 에칭 또는 제거된다. 희생층(2004)은 유전체층(2002), 기판(2006) 및 수직 채널(2008)의 재료에 비해 높은 선택성으로 에칭될 수 있거나 제거될 수 있는 임의의 적합한 재료를 포함할 수 있다. 일 실시예에서 희생층(2004)은 버퍼링된 산화물 에칭(Buffered Oxide Etch: BOE 에칭)에 의해 제거될 수 있는 것을 포함한다.Referring to FIG. 20B, the
도 20c 및 20d를 참조하면, 터널링 산화물(2014), 전하 트랩 영역(2016) 및 차단 유전체(2018)의 층들이 개구부에 순차적으로 증착되며 그리고 유전체층(2002)의 표면은 도 20c에 도시되는 중간 구조를 산출하기 위해 평탄화한다. 도 20d에 도시된 것과 같은 일부 실시예들에서, 전하 트랩 영역(2016)은 터널 산화물(2014)에 가장 가까운 적어도 제 1 또는 내부 전하 트랩층(2016a), 및 제 2 또는 외부 전하 트랩층(2016b)을 포함하는 분리 전하 트랩 영역일 수 있다. 선택적으로, 제 1 및 제 2 전하 트랩층들은 중간 산화물 또는 안티-터널링층(2020)에 의해 분리될 수 있다.20C and 20D, the layers of
다음으로, 게이트층(2022)이 제 2 개구부(2012)로 증착되며 도 20e에 예시되는 중간 구조를 산출하기 위해 상부 유전체층(2002)의 표면이 평탄화된다. 상술한 실시예들에 관하여, 게이트층(2022)은 금속 증착된 또는 도핑된 폴리실리콘을 포함할 수 있다. 마지막으로, 개구부(2024)는 별개의 메모리 디바이스들(2026)의 제어 게이트를 형성하기 위해 게이트층(2022)을 통해 에칭된다.Next, a
따라서, 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 방법이 개시되었다. 본 발명의 실시예에 따르면, 클러스터 툴의 제 1 프로세스 챔버에서 제 1 유전체층을 형성하기 위해 기판이 제 1 라디칼 산화 프로세스를 겪는다. 그 다음, 클러스터 툴의 제 2 프로세스 챔버에서 제 1 유전체층 위에 전하 트랩층이 증착될 수 있다. 그 다음, 일 실시예에서, 클러스터 툴의 제 1 프로세스 챔버에서 전하 트랩층의 일부를 산화시킴으로써, 전하 트랩층 위에 제 2 유전체층을 형성하기 위해 전하 트랩층은 제 2 라디칼 산화 프로세스를 겪는다. 산화물-질화물-산화물(ONO) 스택의 모든 층들을 클러스터 툴에서 형성함으로서, 각각의 층들 사이에서 계면 손상이 감소될 수 있다. 따라서, 본 발명의 실시예에 따르면, ONO 스택의 층들 사이의 깨끗한 계면을 보존하기 위해 ONO 스택은 클러스터 툴 내의 단일 패스에서 제조된다. 특정한 실시예에서, 클러스터 툴은 단일 웨이퍼 클러스터 툴이다.Thus, a method for manufacturing a nonvolatile charge trap memory device has been disclosed. According to an embodiment of the invention, the substrate undergoes a first radical oxidation process to form the first dielectric layer in the first process chamber of the cluster tool. A charge trap layer may then be deposited over the first dielectric layer in the second process chamber of the cluster tool. Then, in one embodiment, the charge trap layer undergoes a second radical oxidation process to oxidize a portion of the charge trap layer in the first process chamber of the cluster tool to form a second dielectric layer over the charge trap layer. By forming all layers of the oxide-nitride-oxide (ONO) stack in the cluster tool, interfacial damage between each layer can be reduced. Thus, in accordance with an embodiment of the present invention, the ONO stack is fabricated in a single pass in the cluster tool to preserve clean interfaces between the layers of the ONO stack. In a particular embodiment, the cluster tool is a single wafer cluster tool.
Claims (20)
기판에 형성된 상기 메모리 디바이스의 소스 및 드레인을 접속시키는 채널을 오버라잉(overlying)하는 터널 산화물층을 형성하기 위해 상기 기판에 제 1 산화 프로세스를 적용하는 단계 ―상기 채널은 폴리실리콘을 포함함―;
상기 터널 산화물층을 오버라잉하는 다중층 전하 저장층을 형성하는 단계 ―상기 다중층 전하 저장층은, 상기 터널 산화물층 상에서 질화물을 포함하는 산소-리치 제 1 층으로서, 상기 제 1 층의 화학량 조성에서 실질적으로 트랩이 없게 되는 상기 제 1 층, 및 상기 제 1 층 상에서 질화물을 포함하는 산소-린(lean) 제 2 층으로서, 상기 제 2 층의 화학량 조성에서 트랩이 조밀하게 되는 상기 제 2 층을 포함함―; 및
상기 제 2 층의 일부를 소모하고, 상기 다중층 전하 저장층을 오버라잉하는 고온 산화물(HTO)층을 형성하기 위해 상기 기판에 제 2 산화 프로세스를 적용하는 단계를 포함하는,
메모리 디바이스를 제조하는 방법.A method of manufacturing a memory device,
Applying a first oxidation process to the substrate to form a tunnel oxide layer overlying a channel connecting a source and a drain of the memory device formed in the substrate, the channel comprising polysilicon;
Forming a multilayer charge storage layer overlying the tunnel oxide layer, wherein the multilayer charge storage layer is an oxygen-rich first layer comprising nitride on the tunnel oxide layer, the stoichiometric composition of the first layer The first layer substantially free of traps, and an oxygen-lean second layer comprising nitride on the first layer, wherein the second layer is densely trapped in the stoichiometric composition of the second layer. Comprising; And
Applying a second oxidation process to the substrate to form a high temperature oxide (HTO) layer that consumes a portion of the second layer and overlies the multilayer charge storage layer,
A method of manufacturing a memory device.
상기 제 2 산화 프로세스는, 플라즈마 산화 프로세스를 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 1,
And the second oxidation process comprises a plasma oxidation process.
상기 채널은 재결정화된 폴리실리콘을 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 2,
And the channel comprises recrystallized polysilicon.
상기 제 2 산화 프로세스는 ISSG(In-Situ Steam Generation) 프로세스를 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 1,
Wherein the second oxidation process comprises an In-Situ Steam Generation (ISSG) process.
상기 채널은 재결정화된 폴리실리콘을 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 4, wherein
And the channel comprises recrystallized polysilicon.
상기 채널은 실리콘 나노와이어를 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 4, wherein
And the channel comprises silicon nanowires.
상기 제 1 산화 프로세스 또는 상기 제 2 산화 프로세스 중 적어도 하나는, 수소(H2) 및 산소(O2) 가스를 프로세스 챔버로 유동시키고, 상기 H2 및 O2를 열분해하기 위한 점화 이벤트없이 제 2 산질화물층의 표면에 라디칼들을 형성하여, 상기 제 2 층의 일부를 소모하고 상기 HTO층을 형성하는 것을 포함하는 라디칼 산화 프로세스인, 메모리 디바이스를 제조하는 방법.The method of claim 1,
At least one of the first oxidation process or the second oxidation process is a second without ignition event for flowing hydrogen (H 2 ) and oxygen (O 2 ) gas into the process chamber and pyrolyzing the H 2 and O 2 . A radical oxidation process comprising forming radicals on the surface of an oxynitride layer, consuming a portion of the second layer and forming the HTO layer.
상기 제 1 층은, 산화물을 포함하는 안티-터널링층에 의해 상기 제 2 층으로부터 분리되는, 메모리 디바이스를 제조하는 방법.The method of claim 1,
And wherein the first layer is separated from the second layer by an anti-tunneling layer comprising an oxide.
기판에 형성된 상기 메모리 디바이스의 소스 및 드레인을 접속시키는 채널을 오버라잉(overlying)하는 터널 산화물층을 형성하기 위해 상기 기판에 제 1 산화 프로세스를 적용하는 단계 ―상기 채널은 폴리실리콘을 포함함―;
상기 터널 산화물층을 오버라잉하는 다중층 전하 저장층을 형성하는 단계 ―상기 다중층 전하 저장층은, 상기 터널 산화물층에 더 가까운 질화물을 포함하는 제 1 층 및 질화물을 포함하는 제 2 층을 포함하고, 상기 제 1 층은, 산화물을 포함하는 안티-터널링층에 의해 상기 제 2 층으로부터 분리됨―; 및
상기 제 2 층의 일부를 소모하고, 상기 다중층 전하 저장층을 오버라잉하는 고온 산화물(HTO)층을 형성하기 위해 상기 기판에 제 2 산화 프로세스를 적용하는 단계를 포함하는,
메모리 디바이스를 제조하는 방법.A method of manufacturing a memory device,
Applying a first oxidation process to the substrate to form a tunnel oxide layer overlying a channel connecting a source and a drain of the memory device formed in the substrate, the channel comprising polysilicon;
Forming a multilayer charge storage layer overlying said tunnel oxide layer, said multilayer charge storage layer comprising a first layer comprising nitride closer to said tunnel oxide layer and a second layer comprising nitride Wherein the first layer is separated from the second layer by an anti-tunneling layer comprising an oxide; And
Applying a second oxidation process to the substrate to form a high temperature oxide (HTO) layer that consumes a portion of the second layer and overlies the multilayer charge storage layer,
A method of manufacturing a memory device.
상기 제 2 산화 프로세스는 플라즈마 산화 프로세스를 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 9,
And the second oxidation process comprises a plasma oxidation process.
상기 채널은 재결정화된 폴리실리콘을 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 10,
And the channel comprises recrystallized polysilicon.
상기 제 2 산화 프로세스는 ISSG(In-Situ Steam Generation) 프로세스를 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 9,
Wherein the second oxidation process comprises an In-Situ Steam Generation (ISSG) process.
상기 채널은 재결정화된 폴리실리콘을 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 12,
And the channel comprises recrystallized polysilicon.
상기 채널은 실리콘 나노와이어를 포함하는, 메모리 디바이스를 제조하는 방법.The method of claim 12,
And the channel comprises silicon nanowires.
상기 제 1 산화 프로세스 또는 상기 제 2 산화 프로세스 중 적어도 하나는, 수소(H2) 및 산소(O2) 가스를 프로세스 챔버로 유동시키고, 상기 H2 및 O2를 열분해하기 위한 점화 이벤트없이 제 2 산질화물층의 표면에 라디칼들을 형성하여, 상기 제 2 층의 일부를 소모하고 상기 HTO층을 형성하는 것을 포함하는 라디칼 산화 프로세스인, 메모리 디바이스를 제조하는 방법.The method of claim 9,
At least one of the first oxidation process or the second oxidation process is a second without ignition event for flowing hydrogen (H 2 ) and oxygen (O 2 ) gas into the process chamber and pyrolyzing the H 2 and O 2 . A radical oxidation process comprising forming radicals on the surface of an oxynitride layer, consuming a portion of the second layer and forming the HTO layer.
적어도 제 1 유전체층, 게이트층 및 제 2 유전체층을 포함하는 층들의 스택을 기판의 표면 상에 형성하는 단계 ―상기 게이트층은 상기 제 1 유전체층에 의해 상기 기판의 표면으로부터 분리되고, 상기 제 2 유전체층은 상기 게이트층에 의해 상기 제 1 유전체층으로부터 분리됨―;
상기 층들의 스택을 통해, 상기 기판의 표면 상에 형성된 제 1 도핑된 확산 영역까지 연장되는 개구부를 형성하는 단계;
상기 개구부의 측벽들 상에 고온 산화물(HTO)층을 형성하는 단계;
상기 HTO층의 내측 측벽들 상에 다중층 전하 저장층을 형성하는 단계 ―상기 다중층 전하 저장층은, 상기 HTO층 상의 산소-린 제 1 산질화물층으로서, 상기 제 1 산질화물층의 화학량 조성에서 트랩이 조밀하게 되는 상기 제 1 산질화물층, 및 상기 제 1 산질화물층 상의 산소-리치 제 2 산질화물층으로서, 상기 제 1 산질화물층의 화학량 조성에서 실질적으로 트랩이 없게 되는 상기 제 2 산질화물층을 포함함―;
상기 다중층 전하 저장층의 내측 측벽 상에 터널 산화물층을 형성하는 단계; 및
상기 터널 산화물층의 내측 측벽 상에 폴리실리콘을 포함하는 수직 채널을 형성하는 단계를 포함하고,
상기 수직 채널은, 상기 층들의 스택 및 상기 개구부 위에 후속적으로 형성되는 반도체 재료의 층에 형성되는 제 2 도핑된 확산 영역에 제 1 도핑된 확산 영역을 전기 커플링시키는,
메모리 디바이스를 제조하는 방법.A method of manufacturing a memory device,
Forming a stack of layers on the surface of the substrate, the stack of layers including at least a first dielectric layer, a gate layer, and a second dielectric layer, the gate layer being separated from the surface of the substrate by the first dielectric layer, the second dielectric layer being Separated from the first dielectric layer by the gate layer;
Forming an opening extending through the stack of layers to a first doped diffusion region formed on a surface of the substrate;
Forming a high temperature oxide (HTO) layer on sidewalls of the opening;
Forming a multilayer charge storage layer on inner sidewalls of the HTO layer, wherein the multilayer charge storage layer is an oxygen-lean first oxynitride layer on the HTO layer, the stoichiometric composition of the first oxynitride layer The first oxynitride layer, and the oxygen-rich second oxynitride layer on the first oxynitride layer, wherein the trap is substantially free of traps in the stoichiometric composition of the first oxynitride layer. An oxynitride layer;
Forming a tunnel oxide layer on an inner sidewall of the multilayer charge storage layer; And
Forming a vertical channel comprising polysilicon on an inner sidewall of the tunnel oxide layer,
The vertical channel electrically couples the first doped diffusion region to a second doped diffusion region formed in the stack of layers and a layer of semiconductor material subsequently formed over the opening,
A method of manufacturing a memory device.
상기 HTO층은 플라즈마 산화 프로세스에 의해 형성되는, 메모리 디바이스를 제조하는 방법.The method of claim 16,
And the HTO layer is formed by a plasma oxidation process.
상기 HTO층은 ISSG(In-Situ Steam Generation) 프로세스에 의해 형성되는, 메모리 디바이스를 제조하는 방법.The method of claim 16,
And the HTO layer is formed by an In-Situ Steam Generation (ISSG) process.
상기 제 1 산질화물층은, 산화물을 포함하는 안티-터널링층에 의해 상기 제 2 산질화물층으로부터 분리되고, 상기 HTO층은 플라즈마 산화 프로세스에 의해 형성되는, 메모리 디바이스를 제조하는 방법.The method of claim 16,
Wherein the first oxynitride layer is separated from the second oxynitride layer by an anti-tunneling layer comprising an oxide, and the HTO layer is formed by a plasma oxidation process.
상기 제 1 산질화물층은, 산화물을 포함하는 안티-터널링층에 의해 상기 제 2 산질화물층으로부터 분리되고, 상기 HTO층은 ISSG(In-Situ Steam Generation) 프로세스에 의해 형성되는, 메모리 디바이스를 제조하는 방법.The method of claim 16,
Wherein the first oxynitride layer is separated from the second oxynitride layer by an anti-tunneling layer comprising an oxide, and the HTO layer is formed by an In-Situ Steam Generation (ISSG) process. How to.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/539,458 | 2012-07-01 | ||
| US13/539,458 US8940645B2 (en) | 2007-05-25 | 2012-07-01 | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| PCT/US2013/048876 WO2014008161A1 (en) | 2012-07-01 | 2013-07-01 | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197025446A Division KR102146640B1 (en) | 2012-07-01 | 2013-07-01 | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150040807A KR20150040807A (en) | 2015-04-15 |
| KR102018278B1 true KR102018278B1 (en) | 2019-09-05 |
Family
ID=49882446
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147035340A KR102018278B1 (en) | 2012-07-01 | 2013-07-01 | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| KR1020197025446A KR102146640B1 (en) | 2012-07-01 | 2013-07-01 | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197025446A KR102146640B1 (en) | 2012-07-01 | 2013-07-01 | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
Country Status (4)
| Country | Link |
|---|---|
| KR (2) | KR102018278B1 (en) |
| CN (2) | CN109755135A (en) |
| TW (2) | TWI594327B (en) |
| WO (1) | WO2014008161A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10211217B2 (en) | 2017-06-20 | 2019-02-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| CN109148468A (en) * | 2018-09-26 | 2019-01-04 | 长江存储科技有限责任公司 | A kind of 3D nand memory |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709928B1 (en) * | 2001-07-31 | 2004-03-23 | Cypress Semiconductor Corporation | Semiconductor device having silicon-rich layer and method of manufacturing such a device |
| JP2004095918A (en) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | Semiconductor memory device and its manufacturing method |
| KR100501457B1 (en) * | 2003-02-04 | 2005-07-18 | 동부아남반도체 주식회사 | Semiconductor device hving a sononos structure for quantum trap device |
| US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
| US7405125B2 (en) | 2004-06-01 | 2008-07-29 | Macronix International Co., Ltd. | Tunnel oxynitride in flash memories |
| US7504700B2 (en) * | 2005-04-21 | 2009-03-17 | International Business Machines Corporation | Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method |
| EP1938359A2 (en) * | 2005-09-23 | 2008-07-02 | Nxp B.V. | Memory device with improved performance and method of manufacturing such a memory device |
| JP2007251132A (en) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Monos type nonvolatile memory cell, nonvolatile memory and manufacture thereof |
| TW200810116A (en) * | 2006-08-02 | 2008-02-16 | Univ Nat Sun Yat Sen | Thin film transistor device with nonvolatile memory function |
| US20080150003A1 (en) * | 2006-12-20 | 2008-06-26 | Jian Chen | Electron blocking layers for electronic devices |
| KR100877100B1 (en) * | 2007-04-16 | 2009-01-09 | 주식회사 하이닉스반도체 | Methods for manufacturing non-volatile memory device |
| US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8283261B2 (en) * | 2007-05-25 | 2012-10-09 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| KR20090036850A (en) * | 2007-10-10 | 2009-04-15 | 주식회사 하이닉스반도체 | Flash memory device and manufacturing method thereof |
| KR20090041196A (en) * | 2007-10-23 | 2009-04-28 | 삼성전자주식회사 | Nonvolatile memory device, method of fabricating the same and system incorporating the same |
| KR20090052682A (en) * | 2007-11-21 | 2009-05-26 | 삼성전자주식회사 | Non-volatile memory device, and memory card and system including the same |
| US7732891B2 (en) * | 2008-06-03 | 2010-06-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR20100000652A (en) * | 2008-06-25 | 2010-01-06 | 삼성전자주식회사 | Non-volatile memory device, and memory card and system including the same |
| CN102117810A (en) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | Charge trapping type nonvolatile memory and manufacturing method thereof |
| KR102352542B1 (en) * | 2012-03-27 | 2022-01-18 | 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 | Sonos stack with split nitride memory layer |
-
2013
- 2013-07-01 TW TW102123447A patent/TWI594327B/en active
- 2013-07-01 CN CN201811474047.6A patent/CN109755135A/en active Pending
- 2013-07-01 KR KR1020147035340A patent/KR102018278B1/en active IP Right Grant
- 2013-07-01 KR KR1020197025446A patent/KR102146640B1/en active IP Right Grant
- 2013-07-01 WO PCT/US2013/048876 patent/WO2014008161A1/en active Application Filing
- 2013-07-01 TW TW106121057A patent/TWI709174B/en active
- 2013-07-01 CN CN201380031969.9A patent/CN104781916A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI709174B (en) | 2020-11-01 |
| TW201419419A (en) | 2014-05-16 |
| CN104781916A (en) | 2015-07-15 |
| WO2014008161A1 (en) | 2014-01-09 |
| TW201737344A (en) | 2017-10-16 |
| TWI594327B (en) | 2017-08-01 |
| CN109755135A (en) | 2019-05-14 |
| KR20190108619A (en) | 2019-09-24 |
| KR20150040807A (en) | 2015-04-15 |
| KR102146640B1 (en) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593812B2 (en) | Radical oxidation process for fabricating a nonvolatile charge trap memory device | |
| US11456365B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
| US10896973B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| US10263087B2 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| CN111180525B (en) | Oxide nitride oxide stack with multiple oxynitride layers | |
| US20190319104A1 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| WO2014008166A1 (en) | Memory transistor with multiple charge storing layers | |
| KR102018278B1 (en) | Radical oxidation process for fabricating a nonvolatile charge trap memory device | |
| KR20150066512A (en) | Nonvolatile charge trap memory device having a deuterated layer in a multy-layer charge-trapping region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right |