KR102018114B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102018114B1
KR102018114B1 KR1020130007015A KR20130007015A KR102018114B1 KR 102018114 B1 KR102018114 B1 KR 102018114B1 KR 1020130007015 A KR1020130007015 A KR 1020130007015A KR 20130007015 A KR20130007015 A KR 20130007015A KR 102018114 B1 KR102018114 B1 KR 102018114B1
Authority
KR
South Korea
Prior art keywords
gate
panel
driver
clock
lines
Prior art date
Application number
KR1020130007015A
Other languages
English (en)
Other versions
KR20140094321A (ko
Inventor
김형식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130007015A priority Critical patent/KR102018114B1/ko
Publication of KR20140094321A publication Critical patent/KR20140094321A/ko
Application granted granted Critical
Publication of KR102018114B1 publication Critical patent/KR102018114B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서, 특히, GIP 방식을 이용한 일반적인 게이트 드라이버용 메인 드라이버로부터 출력되는 게이트제어신호를, 쉐어링 GIP 방식을 이용한 게이트 드라이버에서 요구되는 신호로 변환시켜 이용할 수 있는, 표시장치를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 상기 패널에 형성되어 있으며, 적어도 두 개 이상의 게이트라인들에 연결되어 있는, 게이트인패널(GIP)들로 형성되어, 상기 게이트라인들에 순차적으로 스캔신호를 공급하기 위한 게이트 드라이버; 상기 데이터라인들로 데이터전압을 출력하며, 게이트제어신호를 출력하기 위한 메인 드라이버; 및 상기 게이트제어신호를 이용해, 상기 게이트 드라이버에서 이용될 게이트인패널 게이트클럭들 및 선택신호들을 생성하여, 상기 게이트 드라이버로 출력하기 위한 변환부를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로서, 특히, 게이트인패널(GIP) 방식으로 구동되는 표시장치에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Electro Luminescence Display) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.
평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
표시장치들 중에서, 유기발광표시장치(Organic Light Emitting Display Device)는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
도 1은 종래의 게이트 드라이버의 구성을 나타낸 예시도로서, 특히, 쉐어링 게이트인패널 방식을 이용하고 있는 게이트 드라이버의 구성을 나타낸 예시도이다. 도 2는 종래의 게이트 드라이버에 적용되는 다양한 신호들의 파형을 나타낸 예시도로서, (a)는 종래의 일반적인 게이트 드라이버에 적용되는 신호들의 파형을 나타내고 있으며, (b)는 도 1에 도시된 쉐어링 게이트인패널 방식의 게이트 드라이버에 적용되는 신호들의 파형을 나타내고 있다.
모바일(Mobile) 제품의 디자인(Design) 경쟁력 강화를 위해 네로우 베젤(Narrow Bezel)에 대한 요구가 지속적으로 증가하고 있으며, 이러한 네로우 베젤을 구현하기 위해, 하나의 게이트인패널(GIP)에서 2개 이상의 게이트 라인을 구동하는 쉐어링 케이트 인 패널(Gate In Panel : GIP)(이하, 간단히 'GIP'라 함) 방식을 이용한 게이트 드라이버가 개발되고 있다.
쉐어링 GIP 방식을 이용한 게이트 드라이버(10)는, 예를 들어, 도 1에 도시된 바와 같이, 다른 구성요소들과 함께 패널에 직접 형성되는 복수의 GIP(11)들을 포함하고 있으며, 상기 복수의 GIP(11)들 각각은, 두 개의 게이트라인으로 스캔신호(Gate Out)를 출력하고 있다.
따라서, 1080개의 게이트라인이 패널에 형성되어 있는 경우, 상기 게이트 드라이버(10)는, 540개의 GIP(11)들로 구성된다.
한편, 쉐어링 GIP 방식을 이용한 게이트 드라이버(10)는, GIP 방식을 이용한 종래의 일반적인 게이트 드라이버와는 다른 형태의 신호들을 이용하고 있다.
예를 들어, GIP 방식을 이용한 종래의 일반적인 게이트 드라이버는, 도 2의 (a)에 도시된 바와 같이, 순차적으로 출력되는 4개의 게이트클럭(GCLK1 내지 GCLK4)들을 이용하고 있다.
그러나, 쉐어링 GIP 방식을 이용한 게이트 드라이버는, 도 2의 (b)에 도시된 바와 같이, 두 개의 게이트클럭(GCLK1, GCLK2) 및 두 개의 선택신호(SEL1, SEL2)를 이용하고 있다.
쉐어링 GIP 방식을 이용한 게이트 드라이버에 적용되는 상기 두 개의 게이트클럭들과 상기 두 개의 선택신호들은, GIP 방식을 이용한 일반적인 게이트 드라이버에 적용되는 상기 네 개의 게이트클럭과는 그 형태가 전혀 다르다.
즉, 쉐어링 GIP 방식을 이용한 게이트 드라이버는 쉐어링 트랜지스터를 구동하기 위해 선택신호(SEL1, SEL2)들을 필요로 한다. 또한, 두 개의 게이트클럭(GCL1, GCL2)들 각각의 펄스폭은, 공유되는 게이트라인 수에 대응되는 수평기간에 대응하도록 형성된다. 예를 들어, 도 1에 도시된 바와 같이, 하나의 GIP가 두 개의 게이트라인들을 공유하도록 형성되어 있는 게이트 드라이버에 적용되는 두 개의 게이트클럭들 각각의 펄스폭은, 도 2의 (b)에 도시된 바와 같이, 두 개의 수평기간에 대응되는 크기를 가지고 있다.
한편, 상기한 바와 같이, 쉐어링 GIP 방식을 이용한 게이트 드라이버는, GIP 방식을 이용한 일반적인 게이트 드라이버에 적용되는 게이트클럭들과는 다른 형태의 게이트클럭들 및 선택신호들을 이용하고 있기 때문에, 쉐어링 GIP 방식을 이용한 게이트 드라이버를 이용하기 위해서는, 상기한 바와 같은 형태의 게이트클럭들 및 선택신호들을 출력할 수 있는, 새로운 형태의 메인 드라이버가 개발되어야 한다.
이로 인해, 표시장치의 개발 기간이 지연되고 있으며, 표시장치의 제조단가도 상승하고 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, GIP 방식을 이용한 일반적인 게이트 드라이버용 메인 드라이버로부터 출력되는 게이트제어신호를, 쉐어링 GIP 방식을 이용한 게이트 드라이버에서 요구되는 신호로 변환시켜 이용할 수 있는, 표시장치를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 상기 패널에 형성되어 있으며, 적어도 두 개 이상의 게이트라인들에 연결되어 있는, 게이트인패널(GIP)들로 형성되어, 상기 게이트라인들에 순차적으로 스캔신호를 공급하기 위한 게이트 드라이버; 상기 데이터라인들로 데이터전압을 출력하며, 게이트제어신호를 출력하기 위한 메인 드라이버; 및 상기 게이트제어신호를 이용해, 상기 게이트 드라이버에서 이용될 게이트인패널 게이트클럭들 및 선택신호들을 생성하여, 상기 게이트 드라이버로 출력하기 위한 변환부를 포함한다.
본 발명에 의하면, 쉐어링 GIP 방식을 이용한 게이트 드라이버를 위해 새로운 메인 드라이버가 개발될 필요가 없기 때문에, 비용이 절감될 수 있으며 표시장치의 개발기간이 단축될 수 있다.
또한, 본 발명에 의하면, GIP 방식을 이용한 일반적인 게이트 드라이버용 메인 드라이버로부터 출력되는 클럭신호들을, 쉐어링 GIP 방식을 이용한 게이트 드라이버에서 요구되는 신호들로 변환시키기 위한 변환부가, 패널 내에 형성될 수 있기 때문에, 추가적인 비용이 요구되지 않는다.
도 1은 종래의 게이트 드라이버의 구성을 나타낸 예시도.
도 2는 종래의 게이트 드라이버에 적용되는 다양한 신호들의 파형을 나타낸 예시도.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면.
도 4는 본 발명에 따른 표시장치에 적용되는 메인 드라이버와, 변환부와 게이트 드라이버의 구성을 나타낸 예시도.
도 5는 본 발명에 따른 표시장치에 적용되는 다양한 파형들을 나타낸 예시도.
도 6은 본 발명에 따른 표시장치에 적용되는 게이트인패널의 구성 및 상기 게이트인패널에서 출력되는 스캔신호의 파형을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명은 액정표시장치 및 유기발광다이오드와 같은 표시장치에 모두 적용될 수 있다. 이하에서는, 설명의 편의상, 액정표시장치를 일예로 하여 본 발명이 설명된다.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면이고, 도 4는 본 발명에 따른 표시장치에 적용되는 메인 드라이버와, 변환부와 게이트 드라이버의 구성을 나타낸 예시도이며, 도 5는 본 발명에 따른 표시장치에 적용되는 다양한 파형들을 나타낸 예시도이다.
본 발명에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 게이트라인들(GL1 내지 GLg)과 데이터라인들(DL1 내지 DLd)의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널(100), 상기 패널(100)에 형성되어 있으며, 적어도 두 개 이상의 게이트라인들에 연결되어 있는, 게이트인패널(GIP)(210)들로 형성되어, 상기 게이트라인들에 순차적으로 스캔신호를 공급하기 위한 게이트 드라이버(200), 상기 데이터라인들로 데이터전압을 출력하며, 게이트제어신호를 출력하기 위한 메인 드라이버(500) 및 상기 게이트제어신호를 이용해, 상기 게이트 드라이버(200)에서 이용될 게이트인패널 게이트클럭들 및 선택신호들을 생성하여, 상기 게이트 드라이버(200)로 출력하기 위한 변환부(600)를 포함한다.
우선, 상기 패널(100)은 표시영역(110)에 형성된 상기 게이트라인들(GL1 내지 GLg)과 상기 데이터라인들(DL1 내지 DLd)의 교차로 정의되는 영역마다 형성된 픽셀들을 포함하며, 상기 픽셀들 각각에는 박막트랜지스터(TFT)와 픽셀전극이 형성되어 있다.
상기 박막트랜지스터(TFT)는 상기 게이트라인으로부터 공급되는 스캔신호에 응답하여, 상기 데이터라인으로부터 공급된 데이터전압을 상기 픽셀전극에 공급한다. 상기 픽셀전극이 상기 데이터전압에 응답하여 공통전극과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율이 조절된다.
본 발명에 적용되는 패널의 액정모드는, TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
다음, 상기 메인 드라이버(500)는, 상기 데이터라인들로 데이터전압을 출력하며, 게이트제어신호를 출력하기 위한 것으로서, 집적회로(IC)로 형성되어, 상기 액정패널(100)의 비표시영역에 장착될 수 있다.
상기 메인 드라이버(500)는, 상기 데이터전압을 출력하기 위한 데이터 드라이버의 기능 및 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호와 상기 게이트 제어신호를 출력하기 위한 타이밍 컨트롤러로 구성될 수 있다.
상기 데이터 드라이버는, 상기 타이밍 컨트롤러로부터 전송되어온 디지털 영상데이터를 데이터전압으로 변환하여 상기 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터전압을 상기 데이터라인들에 공급한다.
상기 데이터 드라이버는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터전압으로 변환시킨 후 상기 데이터라인으로 출력시킨다. 이를 위해, 상기 데이터 드라이버는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터 전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터전압으로 변환하여 상기 데이터라인들로 출력한다. 이 경우, 상기 감마전압 발생부는 상기 입력전압(Vdd)을 이용하여 상기 영상데이터를 상기 데이터전압으로 변환시킨다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스출력인에이블신호(SOE)에 따라, 상기 패널의 데이터라인(DL)들로 출력한다.
상기 타이밍 컨트롤러는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다.
즉, 상기 타이밍 컨트롤러는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 드라이버를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 데이터 드라이버와 상기 게이트 드라이버로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다.
상기 제어신호 생성부에서 발생되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
상기 제어신호 생성부에서 발생되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트클럭(GCLK) 등이 있다.
특히, 상기 제어신호 생성부에서 발생되는 게이트클럭(GCLK)들은, 도 4에 도시된 바와 같이, 상기 변환부(600)에서 게이트인패널 게이트클럭(GCLK A, GCLK B) 및 선택신호(SEL1, SEL2)로 변환된다. 상기 변환부(600)에서 변환된 상기 게이트인패널 게이트클럭(GCLK A, GCLK B) 및 선택신호(SEL1, SEL2)들은, 게이트 드라이버(200)를 형성하는 각각의 게이트인패널(GIP)로 입력되어, 스캔신호를 생성하는데 이용된다.
상기 제어신호 생성부에서 발생되는 게이트클럭(GCLK)들은, 도 5에 도시된 바와 같이, 순차적으로 출력된다. 또한, 상기 게이트클럭의 펄스폭은, 데이터전압이 데이터라인으로 출력되는 기간인 1수평기간에 대응된다.
상기 게이트 드라이버(200)를 형성하는 각각의 게이트인패널(GIP)이, 두 개의 게이트라인들과 연결되어, 두 개의 게이트라인들에 순차적으로 스캔신호를 출력하도록 구성된 경우, 상기 게이트클럭(GCKL)들의 숫자는 네 개가 될 수 있다.
그러나, 상기 게이트클럭의 숫자가 네 개로 한정되는 것은 아니다. 즉, 상기 게이트클럭들의 숫자는 상기 게이트인패널(GIP)(210)의 구조 및 상기 게이트인패널(210)에 연결되어 있는 게이트라인들의 숫자 등에 의해 다양하게 설정될 수 있다. 이하에서는, 설명의 편의상, 상기 메인 드라이버(500)가 네 개의 게이트클럭(GCKL)들을 출력하는 경우를 일예로 하여 본 발명이 설명된다.
한편, 상기한 바와 같은 메인 드라이버(500)는, 종래의 게이트인패널(GIP) 방식을 이용한 일반적인 게이트 드라이버를 위해 이용되던 메인 드라이버(500)가 그대로 이용될 수 있다.
즉, 본 발명에 적용되는 상기 게이트인패널(GIP)(210)들은, 적어도 두 개 이상의 게이트라인들에 연결되어 있는 쉐어링 게이트인패널로서, 적어도 두 개 이상의 스캔신호를 출력하기 위해, 종래의 게이트인패널에서 이용되던 신호들과는 다른 신호들을 이용하고 있다.
따라서, 본 발명에 적용되는 상기 게이트인패널(GIP)(210)을 구동하기 위해서는, 종래에 사용되던 메인 드라이버와는 다른 형태의 메인 드라이버가 이용되어야 한다.
그러나, 본 발명은 게이트인패널 방식을 이용한 일반적인 게이트 드라이버를 위해 이용되던 메인 드라이버를 그대로 이용하는 것을 특징으로 하고 있다. 따라서, 상기 메인 드라이버(500)에서 출력되는 게이트제어신호들 중 게이트클럭(GCLK)들은, 일반적인 게이트 드라이버를 위해 이용되던 메인 드라이버에서 출력되던 게이트클럭들과 동일한 신호들이다.
다음, 상기 게이트 드라이버(200)는, 상기 메인 드라이버(500)에서 전송되는 게이트제어신호들 및 상기 변환부를 통해 전송되어온 게이트인패널 게이트클럭들 및 선택신호들을 이용하여, 상기 게이트라인들(GL1 내지 GLg) 각각에 순차적으로 게이트온신호를 공급한다.
여기서, 상기 게이트온신호는 상기 게이트라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다.
상기 게이트 드라이버(200)는, 상기 패널(100) 내에 실장되는 게이트인패널(Gate In Panel : GIP)(210)들로 구성되어 있다.
상기 게이트인패널(GIP)(210)들 각각은, 상기 게이트인패널 게이트클럭들 및 상기 선택신호들을 이용하여, 적어도 두 개 이상의 게이트라인들에, 상기 스캔신호를 순차적으로 출력한다.
또한, 복수의 상기 게이트인패널(GIP)들은, 상기 패널에 형성되어 있는 게이트라인들에 순차적으로 스캔신호를 출력한다.
상기한 바와 같이, 적어도 두 개 이상의 게이트라인들과 연결되어 있는 게이트인패널(210)들로 구성된 게이트 드라이버(200)는, 쉐어링 게이트인패널 방식을 이용한 게이트 드라이버라 한다.
상기 게이트인패널(210)을 구동하기 위해서는, 적어도 두 개 이상의 게이트인패널 게이트클럭(GCLK) 및 적어도 두 개 이상의 선택신호가 필요하다.
상기 게이트인패널 게이트클럭들의 펄스폭은, 상기 게이트인패널에 연결되어 있는 게이트라인들의 숫자에 대응되는 수평기간들에 대응되며, 상기 선택신호들의 펄스폭은, 1수평기간에 대응된다.
마지막으로, 상기 변환부(600)는, 상기 게이트제어신호 중 특히, 게이트클럭을 이용해, 상기 게이트 드라이버(200)에서 이용될 게이트인패널 게이트클럭들 및 선택신호들을 생성하여, 상기 게이트 드라이버(200)로 출력한다.
이를 위해, 상기 변환부(600)는, 복수의 논리합 게이트(OR 게이트)로 형성될 수 있다.
상기 변환부(600)는, 도 3에 도시된 바와 같이, 상기 패널(100)의 비표시영역에 형성될 수 있다. 그러나, 상기 변환부(600)는 상기 메인 드라이버(500) 내부에 형성될 수도 있다. 후자의 경우, 상기 메인 드라이버(500)의 구성은, 게이트인패널을 위해 종래에 이용되던 메인 드라이버의 구성과 완전히 동일하지는 않다. 그러나, 종래의 메인 드라이버에 상기 변환부(600)만을 추가하여, 새로운 형태의 메인 드라이버가 간편하게 제작될 수 있다는 특징을 가지고 있다.
이하에서는, 상기 게이트인패널(210)이 두 개의 게이트라인들과 연결되어, 상기 두 개의 게이트라인들에 순차적으로 스캔신호를 공급하는 경우를 일예로 하여, 상기 변환부(600)와 상기 게이트인패널(210)의 구성이 설명된다. 즉, 쉐어링 게이트인패널 방식의 게이트 드라이버(200)에 적용되는 상기 게이트인패널(GIP)(210)은 적어도 두 개 이상의 게이트라인들과 연결되어, 상기 두 개 이상의 게이트라인들로 순차적으로 스캔신호를 출력할 수 있으나, 이하에서는 설명의 편의상, 두 개의 게이트라인들이 연결되어 있는 게이트인패널(210)을 일예로 하여 본 발명이 설명된다.
이 경우, 상기 메인 드라이버(500)는, 제1게이트클럭(GCLK1), 제2게이트클럭(GCLK2), 제3게이트클럭(GCLK3) 및 제4게이트클럭(GCLK4)을 순차적으로 출력한다.
상기 변환부(600)는, 상기 메인 드라이버(500)로부터, 상기 게이트제어신호로 입력되는 상기 네 개의 게이트클럭들(GCLK1, GCKL2, GCKL3, GCKL4)을 이용해, 두 개의 게이트인패널 게이트클럭들(GCLK A, GCKL B)과 두 개의 선택신호들(SEL1, SEL2)을 생성하여, 상기 각각의 게이트인패널(GIP)(210)로 공급한다.
이를 위해, 상기 변환부(600)는, 도 4에 도시된 바와 같이, 상기 제1게이트클럭(GCLK1)과 상기 제2게이트클럭(GCLK2)을 이용하여, 상기 게이트 드라이버(200)로 공급될 제1게이트인패널 게이트클럭(GCLK A)을 생성하기 위한 제1논리합 게이트(ORG1), 상기 제3게이트클럭(GCLK3)과 상기 제4게이트클럭(GCLK4)을 이용하여, 상기 게이트 드라이버(200)로 공급될 제2게이트인패널 게이트클럭(GCKL B)을 생성하기 위한 제2논리합 게이트(ORG2), 상기 제1게이트클럭(GCLK1)과 상기 제3게이트클럭(GCLK3)을 이용하여, 상기 게이트 드라이버(200)로 공급될 제1선택신호(SEL1)를 생성하기 위한 제3논리합 게이트(ORG3) 및 상기 제2게이트클럭(GCLK2)과 상기 제4게이트클럭(GCKL4)을 이용하여, 상기 게이트 드라이버(200)로 공급될 제2선택신호(SEL2)를 생성하기 위한 제4논리합 게이트(ORG4)를 포함한다.
상기 논리합게이트(ORG)들 각각은, 두 개의 입력신호들 중에서 어느 하나의 입력신호가 1이면 1을 출력하고, 모든 입력신호들이 0이면 0을 출력한다.
따라서, 도 5에서, 상기 제1게이트클럭(GCL1)과 상기 제2게이트클럭(GCLK2)을 입력받는 상기 제1논리합게이트(ORG1)는, 2수평기간 동안 하이신호의 제1게이트인패널 게이트클럭(GCLK A)을 출력한다.
또한, 상기 제3게이트클럭(GCLK3)과 상기 제4게이트클럭(GCLK4)을 입력받는 상기 제2논리합게이트(ORG2)는 상기 제1게이트인패널 상기 게이트클럭(GCLK A)이 로우신호로 변환될 때, 2수평기간 동안 하이신호의 제2게이트인패널 게이트클럭(GCLK B)을 출력한다.
또한, 상기 제1게이트클럭(GCLK1)과 상기 제3게이트클럭(GCLK3)을 입력받는 상기 제3논리합게이트(ORG3)는 상기 제1게이트클럭과 상기 제3게이트클럭이 하이신호일 때, 하이신호의 제1선택신호(SEL1)를 출력한다.
또한, 상기 제2게이트클럭(GCLK2)과 상기 제4게이트클럭(GCKL4)을 입력받는 상기 제4논리합게이트(ORG4)는 상기 제2게이트클럭과 상기 제4게이트클럭이 하이신호일 때, 하이신호의 제2선택신호(SEL2)를 출력한다.
이 경우, 상기 제1게이트인패널 게이트클럭(GCLK A)과 상기 제2게이트인패널 게이트클럭(GCLK B)의 펄스폭은, 2수평기간에 대응되며, 상기 제1선택신호(SEL1)와 상기 제2선택신호(SEL2)의 펄스폭은, 1수평기간에 대응된다.
즉, 도 5에 도시된 바와 같이, 상기 제1게이트클럭 내지 제4게이트클럭들(GCLK1 내지 GCLK4)은 1수평기간에 대응되는 펄스폭을 가지고 순차적으로 출력되고, 상기 제1게이트인패널 게이트클럭(GCLK A) 및 상기 제2게이트인패널 게이트클럭(GCLK B)은 2수평기간에 대응되는 펄스폭을 가지고 있으며, 상기 제1선택신호(SEL1) 및 상기 제2선택신호(SEL2)들은 1수평기간에 대응되는 펄스폭을 가지고 있다.
여기서, 상기 제1게이트인패널 게이트클럭(GCLK A)과 상기 제2게이트인패널 게이트클럭(GCLK B)은 서로 반대되는 위상을 가지고 있으며, 상기 제1선택신호(SEL1) 및 상기 제2선택신호(SEL2) 역시 서로 반대되는 위상을 가지고 있다.
도 6은 본 발명에 따른 표시장치에 적용되는 게이트인패널의 구성 및 상기 게이트인패널에서 출력되는 스캔신호의 파형을 나타낸 예시도이다.
본 발명은 상기한 바와 같이, 게이트인패널 방식을 이용한 일반적인 게이트 드라이버용 메인 드라이버(500)로부터 출력되는 게이트제어신호 중 특히 게이트클럭들을, 쉐어링 GIP 방식을 이용한 게이트 드라이버에서 요구되는 게이트인패널 게이트클럭들(GCLK A, GCLK B) 및 선택신호들(SEL1, SEL2)로 변환시켜 이용하기 위한 것으로서, 상기한 바와 같은 변환은 상기 변환부(600)에서 이루어진다.
한편, 상기 게이트인패널(GIP)(210)은 적어도 두 개 이상의 게이트라인들과 연결되어 상기 두 개 이상의 게이트라인들로, 스캔신호를 순차적으로 출력하기 위한 것으로서, 도 6에 도시된 바와 같이, 두 개의 게이트라인들과 연결되는 형태로 구성될 수 있다.
또한, 두 개의 게이트라인들과 연결되는 게이트인패널(GIP)(210)의 구성이 도 6에 도시된 형태에 한정되는 것은 아니나, 이하에서는, 설명의 편의상, 도 6에 도시된 게이트인패널(GIP)(210)을 일예로 하여 본 발명이 설명된다.
우선, 상기한 바와 같이, 메인 드라이버(500)가 네 개의 게이트클럭들(GCLK1 내지 GCLK4)을 출력하면, 상기 변환부(600)가 상기 네 개의 게이트클럭들을 이용하여, 두 개의 게이트인패널 게이트클럭들(GCLK A, GCLK B) 및 두 개의 선택신호들(SEL1, SEL2)을 출력한다.
다음, 도 6의 (a)에 도시된 바와 같은, 상기 게이트인패널(GIP)(210)로, 도 6의 (b)에 도시된 바와 같은, 하이레벨의 제1게이트인패널 게이트클럭(GCLKA) 및 제1선택신호(SEL1)가 입력되면, 제1게이트라인으로 제1스캔신호(Vout1)가 출력된다.
즉, 스타트신호(Prev)에 의해 제1트랜지스터(T1)가 턴온되면, 고전위 구동전압(VDD)이 제2트랜지스터(TSG_E)의 게이트에 인가되어, 상기 제2트랜지스터(TSG_E)가 턴온된다.
상기 제2트랜지스터(TSG_E)가 턴온되면, 하이레벨의 상기 제1선택신호(SEL1)가 제1스캔신호(Vout1)가 되어 상기 제1게이트라인으로 출력된다.
이 경우, 제2게이트인패널 게이트클럭(GCLK B)는 로우레벨이기 때문에, 제3트랜지스터(T3N)는 턴오프된다.
마지막으로, 하이레벨의 제2게이트인패널 게이트클럭(GLCK B) 및 제2선택신호(SEL2)가 입력되면, 제2게이트라인으로 제2스캔신호(Vout2)이 출력된다.
즉, 스타트신호(Prev)에 의해 제1트랜지스터(T1)가 턴온되면, 고전위 구동전압(VDD)이 제4트랜지스터(TSG_O)의 게이트에 인가되어, 상기 제4트랜지스터(TSG_O)가 턴온된다.
상기 제4트랜지스터(TSG_O)가 턴온되면, 하이레벨의 상기 제2선택신호(SEL2)가 제2스캔신호(Vout2)가 되어 상기 제2게이트라인으로 출력된다.
이 경우, 상기 제1선택신호(SEL1)는 로우레벨로 전환되어 있기 때문에, 상기 제1게이트라인으로는, 게이트로우전압이 출력된다.
본 발명에 적용되는 상기 게이트인패널(GIP)(210)의 구성 및 동작방법은, 도 6의 (a)에 도시된 구성 및 상기한 바와 같은 동작 방법에 한정되지 않고, 다양한 형태로 변경될 수 있다.
상기한 바와 같은 본 발명을 간단히 정리하면 다음과 같다.
본 발명은 쉐어링 게이트인패널(GIP) 방식으로 구동되는 게이트 드라이버(200)를 이용한 표시장치에 관한 것이다.
본 발명은 종래의 게이트인패널(GIP)을 이용한 일반적인 표시장치에 적용되던 메인 드라이버를 이용하여, 쉐어링 게이트인패널(GIP)에서 요구되는 게이트인패널 게이트클럭 및 선택신호를 생성한다는 특징을 가지고 있다.
즉, 본 발명은 종래의 메인 드라이버(500)를 통해 출력되는 게이트클럭들을 조합하여, 쉐어링 게이트인패널(GIP)(210)을 구동할 수 있는 게이트인패널 게이트클럭(GCLK A, GCLK B) 및 선택신호(SEL1, SEL2)들을 생성한다.
상기한 바와 같은 본 발명에 의하면, 종래의 표시장치에 적용되던 구성들은 전혀 변경되지 않고, 패널(100)에 상기 변환부(600)만을 형성하여, 쉐어링 게이트인패널(GIP) 방식을 이용한 표시장치가 개발될 수 있으므로, 비용상승 요인이 발생되지 않는다.
특히, 쉐어링 게이트인패널(GIP)(210)을 구동하기 위해, 별도의 메인 드라이버의 개발이 필요하지 않기 때문에, 신규 메인 드라이버 개발에 따른 개발비 절감이 가능하다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이버
500 : 메인 드라이버 600 : 변환부
210 : 게이트인패널(GIP)

Claims (10)

  1. 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널;
    상기 게이트라인들 중 적어도 두 개 이상의 게이트라인들에 연결된 복수의 게이트인패널(GIP)을 포함하는 게이트 드라이버;
    데이터전압을 상기 데이터라인들에 공급하며, 게이트제어신호를 출력하는 메인 드라이버; 및
    상기 게이트제어신호를 이용해 게이트인패널 게이트클럭들 및 선택신호들을 생성하여, 상기 게이트 드라이버에 공급하는 변환부를 포함하고,
    상기 복수의 게이트인패널(GIP) 각각은 상기 게이트인패널 게이트클럭들 및 상기 선택신호들을 기초로 적어도 두 개 이상의 스캔신호를 상기 적어도 두 개 이상의 게이트라인들에 순차적으로 공급하는, 표시장치.
  2. 제 1 항에 있어서,
    상기 게이트제어신호는 복수의 게이트클럭인, 표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 게이트인패널 게이트클럭들의 펄스폭은 상기 게이트인패널에 연결되어 있는 게이트라인들의 숫자에 대응되는 수평기간들에 대응되는, 표시장치.
  5. 제 1 항에 있어서,
    상기 선택신호들의 펄스폭은 1수평기간에 대응되는, 표시장치.
  6. 제 1 항에 있어서,
    상기 변환부는 복수의 논리합 게이트를 포함하는, 표시장치.
  7. 제 1 항에 있어서,
    상기 변환부는 상기 게이트제어신호로 입력되는 네 개의 게이트클럭들을 이용해 두 개의 게이트인패널 게이트클럭들과 두 개의 선택신호들을 생성하여, 상기 각각의 게이트인패널로 공급하는, 표시장치.
  8. 제 1 항에 있어서,
    상기 메인 드라이버는 제1게이트클럭, 제2게이트클럭, 제3게이트클럭 및 제4게이트클럭을 순차적으로 출력하며,
    상기 변환부는,
    상기 제1게이트클럭과 상기 제2게이트클럭을 이용하여, 상기 게이트 드라이버로 공급될 제1게이트인패널 게이트클럭을 생성하기 위한 제1논리합 게이트;
    상기 제3게이트클럭과 상기 제4게이트클럭을 이용하여, 상기 게이트 드라이버로 공급될 제2게이트인패널 게이트클럭을 생성하기 위한 제2논리합 게이트;
    상기 제1게이트클럭과 상기 제3게이트클럭을 이용하여, 상기 게이트 드라이버로 공급될 제1선택신호를 생성하기 위한 제3논리합 게이트; 및
    상기 제2게이트클럭과 상기 제4게이트클럭을 이용하여, 상기 게이트 드라이버로 공급될 제2선택신호를 생성하기 위한 제4논리합 게이트를 포함하는, 표시장치.
  9. 제 8 항에 있어서,
    상기 게이트 드라이버에 형성되어 있는 각각의 게이트인패널들은 두 개의 게이트라인들에 순차적으로 스캔신호를 출력하는, 표시장치.
  10. 제 9 항에 있어서,
    상기 제1게이트인패널 게이트클럭과 상기 제2게이트인패널 게이트클럭의 펄스폭은 2수평기간에 대응되며,
    상기 제1선택신호와 상기 제2선택신호의 펄스폭은 1수평기간에 대응되는, 표시장치.
KR1020130007015A 2013-01-22 2013-01-22 표시장치 KR102018114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130007015A KR102018114B1 (ko) 2013-01-22 2013-01-22 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130007015A KR102018114B1 (ko) 2013-01-22 2013-01-22 표시장치

Publications (2)

Publication Number Publication Date
KR20140094321A KR20140094321A (ko) 2014-07-30
KR102018114B1 true KR102018114B1 (ko) 2019-09-04

Family

ID=51740113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130007015A KR102018114B1 (ko) 2013-01-22 2013-01-22 표시장치

Country Status (1)

Country Link
KR (1) KR102018114B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044701A (ja) * 2009-07-24 2011-03-03 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243788B1 (ko) * 2006-06-26 2013-03-18 엘지디스플레이 주식회사 표시장치의 구동장치와 그의 구동방법
KR101307950B1 (ko) * 2006-11-30 2013-09-12 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044701A (ja) * 2009-07-24 2011-03-03 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20140094321A (ko) 2014-07-30

Similar Documents

Publication Publication Date Title
US9754529B2 (en) Gate controlling unit, gate controlling circuit, array substrate and display panel
KR102536784B1 (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
US10546520B2 (en) Gate driver and flat panel display device including the same
US9075472B2 (en) Display device having partial panels and driving method thereof
KR102120070B1 (ko) 표시장치 및 그 구동방법
US20150145758A1 (en) Display device
KR102684683B1 (ko) 평판 표시 장치
KR20140021784A (ko) 액정표시장치
KR102008778B1 (ko) 액정표시장치 및 그 구동방법
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR102019763B1 (ko) 액정표시장치 및 그 구동방법
KR102202870B1 (ko) Ｄｒｄ 방식을 이용한 표시장치
KR102175405B1 (ko) 쉬프트 레지스터
KR20150136194A (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
KR20140126131A (ko) 표시장치 및 그 구동방법
KR102018114B1 (ko) 표시장치
KR101159329B1 (ko) 액정표시장치 구동회로 및 구동방법
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR102148489B1 (ko) 표시장치의 전원 공급 장치
KR102171465B1 (ko) 표시장치
KR101981277B1 (ko) 액정표시장치 및 그 구동방법
KR102528315B1 (ko) 표시장치 및 이의 구동방법
KR102296784B1 (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
KR102110865B1 (ko) 액정표시장치 및 그 구동방법
KR101403855B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant