KR102017125B1 - Manufacturing method of photodiode - Google Patents

Manufacturing method of photodiode Download PDF

Info

Publication number
KR102017125B1
KR102017125B1 KR1020180036101A KR20180036101A KR102017125B1 KR 102017125 B1 KR102017125 B1 KR 102017125B1 KR 1020180036101 A KR1020180036101 A KR 1020180036101A KR 20180036101 A KR20180036101 A KR 20180036101A KR 102017125 B1 KR102017125 B1 KR 102017125B1
Authority
KR
South Korea
Prior art keywords
layer
type contact
contact layer
type
photoresist
Prior art date
Application number
KR1020180036101A
Other languages
Korean (ko)
Inventor
장호진
이덕진
남상승
Original Assignee
주식회사 포셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포셈 filed Critical 주식회사 포셈
Priority to KR1020180036101A priority Critical patent/KR102017125B1/en
Application granted granted Critical
Publication of KR102017125B1 publication Critical patent/KR102017125B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Abstract

The present invention discloses a method of manufacturing a photodiode. The method includes a step of injecting ions along an outer portion of a light receiving unit to form a ring-shaped insulator with a predetermined with from a p-type contact layer to a p-type clad layer, performing wet etching the p-type contact layer to an n-type contact layer for a portion corresponding to the outer region from the center of the insulator, and planarizing the etched portion. The method may reduce the parasitic capacitance of the outer portion of the light receiving unit to improve the reception sensitivity.

Description

포토다이오드의 제조방법{MANUFACTURING METHOD OF PHOTODIODE}Manufacturing method of photodiode {MANUFACTURING METHOD OF PHOTODIODE}

본 발명은 수광부의 외곽 부분을 따라 이온을 주입하여 p형 접촉층으로부터 p형 클래드층까지 소정 폭으로 링 형태의 절연체로 형성한 다음 절연체의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각한 후 식각된 부분을 평탄화하는 단계;를 포함하여 수광부의 외곽 부분의 기생 정전용량을 줄여 수신감도를 향상시킬 수 있도록 한 것을 특징으로 하는 포토다이오드의 제조방법에 관한 것이다.
The present invention forms a ring-shaped insulator with a predetermined width from the p-type contact layer to the p-type cladding layer by implanting ions along the outer portion of the light receiving unit, and then the p-type contact layer with respect to the portion corresponding to the outer region from the center of the insulator. To wet the n-type contact layer from the planarized portion after the etching; including the parasitic capacitance of the outer portion of the light receiving unit to reduce the parasitic capacitance to improve the reception sensitivity, characterized in that will be.

스마트폰, IoT(Internet of Things), 고해상도 영상 등 정보 전송량의 증가로 광통신 소자의 전송 속도의 증가가 필요하다. Increasing the amount of information transmission, such as smartphones, the Internet of Things (IoT), and high-resolution video, requires an increase in the transmission speed of optical communication devices.

신호를 수신하는 수광소자의 경우 변조 속도에 영향을 주소 요소로는 입사된 광에 의해 생성된 정공·전자의 전이속도(transit time)에 의한 영향과, PN 접합에 의한 정전용량에 의한 영향으로 구분할 수 있다. In the case of a light receiving device receiving a signal, the influence of the modulation rate can be divided into the effects of the transit time of holes and electrons generated by the incident light and the effects of capacitance due to the PN junction. Can be.

먼저, 정공·전자의 전이속도 영향 부분은 소자의 구조 설계시 요구하는 변조속도에 맞게 흡수층의 두께를 설계하여 전이속도 한계점 내에서 두께를 맞추어 줌으로써 만족시킬 수 있다. 하지만 흡수층에서 생성된 전자·정공이 전극에 빨리 도달하도록 하기 위해 흡수층의 두께를 무조건 낮추게 되면 입사된 광이 모두 흡수되지 못하는 문제가 발생하게 되므로 요구되는 변조속도와 흡수율을 고려하여 흡수층 두께를 설계해야만 한다. First, the influence of the transition rate of holes and electrons can be satisfied by designing the thickness of the absorber layer according to the modulation rate required when designing the structure of the device and matching the thickness within the transition rate limit. However, if the thickness of the absorption layer is unconditionally lowered in order for the electrons and holes generated in the absorption layer to reach the electrode quickly, the incident light cannot be absorbed. Therefore, the thickness of the absorption layer must be designed in consideration of the required modulation rate and absorption rate. do.

다음으로, 정전용량을 줄여 속도를 올리기 위해 PN 접합 면적을 줄여 정전용량을 줄이는 방법이 있다. 하지만 정전용량을 줄이기 위해 수광면적을 한계 이하로 줄이면 수광면적이 좁아져 입사되는 광을 모두 받아들이기 어려워 감도가 낮아지게 된다. Next, to reduce the capacitance, the PN junction area can be reduced to increase the speed. However, in order to reduce the capacitance, if the light receiving area is reduced below the limit, the light receiving area is narrowed, so that it is difficult to accept all the incident light, thereby decreasing the sensitivity.

일반적으로 실리카 광섬유를 이용한 장거리 광통신에는 단일모드의 광섬유가 사용되고 광을 가이드 해주는 중심부의 코어 지름이 10um 의 크기를 가지므로 광섬유에서 나오는 광을 모두 수광소자에 집광하기 위해서는 발산각을 고려하여 지름 20 um 이상으로 제작 되어야 한다. 여기에 광섬유와 소자의 광정렬 작업의 용이성을 고려한다면 지름 30 um 이상의 수광면적을 가지는 것이 바람직하다. In general, long-distance optical communication using silica optical fiber uses a single mode optical fiber and the core diameter of the guided core has a size of 10 μm. Therefore, in order to condense all the light from the optical fiber to the light-receiving device, a diameter of 20 um is considered. Should be made more than In consideration of the ease of optical alignment between the optical fiber and the device, it is preferable to have a light receiving area of 30 μm or more in diameter.

정전용량을 줄이는 또 다른 방법으로써 PN 접합 중간에 진성층의 두께를 증가시켜 공핍층의 두께를 증가시켜 주면 줄이는 방법이 있으나, 이 방법은 위의 전자·정공의 전이시간이 길어지는 문제가 있어 고속구동의 수광소자에 적용하기 어려운 문제점이 있다.
Another method to reduce the capacitance is to increase the thickness of the depletion layer by increasing the thickness of the intrinsic layer in the middle of the PN junction. However, this method has a problem that the transition time of the above electrons and holes is long. There is a problem that is difficult to apply to the drive light receiving element.

대한민국 등록특허공보 제10-1666400호(포토다이오드 및 포토다이오드 제조 방법)Republic of Korea Patent Publication No. 10-1666400 (photodiode and photodiode manufacturing method) 대한민국 등록특허공보 제10-1553817호(애벌란치 포토다이오드의 제조방법)Republic of Korea Patent Publication No. 10-1553817 (Manufacturing method of avalanche photodiode)

본 발명은 상기와 같은 문제점을 해결하기 위하여 발명된 것으로, 수광부 외곽 부분의 기생 정전용량을 최소화하여 수신감도를 향상시킬 수 있는 포토 다이오드의 제조방법을 제공하는데 그 목적이 있다.
The present invention has been invented to solve the above problems, an object of the present invention is to provide a method of manufacturing a photodiode that can improve the reception sensitivity by minimizing the parasitic capacitance of the outer portion of the light receiving unit.

삭제delete

본 발명은 버퍼층과, n형 접촉층과, n형 클래드층과, 흡수층과, p형 클래드층과, p형 접촉층이 기판위에 순차적으로 적층되어 형성되며, 신호를 수신하는 수광부가 구비되는 포토다이오드의 제조방법에 있어서, 상기 p형 접촉층을 보호할 수 있도록 p형 접촉층의 표면에 유전막을 형성하는 제1공정과; 상기 수광부의 외곽 부분에 p형 접촉층으로부터 p형 클래드층까지 링 형태의 절연체를 형성할 수 있도록 유전막의 표면에 링 형태의 제1포토레지스트를 형성한 다음 그 내부에 이온을 주입하는 제2공정과; 상기 제1포토레지스트를 제거한 다음 상기 유전막의 표면에 제2포토레지스트를 도포하여 메사패턴을 형성한 후 상기 제2포토레지스트를 제외한 부분에 대하여 표면으로부터 n형 접촉층까지 습식식각하는 제3공정과; 상기 제2포토레지스트를 제거한 다음 p형 접촉층의 금속 전극이 증착되는 부분을 형성할 수 있도록 상기 유전막의 표면에 링 형태의 제3포토레지스트를 도포하여 메사패턴을 형성한 후 제3포토레지스트를 제외한 부분에 대하여 유전막과 p형 접촉층을 식각하는 제4공정과; 상기 제3포토레지스트와 유전막을 제거한 다음 p형 클래드층으로부터 n형 접촉층에 대하여 식각된 부분의 평탄화를 실시한 다음 상부면에 SiN코팅층을 형성하는 제5공정과; 상기 SiN코팅층 위에 p형 접촉층의 금속 전극이 증착되는 부분을 제외하고 제4포토레지스트를 코팅한 다음 n형 금속 전극을 증착하는 제6공정과; 상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 제거한 다음 p형 금속 전극을 증착한 후 상기 제4포토레지스트를 제거하는 제7공정;으로 이루어지는 것을 특징으로 한다. The present invention is formed by sequentially stacking a buffer layer, an n-type contact layer, an n-type cladding layer, an absorbing layer, a p-type cladding layer, and a p-type contact layer on a substrate, and a photo-receiving unit for receiving a signal. A method of manufacturing a diode, comprising: a first step of forming a dielectric film on a surface of a p-type contact layer to protect the p-type contact layer; A second process of forming a ring-shaped first photoresist on the surface of the dielectric film to form a ring-shaped insulator from the p-type contact layer to the p-type cladding layer on the outer portion of the light receiving unit, and then implanting ions therein and; A third process of removing the first photoresist and then applying a second photoresist on the surface of the dielectric layer to form a mesa pattern, and then wet etching from the surface to the n-type contact layer except for the second photoresist; ; After removing the second photoresist, a ring-shaped third photoresist is applied to the surface of the dielectric layer to form a mesa pattern so as to form a portion where the metal electrode of the p-type contact layer is deposited. A fourth step of etching the dielectric film and the p-type contact layer with respect to the excluded portion; A fifth process of removing the third photoresist and the dielectric film, and then planarizing an etched portion of the p-type cladding layer with respect to the n-type contact layer, and then forming a SiN coating layer on an upper surface thereof; A sixth step of coating a fourth photoresist except for a portion where a metal electrode of a p-type contact layer is deposited on the SiN coating layer and then depositing an n-type metal electrode; And removing the SiN coating layer of the portion where the metal electrode of the p-type contact layer is deposited, and then depositing the p-type metal electrode, and then removing the fourth photoresist.

또한, 본 발명은 DBR층과, n형 접촉층과, 증폭층과, 전하층과, 제1변화층과, 흡수층과, 제2변화층과, p형 클래드층과, p형 접촉층을 기판위에 순차적으로 적층되어 형성되며, 신호를 수신하는 수광부가 구비되는 포토다이오드의 제조방법에 있어서, 상기 p형 접촉층을 보호할 수 있도록 p형 접촉층의 표면에 유전막(220)을 형성하는 제1공정과; 상기 수광부의 외곽 부분에 상기 p형 접촉층으로부터 p형 클래드층까지 링 형태의 절연체를 형성할 수 있도록 유전막의 표면에 링 형태의 제1포토리소그래피 패턴을 형성한 후 그 내부에 이온을 주입하는 제2공정과; 상기 제1포토리소그래피 패턴을 제거한 다음 상기 유전막의 표면에 제2포토리소그래피 패턴을 형성하여 메사패턴을 형성한 후 상기 이온을 주입하여 형성된 절연체의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각하는 제3공정과; 상기 p형 접촉층으로부터 n형 접촉층의 식각된 부분의 평탄화 공정을 실시하는 제4공정과; 상부면에 SiN코팅층을 형성한 다음 상기 SiN코팅층을 보호하기 위한 제3포토리소그래피 패턴을 형성한 후 n형 접촉층 상에 n형 금속을 증착하는 제5공정과; 상기 제3포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제4포토리소그래피 패턴을 형성한 후 상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 식각하는 제6공정과; 상기 제4포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제5포토리소그래피 패턴을 형성한 후 p형 금속과 패드 메탈을 증착하는 제7공정;으로 이루어지는 것을 특징으로 한다. The present invention also provides a substrate comprising a DBR layer, an n-type contact layer, an amplification layer, a charge layer, a first change layer, an absorber layer, a second change layer, a p-type clad layer, and a p-type contact layer. In the method of manufacturing a photodiode is formed by sequentially stacked on top, the light receiving unit for receiving a signal, the first method of forming a dielectric film 220 on the surface of the p-type contact layer to protect the p-type contact layer Process; After forming a ring-shaped first photolithography pattern on the surface of the dielectric film to form a ring-shaped insulator from the p-type contact layer to the p-type cladding layer on the outer portion of the light receiving portion and implanting ions therein 2 step; After removing the first photolithography pattern, a second photolithography pattern is formed on the surface of the dielectric layer to form a mesa pattern, and then a p-type contact layer is formed on the portion corresponding to the outer region from the center of the insulator formed by implanting the ions. A third step of wet etching from to the n-type contact layer; A fourth step of performing a planarization process of the etched portion of the n-type contact layer from the p-type contact layer; Forming a SiN coating layer on an upper surface, forming a third photolithography pattern for protecting the SiN coating layer, and then depositing n-type metal on the n-type contact layer; Removing the third photolithography pattern, forming a fourth photolithography pattern on the surface of the SiN coating layer, and then etching the SiN coating layer of the portion where the metal electrode of the p-type contact layer is deposited; And removing a fourth photolithography pattern, and then forming a fifth photolithography pattern on the surface of the SiN coating layer, and depositing a p-type metal and a pad metal.

또한, 본 발명에 따른 상기 제2공정에서 주입되는 이온은 수소이온, 중수소이온, 붕소이온 또는 산소이온 중에서 선택된 하나를 사용하되, 주입시 입사에너지는 10keV ~ 300keV이고, 도즈량은 5x1013dose/cm2~5x1014dose/cm2인 것을 특징으로 한다.
In addition, the ion implanted in the second process according to the present invention uses one selected from hydrogen ions, deuterium ions, boron ions or oxygen ions, the injection energy is 10keV ~ 300keV, the dose amount is 5x10 13 dose / It is characterized in that the cm 2 ~ 5x10 14 dose / cm 2 .

상기와 같이 이루어지는 본 발명은 수광부의 외곽 부분을 따라 이온을 주입하여 p형 접촉층으로부터 p형 클래드층까지 소정 폭으로 링 형태의 절연체로 형성한 다음 절연체의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각한 후 식각된 부분을 평탄화하는 단계;를 수행함으로써 포토다이오드의 제조과정에서 필연적으로 발생할 수 밖에 없는 수광부 외곽 부분의 기생 정전용량을 현저히 줄여 수신감도가 향상된 포토다이오드를 제조할 수 있다. According to the present invention as described above, the ion is implanted along the outer portion of the light receiving unit to form a ring-shaped insulator with a predetermined width from the p-type contact layer to the p-type cladding layer, and then a portion corresponding to the outer region from the center of the insulator. performing wet etching from the p-type contact layer to the n-type contact layer and then flattening the etched portion; thereby significantly reducing the parasitic capacitance of the outer portion of the light receiving unit, which is inevitably generated in the manufacturing process of the photodiode. Improved photodiodes can be made.

또한, 본 발명은 포토다이오드의 제조 공정시 금속접합부의 공정 마진을 확보할 수 있어 제조 공정의 수익성을 향상시킬 수 있으며, 메사 식각면이 수광부에서 멀어짐에 따라 가장자리로 흐르는 누설전류를 줄이게 되어 소자의 암전류 값을 낮추게 되어 노이즈 특성이 낮은 고성능의 수광소자를 제작할 수 있는 장점이 있다.
In addition, the present invention can secure the process margin of the metal junction portion during the manufacturing process of the photodiode can improve the profitability of the manufacturing process, and the leakage current flowing to the edge as the mesa etching surface away from the light receiving portion reduces the By lowering the dark current value, there is an advantage that a high performance light receiving device having low noise characteristics can be manufactured.

도 1 내지 7은 본 발명의 일실시예에 따른 포토다이오드의 제조방법을 설명하는 개략적인 공정도.
도 8 내지 14은 본 발명의 다른 실시예에 따른 포토다이오드의 제조방법을 설명하는 개략적인 공정도1 to 7 is a schematic process diagram illustrating a method of manufacturing a photodiode according to an embodiment of the present invention.
8 to 14 is a schematic process diagram illustrating a method of manufacturing a photodiode according to another embodiment of the present invention

이하, 첨부된 도면을 참조하면서 본 발명에 따른 정전용량을 줄여 수신감도를 향상시킬 수 있는 포토다이오드의 제조방법에 대하여 더욱 상세하게 설명하도록 한다.
Hereinafter, a method of manufacturing a photodiode capable of improving reception sensitivity by reducing capacitance according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 수광부의 외곽 부분을 따라 이온을 주입하여 p형 접촉층으로부터 p형 클래드층까지 소정 폭으로 링 형태의 절연체로 형성한 다음 절연체의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각한 후 식각된 부분을 평탄화하는 단계;를 포함하여 수광부의 외곽 부분의 기생 정전용량을 줄여 수신감도를 향상시킬 수 있도록 한 것을 특징으로 하는 포토다이오드의 제조방법을 개시한다. The present invention forms a ring-shaped insulator with a predetermined width from the p-type contact layer to the p-type cladding layer by implanting ions along the outer portion of the light receiving unit, and then the p-type contact layer with respect to the portion corresponding to the outer region from the center of the insulator. Wet etching from the n-type contact layer to the planarized portion after the etching; including a parasitic capacitance of the outer portion of the light receiving unit to reduce the parasitic capacitance to improve the reception sensitivity disclosed do.

또한, 본 발명은 버퍼층과, n형 접촉층과, n형 클래드층과, 흡수층과, p형 클래드층과, p형 접촉층이 기판위에 순차적으로 적층되어 형성되며, 신호를 수신하는 수광부가 구비되는 포토다이오드의 제조방법에 있어서, 상기 p형 접촉층을 보호할 수 있도록 p형 접촉층의 표면에 유전막을 형성하는 제1공정과; 상기 수광부의 외곽 부분에 상기 유전막의 표면에서부터 p형 클래드층까지 링 형태로 소정 폭의 절연체를 형성할 수 있도록 유전막의 표면에 링 형태의 제1포토레지스트를 형성한 다음 그 내부에 이온을 주입하는 제2공정과; 상기 제1포토레지스트를 제거한 다음 상기 유전막의 표면에 제2포토레지스트를 도포하여 메사패턴을 형성한 후 상기 제2포토레지스트를 제외한 부분에 대하여 표면으로부터 n형 접촉층까지 습식식각하는 제3공정과; 상기 제2포토레지스트를 제거한 다음 p형 접촉층의 금속 전극이 증착되는 부분을 형성할 수 있도록 상기 유전막의 표면에 링 형태의 제3포토레지스트를 도포하여 메사패턴을 형성한 후 제3포토레지스트를 제외한 부분에 대하여 유전막과 p형 접촉층을 식각하는 제4공정과; 상기 제3포토레지스트와 유전막을 제거한 다음 p형 클래드층으로부터 n형 접촉층에 대하여 식각된 부분의 평탄화를 실시한 다음 상면 전체를 SiN로 코팅하는 제5공정과; 상기 p형 접촉층의 금속 전극이 증착되는 부분을 제외하고 제4포토레지스트를 코팅하는 제6공정과; 상기 p형 접촉층의 표면에 코팅된 SiN를 제거한 다음 금속을 증착한 후 상기 제4포토레지스트를 제거하는 제7공정;으로 이루어질 수 있다. In addition, the present invention is formed by sequentially laminating a buffer layer, an n-type contact layer, an n-type cladding layer, an absorbing layer, a p-type cladding layer, and a p-type contact layer on the substrate, the light receiving unit for receiving a signal A method of manufacturing a photodiode, comprising: a first step of forming a dielectric film on a surface of a p-type contact layer to protect the p-type contact layer; Forming a ring-shaped first photoresist on the surface of the dielectric film so as to form a ring-shaped insulator from the surface of the dielectric film to the p-type cladding layer on the outer portion of the light receiving portion and implanting ions therein A second step; A third process of removing the first photoresist and then applying a second photoresist on the surface of the dielectric layer to form a mesa pattern, and then wet etching from the surface to the n-type contact layer except for the second photoresist; ; After removing the second photoresist, a ring-shaped third photoresist is applied to the surface of the dielectric layer to form a mesa pattern so as to form a portion where the metal electrode of the p-type contact layer is deposited. A fourth step of etching the dielectric film and the p-type contact layer with respect to the excluded portion; A fifth process of removing the third photoresist and the dielectric film, and then planarizing the etched portion of the n-type contact layer from the p-type cladding layer and then coating the entire upper surface with SiN; A sixth step of coating a fourth photoresist except a portion where the metal electrode of the p-type contact layer is deposited; And removing the SiN coated on the surface of the p-type contact layer, depositing a metal, and then removing the fourth photoresist.

또한, 본 발명은 DBR층과, n형 접촉층과, 증폭층과, 전하층과, 제1변화층과, 흡수층과, 제2변화층과, p형 클래드층과, p형 접촉층을 기판위에 순차적으로 적층되어 형성되며, 신호를 수신하는 수광부가 구비되는 포토다이오드의 제조방법에 있어서, 상기 p형 접촉층을 보호할 수 있도록 p형 접촉층의 표면에 유전막(220)을 형성하는 제1공정과; 상기 수광부의 외곽 부분에 상기 p형 접촉층으로부터 p형 클래드층까지 링 형태의 절연체를 형성할 수 있도록 유전막의 표면에 링 형태의 제1포토리소그래피 패턴을 형성한 후 그 내부에 이온을 주입하는 제2공정과; 상기 제1포토리소그래피 패턴을 제거한 다음 상기 유전막의 표면에 제2포토리소그래피 패턴을 형성하여 메사패턴을 형성한 후 상기 이온을 주입하여 형성된 절연체의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각하는 제3공정과; 상기 p형 접촉층으로부터 n형 접촉층의 식각된 부분의 평탄화 공정을 실시하는 제4공정과; 상부면에 SiN코팅층을 형성한 다음 상기 SiN코팅층을 보호하기 위한 제3포토리소그래피 패턴을 형성한 후 n형 접촉층 상에 n형 금속을 증착하는 제5공정과; 상기 제3포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제4포토리소그래피 패턴을 형성한 후 상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 식각하는 제6공정과; 상기 제4포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제5포토리소그래피 패턴을 형성한 후 p형 금속과 패드 메탈을 증착하는 제7공정;으로 이루어질 수 있다. The present invention also provides a substrate comprising a DBR layer, an n-type contact layer, an amplification layer, a charge layer, a first change layer, an absorber layer, a second change layer, a p-type clad layer, and a p-type contact layer. In the method of manufacturing a photodiode is formed by sequentially stacked on top, the light receiving unit for receiving a signal, the first method of forming a dielectric film 220 on the surface of the p-type contact layer to protect the p-type contact layer Process; After forming a ring-shaped first photolithography pattern on the surface of the dielectric film to form a ring-shaped insulator from the p-type contact layer to the p-type cladding layer on the outer portion of the light receiving portion and implanting ions therein 2 step; After removing the first photolithography pattern, a second photolithography pattern is formed on the surface of the dielectric layer to form a mesa pattern, and then a p-type contact layer is formed on the portion corresponding to the outer region from the center of the insulator formed by implanting the ions. A third step of wet etching from to the n-type contact layer; A fourth step of performing a planarization process of the etched portion of the n-type contact layer from the p-type contact layer; Forming a SiN coating layer on an upper surface, forming a third photolithography pattern for protecting the SiN coating layer, and then depositing n-type metal on the n-type contact layer; Removing the third photolithography pattern, forming a fourth photolithography pattern on the surface of the SiN coating layer, and then etching the SiN coating layer of the portion where the metal electrode of the p-type contact layer is deposited; Removing the fourth photolithography pattern, and then forming a fifth photolithography pattern on the surface of the SiN coating layer, and depositing a p-type metal and a pad metal.

또한, 본 발명에 따른 상기 제2공정에서 주입되는 이온은 수소이온, 중수소이온, 붕소이온 또는 산소이온 중에서 선택된 하나를 사용하되, 주입시 입사에너지는 10keV ~ 300keV이고, 도즈량은 5x1013dose/cm2~5x1014dose/cm2일 수 있다. In addition, the ion implanted in the second process according to the present invention uses one selected from hydrogen ions, deuterium ions, boron ions or oxygen ions, the injection energy is 10keV ~ 300keV, the dose amount is 5x10 13 dose / cm 2 to 5 × 10 14 dose / cm 2 .

상기와 같은 본 발명은 포토다이오드의 제조과정에서 필연적으로 발생할 수 밖에 없는 수광부 외곽 부분의 기생 정전용량을 현저히 줄여 수신감도를 향상시킬 수 있는 포토다이오드를 제조할 수 있도록 한 것을 기술적 특징으로 한다.
The present invention as described above is characterized in that it is possible to manufacture a photodiode that can significantly improve the reception sensitivity by significantly reducing the parasitic capacitance of the outer portion of the light-receiving unit that inevitably occur in the manufacturing process of the photodiode.

도 1 내지 7은 본 발명의 일실시예에 따른 포토다이오드의 제조방법의 개략적인 공정도로서, 유전막이 형성되는 제1공정(S1)과, 이온이 주입되는 제2공정(S2)과, 습식식각이 이루어지는 제3공정(S3) 및 제4공정(S4)과, 평탄화 및 코팅층이 형성되는 제5공정(S5)과, n형 금속 전극이 증착되는 제6공정(S6)과, p형 금속 전극이 증착하는 제7공정(S7)을 포함한다. 1 to 7 are schematic process diagrams of a method of manufacturing a photodiode according to an embodiment of the present invention, a first process (S1) of forming a dielectric film, a second process (S2) of implanting ions, and wet etching The third step (S3) and the fourth step (S4), the fifth step (S5) in which the planarization and coating layer are formed, the sixth step (S6) in which the n-type metal electrode is deposited, and the p-type metal electrode The seventh step (S7) for vapor deposition is included.

본 발명의 일실시예에 따른 포토다이오드의 제조방법을 설명함에 있어서, 포토다이오드라 함은 신호를 수신하는 수광부가 형성되며, 반절연체로 이루어지는 기판(110) 위에 버퍼층(111)과, n형 접촉층(112)과, n형 클래드층(113)과, 흡수층(114)과, p형 클래드층(115)과, p형 접촉층(116)이 순차적으로 적층되는 구조를 갖는 포토다이오드를 지칭한다. In describing a method of manufacturing a photodiode according to an embodiment of the present invention, a photodiode includes a light receiving unit for receiving a signal, and an n-type contact with a buffer layer 111 on a substrate 110 formed of a semi-insulator. It refers to a photodiode having a structure in which the layer 112, the n-type cladding layer 113, the absorbing layer 114, the p-type cladding layer 115, and the p-type contact layer 116 are sequentially stacked. .

상기 버퍼층(111)은 GaAs, InP, GaSb 등의 화합물로 형성되는 반절연체이며, 상기 n형 접촉층(112)은 상기 기판과 격자정합된 n형의 도펀트가 다량 함유된 n-InGap, n-GaAs, n-InGaAs, n-InAlAs 등의 화합물로 형성되고, 상기 n형 클래드층(113)은 상기 기판과 격자정합된 n형의 도펀트가 함유된 n-AlGaInP, n-AlGaAs, n-InP, n-InAlGaAs, n-InAlAs 등의 화합물로 형성된다. 또한, 상기 흡수층(114)은 상기 기판과 격자정합된 도핑되지 않은 GaAs, InGaAs, InGaP 등의 화합물로 형성되고, 상기 p형 클래드층(115)은 상기 기판과 격자정합된 p형의 도펀트가 함유된 p-AlGaInP, p-AlGaAs, p-InP, p-InAlGaAs, p-InAlAs 등의 화합물로 형성되며, 상기 p형 접촉층(116)은 상기 기판과 격자정합된 p형 도펀트가 다량 함유된 p-InGaP, p-GaAs, p-InGaAs 등의 화합물로 형성된다. The buffer layer 111 is a semi-insulator formed of a compound such as GaAs, InP, GaSb, etc. The n-type contact layer 112 is n-InGap, n- containing a large amount of n-type dopant lattice matched with the substrate The n-type cladding layer 113 is formed of a compound such as GaAs, n-InGaAs, n-InAlAs, and the n-type cladding layer 113 contains n-AlGaInP, n-AlGaAs, n-InP, It is formed of a compound such as n-InAlGaAs, n-InAlAs. In addition, the absorber layer 114 is formed of a compound such as undoped GaAs, InGaAs, InGaP and the like lattice matched with the substrate, the p-type cladding layer 115 contains a p-type dopant lattice matched with the substrate P-AlGaInP, p-AlGaAs, p-InP, p-InAlGaAs, p-InAlAs, etc., and the p-type contact layer 116 is a p-containing dopant containing a large amount of lattice matched with the substrate. It is formed of a compound such as -InGaP, p-GaAs, p-InGaAs.

상기 제1공정(S1)은 상기 p형 접촉층을 보호할 수 있도록 p형 접촉층(116)의 표면에 유전막이 형성되는 공정으로서, 상기 유전막(120)은 SiO2 또는 SiN를 통해 형성될 수 있다. The first process S1 is a process of forming a dielectric film on the surface of the p-type contact layer 116 so as to protect the p-type contact layer. The dielectric film 120 may be formed through SiO 2 or SiN. have.

상기 유전막은 약 200~500nm의 두께로 형성되는 것이 좋으며, PECVD(Plasa Enhanced Chemical Vapor Deposit)장비를 활용하여, SiO2의 경우 챔버온도 250~350℃에서 SiH4가스와 N2O가스의 혼합비율 1:20으로 증착할 수 있다. SiN의 경우 챔버온도 250~350℃에서 SiH4가스와 NH4가스의 혼합비율 1:1로 증착할 수 있다. 상기의 가스 혼합비율은 장비의 크기나 형태에 따라 달라질 수 있다. The dielectric film is preferably formed to a thickness of about 200 ~ 500nm, using a PECVD (Plasa Enhanced Chemical Vapor Deposit) equipment, in the case of SiO 2 mixing ratio of SiH 4 gas and N 2 O gas at the chamber temperature of 250 ~ 350 ℃ It can be deposited at 1:20. In the case of SiN, a mixture ratio of SiH 4 gas and NH 4 gas may be deposited at a chamber temperature of 250 to 350 ° C. The gas mixing ratio may vary depending on the size or shape of the equipment.

상기 제2공정(S2)는 상기 수광부의 외곽 부분에 링 형태로 소정 폭의 절연체(140)가 형성되도록 상기 유전막의 표면에 링 형태의 제1포토레지스트(130, PR1)를 형성한 다음 그 내부에 이온을 주입하는 공정이다. In the second step S2, a ring-shaped first photoresist 130 or PR1 is formed on the surface of the dielectric layer so that an insulator 140 having a predetermined width is formed on an outer portion of the light receiving unit in a ring shape. Injecting ions into the process.

여기에서, 상기 제1포토레지스트(130)는 이온 주입으로 인한 수광부의 손상을 방지할 수 있도록 두께가 5~10㎛ 이상으로 형성되는 것이 바람직하다. 만약, 제1포토레지스트의 두께가 두께가 5㎛ 미만인 경우 두께 미달로 인해 수광부의 손상이 불가피하며, 10㎛를 초과하게 되면 제1포토레지스트를 현상하는데 시간이 많이 소요되고, 패턴 해상도가 떨어지는 문제점이 있다. Here, the first photoresist 130 is preferably formed to have a thickness of 5 ~ 10㎛ or more so as to prevent damage to the light receiving portion due to the ion implantation. If the thickness of the first photoresist is less than 5 μm, damage to the light-receiving part is inevitable due to the thickness being insufficient. If the thickness of the first photoresist is more than 10 μm, it takes a long time to develop the first photoresist and the pattern resolution drops. There is this.

또한, 주입되는 이온은 수소이온, 중수소이온, 붕소이온 또는 산소이온 중에서 선택된 하나를 사용할 수 있으며, 상기 이온이 상기 p형 접촉층으로부터 p형 클래드층까지 주입되도록 주입시 입사에너지는 10keV ~ 300keV이고, 도즈량은 5x1013dose/cm2인~5x1014dose/cm2인 것이 바람직하다. In addition, the implanted ions may be selected from hydrogen ions, deuterium ions, boron ions or oxygen ions, the incident energy is 10keV ~ 300keV when implanted to inject the ions from the p-type contact layer to the p-type cladding layer The dose is preferably 5x10 13 dose / cm 2 to 5x10 14 dose / cm 2 .

상기 제3공정(S3)은 상기 제1포토레지스트(PR1)를 제거한 다음 상기 유전막의 표면에 제2포토레지스트(131)를 도포하여 메사패턴을 형성한 후 상기 제2포토레지스트를 제외한 부분에 대하여 n형 접촉층(112)까지 습식식각하는 공정이다. In the third process S3, after removing the first photoresist PR1, a second photoresist 131 is coated on the surface of the dielectric layer to form a mesa pattern. It is a process of wet etching to the n-type contact layer 112.

더욱 상세하게는, 습식식각이 이루어지는 층은 p형 접촉층(116), p형 클래드층(115), 흡수층(114), n형 클래드층(113) 및 n형 접촉층(112)으로서, p형 클래드층이 InAIAs로 구성되는 경우 H3PO4:H2O2:H2O가 1:1:8로 혼합된 혼합물을 통해 식각을 실시하고, p형 클래드층 및 n형 클래드층이 InP로 구성되는 경우 HCl:H2O가 3:1로 혼합된 혼합물을 통해 식각을 실시한다. 또한, 상기 n형 클래드층이 InALAs를 포함하는 경우 Citric acid:H2O2가 10:1로 혼합된 혼합물로 선택적으로 식각을 실시할 수 있다. More specifically, the wet etching layer is p-type contact layer 116, p-type cladding layer 115, absorbing layer 114, n-type cladding layer 113 and n-type contact layer 112, p When the type cladding layer is composed of InAIAs, etching is performed through a mixture of H 3 PO 4 : H 2 O 2 : H 2 O mixed at 1: 1: 8, and the p-type cladding layer and the n-type cladding layer are formed of InP. When composed of etching is carried out through a mixture of HCl: H 2 O is 3: 1. In addition, when the n-type cladding layer includes InALAs, it may be selectively etched with a mixture of Citric acid: H 2 O 2 mixed with 10: 1.

상기 제4공정(S4)은 상기 제2포토레지스트(PR2)를 제거한 다음 p형 접촉층의 금속 전극이 증착되는 부분을 형성할 수 있도록 상기 유전막의 표면에 링 형태의 제3포토레지스트(132)를 도포하여 메사패턴을 형성한 후 제3포토레지스트를 제외한 부분에 대하여 유전막과 p형 접촉층을 식각하는 공정이다. The fourth process S4 removes the second photoresist PR2 and then forms a ring-shaped third photoresist 132 on the surface of the dielectric layer to form a portion where the metal electrode of the p-type contact layer is deposited. After forming a mesa pattern by etching the dielectric film and the p-type contact layer for the portion except the third photoresist.

여기에서, 상기 유전막의 식각시에는 BOE(Buffered Oxide Etchent)를 이용하여 식각하고, InGaAs를 포함하는 p형 접촉층은 H3PO4:H2O2:H2O가 1:1:8로 혼합된 혼합물을 통해 식각을 실시한다. Herein, the dielectric layer is etched using BOE (Buffered Oxide Etchent), and the p-type contact layer including InGaAs has H 3 PO 4 : H 2 O 2 : H 2 O of 1: 1: 8. Etch through the mixed mixture.

상기 제5공정(S5)은 상기 제3포토레지스트(132)와 유전막(120)을 제거한 다음 p형 클래드(115)층으로부터 n형 접촉층(112)에 대하여 식각된 부분의 평탄화를 실시한 다음 상부면에 SiN코팅층(160)을 형성하는 공정이다. In the fifth process S5, the third photoresist 132 and the dielectric layer 120 are removed, and then the planarization of the etched portion of the n-type contact layer 112 from the p-type cladding 115 layer is performed. It is a process of forming the SiN coating layer 160 in the surface.

여기에서, 식각된 부분의 평탄화 공정을 실시하는 이유는 이후의 금속 증착후 리프트 오프 공정시 안정성과 금속 전극면의 기생정전용량을 줄이기 위한 것이다. Here, the reason for performing the planarization process of the etched portion is to reduce the stability and the parasitic capacitance of the metal electrode surface during the subsequent lift-off process after metal deposition.

식각된 부분에 채워지는 충전물(150)은 패턴 공정이 가능하도록 감광성 폴리이미드(POLYIMIDE) 또는 벤조사이클로뷰텐(BENZOCYCLOBUTENE)을 사용하는 것이 바람직하며, SiN코팅층을 형성할 때는 1,300~1,550nm 파장의 광의 반사가 최소가 되도록 적절한 두께로 코팅하는 것이 바람직하고, 코팅시에는 플라즈마 발생장치(PECVD장비)를 이용할 수 있다. Filler 150 is filled in the etched portion it is preferable to use a photosensitive polyimide (POLYIMIDE) or benzocyclobutene (BENZOCYCLOBUTENE) to enable the pattern process, when forming the SiN coating layer reflects light of 1,300 ~ 1,550nm wavelength It is preferable to coat to an appropriate thickness so that the minimum, and a plasma generator (PECVD equipment) can be used at the time of coating.

상기 제6공정(S6)은 상기 SiN코팅층 위에 p형 접촉층의 금속 전극이 증착되는 부분을 제외하고 제4포토레지스트(133)를 코팅한 다음 n형 금속 전극(170)을 증착하는 공정이고, 상기 제7공정(S7)은 상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 제거한 다음 p형 금속 전극(171)을 증착한 후 상기 제4포토레지스트(133)를 제거하는 공정이다. The sixth step (S6) is a step of depositing the n-type metal electrode 170 after coating the fourth photoresist 133, except for the portion where the metal electrode of the p-type contact layer is deposited on the SiN coating layer, In the seventh step S7, the SiN coating layer of the portion where the metal electrode of the p-type contact layer is deposited is removed, the p-type metal electrode 171 is deposited, and then the fourth photoresist 133 is removed. .

상기 제4포토레지스트(133)는 네거티브형 포토레지스트로서 금속증착 후 필요 없는 부분은 리프트오프(LIFT OFF)로 제거될 수 있도록 하는 것이 바람직하며, 상기 제7공정(S7)에서 SiN코팅층을 제거할 때에는 CF4 또는 SF4 와 O2가 혼합된 반응 가스로에서 플라즈마를 발생시켜 제거할 수 있다. The fourth photoresist 133 is a negative photoresist, so that the unnecessary portion may be removed by LIFT OFF after metal deposition, and the SiN coating layer may be removed in the seventh process S7. At this time, the plasma may be removed by generating a plasma in a reaction gas furnace in which CF 4 or SF 4 and O 2 are mixed.

고속구동의 수광소자, 즉 포토다이오드 제조시 기생정전용량을 줄이기 위해 메사(mesa) 형태로 제조되는데, 에피텍시로 PN접합이 만들어지게 되면 메사 에칭을 하더라도 수광부 외에 금속 접촉 공정 및 평탄화 공정을 위한 여분의 면적을 필요로 하게 되는데, 이 여분의 면적이 변조 속도를 떨어뜨리는 기생정전용량의 역할을 하게 된다. In order to reduce the parasitic capacitance in the manufacture of high-speed light-receiving devices, ie photodiodes, it is manufactured in mesa form.When PN junction is made of epitaxy, the metal contact process and the planarization process are used for An extra area is required, which acts as a parasitic capacitance that slows down the modulation rate.

본 발명의 일실시예에 따른 제조방법에 따른 포토다이오드(100)는 수광부(101) 및 금속의 접촉면을 제외하고 이온 주입을 통해 절연체로 형성하여 여분의 면적을 줄여줌으로써 소자의 기생정전용량을 줄일 수 있다. 또한, 이온 주입을 통해 절연체를 형성함으로써 식각된 메사 측벽으로부터 발생되는 수신감도를 저하시키는 누설전류(leakage current, 절연체에 전압을 가했을 때 흐르는 약한 전류)를 줄여주는 효과와 수신감도가 향상되는 효과를 기대할 수 있다.
Photodiode 100 according to the manufacturing method according to an embodiment of the present invention is formed as an insulator through ion implantation except the contact surface of the light receiving portion 101 and the metal to reduce the extra area to reduce the parasitic capacitance of the device Can be. In addition, by forming an insulator through ion implantation, it is possible to reduce the leakage current generated from the etched mesa sidewalls and to reduce the reception current. You can expect

다음으로, 도 8 내지 14를 참조하여 본 발명의 다른 실시예에 따른 포토다이오드의 제조방법에 대하여 설명하면 다음과 같다. Next, a method of manufacturing a photodiode according to another embodiment of the present invention will be described with reference to FIGS. 8 to 14.

도 8 내지 13과 같이 본 발명의 다른 실시예에 따른 포토다이오드의 제조방법은 유전막을 형성하는 제1공정(S1)과, 이온을 주입하는 제2공정(S2)과, 습식식각이 이루어지는 제3공정(S3)과, 식각된 부분의 평탄화가 이루어지는 제4공정(S4)과, n형 금속이 증착되는 제5공정(S5)과, SiN코팅층을 식각하는 제6공정(S6)과, p형 금속과 패드 메탈이 증착되는 제7공정(S7);을 포함한다. 8 to 13, a method of manufacturing a photodiode according to another exemplary embodiment of the present invention includes a first step S1 of forming a dielectric film, a second step S2 of implanting ions, and a third wet etching process. Process (S3), fourth process (S4) in which the etched portion is planarized, fifth process (S5) in which the n-type metal is deposited, sixth process (S6) in etching SiN coating layer, and p-type And a seventh process S7 in which the metal and the pad metal are deposited.

본 발명의 다른 실시예에 따른 포토다이오드의 제조방법을 설명함에 있어서, 포토다이오드라 함은 신호를 수신하는 수광부가 형성되며, InP로 형성되는 반절연체 기판(210)위에 DBR층(211)과, n형 접촉층(212)과, 증폭층(213)과, 전하층(214)과, 제1변화층(215)과, 흡수층(216)과, 제2변화층(217)과, p형 클래드층(218)과, p형 접촉층(219)이 순차적으로 적층되는 구조의 포토다이오드를 말한다. In describing a method of manufacturing a photodiode according to another embodiment of the present invention, a photodiode includes a DBR layer 211 formed on a semi-insulator substrate 210 formed of InP, and receiving a signal. n-type contact layer 212, amplification layer 213, charge layer 214, first change layer 215, absorption layer 216, second change layer 217, p-type cladding A photodiode having a structure in which the layer 218 and the p-type contact layer 219 are sequentially stacked.

상기 DBR층(211)은 도핑되지 않은 InP로 형성되고, 상기 n형 접촉층(212)은 n형 도펀트가 다량 함유된 InP로 형성되고, 상기 증폭층(213)은 도핑되지 않은 InAlAs로 형성되며, 상기 전하층(214)은 1~2x10E17로 p형 도펀트가 함유된 InAlAs로 형성되고, 상기 제1,2변화층(215,217)은 InAlGaAs로 형성되며, 상기 흡수층(216)은 도핑되지 않은 InGaAs로 형성되고, 상기 p형 클래드 층(218)은 p형 도펀트가 함유된 p-InAlAs로 형성되며, 상기 p형 접촉층(219)은 p형 도펀트가 다량 함유된 p-InGaAs로 형성된다. The DBR layer 211 is formed of undoped InP, the n-type contact layer 212 is formed of InP containing a large amount of n-type dopant, the amplification layer 213 is formed of undoped InAlAs The charge layer 214 is formed of InAlAs containing a p-type dopant at 1 to 2x10E17, the first and second change layers 215 and 217 are formed of InAlGaAs, and the absorption layer 216 is formed of undoped InGaAs. The p-type cladding layer 218 is formed of p-InAlAs containing a p-type dopant, and the p-type contact layer 219 is formed of p-InGaAs containing a large amount of p-type dopant.

상기 제1공정(S1)은 상기 p형 접촉층을 보호할 수 있도록 p형 접촉층(219)의 표면에 유전막(220)을 형성하는 공정으로서, 상기 유전막(220)은 SiO2 또는 SiN를 통해 형성될 수 있다. The first step (S1) is a step of forming a dielectric film 220 on the surface of the p-type contact layer 219 to protect the p-type contact layer, the dielectric film 220 through the SiO 2 or SiN Can be formed.

상기 유전막(220)은 약 200~500nm의 두께로 형성되는 것이 좋으며, PECVD(Plasa Enhanced Chemical Vapor Deposit)장비를 활용하여, SiO2의 경우 챔버온도 250~350℃에서 SiH4가스와 N2O가스의 혼합비율 1:20으로 증착할 수 있다. SiN의 경우 챔버온도 250~350℃에서 SiH4가스와 NH4가스의 혼합비율 1:1로 증착할 수 있다. 상기의 가스 혼합비율은 장비의 크기나 형태에 따라 달라질 수 있다. The dielectric layer 220 is preferably formed to a thickness of about 200 ~ 500nm, using a PECVD (Plasa Enhanced Chemical Vapor Deposit) equipment, in the case of SiO 2 SiH 4 gas and N 2 O gas at the chamber temperature of 250 ~ 350 ℃ It can be deposited in a mixing ratio of 1:20. In the case of SiN, a mixture ratio of SiH 4 gas and NH 4 gas may be deposited at a chamber temperature of 250 to 350 ° C. The gas mixing ratio may vary depending on the size or shape of the equipment.

상기 제2공정(S2)은 상기 수광부의 외곽 부분에 p형 접촉층(219)으로부터 p형 클래드층(218)까지 링 형태의 절연체를 형성할 수 있도록 상기 유전막의 표면에 링 형태의 제1포토리소그래피 패턴(230, PHOTO LITHOGRAPHY PATTERN)을 형성한 다음 그 내부에 이온을 주입하는 공정이다. The second step (S2) is a ring-shaped first photo on the surface of the dielectric film to form a ring-shaped insulator from the p-type contact layer 219 to the p-type cladding layer 218 on the outer portion of the light receiving portion After forming the lithography pattern 230, PHOTO LITHOGRAPHY PATTERN is implanted into the ion.

상기 이온이 주입되는 깊이를 조절할 수 있도록 이온 주입시 입사에너지는 10keV ~ 300keV이고, 도즈량은 5x1013dose/cm2~5x1014dose/cm2인 것이 바람직하며, 상기 포토리소그래피 패턴(230)은 이온 주입으로 인한 수광부의 손상을 방지할 수 있도록 두께가 5㎛ 이상으로 형성되는 것이 바람직하고, 주입되는 이온은 수소이온, 중수소이온, 붕소이온 또는 산소이온 중에서 선택된 하나를 사용할 수 있다. The incident energy is 10 keV to 300 keV and the dose is 5x10 13 dose / cm 2 to 5x10 14 dose / cm 2 so that the ion implantation depth can be adjusted, and the photolithography pattern 230 is In order to prevent damage to the light receiving unit due to ion implantation, the thickness is preferably formed to be 5 μm or more, and the implanted ions may use one selected from hydrogen ions, deuterium ions, boron ions, and oxygen ions.

상기 제3공정(S3)은 상기 유전막을 제거한 다음 이온 주입을 통해 형성된 절연체(240)의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각하는 공정이다. The third process S3 is a process of wet etching from the p-type contact layer to the n-type contact layer with respect to the portion corresponding to the outer region from the center of the insulator 240 formed through ion implantation after removing the dielectric film.

여기에서, 습식식각이 이루어지는 층은 p형 접촉층(219), p형 클래드 층(218), 제2변화층(217), 흡수층(216), 제1변화층(215), 전하층(214), 증폭층(213) 및 n형 접촉층(212)으로서, InGaAs와 InAIAs를 포함하는 p형 접촉층(219)과, p형 클래드 층(218)과, 흡수층(216)과, 전하층(214)과, 증폭층(213)은 H3PO4:H2O2:H2O가 1:1:8로 혼합된 혼합물을 통해 식각을 실시하고, InP를 포함하는 n형 접촉층(212)은 HCl:H2O가 3:1로 혼합된 혼합물을 통해 식각을 실시하며, InAIGaAs를 포함하는 제1,2변화층(215,217)은 H3PO4:H2O2:H2O가 1:1:8로 혼합된 혼합물을 통해 식각을 실시한다. Herein, the wet etching layer may include a p-type contact layer 219, a p-type cladding layer 218, a second change layer 217, an absorbing layer 216, a first change layer 215, and a charge layer 214. ), An amplification layer 213 and an n-type contact layer 212, a p-type contact layer 219 including InGaAs and InAIAs, a p-type cladding layer 218, an absorbing layer 216, and a charge layer ( 214 and the amplification layer 213 are etched through a mixture of H 3 PO 4 : H 2 O 2 : H 2 O at 1: 1: 8, and the n-type contact layer 212 including InP is included. ) Is etched through a mixture of HCl: H 2 O in a 3: 1 mixture, and the first and second change layers (215,217) containing InAIGaAs are H 3 PO 4 : H 2 O 2 : H 2 O Etch through a mixture of 1: 1: 8.

상기 제4공정(S4)은 상기 p형 접촉층(219)으로부터 n형 접촉층(212)의 식각된 부분의 평탄화 공정을 실시하는 공정으로서, 식각된 부분에 채워지는 충전물(250)은 패턴 공정이 가능하도록 감광성 폴리이미드(POLYIMIDE) 또는 벤조사이클로뷰텐(BENZOCYCLOBUTENE)을 사용할 수 있다. 여기에서, 식각된 부분의 평탄화 공정을 실시하는 이유는 이후의 금속 증착후 리프트 오프 공정시 안정성과 금속 전극면의 기생정전용량을 줄이기 위한 것이다. The fourth process S4 is a process of planarizing the etched portion of the n-type contact layer 212 from the p-type contact layer 219, and the filling material 250 filled in the etched portion is a pattern process. To this end, photosensitive polyimide (POLYIMIDE) or benzocyclobutene (BENZOCYCLOBUTENE) can be used. Here, the reason for performing the planarization process of the etched portion is to reduce the stability and the parasitic capacitance of the metal electrode surface during the subsequent lift-off process after metal deposition.

상기 제5공정(S5)은 상부면에 SiN코팅층(260)을 형성한 다음 상기 SiN코팅층을 보호하기 위한 제3포토리소그래피 패턴(232)을 형성한 후 n형 접촉층 상에 n형 금속(270)을 증착하는 공정이며, 제6공정(S6)은 상기 제3포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제4포토리소그래피 패턴(233)을 형성한 후 상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 식각하는 공정이고, 제7공정(S7)은 상기 제4포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제5포토리소그래피 패턴(234)을 형성한 후 p형 금속(271)과 패드 메탈(272)을 증착하는 공정으로서, 제5공정에서 SiN 무반사 코팅시에는 1,300~1,550nm 파장의 광의 반사가 최소가 되도록 적절한 두께로 코팅하는 것이 바람직하며, 코팅시에는 플라즈마 발생장치(PECVD장비)를 이용할 수 있다. In the fifth step S5, after the SiN coating layer 260 is formed on the upper surface, a third photolithography pattern 232 for protecting the SiN coating layer is formed, and the n-type metal 270 is formed on the n-type contact layer. In the sixth step (S6), the third photolithography pattern is removed, a fourth photolithography pattern 233 is formed on the surface of the SiN coating layer, and the metal electrode of the p-type contact layer is deposited. The fourth step (S7) is to remove the fourth photolithography pattern and then to form a fifth photolithography pattern 234 on the surface of the SiN coating layer p-type metal (271) And the pad metal 272 is deposited, the SiN anti-reflective coating in the fifth step is preferably coated with a suitable thickness so as to minimize the reflection of light of 1,300 ~ 1,550nm wavelength, the plasma generator (PECVD) during the coating Equipment).

상기와 같이 이루어지는 본 발명의 다른 실시예에 따라 제조되는 포토다이오드는 수광부(201) 및 금속의 접촉면을 제외하고 이온 주입을 통해 절연체로 형성하여 여분의 면적을 줄여줌으로써 소자의 기생정전용량을 줄일 수 있다. 또한, 이온 주입을 통해 절연체를 형성함으로써 식각된 메사 측벽으로부터 발생되는 수신감도를 저하시키는 누설전류(leakage current, 절연체에 전압을 가했을 때 흐르는 약한 전류)를 줄여주는 효과와 수신감도가 향상되는 효과를 기대할 수 있다.
Photodiode manufactured according to another embodiment of the present invention made as described above is formed as an insulator through ion implantation except the contact surface of the light receiving unit 201 and the metal to reduce the parasitic capacitance of the device by reducing the excess area. have. In addition, by forming an insulator through ion implantation, it is possible to reduce the leakage current generated from the etched mesa sidewalls and to reduce the reception current. You can expect

100 : 제1포토다이오드
110 : 기판 111 : 버퍼층
112 : n형 접촉층 113 : n형 클래드층
114 : 흡수층 115 : p형 클래드 층
116 : p형 접촉층
120 : 유전막
130 : 제1포토레지스트 131 : 제2포토레지스트
132 : 제3포토레지스트 133 : 제4포토레지스트
140 : 절연체
150 : 충전물
160 : SiN코팅층
170 : n형 금속 전극 171 : p형 금속 전극
200 : 제2포토다이오드
210 : 기판 211 : DBR층
212 : n형 접촉층 213 : 증폭층
214 : 전하층 215 : 변화층
216 : 흡수층 217 : 변화층
218 : p형 클래드 층 219 : p형 접촉충
220 : 유전막
230 : 제1포토리소그래피 패턴 231 : 제2포토리소그래피 패턴
232 : 제3포토리소그래피 패턴 233 : 제4포토리소그래피 패턴
234 : 제5포토리소그래피 패턴
240 : 절연체
250 : 충전물
260 : SiN코팅층
270 : n형 금속 271 : p형 금속
272 : 패드 메탈100: first photodiode
110 substrate 111 buffer layer
112: n-type contact layer 113: n-type clad layer
114: absorbing layer 115: p-type cladding layer
116 p-type contact layer
120: dielectric film
130: first photoresist 131: second photoresist
132: third photoresist 133: fourth photoresist
140: insulator
150: Filling
160: SiN coating layer
170: n-type metal electrode 171: p-type metal electrode
200: second photodiode
210: substrate 211: DBR layer
212 n-type contact layer 213 amplification layer
214: charge layer 215: change layer
216: absorber layer 217: changeable layer
218: p-type cladding layer 219: p-type contact insect
220: dielectric film
230: first photolithography pattern 231: second photolithography pattern
232: third photolithography pattern 233: fourth photolithography pattern
234: fifth photolithography pattern
240: insulator
250 filling
260: SiN coating layer
270 n-type metal 271 p-type metal
272: Pad Metal

Claims (4)

삭제delete 버퍼층과, n형 접촉층과, n형 클래드층과, 흡수층과, p형 클래드층과, p형 접촉층이 기판위에 순차적으로 적층되어 형성되며, 신호를 수신하는 수광부가 구비되는 포토다이오드의 제조방법에 있어서,
상기 p형 접촉층을 보호할 수 있도록 p형 접촉층(116)의 표면에 유전막(120)을 형성하는 제1공정(S1)과;
상기 수광부의 외곽 부분에 p형 접촉층으로부터 p형 클래드층까지 링 형태의 절연체를 형성할 수 있도록 유전막의 표면에 링 형태의 제1포토레지스트(130)를 형성한 다음 그 내부에 이온(140)을 주입하는 제2공정(S2)과;
상기 제1포토레지스트를 제거한 다음 상기 유전막의 표면에 제2포토레지스트(131)를 도포하여 메사패턴을 형성한 후 상기 제2포토레지스트를 제외한 부분에 대하여 표면으로부터 n형 접촉층까지 습식식각하는 제3공정(S3)과;
상기 제2포토레지스트를 제거한 다음 p형 접촉층의 금속 전극이 증착되는 부분을 형성할 수 있도록 상기 유전막(120)의 표면에 링 형태의 제3포토레지스트(132)를 도포하여 메사패턴을 형성한 후 제3포토레지스트를 제외한 부분에 대하여 유전막과 p형 접촉층을 식각하는 제4공정(S4)과;
상기 제3포토레지스트와 유전막을 제거한 다음 p형 클래드층으로부터 n형 접촉층에 대하여 식각된 부분의 평탄화를 실시한 다음 상부면에 SiN코팅층(160)을 형성하는 제5공정(S5)과;
상기 SiN코팅층 위에 p형 접촉층의 금속 전극이 증착되는 부분을 제외하고 제4포토레지스트(133)를 코팅한 다음 n형 금속 전극(170)을 증착하는 제6공정(S6)과;
상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 제거한 다음 p형 금속 전극(171)을 증착한 후 상기 제4포토레지스트(133)를 제거하는 제7공정(S7);
으로 이루어지는 것을 특징으로 하는 포토다이오드의 제조방법.
Fabrication of a photodiode comprising a buffer layer, an n-type contact layer, an n-type cladding layer, an absorbing layer, a p-type cladding layer, and a p-type contact layer sequentially stacked on a substrate and having a light receiving portion for receiving a signal In the method,
A first step (S1) of forming a dielectric film 120 on the surface of the p-type contact layer 116 so as to protect the p-type contact layer;
A ring-shaped first photoresist 130 is formed on the surface of the dielectric film to form a ring-shaped insulator from the p-type contact layer to the p-type cladding layer on the outer portion of the light receiving unit, and then the ion 140 therein. A second step of injecting (S2);
After removing the first photoresist to form a mesa pattern by applying a second photoresist 131 on the surface of the dielectric film and the wet etching from the surface to the n-type contact layer for the portion except the second photoresist 3 step (S3);
After removing the second photoresist, a ring-shaped third photoresist 132 is coated on the surface of the dielectric layer 120 to form a portion where the metal electrode of the p-type contact layer is deposited, thereby forming a mesa pattern. A fourth step (S4) of etching the dielectric film and the p-type contact layer with respect to the portions other than the third photoresist;
A fifth step (S5) of removing the third photoresist and the dielectric layer, and then planarizing a portion etched from the p-type cladding layer with respect to the n-type contact layer and then forming a SiN coating layer 160 on the upper surface;
A sixth step (S6) of coating the fourth photoresist 133 except for the portion where the metal electrode of the p-type contact layer is deposited on the SiN coating layer and then depositing the n-type metal electrode 170;
A seventh step (S7) of removing the SiN coating layer of the portion where the metal electrode of the p-type contact layer is deposited and then depositing the p-type metal electrode 171 and then removing the fourth photoresist 133;
Method for producing a photodiode, characterized in that consisting of.
DBR층과, n형 접촉층과, 증폭층과, 전하층과, 제1변화층과, 흡수층과, 제2변화층과, p형 클래드층과, p형 접촉층을 기판위에 순차적으로 적층되어 형성되며, 신호를 수신하는 수광부가 구비되는 포토다이오드의 제조방법에 있어서,
상기 p형 접촉층을 보호할 수 있도록 p형 접촉층의 표면에 유전막(220)을 형성하는 제1공정(S1)과;
상기 수광부의 외곽 부분에 상기 p형 접촉층으로부터 p형 클래드층까지 링 형태의 절연체를 형성할 수 있도록 유전막의 표면에 링 형태의 제1포토리소그래피 패턴(230)을 형성한 후 그 내부에 이온을 주입하는 제2공정(S2)과;
상기 제1포토리소그래피 패턴을 제거한 다음 상기 유전막의 표면에 제2포토리소그래피 패턴(231)을 형성하여 메사패턴을 형성한 후 상기 이온을 주입하여 형성된 절연체의 중앙으로부터 외곽지역에 대응되는 부분에 대하여 p형 접촉층으로부터 n형 접촉층까지 습식식각하는 제3공정(S3)과;
상기 p형 접촉층으로부터 n형 접촉층의 식각된 부분의 평탄화 공정을 실시하는 제4공정(S4)과;
상부면에 SiN코팅층을 형성한 다음 상기 SiN코팅층을 보호하기 위한 제3포토리소그래피 패턴(232)을 형성한 후 n형 접촉층 상에 n형 금속을 증착하는 제5공정(S5)과;
상기 제3포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제4포토리소그래피 패턴(233)을 형성한 후 상기 p형 접촉층의 금속 전극이 증착되는 부분의 SiN코팅층을 식각하는 제6공정(S6)과;
상기 제4포토리소그래피 패턴을 제거한 다음 SiN코팅층의 표면에 제5포토리소그래피 패턴(234)을 형성한 후 p형 금속과 패드 메탈을 증착하는 제7공정(S7);
으로 이루어지는 것을 특징으로 하는 포토다이오드의 제조방법.
The DBR layer, the n-type contact layer, the amplification layer, the charge layer, the first change layer, the absorption layer, the second change layer, the p-type cladding layer, and the p-type contact layer are sequentially stacked on the substrate. In the manufacturing method of the photodiode provided with a light receiving unit for receiving a signal,
A first step (S1) of forming a dielectric film (220) on the surface of the p-type contact layer so as to protect the p-type contact layer;
A ring-shaped first photolithography pattern 230 is formed on the surface of the dielectric layer to form a ring-shaped insulator from the p-type contact layer to the p-type cladding layer on the outer portion of the light receiving unit, and then ion is formed therein. A second step of injecting (S2);
After the first photolithography pattern is removed, a second photolithography pattern 231 is formed on the surface of the dielectric layer to form a mesa pattern, and then p is applied to a portion corresponding to the outer region from the center of the insulator formed by implanting the ions. A third step (S3) of wet etching from the type contact layer to the n type contact layer;
A fourth step (S4) of performing a planarization process of the etched portion of the n-type contact layer from the p-type contact layer;
Forming a SiN coating layer on an upper surface, and then forming a third photolithography pattern 232 for protecting the SiN coating layer, and then depositing n-type metal on the n-type contact layer (S5);
Removing the third photolithography pattern, and then forming a fourth photolithography pattern 233 on the surface of the SiN coating layer, and then etching the SiN coating layer of the portion where the metal electrode of the p-type contact layer is deposited (S6). and;
Removing the fourth photolithography pattern and then forming a fifth photolithography pattern 234 on the surface of the SiN coating layer and depositing a p-type metal and a pad metal (S7);
Method for producing a photodiode, characterized in that consisting of.
제2항 또는 제3항에 있어서, 상기 제2공정(S2)에서 주입되는 이온은 수소이온, 중수소이온, 붕소이온 또는 산소이온 중에서 선택된 하나를 사용하되, 주입시 입사에너지는 10keV ~ 300keV이고, 도즈량은 5x1013dose/cm2~5x1014dose/cm2인 것을 특징으로 하는 포토다이오드의 제조방법.
The method of claim 2 or 3, wherein the ion implanted in the second step (S2) is selected from hydrogen ions, deuterium ions, boron ions or oxygen ions, the incident energy is 10keV ~ 300keV, The dose is 5x10 13 dose / cm 2 ~ 5x10 14 dose / cm 2 manufacturing method of a photodiode.
KR1020180036101A 2018-03-28 2018-03-28 Manufacturing method of photodiode KR102017125B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180036101A KR102017125B1 (en) 2018-03-28 2018-03-28 Manufacturing method of photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180036101A KR102017125B1 (en) 2018-03-28 2018-03-28 Manufacturing method of photodiode

Publications (1)

Publication Number Publication Date
KR102017125B1 true KR102017125B1 (en) 2019-09-03

Family

ID=67951712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036101A KR102017125B1 (en) 2018-03-28 2018-03-28 Manufacturing method of photodiode

Country Status (1)

Country Link
KR (1) KR102017125B1 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011103B1 (en) * 1990-04-11 1994-11-23 가부시키가이샤 도시바 Semiconductor photodetector
US20010035540A1 (en) * 2000-04-28 2001-11-01 Fujitsu Limited, Kawasaki, Japan Photodetector having a mixed crystal layer of SiGeC
US20060017129A1 (en) * 2004-07-22 2006-01-26 Mitsubishi Denki Kabushiki Kaisha Avalanche photodiode
US20060273421A1 (en) * 2005-06-02 2006-12-07 Fujitsu Limited Semiconductor photodetector and method for manufacturing the same
JP2007080905A (en) * 2005-09-12 2007-03-29 Sony Corp Semiconductor device and its fabrication process
US20090242933A1 (en) * 2008-03-28 2009-10-01 Jds Uniphase Corporation Semiconductor Photodiode And Method Of Manufacture Thereof
WO2011144938A2 (en) * 2010-05-19 2011-11-24 The University Of Sheffield Avalanche photodiode structure and method
US20130168793A1 (en) * 2010-09-02 2013-07-04 Ntt Electronics Corporation Avalanche photodiode
WO2014172697A1 (en) * 2013-04-19 2014-10-23 Lightspin Technologies, Inc. Integrated avalanche photodiode arrays
KR101553817B1 (en) 2014-09-04 2015-10-01 주식회사 우리로 method of manufacturing Avalanche Photodiode
KR101666400B1 (en) 2014-10-30 2016-10-14 한국과학기술연구원 Photodiode and method for fabricating the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011103B1 (en) * 1990-04-11 1994-11-23 가부시키가이샤 도시바 Semiconductor photodetector
US20010035540A1 (en) * 2000-04-28 2001-11-01 Fujitsu Limited, Kawasaki, Japan Photodetector having a mixed crystal layer of SiGeC
US20060017129A1 (en) * 2004-07-22 2006-01-26 Mitsubishi Denki Kabushiki Kaisha Avalanche photodiode
US20060273421A1 (en) * 2005-06-02 2006-12-07 Fujitsu Limited Semiconductor photodetector and method for manufacturing the same
JP2007080905A (en) * 2005-09-12 2007-03-29 Sony Corp Semiconductor device and its fabrication process
US20090242933A1 (en) * 2008-03-28 2009-10-01 Jds Uniphase Corporation Semiconductor Photodiode And Method Of Manufacture Thereof
WO2011144938A2 (en) * 2010-05-19 2011-11-24 The University Of Sheffield Avalanche photodiode structure and method
US20130168793A1 (en) * 2010-09-02 2013-07-04 Ntt Electronics Corporation Avalanche photodiode
WO2014172697A1 (en) * 2013-04-19 2014-10-23 Lightspin Technologies, Inc. Integrated avalanche photodiode arrays
KR101553817B1 (en) 2014-09-04 2015-10-01 주식회사 우리로 method of manufacturing Avalanche Photodiode
KR101666400B1 (en) 2014-10-30 2016-10-14 한국과학기술연구원 Photodiode and method for fabricating the same

Similar Documents

Publication Publication Date Title
JP3141847B2 (en) Avalanche photodiode
US7893464B2 (en) Semiconductor photodiode and method of manufacture thereof
EP3229279B1 (en) Avalanche photodiode
US20080191240A1 (en) Avalanche Photo Diode
JP5109981B2 (en) Semiconductor photo detector
JP4894752B2 (en) Semiconductor light receiving element and manufacturing method thereof
JP2011035114A (en) Mesa type photo-diode and method for manufacturing the same
US20100133637A1 (en) Avalanche photodiode
CN111739975A (en) Avalanche photodiode with three-mesa structure and manufacturing method thereof
JP5327892B2 (en) Avalanche photodiode
US10374107B2 (en) Optical waveguide integrated light receiving element and method of manufacturing the same
KR101695700B1 (en) Method of fabricating avalanche photodiode
JP2009252769A (en) Semiconductor light-receiving element
JP3675223B2 (en) Avalanche photodiode and manufacturing method thereof
US8212286B2 (en) Semiconductor light receiving element
KR102017125B1 (en) Manufacturing method of photodiode
CN104617184A (en) PIN mesa InGaAs infrared detector and preparation method thereof
KR100509355B1 (en) Photo-diode and method for fabricating the same
TW201731120A (en) Photodetecting device
US11309447B2 (en) Separate absorption charge and multiplication avalanche photodiode structure and method of making such a structure
Burm et al. Edge gain suppression of a planar-type InGaAs-InP avalanche photodiodes with thin multiplication layers for 10-Gb/s applications
CN1174469C (en) Method for preparing polarization-insensitive semiconductor optical amplifier
US20110284926A1 (en) Avalanche photodiode structure
JP3055030B2 (en) Manufacturing method of avalanche photodiode
JP2763352B2 (en) Semiconductor light receiving element

Legal Events

Date Code Title Description
GRNT Written decision to grant