KR102013381B1 - Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It - Google Patents

Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It Download PDF

Info

Publication number
KR102013381B1
KR102013381B1 KR1020120094526A KR20120094526A KR102013381B1 KR 102013381 B1 KR102013381 B1 KR 102013381B1 KR 1020120094526 A KR1020120094526 A KR 1020120094526A KR 20120094526 A KR20120094526 A KR 20120094526A KR 102013381 B1 KR102013381 B1 KR 102013381B1
Authority
KR
South Korea
Prior art keywords
reference voltage
gamma reference
input terminal
offset
common
Prior art date
Application number
KR1020120094526A
Other languages
Korean (ko)
Other versions
KR20140030422A (en
Inventor
김상수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120094526A priority Critical patent/KR102013381B1/en
Publication of KR20140030422A publication Critical patent/KR20140030422A/en
Application granted granted Critical
Publication of KR102013381B1 publication Critical patent/KR102013381B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명에 따른 감마기준전압 발생회로는 공통 감마 스트링을 통해 전원전압을 분압하여 공통 감마기준전압을 생성하는 공통 감마기준전압 생성부; 및 상기 공통 감마기준전압에 제1 옵셋을 적용하여 R 타겟 감마기준전압을 생성하기 위한 R 옵셋 인가회로와, 상기 공통 감마기준전압에 제2 옵셋을 적용하여 G 타겟 감마기준전압을 생성하기 위한 G 옵셋 인가회로와, 상기 공통 감마기준전압에 제3 옵셋을 적용하여 B 타겟 감마기준전압을 생성하기 위한 B 옵셋 인가회로를 포함한 타겟 감마기준전압 생성부를 구비한다.A gamma reference voltage generation circuit according to the present invention includes: a common gamma reference voltage generator for generating a common gamma reference voltage by dividing a power supply voltage through a common gamma string; And an R offset applying circuit for generating an R target gamma reference voltage by applying a first offset to the common gamma reference voltage, and a G for generating a G target gamma reference voltage by applying a second offset to the common gamma reference voltage. And a target gamma reference voltage generator including an offset applying circuit and a B offset applying circuit for generating a B target gamma reference voltage by applying a third offset to the common gamma reference voltage.

Description

감마기준전압 발생회로 및 그를 포함한 액정표시장치{Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It}Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It}

본 발명은 액정표시장치에 관한 것으로, 특히 감마기준전압 발생회로 및 그를 포함한 액정표시장치에 관한 것이다.
The present invention relates to a liquid crystal display device, and more particularly, to a gamma reference voltage generation circuit and a liquid crystal display device including the same.

액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다. 액정표시장치는 박막 트랜지스터 어레이가 형성된 하부기판, 컬러필터 어레이가 형성된 상부기판, 및 상기 하부기판 및 상부기판 사이에 형성된 액정층을 포함한다. 액정표시장치는 비디오 데이터의 계조별 데이터전압에 따라 액정층의 배열을 조절하여 화상을 표시한다.Liquid crystal display devices have a wide range of applications ranging from notebook computers, monitors, spacecrafts, aircrafts, etc. to the advantages of low power consumption and low power consumption. The liquid crystal display device includes a lower substrate on which a thin film transistor array is formed, an upper substrate on which a color filter array is formed, and a liquid crystal layer formed between the lower substrate and the upper substrate. The liquid crystal display displays an image by adjusting the arrangement of the liquid crystal layer according to the data voltage for each gray level of the video data.

일반적으로 계조란 인간의 시각이 느끼는 빛의 양을 단계적으로 나눈 것을 의미한다. 인간의 시각은 베버의 법칙(Weber's law)에 따라 빛의 밝기에 대해 비선형적으로 반응한다. 한정된 정보표현량 내에서 선형적으로 빛의 밝기를 기록하면 사람의 눈으로 보기에는 빛의 변화가 부드럽게 느껴지지 않고 단절되어 보이게 된다. 주어진 정보표현량의 한계 안에서 최적의 화질을 구현하기 위해서는 빛의 밝기를 비선형적으로 부호화해야 할 필요가 있다. 이를 위해, 표시패널의 구동 특성과 인간의 시각인지 특성 간의 차이를 매칭시켜주는 작업이 수행되게 되는 데, 이를 감마 보정이라 한다. 통상적으로, 감마 보정방법은 표시패널의 특성에 따라 다수의 감마기준전압 값들을 다르게 설정하고, 설정된 감마기준전압 값들을 분압하여 입력 디지털 비디오 데이터 각각에 매칭시킨다.In general, gradation means dividing the amount of light felt by human vision in stages. Human vision reacts nonlinearly to the brightness of light according to Weber's law. When the brightness of light is recorded linearly within a limited amount of information, the change of light does not feel smooth to the human eye. It is necessary to non-linearly encode the brightness of light in order to achieve optimal image quality within the limits of a given information expression. To this end, a task of matching a difference between driving characteristics of a display panel and human visual perception characteristics is performed, which is called gamma correction. In general, the gamma correction method sets a plurality of gamma reference voltage values differently according to characteristics of the display panel, divides the set gamma reference voltage values, and matches each of the input digital video data.

감마기준전압 값들은 감마기준전압 발생회로에서 생성된다. 감마기준전압 값들을 생성하는 방식에는 크게 통합 감마 방식과 독립 감마 방식이 있다. 통합 감마 방식은 R(적색),G(녹색) 및 B(청색)에 상관없이 1 종류의 감마기준전압을 생성한다. 통합 감마 방식에 의하는 경우 화이트 색좌표 보정이 불가능하다. 이에 비해, 독립 감마 방식은 R(적색),G(녹색) 및 B(청색) 각각에 대해 개별적으로 감마기준전압 값들을 생성하는 것으로, 이에 의하면 화이트 색좌표 보정이 가능해진다.Gamma reference voltage values are generated in a gamma reference voltage generating circuit. There are two methods of generating gamma reference voltages, an integrated gamma method and an independent gamma method. The integrated gamma method generates one type of gamma reference voltage regardless of R (red), G (green), and B (blue). In the case of the integrated gamma method, white color coordinate correction is not possible. In contrast, the independent gamma method generates gamma reference voltage values separately for each of R (red), G (green), and B (blue), thereby allowing white color coordinate correction.

독립 감마 방식의 감마기준전압 발생회로는 R/G/B 각각에 대한 별도의 감마 스트링(gamma string)을 구성하여 독립 감마를 구현한다. 따라서, 종래의 감마기준전압 발생회로에서는 인버젼 구동을 위한 극성(+,-)까지 고려하여 도 1과 같이 총 6개의 감마 스트링이 필요하다. 도 1에서, 감마 스트링 1, 3 및 5는 각각 R_Pos, G_Pos 및 B_Pos를 분압하여 (+) 극성의 감마기준전압들(Vp1~Vpn)을 생성한다. 감마 스트링 2, 4 및 6은 각각 R_Neg,G_Neg 및 B_Neg를 분압하여 (-) 극성의 감마기준전압들(Vn1~Vnn)을 생성한다. The gamma reference voltage generation circuit of the independent gamma method implements independent gamma by forming a separate gamma string for each of R / G / B. Therefore, in the conventional gamma reference voltage generator circuit, a total of six gamma strings are required as shown in FIG. 1 in consideration of polarities (+ and-) for inversion driving. In FIG. 1, gamma strings 1, 3, and 5 divide R_Pos, G_Pos, and B_Pos, respectively, to generate gamma reference voltages Vp1 to Vpn of positive polarity. Gamma strings 2, 4, and 6 divide R_Neg, G_Neg, and B_Neg, respectively, to generate gamma reference voltages Vn1 to Vnn of negative polarity.

감마 스트링은 직렬 접속된 분압용 저항들을 포함하기 때문에, 종래와 같이 독립 감마 구현을 위해 R/G/B 각각에 개별적인 감마 스트링을 적용하는 경우, 감마기준전압 발생회로의 사이즈가 증대될 수밖에 없다.
Since the gamma string includes resistors for voltage dividers connected in series, when a separate gamma string is applied to each of R / G / B to implement independent gamma as in the related art, the size of the gamma reference voltage generation circuit is inevitably increased.

따라서, 본 발명의 목적은 독립 감마 구현을 위한 감마 스트링의 개수를 줄일 수 있도록 한 감마기준전압 발생회로 및 그를 포함한 액정표시장치를 제공하는 데 있다.
Accordingly, an object of the present invention is to provide a gamma reference voltage generation circuit and a liquid crystal display including the same, which can reduce the number of gamma strings for implementing independent gamma.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 감마기준전압 발생회로는 공통 감마 스트링을 통해 전원전압을 분압하여 공통 감마기준전압을 생성하는 공통 감마기준전압 생성부; 및 상기 공통 감마기준전압에 제1 옵셋을 적용하여 R 타겟 감마기준전압을 생성하기 위한 R 옵셋 인가회로와, 상기 공통 감마기준전압에 제2 옵셋을 적용하여 G 타겟 감마기준전압을 생성하기 위한 G 옵셋 인가회로와, 상기 공통 감마기준전압에 제3 옵셋을 적용하여 B 타겟 감마기준전압을 생성하기 위한 B 옵셋 인가회로를 포함한 타겟 감마기준전압 생성부를 구비한다.In order to achieve the above object, a gamma reference voltage generation circuit according to an embodiment of the present invention includes a common gamma reference voltage generator for generating a common gamma reference voltage by dividing a power supply voltage through a common gamma string; And an R offset applying circuit for generating an R target gamma reference voltage by applying a first offset to the common gamma reference voltage, and a G for generating a G target gamma reference voltage by applying a second offset to the common gamma reference voltage. And a target gamma reference voltage generator including an offset applying circuit and a B offset applying circuit for generating a B target gamma reference voltage by applying a third offset to the common gamma reference voltage.

상기 R 옵셋 인가회로, 상기 G 옵셋 인가회로 및 상기 B 옵셋 인가회로 각각은, 오피 앰프; 상기 오피 앰프의 반전 입력단에 접속된 제1 가변저항; 상기 제1 가변저항과 기저전압 입력단 사이에 접속된 제1 스위치; 상기 제1 가변저항과 감산기준전압 입력단 사이에 접속된 제2 스위치; 상기 오피 앰프의 반전 입력단과 상기 오피 앰프의 출력단 사이에 접속된 제1 저항; 상기 오피 앰프의 비반전 입력단과 상기 공통 감마기준전압의 입력단 사이에 접속된 제3 스위치; 상기 오피 앰프의 비반전 입력단과 상기 공통 감마기준전압의 입력단 사이에 접속된 제2 가변저항; 상기 오피 앰프의 비반전 입력단과 상기 제2 가변저항 사이에 접속된 제4 스위치; 상기 오피 앰프의 비반전 입력단과 상기 기저전압 입력단 사이에 접속된 제2 저항; 및 상기 오피 앰프의 비반전 입력단과 상기 제2 저항 사이에 접속된 제5 스위치를 포함한다.The R offset applying circuit, the G offset applying circuit and the B offset applying circuit each include an op amp; A first variable resistor connected to the inverting input terminal of the op amp; A first switch connected between the first variable resistor and a base voltage input terminal; A second switch connected between the first variable resistor and the subtracted reference voltage input terminal; A first resistor connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier; A third switch connected between the non-inverting input terminal of the operational amplifier and the input terminal of the common gamma reference voltage; A second variable resistor connected between the non-inverting input terminal of the op amp and the input terminal of the common gamma reference voltage; A fourth switch connected between the non-inverting input terminal of the op amp and the second variable resistor; A second resistor connected between the non-inverting input terminal of the op amp and the base voltage input terminal; And a fifth switch connected between the non-inverting input terminal of the op amp and the second resistor.

상기 오피 앰프의 출력단에서 출력되는 타겟 감마기준전압은, 상기 제1 및 제3 스위치가 턴 온 됨과 동시에 상기 제2, 제4 및 제5 스위치가 턴 오프 된 상태에서 상기 제1 가변저항에 따라 상기 공통 감마기준전압과 같거나 또는, 상기 공통 감마기준전압보다 더 큰 값으로 조절된다.The target gamma reference voltage output from the output terminal of the op amp may be changed according to the first variable resistor while the first, third, and fifth switches are turned on and the second, fourth, and fifth switches are turned off. It is adjusted to a value equal to or greater than the common gamma reference voltage.

상기 오피 앰프의 출력단에서 출력되는 타겟 감마기준전압은, 상기 제1 및 제3 스위치가 턴 오프 됨과 동시에 상기 제2, 제4 및 제5 스위치가 턴 온 된 상태에서 상기 제1 및 제2 가변저항과 상기 감산기준전압에 따라 상기 공통 감마기준전압과 같거나 또는, 상기 공통 감마기준전압보다 더 작은 값으로 조절된다.The target gamma reference voltage output from the output terminal of the op amp includes the first and second variable resistors while the first, third, and fifth switches are turned off and the second, fourth, and fifth switches are turned on. And a value equal to or less than the common gamma reference voltage according to the subtraction reference voltage.

상기 제1 및 제2 가변저항은 입력 레지스터 값에 연동되도록 프로그래머블하게 셋팅된다.The first and second variable resistors are programmable set to be linked to an input register value.

또한, 본 발명의 실시예에 따른 액정표시장치는 화상을 표시하는 액정표시패널; R/G/B 별 타겟 감마기준전압을 발생하는 감마기준전압 발생회로; 상기 타겟 감마기준전압을 분압하여 다수의 감마보상전압들을 발생하고, 입력 디지털 비디오 데이터에 대응되는 감마보상전압을 데이터전압으로 선택하여 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하여 상기 데이터전압이 공급되는 수평 화소라인을 선택하는 게이트 구동회로를 구비하고; 상기 감마기준전압 발생회로는 공통 감마 스트링을 통해 전원전압을 분압하여 공통 감마기준전압을 생성하는 공통 감마기준전압 생성부; 및 상기 공통 감마기준전압에 제1 옵셋을 적용하여 R 타겟 감마기준전압을 생성하기 위한 R 옵셋 인가회로와, 상기 공통 감마기준전압에 제2 옵셋을 적용하여 G 타겟 감마기준전압을 생성하기 위한 G 옵셋 인가회로와, 상기 공통 감마기준전압에 제3 옵셋을 적용하여 B 타겟 감마기준전압을 생성하기 위한 B 옵셋 인가회로를 갖는 타겟 감마기준전압 생성부를 포함한다.
In addition, the liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel for displaying an image; A gamma reference voltage generation circuit for generating a target gamma reference voltage for each R / G / B; A data driving circuit for generating a plurality of gamma compensation voltages by dividing the target gamma reference voltage, selecting a gamma compensation voltage corresponding to input digital video data as a data voltage, and supplying the gamma compensation voltages to data lines of the liquid crystal display panel; And a gate driving circuit configured to select a horizontal pixel line to which the data voltage is supplied by supplying scan pulses to gate lines of the liquid crystal display panel; The gamma reference voltage generation circuit includes a common gamma reference voltage generator for generating a common gamma reference voltage by dividing a power supply voltage through a common gamma string; And an R offset applying circuit for generating an R target gamma reference voltage by applying a first offset to the common gamma reference voltage, and a G for generating a G target gamma reference voltage by applying a second offset to the common gamma reference voltage. And a target gamma reference voltage generator having an offset applying circuit and a B offset applying circuit for generating a B target gamma reference voltage by applying a third offset to the common gamma reference voltage.

본 발명은 공통 감마 스트링을 통해 생성된 1개의 공통 감마기준전압을 R/G/B에 대응되는 3개의 옵셋 인가회로들에 공통으로 입력하여 타겟 감마기준전압을 R/G/B 별로 독립적으로 발생한다. 종래에는 극성을 고려한 R/G/B 별 독립 감마 구현을 위해 6개의 감마 스트링이 필요했는데 반해, 본 발명은 2개의 감마 스트링만으로도 극성을 고려한 R/G/B 별 독립 감마를 구현할 수 있기 때문에 감마기준전압 발생회로의 사이즈와 제조비용을 크게 줄일 수 있다.
According to the present invention, one common gamma reference voltage generated through a common gamma string is commonly input to three offset applying circuits corresponding to R / G / B to independently generate a target gamma reference voltage for each R / G / B. do. In the past, six gamma strings were required to implement independent gamma for each R / G / B considering polarity, whereas the present invention can implement independent gamma for each R / G / B with only two gamma strings. The size and manufacturing cost of the reference voltage generating circuit can be greatly reduced.

도 1은 종래 감마기준전압 발생회로에서 독립 감마 구현을 위한 6개의 감마 스트링을 보여주는 도면.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
도 3은 감마기준전압 발생회로의 구성을 보여주는 도면.
도 4는 도 3에 도시된 공통 감마기준전압 생성부와 타겟 감마기준전압 생성부의 일 예를 보여주는 도면.
도 5는 도 4에 도시된 옵셋 인가회로들 각각의 구성을 보여주는 도면.
도 6은 옵셋값 가산 및 옵셋값 감산을 위한 옵셋 인가회로 내의 스위치들에 대한 온/오프 제어 상태를 보여주는 도면.
도 7은 옵셋 인가회로내의 가변 저항들을 프로그래머블하게 조정하는 일 예를 보여주는 도면.
도 8은 R/G/B 별 옵셋값 조정을 통해 정극성 감마기준전압들을 R/G/B 별로 다르게 발생하는 일 예를 보여주는 도면.
도 9는 본 발명의 적용에 따른 감마 출력 시뮬레이션 결과를 보여주는 도면.1 is a diagram illustrating six gamma strings for implementing independent gamma in a conventional gamma reference voltage generator.
2 is a view showing a liquid crystal display device according to an embodiment of the present invention.
3 is a diagram illustrating a configuration of a gamma reference voltage generator circuit.
4 is a diagram illustrating an example of a common gamma reference voltage generator and a target gamma reference voltage generator illustrated in FIG. 3.
FIG. 5 is a diagram illustrating a configuration of each of the offset applying circuits shown in FIG. 4. FIG.
6 shows an on / off control state for switches in an offset application circuit for offset value addition and offset value subtraction.
7 illustrates an example of programmably adjusting the variable resistors in the offset applying circuit.
FIG. 8 is a diagram illustrating an example in which positive gamma reference voltages are generated differently for each R / G / B by adjusting an offset value for each R / G / B.
9 is a view showing a gamma output simulation result according to the application of the present invention.

이하 도 2 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 9.

도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸다.2 shows a liquid crystal display according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 감마기준전압 발생회로(12), 데이터 구동회로(14), 게이트 구동회로(16), 타이밍 콘트롤러(18)를 구비한다. 2, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal display panel 10, a gamma reference voltage generation circuit 12, a data driving circuit 14, a gate driving circuit 16, and a timing controller ( 18).

액정표시패널(10)은 두 장의 유리기판 사이에 형성된 액정층을 갖는다. 이 액정표시패널(10)은 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 다수의 액정셀(Clc)들을 포함한다. 액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.The liquid crystal display panel 10 has a liquid crystal layer formed between two glass substrates. The liquid crystal display panel 10 includes a plurality of liquid crystal cells Clc arranged in a matrix by a cross structure of a plurality of data lines DL and a plurality of gate lines GL. Data lines DL, gate lines GL, TFTs, and a storage capacitor Cst are formed on the lower glass substrate of the liquid crystal display panel 10. The liquid crystal cells Clc are connected to the TFT and are driven by an electric field between the pixel electrodes 1 and the common electrode 2. The black matrix, the color filter, and the common electrode 2 are formed on the upper glass substrate of the liquid crystal display panel 10. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and is formed in IPS (In Plane Switching) mode and FFS (Fringe Field Switching) mode. In the same horizontal electric field driving method, the pixel electrode 1 is formed on the lower glass substrate. A polarizing plate is attached to each of the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, and an alignment layer for setting the pre-tilt angle of the liquid crystal is formed.

액정셀들(Clc)에는 다수의 R(적색) 액정셀들, G(녹색) 액정셀들 및 B(청색) 액정셀들이 포함된다. R 액정셀은 R 컬러 필터를 포함하고, G 액정셀은 G 컬러 필터를 포함하며, B 액정셀은 B 컬러 필터를 포함한다. 한개의 단위 픽셀 내에는 R 액정셀, G 액정셀 및 B 액정셀이 각각 1개씩 포함된다. 액정표시패널(10)은 투과형, 반투과형, 반사형 등 어떠한 형태로도 구현될 수 있다. 투과형과 반투과형에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다. The liquid crystal cells Clc include a plurality of R (red) liquid crystal cells, G (green) liquid crystal cells, and B (blue) liquid crystal cells. The R liquid crystal cell includes an R color filter, the G liquid crystal cell includes a G color filter, and the B liquid crystal cell includes a B color filter. One R pixel, one G liquid crystal cell, and one B liquid crystal cell are included in one unit pixel. The liquid crystal display panel 10 may be implemented in any form, such as a transmissive type, a transflective type, or a reflective type. In the transmissive and transflective types, a backlight unit is required. The backlight unit may be implemented as a direct type backlight unit or an edge type backlight unit.

타이밍 콘트롤러(18)는 시스템(미도시)으로부터 공급되는 수평 동기신호(Hsync), 수직 동기신호(Vsync), 데이터 인에이블신호(DE) 및 도트 클럭(DCLK) 등의 타이밍신호들을 이용하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 데이터 제어신호(DDC)는 데이터 구동회로(12) 내에서 디지털 비디오 데이터(RGB)의 샘플링 시작점을 지시하는 소스 스타트 펄스(SSP), 라이징 에지(Rising Edge) 또는 폴링 에지(Falling Edge)에 기준하여 데이터 구동회로(12) 내에서 디지털 비디오 데이터(RGB)의 래치동작을 지시하는 소스 샘플링 클럭(SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 콘트롤하는 극성제어신호(POL)등을 포함한다. 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(GSC), 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(GOE)등을 포함한다. The timing controller 18 uses a timing signal such as a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, a data enable signal DE, and a dot clock DCLK supplied from a system (not shown). A data control signal DDC for controlling the operation timing of the furnace 12 and a gate control signal GDC for controlling the operation timing of the gate driving circuit 13 are generated. The data control signal DDC is based on a source start pulse SSP, a rising edge or a falling edge indicating the sampling start point of the digital video data RGB in the data driving circuit 12. The source sampling clock SSC instructing the latching operation of the digital video data RGB in the data driving circuit 12, the source output enable signal SOE indicative of the output of the data driving circuit 12, and the liquid crystal display. And a polarity control signal POL for controlling the polarity of the data voltage to be supplied to the liquid crystal cells Clc of the panel 10. The gate control signal GDC is input to a gate start pulse GSP indicating a start horizontal line at which scanning starts in one vertical period in which one screen is displayed, and a gate start pulse GSP input to a shift register in the gate driving circuit 13. ) Is a timing control signal for sequentially shifting the?), The gate shift clock signal GSC generated at a pulse width corresponding to the ON period of the TFT, and the gate output enable signal instructing the output of the gate driving circuit 13. It includes (GOE).

또한, 타이밍 콘트롤러(18)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 픽셀 배치 구성에 맞게 정렬하여 데이터 구동회로(12)에 공급한다.In addition, the timing controller 18 arranges the digital video data RGB supplied from the system to the data driving circuit 12 in alignment with the pixel arrangement of the liquid crystal display panel 10.

감마기준전압 발생회로(12)는 공통 감마 스트링을 통해 공통 감마기준전압들을 생성한 후, 상기 공통 감마기준전압들을 R 옵셋 인가회로에 인가하여 R 타겟 감마기준전압들(GMA_R)을 발생하고, 상기 공통 감마기준전압들을 G 옵셋 인가회로에 인가하여 G 타겟 감마기준전압들(GMA_G)을 발생하며, 상기 공통 감마기준전압들을 B 옵셋 인가회로에 인가하여 B 타겟 감마기준전압들(GMA_B)을 발생한다. R/G/B 타겟 감마기준전압들(GMA_R,GMA_G,GMA_B)은 각각 (+)극성 타겟 감마기준전압들과 (-)극성 타겟 감마기준전압들을 포함한다. 감마기준전압 발생회로(12)는 R/G/B 별로 옵셋 인가회로를 더 포함함으로써 독립 감마 구현을 위한 감마 스트링의 개수를 기존의 1/3로 줄일 수 있다.The gamma reference voltage generation circuit 12 generates common gamma reference voltages through a common gamma string, and then applies the common gamma reference voltages to an R offset applying circuit to generate R target gamma reference voltages GMA_R. The common gamma reference voltages are applied to the G offset applying circuit to generate G target gamma reference voltages GMA_G, and the common gamma reference voltages are applied to the B offset applying circuit to generate B target gamma reference voltages GMA_B. . The R / G / B target gamma reference voltages GMA_R, GMA_G, and GMA_B include positive polarity target gamma reference voltages and negative polarity target gamma reference voltages, respectively. The gamma reference voltage generation circuit 12 may further include an offset applying circuit for each R / G / B, thereby reducing the number of gamma strings for implementing independent gamma to one third of the existing gamma string.

데이터 구동회로(14)는 감마기준전압 발생회로(12)로부터의 타겟 감마기준전압(GMA_R,GMA_G,GMA_B)들을 분압하여 R/G/B 별로 다수의 감마보상전압들을 발생한다. 그리고, 데이터 구동회로(14)는 데이터 제어신호(DDC)에 응답하여 입력 디지털 비디오 데이터(RGB)에 대응되는 R/G/B 별 감마보상전압을 선택한 후, 이 감마보상전압을 데이터전압으로써 액정표시패널(10)의 데이터라인들(DL)에 공급한다. The data driving circuit 14 divides the target gamma reference voltages GMA_R, GMA_G, and GMA_B from the gamma reference voltage generation circuit 12 to generate a plurality of gamma compensation voltages for each R / G / B. The data driving circuit 14 selects a gamma compensation voltage for each R / G / B corresponding to the input digital video data RGB in response to the data control signal DDC, and then uses the gamma compensation voltage as the data voltage to form a liquid crystal. The data lines DL of the display panel 10 are supplied.

게이트 구동회로(16)는 데이터전압이 공급될 액정표시패널(10)의 수평 화소라인을 선택하는 스캔펄스를 게이트 제어신호(GDC)에 따라 발생하고, 이 스캔펄스를 게이트라인들(GL)에 라인 순차 방식으로 공급한다. 이를 위해, 게이트 구동회로(16)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀(Clc)의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인 사이에 접속되는 출력 회로를 각각 포함한다. 게이트 구동회로(16)의 일부 회로는 GIP(Gate-driver In Panel) 방식으로 액정표시패널(10)의 하부 유리기판 상에 직접 형성될 수 있다. The gate driving circuit 16 generates a scan pulse for selecting a horizontal pixel line of the liquid crystal display panel 10 to which a data voltage is supplied, according to the gate control signal GDC, and transmits the scan pulse to the gate lines GL. Supply in line sequential manner. To this end, the gate driving circuit 16 includes a shift register, a level shifter for converting the output signal of the shift register into a swing width suitable for TFT driving of the liquid crystal cell Clc, and an output circuit connected between the level shifter and the gate line. Each includes. Some circuits of the gate driving circuit 16 may be directly formed on the lower glass substrate of the liquid crystal display panel 10 by a gate-driver in panel (GIP) method.

한편, 감마기준전압 발생회로(12), 데이터 구동회로(14), 게이트 구동회로(16) 및 타이밍 콘트롤러(18)는 하나의 통합 드라이버 IC(Integrated Circuit, 20) 내에 내장될 수 있다.Meanwhile, the gamma reference voltage generation circuit 12, the data driving circuit 14, the gate driving circuit 16, and the timing controller 18 may be embedded in one integrated driver IC 20.

도 3은 감마기준전압 발생회로(12)의 구성을 보여준다.3 shows the configuration of the gamma reference voltage generating circuit 12.

도 3을 참조하면, 감마기준전압 발생회로(12)는 다수의 공통 감마기준전압들(VIN0~VINn)을 생성하는 공통 감마기준전압 생성부(121)와, 상기 공통 감마기준전압들(VIN0~VINn)에 옵셋을 가감하여 R 타겟 감마기준전압들(VIN0_R~VINn_R), G 타겟 감마기준전압들(VIN0_G~VINn_G) 및 B 타겟 감마기준전압들(VIN0_B~VINn_B)을 개별적으로 생성하는 타겟 감마기준전압 생성부(122)를 구비한다.Referring to FIG. 3, the gamma reference voltage generation circuit 12 includes a common gamma reference voltage generator 121 generating a plurality of common gamma reference voltages VIN0 to VINn, and the common gamma reference voltages VIN0 to. A target gamma reference that individually generates R target gamma reference voltages VIN0_R to VINn_R, G target gamma reference voltages VIN0_G to VINn_G, and B target gamma reference voltages VIN0_B to VINn_B by adding or subtracting an offset to VINn. The voltage generator 122 is provided.

공통 감마기준전압 생성부(121)는 제1 공통 감마 스트링을 통해 제1 전원전압(VGMP)을 분압하여 공통 감마기준전압들(VIN0~VINn)을 생성하는 제1 공통 감마기준전압 생성부(121A)와, 제2 공통 감마 스트링을 통해 제2 전원전압(VGMN)을 분압하여 공통 감마기준전압들(VIN0~VINn)을 생성하는 제2 공통 감마기준전압 생성부(121B)를 포함한다.The common gamma reference voltage generator 121A divides the first power supply voltage VGMP through the first common gamma string to generate the first common gamma reference voltages VIN0 to VINn to generate the first common gamma reference voltage generator 121A. And a second common gamma reference voltage generator 121B for dividing the second power supply voltage VGMN through the second common gamma string to generate common gamma reference voltages VIN0 to VINn.

타겟 감마기준전압 생성부(122)는 R/G/B 별로 옵셋 인가회로를 각각 포함한 제1 타겟 감마기준전압 생성부(122A)와 제2 타겟 감마기준전압 생성부(122B)를 포함한다. The target gamma reference voltage generator 122 includes a first target gamma reference voltage generator 122A and a second target gamma reference voltage generator 122B each including an offset application circuit for each R / G / B.

제1 타겟 감마기준전압 생성부(122A)는 제1 공통 감마기준전압 생성부(121A)로부터 입력되는 공통 감마기준전압들(VIN0~VINn)에 제1 옵셋을 가감하여 정극성의 R 타겟 감마기준전압들((+)GMA_R, VIN0_R~VINn_R)을 생성하고, 상기 공통 감마기준전압들(VIN0~VINn)에 제2 옵셋을 가감하여 정극성의 G 타겟 감마기준전압들((+)GMA_G, VIN0_G~VINn_G)을 생성하며, 상기 공통 감마기준전압들(VIN0~VINn)에 제3 옵셋을 가감하여 정극성의 B 타겟 감마기준전압들((+)GMA_B, VIN0_B~VINn_B)을 생성한다. 제1 타겟 감마기준전압 생성부(122A)는 정극성의 R 타겟 감마기준전압들((+)GMA_R, VIN0_R~VINn_R)을 생성하기 위한 R 옵셋 인가회로, 정극성의 G 타겟 감마기준전압들((+)GMA_G, VIN0_G~VINn_G)을 생성하기 위한 G 옵셋 인가회로, 및 정극성의 B 타겟 감마기준전압들((+)GMA_B, VIN0_B~VINn_B)을 생성하기 위한 B 옵셋 인가회로를 포함한다.The first target gamma reference voltage generator 122A adds or subtracts a first offset from the common gamma reference voltages VIN0 to VINn input from the first common gamma reference voltage generator 121A to generate a positive R target gamma reference voltage. And (+) GMA_R, VIN0_R to VINn_R, and by adding or subtracting a second offset to the common gamma reference voltages VIN0 to VINn, the positive G target gamma reference voltages ((+) GMA_G, VIN0_G to VINn_G ) And add and subtract a third offset to the common gamma reference voltages VIN0 to VINn to generate positive B target gamma reference voltages (+) GMA_B and VIN0_B to VINn_B. The first target gamma reference voltage generator 122A includes an R offset applying circuit for generating positive R target gamma reference voltages ((+) GMA_R, VIN0_R to VINn_R), and G target gamma reference voltages of positive polarity (+ ) And a G offset applying circuit for generating GMA_G, VIN0_G to VINn_G), and a B offset applying circuit for generating positive B target gamma reference voltages (+) GMA_B, VIN0_B to VINn_B.

제2 타겟 감마기준전압 생성부(122B)는 제2 공통 감마기준전압 생성부(121B)로부터 입력되는 공통 감마기준전압들(VIN0~VINn)에 제1 옵셋을 가감하여 부극성의 R 타겟 감마기준전압들((-)GMA_R, VIN0_R~VINn_R)을 생성하고, 상기 공통 감마기준전압들(VIN0~VINn)에 제2 옵셋을 가감하여 부극성의 G 타겟 감마기준전압들((-)GMA_G, VIN0_G~VINn_G)을 생성하며, 상기 공통 감마기준전압들(VIN0~VINn)에 제3 옵셋을 가감하여 부극성의 B 타겟 감마기준전압들((-)GMA_B, VIN0_B~VINn_B)을 생성한다. 제2 타겟 감마기준전압 생성부(122B)는 부극성의 R 타겟 감마기준전압들((-)GMA_R, VIN0_R~VINn_R)을 생성하기 위한 R 옵셋 인가회로, 부극성의 G 타겟 감마기준전압들((-)GMA_G, VIN0_G~VINn_G)을 생성하기 위한 G 옵셋 인가회로, 및 부극성의 B 타겟 감마기준전압들((-)GMA_B, VIN0_B~VINn_B)을 생성하기 위한 B 옵셋 인가회로를 포함한다.The second target gamma reference voltage generator 122B adds or subtracts a first offset from the common gamma reference voltages VIN0 to VINn input from the second common gamma reference voltage generator 121B, thereby providing a negative R target gamma reference. Generating voltages (−) GMA_R, VIN0_R to VINn_R, and subtracting a second offset to the common gamma reference voltages VIN0 to VINn to negative G target gamma reference voltages ((-) GMA_G, VIN0_G ˜VINn_G), and a third offset is added to the common gamma reference voltages VIN0 to VINn to generate negative B target gamma reference voltages (−) GMA_B and VIN0_B to VINn_B. The second target gamma reference voltage generator 122B includes an R offset applying circuit for generating the negative R target gamma reference voltages (−) GMA_R and VIN0_R to VINn_R, and the negative G target gamma reference voltages ( A G offset applying circuit for generating (-) GMA_G, VIN0_G to VINn_G), and a B offset applying circuit for generating negative B target gamma reference voltages ((-) GMA_B, VIN0_B to VINn_B).

도 4는 도 3에 도시된 공통 감마기준전압 생성부(121)와 타겟 감마기준전압 생성부(122)의 일 예를 보여준다.4 illustrates an example of the common gamma reference voltage generator 121 and the target gamma reference voltage generator 122 illustrated in FIG. 3.

도 4를 참조하면, 공통 감마기준전압 생성부(121)는 제1 전원전압(VGMP)과 기저전압(GND) 사이에 접속된 제1 공통 감마 스트링을 통해 8개의 정극성 공통 감마기준전압들(VIN0~VIN7)을 생성함과 아울러, 제2 전원전압(VGMN)과 기저전압(GND) 사이에 접속된 제2 공통 감마 스트링을 통해 8개의 부극성 공통 감마기준전압들(VIN0~VIN7)을 생성할 수 있다. 여기서, VIN1~VIN6은 외부로부터 인가되는 선택신호(SEL)에 따라 그 값이 프로그래머블(programmable)하게 그 값이 조절될 수 있다. 즉, VIN1~VIN6은 각각 8개의 다른 값들로 선택부(8 to 1 Sel)에 인가된 후, 선택신호(SEL)에 따라 8개의 값들 중 어느 하나로 선택될 수 있다.Referring to FIG. 4, the common gamma reference voltage generator 121 may include eight positive common gamma reference voltages through a first common gamma string connected between a first power supply voltage VGMP and a ground voltage GND. In addition to generating VIN0 to VIN7, eight negative common gamma reference voltages VIN0 to VIN7 are generated through the second common gamma string connected between the second power supply voltage VGMN and the ground voltage GND. can do. Here, VIN1 to VIN6 may be adjusted such that their value is programmable according to the selection signal SEL applied from the outside. That is, VIN1 to VIN6 may be applied to the selector 8 to 1 Sel with eight different values, respectively, and then may be selected to any one of eight values according to the selection signal SEL.

타겟 감마기준전압 생성부(122)는 R/G/B 별로 각각 8개의 정극성 옵셋 인가회로들(OCR,OCG,OCB)을 포함하여 8개의 정극성 R 타겟 감마기준전압들(VIN0_R~VIN7_R), 8개의 정극성 G 타겟 감마기준전압들(VIN0_G~VIN7_G), 및 8개의 정극성 B 타겟 감마기준전압들(VIN0_B~VIN7_B)을 화이트 색좌표 타겟에 맞게 생성한다. 아울러, 타겟 감마기준전압 생성부(122)는 R/G/B 별로 각각 8개의 부극성 옵셋 인가회로들(OCR,OCG,OCB)을 포함하여 8개의 부극성 R 타겟 감마기준전압들(VIN0_R~VIN7_R), 8개의 부극성 G 타겟 감마기준전압들(VIN0_G~VIN7_G), 및 8개의 부극성 B 타겟 감마기준전압들(VIN0_B~VIN7_B)을 화이트 색좌표 타겟에 맞게 생성한다.The target gamma reference voltage generator 122 includes eight positive R target gamma reference voltages VIN0_R to VIN7_R including eight positive offset applying circuits OCR, OGG, and OBC for each R / G / B. , Eight positive G target gamma reference voltages VIN0_G to VIN7_G, and eight positive B target gamma reference voltages VIN0_B to VIN7_B are generated according to the white color coordinate target. In addition, the target gamma reference voltage generator 122 includes eight negative R target gamma reference voltages VIN0_R to eight negative offset applying circuits OCR, OGG, and OBC for each R / G / B. VIN7_R), eight negative G target gamma reference voltages (VIN0_G to VIN7_G), and eight negative B target gamma reference voltages (VIN0_B to VIN7_B) are generated for the white color coordinate target.

이와 같이, 본 발명은 공통 감마 스트링을 통해 생성된 1개의 공통 감마기준전압을 R/G/B에 대응되는 3개의 옵셋 인가회로들에 공통으로 입력하여 타겟 감마기준전압을 R/G/B 별로 독립적으로 발생한다. 종래에는 극성을 고려한 R/G/B 별 독립 감마 구현을 위해 6개의 감마 스트링이 필요했는데 반해, 본 발명은 옵셋 인가회로들을 더 구비함으로써 2개의 감마 스트링만으로도 극성을 고려한 R/G/B 별 독립 감마를 구현할 수 있다. As described above, the present invention commonly inputs one common gamma reference voltage generated through the common gamma string to three offset applying circuits corresponding to R / G / B to input the target gamma reference voltage for each R / G / B. Occurs independently. In the related art, six gamma strings were required to implement independent gamma for each R / G / B considering polarity, whereas the present invention further includes offset applying circuits, so that the two gamma strings are independent for R / G / B. Gamma can be implemented.

도 5는 도 4에 도시된 옵셋 인가회로들(OCR,OCG,OCB) 각각의 구성을 보여준다. 도 6은 옵셋값 가산 및 옵셋값 감산을 위한 옵셋 인가회로내의 스위치들에 대한 온/오프 제어 상태를 보여준다. 그리고, 도 7은 옵셋 인가회로내의 가변 저항들을 프로그래머블하게 조정하는 일 예를 보여준다.FIG. 5 shows a configuration of each of the offset applying circuits OCR, OGG, and OBB shown in FIG. 4. 6 shows an on / off control state for switches in an offset application circuit for offset value addition and offset value subtraction. 7 shows an example of programmably adjusting the variable resistors in the offset applying circuit.

도 4의 R/G/B 옵셋 인가회로들(OCR,OCG,OCB)은 도 5와 같이 동일하게 구성된다. 도 5를 참조하면, 옵셋 인가회로는 오피 앰프(OP-Amp, OA), 오피 앰프(OA)의 반전 입력단(-)에 접속된 제1 가변저항(VR1), 제1 가변저항(VR1)과 기저전압(GND) 입력단(input terminal) 사이에 접속된 제1 스위치(SW1), 제1 가변저항(VR1)과 감산기준전압(Vx) 입력단 사이에 접속된 제2 스위치(SW2), 오피 앰프(OA)의 반전 입력단(-)과 출력단(Vout이 출력됨) 사이에 접속된 제1 저항(R1)과, 오피 앰프(OA)의 비반전 입력단(+)과 공통 감마기준전압(VINn) 입력단 사이에 접속된 제3 스위치(SW3)와, 오피 앰프(OA)의 비반전 입력단(+)과 공통 감마기준전압(VINn) 입력단 사이에 접속된 제2 가변저항(VR2)과, 오피 앰프(OA)의 비반전 입력단(+)과 제2 가변저항(VR2) 사이에 접속된 제4 스위치(SW4)와, 오피 앰프(OA)의 비반전 입력단(+)과 기저전압(GND) 입력단 사이에 접속된 제2 저항(R2)과, 오피 앰프(OA)의 비반전 입력단(+)과 제2 저항(R2) 사이에 접속된 제5 스위치(SW5)를 포함한다.The R / G / B offset applying circuits OCR, OGG, and OBC of FIG. 4 are configured in the same manner as in FIG. 5. Referring to FIG. 5, the offset applying circuit includes a first variable resistor VR1 and a first variable resistor VR1 connected to an op amp (OP-Amp, OA), an inverting input terminal (-) of the op amp (OA). The first switch SW1 connected between the ground voltage GND input terminal, the second switch SW2 connected between the first variable resistor VR1 and the subtraction reference voltage Vx, and the op amp. Between the first resistor R1 connected between the inverting input terminal (-) of the OA and the output terminal (the output of Vout), the non-inverting input terminal (+) of the operational amplifier (OA), and the common gamma reference voltage (VINn) input terminal. The second variable resistor VR2 connected between the third switch SW3 connected to the second switch SW3, the non-inverting input terminal (+) of the operational amplifier OA, and the common gamma reference voltage VINn input terminal, and the operational amplifier OA. The fourth switch SW4 connected between the non-inverting input terminal (+) and the second variable resistor VR2 of the amplifier, and the non-inverting input terminal (+) and the ground voltage (GND) input terminal of the operational amplifier OA. Inverse of the second resistor R2 and the op amp OA The fifth switch SW5 is connected between the previous input terminal (+) and the second resistor (R2).

옵셋 인가회로에서 출력되는 타겟 감마기준전압(Vout)은 도 6과 같은 스위치 제어에 따라 공통 감마기준전압(VINn)을 기준으로 아래위로 조절될 수 있다. 타겟 감마기준전압(Vout)은 제1 및 제3 스위치(SW1,SW3)가 턴 온 됨과 동시에 제2, 제4 및 제5 스위치(SW2,SW4,SW5)가 턴 오프 된 상태에서 아래의 수학식 1과 같이 된다.The target gamma reference voltage Vout output from the offset applying circuit may be adjusted up and down based on the common gamma reference voltage VINn according to the switch control shown in FIG. 6. The target gamma reference voltage Vout is represented by the following equation while the first and third switches SW1 and SW3 are turned on and the second, fourth and fifth switches SW2, SW4 and SW5 are turned off. It becomes like 1.

Figure 112012069376570-pat00001
Figure 112012069376570-pat00001

수학식 1에 의하면, 타겟 감마기준전압(Vout)은 제1 가변저항(VR1)에 따라 공통 감마기준전압(VINn)과 같거나 또는 그보다 더 큰 값으로 조절될 수 있다. 사용자는 감마 튜닝시에 스위치들(SW1~SW5)에 대한 온/오프 제어와 함께 제1 가변저항(VR1)을 적절히 조절하여 타겟 감마기준전압(Vout)을 원하는 값으로 셋팅할 수 있다. According to Equation 1, the target gamma reference voltage Vout may be adjusted to a value equal to or greater than the common gamma reference voltage VINn according to the first variable resistor VR1. The user may set the target gamma reference voltage Vout to a desired value by appropriately adjusting the first variable resistor VR1 with on / off control of the switches SW1 to SW5 during gamma tuning.

타겟 감마기준전압(Vout)은 제1 및 제3 스위치(SW1,SW3)가 턴 오프 됨과 동시에 제2, 제4 및 제5 스위치(SW2,SW4,SW5)가 턴 온 된 상태에서 아래의 수학식 2과 같이 된다. 수학식 2는 제1 및 제2 가변저항(VR1,VR2)이 서로 동일하고, 제1 및 제2 저항(R1,R2)이 서로 동일한 경우를 가정한 결과이다.The target gamma reference voltage Vout is represented by the following equation while the first and third switches SW1 and SW3 are turned off and the second, fourth and fifth switches SW2, SW4 and SW5 are turned on. It becomes like 2. Equation 2 is a result of assuming that the first and second variable resistors VR1 and VR2 are identical to each other and the first and second resistors R1 and R2 are identical to each other.

Figure 112012069376570-pat00002
Figure 112012069376570-pat00002

수학식 2에 의하면, 타겟 감마기준전압(Vout)은 제1 및 제2 가변저항(VR1,VR2)과 감산기준전압(Vx)에 따라 공통 감마기준전압(VINn)과 같거나 또는 그보다 더 작은 값으로 조절될 수 있다. 사용자는 감마 튜닝시에 스위치들(SW1~SW5)에 대한 온/오프 제어와 함께 제1 및 제2 가변저항(VR1,VR2)과 감산기준전압(Vx)을 적절히 조절하여 타겟 감마기준전압(Vout)을 원하는 값으로 셋팅할 수 있다. According to Equation 2, the target gamma reference voltage Vout is equal to or smaller than the common gamma reference voltage VINn according to the first and second variable resistors VR1 and VR2 and the subtraction reference voltage Vx. Can be adjusted. In gamma tuning, the user adjusts the first and second variable resistors VR1 and VR2 and the subtraction reference voltage Vx as well as the on / off control of the switches SW1 to SW5 to adjust the target gamma reference voltage Vout. ) Can be set to the desired value.

수학식 1 및 2에서 제1 및 제2 가변저항(VR1,VR2)은 사용자의 물리적 조작에 따라 하드웨어적으로 그 값이 조절될 수 있다. In Equations 1 and 2, the first and second variable resistors VR1 and VR2 may be adjusted in hardware according to a user's physical manipulation.

또한, 수학식 1 및 2에서 제1 및 제2 가변저항(VR1,VR2)은 내장 레지스터(register) 값에 따라 소프트웨어적으로 그 값이 조절될 수도 있다. 이를 위해, 제1 및 제2 가변저항(VR1,VR2)은 입력 레지스터 값과 연동되도록 드라이버 IC에 설계되어 프로그래머블하게 셋팅될 수 있다. 도 7은 3 비트 레지스터로 제어하는 일 예를 보여주고 있다. 이 경우, 도 7의 레지스터는 (VINn에서 n의 최대값+1) × 3(R/G/B) × 2(Positive/Negative)의 개수만큼 필요하다.In addition, in Equations 1 and 2, the first and second variable resistors VR1 and VR2 may be adjusted in software according to a built-in register value. To this end, the first and second variable resistors VR1 and VR2 may be designed and programmable in the driver IC to be interlocked with the input register value. 7 shows an example of controlling with a 3-bit register. In this case, the registers of FIG. 7 are required as many as (maximum value of n in VINn + 1) x 3 (R / G / B) x 2 (Positive / Negative).

도 7을 참조하면, 제1 및 제2 가변저항(VR1,VR2)은 레지스터 값에 따라 다르게 조절될 수 있다. 그 결과 타겟 감마기준전압(Vout)은 공통 감마기준전압(VINn)의 0.8배,0.85배,0.9배 및 0.95배로 작아지게 조정되거나, 공통 감마기준전압(VINn)의 1.05배, 1.1배 및 1.15배로 커지게 조정될 수 있다. 또한, 타겟 감마기준전압(Vout)은 공통 감마기준전압(VINn)과 동일하게 조절될 수도 있다.Referring to FIG. 7, the first and second variable resistors VR1 and VR2 may be adjusted differently according to a resistor value. As a result, the target gamma reference voltage (Vout) is adjusted to be 0.8, 0.85, 0.9 and 0.95 times the common gamma reference voltage (VINn) or 1.05 times, 1.1 and 1.15 times the common gamma reference voltage (VINn). Can be adjusted to be larger. In addition, the target gamma reference voltage Vout may be adjusted to be the same as the common gamma reference voltage VINn.

도 8은 R/G/B 별 옵셋값 조정을 통해 정극성 감마기준전압들을 R/G/B 별로 다르게 발생하는 일 예를 보여준다. FIG. 8 shows an example in which positive gamma reference voltages are generated differently for each R / G / B by adjusting an offset value for each R / G / B.

도 8에서는, 1개의 공통 감마 스트링을 통해 9개의 정극성 공통 감마기준전압들(VIN1~VIN9)을 생성하고, R/G/B 별 옵셋 인가회로를 이용하여 공통 감마기준전압들(VIN1~VIN9) 각각에 R/G/B 별 옵셋을 인가한다.In FIG. 8, nine positive common gamma reference voltages VIN1 to VIN9 are generated through one common gamma string, and common gamma reference voltages VIN1 to VIN9 using an offset application circuit for each R / G / B. ) Offset for each R / G / B.

예를 들어, 정극성 고계조에서, 화이트 색좌표 보정을 위한 타겟 감마기준전압이 R/G/B 각각에 대해 5.21/5.30/5.11 V 일때, 본 발명은 공통 감마 스트링을 통해 5.21V의 공통 감마기준전압(VIN1)을 생성하고, 이(VIN1)를 0V의 옵셋을 인가하기 위한 R 옵셋 인가회로, +0.09V의 옵셋을 인가하기 위한 G 옵셋 인가회로 및 -0.1V의 옵셋을 인가하기 위한 B 옵셋 인가회로에 공통으로 입력하여, 5.21/5.30/5.11 V의 R/G/B 별 타겟 감마기준전압을 생성할 수 있다.For example, in a positive high gradation, when the target gamma reference voltage for white color coordinate correction is 5.21 / 5.30 / 5.11 V for each of R / G / B, the present invention provides a common gamma reference of 5.21 V through a common gamma string. An R offset application circuit for generating a voltage VIN1 and applying this (VIN1) to an offset of 0 V, a G offset application circuit for applying an offset of +0.09 V, and a B offset for applying an offset of -0.1 V Commonly input to the application circuit, it is possible to generate a target gamma reference voltage for each R / G / B of 5.21 / 5.30 / 5.11V.

또한, 정극성 중간계조에서, 화이트 색좌표 보정을 위한 타겟 감마기준전압이 R/G/B 각각에 대해 2.56/2.75/2.36 V 일때, 본 발명은 공통 감마 스트링을 통해 2.56V의 공통 감마기준전압(VIN5)을 생성하고, 이(VIN5)를 0V의 옵셋을 인가하기 위한 R 옵셋 인가회로, +0.19V의 옵셋을 인가하기 위한 G 옵셋 인가회로 및 -0.18V의 옵셋을 인가하기 위한 B 옵셋 인가회로에 공통으로 입력하여, 2.56/2.75/2.36 V의 R/G/B 별 타겟 감마기준전압을 생성할 수 있다. Also, in the positive halftone, when the target gamma reference voltage for white color coordinate correction is 2.56 / 2.75 / 2.36 V for each of R / G / B, the present invention provides a common gamma reference voltage of 2.56 V through the common gamma string. A V offset applying circuit for applying an offset of 0V, a G offset applying circuit for applying an offset of + 0.19V, and a B offset applying circuit for applying an offset of -0.18V. By inputting in common, R / G / B target gamma reference voltage of 2.56 / 2.75 / 2.36V can be generated.

또한, 정극성 저계조에서, 화이트 색좌표 보정을 위한 타겟 감마기준전압이 R/G/B 각각에 대해 0.85/0.94/0.75 V 일때, 본 발명은 공통 감마 스트링을 통해 0.85V의 공통 감마기준전압(VIN8)을 생성하고, 이(VIN8)를 0V의 옵셋을 인가하기 위한 R 옵셋 인가회로, +0.09V의 옵셋을 인가하기 위한 G 옵셋 인가회로 및 -0.1V의 옵셋을 인가하기 위한 B 옵셋 인가회로에 공통으로 입력하여, 0.85/0.94/0.75 V의 R/G/B 별 타겟 감마기준전압을 생성할 수 있다. Further, in the positive low gray level, when the target gamma reference voltage for white color coordinate correction is 0.85 / 0.94 / 0.75 V for each of R / G / B, the present invention provides a common gamma reference voltage of 0.85V through the common gamma string. VIN8), R offset applying circuit for applying offset of 0V, G offset applying circuit for applying offset of + 0.09V, and B offset applying circuit for applying offset of -0.1V. Commonly input to, a target gamma reference voltage for each R / G / B of 0.85 / 0.94 / 0.75 V can be generated.

도 9는 본 발명의 적용에 따른 감마 출력 시뮬레이션 결과를 보여준다.9 shows a gamma output simulation result according to the application of the present invention.

본 출원인은 위와 같이 공통 감마 스트링과 옵셋 인가회로를 활용하여 정극성 및 부극성 감마기준전압을 생성하고 이를 기반으로 출력을 계산한 후, 이 출력을 화이트 색좌표 매칭을 위한 타겟 출력과 비교하였다. 실험에 의하면, 도 9에 도시된 바와 같이 본 발명의 출력이 타겟 출력에 정확히 일치되었다. 이러한 결과를 통해 쉽게 알 수 있듯이, 본원 발명은 감마 스트링의 개수를 기존의 1/3로 줄이면서도 용이하게 독립 감마를 구현할 수 있다.
Applicant generated the positive and negative gamma reference voltages using the common gamma string and the offset application circuit as described above, calculates the output based on the same, and compares the output with the target output for white color coordinate matching. Experimentally, the output of the present invention was exactly matched to the target output as shown in FIG. As can be easily seen through these results, the present invention can easily implement the independent gamma while reducing the number of gamma string to the existing 1/3.

상술한 바와 같이, 본 발명은 공통 감마 스트링을 통해 생성된 1개의 공통 감마기준전압을 R/G/B에 대응되는 3개의 옵셋 인가회로들에 공통으로 입력하여 타겟 감마기준전압을 R/G/B 별로 독립적으로 발생한다. 종래에는 극성을 고려한 R/G/B 별 독립 감마 구현을 위해 6개의 감마 스트링이 필요했는데 반해, 본 발명은 2개의 감마 스트링만으로도 극성을 고려한 R/G/B 별 독립 감마를 구현할 수 있기 때문에 감마기준전압 발생회로의 사이즈와 제조비용을 크게 줄일 수 있다.As described above, in the present invention, one common gamma reference voltage generated through the common gamma string is input to three offset applying circuits corresponding to R / G / B in common so that the target gamma reference voltage is R / G /. It occurs independently for each B. In the past, six gamma strings were required to implement independent gamma for each R / G / B considering polarity, whereas the present invention can implement independent gamma for each R / G / B with only two gamma strings. The size and manufacturing cost of the reference voltage generating circuit can be greatly reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

10 : 액정표시패널 12 : 감마기준전압 발생회로
14 : 데이터 구동회로 16 : 게이트 구동회로
18 : 타이밍 콘트롤러 121 : 공통 감마기준전압 생성부
122 : 타겟 감마기준전압 생성부10 liquid crystal display panel 12 gamma reference voltage generation circuit
14 data driving circuit 16 gate driving circuit
18: timing controller 121: common gamma reference voltage generator
122: target gamma reference voltage generator

Claims (10)

공통 감마 스트링을 통해 전원전압을 분압하여 공통 감마기준전압을 생성하는 공통 감마기준전압 생성부; 및
스위치 제어에 따라 상기 공통 감마기준전압에 제1 옵셋을 적용하여 R 타겟 감마기준전압을 생성하기 위한 R 옵셋 인가회로와, 스위치 제어에 따라 상기 공통 감마기준전압에 제2 옵셋을 적용하여 G 타겟 감마기준전압을 생성하기 위한 G 옵셋 인가회로와, 스위치 제어에 따라 상기 공통 감마기준전압에 제3 옵셋을 적용하여 B 타겟 감마기준전압을 생성하기 위한 B 옵셋 인가회로를 포함한 타겟 감마기준전압 생성부를 구비하는 것을 특징으로 하는 감마기준전압 발생회로.A common gamma reference voltage generator for generating a common gamma reference voltage by dividing a power supply voltage through a common gamma string; And
An R offset applying circuit for generating an R target gamma reference voltage by applying a first offset to the common gamma reference voltage under switch control, and a G target gamma by applying a second offset to the common gamma reference voltage under switch control A target gamma reference voltage generator including a G offset applying circuit for generating a reference voltage and a B offset applying circuit for generating a B target gamma reference voltage by applying a third offset to the common gamma reference voltage according to a switch control. A gamma reference voltage generator circuit, characterized in that. 제 1 항에 있어서,
상기 R 옵셋 인가회로, 상기 G 옵셋 인가회로 및 상기 B 옵셋 인가회로 각각은,
오피 앰프;
상기 오피 앰프의 반전 입력단에 접속된 제1 가변저항;
상기 제1 가변저항과 기저전압 입력단 사이에 접속된 제1 스위치;
상기 제1 가변저항과 감산기준전압 입력단 사이에 접속된 제2 스위치;
상기 오피 앰프의 반전 입력단과 상기 오피 앰프의 출력단 사이에 접속된 제1 저항;
상기 오피 앰프의 비반전 입력단과 상기 공통 감마기준전압의 입력단 사이에 접속된 제3 스위치;
상기 오피 앰프의 비반전 입력단과 상기 공통 감마기준전압의 입력단 사이에 접속된 제2 가변저항;
상기 오피 앰프의 비반전 입력단과 상기 제2 가변저항 사이에 접속된 제4 스위치;
상기 오피 앰프의 비반전 입력단과 상기 기저전압 입력단 사이에 접속된 제2 저항; 및
상기 오피 앰프의 비반전 입력단과 상기 제2 저항 사이에 접속된 제5 스위치를 포함하는 것을 특징으로 하는 감마기준전압 발생회로.The method of claim 1,
Each of the R offset applying circuit, the G offset applying circuit, and the B offset applying circuit,
Op amp;
A first variable resistor connected to the inverting input terminal of the op amp;
A first switch connected between the first variable resistor and a base voltage input terminal;
A second switch connected between the first variable resistor and the subtracted reference voltage input terminal;
A first resistor connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier;
A third switch connected between the non-inverting input terminal of the operational amplifier and the input terminal of the common gamma reference voltage;
A second variable resistor connected between the non-inverting input terminal of the op amp and the input terminal of the common gamma reference voltage;
A fourth switch connected between the non-inverting input terminal of the op amp and the second variable resistor;
A second resistor connected between the non-inverting input terminal of the op amp and the base voltage input terminal; And
And a fifth switch connected between the non-inverting input terminal of the op amp and the second resistor. 제 2 항에 있어서,
상기 오피 앰프의 출력단에서 출력되는 타겟 감마기준전압은,
상기 제1 및 제3 스위치가 턴 온 됨과 동시에 상기 제2, 제4 및 제5 스위치가 턴 오프 된 상태에서 상기 제1 가변저항에 따라 상기 공통 감마기준전압과 같거나 또는, 상기 공통 감마기준전압보다 더 큰 값으로 조절되는 것을 특징으로 하는 감마기준전압 발생회로.The method of claim 2,
The target gamma reference voltage output from the output terminal of the op amp is
The common gamma reference voltage is equal to or equal to the common gamma reference voltage according to the first variable resistor when the first, third, and third switches are turned on and the second, fourth, and fifth switches are turned off. A gamma reference voltage generator circuit, characterized in that it is adjusted to a larger value. 제 2 항에 있어서,
상기 오피 앰프의 출력단에서 출력되는 타겟 감마기준전압은,
상기 제1 및 제3 스위치가 턴 오프 됨과 동시에 상기 제2, 제4 및 제5 스위치가 턴 온 된 상태에서 상기 제1 및 제2 가변저항과 상기 감산기준전압에 따라 상기 공통 감마기준전압과 같거나 또는, 상기 공통 감마기준전압보다 더 작은 값으로 조절되는 것을 특징으로 하는 감마기준전압 발생회로.The method of claim 2,
The target gamma reference voltage output from the output terminal of the op amp is
The common gamma reference voltage is equal to the common gamma reference voltage according to the first and second variable resistors and the subtraction reference voltage while the first and third switches are turned off and the second, fourth and fifth switches are turned on. Or, the gamma reference voltage generator circuit is adjusted to a value smaller than the common gamma reference voltage. 제 2 항에 있어서,
상기 제1 및 제2 가변저항은 입력 레지스터 값에 연동되도록 프로그래머블하게 셋팅되는 것을 특징으로 하는 감마기준전압 발생회로.The method of claim 2,
And the first and second variable resistors are programmed to be interlocked with an input resistor value. 화상을 표시하는 액정표시패널;
R/G/B 별 타겟 감마기준전압을 발생하는 감마기준전압 발생회로;
상기 타겟 감마기준전압을 분압하여 다수의 감마보상전압들을 발생하고, 입력 디지털 비디오 데이터에 대응되는 감마보상전압을 데이터전압으로 선택하여 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및
상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하여 상기 데이터전압이 공급되는 수평 화소라인을 선택하는 게이트 구동회로를 구비하고;
상기 감마기준전압 발생회로는,
공통 감마 스트링을 통해 전원전압을 분압하여 공통 감마기준전압을 생성하는 공통 감마기준전압 생성부; 및
스위치 제어에 따라 상기 공통 감마기준전압에 제1 옵셋을 적용하여 R 타겟 감마기준전압을 생성하기 위한 R 옵셋 인가회로와, 스위치 제어에 따라 상기 공통 감마기준전압에 제2 옵셋을 적용하여 G 타겟 감마기준전압을 생성하기 위한 G 옵셋 인가회로와, 스위치 제어에 따라 상기 공통 감마기준전압에 제3 옵셋을 적용하여 B 타겟 감마기준전압을 생성하기 위한 B 옵셋 인가회로를 갖는 타겟 감마기준전압 생성부를 포함하는 것을 특징으로 하는 액정표시장치.A liquid crystal display panel for displaying an image;
A gamma reference voltage generation circuit for generating a target gamma reference voltage for each R / G / B;
A data driving circuit for generating a plurality of gamma compensation voltages by dividing the target gamma reference voltage, selecting a gamma compensation voltage corresponding to input digital video data as a data voltage, and supplying the gamma compensation voltages to data lines of the liquid crystal display panel; And
A gate driving circuit configured to select a horizontal pixel line to which the data voltage is supplied by supplying scan pulses to gate lines of the liquid crystal display panel;
The gamma reference voltage generator circuit,
A common gamma reference voltage generator for generating a common gamma reference voltage by dividing a power supply voltage through a common gamma string; And
An R offset applying circuit for generating an R target gamma reference voltage by applying a first offset to the common gamma reference voltage under switch control, and a G target gamma by applying a second offset to the common gamma reference voltage under switch control A target gamma reference voltage generator having a G offset applying circuit for generating a reference voltage and a B offset applying circuit for generating a B target gamma reference voltage by applying a third offset to the common gamma reference voltage according to a switch control. Liquid crystal display characterized in that. 제 6 항에 있어서,
상기 R 옵셋 인가회로, 상기 G 옵셋 인가회로 및 상기 B 옵셋 인가회로 각각은,
오피 앰프;
상기 오피 앰프의 반전 입력단에 접속된 제1 가변저항;
상기 제1 가변저항과 기저전압 입력단 사이에 접속된 제1 스위치;
상기 제1 가변저항과 감산기준전압 입력단 사이에 접속된 제2 스위치;
상기 오피 앰프의 반전 입력단과 상기 오피 앰프의 출력단 사이에 접속된 제1 저항;
상기 오피 앰프의 비반전 입력단과 상기 공통 감마기준전압의 입력단 사이에 접속된 제3 스위치;
상기 오피 앰프의 비반전 입력단과 상기 공통 감마기준전압의 입력단 사이에 접속된 제2 가변저항;
상기 오피 앰프의 비반전 입력단과 상기 제2 가변저항 사이에 접속된 제4 스위치;
상기 오피 앰프의 비반전 입력단과 상기 기저전압 입력단 사이에 접속된 제2 저항; 및
상기 오피 앰프의 비반전 입력단과 상기 제2 저항 사이에 접속된 제5 스위치를 포함하는 것을 특징으로 하는 액정표시장치.The method of claim 6,
Each of the R offset applying circuit, the G offset applying circuit, and the B offset applying circuit,
Op amp;
A first variable resistor connected to the inverting input terminal of the op amp;
A first switch connected between the first variable resistor and a base voltage input terminal;
A second switch connected between the first variable resistor and the subtracted reference voltage input terminal;
A first resistor connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier;
A third switch connected between the non-inverting input terminal of the operational amplifier and the input terminal of the common gamma reference voltage;
A second variable resistor connected between the non-inverting input terminal of the op amp and the input terminal of the common gamma reference voltage;
A fourth switch connected between the non-inverting input terminal of the op amp and the second variable resistor;
A second resistor connected between the non-inverting input terminal of the op amp and the base voltage input terminal; And
And a fifth switch connected between the non-inverting input terminal of the op amp and the second resistor. 제 7 항에 있어서,
상기 오피 앰프의 출력단에서 출력되는 타겟 감마기준전압은,
상기 제1 및 제3 스위치가 턴 온 됨과 동시에 상기 제2, 제4 및 제5 스위치가 턴 오프 된 상태에서 상기 제1 가변저항에 따라 상기 공통 감마기준전압과 같거나 또는, 상기 공통 감마기준전압보다 더 큰 값으로 조절되는 것을 특징으로 하는 액정표시장치.The method of claim 7, wherein
The target gamma reference voltage output from the output terminal of the op amp is
The common gamma reference voltage is equal to or equal to the common gamma reference voltage according to the first variable resistor when the first, third, and third switches are turned on and the second, fourth, and fifth switches are turned off. Liquid crystal display device characterized in that the adjustment to a larger value. 제 7 항에 있어서,
상기 오피 앰프의 출력단에서 출력되는 타겟 감마기준전압은,
상기 제1 및 제3 스위치가 턴 오프 됨과 동시에 상기 제2, 제4 및 제5 스위치가 턴 온 된 상태에서 상기 제1 및 제2 가변저항과 상기 감산기준전압에 따라 상기 공통 감마기준전압과 같거나 또는, 상기 공통 감마기준전압보다 더 작은 값으로 조절되는 것을 특징으로 하는 액정표시장치.The method of claim 7, wherein
The target gamma reference voltage output from the output terminal of the op amp is
The common gamma reference voltage is equal to the common gamma reference voltage according to the first and second variable resistors and the subtraction reference voltage while the first and third switches are turned off and the second, fourth and fifth switches are turned on. Or a value smaller than the common gamma reference voltage. 제 7 항에 있어서,
상기 제1 및 제2 가변저항은 입력 레지스터 값에 연동되도록 프로그래머블하게 셋팅되는 것을 특징으로 하는 액정표시장치.The method of claim 7, wherein
And the first and second variable resistors are programmablely set to be linked to an input register value.
KR1020120094526A 2012-08-28 2012-08-28 Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It KR102013381B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120094526A KR102013381B1 (en) 2012-08-28 2012-08-28 Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120094526A KR102013381B1 (en) 2012-08-28 2012-08-28 Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It

Publications (2)

Publication Number Publication Date
KR20140030422A KR20140030422A (en) 2014-03-12
KR102013381B1 true KR102013381B1 (en) 2019-08-23

Family

ID=50642865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120094526A KR102013381B1 (en) 2012-08-28 2012-08-28 Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It

Country Status (1)

Country Link
KR (1) KR102013381B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508283B2 (en) 2020-12-10 2022-11-22 Lx Semicon Co., Ltd. Data driving device and panel driving method of data driving device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964240B1 (en) * 2019-10-23 2021-03-30 Pixelworks, Inc. Accurate display panel calibration with common color space circuitry
CN114207698B (en) * 2020-05-19 2023-12-22 京东方科技集团股份有限公司 Power management device and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233355A (en) 2002-02-08 2003-08-22 Seiko Epson Corp Reference voltage generation circuit, display driving circuit, display device, and reference voltage generation method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001991B1 (en) * 2003-12-11 2010-12-16 엘지디스플레이 주식회사 Gamma-correction circuit
KR100672654B1 (en) * 2004-06-30 2007-01-24 엘지.필립스 엘시디 주식회사 Apparatus for generating Gamma reference voltage of liquid crystal display device
KR101117981B1 (en) * 2005-05-12 2012-03-06 엘지디스플레이 주식회사 Data driver and liquid crystal display device using the same
KR101182546B1 (en) * 2005-09-26 2012-09-12 엘지디스플레이 주식회사 Variable Gamma Reference Voltage Circuit and Liquid Crystal Display Using The Same
KR101352189B1 (en) * 2008-07-08 2014-01-16 엘지디스플레이 주식회사 Gamma Reference Voltage Generation Circuit And Flat Panel Display Using It
KR101373861B1 (en) * 2008-11-19 2014-03-13 엘지디스플레이 주식회사 Liquid Crystal Display
US8854294B2 (en) * 2009-03-06 2014-10-07 Apple Inc. Circuitry for independent gamma adjustment points

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003233355A (en) 2002-02-08 2003-08-22 Seiko Epson Corp Reference voltage generation circuit, display driving circuit, display device, and reference voltage generation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508283B2 (en) 2020-12-10 2022-11-22 Lx Semicon Co., Ltd. Data driving device and panel driving method of data driving device

Also Published As

Publication number Publication date
KR20140030422A (en) 2014-03-12

Similar Documents

Publication Publication Date Title
CN111179798B (en) Display device and driving method thereof
KR102555060B1 (en) Liquid crystal display device and driving method thereof
KR102651807B1 (en) Liquid crystal display device and driving method thereof
KR101503064B1 (en) Liquid Crystal Display and Driving Method thereof
KR20080100085A (en) Method for generating a gamma voltage, driving circuit for performing the same, and display device having the driving circuit
KR20120072724A (en) Liquid crystal display
KR101286535B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR102013381B1 (en) Gamma Reference Voltage Generation Circuit And Liquid Crystal Display Including It
KR20070115168A (en) Liquid crystal display and driving method thereof
KR101446999B1 (en) Driving Circuit And Liquid Crystal Display Device Including The Same
KR101127850B1 (en) A driving circuit of a lquid crystal display device
JP2006276114A (en) Liquid crystal display device
KR20110119309A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20070014705A (en) Liquid crystal display
KR101970798B1 (en) Liquid crystal display
KR101383279B1 (en) Driving circuit for display and display having the same and method for drivintg the same
KR101630331B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR20100060202A (en) Liquid crystal display device
KR101006448B1 (en) Driving apparatus of liquid crystal display
KR20070077673A (en) Flat panel display
KR101055196B1 (en) Driving circuit of liquid crystal display device
KR20130022953A (en) Driving circuit for liquid crystal display device and method for driving the same
KR101818463B1 (en) Liquid crystal display device and driving method thereof
KR101584991B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR101528921B1 (en) Liquid Crystal Display and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right