KR101991447B1

KR101991447B1 - 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프 기반 ldpc 부호 설계 기법

Info

Publication number: KR101991447B1
Application number: KR1020180107872A
Authority: KR
Inventors: 안재하; 김수일; 노종선; 김찬기
Original assignee: 국방과학연구소
Priority date: 2018-09-10
Filing date: 2018-09-10
Publication date: 2019-06-20

Abstract

본 발명은 LDPC 부호 설계 기법에 관한 것이다. 본 발명에 따른 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프(protograph) 기반 LDPC 부호 설계 기법은, 하나의 홉(hop) 내에서 부호어가 발생하지 않도록 하는 기초 행렬의 구조를 산출하는 단계; 채널 초기 값 중 하나의 홉에 해당하는 위치의 값을 변형한 PEXIT 알고리즘을 통해, 최적화된 기초 행렬을 산출하는 단계; 상기 산출한 최적화된 기초 행렬로부터, 리프팅(lifting)을 통해 패리티 검사 행렬을 도출하는 단계; 및 상기 패리티 검사 행렬을 따르는 LDPC 복호기 및 부호기를 설계하는 단계;를 포함한다.

Description

블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프 기반 LDPC 부호 설계 기법{The Method of Protograph LDPC codes Construction Robust to Block Interference and Fading}

본 발명은 LDPC 부호 설계 기법에 관한 것이다.

블록 간섭 채널 모델은 한 프레임 내의 블록이라 불리는 매우 긴 비트길이의 군집 오류가 존재하는 채널 모델로 선행논문 1(R. McEliece and W. E. Stark, “Channels with block interference,” IEEE Trans. Inf. Theory, vol.30, no.1, pp. 44-53, Jan. 1984.)에서 제시되었으며, 육상 이동위성통신 채널(land mobile satellite channel, LMSC)의 모델링을 위한 GE 모델 혹은 주파수 도약 환경의 부분 대역 재밍 등의 모델링으로서 활용되고 있다. 블록 간섭 채널에서 기존 오류 정정 부호의 성능을 높이기 위해서는 단위 부호 길이 대비 충분히 긴 길이의 인터리버(interleaver)가 필요하며, 이는 높은 설계 복잡도 및 지연을 유발한다.

이를 개선하기 위해 선행논문 2(L. Wilhelmsson and L. B. Milstein, “On the effect of imperfect interleaving for the Gilbert-Elliott channel,” IEEE Trans. Commun., vol.47, no.5, pp. 681-688, May 1999.)에서는 GE 모델의 마르코브 확률 과정이 고려된 불완전한 인터리버를 도입하여 무한 길이의 인터리버와 비슷한 수준으로 성능을 향상하기도 하였다. 그러나 여전히 인터리버에 의존한 방식은 단순한 단위 오류 정정 부호의 복호화 과정에 의해 매우 높은 복잡도 및 지연이 불가피하다.

이러한 단점을 극복하기 위해 블록 간섭 채널에서도 단위 오류 정정 부호의 복호화가 가능하도록 부호의 구조 설계를 변형하는 방법을 생각할 수 있다. 다양한 오류 정정 부호 기법 중 LDPC(low-density parity-check) 부호는 IEEE 802.16e 혹은 DVB-S2 및 ATSC 3.0 등의 통신 기법에 활용되는 차세대 부호이며, 설계의 자유도로 인해 페이딩 채널 및 블록 오류 채널 등 다양한 채널에 대해 최적화된 설계 기법이 제안된 바 있다.

LDPC 부호는 변수 노드 및 검사 노드가 상호 연결된 그래프 및 그에 해당되는 패리티검사 행렬(parity check matrix)로 표현되며, 두 노드 그래프의 연결 관계에 따라 LDPC 부호의 부호 성능이 결정된다.

LDPC 부호의 이론적 성능 분석은 기본적으로 확률 기법인 밀도 진화(density evolution, DE)를 활용하며, 밀도 진화에서 높은 성능을 지니는 변수 노드 및 검사 노드의 확률 분포를 활용한 부호 설계를 통해서도 최적의 LDPC 부호를 얻을 수 있다는 것은 이미 알려져 있다. 다만, 통신 규격 및 시스템에 제안된 LDPC 부호 설계는 프로토그래프(protograph)로 불리는 표현 및 방법을 이용한다.

프로토그래프(protograph)에 기반한 LDPC 부호는 설계 과정, 부호화(encoding) 및 복호화 과정에 확률 기법에 기반한 LDPC 부호 대비 낮은 복잡도의 알고리즘을 활용할 수 있는 장점으로, 앞서 언급한 통신 규격을 포함한 대부분의 경우에 활용된다.

프로토그래프(protograph) 기반 LDPC 부호의 프로토그래프(protograph) 혹은 기초 행렬(base matrix)은 기존 LDPC 부호의 개념인 노드 그래프 혹은 패리티 검사 행렬을 축소한 형태로 표현되며, 부호 설계를 위해 프로토그래프(protograph)나 기초 행렬을 결정하면 일련의 리프팅(lifting) 과정을 통해 최종적인 LDPC 부호가 결정된다. protograph 기반 LDPC 부호에서는 이론적인 성능 분석을 위해 기초 행렬에서 활용할 수 있는 PEXIT(protograph extrinsic information transfer)라는 기법이 활용되며, PEXIT 알고리즘의 결과로서 높은 성능이 예측되는 특정 기초 행렬을 택하면 리프팅(lifting) 후의 LDPC 부호도 높은 성능을 보인다는 것이 알려져 있다.

블록 페이딩 모델은 블록 간섭 모델과 많은 유사성이 존재하며, 다중 주파수 환경, 주파수 도약 환경 및 OFDM (orthogonal frequency division multiplexing) 환경에서 채택되는 채널 모델로서 많은 연구가 존재한다.

LDPC 부호를 활용하여 성능을 높이는 연구로서, 2009년 출판된 선행논문3(J. J. Boutros, A. G. I. Fabregas, E. Biglieri, and G. Zemor, “Low-density parity-check codes for nonergodic block-fading channels,” IEEE Trans. Inf. Theory, vol.56, no.9, pp. 4286-4300, Sep. 2010.)에서 블록 페이딩 환경을 위한 root LDPC 부호가 처음 제안되었으며, protograph에 기반한 root LDPC 부호 또한 선행논문4(Y. Fang, G. Bi, and Y. L. Guan, “Design and analysis of root-protograph LDPC codes for non-ergodic block-fading channels,” IEEE Trans. Wireless Commun., vol.14, no.2, pp. 738-749, Sep. 2014.)에서 연구되었다.

앞서 논문에서 언급된 블록 페이딩을 위한 LDPC 부호의 특징은 낮은 부호율을 지니고 있으며, 다수의 열화된 블록 환경에서도 높은 성능을 보이며, 유사한 모델인 블록 간섭 모델에서도 비슷한 결과를 보인다. 문제는 블록 간섭 모델에서 발생하는 간섭의 빈도가 낮은 경우로, 블록 페이딩에서 활용하는 오류 정정 부호가 보장하는 성능은 채널 환경 대비 매우 충분하지만, 기존의 방법은 너무 낮은 부호율로 작동하여 필요 이상의 패리티를 활용하게 된다.

그런 점에서 블록 간섭 모델에서 발생하는 간섭의 빈도가 낮은 경우에 효율적으로 작동할 수 있는 높은 부호 및 root LDPC 부호의 원리를 활용한 새로운 LDPC 부호 설계가 필요하다. 또한 이러한 부호가 프로토그래프(protograph) 기반으로 설계되는 경우, 이론적 성능 분석의 용이하고, 설계 복잡도가 줄어 실용성이 높아지는 장점이 있다.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은, 블록 간섭 및 블록 페이딩에 강인한 고부호율 protograph 기반 LDPC 부호 설계 기법을 제공하는 것을 그 목적으로 한다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 하나의 홉(hop) 내에서 부호어가 발생하지 않도록 하는 기초 행렬의 구조를 산출하는 단계; 채널 초기 값 중 하나의 홉에 해당하는 위치의 값을 변형한 PEXIT 알고리즘을 통해, 최적화된 기초 행렬을 산출하는 단계; 상기 산출한 최적화된 기초 행렬로부터, 리프팅(lifting)을 통해 패리티 검사 행렬을 도출하는 단계; 및 상기 패리티 검사 행렬을 따르는 LDPC 복호기 및 부호기를 설계하는 단계;를 포함하는 것을 특징으로 하는 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프(protograph) 기반 LDPC 부호 설계 기법을 제공한다.

실시 예에 있어서, 상기 기초 행렬의 크기는, 홉의 개수(L)와 부호율에 영향을 주는 파라미터에 의해 결정될 수 있다.

또 다른 실시 예에 있어서, 상기 기초 행렬은, 각 홉에 대응되는 부분 행렬로 구성될 수 있다.

본 발명에 따른 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프(protograph) 기반 LDPC 부호 설계 기법의 효과에 대해 설명하면 다음과 같다.

종래의 기술인 full diversity를 만드는 낮은 부호율의 root LDPC 부호 기반을 포함한 기존 기법은 블록 간섭 모델에서 발생하는 간섭의 빈도가 낮은 경우에 대해 필요 이상의 패리티를 활용하게 된다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 간섭의 빈도가 낮은 경우에 이론적으로 얻을 수 있는 최적화된 성능에 가까운 프로토그래프(protograph) 기반 LDPC 부호 설계 방법을 제안한다. 제안된 부호를 설계하기 위해 특정 구조의 기초 행렬을 가정하며, 그 기초 행렬의 구체적인 값을 정하기 위해서 변형된 PEXIT 알고리즘을 사용한다.

제안된 설계를 이용한 부호는 같은 부호율에서 활용하는 정규 LDPC 부호보다 우수한 성능을 보임을 시뮬레이션을 통해 확인할 수 있다.

본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.

도 1은 본 발명에 따라 제안한 주파수 고효율의 주파수 도약 시스템의 실시 예를 설명하기 위한 블록도이다.
도 2는 본 발명에 따라 설계한 시스템의 프레임 구조 및 패킷 오류율을 설명하기 위한 개념도이다.
도 3은 변형된 PEXIT 알고리즘의 순서도이다.
도 4는 본 발명에 따라 제안된 기초 행렬의 블록 간섭 채널의 우수성을 설명하기 위한 개념도이다.
도 5는 제안된 기초 행렬 및 PEXIT 알고리즘으로부터 최종적인 패리티 검사 행렬 및 LDPC 부호기 및 복호기를 설계하는 과정의 실시 예를 설명하기 위한 순서도이다.
도 6은 본 발명에 따라 제안된 방법에 의해 설계된 기초 행렬의 실시 예이다.
도 7은 페이딩이 존재하지 않는 경우 블록 간섭에 의한 제안 LDPC 부호 및 정규 LDPC 부호의 프레임 오류율 변화를 설명하기 위한 그래프이다.
도 8은 레일리 페이딩이 존재하는 경우 블록 간섭에 의한 제안 LDPC 부호 및 정규 LDPC 부호의 프레임 오류율 변화를 설명하기 위한 그래프이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소에는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 기술할 것이다. 이하의 설명에서 본 발명의 모든 실시형태가 개시되는 것은 아니다. 본 발명은 매우 다양한 형태로 구현될 수 있으며, 여기에 개시되는 실시형태에 한정되는 것으로 해석되어서는 안 된다. 본 실시형태들은 출원을 위한 법적 요건들을 충족시키기 위해 제공되는 것이다. 동일한 구성요소에는 전체적으로 동일한 참조부호가 사용된다.

본 발명에서는 느린 주파수 도약 환경을 가정하며, 도약의 단위인 홉 단위로 블록 간섭이 발생한다고 가정한다. 변복조 방식으로는 BPSK 변/복조기를 이용하며, 오류 정정 부호로 프로토그래프(protograph) 기반

LDPC 부호가 사용된다. 일반적인 통신 규격에서는 인터리버 및 스크램블러 등이 활용되나, 이 부분이 제안하는 오류 정정 부호의 성능에 영향을 주지는 않으므로, 본 발명에서는 이들이 제외된 단순화된 시스템 모델을 사용한다. 블록 페이딩이 포함된 구체적인 시스템의 블록 다이어그램은 도 1과 같이 표현된다.

도 1은 본 발명에 따라 제안한 주파수 고효율의 주파수 도약 시스템의 실시 예를 설명하기 위한 블록도이다.

도 1을 참조하면, 시스템은 크게 3개의 분류로서 송신기, 채널 모델, 수신기로 나눌 수 있다.

송신기에서

비트로 이루어진 메시지 비트 m은 LDPC 부호기에 의해

비트로 부호화되며 이 단위를 프레임이라고 부른다. 그 뒤, BPSK 변조기에 의해 변조가 수행된다. 변조 후의 값은 성좌도(constellation)에 의해 결정된 특정 위상 값을 지닌 파형으로 대응되며, 주파수 hopper에 의해 홉(hop)이라고 불리는 부분적인 다수의 비트 단위로 기저 대역으로부터 단일 주파수 대역으로 전송된다.

채널 모델에서 프레임은 비트 단위로 가우시안 분포의 채널의 무작위 오류 및 일정 확률의 홉 단위로 발생하는 블록 간섭에 의해 발생하는 군집 오류가 발생한다. 무작위 오류 발생에 영향을 주는 파라미터는

로 신호 대 잡음 세기 비율을 나타낸다.

홉 단위의 블록 간섭이 발생하는 확률은 ρ로, 간섭이 발생하는 경우 그 홉의 비트는 기존 값과 독립적인 무작위한 패턴이 되어 기존 정보를 모두 잃어버리게 된다고 가정한다.

그 외 모델에 블록 페이딩이 포함되는 경우는 이 또한 성능에 영향을 준다. 일반적인 통신에서 페이딩으로 불리는 현상은 신호 세기 및 위상 등 신호의 전반적인 영역에 영향을 주지만, 이 모델에서는 단순히 페이딩에 의해 신호 세기의 변화만으로 가정한다.

블록 페이딩은 홉 단위로 발생하며, 각 홉의 index

에 대해 페이딩 계수

만큼 변한다고 가정한다. 이 경우 채널 정보는 신호 및 잡음 비, 블록 간섭 여부 및 페이딩 계수로 간주하며, 수신기는 앞서 언급한 채널 정보를 확보할 수 있다고 가정한다.

수신기에서는 주파수 dehopper를 통해 특정 주파수 대역의 홉이 기저 대역으로서 이동한다. 복조기는 전송된 파형에 대응하는 성좌도의 위치를 파악하며, 이를 기반으로 연판정된 LLR(log-likelihood ratio)을 LDPC 복호기에게 제공한다. LLR 값

에 계산을 위해서는 채널 정보인 페이딩 계수

및 가우시안 분포의 분산

을 활용하며, 각 비트의 정렬된 위상에서의 전력값을

라고 할 때, 다음의 수학식 1을 따른다.

LDPC 복호기는 복조기로부터 받은 연판정된 LLR 값으로부터 신뢰 전파(BP, belief propagation)를 통해 복호를 수행하여, 본래의 메시지를 복구한다.

본 발명의 주요한 부분인 LDPC 부호의 설계 기법은 다음과 같다.

본 LDPC 부호의 부호율은

로, 높은 부호율을 지니고 있으며, 설계 방법의 핵심은 하나의 홉 내에 생길 수 있는 부호어가 존재하지 않도록 하는 구조로 기초 행렬이 도 2와 같은 구조가 되도록 설계한다.

도 2는 본 발명에 따라 설계한 시스템의 프레임 구조 및 패킷 오류율을 설명하기 위한 개념도이다.

도 2를 참조하면, 기초 행렬의 크기는

의 크기로

은 홉의 개수,

는 설계 파라미터로 특히

는 부호율에 영향을 준다. 각 홉의 경우

개의 열 위치에 대응되며, 그 행렬은 각 대각 요소(diagonal element)가 1이며 열 하단 삼각형식(lower triangular form) 혹은 상단 삼각형식(upper triangular form)의 행의 중간 행이 직사각 형태의 특정 0이 아닌 값이 삽입될 수 있는 구조를 따른다. 또한, 이러한 삼각형식의 직사각 형태의 구조는 각 홉마다 다른 위치를 지니며, 전체적으로 각 검사 행렬의 계수가 일정하게 유지되도록 설계한다.

구체적인 설계법은 다음과 같다.

크기가

이며, 대각 요소가 1인 어떤 상단 혹은 하단 삼각 형식

행렬 및 크기가

인

행렬을 생각할 수 있다.

그 경우, 기초 행렬

에 대해, 각 홉에 위치하는 부분 행렬(submatrix)

로 구성되도록 한다. 또한, 상단 삼각 형식에서 결정되지 않는 값은 변형된 PEXIT 알고리즘을 통해 해당하는

에 복호 성공 및 실패를 예측하며, 미 결정된 값 중 가능한 모든 음수가 아닌 정수 조합에 대해 중 복호가 성공하는

중 최소의 값으로 나타나는 조합으로 결정한다.

변형된 PEXIT 알고리즘의 순서도는 도 3과 같다.

도 3은 변형된 PEXIT 알고리즘의 순서도이다.

기존 선행논문 5(L. Gianluigi and M. Chiani, “Protograph LDPC codes design based on EXIT analysis,” Global Telecommunications Conference (GLOBECOM), Washington DC:USA, 2007, pp. 3250-3254.)에서 제시된 PEXIT 알고리즘에서 제시된 수학적 정의 및 표현을 공유한다. 차이점은 채널 초기값 중 한 홉에 해당하는 위치의 값을 변형하여, 블록 간섭 상황에서도 점근적인 분석이 가능하도록 한 것이 특징이다.

도 3을 참조하면, 첫 번째 홉의 페이딩 계수를 0, 그 밖 홉의 페이딩 계수를 가우시안 잡음의 표준편차에 근거하여 채널 값을 설정하는 단계가 진행된다.

그리고, 포토그래프(protograph) 관계에 있는 변수 및 검사 노드의 상호 정보 값을 업데이트하는 단계가 진행된다.

변수 노드는 부호어의 위치, 검사 노드는 각 부호어가 만족해야 할 선형 제약식인 신드롬 (syndrome)을 protograph의 정점 (vertex)으로 표현한 것으로, 그래프의 상호 연결 관계에 따라 업데이트가 수행될 수 있다.

이어서, 상기 채널 값에 의해 결정되는 각 변수 노드의 누적 상호 정보 값을 유도하는 단계가 진행된다.

누적 상호 정보 값은 복호화 과정 중 각 부호어 값의 신뢰성을 정보 엔트로피를 활용하여 계산한 것으로, 0과 1 사이의 값을 가지며, 1에 가까울수록 복호화된 부호어 값이 신뢰성이 높은 것으로 본다.

그 다음으로, 모든 변수 노드의 상기 누적 상호 정보 값이 1이 되어 해당하는 protograph 구조의 복호가 성공하는지, 혹은 상기 과정을 반복적으로 수행하는 중 최대 반복 횟수에 도달할 경우에도 상호 정보 값이 1에 도달하지 않아, 해당 protograph 구조의 복호가 실패하는지 여부를 결정하는 단계가 진행된다.

PEXIT 알고리즘에 대한 복호 성공 및 실패 여부를 통해 특정 Eb/N0 및 protograph로부터 대응되는 평균적 LDPC 부호의 점근적 성능을 얻을 수 있으며, 유한 길이의 복호 성능 또한 PEXIT 알고리즘에 의한 점근적 성능과 높은 상관 관계가 있다.

이러한 설계가 제안된 채널 상황에서 우수한 성능을 보이는 이유는 기초 행렬에 대응되는 프로토그래프(protograph)로부터 알 수 있다. 도 2로부터

이며

인 경우, 도 4와 같은 기초 행렬 및 대응되는 프로토그래프가 있다고 가정할 수 있다.

도 4는 본 발명에 따라 제안된 기초 행렬의 블록 간섭 채널의 우수성을 설명하기 위한 개념도이다.

이와 같은 프로토그래프는 검사 노드를 행으로, 변수 노드를 열로, 상호 연결 관계의 수를 각 행렬의 원소로 표현하고 있다. 먼저 두 번째 검사행렬은 첫 번째 홉에 속한 변수 노드와의 연결 관계가 첫 번째 변수 노드 하나이며, 그 외에는 다른 홉으로부터 연결관계가 존재한다. 세 번째 검사 행렬은 두 번째 검사 노드와의 하나의 연결 관계만 존재하는 첫 번째 변수 노드와의 가능한 연결 관계를 제외하면, 또한 앞서와 같은 연결 관계를 지닌다.

예시와 같이 검사 행렬이 어떤 홉에서 연결 관계를 하나만 유지하거나 앞서 조건을 만족하는 검사 노드와의 하나의 연결 관계를 지닌 변수 노드와의 연결을 제외하는 경우, 연결 관계가 하나만 존재하는 경우 이 검사 행렬을 rootcheck로 부른다.

Rootcheck는 블록 간섭을 해결하는데 유용한 구조이며, 이는 도 4에서 표현된 예시로 설명할 수 있다. 도 4의 구조에서 첫 번째 홉에 블록 간섭이 발생한다고 가정하는 경우, 먼저 두 번째 검사 노드에 의해 첫 번째 변수 노드 자체의 신뢰성이 낮더라도 블록 간섭이 발생하지 않았기에 신뢰성 높은 변수 노드로부터만 LLR값을 얻으므로 간섭 값의 정정이 용이하다. 두 번째 변수 노드 또한 앞서 정정된 첫 번째 노드 및 다른 신뢰성 높은 변수 노드로부터만 LLR 값을 얻으므로 간섭의 정정이 용이하다. 이러한 정정 과정은 다른 홉에 블록 간섭이 발생한다고 가정하더라도 비슷한 과정을 통해 정정이 가능하도록 기초 행렬이 설계되어 있다.

도 5는 제안된 기초 행렬 및 PEXIT 알고리즘으로부터 최종적인 패리티 검사 행렬 및 LDPC 부호기 및 복호기를 설계하는 과정의 실시 예를 설명하기 위한 순서도이다.

도 5를 참조하면, 결정된 기초행렬의 각 원소는 circulant matrix와 같은 행렬로 대응되며 이 경우 circulant 값을 결정하는 데 있어, 일정 이상의 girth를 얻는 PEG를 활용하여 설계한다. 이와 같은 과정을 리프팅(lifting)이라고 하며, 대응된 패리티검사행렬은 복호기 또는 부호기를 만드는 데 활용할 수 있다.

제안된 설계는 다양한 홉의 개수 및 파라미터에 설계가 가능하나 우수성을 확인할 수 있는 하나의 예시를 참고하고자 한다.

,

및 부호율

인 경우, 제안된 행렬 구조 및 변형된 PEXIT를 통해 행렬 원소를 각각 얻어진 최종적인 기초 행렬은 도 6와 같다.

도 6은 본 발명에 따라 제안된 방법에 의해 설계된 기초 행렬의 실시 예이다.

기초 행렬로부터 girth가 8이상이 되도록 circulant 기반 및 PEG 알고리즘을 활용하여 최종적인 패리티 검사 행렬을 얻었다. 블록 간섭 채널의 가정으로서 수신기 입장에서 채널 정보가 확보되며 블록 간섭이 일어날 확률이

인 경우에서 이를 부호 길이가 2304인 제안 부호와 일반적인 정규 (3,9) LDPC 부호의 프레임 오류율 (FER, frame error rate)은 페이딩이 없는 경우 (도 7) 및 레일리 페이딩이 존재하는 경우 (도 8)와 같다.

도 7은 페이딩이 존재하지 않는 경우 블록 간섭에 의한 제안 LDPC 부호 및 정규 LDPC 부호의 프레임 오류율 변화를 설명하기 위한 그래프이다.

도 8은 레일리 페이딩이 존재하는 경우 블록 간섭에 의한 제안 LDPC 부호 및 정규 LDPC 부호의 프레임 오류율 변화를 설명하기 위한 그래프이다.

도 7 및 도 8을 참조하면, 두 경우 모두 제안된 부호가 성능이 우수했으며, 매우 큰

에서 수렴하는 FER 값에서도 큰 차이가 존재하였다. 특히 제안한 부호는 매우 큰

에서는 이론적으로 도달 가능한 FER 점에 도달 가능함을 확인할 수 있었다.

본 발명에 따른 블록 간섭 및 블록 페이딩에 강인한 고부호율 protograph 기반 LDPC 부호 설계 기법의 효과에 대해 설명하면 다음과 같다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 간섭의 빈도가 낮은 경우에 이론적으로 얻을 수 있는 최적화된 성능에 가까운 protograph 기반 LDPC 부호 설계 방법을 제안한다. 제안된 부호를 설계하기 위해 특정 구조의 기초 행렬을 가정하며, 그 기초 행렬의 구체적인 값을 정하기 위해서 변형된 PEXIT 알고리즘을 사용한다.

상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims

하나의 홉(hop) 내에서 부호어가 발생하지 않도록 하는 기초 행렬의 구조를 산출하는 단계;
채널 초기 값 중 하나의 홉에 해당하는 위치의 값을 변형한 PEXIT 알고리즘을 통해, 최적화된 기초 행렬을 산출하는 단계;
상기 산출한 최적화된 기초 행렬로부터, 리프팅(lifting)을 통해 패리티 검사 행렬을 도출하는 단계; 및
상기 패리티 검사 행렬을 따르는 LDPC 복호기 및 부호기를 설계하는 단계;를 포함하는 것을 특징으로 하는 블록 간섭 및 블록 페이딩에 강인한 고부호율 protograph 기반 LDPC 부호 설계 기법.
제1항에 있어서,
상기 기초 행렬의 크기는,
홉의 개수(L)와 부호율에 영향을 주는 파라미터에 의해 결정되는 것을 특징으로 하는 블록 간섭 및 블록 페이딩에 강인한 고부호율 protograph 기반 LDPC 부호 설계 기법.
제2항에 있어서,
상기 기초 행렬은,
각 홉에 대응되는 부분 행렬로 구성되는 것을 특징으로 하는 블록 간섭 및 블록 페이딩에 강인한 고부호율 protograph 기반 LDPC 부호 설계 기법.
제1항에 있어서,
상기 최적화된 기초 행렬을 산출하는 단계는,
첫 번째 홉의 페이딩 계수를 0, 상기 첫 번째 홉 이외의 홉의 페이딩 계수를 가우시안 잡음의 표준편차에 근거하여 채널 값으로 설정하는 단계;
프로토그래프(protograph) 관계에 있는 변수 노드 및 검사 노드의 상호 정보 값을 업데이트하는 단계;
상기 채널 값에 의해 결정되는 각 변수 노드의 누적 상호 정보 값을 유도하는 단계; 및
모든 변수 노드의 상기 누적 상호 정보 값이 1이 되어 해당하는 프로토그래프(protograph) 구조의 복호가 성공하는지 여부, 또는 상기 단계들을 반복적으로 수행하는 중 최대 반복 횟수에 도달할 경우에도 상기 누적 상호 정보 값이 1에 도달하지 않아 해당하는 프로토그래프(protograph) 구조의 복호가 실패하는지 여부를 결정하는 단계;를 포함하는 것을 특징으로 하는 블록 간섭 및 블록 페이딩에 강인한 고부호율 프로토그래프(protograph) 기반 LDPC 부호 설계 기법.