KR101981345B1 - 임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기 - Google Patents

Abstract

임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기가 제공된다. 본 임피던스 가변 회로는, 캐패시터 및 트랜지스터를 포함할 수 있게 되어, 큰 범위의 임피던스를 조절할 수 있고 높은 전압이 인가되는 고출력 전력 증폭기의 정합 회로를 구현할 수 있게 된다.

Description

임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기{Impedence variable circuit and multi-band power amplifier applying the same}

본 발명은 임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기에 관한 것으로, 더욱 상세하게는 트랜지스터를 이용하여 구현된 임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기에 관한 것이다.

종래기술에 의한 임피던스 가변회로는 일반적으로 버랙터 다이오드(varactor diode)가 사용된다. 버랙터 다이오드는 인가되는 전압에 따라 캐패시턴스가 변화하는 소자로서 가해지는 전압의 크기를 조절함으로써 캐패시턴스를 3-4배정도로 변화시킬 수 있다. 이를 전력 증폭기의 임피던스 정합 회로등에 적용하면 여러 대역의 임피던스를 만족하는 정합회로를 구현할 수 있다. 버랙터 다이오드와 몇 개의 캐패시터를 연결하고 이 값들을 조합하면 원하는 캐패시턴스 값을 갖도록 조절할 수 있다.

이 방법은 널리 사용되고 있지만 버랙터 다이오드의 경우 인가되는 전압이 너무 크면 항복전압을 넘어서게 되고 다이오드 내부 구조가 파괴되어 동작하지 못하게 된다. 일반적으로 다이오드의 항복전압의 경우 50V 이하이기 때문에 고출력이 인가되는 전력 증폭기 정합 회로등에는 적용하기 어려운 점이 있다.

수십 W이상의 고출력 전력 증폭기의 경우 출력단에 인가되는 교류 신호가 일반적으로 peak to peak 기준 100~200V 정도로 높기 때문에 이 전압이 버랙터 다이오드에 인가될 경우 동작하지 못하게 되는 단점을 지니고 있다.

이와 같이, 종래의 임피던스 가변회로의 경우 버랙터 다이오드를 사용하여 캐패시턴스 값을 조절하는데 버랙터 다이오드의 경우 캐패시터 변화 범위가 제한적이고 높은 교류 신호가 인가될 경우 다이오드의 항복전압을 넘어서게 되어서 다이오드가 동작하지 못하는 문제점을 지니고 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 캐패시터 및 트랜지스터를 포함하는 임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 임피던스 가변 회로는, 제1 캐패시터(capacitor); 상기 제1 캐패시터와 직렬로 연결되는 제2 캐패시터; 및 상기 제2 캐패시터와 병렬로 연결되는 트랜지스터;를 포함한다.

그리고, 상기 트랜지스터는, 드레인(drain) 단자와 소스(source) 단자가 상기 제2 캐패시터와 병렬로 연결될 수도 있다.

또한, 상기 트랜지스터는, 상기 게이트 단자에 입력 전압이 입력되고, 상기 가변 임피던스 회로의 전체 캐패시턴스는 상기 입력 전압에 따라 결정될 수도 있다.

그리고, 상기 입력 전압이 임계 전압 이상일 경우, 상기 가변 임피던스 회로의 전체 캐패시턴스는 제1 캐패시턴스 값이고, 상기 입력 전압이 임계 전압 미만일 경우, 상기 가변 임피던스 회로의 전체 캐패시턴스는 제2 캐패시턴스 값일 수도 있다.

또한, 상기 트랜지스터는, 질화갈륨 전계효과 트랜지스터(GaN Field Effect Transistor)일 수도 있다.

한편, 본 발명의 일 실시예에 따른, 다중대역 전력 증폭기는, 적어도 하나의 임피던스 가변 회로를 포함하고, 상기 임피던스 가변 회로는, 제1 캐패시터(capacitor); 상기 제1 캐패시터와 직렬로 연결되는 제2 캐패시터; 및 상기 제2 캐패시터와 병렬로 연결되는 트랜지스터;를 포함한다.

본 발명의 다양한 실시예에 따르면, 캐패시터 및 트랜지스터를 포함하는 임피던스 가변 회로 및 이를 적용한 다중대역 전력 증폭기를 제공할 수 있게 되어, 큰 범위의 임피던스를 조절할 수 있고 높은 전압이 인가되는 고출력 전력 증폭기의 정합 회로를 구현할 수 있게 된다.

도 1은 본 발명에 적용 가능한, 질화갈륨 전계효과 트랜지스터(GaN FET : GaN Field Effect Transistor)의 단자 구성을 도시한 도면,
도 2는 본 발명에 적용 가능한, GaN FET의 등가회로를 도시한 도면,
도 3a는 본 발명의 일 실시예에 따른, GaN FET를 이용한 임피던스 가변 회로의 구성을 도시한 도면,
도 3b는 본 발명의 일 실시예에 따른, GaN FET가 On 상태일 경우 임피던스 가변 회로의 등가회로를 도시한 도면,
도 3c는 본 발명의 일 실시예에 따른, GaN FET가 Off 상태일 경우 임피던스 가변 회로의 등가회로를 도시한 도면,
도 4는 본 발명의 일 실시예에 따른, 두개의 GaN FET를 포함하는 다중대역 전력증폭기의 임피던스 가변 회로를 도시한 도면,
도 5는 본 발명의 일 실시예에 따른, 도 4의 가변회로에 적용 예를 도시한 표이다.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

본 실시예에서는 임피던스 가변 회로에 질화갈륨 전계효과 트랜지스터(GaN FET : GaN Field Effect Transistor)가 이용된다.

도 1은 본 발명에 적용 가능한, 질화갈륨 전계효과 트랜지스터(GaN FET : GaN Field Effect Transistor)의 단자 구성을 도시한 도면이다. 도 1에 도시된 바와 같이, GaN FET는 게이트(Gate) 단자, 드레인(Drain) 단자, 소스(Source) 단자의 세 단자로 구성된다. 그리고, GaN FET는 게이트(Gate) 단자에 인가되는 전압에 따라 드레인(Drain) 단자, 소스(Source) 단자 사이에 전류가 흐르기도 하고 차단되기도 하여 스위치처럼 동작할 수 있다. 이 때, GaN FET의 온 또는 오프를 결정하는 전압을 임계(threshold) 전압이라고 하며, 이 전압보다 낮은 전압이 인가되면 GaN FET가 차단되어 오프 상태가 되고, 그 이상의 전압이 인가되면 전류가 흘러 온 상태가 된다.

도 2는 본 발명에 적용 가능한, GaN FET의 등가회로를 도시한 도면이다. 도 2에 도시된 바와 같이, GaN FET는 게이트(Gate)의 입력 전압이 임계(threshold) 전압 이상이어서 전류가 흐르는 경우에는 저항으로 동작하고 이 때 저항값을 Ron이 된다. 반대로 게이트 전압이 임계 전압이하가 되어 전류가 차단된 경우, GaN FET는 게이트, 드레인, 소스 간에 생성되는 캐패시턴스 값을 나타내게 되고, 이 세 개의 캐패시터가 합성되어 한 개의 캐패시터로 동작하게 되며, 이 경우 캐패시턴스는 Coff가 된다. 즉, GaN FET는 게이트 단자에 걸리는 입력 전압의 크기에 따라 저항 또는 캐피시터로 동작하게 된다.

GaN FET는 일반적으로 드레인 단자와 소스 단자 간에 걸릴 수 있는 항복전압(breakdown)이 200V 이상이기 때문에 높은 교류 전압이 인가되어도 안정적으로 동작할 수 있는 장점을 갖게 된다.

이하에서는, 이와 같은 GaN FET를 이용한 임피던스 가변 회로에 대해 설명한다. 도 3a는 본 발명의 일 실시예에 따른, GaN FET를 이용한 임피던스 가변 회로의 구성을 도시한 도면이다. 도 3b는 본 발명의 일 실시예에 따른, GaN FET가 On 상태일 경우 임피던스 가변 회로의 등가회로를 도시한 도면이다. 도 3c는 본 발명의 일 실시예에 따른, GaN FET가 Off 상태일 경우 임피던스 가변 회로의 등가회로를 도시한 도면이다.

도 3a에 도시된 바와 같이, 임피던스 가변 회로는 제1 캐패시터(310), 제2 캐패시터(320) 및 GaN FET(330)을 포함한다.

제1 캐패시터(310)는 제2 캐패시터(320)와 직렬로 연결되고, 캐패시턴스는 C_up이다.

제2 캐패시터(320)는 제1 캐패시터(310)와 직렬로 연결되고, GaN FET(330)와 병렬로 연결된다. 구체적으로, 제2 캐패시터(320)는 GaN FET(330)의 드레인(drain) 단자와 소스(source) 단자에 병렬로 연결된다.

GaN FET(330)는 드레인(drain) 단자와 소스(source) 단자가 제2 캐패시터(320)와 병렬로 연결된다. 또한, GaN FET(330)는 게이트 단자에 입력 전압이 입력되고, 가변 임피던스 회로의 전체 캐패시턴스는 입력 전압에 따라 결정된다.

구체적으로, GaN FET(330)의 입력 전압이 임계 전압 이상일 경우, 도 3b에 도시된 바와 같이 GaN FET(330)는 온 상태(On state)가 되며 가변 임피던스 회로의 전체 캐패시턴스는 제1 캐패시턴스 값이 된다. 이 때, 제1 캐패시턴스 값은 제1 캐패시터(310)의 캐패시턴스인 C_up에 근접한 값이 된다. GaN FET(330)가 온 상태가 되면 GaN FET(330)는 저항(R_on)으로 동작하기 때문에 전류가 저항을 통해 흐르게 되므로 제2 캐패시터(320)에는 전하가 충전되지 않게 된다. 따라서, GaN FET(330)가 온 상태가 되면 제2 캐패시터(320)는 전체 캐패시턴스에 영향을 미치지 못하게 되며, 제1 캐패시터(310)가 주도적인 캐패시터로써 동작하게 되므로, 전체 캐패시턴스가 제1 캐패시터(310)의 캐패시턴스인 C_up에 근접하게 된다.

반면, GaN FET(330)의 게이트 단자의 입력 전압이 임계 전압 미만일 경우, 도 3c와 같이 GaN FET(330)는 오프상태(Off state)가 되며 가변 임피던스 회로의 전체 캐패시턴스는 제2 캐패시턴스 값이 된다. 이 때, 제2 캐패시턴스 값은 제1 캐패시터(310)의 캐패시턴스인 C_up, 제2 캐패시터(320)의 캐패시턴스인 C_down 및 GaN FET(330)에 의한 캐패시턴스 C_off(332)의 합성으로 결정된다.

이와 같은 구조의 임피던스 가변 회로를 이용하면, 제1 캐패시터(310)의 캐패시턴스값 C_up, 제2 캐패시터(320)의 캐패시턴스값 C_down, 그리고 GaN FET(330)의 온 또는 오프 상태를 변경하여, 임피던스 가변 회로의 전체 캐패시턴스를 원하는 값으로 조절할 수 있게 된다. 또한, 이와 같은 구조의 임피던스 가변 회로를 n개(n은 자연수) 이상 결합하면 각 GaN FET의 온 또는 오프 상태를 조합하여 2ⁿ개의 전체 캐패시턴스 조합(즉, 임피던스 조합)을 만들어 낼 수 있게 된다.

도 4는 본 발명의 일 실시예에 따른, 두개의 GaN FET를 포함하는 다중대역 전력증폭기의 임피던스 가변 회로를 도시한 도면이다. 도 4에 도시된 바와 같이, 도 3a의 임피던스 가변 회로를 2개를 연결하여 더 많은 종류의 캐패시턴스를 가지는 임피던스 가변 회로를 설계할 수 있으며, 이와 같은 임피던스 가변 회로를 다중대역 전력 증폭기에 적용할 수도 있다. 그러면, 이와 같은 다중대역 전력 증폭기를 이용함으로써, 다양한 주파수를 지원하면서 높은 전압에서도 무리없이 작동하는 무선 통신 송신기의 다중대역 고출력 전력 증폭기를 제조할 수도 있게 된다.

도 5는 본 발명의 일 실시예에 따른, 도 4의 가변회로에 적용 예를 도시한 표이다.

도 4에 도시된 임피던스 가변 회로를 이용하여, 두 개의 GaN FET를 오프시킨 상태에서 940 ㎒, 890 ㎒, 그리고 온 시킨 상태에서 750 ㎒의 필요 임피던스를 만족시키는 임피던스 가변 회로를 구성할 수도 있다. 이 회로는 3개 주파수 대역에서 동작하는 전력증폭기의 출력단 임피던스 매칭 회로로 이용될 수 있으며, 이 경우 GaN FET에 인가되는 교류 전압이 peak to peak 기준으로 100 V 이상되는데, 상술한 바와 같이 GaN FET의 높은 항복(breakdown) 전압으로 인해 안정적인 동작이 가능하다. GaN FET를 이용한 가변회로를 통해 확보된 캐패시턴스 분포가 도 5에 정리되어 있다

한편, 본 실시예에서, 임피던스 가변 회로에 이용되는 트랜지스터가 GaN FET인 것으로 설명하였으나, 이는 일 예에 해당되며, 게이트 입력전압에 따라 저항 또는 캐패시터로 작동하는 트랜지스터라면 어떤 트랜지스터도 적용될 수 있음은 물론이다.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

310 : 제1 캐패시터 320 : 제2 캐패시터
330 : GaN FET

Claims (6)

1. 임피던스 가변 회로에 있어서,
   제1 캐패시터(capacitor);
   상기 제1 캐패시터와 직렬로 연결되는 제2 캐패시터; 및
   드레인(drain) 단자와 소스(source) 단자가 상기 제2 캐패시터와 병렬로 연결되는 트랜지스터;를 포함하고,
   상기 트랜지스터는,
   입력 전압에 따라, 저항 또는 캐패시터로 기능하며,
   상기 임피던스 가변 회로의 전체 캐패시턴스는,
   상기 제1 캐패시터의 캐패시턴스, 상기 제2 캐패시터의 캐패시턴스 및 상기 트랜지스터의 캐패시턴스에 의해 결정되고,
   상기 제1 캐패시터의 캐패시턴스와 상기 제2 캐패시터의 캐패시턴스는,
   고정되어 있으며,
   상기 트랜지스터의 캐패시턴스는,
   상기 입력 전압에 따라 가변되고,
   상기 임피던스 가변 회로는,
   다른 임피던스 가변 회로와 병렬로 연결되는 것을 특징으로 하는 임피던스 가변 회로.
   
2. 삭제
3. 제1항에 있어서,
   상기 트랜지스터는,
   게이트 단자에 입력 전압이 입력되고,
   상기 임피던스 가변 회로의 전체 캐패시턴스는 상기 입력 전압에 따라 결정되는 것을 특징으로 하는 임피던스 가변 회로.
   
4. 제3항에 있어서,
   상기 입력 전압이 임계 전압 이상일 경우, 상기 임피던스 가변 회로의 전체 캐패시턴스는 제1 캐패시턴스 값이고,
   상기 입력 전압이 임계 전압 미만일 경우, 상기 임피던스 가변 회로의 전체 캐패시턴스는 제2 캐패시턴스 값인 것을 특징으로 하는 임피던스 가변 회로.
   
5. 제1항에 있어서,
   상기 트랜지스터는,
   질화갈륨 전계효과 트랜지스터(GaN Field Effect Transistor)인 것을 특징으로 하는 임피던스 가변 회로.
   
6. 다수의 임피던스 가변 회로를 포함하고,
   상기 임피던스 가변 회로는,
   제1 캐패시터(capacitor);
   상기 제1 캐패시터와 직렬로 연결되는 제2 캐패시터; 및
   드레인(drain) 단자와 소스(source) 단자가 상기 제2 캐패시터와 병렬로 연결되는 트랜지스터;를 포함하고,
   상기 트랜지스터는,
   입력 전압에 따라, 저항 또는 캐패시터로 기능하며,
   상기 임피던스 가변 회로의 전체 캐패시턴스는,
   상기 제1 캐패시터의 캐패시턴스, 상기 제2 캐패시터의 캐패시턴스 및 상기 트랜지스터의 캐패시턴스에 의해 결정되고,
   상기 제1 캐패시터의 캐패시턴스와 상기 제2 캐패시터의 캐패시턴스는,
   고정되어 있으며,
   상기 트랜지스터의 캐패시턴스는,
   상기 입력 전압에 따라 가변되고,
   상기 임피던스 가변 회로는,
   다른 임피던스 가변 회로와 병렬로 연결되는 것을 특징으로 하는 것을 특징으로 하는 다중대역 전력 증폭기.
   

Images