KR101977404B1 - High voltage direct current transmission system - Google Patents

High voltage direct current transmission system Download PDF

Info

Publication number
KR101977404B1
KR101977404B1 KR1020170035417A KR20170035417A KR101977404B1 KR 101977404 B1 KR101977404 B1 KR 101977404B1 KR 1020170035417 A KR1020170035417 A KR 1020170035417A KR 20170035417 A KR20170035417 A KR 20170035417A KR 101977404 B1 KR101977404 B1 KR 101977404B1
Authority
KR
South Korea
Prior art keywords
packet data
data
channel
buffer
relay
Prior art date
Application number
KR1020170035417A
Other languages
Korean (ko)
Other versions
KR20180106698A (en
Inventor
박호환
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020170035417A priority Critical patent/KR101977404B1/en
Publication of KR20180106698A publication Critical patent/KR20180106698A/en
Application granted granted Critical
Publication of KR101977404B1 publication Critical patent/KR101977404B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C2201/00—Transmission systems of control signals via wireless link
    • G08C2201/40—Remote control systems using repeaters, converters, gateways
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Communication Control (AREA)

Abstract

본 발명은, 제1, 2 채널 및 상기 제1, 2 채널과 통신 규격이 동일하며, 시분할 다중화 방식으로 생성된 패킷 데이터를 수신하는 중계 채널을 포함하고, 상기 중계 채널은, 상기 패킷 데이터에 포함된 제1, 2 패킷 데이터를 분할하는 데이터 분할부 및 상기 제1 채널에 상기 제1 패킷 데이터 및 상기 제2 채널에 상기 제2 패킷 데이터를 할당하는 데이터 치리부를 포함하는 고전압 직류 송전 시스템을 제공한다.The present invention includes a relay channel for receiving packet data generated by a time division multiplexing method, the first and second channels being identical in communication standard to the first and second channels, and the relay channel being included in the packet data And a data judging unit for allocating the first packet data to the first channel and the second packet data to the second channel, wherein the data dividing unit divides the first and second packet data, .

Description

고전압 직류 송전 시스템{High voltage direct current transmission system}Technical Field [0001] The present invention relates to a high voltage direct current transmission system,

본 발명은 고전압 직류 송전 시스템에 관한 것으로서, 더욱 상세하게는 시분할 다중화 방식으로 생성된 패킷 데이터를 안정적으로 송신하기 용이한 고전압 직류 송전 시스템에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high voltage DC transmission system, and more particularly, to a high voltage DC transmission system that is capable of stably transmitting packet data generated by a time division multiplexing method.

고전압 직류 송전(HIGH VOLTAGE DIRECT CURRENT TRANSMISSION, HVDC TRANSMISSION) 시스템은 송전소가 발전소에서 생산되는 교류 전력을 직류 전력으로 변환시켜서 송전한 후, 수전소에서 교류로 재변환시켜 전력을 공급하는 송전 방식을 말한다.HIGH VOLTAGE DIRECT CURRENT TRANSMISSION (HVDC TRANSMISSION) system is a transmission system in which a transmission station transforms AC power generated by a power plant into DC power and then converts the AC power to AC .

HVDC 시스템은 해저 케이블 송전, 대용량 장거리 송전, 교류 계통 간 연계 등에 적용된다. 또한, HVDC 시스템은 서로 다른 주파수 계통 연계 및 비동기(asynchronism) 연계를 가능하게 한다. The HVDC system is applied to submarine cable transmission, large-capacity long-distance transmission, and linkage between AC systems. In addition, the HVDC system enables different frequency grid linkage and asynchronism linkage.

송전소는 교류 전력을 직류 전력으로 변환한다. 즉, 교류 전력을 해저 케이블 등을 이용하여 전송하는 상황은 매우 위험하기 때문에, 송전소는 교류 전력을 직류 전력으로 변환하여 수전소로 전송한다.Transformers convert AC power to DC power. In other words, it is very dangerous to transmit AC power using a submarine cable. Therefore, the power station converts the AC power into DC power and transmits it to the power plant.

이러한, 고전압 직류 송전 시스템은 하나 이상의 지점에 대한 전압/전류 등에 대한 측정 값을 이용하여 시스템을 제어한다. Such a high voltage DC transmission system controls the system using measurements of voltage / current, etc., for one or more points.

일반적으로, 고전압 직류 송전 시스템은 시분할 다중화(TDM: Time Division Multiplexing) 방식을 통해 측정 값에 대한 데이터를 전송하였다. 고전압 직류 송전 시스템이 시분할 다중화 방식을 통해 직렬 전송으로 측정 데이터를 전송하는 경우, 광케이블을 최소화할 수 있다.Generally, a high voltage DC transmission system transmits data about a measured value through a time division multiplexing (TDM) method. When a high-voltage DC transmission system transmits measurement data through a serial transmission through a time division multiplexing scheme, the optical cable can be minimized.

도 1은 종래의 고전압 직류 송전(high voltage direct current transmission, HVDC transmission) 시스템의 제어 보드 및 통신 보드를 개략적으로 나타낸 도이다.1 is a schematic diagram of a control board and a communication board of a conventional high voltage direct current transmission (HVDC transmission) system.

도 1을 참조하면, 고전압 직류 송전 시스템는 제어 보드(1) 및 통신 보드(5)를 포함할 수 있다.Referring to FIG. 1, a high voltage DC transmission system may include a control board 1 and a communication board 5.

제어 보드(1)는 주제어부(2) 및 백플레인 제어로직부(3)를 포함할 수 있다.The control board 1 may include a main control portion 2 and a backplane control circuit portion 3.

여기서, 주제어부(2)는 상술한 측정 데이터를 수신하여, 백플레인 제어로직부(3)로 전달할 수 있다.Here, the main control section 2 receives the above-described measurement data and transmits it to the straight line section 3 through the backplane control.

백플레인 제어로직부(3)는 상기 측정 데이터를 통신 보드(5)로 전달하기 위하여, 백플레인 버스 (backplane BUS) 규격으로 데이터 처리할 수 있다.Backplane control circuitry 3 can process data in backplane bus (backplane BUS) specifications to transfer the measurement data to communication board 5.

통신 보드(5)는 백플레인 제어로직부(6), 먹스-디먹스 제어로직부(7) 및 복수의 채널(#1, #2, #3 내지 #N)을 포함할 수 있다.The communication board 5 may include a backplane control circuit 6, a mux-demux control circuit 7 and a plurality of channels # 1, # 2, # 3 to #N.

백플레인 제어로직부(6)는 제어 보드(1)의 백플레인 제어로직부(3)로부터 전달된 상기 측정 데이터를 외부로 연결되는 복수의 채널(#1, #2, #3 내지 #N) 각각으로 통신 규격으로 데이터 처리할 수 있다.The backplane control circuitry 6 is connected to each of the plurality of channels (# 1, # 2, # 3 to #N) connected to the outside by the measurement data transmitted from the linear unit 3 under the control of the backplane of the control board 1 Data can be processed in communication standard.

이후, 백플레인 제어로직부(6)는 상기 측정 데이터를 먹스-디먹스 제어로직부(7)를 통하여 복수의 채널(#1, #2, #3 내지 #N)로 공급되게 할 수 있다.Thereafter, the backplane control circuit 6 can cause the measurement data to be supplied to the plurality of channels (# 1, # 2, # 3 to #N) through the piping 7 under the control of the MUX-DEMUX.

이때, 백플레인 제어로직부(3, 6)는 제어 보드(1) 및 통신 보드(5) 사이에서 동일한 백플레인 버스 (backplane BUS) 규격으로 측정 데이터를 처리하므로, 측정 데이터의 크기가 증가하는 경우, 처리 속도가 기하 급수적으로 낮아지게 되고 Giga 비트 급의 직렬 통신을 사용하는 경우 먹스-디먹스 제어로직부(7)에서 채널의 먹싱(Muxing) 및 디먹싱(Demuxing)을 제어하기 어려울 수밖에 없다.최근 들어, 직렬 통신 중 발생되는 백플레인 제어로직부(3, 6) 사이의 측정 데이터의 병목 현상을 방지하며, 측정 데이터를 안정적으로 송수신할 수 있는 연구가 진행 중에 있다.At this time, the backplane control rods 3 and 6 process the measurement data with the same backplane bus (backplane BUS) standard between the control board 1 and the communication board 5, so that when the size of the measurement data increases, The speed is reduced exponentially and it is difficult to control the channel muxing and demuxing in the linear unit 7 by the MUX-DEMUX control when the Giga bit serial communication is used. In order to avoid bottleneck of measurement data between the lines 3 and 6 due to the backplane control generated during serial communication, researches are being conducted to stably transmit and receive measurement data.

본 발명의 목적은, 시분할 다중화 방식으로 생성된 패킷 데이터를 안정적으로 송신하기 용이한 고전압 직류 송전 시스템을 제공함에 있다.It is an object of the present invention to provide a high-voltage DC transmission system which is capable of stably transmitting packet data generated by a time division multiplexing method.

본 발명의 제1 실시 예에 따른 고전압 직류 송전 시스템은, 제1, 2 채널 및 상기 제1, 2 채널과 통신 규격이 동일하며, 시분할 다중화 방식으로 생성된 패킷 데이터를 수신하는 중계 채널을 포함하고, 상기 중계 채널은, 상기 패킷 데이터에 포함된 제1, 2 패킷 데이터를 분할하는 데이터 분할부 및 상기 제1 채널에 상기 제1 패킷 데이터 및 상기 제2 채널에 상기 제2 패킷 데이터를 할당하는 데이터 치리부를 포함할 수 있다.The high-voltage DC transmission system according to the first embodiment of the present invention includes a relay channel for receiving packet data generated by a time division multiplexing method, which has the same communication standard as the first and second channels and the first and second channels , The relay channel includes a data dividing unit for dividing the first and second packet data included in the packet data and a second dividing unit dividing the first packet data into the first channel and the data for allocating the second packet data to the second channel It may include a governing part.

상기 데이터 분할부는, 상기 패킷 데이터에 포함된 제1, 2 채널 ID를 추출하고, 상기 제1, 2 채널 ID와 설정된 제1, 2 ID를 매칭하여, 상기 패킷 데이터를 상기 제1, 2 패킷 데이터로 분할할 수 있다.Wherein the data division unit extracts the first and second channel IDs included in the packet data, and matches the first and second channel IDs with the first and second IDs to set the packet data to the first and second packet data .

상기 중계 채널은, 상기 제1 패킷 데이터를 임시 저장하는 제1 데이터 영역 및 상기 제2 패킷 데이터를 임시 저장하는 제2 데이터 영역을 포함하는 중계 버퍼부를 더 포함할 수 있다.The relay channel may further include a relay buffer unit including a first data area for temporarily storing the first packet data and a second data area for temporarily storing the second packet data.

상기 데이터 처리부는, 상기 제1 데이터 영역에 임시 저장된 상기 제1 패킷 데이터를 상기 제1 채널에 할당하고, 상기 제2 데이터 영역에 임시 저장된 상기 제2 패킷 데이터를 상기 제2 채널에 할당할 수 있다.The data processing unit may allocate the first packet data temporarily stored in the first data area to the first channel and the second packet data temporarily stored in the second data area to the second channel .

상기 제1 채널은, 상기 제1 패킷 데이터를 임시 저장하는 제1 버퍼를 포함하고, 상기 제2 채널은, 상기 제2 패킷 데이터를 임시 저장하는 제2 버퍼를 포함할 수 있다.The first channel may include a first buffer for temporarily storing the first packet data, and the second channel may include a second buffer for temporarily storing the second packet data.

본 발명의 제2 실시 예에 따른 고전압 직류 송전 시스템은, 시분할 다중화 방식으로 생성한 패킷 데이터를 직렬 송신하는 제어 보드 및 상기 패킷 데이터 수신 시, 상기 패킷 데이터를 제1, 2 패킷 데이터로 분할하는 통신 보드를 포함하고, 상기 제어 보드는, 상기 제1 패킷 데이터의 헤드에 제1 채널 ID 및 상기 제2 패킷 데이터의 헤드에 제2 채널 ID를 할당하고, 상기 제1, 2 패킷 데이터를 포함하는 상기 패킷 데이터를 생성할 수 있다.The high voltage DC transmission system according to the second embodiment of the present invention includes a control board for serially transmitting packet data generated by a time division multiplexing method and a communication board for dividing the packet data into first and second packet data Wherein the control board allocates a first channel ID to a head of the first packet data and a second channel ID to a head of the second packet data, Packet data can be generated.

상기 통신 보드는, 제1, 2 채널 및 상기 제1, 2 채널과 통신 규격이 동일하며, 상기 패킷 데이터를 수신하는 중계 채널을 포함하고, 상기 중계 채널은, 상기 패킷 데이터에 포함된 제1, 2 패킷 데이터를 분할하는 데이터 분할부, 상기 제1 패킷 데이터를 임시 저장하는 제1 데이터 영역 및 상기 제2 패킷 데이터를 임시 저장하는 제2 데이터 영역을 포함하는 중계 버퍼부 및 상기 제1 데이터 영역에 임시 저장된 상기 제1 패킷 데이터를 제1 채널 및 상기 제2 데이터 영역에 임시 저장된 상기 제2 패킷 데이터를 상기 제2 채널에 할당하는 데이터 치리부를 포함할 수 있다.Wherein the communication board includes a relay channel for receiving the packet data having the same communication standard as the first and second channels and the first and second channels and the relay channel includes first, A second data area for temporarily storing the first packet data, and a second data area for temporarily storing the first packet data, and a second data area for temporarily storing the first packet data, And a data judging unit for allocating the temporarily stored first packet data to the first channel and the second packet data temporarily stored in the second data area to the second channel.

상기 제1 채널은, 상기 제1 데이터 영역에 할당된 상기 제1 패킷 데이터을 읽어들여, 임시 저장하며 연결된 제1 특정 보드로 송신하는 제1 버퍼를 포함하고, 상기 제2 채널은, 상기 제2 데이터 영역에 할당된 상기 제2 패킷 데이터를 읽어들여, 임시 저장하며 연결된 제2 특정 보드로 송신하는 제2 버퍼를 포함할 수 있다.Wherein the first channel includes a first buffer for reading and temporarily storing the first packet data allocated to the first data area and transmitting the first packet data to a connected first specific board, And a second buffer for reading the second packet data allocated to the area, temporarily storing the packet data, and transmitting the second packet data to the connected second specific board.

상기 중계 버퍼부의 버퍼 용량은, 상기 제1 버퍼의 용량 및 상기 제2 버퍼의 용량에 대한 전체 용량과 동일하거나 클 수 있다.The buffer capacity of the relay buffer unit may be equal to or greater than the total capacity of the capacity of the first buffer and the capacity of the second buffer.

상기 제1 채널은, 상기 제1 데이터 영역에 할당된 상기 제1 패킷 데이터를 읽어들여 상기 제1 채널에 연결된 제1 특정 보드로 송신하고, 상기 제2 채널은, 상기 제2 데이터 영역에 할당된 상기 제2 패킷 데이터를 읽어들여 상기 제2 채널에 연결된 제2 특정 보드로 송신할 수 있다.Wherein the first channel reads the first packet data allocated to the first data area and transmits the first packet data to a first specific board connected to the first channel and the second channel transmits the first packet data allocated to the second data area The second packet data may be read and transmitted to a second specific board connected to the second channel.

본 발명에 따른 고전압 직류 송전 시스템은, 동일한 통신 규격을 갖는 복수의 채널 중 버퍼의 용량이 다른 하나의 채널을 중계 채널로 사용하여 수신된 패킷 데이터를 다른 채널들로 할당하도록 함으로써, 패킷 데이터의 송수신을 안정적으로 행할 수 있는 이점이 있다.The high voltage DC transmission system according to the present invention uses one channel having a different buffer capacity among a plurality of channels having the same communication standard as a relay channel to allocate the received packet data to different channels, Can be stably performed.

또한, 본 발명에 따른 고전압 직류 송전 시스템은, 복수의 채널 중 하나의 채널을 중계 채널로 사용함으로써, 통신 규격을 맞추기 위해 사용되었던 채널의 Muxing, Demuxing을 제거함으로써, 패킷 데이터의 전송 지연을 낮출 수 있는 이점이 있다.In addition, the high-voltage DC transmission system according to the present invention uses one channel of a plurality of channels as a relay channel, thereby eliminating the muxing and demuxing of the channel used for adjusting the communication standard, There is an advantage.

도 1은 종래의 고전압 직류 송전(high voltage direct current transmission, HVDC transmission) 시스템의 제어 보드 및 통신 보드를 개략적으로 나타낸 도이다.
도 2는 본 발명의 실시예에 따른 고전압 직류 송전(high voltage direct current transmission, HVDC transmission) 시스템을 보여준다.
도 3은 본 발명의 실시 예에 따른 고전압 직류 송전 시스템의 제어 보드 및 통신 보드를 개략적으로 나타낸 도이다.
도 4는 본 발명의 실시 예에 따른 고전압 직류 송전 시스템의 제어 보드 및 통신 보드에 대한 제어 구성을 나타낸 제어 블록도이다.
도 5는 본 발명의 다른 실시 예에 따른 고전압 직류 송전 시스템의 제어 보드 및 통신 보드에 대한 제어 구성을 나타낸 제어 블록도이다.1 is a schematic diagram of a control board and a communication board of a conventional high voltage direct current transmission (HVDC transmission) system.
2 shows a high voltage direct current transmission (HVDC transmission) system according to an embodiment of the present invention.
3 is a schematic view of a control board and a communication board of a high-voltage DC transmission system according to an embodiment of the present invention.
4 is a control block diagram showing a control configuration of a control board and a communication board of the high-voltage DC transmission system according to the embodiment of the present invention.
5 is a control block diagram illustrating a control structure of a control board and a communication board of a high-voltage DC transmission system according to another embodiment of the present invention.

이하, 본 발명과 관련된 실시 예에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. Hereinafter, embodiments related to the present invention will be described in detail with reference to the drawings. The suffix " module " and " part " for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions in the embodiments of the present invention, which may vary depending on the intention of the user, the intention or the custom of the operator. Therefore, the definition should be based on the contents throughout this specification.

첨부된 도면의 각 블록과 흐름도의 각 단계의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수도 있다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 도면의 각 블록 또는 흐름도의 각 단계에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 도면의 각 블록 또는 흐름도 각 단계에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 도면의 각 블록 및 흐름도의 각 단계에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.Combinations of the steps of each block and flowchart in the accompanying drawings may be performed by computer program instructions. These computer program instructions may be embedded in a processor of a general purpose computer, special purpose computer, or other programmable data processing apparatus so that the instructions, which may be executed by a processor of a computer or other programmable data processing apparatus, Thereby creating means for performing the functions described in the step. These computer program instructions may also be stored in a computer usable or computer readable memory capable of directing a computer or other programmable data processing apparatus to implement the functionality in a particular manner so that the computer usable or computer readable memory It is also possible to produce manufacturing items that contain instruction means that perform the functions described in each block or flowchart illustration in each step of the drawings. Computer program instructions may also be stored on a computer or other programmable data processing equipment so that a series of operating steps may be performed on a computer or other programmable data processing equipment to create a computer- It is also possible for the instructions to perform the processing equipment to provide steps for executing the functions described in each block and flowchart of the drawings.

또한, 각 블록 또는 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시 예들에서는 블록들 또는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들 또는 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들 또는 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.Also, each block or each step may represent a module, segment, or portion of code that includes one or more executable instructions for executing the specified logical function (s). It should also be noted that in some alternative embodiments, the functions mentioned in the blocks or steps may occur out of order. For example, two blocks or steps shown in succession may in fact be performed substantially concurrently, or the blocks or steps may sometimes be performed in reverse order according to the corresponding function.

이하, 첨부된 도면을 참조하여 본 발명에 따른 고전압 직류 송전 시스템에 대해 상세히 설명하도록 한다.Hereinafter, a high-voltage DC transmission system according to the present invention will be described in detail with reference to the accompanying drawings.

도 2은 본 발명의 실시예에 따른 고전압 직류 송전(high voltage direct current transmission, HVDC transmission) 시스템을 보여준다.2 shows a high voltage direct current transmission (HVDC transmission) system according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 HVDC 시스템(100)은 발전 파트(101), 송전 측 교류 파트(110), 송전 측 변전 파트(103), 직류 송전 파트(140), 수요 측 변전 파트(105), 수요 측 교류 파트(170), 수전 파트(180), 및 제어 파트(190)를 포함한다. 송전 측 변전 파트(103)는 송전 측 트랜스포머 파트(120), 송전 측 교류-직류 컨버터 파트(130)를 포함한다. 수요 측 변전 파트(105)는 수요 측 직류-교류 컨버터 파트(150), 수요 측 트랜스포머 파트(160)를 포함한다.2, the HVDC system 100 according to the embodiment of the present invention includes a power generation part 101, a power transmission side AC part 110, a power transmission side part 103, a DC transmission part 140, A demand side transformation part 105, a demand side AC part 170, a power reception part 180, and a control part 190. The transmission-side transformer part 103 includes a transmission-side transformer part 120 and a transmission-side AC-DC converter part 130. The demand side transformation part 105 includes the demand side DC-AC converter part 150 and the demand side transformer part 160.

발전 파트(101)는 3상의 교류 전력을 생성한다. 발전 파트(101)는 복수의 발전소를 포함할 수 있다.The power generation part 101 generates three-phase AC power. The power generation part 101 may include a plurality of power plants.

송전 측 교류 파트(110)는 발전 파트(101)가 생성한 3상 교류 전력을 송전 측 트랜스포머 파트(120)와 송전 측 교류-직류 컨버터 파트(130)를 포함하는 DC 변전소에 전달한다.The transmission side AC part 110 transfers the three-phase AC power generated by the power generation part 101 to the DC substation including the transmission side transformer part 120 and the transmission side AC-DC converter part 130.

송전 측 트랜스포머 파트(120)는 송전 측 교류 파트(110)를 송전 측 교류-직류 컨버터 파트(130) 및 직류 송전 파트(140)로부터 격리한다(isolate).The transmission side transformer part 120 isolates the transmission side AC part 110 from the transmission side AC-DC converter part 130 and the DC transmission part 140.

송전 측 교류-직류 컨버터 파트(130)는 송전 측 트랜스포머 파트(120)의 출력에 해당하는 3상 교류 전력을 직류 전력으로 변환한다.The transmission AC-DC converter part 130 converts the three-phase AC power corresponding to the output of the transmission side transformer part 120 into DC power.

직류 송전 파트(140)는 송전 측의 직류 전력을 수요 측으로 전달한다.The DC transmission part 140 transmits the DC power of the transmission side to the demand side.

수요 측 직류-교류 컨버터 파트(150)는 직류 송전 파트(140)에 의해 전달된 직류 전력을 3상 교류 전력으로 변환한다.The demand side DC-AC converter part 150 converts the DC power delivered by the DC transmission part 140 into three-phase AC power.

수요 측 트랜스포머 파트(160)는 수요 측 교류 파트(170)를 수요 측 직류-교류 컨버터 파트(150)와 직류 송전 파트(140)로부터 격리한다.The demand side transformer part (160) isolates the demand side AC part (170) from the demand side DC - AC converter part (150) and the DC transmission part (140).

수요 측 교류 파트(170)는 수요 측 트랜스포머 파트(160)의 출력에 해당하는 3상 교류 전력을 수전 파트(180)에 제공한다.The demand side AC part 170 provides the three-phase AC power corresponding to the output of the demand side transformer part 160 to the power receiving part 180.

제어 파트(190)는 발전 파트(101), 송전 측 교류 파트(110), 송전 측 변전 파트(103), 직류 송전 파트(140), 수요 측 변전 파트(105), 수요 측 교류 파트(170), 수전 파트(180), 제어 파트(190), 송전 측 교류-직류 컨버터 파트(130), 수요 측 직류-교류 컨버터 파트(150) 중 적어도 하나를 제어한다. 특히, 제어 파트(190)는 송전 측 교류-직류 컨버터 파트(130)와 수요 측 직류-교류 컨버터 파트(150) 내의 복수의 밸브의 턴온 및 턴오프의 타이밍을 제어할 수 있다. 이때, 밸브는 싸이리스터 또는 절연 게이트 양극성 트랜지스터(insulated gate bipolar transistor, IGBT)에 해당할 수 있다.The control part 190 includes a power generation part 101, a power transmission side AC part 110, a power transmission side power part 103, a DC transmission part 140, a demand side transformation part 105, a demand side AC part 170, The power reception part 180, the control part 190, the power transmission side AC-DC converter part 130, and the demand side DC-AC converter part 150. Particularly, the control part 190 can control the timing of the turn-on and turn-off of the plurality of valves in the transmission side AC-DC converter part 130 and the demand side DC-AC converter part 150. At this time, the valve may correspond to a thyristor or an insulated gate bipolar transistor (IGBT).

도 3 은 본 발명의 실시 예에 따른 고전압 직류 송전 시스템의 제어 보드 및 통신 보드를 개략적으로 나타낸 도 및 도 4는 본 발명의 실시 예에 따른 고전압 직류 송전 시스템의 제어 보드 및 통신 보드에 대한 제어 구성을 나타낸 제어 블록도이다.FIG. 3 is a schematic view of a control board and a communication board of a high voltage DC transmission system according to an embodiment of the present invention, and FIG. 4 is a block diagram of a control board and a control board for a communication board of a high voltage DC transmission system according to an embodiment of the present invention. Fig.

도 3 및 도 4는 도 2에 나타낸 제1, 2 제어 파트(191, 193) 중 적어도 하나에 포함될 수 있으며, 이에 한정을 두지 않는다.3 and 4 can be included in at least one of the first and second control parts 191 and 193 shown in FIG. 2, but are not limited thereto.

도 3 및 도 4를 참조하면, 고전압 직류 송전 시스템은 제어 보드(200) 및 통신 보드(300)를 포함할 수 있다.3 and 4, the high voltage DC transmission system may include a control board 200 and a communication board 300.

실시 예에서, 제어 보드(200)는 프로세서(210)를 포함할 수 있으며, 프로세서(210)는 입력된 복수 개의 데이터를 제1, 2 특정 보드(310, 320)로 연결된 복수의 채널(ch1, ch2, …, chN)로 송신할 수 있으며, 제어 보드(200)로 설명할 수 있다.In an embodiment, the control board 200 may include a processor 210, and the processor 210 may include a plurality of channels ch1, ch2 coupled to the first and second specific boards 310 and 320, ch2, ..., chN), which can be described by the control board 200. [

또한, 도 4에는 제1, 2 채널(id1, id2)로 설명하며, 채널의 수에 대하여 한정을 두지 않는다.In FIG. 4, the first and second channels id1 and id2 are described, and the number of channels is not limited.

제어 보드(200)는 통신 보드(300)로 송신하는 복수 개의 데이터를 수신할 수 있다. 상기 복수 개의 데이터는 고전압 직류 송전 시스템의 각 구성 파트, 즉 도 2 내지 도 4 에서 상술한 발전 파트(101), 송전 측 교류 파트(110), 송전 측 변전 파트(103), 직류 송전 파트(140), 수요 측 변전 파트(105), 수요 측 교류 파트(170) 및 수전 파트(180)를 구동하는 구동 보드로부터 측정된 데이터들일 수 있다.The control board 200 can receive a plurality of data to be transmitted to the communication board 300. 2 to 4, the power transmission part 100, the power transmission part 103, the DC transmission part 140 ), The demand side transformation part 105, the demand side AC part 170, and the power reception part 180.

실시 예에서, 상술한 구동 보드들은 2개의 제1, 2 특정 보드(310, 320)인 것으로 설명하지만, 개수에 대하여 한정을 두지 않는다.In the embodiment, the above-mentioned drive boards are described as being two first and second specific boards 310 and 320, but the number is not limited.

제어 보드(200)는 시분할 다중화 방식으로 제1, 2 패킷 데이터(data1, data2)를 포함하는 패킷 데이터(data)를 생성할 수 있다.The control board 200 can generate packet data (data) including the first and second packet data (data1, data2) in a time division multiplexing manner.

이때, 제어 보드(200)는 제1 패킷 데이터(data1)의 헤드에 제1 채널 ID(ch_id1)을 할당하고, 제2 패킷 데이터(data2)의 헤드에 제2 채널 ID(ch_id2)를 할당할 수 있다.At this time, the control board 200 may assign a first channel ID (ch_id1) to the head of the first packet data (data1) and a second channel ID (ch_id2) to the head of the second packet data have.

즉, 제어 보드(200)는 제1, 2 채널 ID(ch_id1, ch_id2)를 할당함으로써, 통신 보드(300)에서 패킷 데이터(data)에서 제1, 2 패킷 데이터(data1, data2)를 분할하도록 할 수 있다.That is, the control board 200 allocates the first and second channel IDs (ch_id1 and ch_id2) so that the communication board 300 divides the first and second packet data (data1 and data2) from the packet data (data) .

통신 보드(300)는 제1, 2 채널(ch1, ch2) 및 중계 채널(ch_0) 을 포함할 수 있다.The communication board 300 may include first and second channels (ch1 and ch2) and a relay channel (ch_0).

실시 예에서, 통신 보드(300)는 두 개의 채널(ch1, ch2) 및 하나의 중계 채널(ch_0)을 갖는 것으로 나타내었으나, 복수의 채널을 가질 수 있으며, 이에 한정을 두지 않는다.In the embodiment, the communication board 300 is shown as having two channels (ch1, ch2) and one relay channel (ch_0), but it can have a plurality of channels, but is not limited thereto.

여기서, 제1 채널(ch1)은 임의의 제1 특정 보드(310)와 연결될 수 있으며, 제2 채널(ch2)은 제1 특정 보드(310)와 분리된 제2 특정 보드(320)로 연결될 수 있다.Here, the first channel ch1 may be connected to any first specific board 310, and the second channel ch2 may be connected to the second specific board 320 separated from the first specific board 310 have.

제1, 2 특정 보드(310, 320)는 도 2에서 상술한 발전 파트(101), 송전 측 교류 파트(110), 송전 측 변전 파트(103), 직류 송전 파트(140), 수요 측 변전 파트(105), 수요 측 교류 파트(170) 및 수요 파트(180)를 구동하는 구동 보드들 중 어느 하나일 수 있으며, 이에 한정을 두지 않는다.The first and second specific boards 310 and 320 include the power generation part 101, the power transmission side AC part 110, the power transmission side power part 103, the DC transmission part 140, The demand side AC part 170, and the demand part 180, but the present invention is not limited thereto.

여기서, 제1, 2 채널(ch1, ch2) 및 중계 채널(ch_0)은 서로 동일한 통신 규격을 가질 수 있다.Here, the first and second channels (ch1 and ch2) and the relay channel (ch_0) may have the same communication standard.

제1 채널(ch1)은 제1 패킷 데이터(data1)를 제1 특정 보드(310)로 송신할 수 있으며, 제1 특정 보드(310)에서 송신된 데이터(미도시)를 수신할 수 있다.The first channel ch1 may transmit the first packet data data1 to the first specific board 310 and may receive the data transmitted from the first specific board 310. [

이때, 제1 채널(ch1)은 제1 패킷 데이터(data1)을 임시 저장할 수 있는 제1 버퍼(buf1)를 포함할 수 있다.At this time, the first channel ch1 may include a first buffer buf1 for temporarily storing the first packet data data1.

제2 채널(ch2)은 제2 패킷 데이터(data2)를 제2 특정 보드(320)로 송신할 수 있으며, 제2 특정 보드(220)에서 송신된 데이터(미도시)를 수신할 수 있다.The second channel ch2 can transmit the second packet data data2 to the second specific board 320 and receive the data transmitted from the second specific board 220. [

제2 채널(ch2)은 제2 패킷 데이터(data2)를 임시 저장할 수 있는 제2 버퍼(buf2)를 포함할 수 있다.The second channel ch2 may include a second buffer buf2 capable of temporarily storing the second packet data data2.

중계 채널(ch_0)은 데이터 분할부(330) 및 중계 버퍼부(340)를 포함할 수 있다. The relay channel (ch_0) may include a data division unit (330) and a relay buffer unit (340).

즉, 데이터 분할부(330)는 외부로부터 시분할 다중화 방식으로 생성된 패킷 데이터(data)를 수신하면, 패킷 데이터(data)를 제1, 2 패킷 데이터(data1, data2)로 분할 할 수 있다.That is, the data divider 330 can divide the packet data (data) into the first and second packet data (data1 and data2) upon receiving the packet data (data) generated by the time division multiplexing method from the outside.

즉, 데이터 분할부(330)는 패킷 데이터(data)에 포함된 제1, 2 채널 ID(ch1_id, ch2_id)를 추출할 수 있다.That is, the data divider 330 can extract the first and second channel IDs (ch1_id and ch2_id) included in the packet data (data).

이후, 데이터 분할부(330)는 제1, 2 채널 ID(ch_id1, ch_id2)와 설정된 제1, 2 ID(id1, id2)를 서로 비교하여, 매칭되는지 확인할 수 있다.Thereafter, the data divider 330 compares the first and second channel IDs (ch_id1 and ch_id2) with the first and second IDs id1 and id2, and confirms matching.

데이터 분할부(330)는 제1 채널 ID(ch_id1)와 제1 ID(id1)가 서로 매칭되면 제1 채널 ID(ch_id1)을 헤더로 갖는 제1 패킷 데이터(data1) 및 제2 채널 ID(ch_id2)와 제2 ID(id2)가 서로 매칭되면 제2 채널 ID(ch_id2)를 헤더로 갖는 제2 패킷 데이터(data2)를 패킷 데이터(data)에서 분할할 수 있다.If the first channel ID (ch_id1) matches the first ID (id1), the data division unit 330 divides the first packet data (data1) having the first channel ID (ch_id1) as a header and the second packet ID And the second ID id2 are matched with each other, the second packet data (data2) having the second channel ID (ch_id2) as a header can be divided from the packet data (data).

데이터 분할부(330)는 분할된 제1, 2 패킷 데이터(data1, data2)를 중계 버퍼부(240)로 전달할 수 있다.The data division unit 330 may transmit the divided first and second packet data data1 and data2 to the relay buffer unit 240. [

즉, 중계 버퍼부(340)는 복수의 채널(ch1, ch2, …, chN)에 대응하는 복수의 데이터 영역(ap1, ap2, …, apN)을 포함할 수 있으며, 도 4에서는 제1, 2 채널(ch1, ch2)에 대응하는 제1, 2 데이터 영역(ap1, ap2)을 포함하는 것으로 설명한다.In other words, the relay buffer unit 340 may include a plurality of data areas ap1, ap2, ..., apN corresponding to a plurality of channels (ch1, ch2, ..., chN) And the first and second data areas ap1 and ap2 corresponding to the channels ch1 and ch2.

중계 버퍼부(340)는 제1, 2 채널(ch1, ch2) 각각와 공통으로 사용할 수 있도록 분할된 제1, 2 데이터 영역(ap1, ap2)을 포함할 수 있다.The relay buffer unit 340 may include first and second data areas ap1 and ap2 that are divided for use in common with the first and second channels ch1 and ch2.

즉, 중계 버퍼부(340)는 데이터 분할부(330)에서 분할된 제1, 2 패킷 데이터(data1, data2) 각각을 제1, 2 데이터 영역(ap1, ap2)에 할당하여 임시 저장할 수 있다.That is, the relay buffer unit 340 can temporarily store the first and second packet data (data1, data2) divided in the data dividing unit 330 into the first and second data areas ap1 and ap2.

이때, 제1, 2 데이터 영역(ap1, ap2) 각각은 제1, 2 패킷 데이터(data1, data2)를 임시 저장할 수 있으며, 제1, 2 채널(ch1, ch2)을 통하여 제1, 2 특정 보드(310, 320)에서 송신되는 데이터를 임시 저장할 수 있다.At this time, each of the first and second data areas ap1 and ap2 may temporarily store the first and second packet data data1 and data2 and may transmit the first and second packet data data1 and data2 through the first and second channels ch1 and ch2, And may temporarily store data transmitted from the mobile stations 310 and 320.

그러므로, 제1, 2 채널(ch1, ch2)는 제1, 2 데이터 영역(ap1, ap2)를 버퍼로 사용할 수 있으므로, 제1, 2 데이터 영역(ap1, ap2) 각각에 제1, 2 패킷 데이터(data1, data2)가 임시 저장되면, 연결된 제1, 2 특정 보드(310, 320)으로 송신할 수 있다.Therefore, the first and second channels (ch1 and ch2) can use the first and second data areas ap1 and ap2 as buffers. Therefore, the first and second data areas ap1 and ap2 are provided with first and second packet data (data1, data2) are temporarily stored, they can be transmitted to the first and second specific boards 310 and 320 connected thereto.

도 5는 본 발명의 다른 실시 예에 따른 고전압 직류 송전 시스템의 제어 보드 및 통신 보드에 대한 제어 구성을 나타낸 제어 블록도이다.5 is a control block diagram illustrating a control structure of a control board and a communication board of a high-voltage DC transmission system according to another embodiment of the present invention.

도 5는 도 4와 동일한 구성에 대하여 동일한 도면 부호를 갖는 것으로 설명하며, 제1, 2 제어 파트(191, 193) 중 적어도 하나에 포함될 수 있으며, 이에 한정을 두지 않는다.5 is described as having the same reference numerals as those of FIG. 4 and may be included in at least one of the first and second control parts 191 and 193, but is not limited thereto.

도 5를 참조하면, 고전압 직류 송전 시스템은 제어 보드(200) 및 통신 보드(300)를 포함할 수 있다.Referring to FIG. 5, the high voltage DC transmission system may include a control board 200 and a communication board 300.

제어 보드(200)는 통신 보드(300)로 송신하는 복수 개의 데이터를 수신할 수 있다. 상기 복수 개의 데이터는 고전압 직류 송전 시스템의 각 구성 파트, 즉 도 1에서 상술한 발전 파트(101), 송전 측 교류 파트(110), 송전 측 변전 파트(103), 직류 송전 파트(140), 수요 측 변전 파트(105), 수요 측 교류 파트(170) 및 수요 파트(180)를 구동하는 구동 보드로부터 측정된 데이터들일 수 있다.The control board 200 can receive a plurality of data to be transmitted to the communication board 300. The plurality of data is transmitted to each constituent part of the high voltage DC transmission system, that is, the power generation part 101, the power transmission side AC part 110, the power transmission side part 103, the DC transmission part 140, The demand side AC part 170, and the demand part 180. The demand part 180 may be the data measured from the drive board that drives the side transformation part 105, the demand side AC part 170,

실시 예에서, 상술한 구동 보드들은 2개의 제1, 2 특정 보드(310, 320)인 것으로 설명하지만, 개수에 대하여 한정을 두지 않는다.In the embodiment, the above-mentioned drive boards are described as being two first and second specific boards 310 and 320, but the number is not limited.

제어 보드(200)는 시분할 다중화 방식으로 제1, 2 패킷 데이터(data1, data2)를 포함하는 패킷 데이터(data)를 생성할 수 있다.The control board 200 can generate packet data (data) including the first and second packet data (data1, data2) in a time division multiplexing manner.

이때, 제어 보드(200)는 제1 패킷 데이터(data1)의 헤드에 제1 채널 ID(ch_id1)을 할당하고, 제2 패킷 데이터(data2)의 헤드에 제2 채널 ID(ch_id2)를 할당할 수 있다.At this time, the control board 200 may assign a first channel ID (ch_id1) to the head of the first packet data (data1) and a second channel ID (ch_id2) to the head of the second packet data have.

즉, 제어 보드(200)는 제1, 2 채널 ID(ch_id1, ch_id2)를 할당함으로써, 통신 보드(300)에서 패킷 데이터(data)에서 제1, 2 패킷 데이터(data1, data2)를 분할하도록 할 수 있다.That is, the control board 200 allocates the first and second channel IDs (ch_id1 and ch_id2) so that the communication board 300 divides the first and second packet data (data1 and data2) from the packet data (data) .

통신 보드(300)는 제1, 2 채널(ch1, ch2) 및 중계 채널(ch_0)을 포함할 수 있다.The communication board 300 may include first and second channels (ch1 and ch2) and a relay channel (ch_0).

실시 예에서, 통신 보드(300)는 두 개의 채널(ch1, ch2) 및 하나의 중계 채널(ch_0)을 갖는 것으로 나타내었으나, 복수의 채널을 가질 수 있으며, 이에 한정을 두지 않는다.In the embodiment, the communication board 300 is shown as having two channels (ch1, ch2) and one relay channel (ch_0), but it can have a plurality of channels, but is not limited thereto.

여기서, 제1 채널(ch1)은 임의의 제1 특정 보드(310)와 연결될 수 있으며, 제2 채널(ch2)은 제1 특정 보드(310)와 분리된 제2 특정 보드(320)로 연결될 수 있다.Here, the first channel ch1 may be connected to any first specific board 310, and the second channel ch2 may be connected to the second specific board 320 separated from the first specific board 310 have.

제1, 2 특정 보드(310, 320)는 도 1에서 상술한 발전 파트(101), 송전 측 교류 파트(110), 송전 측 변전 파트(103), 직류 송전 파트(140), 수요 측 변전 파트(105), 수요 측 교류 파트(170) 및 수요 파트(180)를 구동하는 구동 보드들 중 어느 하나일 수 있으며, 이에 한정을 두지 않는다.The first and second specific boards 310 and 320 include the power generation part 101, the power transmission side AC part 110, the power transmission side power part 103, the DC transmission part 140, The demand side AC part 170, and the demand part 180, but the present invention is not limited thereto.

여기서, 제1, 2 채널(ch1, ch2) 및 중계 채널(ch_0)은 서로 동일한 통신 규격을 가질 수 있다.Here, the first and second channels (ch1 and ch2) and the relay channel (ch_0) may have the same communication standard.

제1 채널(ch1)은 제1 패킷 데이터(data1)를 제1 특정 보드(310)로 송신할 수 있으며, 제1 특정 보드(310)에서 송신된 데이터(미도시)를 수신할 수 있다.The first channel ch1 may transmit the first packet data data1 to the first specific board 310 and may receive the data transmitted from the first specific board 310. [

이때, 제1 채널(ch1)은 제1 패킷 데이터(data1)을 임시 저장할 수 있는 제1 버퍼(buf1)를 포함할 수 있다.At this time, the first channel ch1 may include a first buffer buf1 for temporarily storing the first packet data data1.

제2 채널(ch2)은 제2 패킷 데이터(data2)를 제2 특정 보드(320)로 송신할 수 있으며, 제2 특정 보드(320)에서 송신된 데이터(미도시)를 수신할 수 있다.The second channel ch2 can transmit the second packet data data2 to the second specific board 320 and receive the data transmitted from the second specific board 320. [

제2 채널(ch2)은 제2 패킷 데이터(data2)를 임시 저장할 수 있는 제2 버퍼(buf2)를 포함할 수 있다.The second channel ch2 may include a second buffer buf2 capable of temporarily storing the second packet data data2.

중계 채널(ch_0)은 데이터 분할부(330), 중계 버퍼부(340) 및 데이터 처리부(350)를 포함할 수 있다.The relay channel ch_0 may include a data division unit 330, a relay buffer unit 340, and a data processing unit 350. [

데이터 분할부(330)는 외부로부터 시분할 다중화 방식으로 생성된 패킷 데이터(data)를 수신하면, 패킷 데이터(data)를 제1, 2 패킷 데이터(data1, data2)로 분할할 수 있다.The data dividing unit 330 can divide the packet data data into the first and second packet data data1 and data2 when receiving the packet data data generated by the time division multiplexing method from the outside.

즉, 데이터 분할부(330)는 패킷 데이터(data)에 포함된 제1, 2 채널 ID(ch1_id, ch2_id)를 추출할 수 있다.That is, the data divider 330 can extract the first and second channel IDs (ch1_id and ch2_id) included in the packet data (data).

이후, 데이터 분할부(330)는 제1, 2 채널 ID(ch_id1, ch_id2)와 설정된 제1, 2 ID(id1, id2)를 서로 비교하여, 매칭되는지 확인할 수 있다.Thereafter, the data divider 330 compares the first and second channel IDs (ch_id1 and ch_id2) with the first and second IDs id1 and id2, and confirms matching.

데이터 분할부(330)는 제1 채널 ID(ch_id1)와 제1 ID(id1)가 서로 매칭되면 제1 채널 ID(ch_id1)을 헤더로 갖는 제1 패킷 데이터(data1) 및 제2 채널 ID(ch_id2)와 제2 ID(id2)가 서로 매칭되면 제2 채널 ID(ch_id2)를 헤더로 갖는 제2 패킷 데이터(data2)를 패킷 데이터(data)에서 분할할 수 있다.If the first channel ID (ch_id1) matches the first ID (id1), the data division unit 330 divides the first packet data (data1) having the first channel ID (ch_id1) as a header and the second packet ID And the second ID id2 are matched with each other, the second packet data (data2) having the second channel ID (ch_id2) as a header can be divided from the packet data (data).

데이터 분할부(330)는 분할된 제1, 2 패킷 데이터(data1, data2)를 중계 버퍼부(240)로 전달할 수 있다.The data division unit 330 may transmit the divided first and second packet data data1 and data2 to the relay buffer unit 240. [

중계 버퍼부(340)는 데이터 분할부(330)에서 전달된 제1, 2 패킷 데이터(data1, data2)를 설정된 제1, 2 데이터 영역(ap1, ap2)에 임시 저장할 수 있다.The relay buffer unit 340 may temporarily store the first and second packet data data1 and data2 transmitted from the data division unit 330 in the first and second data areas ap1 and ap2.

도 5에서는 중계 버퍼부(240)가 2개의 제1, 2 채널(ch1, ch2)에 대응되게 2개의 제1, 2 데이터 영역(ap1, ap2)을 포함하는 것으로 설명하지만, 복수의 개의 채널이 존재하는 경우 이에 대응되게 복수 개의 데이터 영역을 포함할 수 있으며, 이에 한정을 두지 않는다.5 that the relay buffer 240 includes two first and second data areas ap1 and ap2 corresponding to two first and second channels ch1 and ch2, And may include a plurality of data areas corresponding thereto if present, but is not limited thereto.

여기서, 제1, 2 데이터 영역(ap1, ap2) 각각의 용량은 제1, 2 채널(ch1, ch2) 각각에 형성된 제1, 2 버퍼(buf1, buf2) 각각의 용량과 동일하거나 또는 클 수 있으며, 이에 한정을 두지 않는다.Here, the capacity of each of the first and second data areas ap1 and ap2 may be equal to or greater than the capacity of each of the first and second buffers buf1 and buf2 formed on the first and second channels (ch1 and ch2) , But does not limit it.

즉, 중계 버퍼부(340)의 전체 용량은 복수 개의 채널 각각이 갖는 복수 개의 버퍼와 동일한 용량을 갖거나 또는 큰 용량을 가질 수 있다.That is, the total capacity of the relay buffer unit 340 may have the same capacity as the plurality of buffers included in each of the plurality of channels, or may have a large capacity.

데이터 처리부(350)는 제1 데이터 영역(ap1)에 임시 저장된 제1 패킷 데이터(data1)를 제1 채널(ch1)의 제1 버퍼(buf1)에 할당하고, 제2 데이터 영역(ap2)에 임시 저장된 제2 패킷 데이터(data2)를 제2 채널(ch2)의 제2 버퍼(buf2)에 할당할 수 있다.The data processor 350 allocates the first packet data data1 temporarily stored in the first data area ap1 to the first buffer buf1 of the first channel ch1 and temporarily stores the first packet data bu1 in the second data area ap1, And the stored second packet data data2 to the second buffer buf2 of the second channel ch2.

즉, 데이터 처리부(350)는 중계 버퍼부(340)의 제1, 2 데이터 영역(ap1, ap2)에 임시 저장된 제1, 2 패킷 데이터(data1, data2)를 제1, 2 버퍼(buf1, buf2)에 이전 저장된 제1, 2 이전 패킷 데이터가 제1, 2 특정 보드(310, 320)로 송신되었는지 여부에 따라 제1, 2 버퍼(buf1, buf2)에 할당할 수 있다.That is, the data processing unit 350 divides the first and second packet data (data1, data2) temporarily stored in the first and second data areas ap1 and ap2 of the relay buffer unit 340 into the first and second buffers buf1 and buf2 (Buf1, buf2) according to whether or not the first and second previous packet data previously stored in the first and second specific boards 310 and 320 are transmitted to the first and second specific boards 310 and 320. [

데이터 처리부(350)는 제1, 2 버퍼(buf1, buf2)의 용량에 따라 제1, 2 이전 패킷 데이터가 송신되는 경우에, 제1, 2 데이터 영역(ap1, ap2)에 임시 저장된 제1, 2 패킷 데이터(data1, data2)를 제1, 2 버퍼(buf1, buf2)로 할당할 수 있다.The data processor 350 may be configured to receive the first and second previous packet data according to the capacity of the first and second buffers buf1 and buf2 and to transmit the first and second previous packet data to the first and second data areas ap1 and ap2, 2 packet data (data1, data2) to the first and second buffers buf1 and buf2.

즉, 데이터 처리부(350)는 제1, 2 버퍼(buf1, buf2)의 저장 상태에 따라 제1, 2 패킷 데이터(data1, data2)를 할당함으로써, 제1, 2 버퍼(buf1, buf2)의 용량을 조절할 수 있다.That is, the data processing unit 350 allocates the first and second packet data (data1, data2) according to the storage states of the first and second buffers buf1 and buf2 so that the capacity of the first and second buffers buf1 and buf2 Can be adjusted.

도 4에서는 중계 버퍼부(340)의 제1, 2 데이터 영역(ap1, ap2)를 제1, 2 채널(ch1, ch2)에서 사용하는 것이며, 도 5에서는 데이터 처리부(350)가 제1, 2 데이터 영역(ap1, ap2) 및 제1, 2 버퍼(buf1, buf2)의 용량을 조절할 수 있다.4, the first and second data areas ap1 and ap2 of the relay buffer 340 are used in the first and second channels (ch1 and ch2). In FIG. 5, The capacities of the data areas ap1 and ap2 and the first and second buffers buf1 and buf2 can be adjusted.

실시 예에서, 제어 보드 및 통신 보드는 복수 개의 슬롯에 연결되며, 제어 보드의 한 채널과 통신 보드의 중계 채널이 서로 직렬 통신을 위한 케이블로 연결될 수 있으므로, 하나의 통신 방식에 다라 중계 채널로 패킷 데이터를 송신하고, 중계 채널에서 동일한 통신 방식을 가지는 복수의 채널 각각에 해당되는 패킷 데이터를 송신하도록 함으로써, 보드에 실장되는 부품을 간소화할 수 있는 이점이 있다.In an embodiment, the control board and the communication board are connected to a plurality of slots, and one channel of the control board and the relay channel of the communication board can be connected to each other through a cable for serial communication, Data is transmitted and packet data corresponding to each of a plurality of channels having the same communication method is transmitted in the relay channel, there is an advantage that parts mounted on the board can be simplified.

본 발명의 일실시예에 의하면, 전술한 방법은, 프로그램이 기록된 매체에 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.According to an embodiment of the present invention, the above-described method can be implemented as a code readable by a processor on a medium on which a program is recorded. Examples of the medium that can be read by the processor include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage, etc., and may be implemented in the form of a carrier wave (e.g., transmission over the Internet) .

상기와 같이 기재된 실시 예들은 설명된 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The embodiments described above are not limited to the configurations and methods described above, but the embodiments may be configured by selectively combining all or a part of the embodiments so that various modifications can be made.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the present invention.

Claims (10)

제1, 2 채널; 및
상기 제1, 2 채널과 통신 규격이 동일하며, 시분할 다중화 방식으로 생성된 패킷 데이터를 수신하는 중계 채널을 포함하고,
상기 중계 채널은
상기 패킷 데이터에 포함된 제1, 2 패킷 데이터를 분할하는 데이터 분할부;
상기 제1 패킷 데이터를 임시 저장하는 제1 데이터 영역 및 상기 제2 패킷 데이터를 임시 저장하는 제2 데이터 영역을 포함하는 중계 버퍼부; 및
상기 제1 채널에 상기 제1 패킷 데이터 및 상기 제2 채널에 상기 제2 패킷 데이터를 할당하는 데이터 처리부를 포함하고,
상기 제1 채널은
상기 제1 패킷 데이터를 임시 저장하는 제1 버퍼를 포함하고,
상기 제2 채널은
상기 제2 패킷 데이터를 임시 저장하는 제2 버퍼를 포함하고,
상기 데이터 처리부는
상기 제1 버퍼에 이전에 저장되었던 제1 이전 패킷 데이터가 제1 특정 보드로 송신되었는지 여부를 고려하여 상기 제1 데이터 영역에 임시 저장된 상기 제1 패킷 데이터를 상기 제1 버퍼에 할당하고, 상기 제2 버퍼에 이전에 저장되었던 제2 이전 패킷 데이터가 제2 특정 보드로 송신되었는지 여부를 고려하여 상기 제2 데이터 영역에 임시 저장된 상기 제2 패킷 데이터를 상기 제2 버퍼에 할당하는, 고전압 직류 송전 시스템.First and second channels; And
And a relay channel for receiving the packet data generated by the time division multiplexing method, the first and second channels having the same communication standard,
The relay channel
A data dividing unit dividing the first and second packet data included in the packet data;
A relay buffer unit including a first data area for temporarily storing the first packet data and a second data area for temporarily storing the second packet data; And
And a data processing unit for allocating the first packet data to the first channel and the second packet data to the second channel,
The first channel
And a first buffer for temporarily storing the first packet data,
The second channel
And a second buffer for temporarily storing the second packet data,
The data processing unit
Allocates the first packet data temporarily stored in the first data area to the first buffer in consideration of whether or not the first previous packet data previously stored in the first buffer has been transmitted to the first specific board, 2 < / RTI > buffer to the second buffer in consideration of whether or not the second previous packet data previously stored in the second buffer has been transmitted to the second specific board, . 제 1 항에 있어서,
상기 데이터 분할부는,
상기 패킷 데이터에 포함된 제1, 2 채널 ID를 추출하고, 상기 제1, 2 채널 ID와 설정된 제1, 2 ID를 매칭하여, 상기 패킷 데이터를 상기 제1, 2 패킷 데이터로 분할하는 고전압 직류 송전 시스템.The method according to claim 1,
Wherein the data division unit comprises:
The first and second channel IDs included in the packet data are extracted and the first and second channel IDs are matched with the first and second IDs to divide the packet data into the first and second packet data, Transmission system. 삭제delete 삭제delete 삭제delete 시분할 다중화 방식으로 생성한 패킷 데이터를 직렬 송신하는 제어 보드; 및
상기 패킷 데이터 수신 시, 상기 패킷 데이터를 제1, 2 패킷 데이터로 분할하는 통신 보드를 포함하고,
상기 제어 보드는,
상기 제1 패킷 데이터의 일 영역에 제1 채널 ID 및 상기 제2 패킷 데이터의 일 영역에 제2 채널 ID를 할당하고, 상기 제1, 2 패킷 데이터를 포함하는 상기 패킷 데이터를 생성하고,
상기 통신 보드는
제1, 2 채널; 및
상기 제1, 2 채널과 통신 규격이 동일하며, 시분할 다중화 방식으로 생성된 패킷 데이터를 수신하는 중계 채널을 포함하고,
상기 중계 채널은
상기 패킷 데이터에 포함된 제1, 2 패킷 데이터를 분할하는 데이터 분할부;
상기 제1 패킷 데이터를 임시 저장하는 제1 데이터 영역 및 상기 제2 패킷 데이터를 임시 저장하는 제2 데이터 영역을 포함하는 중계 버퍼부; 및
상기 제1 채널에 상기 제1 패킷 데이터 및 상기 제2 채널에 상기 제2 패킷 데이터를 할당하는 데이터 처리부를 포함하고,
상기 제1 채널은
상기 제1 패킷 데이터를 임시 저장하는 제1 버퍼를 포함하고,
상기 제2 채널은
상기 제2 패킷 데이터를 임시 저장하는 제2 버퍼를 포함하고,
상기 데이터 처리부는
상기 제1 버퍼에 이전에 저장되었던 제1 이전 패킷 데이터가 제1 특정 보드로 송신되었는지 여부를 고려하여 상기 제1 데이터 영역에 임시 저장된 상기 제1 패킷 데이터를 상기 제1 버퍼에 할당하고, 상기 제2 버퍼에 이전에 저장되었던 제2 이전 패킷 데이터가 제2 특정 보드로 송신되었는지 여부를 고려하여 상기 제2 데이터 영역에 임시 저장된 상기 제2 패킷 데이터를 상기 제2 버퍼에 할당하는, 고전압 직류 송전 시스템.A control board serially transmitting packet data generated by a time division multiplexing method; And
And a communication board for dividing the packet data into first and second packet data when the packet data is received,
The control board includes:
A first channel ID is assigned to one area of the first packet data and a second channel ID is assigned to one area of the second packet data, and the packet data including the first and second packet data is generated,
The communication board
First and second channels; And
And a relay channel for receiving the packet data generated by the time division multiplexing method, the first and second channels having the same communication standard,
The relay channel
A data dividing unit dividing the first and second packet data included in the packet data;
A relay buffer unit including a first data area for temporarily storing the first packet data and a second data area for temporarily storing the second packet data; And
And a data processing unit for allocating the first packet data to the first channel and the second packet data to the second channel,
The first channel
And a first buffer for temporarily storing the first packet data,
The second channel
And a second buffer for temporarily storing the second packet data,
The data processing unit
Allocates the first packet data temporarily stored in the first data area to the first buffer in consideration of whether or not the first previous packet data previously stored in the first buffer has been transmitted to the first specific board, 2 < / RTI > buffer to the second buffer in consideration of whether or not the second previous packet data previously stored in the second buffer has been transmitted to the second specific board, . 삭제delete 삭제delete 제 6 항에 있어서,
상기 중계 버퍼부의 버퍼 용량은,
상기 제1 버퍼의 용량 및 상기 제2 버퍼의 용량에 대한 전체 용량과 동일하거나 큰 고전압 직류 송전 시스템.The method according to claim 6,
Wherein the buffer capacity of the relay buffer unit
Wherein the total capacity of the first buffer and the capacity of the second buffer is equal to or greater than the total capacity of the first buffer and the capacity of the second buffer. 제 6 항에 있어서,
상기 제1 채널은,
상기 제1 데이터 영역에 할당된 상기 제1 패킷 데이터를 읽어들여 상기 제1 채널에 연결된 제1 특정 보드로 송신하고,
상기 제2 채널은,
상기 제2 데이터 영역에 할당된 상기 제2 패킷 데이터를 읽어들여 상기 제2 채널에 연결된 제2 특정 보드로 송신하는 고전압 직류 송전 시스템. The method according to claim 6,
Wherein the first channel comprises:
Reads the first packet data allocated to the first data area and transmits the first packet data to a first specific board connected to the first channel,
Wherein the second channel comprises:
Reads the second packet data allocated to the second data area, and transmits the second packet data to a second specific board connected to the second channel.
KR1020170035417A 2017-03-21 2017-03-21 High voltage direct current transmission system KR101977404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170035417A KR101977404B1 (en) 2017-03-21 2017-03-21 High voltage direct current transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170035417A KR101977404B1 (en) 2017-03-21 2017-03-21 High voltage direct current transmission system

Publications (2)

Publication Number Publication Date
KR20180106698A KR20180106698A (en) 2018-10-01
KR101977404B1 true KR101977404B1 (en) 2019-05-13

Family

ID=63877944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170035417A KR101977404B1 (en) 2017-03-21 2017-03-21 High voltage direct current transmission system

Country Status (1)

Country Link
KR (1) KR101977404B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969638B (en) * 2020-08-11 2022-02-11 国网山东省电力公司电力科学研究院 Multi-direct-current feed-in power grid recovery partitioning method and system based on integer linear programming

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234059A (en) 2007-03-16 2008-10-02 Fujitsu Ltd Data transfer device and information processing system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027893A (en) * 1998-10-29 2000-05-15 김영환 Method for transmitting packet between two processors connected by hdlc communication channel
KR101041375B1 (en) * 2009-03-23 2011-06-15 한국과학기술연구원 Network transformation-apparatus, system and method for controlling robot using the same
KR101596137B1 (en) * 2014-05-14 2016-02-19 엘에스산전 주식회사 Data processing device for high voltage direct current transmission system and method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234059A (en) 2007-03-16 2008-10-02 Fujitsu Ltd Data transfer device and information processing system

Also Published As

Publication number Publication date
KR20180106698A (en) 2018-10-01

Similar Documents

Publication Publication Date Title
US8605798B2 (en) Power and bidirectional data transmission
CN211293214U (en) Automatic test system for whole train cable of motor train unit
EP2945252B1 (en) High voltage direct current transmission system with reactive power compensation on the ac side
US9735580B2 (en) High voltage direct current transmission system and control method thereof
KR101977404B1 (en) High voltage direct current transmission system
US10250154B2 (en) Data processing device and method for high voltage direct current transmission system
US20130076118A1 (en) Wire connecting method and converter station for ultra-high voltage direct current power transmission, and ultra-high voltage direct current power transmission system
Takahashi et al. Design and experimental verification of power packet generation system for power packet dispatching system
CN107480875A (en) A kind of marine frequency dividing cable transmission systems allocation plan choosing method
EP4236089A3 (en) Power generation system and communication apparatus for power generation system
US11356035B2 (en) Power transmitting apparatus for code modulation and power receiving apparatus for code demodulation
US10250153B2 (en) Data processing device for high voltage direct current transmission system and method thereof
US20150333651A1 (en) Data processing device and method for high voltage direct current transmission system
KR101977402B1 (en) Master module, slave module and module system for data process apparatus for high voltage direct current transmission system
WO2022044431A1 (en) Power conversion device
US20200204238A1 (en) Base station device and terminal, and method for allocating wireless channel
KR20210048204A (en) Method and apparatus for high voltage direct current system
US11539395B2 (en) High-voltage pulse generator and communication method therefor
KR101787883B1 (en) Valve controller in a high voltage direct current system and method thereof
CN105264768B (en) Envelope amplifier and base station
US10193432B2 (en) Method for data transfer of electric device configuration, and electric device configuration
JP6987315B1 (en) Power converter
US9929666B2 (en) Data processing device and method for high voltage direct current transmission system
CN109151899B (en) Data transmission method, device, equipment and computer readable storage medium
US20220167212A1 (en) Mobile station, base station, reception method, and transmission method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right