KR101976421B1 - 태양전지 제조방법 - Google Patents

태양전지 제조방법 Download PDF

Info

Publication number
KR101976421B1
KR101976421B1 KR1020160181365A KR20160181365A KR101976421B1 KR 101976421 B1 KR101976421 B1 KR 101976421B1 KR 1020160181365 A KR1020160181365 A KR 1020160181365A KR 20160181365 A KR20160181365 A KR 20160181365A KR 101976421 B1 KR101976421 B1 KR 101976421B1
Authority
KR
South Korea
Prior art keywords
substrate
emitter layer
doping
impurity
conductivity type
Prior art date
Application number
KR1020160181365A
Other languages
English (en)
Other versions
KR20170003511A (ko
Inventor
권태영
최민호
곽계영
도영구
김성진
정주화
양영성
조해종
이만
신명준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160181365A priority Critical patent/KR101976421B1/ko
Publication of KR20170003511A publication Critical patent/KR20170003511A/ko
Application granted granted Critical
Publication of KR101976421B1 publication Critical patent/KR101976421B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양전지 제조방법에 관한 것이다. 본 발명에 따른 태양전지 제조방법은, 제1 도전형을 가지는 실리콘 반도체 기판 상에 에미터층을 형성하는 단계, 에미터층 상에 반사방지막을 형성하는 단계 및 기판의 전면 및 후면 상에 전면전극과 후면전극을 형성하는 단계를 포함하고, 에미터층을 형성하는 단계는, 기판에 제1 도전형과 반대의 제2 도전형을 가지는 제1 불순물을 도핑하는 제1 도핑 단계, 기판의 표면을 식각하는 단계 및 기판에 제2 도전형을 가지는 제2 불순물을 도핑하는 제2 도핑 단계를 포함할 수 있다. 이에 의해, 실리콘 반도체 기판 및 에미터층에 존재하는 불순물을 효과적으로 제거하여, 실리콘 반도체 기판 및 에미터층의 품질이 향상되고, 이에 따라 캐리어의 Life time이 증가할 수 있다.

Description

태양전지 제조방법{Manufacturing method of solar cell}
본 발명은 태양전지 제조방법에 관한 것으로, 더욱 상세하게는 기판 및 에미터층에 존재하는 불순물을 효과적으로 제거하여 변환효율이 향상된 태양전지 제조방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 반도체 소자를 이용하여 태양광 에너지를 직접 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
즉, 태양전지란 광기전력 효과(Photovoltaic Effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치로서, 그 구성 물질에 따라서 실리콘 태양전지, 박막형 태양전지, 염료감응형 태양전지 및 유기고분자형 태양전지 등으로 구분될 수 있으며, 그 중 실리콘 태양전지가 주류를 이루고 있다. 이러한 태양전지에서는, 입사되는 태양 광을 전기 에너지로 변환시키는 비율과 관계된 변환효율(Efficiency)을 높이는 것이 매우 중요하다.
한편, 실리콘 태양전지에 사용되는 실리콘 반도체 기판은, 실리콘 잉곳(Ingot)의 결정 성장 과정 또는 실리콘 반도체 기판으로의 슬라이싱 가공 과정에서, Fe, Ni, Cu 및 Au와 같은 금속 불순물을 포함할 수 있으며, 이러한 불순물은 캐리어의 재결합 사이트(Recombination site)로 작용할 수 있다. 이러한 캐리어의 재결합 사이트는 캐리어의 확산 거리(Diffusion length)를 단축시키고, 캐리어의 Life time을 감소시켜, 태양전지의 변환효율이 저하될 수 있다.
본 발명의 목적은, 실리콘 반도체 기판 및 에미터층에 존재하는 불순물을 효과적으로 제거하여, 캐리어의 Life time을 향상시킬 수 있고 이에 따라 변환효율이 향상된 태양전지 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지 제조방법은, 제1 도전형을 가지는 실리콘 반도체 기판 상에 에미터층을 형성하는 단계, 에미터층 상에 반사방지막을 형성하는 단계 및 기판의 전면 및 후면 상에 전면전극과 후면전극을 형성하는 단계를 포함하고, 에미터층을 형성하는 단계는, 기판에 제1 도전형과 반대의 제2 도전형을 가지는 제1 불순물을 도핑하는 제1 도핑 단계, 기판의 표면을 식각하는 단계 및 기판에 제2 도전형을 가지는 제2 불순물을 도핑하는 제2 도핑 단계를 포함할 수 있다.
또한, 기판의 표면을 식각하는 단계는 제1 불순물이 도핑된 기판을 에칭용액에 침지하여 수행할 수 있다.
또한, 기판의 표면을 식각하는 단계와 제2 도핑 단계 사이에, 부산물층을 제거하는 단계를 포함할 수 있다.
또한, 제2 도핑 단계 후에, 부산물 층을 제거하는 단계를 포함할 수 있다.
또한, 에미터층은 깊이에 따라 도핑 농도가 작아질 수 있다.
또한, 전면전극은 전면전극 페이스트를 반사방지막 상에 인쇄하고 열처리 하여 형성하며, 열처리시, 전면전극이 반사방지막을 관통하여 에미터층과 접속할 수 있다.
또한, 후면전극은 후면전극 페이스트를 기판의 후면에 도포하고 열처리 하여 형성하며, 열처리시, 기판과 후면전극 사이에 후면 전계층이 형성될 수 있다.
또한, 에미터층을 형성하는 단계 전에, 기판을 텍스쳐링 하는 단계를 포함할 수 있다.
또한, 기판의 전면과 후면을 절연하기 위한 홀을 형성하는 에지 아이솔레이션 단계를 포함할 수 있다.
또한, 제1 불순물과 제2 불순물은 동일한 물질일 수 있다.
본 발명에 따르면, 실리콘 반도체 기판 및 에미터층에 존재하는 불순물을 효과적으로 제거하여, 실리콘 반도체 기판 및 에미터층의 품질이 향상되고, 이에 따라 캐리어의 Life time이 증가할 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 태양전지 제조방법을 도시한 도, 그리고
도 5는 도 1의 에미터층을 형성하기 위한 순서도 이다.
이하의 도면에서, 각 구성요소의 "위(on)"에 또는 "아래(under)"에는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함하며, 각 구성요소의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 또한, 각 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 태양전지 제조방법을 도시한 도이며, 도 5는 도 1의 에미터층을 형성하기 위한 순서도 이다.
도면을 참조하여 본 발명의 일 실시예에 따른 태양전지 제조방법을 설명하면, 우선, 도 1과 같이 반도체 기판(110) 상에 에미터층(120)을 형성한다.
기판(110)은 단결정 또는 다결정 실리콘으로 형성될 수 있으며, 제1 도전형을 가질 수 있다. 예를 들어 기판(110)은 P형 불순물로서 3족 원소인 B, Ga, In 등이 불순물로 도핑 되어 P형으로 구현될 수 있다.
한편, 도면에 도시하지는 않았으나, 기판(110)의 일면은 텍스쳐링(texturing)되어 피라미드, 정사각형, 삼각형 등 다양한 형태의 요철구조(미도시)를 포함할 수 있다. 텍스쳐링(texturing)이란 기판(110)의 표면에 요철구조(미도시)를 형성하는 것을 의미하는 것으로, 이와 같이 텍스쳐링(texturing)에 의해 기판(110)의 표면이 거칠어지면, 입사되는 광의 반사율이 감소하여 광 포획량이 증가할 수 있다. 따라서, 광학적 손실이 감소할 수 있다.
에미터층(120)은 기판(110) 상에 기판(110)과 반대인 제2 도전형을 가지고 형성될 수 있다. 일 예로 에미터층(120)은 N형 불순물로서 5족 원소인 P, As, Sb 등이 불순물로 도핑될 수 있다. 이와 같이, 기판(110)과 에미터층(120)에 반대 도전형의 불순물이 도핑 되면, 기판(110)과 에미터층(120)의 계면에는 P-N접합(junction)이 형성되고, P-N접합에 광이 조사되면 광전효과에 의해 광기전력이 발생할 수 있다.
이러한 에미터층(120)의 형성과정을 도 5를 참조하여 보다 자세히 설명하면, 먼저, 실리콘 잉곳을 슬라이싱 가공한 후, 표면에 잔존하는 이물질을 세척하여 실리콘 반도체 기판(110)을 준비(S310)한다.
한편, 슬라이싱이 끝난 기판(110)의 모서리 부분은 매우 날카롭기 때문에 후속공정에서 발생할 수 있는 깨어짐 등을 방지하기 위해, 기판(110)의 모서리 부분을 연삭가공할 수 있다.
이어서 기판(110)과 반대의 도전형을 가지는 제1 불순물을 기판(110)에 도핑하는 제1 도핑(S320)을 수행한다.
일 예로 제1 도핑(S320)은 확산법에 의할 수 있는데, 기판(110)에 제2 도전형의 물질, 예를 들면, POCl3 등의 물질을 확산시킴으로써 제2 도전형의 제1 불순물을 기판(110)에 도핑할 수 있다.
한편, 제2 도전형의 제1 불순물이 기판(110)의 표면을 통해 내부로 확산되면, 기판(110) 내부와 기판(110) 표면의 제1 불순물의 농도 차이에 의해서 기판(110) 내부에 존재하는 불순물이 확산에 의해 기판(110) 표면 측으로 이동하여 불순물의 게더링 효과가 발생한다. 여기서, 게더링되는 대부분의 불순물은 실리콘 잉곳의 실리콘 결정 성장 과정 또는 기판(110)으로의 슬라이싱 가공 과정에서 기판(110)에 함유된 금속 불순물이다.
이어서, 기판(110)의 표면을 식각(S330) 한다.
기판(110)의 표면을 식각(S330)하는 단계는, 일 예로 기판(110)을 에칭용액에 침지하는 습식 에칭법에 의할 수 있다. 여기서 에칭용액은 불산(HF) 및 질산(HNO3)이 혼합된 용액을 이용할 수 있으나 이에 한정하는 것은 아니다.
상술한 바와 같이, 제1 도핑(S320)에 의해 불순물은 기판(110)의 표면에서 게터링 되어 있으므로, 기판(110)의 표면을 식각하면 게더링된 불순물을 효과적으로 제거할 수 있다. 따라서, 게더링된 불순물이 제거되면 후속 공정에서 불순물의 확산에 의해 기판(110)의 품질이 저하되는 것을 방지할 수 있다.
또한, 이와 같은 식각(S330)단계에 의해 기판(110)의 표면은 균일하게 에칭되므로, 기판(110)이 텍스쳐링에 의해 요철구조를 포함하고 있더라도 식각에 의해 요철구조의 크기가 작아지는 문제가 발생하지 않는다.
한편, 제1 도핑(S320)을 수행하면, 기판(110) 표면에는 피에스지(PSG; PhosphoSilicate Glass) 또는 비에스지(BSG; BoroSilicate Glass)와 같은 글래스류의 부산물층이 형성될 수 있다. 또한, 기판(110)의 표면을 식각(S330)하면, 기판(110)의 표면에 산화막 등의 부산물층이 형성될 수 있다. 따라서, 기판(110)의 표면을 식각하는 단계(S330)를 수행한 후에는, 불산(HF) 용액을 이용한 습식 에칭법 등에 의해 이러한 부산물층을 제거한다.
다음으로, 기판(110)과 반대의 도전형을 가지는 제2 불순물을 도핑하는 제2 도핑(S340)하여 에미터층(120)의 형성을 완료한다.
제2 도핑(S340)은 제1 도핑(S320)과 동일한 방법에 의해 수행할 수 있으며, 제2 불순물은 제1 불순물과 동일한 재질일 수 있다. 일 예로 제2 도핑(S340)은 POCl3 등의 물질을 확산시킴으로써 제2 도전형의 제2 불순물을 기판(110)에 도핑할 수 있다.
이처럼 제2 불순물이 기판(110)의 내부로 확산하면, 기판(110)의 내부에 잔존하던 금속 불순물은 기판(110)의 표면과 내부의 농도차에 의해 한 번 더 게터링된다. 따라서, 캐리어의 재결합 싸이트로 작용하는 불순물을 더욱 효과적으로 제거하여 고품질의 기판(110)과 에미터층(120)을 형성할 수 있으며, 이에 따라, 캐리어의 Life time이 증가할 수 있다.
또한, 제2 도핑(S340)이 완료되어 형성되는 에미터층(120)은 제2 도전형을 가지는 불순물의 농도가 에미터층(120)의 깊이에 따라 감소한다. 따라서, 에미터층(120)의 상부 쪽은 제2 도전형을 가지는 불순물의 농도가 가장 크기 때문에 전면전극(140)과의 접촉저항이 감소하고, 이에 의해 태양전지(100)의 필 팩터(Fill factor)가 감소할 수 있다.
한편, 제2 도핑(S340)을 실시한 후에는, 기판(110)의 표면에는 피에스지(PSG; PhosphoSilicate Glass) 또는 비에스지(BSG; BoroSilicate Glass)와 같은 글래스류의 부산물 층이 형성될 수 있으므로, 불산(HF) 용액을 이용한 습식 에칭법 등에 의해 이러한 부산물 층을 제거한다.
*한편, 도 2를 참조하면, 에미터층(120)상에 반사방지막(130)을 형성한다.
방사방지막(130)은 예를 들면, 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있고, 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
*이러한 반사방지막(130)은 에미터층(120) 상에 위치하여, 기판(110)의 전면으로 입사되는 태양광의 반사율을 감소시키고, 에미터층(120)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
태양광의 반사율이 감소되면 P-N 접합까지 도달되는 광량이 증대되어 태양전지(100)의 단락전류(Isc)가 증가한다. 또한, 에미터층(120)에 존재하는 결함이 부동화되면 소수 캐리어의 재결합 사이트가 제거되어 태양전지(100)의 개방전압(Voc)이 증가한다.
이처럼 반사방지막(130)에 의해 태양전지(100)의 개방전압과 단락전류가 증가되면 그만큼 태양전지(100)의 변환효율이 향상될 수 있다.
다음으로 도 3에서 도시하는 바와 같이 전면전극(140)과 후면전극(150)을 형성한다.
전면전극(140)은 전면전극 페이스트를 반사방지막 상에 도포하고, 이를 건조 및 열처리하여 형성할 수 있다.
전면전극 페이스트는 은(Ag), 유리프릿(Glass frit), 바인더, 솔벤트 등을 포함하고, 스크린 인쇄 등의 방법에 의해 전면전극(140)이 형성될 위치에 인쇄할 수 있다.
한편, 전면전극 페이스트의 열처리시에는 이에 포함된 은이 고온에서 액상이 되었다가 다시 고상으로 재결정되면서 유리 프릿을 매개로 하여 반사방지막(130)을 관통하는 파이어 스루(fire through) 현상에 의해 전면전극(140)이 기판(110)과 접하면서 에미터층(120)과 전기적으로 접속하게 된다.
후면전극(150)은 기판(110)의 후면에 알루미늄, 석영 실리카, 바인더 등이 첨가된 후면 전극용 페이스트를 인쇄한 후, 건조 및 열처리하여 형성할 수 있다.
후면전극 페이스트는 열처리에 의해, 후면전극 페이스트에 포함된 알루미늄이 기판(110)의 후면을 통해 확산함으로써, 후면전극(150)과 기판(110)의 경계면에서 후면전계층(160)을 형성한다. 후면전계층(160)은 태양광에 의해 생성된 전자의 후면 재결합을 최소화하여 태양전지의 효율 향상에 기여한다.
이어서 도 4에 도시하는 바와 같이 기판(110)의 전면과 후면을 절연시키기 위한 홈(170)을 형성한다.
상술한 바와 같이 확산법 등에 의한 에미터층(120)의 형성 시에는, 기판(110)의 모든 면이 제2 도전형으로 도핑 되기 때문에 기판(110)의 전면과 후면이 전기적으로 연결되어 태양전지의 효율을 감소시킬 수 있다.
따라서, 도 4에 도시한 바와 같이 기판(110)의 전면과 후면을 절연시키기기 위한 에지 아이솔레이션 공정을 수행한다.
에지 아이솔레이션은 레이저 에지 아이솔레이션법, 플라즈마 에칭법, 및 식각용액 에칭법 중 어느 하나의 방법으로 이루어질 수 있고, 형성되는 홈(170)은 에미터층(120)을 관통하여 기판(110) 상부의 소정 깊이까지 이르는 도랑 형태를 가질 수 있다.
또한, 홈(170)은 기판(110)의 전면과 후면을 절연시키기 위한 소정의 위치이면 어느 곳이든 형성될 수 있다. 그러나, 광 흡수도 등을 고려할 때 홈(170)은 태양전지(100)의 가장자리에 형성되는 것이 바람직하다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 태양전지 110 : 실리콘 반도체 기판
120 : 에미터층 130 : 반사방지막
140 : 전면전극 150 : 후면전극
160 : 후면전계층 170 : 홈

Claims (10)

  1. 제1 도전형을 가지는 실리콘 반도체 기판에 에미터층을 형성하는 단계;
    상기 에미터층 상에 반사방지막을 형성하는 단계; 및
    상기 기판의 전면 및 후면 상에 전면전극과 후면전극을 형성하는 단계;를 포함하고,
    상기 에미터층을 형성하는 단계는,
    상기 제1 도전형과 반대의 제2 도전형을 가지는 제1 불순물을 상기 기판 내부에 도핑하는 제1 도핑 단계;
    상기 기판의 표면을 식각하는 단계; 및
    상기 기판에 상기 제2 도전형을 가지는 제2 불순물을 상기 기판 내부에 도핑하는 제2 도핑 단계;를 포함하며,
    상기 전면전극은 상기 기판에 접하고, 상기 에미터층에 직접 전기적으로 연결되는 태양전지 제조방법.
  2. 제1항에 있어서,
    상기 기판의 표면을 식각하는 단계는 상기 제1 불순물이 도핑된 상기 기판을 에칭용액에 침지하여 수행하는 태양전지 제조방법.
  3. 제1항에 있어서,
    상기 기판의 표면을 식각하는 단계와 상기 제2 도핑 단계 사이에, 부산물 층을 제거하는 단계를 포함하는 태양전지 제조방법.
  4. 제1항에 있어서,
    상기 제2 도핑 단계 후에, 부산물 층을 제거하는 단계를 포함하는 태양전지 제조방법.
  5. 제1항에 있어서,
    상기 에미터층은 깊이에 따라 도핑 농도가 작아지는 태양전지 제조방법.
  6. 제1항에 있어서,
    상기 전면전극은 전면전극 페이스트를 상기 반사방지막 상에 인쇄하고 열처리 하여 형성하며,
    상기 열처리시, 상기 전면전극이 상기 반사방지막을 관통하여 상기 에미터층과 접속하는 태양전지 제조방법.
  7. 제1항에 있어서,
    상기 후면전극은 후면전극 페이스트를 상기 기판의 후면에 도포하고 열처리 하여 형성하며,
    상기 열처리시, 상기 기판과 상기 후면전극 사이에 후면 전계층이 형성되는 태양전지 제조방법.
  8. 제1항에 있어서,
    상기 에미터층을 형성하는 단계 전에,
    상기 기판을 텍스쳐링 하는 단계를 포함하는 태양전지 제조방법.
  9. 제1항에 있어서,
    상기 기판의 전면과 후면을 절연하기 위한 홀을 형성하는 에지 아이솔레이션 단계를 포함하는 태양전지 제조방법.
  10. 제1항에 있어서,
    상기 제1 불순물과 상기 제2 불순물은 동일한 물질인 태양전지 제조방법.
KR1020160181365A 2016-12-28 2016-12-28 태양전지 제조방법 KR101976421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160181365A KR101976421B1 (ko) 2016-12-28 2016-12-28 태양전지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160181365A KR101976421B1 (ko) 2016-12-28 2016-12-28 태양전지 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110006471A Division KR20120085067A (ko) 2011-01-21 2011-01-21 태양전지 제조방법

Publications (2)

Publication Number Publication Date
KR20170003511A KR20170003511A (ko) 2017-01-09
KR101976421B1 true KR101976421B1 (ko) 2019-05-09

Family

ID=57811293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160181365A KR101976421B1 (ko) 2016-12-28 2016-12-28 태양전지 제조방법

Country Status (1)

Country Link
KR (1) KR101976421B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE547812T1 (de) * 2007-07-18 2012-03-15 Imec Verfahren zur herstellung einer emitterstruktur und daraus resultierende emitterstrukturen
KR101383940B1 (ko) * 2007-08-16 2014-04-10 엘지전자 주식회사 실리콘 태양전지 및 그 제조 방법
KR20090054731A (ko) * 2007-11-27 2009-06-01 엘지전자 주식회사 태양전지의 제조방법
KR100997669B1 (ko) * 2008-11-04 2010-12-02 엘지전자 주식회사 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
KR20170003511A (ko) 2017-01-09

Similar Documents

Publication Publication Date Title
KR100997669B1 (ko) 스크린 인쇄법을 이용한 실리콘 태양전지 및 그 제조방법
KR101225978B1 (ko) 태양전지 및 그 제조방법
US8071418B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US8969125B2 (en) Solar cell and method for manufacturing the same
US9224888B2 (en) Solar cell and solar-cell module
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP5991945B2 (ja) 太陽電池および太陽電池モジュール
KR20110040141A (ko) 식각 마스크 패턴 형성용 페이스트 및 이의 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법
KR20090017812A (ko) 실리콘 태양전지 및 그 제조 방법
KR102674774B1 (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법
KR101622088B1 (ko) 태양전지
KR20130057285A (ko) 광전변환소자 및 그 제조 방법
KR101976421B1 (ko) 태양전지 제조방법
KR101115195B1 (ko) 실리콘 이종접합 태양전지 및 이를 제조하는 방법
US11222991B2 (en) Solar cell and method for manufacturing the same
KR102563642B1 (ko) 고효율 이면전극형 태양전지 및 그 제조방법
KR20120085067A (ko) 태양전지 제조방법
JP2014154619A (ja) 光電変換素子の製造方法
KR101382047B1 (ko) 태양전지의 선택적 에미터 형성방법
KR102156059B1 (ko) 태양 전지의 제조 방법
KR101627028B1 (ko) 양면형 태양전지의 제조방법
KR101507855B1 (ko) 소수성 처리를 이용한 태양 전지 제조 방법
KR20150104429A (ko) 태양 전지 및 이의 제조 방법
KR101192569B1 (ko) 태양전지의 제조방법
KR101218411B1 (ko) 태양전지 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101003591; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170727

Effective date: 20190304

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant