KR101973450B1 - Ceramic electronic component and method for manufacturing the same - Google Patents
Ceramic electronic component and method for manufacturing the same Download PDFInfo
- Publication number
- KR101973450B1 KR101973450B1 KR1020180033043A KR20180033043A KR101973450B1 KR 101973450 B1 KR101973450 B1 KR 101973450B1 KR 1020180033043 A KR1020180033043 A KR 1020180033043A KR 20180033043 A KR20180033043 A KR 20180033043A KR 101973450 B1 KR101973450 B1 KR 101973450B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- ceramic
- area
- electrode
- electrode layer
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000000843 powder Substances 0.000 claims description 119
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000010304 firing Methods 0.000 claims description 32
- 238000005245 sintering Methods 0.000 claims description 28
- 239000002923 metal particle Substances 0.000 claims description 17
- 239000002904 solvent Substances 0.000 claims description 11
- 239000011230 binding agent Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 239000003985 ceramic capacitor Substances 0.000 description 30
- 239000002245 particle Substances 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 239000011148 porous material Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 3
- 239000010953 base metal Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229940116411 terpineol Drugs 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000012461 cellulose resin Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 1
- HBNHCGDYYBMKJN-UHFFFAOYSA-N 2-(4-methylcyclohexyl)propan-2-yl acetate Chemical compound CC1CCC(C(C)(C)OC(C)=O)CC1 HBNHCGDYYBMKJN-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000003350 kerosene Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 세라믹 전자 부품 및 이의 제조방법에 관한 것으로, 본 발명의 일 실시형태에 따른 세라믹 전자 부품은 세라믹 소체; 및 상기 세라믹 소체 내부에 형성되며, 0.5㎛이하의 두께를 가지고, 내부에 비전극 영역이 형성된 내부 전극층;을 포함하며, 상기 내부 전극층의 단면에 있어서, 내부 전극층의 전극영역 면적에 대한 비전극 영역의 면적 비가 0.1 내지 10%이고, 상기 비전극 영역은 세라믹 성분을 포함할 수 있다.The present invention relates to a ceramic electronic component and a method of manufacturing the same, and a ceramic electronic component according to an embodiment of the present invention includes a ceramic body; And an internal electrode layer formed inside the ceramic body and having a thickness of 0.5 탆 or less and having a non-electrode region formed therein, wherein in a cross section of the internal electrode layer, a non- Is 0.1 to 10%, and the non-electrode region may include a ceramic component.
Description
본 발명은 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 신뢰성이 우수한 세라믹 전자부품 및 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component and a manufacturing method thereof, and more particularly, to a ceramic electronic component having excellent reliability and a manufacturing method thereof.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 소체, 세라믹 소체 내부에 형성된 내부전극층 및 상기 내부전극층과 접속되도록 세라믹 소체 표면에 설치된 외부전극을 구비한다.In general, an electronic component using a ceramic material such as a capacitor, an inductor, a piezoelectric element, a varistor or a thermistor includes a ceramic body made of a ceramic material, an internal electrode layer formed inside the ceramic body, and an external electrode Respectively.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극층, 상기 내부전극층에 전기적으로 접속된 외부전극을 포함한다.The multilayer ceramic capacitor in the ceramic electronic component includes a plurality of stacked dielectric layers, an inner electrode layer disposed opposite to each other with one dielectric layer interposed therebetween, and an outer electrode electrically connected to the inner electrode layer.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.The multilayer ceramic capacitor is widely used as a component of a mobile communication device such as a computer, a PDA, and a mobile phone because of its small size, high capacity, and easy mounting.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 저가격화가 요구되고 있다. 특히 CPU의 고속화, 기기의 소형 경량화, 디지털화 및 고기능화가 진전됨에 따라, 적층 세라믹 커패시터도 소형화, 박층화, 고용량화, 고주파영역에서의 저임피던스화 등의 특성을 구현하기 위한 연구 개발이 활발히 진행되고 있다.In recent years, with the upgrading of the electric and electronic equipment industry and the shortening of the light weight, there is a demand for miniaturization, high performance, and low price for electronic components. Particularly, as the speed of the CPU, the size and weight of the device, and the digitization and the high performance of the device have progressed, research and development have been actively carried out to realize characteristics such as miniaturization, thinning, high capacity and low impedance in the high frequency range of multilayer ceramic capacitors.
본 발명의 목적은 신뢰성이 우수한 세라믹 전자부품 및 이의 제조방법을 제공하는 것이다.An object of the present invention is to provide a ceramic electronic component having excellent reliability and a manufacturing method thereof.
본 발명의 일 실시형태는 세라믹 소체; 및 상기 세라믹 소체 내부에 형성되며, 0.5㎛이하의 두께를 가지고, 내부에 비전극 영역이 형성된 내부 전극층;을 포함하며, 상기 내부 전극층의 단면에 있어서, 내부 전극층의 전극영역 면적에 대한 비전극 영역의 면적 비가 0.1 내지 10%이고, 상기 비전극 영역은 세라믹 성분을 포함하는 세라믹 전자부품을 제공한다.One embodiment of the present invention relates to a ceramic body; And an internal electrode layer formed inside the ceramic body and having a thickness of 0.5 탆 or less and having a non-electrode region formed therein, wherein in a cross section of the internal electrode layer, a non- Is 0.1 to 10%, and the non-electrode region includes a ceramic component.
상기 내부 전극층의 두께는 0.5㎛이하일 수 있다.The thickness of the internal electrode layer may be 0.5 탆 or less.
상기 내부 전극층은 내부전극의 전체 길이에 대한 내부전극의 실제 길이의 비(내부전극의 실제 길이/내부전극의 전체 길이)로 정의되는 내부전극의 연결성이 90%이상일 수 있다.The internal electrode layer may have a connectivity of the internal electrode defined by a ratio of the actual length of the internal electrode to the total length of the internal electrode (actual length of the internal electrode / total length of the internal electrode) of 90% or more.
상기 내부 전극층은 금속 분말, 상기 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.The internal electrode layer may be formed of a conductive paste containing a metal powder and ceramic ceramic powder having an inlet ratio of more than 1/5 to the metal powder.
상기 비전극 영역은 내부전극을 형성하는 도전성 페이스트의 소성을 30℃/60s 내지 50℃/60s의 승온 속도로 수행하여 형성될 수 있다.The non-electrode area may be formed by firing the conductive paste forming the internal electrode at a heating rate of 30 ° C / 60s to 50 ° C / 60s.
본 발명의 다른 실시형태는 복수의 유전체층이 적층된 세라믹 소체; 및 상기 일 유전체층을 사이에 두고 형성되며, 0.5㎛이하의 두께를 가지는 내부 전극층;을 포함하며, 상기 내부 전극층의 단면에 있어서, 전극영역 면적에 대한 내부 전극층 내에 트랩된 비전극 영역 면적의 비가 0.1 내지 10%이고, 내부전극의 연결성이 90% 이상인 세라믹 전자부품을 제공한다.Another embodiment of the present invention is a ceramic body comprising: a ceramic body having a plurality of dielectric layers stacked; And an internal electrode layer formed with one dielectric layer therebetween and having a thickness of 0.5 m or less, wherein a ratio of an area of the non-electrode area trapped in the internal electrode layer to an area of the electrode area in the cross section of the internal electrode layer is 0.1 To 10%, and a connection property of the internal electrode is 90% or more.
상기 비전극 영역은 내부 전극을 형성하는 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함할 수 있다.The non-electrode region may include a ceramic ceramic powder having an inlet ratio of more than 1/5 to the metal powder forming the internal electrode.
상기 내부 전극층은 금속 분말, 세라믹 공재 분말을 포함하는 도전성 페이스트의 소성 온도를 조절하여 형성될 수 있다.The internal electrode layer may be formed by controlling the firing temperature of the conductive paste including the metal powder and the ceramic powder.
본 발명의 또 다른 실시형태는 세라믹 소체; 및 상기 세라믹 소체 내부에 형성되는 내부 전극층;을 포함하며, 상기 내부 전극층의 단면에 있어서, 내부 전극층의 전극영역 면적에 대한 비전극 영역 면적의 비가 0.1 내지 10%일 수 있다.Yet another embodiment of the present invention is a ceramic body comprising: a ceramic body; And an internal electrode layer formed inside the ceramic body, wherein a ratio of an area of the non-electrode area to an area of the electrode area of the internal electrode layer in the cross section of the internal electrode layer is 0.1 to 10%.
상기 내부 전극층의 두께는 0.5㎛이하일 수 있다.The thickness of the internal electrode layer may be 0.5 탆 or less.
상기 내부 전극층은 내부전극의 전체 길이에 대한 실제 내부전극의 길이의 비로 정의되는 내부전극의 연결성이 90%이상일 수 있다.The internal electrode layer may have a connectivity of the internal electrode of 90% or more, which is defined as a ratio of the length of the internal electrode to the total length of the internal electrode.
상기 비전극 영역은 내부 전극층의 금속 입자 계면 내에 트랩된 영역일 수 있다.The non-electrode region may be a region trapped within the metal particle interface of the internal electrode layer.
상기 비전극 영역은 세라믹 공재 분말을 포함할 수 있다.The non-electrode region may include a ceramic ceramic powder.
상기 내부 전극층은 금속 분말, 상기 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.The internal electrode layer may be formed of a conductive paste containing a metal powder and ceramic ceramic powder having an inlet ratio of more than 1/5 to the metal powder.
상기 비전극 영역은 내부전극을 형성하는 도전성 페이스트의 소성 온도를 조절하여 형성될 수 있다.The non-electrode region may be formed by controlling the firing temperature of the conductive paste forming the internal electrode.
본 발명의 다른 실시형태는 세라믹 그린시트를 마련하는 단계; 금속 분말 및 상기 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 도전성 페이스트로 내부전극 패턴을 형성하는 단계; 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계; 상기 세라믹 적층체를 소성하여, 전극영역 면적에 대한 비전극 영역 면적의 비가 0.1 내지 10%인 내부 전극층을 형성하는 단계;를 포함하는 세라믹 전자부품의 제조 방법을 제공한다.Another embodiment of the present invention is a method of manufacturing a ceramic green sheet, comprising: providing a ceramic green sheet; Forming an internal electrode pattern with a conductive paste containing a ceramic powder and a ceramic powder having an inlet ratio of more than 1/5 to the metal powder; Forming a ceramic laminate by laminating a ceramic green sheet on which the internal electrode pattern is formed; And firing the ceramic laminate to form an internal electrode layer having a ratio of an area of the non-electrode area to an area of the electrode area of 0.1 to 10%.
상기 세라믹 적층체의 소성은 30℃/60s 내지 50℃/60s의 승온 속도로 수행될수 있다.The firing of the ceramic laminate may be performed at a heating rate of 30 DEG C / 60s to 50 DEG C / 60s.
상기 도전성 페이스트에 포함된 금속 분말은 소결이 1000℃까지 억제될 수 있다.The sintering of the metal powder contained in the conductive paste can be suppressed up to 1000 캜.
상기 내부 전극층의 연결성은 90%이상일 수 있다. The connectivity of the internal electrode layer may be at least 90%.
상기 내부 전극층의 두께는 0.5㎛이하일 수 있다. The thickness of the internal electrode layer may be 0.5 탆 or less.
상기 비전극 영역은 상기 내부 전극 패턴의 소성 과정에서 상기 내부 전극 내에 트랩될 수 있다.The non-electrode region may be trapped in the internal electrode during the firing of the internal electrode pattern.
상기 비전극 영역은 상기 세라믹 성분을 포함할 수 있다.The non-electrode region may include the ceramic component.
상기 비전극 영역은 상기 소성 후에 잔류한 바인더 또는 용제를 포함할 수 있다.The non-electrode region may include a binder or a solvent remaining after the firing.
본 발명의 일 실시형태에 따르면 내부 전극층 내의 비전극 영역의 면적비를 제어하여 내부전극의 연결성을 확보할 수 있다.According to an embodiment of the present invention, it is possible to secure the connectivity of the internal electrode by controlling the area ratio of the non-electrode area in the internal electrode layer.
적층 세라믹 커패시터가 소형 및 고적층화될수록 내부 전극층은 박층화되고, 내부전극층이 박층화될수록 소결 과정에서 내부 전극층이 끊기기 쉬워 내부 전극의 연결성을 확보하기 어려우나, 본 발명의 일 실시형태에 따르면, 내부전극 내에 비전극 영역을 형성하고, 비전극 영역의 비율을 조절하여 내부 전극층의 연결성을 확보할 수 있다.As the multilayer ceramic capacitor is miniaturized and stably laminated, the internal electrode layers are thinned. As the internal electrode layers are thinned, the internal electrode layers are easily broken in the sintering process, so that it is difficult to secure the connectivity of the internal electrodes. However, according to one embodiment of the present invention, And the ratio of the non-electrode area can be adjusted to ensure the connectivity of the internal electrode layer.
본 발명의 일 실시 형태에 따르면, 세라믹 공재 분말은 금속 입자의 소결 시 금속 입자 사이에 배치되어 금속 입자의 입성장을 억제할 수 있고, 내부전극층 내에 트랩되어 내부 전극층의 연결성을 확보할 수 있다.According to one embodiment of the present invention, the ceramic ceramic powder can be disposed between the metal particles in the sintering of the metal particles to inhibit grain growth of the metal particles, and trapped in the internal electrode layer to secure the connectivity of the internal electrode layers.
본 발명의 일 실시형태에 따르면, 소성 후 크랙과 같은 세라믹 전자부품의 내부구조 결함을 방지할 수 있다.According to one embodiment of the present invention, internal structure defects of ceramic electronic parts such as cracks after firing can be prevented.
본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터의 용량을 확보할 수있다.According to one embodiment of the present invention, the capacity of the multilayer ceramic capacitor can be ensured.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 단면을 개략적으로 나타내는 일부 확대도이다.
도 4은 본 발명의 일 실시형태에 따른 내부 전극층을 개략적으로 나타내는 일부 확대도이다.
도 5a 및 도 5b는 본 발명의 일 실시형태에 따른 내부 전극층의 소결 수축 거동을 개략적으로 나타내는 모식도이다.FIG. 1 is a schematic perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view showing a multilayer ceramic capacitor taken along line A-A 'in FIG.
3 is a partially enlarged view schematically showing a cross section of a multilayer ceramic capacitor according to an embodiment of the present invention.
4 is a partially enlarged view schematically showing an internal electrode layer according to an embodiment of the present invention.
5A and 5B are schematic diagrams schematically showing sintering shrinkage behavior of an internal electrode layer according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
본 발명의 일 실시형태는 세라믹 전자부품에 관한 것으로, 세라믹 재료를 사용하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있다. 하기에서는 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.One embodiment of the present invention relates to a ceramic electronic component, wherein an electronic component using a ceramic material includes a capacitor, an inductor, a piezoelectric element, a varistor, or a thermistor. A multilayer ceramic capacitor as an example of a ceramic electronic component will be described below.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.FIG. 1 is a schematic perspective view showing a multilayer ceramic capacitor according to an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view showing a multilayer ceramic capacitor taken along line A-A 'in FIG.
도 1 및 도 2를 참조하면, 본 실시형태에 따른 적층 세라믹 커패시터는 세라믹 소체(110), 상기 세라믹 소체 내부에 형성된 내부 전극층(121, 122), 상기 세라믹 소체(110)의 외표면에 형성되는 외부 전극(131, 132)을 포함할 수 있다.1 and 2, a multilayer ceramic capacitor according to the present embodiment includes a
본 발명의 일 실시 형태에서, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의될 수 있다. 상기 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.In one embodiment of the present invention, the 'longitudinal direction' of the multilayer ceramic capacitor may be defined as the 'L' direction, the 'W' direction, and the 'T' direction in FIG. The 'thickness direction' can be used in the same sense as the direction in which the dielectric layers are stacked, that is, the 'lamination direction'.
상기 세라믹 소체(110)의 형상에 특별히 제한은 없지만, 본 발명의 일 실시형태에 따르면 육면체 형상을 가질 수 있다.The shape of the
상기 세라믹 소체(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다. 상기 세라믹 소체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.The
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.The
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다. 이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다. 상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있다.The ceramic powder is not particularly limited as long as it is generally used in the art. But is not limited to, for example, BaTiO 3 ceramic powder. The BaTiO 3 based ceramic powder is not limited to this, for example, a BaTiO 3 Ca, Zr, etc., some employ the (Ba 1-x Ca x) TiO 3, Ba (Ti 1-y Ca y) O 3 , (Ba 1-x Ca x ) (Ti 1-y Zr y ) O 3, or Ba (Ti 1 -y Zr y ) O 3 .
또한, 상기 세라믹 그린시트는 상기 세라믹 분말과 함께 전이금속, 희토류 원소, Mg, Al 등을 포함할 수 있다.The ceramic green sheet may include a transition metal, a rare earth element, Mg, Al, and the like together with the ceramic powder.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다. 이에 제한되는 것은 아니나, 예를 들면 소결 후 인접하는 2개의 내부 전극층 사이에 형성된 유전체층(111)의 두께는 1.0㎛이하 일 수 있다.The thickness of the one
상기 세라믹 소체(110) 내부에는 내부 전극층(121, 122)이 형성될 수 있다. 상기 내부 전극층(121, 122)은 세라믹 그린시트 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 소체(110) 내부에 형성될 수 있다.
상기 내부 전극층은 서로 다른 극성을 갖는 제1 내부전극층(121) 및 제2 내부전극층(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.The internal electrode layers may have a pair of first internal electrode layers 121 and second internal electrode layers 122 having different polarities and may be arranged to face each other in the stacking direction of the dielectric layers.
도 2에 도시된 바와 같이, 상기 제1 및 제2 내부 전극층(121, 122)의 말단은 세라믹 소체(110)의 길이 방향의 일면으로 교대로 노출될 수 있다.As shown in FIG. 2, the ends of the first and second internal electrode layers 121 and 122 may be alternately exposed at one side in the longitudinal direction of the
또한, 도시되지 않았으나, 본 발명의 일 실시형태에 따르면 제1 및 제2 내부 전극층은 리드부를 갖고, 리드부를 통하여 세라믹 소체의 동일 면으로 노출될 수 있다. 또는 제1 및 제2 내부 전극층은 리드부를 갖고 리드부를 통하여 세라믹 소체의 하나 이상의 면으로 노출될 수 있다.Although not shown, according to one embodiment of the present invention, the first and second internal electrode layers have lead portions and can be exposed to the same side of the ceramic body through the lead portions. Or the first and second internal electrode layers may have lead portions and be exposed through one or more surfaces of the ceramic body through the lead portions.
상기 일 내부 전극층(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면, 0.5㎛이하 일 수 있다. 또는 일 내부 전극층(121, 122)의 두께는 0.1 내지 0.5㎛일 수 있다. 또는 일 내부 전극층(121, 122)의 두께는 0.3 내지 0.5㎛일 수 있다.The thickness of the internal electrode layers 121 and 122 may be appropriately determined depending on the use, for example, 0.5 mu m or less. Or the thickness of the internal electrode layers 121 and 122 may be 0.1 to 0.5 占 퐉. Or the thickness of the internal electrode layers 121 and 122 may be 0.3 to 0.5 占 퐉.
본 발명의 일 실시형태에 따르면 내부 전극층이 형성된 유전체층은 200층 이상 적층될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다. According to one embodiment of the present invention, the dielectric layer having the internal electrode layers may be stacked over 200 layers. More specific details will be described later.
본 발명의 일 실시형태에 따르면, 세라믹 소체(110)의 외표면에는 외부 전극(131, 132)이 형성될 수 있고, 상기 외부전극(131, 132)은 내부 전극층(121, 122)과 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 세라믹 소체(110)의 일면으로 노출된 제1 내부 전극(121)과 전기적으로 연결된 제1 외부전극(131)과 상기 세라믹 소체(110)의 타면으로 노출된 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극으로 구성될 수 있다.The
또한 도시되지 않았으나, 세라믹 소체로 노출되는 제1 및 제2 내부 전극층과연결되기 위하여 복수 개의 외부전극이 형성될 수 있다.Although not shown, a plurality of external electrodes may be formed to connect with the first and second internal electrode layers exposed to the ceramic body.
상기 외부 전극(131, 132)은 금속 분말을 포함하는 도전성 페이스트로 형성될 수 있다. 상기 도전성 페이스트에 포함되는 금속 분말은 특별히 제한되지 않으며, 예를 들면 Ni, Cu, 또는 이들 합금을 사용할 수 있다. 상기 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 10 내지 50㎛ 정도일 수 있다.The
도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 단면 중 일부를 개략적으로 나타내는 일부 확대도이다.3 is a partially enlarged view schematically showing a part of a cross section of a multilayer ceramic capacitor according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시형태에 따른 내부 전극층(121, 122)은 내부 전극층 내에 비전극 영역(N)을 포함할 수 있다. 본 발명의 일 실시형태에 따르면, 내부전극에서 비전극 영역(N)을 제외한 부분은 전극영역(E)으로 이해될 수 있다.Referring to FIG. 3, the internal electrode layers 121 and 122 according to an embodiment of the present invention may include a non-electrode region N in an internal electrode layer. According to one embodiment of the present invention, the portion of the internal electrode other than the non-electrode region N can be understood as the electrode region E. [
본 발명의 일 실시형태에 따르면, 상기 비전극 영역(N)은 내부전극층의 소성 과정에서 형성될 수 있으며, 상기 비전극 영역(N)은 내부 전극층을 형성하는 도전성 페이스트의 조성물에 의하여 형성될 수 있다. 이에 제한되는 것은 아니나, 비전극 영역(N)은 세라믹 성분을 포함할 수 있다. 본 발명의 일 실시형태에 따르면 비전극 영역(N)은 도전성 페이스트에 포함된 성분 중 도전성 금속이 아닌 성분으로 형성될 수 있으며, 예를 들면 세라믹 분말에 의하여 형성될 수 있다. 또한, 비전극 영역(N)을 형성하는 물질은 예를 들면 세라믹 공재 분말, 바인더, 용제 등일 수 있다. 상기 바인더 및 용제는 소성에 의하여 잔류한 카본계 성분으로 존재할 수 있다. 또한 상기 비전극 영역(N)은 기공 일 수 있다.According to an embodiment of the present invention, the non-electrode region N may be formed in a process of firing an internal electrode layer, and the non-electrode region N may be formed by a composition of a conductive paste forming an internal electrode layer have. The non-electrode region N may include a ceramic component, although not limited thereto. According to one embodiment of the present invention, the non-electrode region N may be formed of a component other than the conductive metal among components included in the conductive paste, for example, by a ceramic powder. The material forming the non-electrode region N may be, for example, a ceramic powder, a binder, a solvent, or the like. The binder and the solvent may be present as a carbon-based component remained by firing. Also, the non-electrode region N may be pores.
본 발명의 일 실시형태에 따르면, 도전성 페이스트의 조성물에 포함되는 물질은 소성 중에 내부 전극층을 이루는 금속 입자(grain)의 계면 즉, 입계(grain boundary)에 트랩될 수 있다. 이는 후술하는 내부 전극층의 형성과정에 의하여 보다 명확해 질 수 있다.According to one embodiment of the present invention, the material contained in the composition of the conductive paste may be trapped at the interface of the metal particles forming the internal electrode layer during firing, that is, at a grain boundary. This can be clarified by the process of forming the internal electrode layer, which will be described later.
본 발명의 일 실시형태에 따르면, 내부 전극층의 일 단면에서 내부 전극의 전극영역(E)의 면적에 대한 비전극 영역(N)의 면적의 비는 0.1 내지 10%일 수 있다.According to one embodiment of the present invention, the ratio of the area of the non-electrode region N to the area of the electrode region E of the internal electrode in one end surface of the internal electrode layer may be 0.1 to 10%.
도 2에 도시된 바와 같이, 적층 세라믹 커패시터는 길이 방향으로 절단되고,상기 길이 방향의 절단면에서 내부 전극의 면적, 전극영역(E)의 면적, 비전극 영역(N)의 면적이 측정될 수 있다.2, the multilayer ceramic capacitor is cut in the longitudinal direction, and the area of the internal electrode, the area of the electrode area E, and the area of the non-electrode area N can be measured at the cut surface in the longitudinal direction .
본 발명의 일 실시형태에서 내부 전극의 면적, 전극영역(E)의 면적 및 비전극 영역(N)의 면적은 적층 세라믹 커패시터의 단면을 광학 현미경으로 이미지를 스캔하여 측정할 수 있다.In an embodiment of the present invention, the area of the internal electrode, the area of the electrode region E, and the area of the non-electrode region N can be measured by scanning an image of the cross section of the multilayer ceramic capacitor with an optical microscope.
이하, 도 3 및 도 4를 참조하여, 내부 전극의 면적, 전극영역(E)의 면적 및 비전극 영역(N)의 면적의 측정 과정을 설명한다.Hereinafter, the measurement process of the area of the internal electrode, the area of the electrode area E and the area of the non-electrode area N will be described with reference to Figs. 3 and 4. Fig.
본 발명의 일 실시형태에서 내부 전극의 면적은 내부 전극이 연속적으로 형성된 영역을 의미하며, 내부전극이 단절된 부분은 포함되지 않는다. 도 3을 참조하면, 내부전극의 면적은 내부전극 사이에 형성된 갭(G, gap)은 제외된다. 본 발명의 일 실시형태에서 상기 갭(G, gap)은 내부 전극층을 관통한 기공을 의미하며, 내부전극 표면의 일부에만 형성되거나, 내부전극 내부에 형성된 기공은 포함되지 않는다.In the embodiment of the present invention, the area of the internal electrode means an area where the internal electrodes are continuously formed, and the portion where the internal electrodes are disconnected is not included. Referring to FIG. 3, the area of the internal electrode is excluded from the gap G formed between the internal electrodes. According to an embodiment of the present invention, the gap (G) means pores penetrating the internal electrode layer, and is formed only in a part of the surface of the internal electrode or does not include pores formed in the internal electrode.
광학 이미지에서 내부 전극층과 유전체층은 구별될 수 있으며, 내부전극의 면적이 측정될 수 있다. 광학 이미지에서 내부전극 내부에 형성된 비전극 영역(N)과 전극영역(E)은 다른 명암으로 표현되어 구별될 수 있다. 이에 제한되는 것은 아니나, 시그마 스캔 프로(SigmaScan Pro) 등의 컴퓨터 프로그램을 사용하여 내부전극의 면적, 전극영역의 면적, 비전극 영역의 면적 등을 측정할 수 있다.In the optical image, the internal electrode layer and the dielectric layer can be distinguished, and the area of the internal electrode can be measured. In the optical image, the non-electrode region N and the electrode region E formed inside the internal electrode can be distinguished from each other by expressing different contrasts. Although not limited thereto, the area of the internal electrode, the area of the electrode area, the area of the non-electrode area, and the like can be measured using a computer program such as SigmaScan Pro.
본 발명의 일 실시형태에서 전극 영역(E)의 면적은 내부전극의 면적에서 비전극 영역(N)의 면적을 제외한 값으로 이해될 수 있다.The area of the electrode region E in the embodiment of the present invention can be understood as a value excluding the area of the non-electrode region N in the area of the internal electrode.
본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터의 길이 방향으로 절단한 내부전극 층의 단면에서 내부 전극의 전극영역(E)의 면적에 대한 비전극 영역(N)의 면적의 비는 0.1 내지 10%일 수 있다.According to one embodiment of the present invention, the ratio of the area of the non-electrode region N to the area of the electrode region E of the internal electrode in the cross section of the internal electrode layer cut in the longitudinal direction of the multilayer ceramic capacitor is 0.1 to 10 %. ≪ / RTI >
본 발명의 일 실시형태에 따르면, 비전극 영역의 면적비를 조절함에 따라, 내부전극의 연결성은 90%이상 일 수 있다. According to one embodiment of the present invention, by adjusting the area ratio of the non-electrode area, the connectivity of the internal electrode may be 90% or more.
본 발명의 일 실시형태에 따르면, 내부전극의 연결성은 내부전극의 전체 길이에 대한 실제 내부전극이 형성된 부분의 길이의 비(내부전극 전체 길이/실제 내부전극이 형성된 부분의 길이)로 정의될 수 있다.According to one embodiment of the present invention, the connectivity of the internal electrode can be defined as the ratio of the length of the portion where the actual internal electrode is formed to the total length of the internal electrode (total length of the internal electrode / length of the portion where the internal electrode is actually formed) have.
내부전극 전체 길이 및 실제 내부전극이 형성된 부분의 길이는 상기와 같이 적층 세라믹 커패시터를 절단한 단면을 스캔한 광학 이미지를 이용하여 측정될 수 있다.The total length of the internal electrode and the length of the portion where the internal electrode is actually formed can be measured using an optical image obtained by scanning the cross section of the multilayer ceramic capacitor.
보다 구체적으로, 세라믹 소체의 폭 방향의 중앙부에서 절단한 길이 방향의 단면을 스캔한 이미지에서 내부전극의 전체 길이에 대한 실제 내부전극이 형성된 부분의 길이의 비를 측정할 수 있다.More specifically, it is possible to measure the ratio of the length of the portion where the actual internal electrode is formed to the total length of the internal electrode in the image obtained by scanning the cross section in the longitudinal direction cut at the center in the width direction of the ceramic body.
본 발명의 일 실시형태에서 내부전극 전체 길이는 일 내부전극에서 내부전극 사이에 형성된 갭(G, gap)을 포함한 길이를 의미할 수 있고, 실제 내부전극이 형성된 부분의 길이는 일 내부전극에서 내부전극 사이에 형성된 갭(G, gap)을 제외한 길이를 의미할 수 있다. 상술한 바와 같이 상기 갭(G, gap)은 내부 전극층을 관통한 기공을 의미하며, 내부전극 표면의 일부에만 형성되거나, 내부전극 내부에 형성된 기공은 포함되지 않는다.In one embodiment of the present invention, the total length of the internal electrodes may be a length including a gap G formed between the internal electrodes in one internal electrode, May mean a length excluding a gap (G, gap) formed between the electrodes. As described above, the gap (G) means pores penetrating the internal electrode layer, and is formed only in a part of the surface of the internal electrode or does not include pores formed in the internal electrode.
본 발명의 일 실시형태에 따르면, 도 4에 도시된 바와 같이, 광학 이미지의 일부를 취하여 내부전극 전체 길이, 내부전극 실제 길이를 측정할 수 있다. 보다 구체적으로, 내부전극(121)의 일부 지점에서 기공을 포함한 내부전극 전체 길이를 T, 실제 내부 전극이 형성된 부분의 길이를 t1, t2, t3, ··· tn으로 규정하면, 상기 내부전극의 연결성은 (t1 + t2 + t3 +·+ tn) /T로 표현될 수 있다. 도 4에서는 실제 내부전극이 형성된 부분을 t1, t2, t3 및 t4 로 표현하였으나, 실제 전극이 형성된 부분의 수는 특별히 제한되지 않는다.According to an embodiment of the present invention, as shown in Fig. 4, a part of the optical image can be taken to measure the total length of the inner electrode and the actual length of the inner electrode. More specifically, when the total length of the internal electrode including pores at a portion of the
본 발명의 일 실시형태에 따르면, 실제 내부전극의 길이는 내부전극의 전체길이(T)에서 갭(G)의 길이를 뺀 값으로 측정될 수 있다.According to one embodiment of the present invention, the length of the actual internal electrode can be measured by subtracting the length of the gap G from the total length T of the internal electrode.
본 발명의 일 실시형태에 따르면, 일 내부 전극층(121, 122)의 두께는 0.5㎛이하 일 수 있다. 또는 일 내부 전극층(121, 122)의 두께는 0.1 내지 0.5㎛일 수 있다. 또는 일 내부 전극층(121, 122)의 두께는 0.3 내지 0.5㎛일 수 있다.According to one embodiment of the present invention, the thickness of one
본 발명의 일 실시형태에서 내부 전극층의 두께는 상기와 같이 적층 세라믹 커패시터의 단면을 광학 현미경으로 이미지를 스캔하여 측정할 수 있다. 스캔된 이미지에서 일부를 취하여 내부 전극층의 두께를 구할 수 있다.In one embodiment of the present invention, the thickness of the internal electrode layer can be measured by scanning an image of the cross section of the multilayer ceramic capacitor with an optical microscope as described above. The thickness of the internal electrode layer can be obtained by taking a part of the scanned image.
본 발명의 일 실시형태에서 내부 전극층의 두께는 실제 내부전극 길이에 대한 내부전극 면적의 비(내부전극 면적/실제 내부전극의 길이)로 계산될 수 있다.In an embodiment of the present invention, the thickness of the internal electrode layer can be calculated as the ratio of the internal electrode area to the actual internal electrode length (internal electrode area / actual internal electrode length).
상기 내부전극 면적은 전극영역(E) 및 비전극 영역(N)을 포함하는 면적을 의미하고, 상기 실제 내부전극의 길이는 내부전극 사이에 형성된 갭(G, gap)을 제외한 길이일 수 있다.The internal electrode area refers to an area including the electrode area E and the non-electrode area N, and the length of the actual internal electrode may be a length other than the gap G formed between the internal electrodes.
본 발명의 일 실시형태에 따르면, 내부전극의 면적, 전극영역(E)의 면적 및 비전극 영역(N)의 면적, 실제 내부전극의 길이는 한 개의 내부전극 층에서 측정되고, 적층수 만큼 곱하여 적층 세라믹 커패시터 전체로 일반화될 수 있다.According to one embodiment of the present invention, the area of the internal electrode, the area of the electrode area E, the area of the non-electrode area N, and the length of the actual internal electrode are measured in one internal electrode layer, Can be generalized to the entire multilayer ceramic capacitor.
적층 세라믹 커패시터는 제1 및 제2 내부 전극층의 중첩되는 영역에 의하여 정전용량이 형성될 수 있다.The multilayer ceramic capacitor may have a capacitance formed by overlapping regions of the first and second internal electrode layers.
일반적으로 내부 전극층은 소결 과정에서 내부 전극이 뭉쳐서 끊기는 현상이 발생할 수 있다. 이에 따라 내부 전극층에 의하여 형성되는 정전 용량이 감소할 수 있고, 정전용량이 불규칙하게 형성될 수 있으며, 신뢰성이 저하될 수 있다. 따라서, 고용량을 구현하기 위해서는 내부 전극의 연결성을 확보할 필요가 있다.Generally, the inner electrode layer may cause the internal electrodes to be clumped during the sintering process. Accordingly, the capacitance formed by the internal electrode layer may be reduced, the capacitance may be irregularly formed, and the reliability may be deteriorated. Therefore, in order to realize a high capacity, it is necessary to secure the connectivity of the internal electrode.
그러나, 적층 세라믹 커패시터가 소형 및 고적층화될수록 내부 전극층은 박층화되고, 내부전극층이 박층화될수록 소결 과정에서 내부 전극층이 끊기기 쉬워 내부 전극의 연결성을 확보하기 어렵다.However, as the multilayer ceramic capacitor is miniaturized and stably stacked, the internal electrode layer becomes thinner and the internal electrode layer becomes thinner, so that the internal electrode layer tends to be broken in the sintering process, so that it is difficult to secure the connectivity of the internal electrode.
그러나, 본 발명의 일 실시형태에 따르면, 내부전극 내에 비전극 영역을 포함하여 내부 전극층의 연결성을 확보할 수 있다. 본 발명의 일 실시형태에 따르면, 내부 전극층이 내부에 비전극 영역을 포함하여 내부전극의 박층화를 보상할 수 있다. 또한, 내부전극의 소성 과정에서 금속 분말의 소성 수축을 억제하여 내부전극이 끊기는 현상을 방지할 수 있다. 내부 전극의 전극 영역에 대한 비전극 영역의 비율이 작으면 내부전극의 연결성을 확보하기 어렵고, 내부전극의 전극 영역에 대한 비전극 영역의 비율이 지나치게 크면 오히려 내부전극의 연결성이 저하될 수 있다.However, according to one embodiment of the present invention, the connectivity of the internal electrode layers can be ensured by including the non-electrode regions in the internal electrodes. According to an embodiment of the present invention, the internal electrode layer includes a non-electrode region inside to compensate for the thinning of the internal electrode. In addition, it is possible to prevent firing shrinkage of the metal powder during the firing process of the internal electrode, thereby preventing the internal electrode from being disconnected. If the ratio of the non-electrode region to the electrode region of the internal electrode is small, it is difficult to secure the connectivity of the internal electrode. If the ratio of the non-electrode region to the electrode region of the internal electrode is excessively large, the connectivity of the internal electrode may be deteriorated.
도 5a 및 도 5b는 본 발명의 일 실시형태에 따른 내부 전극층의 소결 수축 거동을 개략적으로 나타내는 모식도로써, 이를 참조하여 설명한다.5A and 5B are schematic diagrams schematically illustrating the sintering shrinkage behavior of the internal electrode layers according to one embodiment of the present invention, and will be described with reference to the drawings.
본 발명의 일 실시형태에 따르면, 내부 전극층은 금속 분말(21); 및 세라믹 공재 분말(22)을 포함하는 도전성 페이스트로 형성될 수 있다.According to one embodiment of the present invention, the internal electrode layer comprises metal powder (21); And a ceramic paste powder (22).
본 발명의 일 실시형태에 따르면, 내부 전극층을 형성하는 금속 분말(21)의 종류는 특별히 제한되지 않으며, 예를 들면 비금속(base metal)을 사용할 수 있다. 이에 제한되는 것은 아니나, 예를 들면 Ni, Mn, Cr, Co, Al 또는 이들의 합금이 있고, 이들을 하나 이상 포함할 수 있다.According to one embodiment of the present invention, the kind of the
또한, 상기 금속 분말(21)의 평균 입경은 특별히 제한되지 않으나, 예를 들면 400nm이하일 수 있다. 보다 구체적으로 상기 금속 분말(21)의 평균 입경은 50 내지 400nm일 수 있다.The average particle diameter of the metal powder (21) is not particularly limited, but may be 400 nm or less, for example. More specifically, the average particle size of the
본 발명의 일 실시형태에 따르면, 세라믹 공재 분말(22)은 유전체층을 형성하는 세라믹 분말(11)과 동일한 종류를 사용할 수 있다. 세라믹 공재 분말(22)은 소성과정에서 내부 전극층에서 유전체층으로 이동할 수 있으며, 유전체층의 특성을 저하시키지 않기 위하여 유전체층을 형성하는 세라믹 분말과 동일한 종류를 사용할 수 있다. 이에 제한되는 것은 아니나, 상기 세라믹 공재 분말(22)은 예를 들면 BaTiO3계 세라믹 분말일 수 있다. 상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있다.According to one embodiment of the present invention, the ceramic
상기 세라믹 공재 분말(22)의 입경은 상기 금속 분말(21)보다 입경이 작을 수 있다. 이에 제한되는 것은 아니나, 예를 들면 상기 금속 분말(21)의 입경에 대한 세라믹 공재 분말의 입경의 비(세라믹 공재 분말/금속 분말)는 1/5를 초과할 수 있다. 또한, 본 발명의 일 실시형태에 따르면, 금속 분말(21)의 입경에 대한 세라믹 공재 분말의 입경의 비(세라믹 공재 분말/금속 분말)는 1/3 내지 1/4일 수 있다.The particle diameter of the
본 발명의 일 실시형태에 따르면, 금속 분말(21) 및 세라믹 공재 분말(22)의 입경은 평균 입경으로 측정될 수 있다. 본 발명의 일 실시형태에 따르면, 금속 분말, 세라믹 공재 분말의 평균 입경은 ASTM(American Society for Testing and Materials) 에서 규정하는 평균 입경 측정 방법으로 측정할 수 있다.According to one embodiment of the present invention, the particle diameters of the
본 발명의 일 실시형태에 따르면, 세라믹 공재 분말(22)의 입경은 금속 분말(21)의 입경보다 작아 세라믹 공재 분말(22)은 금속 분말(21) 사이에 분포될 수 있다.According to an embodiment of the present invention, the particle diameter of the ceramic
본 발명의 일 실시형태에 따르면, 금속 분말의 입경에 대한 상기 세라믹 공재 분말의 입경의 비(세라믹 공재 분말/금속 분말)가 1/5 이하이면 세라믹 공재 분말이 금속 입자의 수축을 효율적으로 억제하기 어려울 수 있다. 세라믹 공재 분말은 금속 입자의 소결 시 금속 입자 사이에 배치되어 금속 입자의 입성장을 억제할 수 있다. 금속 입자의 소결시 형성되는 기공의 크기보다 작은 세라믹 공재 분말은 금속 입자의 접촉을 제한하기 어려워 금속 입자의 입성장을 방해하는 역할을 수행하기 어려울 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.According to one embodiment of the present invention, when the ratio of the particle diameter of the ceramic powder to the particle diameter of the metal powder (ceramic powder / metal powder) is 1/5 or less, the ceramic powder can effectively suppress shrinkage of the metal powder It can be difficult. The ceramic ceramic powder can be disposed between the metal particles during the sintering of the metal particles to inhibit grain growth of the metal particles. The ceramic ceramic powder having a size smaller than that of the pores formed in the sintering of the metal particles may be difficult to restrict the contact of the metal particles, and thus may be difficult to prevent the ingrowth of the metal particles. More specific details will be described later.
본 발명의 일 실시형태에 따르면, 상기 내부 전극층을 형성하는 도전성 페이스트 조성물은 바인더, 용제 및 기타의 첨가제 등을 더 포함할 수 있다.According to an embodiment of the present invention, the conductive paste composition forming the internal electrode layer may further include a binder, a solvent, and other additives.
상기 바인더는 이에 제한되는 것은 아니나, 폴리비닐부티랄, 셀룰로오스계 수지 등을 사용할 수 있다. 상기 폴리비닐부티랄은 접착력이 강한 특성을 도전성 페이스트와 세라믹 그린시트의 접착 강도를 향상시킬 수 있다.The binder is not limited thereto, but polyvinyl butyral, a cellulose resin, or the like can be used. The polyvinyl butyral can improve the adhesive strength between the conductive paste and the ceramic green sheet with a strong adhesive force.
상기 셀룰로오스계 수지는 의자형 구조를 가지는 것으로 변형이 발생하였을 경우에 탄성에 의한 회복이 빠른 특성을 가지고 있다. 셀룰로오스 수지를 포함함에 따라 평탄한 인쇄면의 확보가 가능하다.The cellulose-based resin has a chair-like structure and has a characteristic of recovering quickly due to elasticity when deformation occurs. The inclusion of the cellulose resin makes it possible to ensure a smooth printed surface.
상기 용제는 특별히 제한되지 않으며, 예를 들면, 부틸카르비톨, 케로신 또는 테르피네올계 용제를 사용할 수 있다. 상기 테르피네올계 용제의 구체적인 종류는 이에 제한되는 것은 아니나, 디하이드로테르피네올(dehydro terpineol), 디하이드로터피닐아세테이트 등을 사용할 수 있다.The solvent is not particularly limited, and for example, butyl carbitol, kerosine or terpineol solvents can be used. Specific examples of the terpineol-based solvent include, but are not limited to, dehydro terpineol, dihydroterpinylacetate, and the like.
본 발명의 일 실시형태에 따르면, 내부 전극층의 소성 과정에서 도전성 페이스트 조성물이 트랩되어 내부 전극층 내에 비전극 영역(N)을 형성할 수 있다. According to one embodiment of the present invention, the conductive paste composition is trapped in the firing process of the internal electrode layer to form the non-electrode region N in the internal electrode layer.
본 발명의 일 실시형태에 따르면, 도전성 페이스트의 조성물에 포함되는 물질은 소성 중에 내부 전극층을 이루는 금속 입자(grain)의 계면 즉, 입계(grain boundary)에 트랩될 수 있다. 또한, 내부 전극층의 소성과정에서 금속 입자의 계면에는 기공이 형성될 수 있으며, 상기 기공은 도 3 및 도 4에 도시된 갭(G, gap)과 달리 내부 전극에 트랩된 형태로 내부전극층 내부에 형성될 수 있다.According to one embodiment of the present invention, the material contained in the composition of the conductive paste may be trapped at the interface of the metal particles forming the internal electrode layer during firing, that is, at a grain boundary. In addition, pores may be formed at the interface of the metal particles in the firing process of the internal electrode layers. Unlike the gaps G and G shown in FIGS. 3 and 4, the pores are trapped in the internal electrode layer .
일반적으로 도전성 페이스트는 세라믹 그린시트에 인쇄되고, 적층 등의 과정을 거친 후 세라믹 그린시트와 동시에 소성될 수 있다.Generally, the conductive paste is printed on a ceramic green sheet, and after being subjected to a process such as lamination, it can be fired simultaneously with the ceramic green sheet.
또한, 내부 전극층으로 비금속을 사용하는 경우 대기 중에서 소성을 행하면 내부 전극층이 산화될 수 있다. 따라서, 세라믹 그린시트와 내부 전극층의 동시 소성은 환원성 분위기에서 수행될 수 있다.When a base metal is used as the internal electrode layer, the internal electrode layer can be oxidized by firing in the atmosphere. Therefore, the co-firing of the ceramic green sheet and the internal electrode layer can be performed in a reducing atmosphere.
적층 세라믹 커패시터의 유전체 층은 약 1100℃ 이상의 고온에서 세라믹 그린시트를 소성하여 형성될 수 있다. 내부 전극층으로 Ni 등의 비금속을 사용하는 경우 저온인 400℃부터 산화가 일어나면서 소결 수축이 되고, 1000℃ 이상에서 급격히 수축될 수 있다. 내부 전극층이 급격히 소성되면 내부 전극층의 과소성으로 인하여 전극이 뭉치거나 끊어질 수 있으며, 내부 전극층의 연결성이 저하되어 적층세라믹 커패시터의 용량이 저하될 수 있다. 또한 소성 후 크랙과 같은 적층 세라믹 커패시터의 내부구조 결함이 발생할 수 있다.The dielectric layer of the multilayer ceramic capacitor can be formed by firing the ceramic green sheet at a high temperature of about 1100 DEG C or higher. In the case of using a base metal such as Ni as the internal electrode layer, sintering shrinkage occurs at 400 deg. C, which is a low temperature, and shrinks sharply at 1000 deg. If the internal electrode layer is rapidly fired, the internal electrode layer may be over-formed to cause the electrodes to be clumped or broken, and the connection of the internal electrode layers may be deteriorated, thereby decreasing the capacity of the multilayer ceramic capacitor. Also internal structure defects of multilayer ceramic capacitors such as cracks after firing can occur.
따라서 400 내지 500℃의 비교적 낮은 온도에서 소결이 시작되는 금속 분말의 소결 개시 온도를 최대한 지연시켜 유전체와의 수축율 차이를 최소화하여 내부전극층의 연결성을 향상시킬 필요가 있다.Therefore, it is necessary to maximize the sintering initiation temperature of the metal powder at which the sintering is started at a relatively low temperature of 400 to 500 ° C to minimize the difference in shrinkage ratio with respect to the dielectric, thereby improving the connectivity of the internal electrode layer.
도 5a는 소성 공정의 초기를 나타내는 것으로, 금속 분말(21)의 소결 수축이 개시되기 전이고, 도 5b는 온도가 상승하여 금속 분말(21)의 소결 수축이 진행되고 있는 상태를 개략적으로 도시한 것이다.5A shows the initial stage of the sintering process and schematically shows a state in which the sintering shrinkage of the
도 5a 및 도 5b에서 세라믹 분말(11)은 소결 과정을 거쳐 도 2에 도시된 유전체층(111)을 형성할 수 있다.5A and 5B, the
도 5a 및 도 5b를 참조하면, 소성 공정의 초기단계에서 금속 분말(21)이 수축하고, 세라믹 공재 분말(22)은 금속 분말 사이에서 배치되어 금속 입자 간의 접촉을 제한할 수 있다.Referring to FIGS. 5A and 5B, in the initial stage of the firing process, the
일반적으로 유전체층을 형성하는 세라믹 분말(11)이 수축하기 전에 금속 분말이 소결되어 내부 전극층을 형성하고, 세라믹 분말(11)이 수축되는 과정에서 내부 전극층이 뭉쳐 내부전극의 연결성이 저하될 수 있다.Generally, the metal powder is sintered before the
그러나, 본 발명의 일 실시형태에 따르면 내부전극층 내의 비전극 영역의 면적비를 제어하여 내부전극의 연결성을 확보할 수 있다.However, according to one embodiment of the present invention, it is possible to secure the connectivity of the internal electrode by controlling the area ratio of the non-electrode area in the internal electrode layer.
본 발명의 일 실시형태에 따르면, 세라믹 공재 분말(22)의 입경비를 제어하여 금속 분말(21) 사이에 분산시키면 약 1000℃ 이상까지 금속 분말(21)의 소결이 억제될 수 있다. 일정온도까지 금속 분말(21)의 소결이 최대한 억제되고, 유전체층을 형성하는 세라믹 분말(11)의 소결이 개시될 수 있다. 유전체층을 형성하는 세라믹 분말(11)의 치밀화가 진행되면 내부 전극층도 치밀화가 개시되면서 급속도로 소결이 진행될 수 있다.According to an embodiment of the present invention, the sintering of the
본 발명의 일 실시형태에 따르면, 세라믹 공재 분말(22)은 금속 분말(21)의 소결 수축 개시 온도를 늦추고, 금속 분말(22)의 소결 수축을 억제할 수 있다. 입경비가 제어된 세라믹 공재 분말(22)은 금속 분말의 소결 수축시 금속 분말 간의 접촉을 막아 금속 분말의 입성장을 억제할 수 있고, 내부 전극의 뭉침 현상을 억제할 수 있다.According to one embodiment of the present invention, the ceramic
본 발명의 일 실시형태에 따르면, 세라믹 공재 분말(22) 중 일부는 내부 전극층의 표면으로 밀려나 유전체층을 형성하는 세라믹 분말(11)과 함께 소결되나, 세라믹 공재 분말(22) 중 일부는 소결이 완료될 때까지 금속 분말(21) 사이에서 빠져나가지 못하고, 도 3에 도시된 바와 같이 금속 입자의 경계(grain boundary)에 트랩될 수 있다. 이에 따라 세라믹 공재 분말은 내부전극 내부에 비전극 영역(N)을 형성할 수 있다.According to one embodiment of the present invention, a part of the ceramic
본 발명의 일 실시형태에 따르면, 세라믹 공재 분말(22) 중 일부는 내부 전극층의 표면으로 밀려나 유전체층을 형성하는 세라믹 분말(11)과 함께 소결되나, 소성 공정의 승온 속도를 조절하면, 세라믹 공재 분말(22) 중 일부는 금속 분말(21) 사이에서 빠져나가지 못하고 도 3에 도시된 바와 같이 금속의 입자 경계(grain boundary)에 트랩될 수 있다.According to one embodiment of the present invention, a part of the ceramic
본 발명의 일 실시형태에 따르면, 내부전극을 형성하는 도전성 페이스트 조성물에 포함되는 바인더, 용제 및 기타의 첨가제는 소성 중 제거되나 소성 공정의 승온 속도를 조절하면, 바인더, 용제 및 기타의 첨가제 중 일부는 완전히 제거되지 않고, 도 3에 도시된 바와 같이 금속의 입자 경계(grain boundary)에 트랩될 수 있다. 이에 따라, 바인더, 용제 및 기타의 첨가제는 내부전극 내부에 비전극 영역(N)을 형성할 수 있다.According to one embodiment of the present invention, the binder, solvent, and other additives contained in the conductive paste composition forming the internal electrode are removed during firing, but when the rate of temperature rise in the firing process is controlled, some of the binder, Can be trapped at the grain boundary of the metal as shown in Fig. 3 without being completely removed. Accordingly, the binder, the solvent and other additives can form the non-electrode region N in the internal electrode.
상술한 바와 같이, 본 발명의 일 실시형태에 따르면, 내부전극층의 일 단면에서 내부 전극의 전극영역(E)의 면적에 대한 비전극 영역(N)의 면적의 비는 0.1 내지 10%일 수 있다.As described above, according to the embodiment of the present invention, the ratio of the area of the non-electrode region N to the area of the electrode region E of the internal electrode at one end face of the internal electrode layer may be 0.1 to 10% .
최근 적층 세라믹 커패시터가 소형화 및 경량화됨에 따라 내부 전극층은 보다 박층화되고 있다. 박층의 내부 전극층을 형성하기 위하여 보다 미립의 금속 분말을 사용할 수 있으나, 이러한 경우 금속 분말의 소결 수축을 제어하기 어렵고, 내부전극의 연결성을 확보하기 어렵다.Recently, as the multilayer ceramic capacitor has become smaller and lighter, the internal electrode layers have become thinner. In this case, it is difficult to control the sintering shrinkage of the metal powder, and it is difficult to secure the connectivity of the internal electrode in this case.
그러나 본 발명의 일 실시형태에 따르면, 내부 전극 내에 비전극 영역을 형성하고, 비전극 영역의 비율을 조절하여 금속 분말의 소결 수축을 억제할 수 있다. 또한, 내부 전극 내에 형성되는 비전극 영역의 비율을 조절하여 내부 전극층의 연결성을 향상시킬 수 있다.However, according to one embodiment of the present invention, it is possible to suppress the sintering shrinkage of the metal powder by forming a non-electrode area in the internal electrode and controlling the ratio of the non-electrode area. In addition, it is possible to improve the connectivity of the internal electrode layer by controlling the ratio of the non-electrode area formed in the internal electrode.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.Hereinafter, a method of manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described.
본 발명의 일 실시예에 따라, 복수의 세라믹 그린시트가 마련될 수 있다. 상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 도 2에 도시된 바와 같이 일 유전체층(111)을 형성할 수 있다.According to one embodiment of the present invention, a plurality of ceramic green sheets may be provided. The ceramic green sheet may be prepared by mixing a ceramic powder, a binder and a solvent to prepare a slurry, and the slurry may be formed into a sheet having a thickness of several micrometers by a doctor blade method. The ceramic green sheet may then be sintered to form one
다음으로, 상기 세라믹 그린시트 상에 내부전극용 도전성 페이스트를 도포하여 내부전극 패턴을 형성할 수 있다. 상기 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.Next, an internal electrode pattern can be formed by applying a conductive paste for an internal electrode on the ceramic green sheet. The internal electrode pattern may be formed by a screen printing method or a gravure printing method.
이후, 상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여, 압착시킬 수 있다. 이에 따라 내부전극 패턴이 형성된 세라믹 적층체를 제조할 수 있다.Thereafter, the ceramic green sheet on which the internal electrode pattern is formed can be laminated, pressed from the lamination direction, and pressed. Thus, a ceramic laminate in which an internal electrode pattern is formed can be produced.
다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화할 수 있다. 이때, 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단할 수 있다. 이 후, 칩화한 적층체를 소성하여 세라믹 소체를 제조할 수 있다. 상술한 바와 같이 상기 소성 공정은 환원 분위기에서 수행될 수 있다. 또한, 소성 공정은 승온 속도를 조절하여 수행될 수 있다. 이에 제한되는 것은 아니나, 상기 승온 속도는 30℃/60s 내지 50℃/60s일 수 있다.Next, the ceramic laminated body can be cut into chips for each region corresponding to one capacitor. At this time, one end of the internal electrode pattern may be cut so as to alternately be exposed through the side face. Thereafter, the chip-shaped laminate is fired to produce a ceramic body. As described above, the firing process may be performed in a reducing atmosphere. Further, the firing process can be performed by adjusting the heating rate. But the temperature raising rate may be 30 ° C / 60s to 50 ° C / 60s.
다음으로, 세라믹 소체의 측면을 덮으며, 세라믹 소체의 측면으로 노출된 내부전극층과 전기적으로 연결되도록 외부전극을 형성할 수 있다. 이 후, 외부 전극의 표면에 니켈, 주석 등의 도금처리를 실시할 수 있다.Next, the external electrode may be formed so as to cover the side surfaces of the ceramic body and to be electrically connected to the internal electrode layers exposed at the side surfaces of the ceramic body. Thereafter, the surface of the external electrode can be plated with nickel, tin, or the like.
본 발명의 일 실시형태에 따르면, 싱술한 바와 같이 내부전극 내에 형성되는 비전극 영역의 비율이 0.1 내지 10%가 되도록 형성될 수 있다. 이에 따라 내부 전극층의 연결성이 우수해질 수 있고, 고용량을 구현할 수 있다.According to one embodiment of the present invention, the ratio of the non-electrode region formed in the internal electrode may be 0.1 to 10% as described above. Accordingly, the interconnectivity of the internal electrode layer can be improved, and a high capacity can be realized.
본 발명의 일 실시예에 따라 하기 표1 에 기재된 바와 같이 세라믹 공재 분말(BT, BaTiO3 분말)과 금속 분말(Ni)의 사이즈를 조절하여 적층 세라믹 커패시터를 제조하였다.According to one embodiment of the present invention, the size of ceramic powder (BT, BaTiO3 powder) and metal powder (Ni) were adjusted as shown in Table 1 below to produce a multilayer ceramic capacitor.
[평가]1. 내부전극의 전극 영역 면적에 대한 비전극 영역의 면적비(AN/AE(%))[Rating] 1. The ratio of the area (AN / AE (%)) of the non-electrode area to the area of the electrode area of the internal electrode
적층 세라믹 커패시터의 길이 방향으로 절단한 후 단면을 광학 현미경으로 이미지를 스캔하였다. 광학 이미지에서 10㎛X5㎛(가로X세로)를 취하여 내부 전극의 면적, 전극영역의 면적(AE)및 비전극 영역의 면적(AN)을 측정하였다. 내부 전극의 면적은 내부전극을 관통한 갭(G, gap)을 제외하고 측정하였다. 광학 이미지에서 내부전극 내부에 형성된 비전극 영역의 면적(AN)을 측정하고, 내부전극 면적에서 뺀 값을 전극영역의 면적(AE)으로 설정하였다.After cutting in the longitudinal direction of the multilayer ceramic capacitor, the cross section was scanned with an optical microscope. The area of the internal electrode, the area (AE) of the electrode area, and the area (AN) of the non-electrode area were measured by taking 10 μm × 5 μm (width X length) in the optical image. The area of the internal electrode was measured except for the gap (G, gap) passing through the internal electrode. The area (AN) of the non-electrode area formed inside the internal electrode in the optical image was measured and the value obtained by subtracting it from the area of the internal electrode was set as the area (AE) of the electrode area.
2. 내부전극의 두께2. Thickness of inner electrode
상기 10㎛X5㎛(가로X세로)로 취해진 광학 이미지에서 내부전극의 실제 길이를 측정하고, 내부전극 실제 길이에 대한 내부전극 면적의 비(내부전극 면적/내부전극의 실제 길이)를 계산하여 내부전극의 두께를 측정하였다. 내부전극의 실제 길이는 내부전극의 중앙부에서 측정되었으며, 내부전극 사이에 형성된 갭(G, gap)은 제외하여 측정하였다.The actual length of the internal electrode was measured in the optical image taken at 10 μm × 5 μm (width X length), and the ratio of the internal electrode area to the actual length of the internal electrode (internal electrode area / actual length of the internal electrode) The thickness of the electrode was measured. The actual length of the internal electrode was measured at the center of the internal electrode and measured except for the gap (G, gap) formed between the internal electrodes.
3. 내부전극의 연결성3. Connectivity of internal electrodes
상기 10㎛X5㎛(가로X세로)로 취하진 광학 이미지에서 내부전극의 전체 길이를 측정하였다. 내부전극의 전체 길이는 내부전극 사이에 형성된 갭(G, gap)을 포함한 길이로 측정하였다. 내부전극의 연결성은 내부전극의 전체 길이에 대한 실제 내부전극의 길이의 비(실제 내부전극의 길이/내부전극의 전체 길이)로 계산하였다.The total length of the internal electrodes was measured in the optical image taken at 10 mu m x 5 mu m (width X length). The total length of the internal electrodes was measured as a length including a gap (G, gap) formed between the internal electrodes. The connectivity of the internal electrode was calculated by the ratio of the length of the actual internal electrode to the total length of the internal electrode (length of the actual internal electrode / total length of the internal electrode).
상기 표 1을 참조하면, 시료 22, 23, 24는 BT/Ni 입경비가 1/5 이하로써 세라믹 공재 분말의 크기가 너무 작아 니켈 분말의 수축을 억제하지 못한 것으로 판단되며, 이에 따라 내부전극의 연결성이 90% 미만을 나타내었다.Referring to Table 1, it is judged that the
시료 1을 참조하면, BT/Ni 입경비가 1/5이고, AN/AE(%)의 비가 0.1% 미만으로 전극 연결성이 90% 미만을 나타내었다.Referring to Sample 1, the BT / Ni inlet ratio is 1/5, and the ratio of AN / AE (%) is less than 0.1%, and the electrode connectivity is less than 90%.
시료 15 및 16을 참조하면, BT/Ni 입경비가 1/4이나, AN/AE(%)의 비가 10%를초과하여 전극 연결성이 90% 미만을 나타내었다.Referring to Samples 15 and 16, the BT / Ni mouth ratio was 1/4, but the ratio of AN / AE (%) exceeded 10% and the electrode connectivity was less than 90%.
또한 시료 4, 시료 8, 시료 23, 시료 24를 참조하면 내부전극층의 두께가 0.5㎛ 이상인 경우에는 BT/Ni 입경비에 관계없이 내부전극의 연결성이 90% 이상을 나타내거나 90% 이하를 나타내었다. 또한 내부 전극층의 두께가 0.5㎛ 이상이면 적층수를 확보하기 어려워 동일한 조건에서 고용량을 구현하기 어렵다.Also, referring to Sample 4, Sample 8, Sample 23 and Sample 24, when the thickness of the internal electrode layer was 0.5 μm or more, the internal electrode connectivity was 90% or more or 90% or less regardless of the BT / Ni inlet ratio . If the thickness of the internal electrode layer is 0.5 mu m or more, it is difficult to secure the number of layers, and it is difficult to realize a high capacity under the same conditions.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited to the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
110: 세라믹 소체 111: 유전체층
121, 122: 내부전극층 131, 132: 외부전극
11: 세라믹 분말 21: 금속 분말
22: 세라믹 공재 분말110: ceramic body 111: dielectric layer
121, 122: internal electrode layers 131, 132: external electrodes
11: ceramic powder 21: metal powder
22: ceramic ceramic powder
Claims (23)
상기 세라믹 소체 내부에 형성되며, 내부에 비전극 영역이 형성된 내부 전극층;을 포함하며,
상기 내부 전극층의 단면에 있어서, 내부 전극층의 전극영역 면적에 대한 비전극 영역의 면적 비가 0.1 내지 10%이고, 상기 비전극 영역은 세라믹 성분을 포함하고,
상기 내부 전극층의 두께는 0.5㎛ 이하이고, 상기 내부 전극층은 내부전극의 전체 길이에 대한 실제 내부전극의 길이의 비(실제 내부전극의 길이/내부전극의 전체 길이)로 정의되는 내부전극의 연결성이 90% 이상인 세라믹 전자부품.
Ceramic body; And
And an internal electrode layer formed inside the ceramic body and having a non-electrode area formed therein,
Wherein an area ratio of a non-electrode area with respect to an area of an electrode area of the internal electrode layer is 0.1 to 10% in a cross-section of the internal electrode layer, the non-electrode area includes a ceramic component,
The thickness of the internal electrode layer is 0.5 占 퐉 or less and the internal electrode layer has the connectivity of the internal electrode defined by the ratio of the length of the actual internal electrode to the total length of the internal electrode (actual internal electrode length / total length of the internal electrode) 90% or more ceramic electronic components.
상기 내부 전극층은 금속 분말, 상기 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 도전성 페이스트에 의하여 형성되는 세라믹 전자부품.
The method according to claim 1,
Wherein the internal electrode layer is formed of a metal powder and a conductive paste containing a ceramic powder having an inlet ratio of more than 1/5 to the metal powder.
상기 비전극 영역은 내부전극을 형성하는 도전성 페이스트의 소성을 30℃/60s 내지 50℃/60s의 승온 속도로 수행하여 형성되는 세라믹 전자부품.
The method according to claim 1,
Wherein the non-electrode area is formed by performing firing of the conductive paste forming the internal electrode at a heating rate of 30 DEG C / 60s to 50 DEG C / 60s.
상기 일 유전체층을 사이에 두고 형성되며, 0.5㎛이하의 두께를 가지는 내부 전극층;을 포함하며,
상기 내부 전극층의 단면에 있어서, 전극영역 면적에 대한 내부 전극층 내에 트랩된 비전극 영역 면적의 비가 0.1 내지 10%이고, 상기 내부 전극층은 내부전극의 전체 길이에 대한 실제 내부전극의 길이의 비(실제 내부전극의 길이/내부전극의 전체 길이)로 정의되는 내부전극의 연결성이 90% 이상인 세라믹 전자부품.
A ceramic body in which a plurality of dielectric layers are stacked; And
And an internal electrode layer formed with one dielectric layer therebetween and having a thickness of 0.5 m or less,
The ratio of the area of the non-electrode area trapped in the internal electrode layer to the area of the electrode area in the cross section of the internal electrode layer is 0.1 to 10%, and the ratio of the length of the internal electrode to the total length of the internal electrode The length of the inner electrode / the total length of the inner electrode) of the inner electrode is 90% or more.
상기 비전극 영역은 내부 전극을 형성하는 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 세라믹 전자부품.
The method according to claim 6,
Wherein the non-electrode area comprises a ceramic ceramic powder having an inlet ratio of more than 1/5 to a metal powder forming the internal electrode.
상기 내부 전극층은 금속 분말, 세라믹 공재 분말을 포함하는 도전성 페이스트의 소성 온도를 조절하여 형성되는 세라믹 전자부품.
The method according to claim 6,
Wherein the internal electrode layer is formed by controlling a firing temperature of a conductive paste including a metal powder and a ceramic powder.
상기 세라믹 소체 내부에 형성되는 내부 전극층;을 포함하며,
상기 내부 전극층의 단면에 있어서, 내부 전극층의 전극영역 면적에 대한 비전극 영역 면적의 비가 0.1 내지 10%이고,
상기 내부 전극층의 두께는 0.5㎛ 이하이고, 상기 내부 전극층은 내부전극의 전체 길이에 대한 실제 내부전극의 길이의 비(실제 내부전극의 길이/내부전극의 전체 길이)로 정의되는 내부전극의 연결성이 90% 이상인 세라믹 전자부품.
Ceramic body; And
And an internal electrode layer formed inside the ceramic body,
Wherein the ratio of the area of the non-positive electrode area to the area of the electrode area of the internal electrode layer in the cross section of the internal electrode layer is 0.1 to 10%
The thickness of the internal electrode layer is 0.5 占 퐉 or less and the internal electrode layer has the connectivity of the internal electrode defined by the ratio of the length of the actual internal electrode to the total length of the internal electrode (actual internal electrode length / total length of the internal electrode) 90% or more ceramic electronic components.
상기 비전극 영역은 내부 전극층의 금속 입자 계면 내에 트랩된 세라믹 전자부품.
10. The method of claim 9,
Wherein the non-electrode area is trapped within the metal particle interface of the internal electrode layer.
상기 비전극 영역은 세라믹 공재 분말을 포함하는 세라믹 전자부품.
10. The method of claim 9,
Wherein the non-electrode region comprises ceramic ceramic powder.
상기 내부 전극층은 금속 분말, 상기 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 도전성 페이스트에 의하여 형성되는 세라믹 전자부품.
10. The method of claim 9,
Wherein the internal electrode layer is formed of a metal powder and a conductive paste containing a ceramic powder having an inlet ratio of more than 1/5 to the metal powder.
상기 비전극 영역은 내부전극을 형성하는 도전성 페이스트의 소성 온도를 조절하여 형성되는 세라믹 전자부품.
10. The method of claim 9,
Wherein the non-electrode region is formed by controlling a firing temperature of the conductive paste forming the internal electrode.
금속 분말 및 상기 금속 분말에 대한 입경비가 1/5를 초과하는 세라믹 공재 분말을 포함하는 도전성 페이스트로 내부전극 패턴을 형성하는 단계;
상기 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계;
상기 세라믹 적층체를 소성하여, 전극영역 면적에 대한 비전극 영역 면적의 비가 0.1 내지 10%인 내부 전극층을 형성하는 단계;를 포함하며,
상기 내부 전극층의 두께는 0.5㎛ 이하이고, 상기 내부 전극층은 내부전극의 전체 길이에 대한 실제 내부전극의 길이의 비(실제 내부전극의 길이/내부전극의 전체 길이)로 정의되는 내부전극의 연결성이 90% 이상인 세라믹 전자부품의 제조 방법.
Providing a ceramic green sheet;
Forming an internal electrode pattern with a conductive paste containing a ceramic powder and a ceramic powder having an inlet ratio of more than 1/5 to the metal powder;
Forming a ceramic laminate by laminating a ceramic green sheet on which the internal electrode pattern is formed;
And firing the ceramic laminate to form an internal electrode layer having a ratio of an area of the non-electrode area to an area of the electrode area of 0.1 to 10%
The thickness of the internal electrode layer is 0.5 占 퐉 or less and the internal electrode layer has the connectivity of the internal electrode defined by the ratio of the length of the actual internal electrode to the total length of the internal electrode (actual internal electrode length / total length of the internal electrode) Gt; 90% < / RTI >
상기 세라믹 적층체의 소성은 30℃/60s 내지 50℃/60s의 승온 속도로 수행되는 세라믹 전자부품의 제조 방법.
17. The method of claim 16,
Wherein the firing of the ceramic laminate is performed at a heating rate of 30 DEG C / 60s to 50 DEG C / 60s.
상기 도전성 페이스트에 포함된 금속 분말은 소결이 1000℃까지 억제되는 세라믹 전자부품의 제조 방법.
17. The method of claim 16,
Wherein the sintering of the metal powder contained in the conductive paste is suppressed to 1000 캜.
상기 비전극 영역은 상기 내부 전극 패턴의 소성 과정에서 상기 내부 전극 내에 트랩되는 세라믹 전자부품의 제조 방법.
17. The method of claim 16,
Wherein the non-electrode region is trapped in the internal electrode during the firing of the internal electrode pattern.
상기 비전극 영역은 상기 세라믹 성분을 포함하는 세라믹 전자부품의 제조 방법.
17. The method of claim 16,
And the non-electrode region includes the ceramic component.
상기 비전극 영역은 상기 소성 후에 잔류한 바인더 또는 용제를 포함하는 세라믹 전자부품의 제조방법.17. The method of claim 16,
Wherein the non-electrode region includes a binder or a solvent remaining after the firing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180033043A KR101973450B1 (en) | 2018-03-22 | 2018-03-22 | Ceramic electronic component and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180033043A KR101973450B1 (en) | 2018-03-22 | 2018-03-22 | Ceramic electronic component and method for manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110088030A Division KR101843190B1 (en) | 2011-08-31 | 2011-08-31 | Ceramic electronic component and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180037151A KR20180037151A (en) | 2018-04-11 |
| KR101973450B1 true KR101973450B1 (en) | 2019-04-29 |
Family
ID=61975948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180033043A KR101973450B1 (en) | 2018-03-22 | 2018-03-22 | Ceramic electronic component and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101973450B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193233A (en) * | 2002-12-10 | 2004-07-08 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2010153485A (en) * | 2008-12-24 | 2010-07-08 | Tdk Corp | Electronic component |
-
2018
- 2018-03-22 KR KR1020180033043A patent/KR101973450B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004193233A (en) * | 2002-12-10 | 2004-07-08 | Murata Mfg Co Ltd | Laminated ceramic electronic component |
| JP2010153485A (en) * | 2008-12-24 | 2010-07-08 | Tdk Corp | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180037151A (en) | 2018-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101843190B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| KR101952843B1 (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
| KR101496814B1 (en) | Multilayered ceramic capacitor, the method of the same and board for mounting the same | |
| KR101922867B1 (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| KR102057911B1 (en) | Multilayer ceramic electronic component | |
| KR20140081568A (en) | Multilayered ceramic electronic component | |
| JP2012253337A (en) | Multilayer ceramic electronic component | |
| KR102189801B1 (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| KR102295102B1 (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| KR20130005518A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
| KR20130111752A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same | |
| KR20140020473A (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
| KR20140024584A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same | |
| JP6596547B2 (en) | Multilayer ceramic capacitor | |
| KR20190116139A (en) | Multi-layered ceramic electronic component and manufacturing method thereof | |
| KR20170088794A (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
| JPH10335168A (en) | Laminated ceramic capacitor | |
| KR101973450B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| KR102029616B1 (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
| CN110808165B (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
| KR102107026B1 (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| KR102089704B1 (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| KR102089702B1 (en) | Multilayer ceramic electronic component | |
| KR102198539B1 (en) | Conductive paste composition for inner electrode and method for manufacturing multi-layered ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |