KR101972745B1

KR101972745B1 - 반도체칩 카운팅 방법

Info

Publication number: KR101972745B1
Application number: KR1020170172974A
Authority: KR
Inventors: 남정훈; 유범신
Original assignee: 남정훈; 유범신
Priority date: 2017-12-15
Filing date: 2017-12-15
Publication date: 2019-04-25

Abstract

본 발명의 실시 형태는 조명기가, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사하는 백색조명 조사 과정; 스캐너가, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성하는 웨이퍼 이미지 생성 과정; 이미지 분석 처리기가, 상기 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는 반도체칩 형상 판독 과정; 상기 이미지 분석 처리기가, 상기 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정하는 반도체칩 형상 판단 과정; 및 상기 이미지 분석 처리기가, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅하는 카운팅 과정;을 포함할 수 있다.

Description

반도체칩 카운팅 방법{Method for counting semiconductor chip}

본 발명은 반도체칩 카운팅 방법으로서, 웨이퍼에 형성된 반도체칩을 카운팅하는 반도체칩 카운팅 방법에 관한 것이다.

웨이퍼에는 동일한 전기회로를 지닌 반도체 칩이 적게는 수만개에서 수백만개까지 밀집되어 있으며, 반도체 칩이 개별적으로 작동할 수 있기 위해서는 웨이퍼를 각 칩별로 분리시키는 공정이 필요하다.

웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 웨이퍼에 형성되는 각각의 반도체칩은 경계슬롯을 가지며 이웃한 반도체칩과 구분되어 있다.

따라서 웨이퍼에 형성된 반도체칩의 갯수를 카운터한 후 이를 사용하여야 한다.

이러한 웨이퍼의 반도체칩에 대한 카운터를 위해서 도 1과 같이 웨이퍼 상부에 조명을 설치하고 고가의 전용 카메라를 이용하여 칩 카운터를 수행하였다.

그러나 이러한 종래의 방법은 조명으로 인해 웨이퍼에서의 빛의 산란이 발생하게 되고 이로 인하여 측정 오차가 발생되는 문제가 있다. 또한 정상적인 형상을 가지는 반도체칩만을 카운팅하는데 한계를 가지는 문제가 있다.

한국공개특허 10-10-2016-0118047

본 발명의 기술적 과제는 반도체칩 카운팅에 대한 측정 오차를 줄이도록 하는 반도체칩 카운팅 시스템을 제공하는데 있다.

상기 백색조명 조사 과정은, 명도와 조도를 각각 100으로 된 스캔설정 상태에서 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 할 수 있다.

상기 웨이퍼 이미지 생성 과정은, 흰색으로 보이는 웨이퍼의 배경 영역을 검정색으로 보정하여 웨이퍼 이미지를 생성할 수 있다.

상기 반도체칩 형상 판독 과정은, 검정색이 아닌 이미지의 물체가 나타나면, 상기 물체의 테두리를 따라 돌면서 반도체칩 형상을 생성할 수 있다.

상기 반도체칩 형상 판단 과정은, 상기 물체의 테두리의 모서리각이 설정된 임계각 이상인 경우 모서리로 판단하며, 상기 모서리가 4개 이상인 경우 정상 반도체칩 형상으로 판단하며, 상기 모서리가 4개 미만인 경우 비정상 반도체칩 형상으로 판단할 수 있다.

상기 임계각은, 20°임을 특징으로 할 수 있다.

상기 반도체칩 형상 판단 과정은, 판독되는 반도체칩 형상의 면적이 설정한 최소값보다 작거나, 또는 설정한 최대값보다 큰 경우, 비정상 반도체칩 형상으로 판단할 수 있다.

본 발명의 실시 형태에 따르면 반도체칩 카운팅에 대한 측정 오차를 줄일 수 있다.

도 1은 기존의 반도체칩 카운팅 장치를 도시한 그림.
도 2 내지 도 4는 반도체칩 제조 단계를 단계별로 도시한 단면도.
도 5는 본 발명의 실시예에 따른 반도체칩 카운팅 장치의 구성도.
도 6은 본 발명의 실시예에 따른 조명기와 스캐너의 제품 사진.
도 7은 본 발명의 실시예에 따른 반도체칩 카운팅 방법을 도시한 플로차트.
도 8은 본 발명의 실시예에 따라 배경 영역이 검정색으로 보정되는 웨이퍼 이미지를 도시한 그림.
도 9는 본 발명의 실시예에 따라 스캔 방향을 도시한 그림.
도 10은 본 발명의 실시예에 따라 판독되는 반도체 형상의 테두리를 표시하는 그림.
도 11은 본 발명의 실시예에 따라 최종적으로 카운팅된 이미지와 이를 확대한 이미지를 도시한 사진.

이하, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 또한, 본 발명을 설명함에 있어 관련된 공지 기술 등이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그에 관한 자세한 설명은 생략하기로 한다.

웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 원판형의 웨이퍼는 칩으로 제품화하기에는 부적합한 두께를 지니고 있다.

통상 연삭되기 전의 웨이퍼 상태에서는 그 두께가 대략 25mil~30mil로 패키징하기에는 두껍기 때문에 웨이퍼를 원하는 두께, 일례로 약 7mil로 가공, 패키지 공정시 본딩되는 칩의 방열성을 향상시키기 위해 웨이퍼 뒷면에 대한 연삭을 실시하게 된다.

도 2 내지 도 4에는 종래 반도체 제조공정 중 웨이퍼를 칩단위로 개별화시킴에 있어서, DBG(Dicing Before Grinding) 방식을 채택한 웨이퍼를 도시하였다.

도 2를 참조하면, 웨이퍼(1)는 칩단위로 개별화시킬 경계부위에 소망하는 칩의 두께만큼 미리 절단되어 다수의 경계슬롯(1a)이 형성되어 있다. 상기 경계슬롯(1a)을 형성하는 방법은 블레이드를 사용하여 기계적으로 할 수도 있고, 에칭공정으로 일부만 식각시킬 수 도 있다. 이와 같이 미리 절단(pre-sawing)된 웨이퍼(1)의 표면에 도 3에 도시한 바와 같이 백 그라인딩(back grinding)시 표면의 오염을 방지하기 위하여 보호용 테이프(3)를 부착한다.

상기와 같이 보호 테이프(3)가 부착된 웨이퍼(1)의 뒷면을 갈아내는 공정을 B/G(Back Grinding)이라 하는바, 상기 B/G 공정에 의해 웨이퍼(1)를 연삭해나가면, 웨이퍼의 절단면, 즉 경계슬롯(1a)의 하단면까지 도달했을 때 웨이퍼(1)의 각 칩(2)들이 서로 분리되게 된다.

도 4는 상술한 과정을 거쳐 개별화된 칩(2)들이 보호 테이프(3)에 부착되어 있는 상태를 도시한 도면이다. 이와 같이 개별화된 칩(2)으로 구성된 웨이퍼(1)를 마운팅한 후 보호 테이프(3)를 분리하면, 각각의 칩들이 패키지 공정으로 진행된다.

도 2 는 도 4의 단면도에서 'A' 부분을 확대도시한 것으로, 전술한 공정에 의해 개별화된 칩과 칩의 경계인 경계슬롯(1a)을 도시한 단면도이다.

이와 같이, 원판형의 웨이퍼는 복수개의 칩들이 경계슬롯(1a)을 가지며 배열되어 있는데, 본 발명은 이러한 경계슬롯(1a)을 파악하여 웨이퍼에 형성된 반도체칩의 개수를 파악하도록 한다. 이하 도 5 내지 도 11과 함께 상술한다.

도 5는 본 발명의 실시예에 따른 반도체칩 카운팅 장치의 구성도이며, 도 6은 본 발명의 실시예에 따른 조명기와 스캐너의 제품 사진이다.

본 발명의 반도체칩 카운팅 장치는, 도 5에 도시한 바와 같이 조명기(100), 스캐너(200), 및 이미지 분석 처리기(300)를 포함할 수 있다.

조명기(100)는, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사한다. 명도와 조도를 각각 100으로 설정된 스캐너에 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 한다. 상술하면, 도 6에 도시한 바와 같이 카운팅하고자 하는 웨이퍼를 스캐너(200)에 올리고 상단에서 백색 조명을 조사한다. 이때 백색 조명은 제품이 부착되어 있는 시트에서 빛이 발생하도록 하여 스캐너(200)에서 제품과 표면이 잘 구분되도록 하는 효과가 있다. 그리고 스캔을 진행할 때 조명의 명도와 조도를 각자 100으로 설정하여 반도체칩이 아닌 부분에 대해 흰색으로 처리되도록 한다. 이때 반도체칩이 형성된 웨이퍼가 스캔을 위한 평판 부분과 떨어져서 스캔의 정확도가 낮아지는 것을 방지하기 위해 상단에서 무게가 있는 아크릴로 눌러준다.

스캐너(200)는, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성한다. 즉, 흰색으로 보이는 웨이퍼의 배경 영역을 검정색으로 보정하여 웨이퍼 이미지를 생성한다. 이는, 스캐너(200)에서 반도체칩을 카운트하면 이미지 배경의 백색 부분을 검정으로 조정하여 반도체칩이 더욱 잘 보이게 조정한 이미지를 생성하도록 하기 위함이다.

이미지 분석 처리기(300)는, CPU와 같은 연산 처리 수단으로서, 데스크탑 PC, 서버 등이 해당될 수 있다. 따라서 이미지 분석 처리기(300)는, 하드웨어적으로는 통상적인 웹 서버와 동일한 구성을 가지며, 소프트웨어적으로는 C, C++, Java, Visual Basic, Visual C 등과 같은 다양한 형태의 언어를 통해 구현되어 여러 가지 기능을 하는 프로그램 모듈을 포함한다. 또한, 일반적인 서버용 하드웨어에 도스(dos), 윈도우(window), 리눅스(linux), 유닉스(unix), 매킨토시(macintosh) 등의 운영 체제에 따라 다양하게 제공되고 있는 웹 서버 프로그램을 이용하여 구현될 수 있으며, 대표적인 것으로는 윈도우 환경에서 사용되는 웹사이트(website), IIS(Internet Information Server)와 유닉스 환경에서 사용되는 CERN, NCSA, APPACH 등이 이용될 수 있다.

이미지 분석 처리기(300)는, 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는데, 보정된 웨이퍼 이미지에서 불필요한 영역(칩이 없는 영역)을 분석하는데 소요되는 시간을 감소시키기 위해 설정된 값에 따라 적정 위치(보편적으로 칩이 있는 위치)의 이미지영역만을 잘라서 해당 영역에서만 상단에서 하단으로 1 Pixel씩 이동하면서 좌우로도 1 Pixel 단위로 이동하며 Black이 아닌 이미지가 나타나면 모양 인식을 위한 이미지 분석을 진행한다. 처리가 완료된 최종이미지가 800x600의 Resolution일 경우 총 480,000 Pixel을 분석한다.

이미지 분석 처리기(300)는, 검정색이 아닌 이미지의 물체가 나타나면, 상기 물체의 테두리를 따라 돌면서 반도체칩 형상을 판독한다. 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정한다.

그리고, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅하게 된다. 이하 이미지 분석 처리하여 카운팅하는 과정들에 대하여 도 7과 함께 상술한다.

도 7은 본 발명의 실시예에 따른 반도체칩 카운팅 방법을 도시한 플로차트이며, 도 8은 본 발명의 실시예에 따라 배경 영역이 검정색으로 보정되는 웨이퍼 이미지를 도시한 그림이며, 도 9는 본 발명의 실시예에 따라 스캔 방향을 도시한 그림이며, 도 10은 본 발명의 실시예에 따라 판독되는 반도체 형상의 테두리를 표시하는 그림이며, 도 11은 본 발명의 실시예에 따라 최종적으로 카운팅된 이미지와 이를 확대한 이미지를 도시한 사진이다.

본 발명의 반도체칩 카운팅 방법은, 도 7에 도시한 바와 같이 백색 조명 조사 과정(S710), 웨이퍼 이미지 생성 과정(S720), 반도체칩 형상 판독 과정(S730), 반도체칩 형상 판단 과정(S740), 및 카운팅 과정(S750)을 포함할 수 있다.

백색조명 조사 과정(S710)은, 조명기(100)가, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사하는 과정이다. 명도와 조도를 각각 100으로 설정된 스캐너에 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 한다. 카운팅하고자 하는 웨이퍼를 스캐너(200)에 올리고 상단에서 백색 조명을 조사한다. 이때 백색 조명은 제품이 부착되어 있는 시트에서 빛이 발생하도록 하여 스캐너(200)에서 제품과 표면이 잘 구분되도록 하는 효과가 있다. 그리고 스캔을 진행할 때 조명의 명도와 조도를 각자 100으로 설정하여 반도체칩이 아닌 부분에 대해 흰색으로 처리되도록 한다.

웨이퍼 이미지 생성 과정(S720)은, 스캐너(200)가, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성하는 과정이다. 즉, 흰색으로 보이는 웨이퍼의 배경 영역을 도 8에 도시한 바와 같이 검정색으로 보정하여 웨이퍼 이미지를 생성한다. 이는, 스캐너(200)에서 반도체칩을 카운팅하면 이미지 배경의 백색 부분을 검정으로 조정하여 반도체칩이 더욱 잘 보이게 조정한 이미지를 생성하도록 하기 위함이다.

반도체칩 형상 판독 과정(S730)은, 이미지 분석 처리기(300)가 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 반도체칩 형상을 판독한다. 즉, 도 9에 도시한 바와 같이, 상단에서 하단으로 1 Pixel씩 이동하면서 좌우로도 1 Pixel 단위로 이동하며 Black이 아닌 이미지가 나타나면 형상 판독을 한다.

검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는데, 검정색이 아닌 이미지의 물체가 나타나면, 물체의 테두리를 따라 돌면서 반도체칩 형상을 생성한다. 검정색이 아닌 이미지가 나타날 경우 도 10에 도시한 바와 같이 해당 물체의 주변을 돌면서 테두리를 색으로 그려내어 반도체칩 형상을 생성한다.

참고로, 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는데, 보정된 웨이퍼 이미지에서 불필요한 영역(칩이 없는 영역)을 분석하는데 소요되는 시간을 감소시키기 위해 설정된 값에 따라 적정 위치(보편적으로 칩이 있는 위치)의 이미지영역만을 잘라서 해당 영역에서만 상단에서 하단으로 1 Pixel씩 이동하면서 좌우로도 1 Pixel 단위로 이동하며 Black이 아닌 이미지가 나타나면 반도체칩 모양 인식을 위한 이미지 분석을 진행한다. 처리가 완료된 최종이미지가 800x600의 Resolution일 경우 총 480,000 Pixel을 분석한다.

반도체칩 형상 판단 과정(S740)은, 이미지 분석 처리기(300)가, 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정한다. 물체의 테두리의 모서리각이 설정된 임계각 이상인 경우 모서리로 판단하며, 상기 모서리가 4개 이상인 경우 정상 반도체칩 형상으로 판단하며, 상기 모서리가 4개 미만인 경우 비정상 반도체칩 형상으로 판단할 수 있다. 여기서 임계각은, 20°임을 특징으로 한다.

따라서 검정색이 아닌 이미지가 나타날 경우 해당 물체의 주변을 돌면서 테두리를 색으로 그려내는데, 이때 각도가 20°이상 꺾이는 경우를 모서리로 인식하고 모서리가 4개 이상일 때 정상적인 반도체칩이라고 인식한다.

이밖에 판독되는 반도체칩 형상의 면적이 설정한 최소값(Minimun)보다 작은 경우 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단한다. 이는, 파티클(particle)을 칩으로 인식하는 것을 방지하기 위하여 반도체칩의 면적이 최소값(Minimun)보다 작은 경우 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단하는 것이다.

또한 판독되는 반도체칩 형상의 면적이 설정한 최대값(Maximum)보다 큰 경우, 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단한다. 이는, 이물질을 반도체칩으로 인식하는 것을 방지하기 위하여 반도체칩 형상의 면적이 설정한 최대값(Maximum)보다 큰 경우, 정상 반도체칩이 아닌 비정상 반도체칩 형상으로 판단하는 것이다.

카운팅 과정(S750)은, 이미지 분석 처리기(300)가, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅한다. 즉, 테두리를 그리면서 시작점에 다시 도착할 경우 1개의 반도체칩으로 카운트 된다. 따라서 위의 과정과 조건을 통해 최소 100um 크기까지의 칩까지 측정을 할 수 있다. 참고로, 최종적으로 카운팅된 이미지와 이를 확대한 이미지는 도 11과 같다.

상술한 본 발명의 설명에서의 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것으로, 이 발명의 기술적 사상이 반드시 이 실시예만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경 및 균등한 타의 실시예가 가능한 것이다.

S710:백색조명 조사 과정
S720:웨이퍼 이미지 생성 과정
S730:반도체칩 형상 판독 과정
S740:반도체칩 형상 판단 과정
S750:카운팅 과정

Claims

조명기가, 복수개의 반도체칩이 형성된 웨이퍼를 향해 백색조명을 조사하는 백색조명 조사 과정;
스캐너가, 백색조명이 비추어진 웨이퍼를 촬영한 후, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역을 검정색으로 보정한 웨이퍼 이미지를 생성하는 웨이퍼 이미지 생성 과정;
이미지 분석 처리기가, 상기 웨이퍼 이미지에서 1픽셀씩 이동해가면서, 검정색이 아닌 이미지가 나타나면 반도체칩 형상을 판독하는 반도체칩 형상 판독 과정-상기 반도체칩 형상 판독 과정은 검정색이 아닌 이미지의 물체가 나타나면, 상기 물체의 테두리를 따라 돌면서 상기 테두리를 색으로 그려내어 반도체칩 형상을 생성함-;
상기 이미지 분석 처리기가, 상기 반도체칩 형상 판독을 통하여 판독한 반도체칩 형상에 따라서 정상 반도체칩 형상 또는 비정상 반도체칩 형상으로 결정하는 반도체칩 형상 판단 과정; 및
상기 이미지 분석 처리기가, 판독한 반도체칩 형상이 정상 반도체칩 형상인 경우, 웨이퍼 상에 형성된 반도체칩의 개수를 '1'증가시켜 카운팅하는 카운팅 과정을 포함하되,
상기 백색조명 조사 과정 전에,
칩 단위로 개별화시킬 경계부위에 칩의 두께만큼 미리 절단하여 웨이퍼에 다수의 경계슬롯을 형성하는 과정;
상기 경계슬롯이 형성된 웨이퍼에 보호용 테이프를 부착하는 과정; 및
상기 보호용 테이프가 부착된 웨이퍼의 뒷면을 글라인딩하여 상기 경계슬롯의 하단면에서 웨이퍼의 각 칩들이 서로 분리되도록 하는 과정을 포함하는
반도체칩 카운팅 방법.
청구항 1에 있어서, 상기 백색조명 조사 과정은,
명도와 조도를 각각 100으로 설정된 스캐너에 백색조명을 조사하여, 반도체칩이 위치하지 않은 웨이퍼의 배경 영역이 흰색으로 보이도록 함을 특징으로 하는 반도체칩 카운팅 방법.
청구항 2에 있어서, 상기 웨이퍼 이미지 생성 과정은,
흰색으로 보이는 웨이퍼의 배경 영역을 검정색으로 보정하여 웨이퍼 이미지를 생성함을 특징으로 하는 반도체칩 카운팅 방법.
삭제
청구항 1에 있어서, 상기 반도체칩 형상 판단 과정은,
상기 물체의 테두리의 모서리각이 설정된 임계각 이상인 경우 모서리로 판단하며, 상기 모서리가 4개 이상인 경우 정상 반도체칩 형상으로 판단하며, 상기 모서리가 4개 미만인 경우 비정상 반도체칩 형상으로 판단함을 특징으로 하는 반도체칩 카운팅 방법.
청구항 5에 있어서, 상기 임계각은,
20°임을 특징으로 하는 반도체칩 카운팅 방법.
청구항 1에 있어서, 상기 반도체칩 형상 판단 과정은,
판독되는 반도체칩 형상의 면적이 설정한 최소값보다 작거나, 또는 설정한 최대값보다 큰 경우, 비정상 반도체칩 형상으로 판단함을 특징으로 하는 반도체칩 카운팅 방법.