KR101964945B1 - 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널 - Google Patents

투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널 Download PDF

Info

Publication number
KR101964945B1
KR101964945B1 KR1020147033452A KR20147033452A KR101964945B1 KR 101964945 B1 KR101964945 B1 KR 101964945B1 KR 1020147033452 A KR1020147033452 A KR 1020147033452A KR 20147033452 A KR20147033452 A KR 20147033452A KR 101964945 B1 KR101964945 B1 KR 101964945B1
Authority
KR
South Korea
Prior art keywords
transparent electrode
electrode layer
dielectric layer
layer
transparent
Prior art date
Application number
KR1020147033452A
Other languages
English (en)
Other versions
KR20150013638A (ko
Inventor
히로아키 우에다
코조 콘도
카즈히사 단노
Original Assignee
가부시키가이샤 가네카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 가네카 filed Critical 가부시키가이샤 가네카
Publication of KR20150013638A publication Critical patent/KR20150013638A/ko
Application granted granted Critical
Publication of KR101964945B1 publication Critical patent/KR101964945B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 투명 전극층이 패터닝되었을 때에도, 패턴이 시인되기 어려운 투명 전극 부착 기판 및 그 제조방법의 제공을 목적으로 한다. 본 발명의 투명 전극 부착 기판은, 투명 필름의 적어도 일방(一方)의 면에, 제 1 유전체층; 제 2 유전체층; 제 3 유전체층; 및 패터닝된 투명 전극층을 이 순서대로 갖는다. 제 1 유전체층은, SiOx를 주(主)성분으로 하는 실리콘 산화물층이며, 제 2 유전체층은, 금속의 산화물을 주성분으로 하는 금속 산화물층이며, 제 3 유전체층은, SiOy를 주성분으로 하는 실리콘 산화물층이다. 투명 전극층은, 인듐·주석 복합 산화물을 주성분으로 하는 도전성 금속 산화물층이다. 제 1 유전체층의 굴절률(n1), 상기 제 2 유전체층의 굴절률(n2), 및 상기 제 3 유전체층의 굴절률(n3)은, n3＜n1＜n2의 관계를 만족한다. 각 유전체층 및 투명 전극층은, 소정 범위 내의 막 두께 및 굴절률을 갖는 것이 바람직하다.

Description

투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널{SUBSTRATE WITH TRANSPARENT ELECTRODE, METHOD FOR MANUFACTURING SAME, AND TOUCH PANEL}
본 발명은, 정전 용량 방식 터치 패널에 바람직하게 이용되는 투명 전극 부착 기판, 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 상기 투명 전극 부착 기판을 구비한 터치 패널에 관한 것이다.
필름이나 유리 등의 투명 기판 위에 투명 전극층이 형성된 투명 전극 부착 기판은, 터치 패널 등의 디스플레이나 발광소자, 광전 변환 소자 등의 투명 전극으로서 사용된다. 투명 전극 부착 기판이 정전 용량 방식 터치 패널의 위치 검출에 사용되는 경우, 투명 전극층에는 미세한 패터닝이 실시된다. 패터닝 방법으로서는, 예컨대, 투명 기판 위의 대략 전면(全面)에 투명 전극층이 형성된 후, 면 내의 일부에서 투명 전극층이 에칭 등에 의해 제거되는 방법이 이용된다. 이에 따라, 기판 위에, 전극층 형성부(「비(非)에칭부」라고도 함)와 전극층 비형성부(「에칭부」라고도 함)로 패터닝된 투명 전극층을 갖는 투명 전극 부착 기판이 얻어진다.
디스플레이의 화상을 선명하게 표시하기 위해서는, 투명 전극 부착 기판의 투명성을 향상시키는 것이 중요하다. 또한, 투명 전극층이 패터닝된 투명 전극 부착 기판에 있어서는, 투명 전극층의 패턴이 시인(視認)되기 어려울 것이 요구된다.
예컨대, 특허문헌 1, 2에서는, 투명 필름 위에 2층의 투명 유전체층을 통해 투명 전극층이 형성된 투명 전극 부착 기판이 제안되어 있다. 특허문헌 1에서는, 각 투명 유전체층의 막 두께 및 굴절률을 소정의 값으로 함으로써, 전극층 형성부와 전극층 비형성부간의 투과율차 및 △b*를 저감시키는 것이 제안되어 있다. 특허문헌 2에서는, 각 투명 유전체층의 막 두께 및 굴절률을 소정의 값으로 함으로써, 전극층 형성부와 전극층 비형성부간의 반사율차를 저감시켜, 패턴의 시인을 억제하는 것이 제안되어 있다.
특허문헌 3, 4에는, 투명 필름과 투명 전극층의 사이에, 소정의 막 두께 및 굴절률을 갖는 3층의 박막층을 갖는 투명 전극 부착 기판이, 고투과율이며, 또한 소정 범위 내의 투과광 b*를 가지고, 저항막 방식 터치 패널용 기판으로서 적합하다는 것이 개시되어 있다. 그렇지만, 특허문헌 3, 4에서는, 투명 전극층이 패터닝된 경우의 패턴 시인에 관해서는, 아무런 검토가 이루어져 있지 않다.
일본국 공개특허공보 제2010-15861호 일본국 공개특허공보 제2010-23282호 일본국 공개특허공보 제2010-184477호 일본국 공개특허공보 제2010-69675호
본 발명자들의 검토에 따르면, 투명 전극층이 패터닝된 투명 전극 부착 기판에서는, 전극층 형성부와 전극층 비형성부간의 투과율 차나 △b*를 저감시켜도, 패턴이 시인되는 경우가 있음이 판명되었다. 이러한 패턴 시인의 문제를 감안하여 더욱 검토한 바, 패터닝된 투명 도전층을 갖는 투명 전극 부착 기판은, 투명 전극층의 패턴을 따른 주름이 발생되어 있으며, 주름의 형상에 따라 광이 반사되기 때문에, 패턴이 시인되기 쉬워지는 경향이 있음이 판명되었다.
또, 본 발명자들이, 상기 특허문헌 3, 4에 개시되어 있는 바와 같은 3층의 박막층을 구비한 투명 전극 부착 기판의 투명 전극층을 패터닝하여, 투명 전극 부착 기판의 시인성을 확인한 바, 투명 전극층의 패턴을 따른 주름이 생겨 있어, 패턴이 시인되는 것으로 판명되었다.
상기한 사항을 감안하여, 본 발명은, 투명 전극층의 패턴을 따른 주름의 발생이 억제되어, 패턴이 시인되기 어려운 투명 전극 부착 기판을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 투명 필름 기재(基材) 위에 저(低)저항의 ITO막이 형성된 투명 전극 부착 기판을 제공하는 것을 목적으로 한다.
본 발명자들의 검토에 따르면, 투명 필름과 투명 전극층 사이에 소정의 굴절률 및 막 두께를 갖는 투명 유전체층을 구비하며, 또한 투명 전극층이 소정의 굴절률 및 저항률을 갖는 경우에, 투명 전극층의 패턴 시인이 억제되는 것을 발견하였다. 또한, 본 발명자들의 검토 결과, 소정의 특성을 갖는 투명 전극층이 저저항이라는 것을 찾아내었다. 또, 상기 유전체층 위에, 상기 저저항의 투명 전극층이 형성된 투명 전극층을 갖는 투명 전극 부착 기판은, 투명 전극층의 패턴이 보다 시인되기 어렵다는 점이 발견되었다.
본 발명은, 투명 필름의 적어도 일방(一方)의 면에, 산화물을 주성분으로 하는 투명 유전체층과 투명 전극층을 이 순서대로 갖는 투명 전극 부착 기판 및 그 제조방법에 관한 것이다.
바람직한 형태에 있어서, 투명 유전체층은, 투명 필름측부터, 제 1 유전체층, 제 2 유전체층, 및 제 3 유전체층을 이 순서로 갖는다. 제 1 유전체층은, SiOx(x≥1.5)를 주(主)성분으로 하는 실리콘 산화물층이다. 제 2 유전체층은, Nb, Ta, Ti, Zr, Zn, 및 Hf로 이루어진 군(群)으로부터 선택되는 1 이상의 금속의 산화물을 주성분으로 하는 금속 산화물층이다. 제 3 유전체층은, SiOy(y＞x)를 주성분으로 하는 실리콘 산화물층이다. 투명 전극층은, 인듐·주석 복합 산화물을 주성분으로 하는 도전성 금속 산화물층이다. 제 2 유전체층은, Nb2O5를 주성분으로 하는 금속 산화물층인 것이 바람직하다.
본 발명의 투명 전극 부착 기판에 있어서, 제 1 유전체층의 막 두께는 1㎚~25㎚이고, 제 2 유전체층의 막 두께는 5㎚ 이상 10㎚ 미만이며, 제 3 유전체층의 막 두께는 35㎚~80㎚이고, 투명 전극층의 막 두께는 20㎚~35㎚인 것이 바람직하다. 특히, 투명 전극층의 패턴을 따른 주름의 발생을 효과적으로 억제한다는 관점에서, 제 3 유전체층의 막 두께는 55㎚을 초과하고, 80m 이하인 것이 바람직하다. 제 1 유전체층의 굴절률(n1), 상기 제 2 유전체층의 굴절률(n2), 및 상기 제 3 유전체층의 굴절률(n3)은, n3＜n1＜n2의 관계를 만족하는 것이 바람직하다. 또한, 투명 전극층의 굴절률(n4)은, 제 1 유전체층의 굴절률(n1)보다 크며, 또 제 2 유전체층의 굴절률(n2)보다 작은 것이 바람직하다. 즉, n3＜n1＜n4＜n2인 것이 바람직하다.
투명 전극층은, 저항률이 5.0×10-4Ω·㎝ 이하인 것이 바람직하다. 또, 투명 전극층은, 굴절률이 1.88 이하인 것이 바람직하다. 이러한 저항률 및 굴절률로 한다는 관점에서, 투명 전극층은, 산화 인듐과 산화 주석의 합계 100중량부에 대해, 산화 주석을 4중량부~14중량부 함유하는 것이 바람직하다. 특히, 결정화되기 쉬우며, 또한 저저항의 투명 전극층을 얻기 위해서는, 투명 전극층에서의 산화 주석의 함유량은 8중량부 이하인 것이 바람직하다.
본 발명의 실시형태에 있어서, 상기 투명 전극층은, 전극층 형성부와 전극층 비형성부로 패터닝되어 있다. 투명 전극 부착 기판의 전극층 형성부에 있어서의 투과율은, 87% 이상인 것이 바람직하다.
투명 전극층을 저저항률로 하기 위해서는, 상기 제 3 유전체층의 투명 전극층측 계면의 산술 평균 조도(roughness)는, 1㎚ 이하가 바람직하다. 이러한 표면 형상으로 하기 위하여, 상기 제 3 유전체층은, 0.4㎩ 미만의 압력 하에서 스퍼터링법에 의해 제막(製膜)되는 것이 바람직하다. 또한, 상기 제 1 유전체층도 0.4㎩ 미만의 압력 하에서 스퍼터링법에 의해 제막되는 것이 바람직하다.
본 발명의 바람직한 형태에 있어서, 투명 전극층에 있어서의 인듐·주석 복합 산화물의 평균 결정 입경(粒徑)은, 110㎚~700㎚이다. 또한, 바람직하게는, 결정 입경의 변동 계수가 0.35 이상이다. 투명 전극층이 이러한 결정 특성을 가질 경우, 그 저항률을 보다 작게 할 수 있으며, 예컨대, 3.7×10-4Ω·㎝ 이하의 저항률을 갖는 투명 전극층이 얻어질 수 있다.
이러한 저저항률의 투명 전극층은, 투명 필름 기재 위에, 타깃 표면의 자속 밀도가 30mT 이상인 스퍼터링법에 의해 비정질의 인듐·주석 복합 산화물을 주성분으로 하는 비정질 투명 전극층을 제막한 후, 비정질 투명 전극층을 결정화하는 방법에 의해 제조되는 것이 바람직하다.
또한, 본 발명은, 상기 투명 전극 부착 기판을 구비하는, 정전 용량 방식 터치 패널에 관한 것이다.
본 발명의 투명 전극 부착 기판은, 투명 필름과 투명 전극층의 사이에 소정의 굴절률 및 막 두께를 갖는 투명 유전체층을 구비한다. 상기 투명 전극 부착 기판은, 투명 전극층이 패터닝되었을 때에, 투명 전극층의 패턴을 따른 주름의 발생이 억제되어, 패턴이 시인되기 어렵기 때문에, 정전 용량 방식 터치 패널에 이용되었을 경우에는, 시인성의 향상에 기여할 수 있다.
투명 전극층이 상기 소정의 결정 입경을 가질 경우, 투명 전극층이 더 저저항화되는 동시에, 투명 전극층의 패턴을 따른 주름의 발생이 더욱 억제된다. 이 때문에, 시인성 및 응답속도에 있어서 보다 우수한 정전 용량 방식 터치 패널을 제공할 수가 있다.
도 1은 일 실시형태에 관한 투명 전극 부착 기판의 모식적 단면도이다.
도 2는 참고예 2(제막시의 자속 밀도 16mT)의 투명 전극층의 현미경 관찰 사진이다.
도 3은 참고예 3(제막시의 자속 밀도 46mT)의 투명 전극층의 현미경 관찰 사진이다.
[투명 전극 부착 기판의 구성]
이하, 본 발명의 바람직한 실시형태에 대해 도면을 참조하면서 설명한다. 도 1은, 본 발명의 일 실시형태에 관한 투명 전극 부착 기판을 모식적으로 나타내는 단면도이다. 도 1에 있어서, 투명 전극 부착 기판(100)은, 투명 필름(1) 위에, 굴절률(n1)의 제 1 유전체층(21), 굴절률(n2)의 제 2 유전체층(22) 및 굴절률(n3)의 제 3 유전체층(23)의 3층으로 이루어지는 투명 유전체층(2)과, 굴절률(n4)의 투명 전극층(4)을 이 순서대로 갖는다. 도 1에 있어서, 투명 전극층(4)은, 전극층 형성부(4a)와 전극층 비형성부(4b)로 패터닝되어 있다. 이러한 투명 전극 부착 기판은, 예컨대, 투명 필름(1) 위에 제 1 유전체층(21), 제 2 유전체층(22), 제 3 유전체층(23) 및 투명 전극층(4)이 제막(製膜)된 후, 에칭 등에 의해 투명 전극층(4)이 패터닝됨으로써 형성된다.
(투명 필름)
투명 필름(1)은, 적어도 가시광 영역에서 무색 투명하고, 투명 전극층 형성 온도에서의 내열성을 갖고 있으면, 그 재료는 특별히 한정되지 않는다. 투명 필름의 재료로서는, 폴리에틸렌 테레프탈레이트(PET)나 폴리부틸렌 테레프탈레이트(PBT)나 폴리에틸렌 나프탈레이트(PEN) 등의 폴리에스테르 수지나 시클로 올레핀계 수지, 폴리카보네이트 수지, 폴리이미드 수지, 셀룰로오스계 수지 등을 들 수 있다. 그 중에서도, 폴리에틸렌 테레프탈레이트나 시클로 올레핀계 수지가 바람직하게 이용된다.
투명 필름(1)의 두께는 특별히 한정되지 않지만, 10㎛~400㎛가 바람직하며, 25㎛~200㎛가 보다 바람직하다. 두께가 상기 범위 내이면, 투명 필름(1)이 내구성과 적당한 유연성을 가질 수 있기 때문에, 그 위에 각 투명 유전체층 및 투명 전극층을 롤·투·롤(roll-to-roll) 방식에 의해 생산성 높게 제막하는 것이 가능하다.
투명 필름(1)은, 한쪽 면 또는 양쪽 면에 하드 코트층 등의 기능성 층(미도시)이 형성된 것이어도 된다. 필름에 적당한 내구성과 유연성을 갖게 하기 위해서는, 하드 코트층의 두께는 2~10㎛가 바람직하고, 3~9㎛가 보다 바람직하며, 5~8㎛가 더욱 바람직하다. 하드 코트층의 재료는 특별히 제한되지 않으며, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지 등을, 도포·경화시킨 것 등을 적당하게 이용할 수가 있다.
(투명 유전체층)
투명 필름(1) 위에는, 산화물을 주성분으로 하는 투명 유전체층(2)이 형성된다. 투명 유전체층(2)은, 그 위에 투명 전극층(4)이 형성될 때에, 투명 필름(1)으로부터 수분이나 유기물질이 휘발되는 것을 억제하는 가스 배리어층(gas barrier layer)으로서 작용할 수 있는 동시에, 막 성장의 기초(下地)층으로서도 작용할 수 있다. 본 발명에 있어서는, 투명 유전체층 위에 투명 전극층이 제막됨에 따라, 투명 전극층을 저저항화할 수 있다. 투명 유전체층에 이러한 기능을 부여하는 동시에, 투명 전극층이 패터닝되었을 때의 주름을 저감한다는 관점에서, 투명 유전체층(2)의 막 두께는, 5㎚ 이상이 바람직하고, 30㎚ 이상이 보다 바람직하며, 55㎚ 이상이 더욱 바람직하다. 한편, 투명성의 관점에서는, 유전체층(2)의 막 두께는, 100㎚ 이하가 바람직하고, 85㎚ 이하가 보다 바람직하며, 70㎚ 이하가 더욱 바람직하다.
투명 유전체층(2)을 구성하는 산화물로서는, 적어도 가시광 영역에서 무색 투명하며, 저항률이 1×10-2Ω·㎝ 이상인 것이 바람직하며, 예컨대, Si, Nb, Ta, Ti, Zr 및 Hf로 이루어지는 군(群)에서 선택되는 1 이상의 원소의 산화물이 적합하게 이용된다. 그 중에서도, 산화 실리콘 및 산화 니오브가 바람직하다. 또한, 본 명세서에 있어서, 어떠한 물질을 「주성분으로 한다」란, 해당 물질의 함유량이 51중량% 이상, 바람직하게는 70중량% 이상, 보다 바람직하게는 90중량% 이상인 것을 의미한다. 본 발명의 기능을 저해하지 않는 한에 있어서, 각 층에는, 주성분 이외의 성분이 포함되어 있어도 된다.
투명 유전체층(2)은, 1층만으로 이루어지는 것이어도 무방하고, 2층 이상으로 이루어지는 것이어도 무방하다. 투명 유전체층이 2층 이상으로 이루어질 경우, 각 층의 막 두께나 굴절율을 조정함으로써, 투명 전극 부착 기판의 투과율이나 반사율을 조정하여, 표시장치의 시인성(視認性)을 높일 수 있다. 이하에서는, 투명 필름(1) 위에 투명 유전체층(2)이 형성된 것을, 「투명 필름 기재(基材)」라 부르는 경우가 있다.
정전 용량 방식 터치 패널용의 투명 전극 부착 기판에 있어서는, 투명 전극층(4)의 면 내의 일부가 에칭 등에 의해 패터닝되어 이용된다. 이 경우, 투명 유전체층의 막 두께나 굴절율을 조정함으로써, 전극층이 에칭되지 않고 잔존하고 있는 전극층 형성부(4a)와, 전극층이 에칭에 의해 제거된 전극층 비형성부(4b)간의 투과율 차, 반사율 차, 색차(色差)를 저감하여, 전극 패턴의 시인(視認)을 억지(抑止)할 수가 있다.
본 발명의 바람직한 형태에 있어서, 투명 유전체층(2)은, 투명 필름(1)측으로부터, 제 1 유전체층(21), 제 2 유전체층(22) 및 제 3 유전체층(23)을 이 순서대로 갖는다. 또한, 투명 필름과 투명 유전체층간의 밀착성을 높인다는 관점에서, 제 1 유전체층의 형성에 앞서, 투명 필름 표면에, 코로나 방전 처리나 플라즈마 처리 등의 표면 처리가 행해져도 무방하다.
상기와 같이 투명 유전체층이 3층으로 이루어질 경우, 제 1 유전체층의 굴절률(n1), 제 2 유전체층의 굴절률(n2), 및 제 3 유전체층의 굴절률(n3)은, n3＜n1＜n2의 관계를 만족하는 것이 바람직하다. 각 투명 유전체층의 굴절률이, 이러한 대소 관계를 가짐으로써, 투명 유전체층 계면에서의 반사율이 적당하게 제어되어, 시인성이 우수한 투명 전극 부착 기판이 얻어진다. 또한, 각 투명 유전체층 및 투명 전극층의 굴절률은, 분광 엘립소메트리에 의해 측정되는 파장 550㎚의 광에 대한 굴절률이다. 각 층의 막 두께는, 단면(斷面)의 투과형 전자 현미경(TEM) 관찰에 의해 구해진다.
제 1 유전체층(21)으로서, 바람직하게는, SiOX를 주성분으로 하는 실리콘 산화물층이 형성된다. 제 1 유전체층(21)의 막 두께(d1)는, 1㎚~25㎚인 것이 바람직하다. "d1"은, 2㎚ 이상이 바람직하고, 3㎚ 이상이 보다 바람직하며, 4㎚ 이상이 더욱 바람직하다. "d1"은, 22㎚ 이하가 바람직하고, 20㎚ 이하가 보다 바람직하며, 15㎚ 이하가 더욱 바람직하다. 제 1 유전체층의 굴절률(n1)은, 1.45~1.95가 바람직하고, 1.47~1.85가 보다 바람직하며, 1.49~1.75가 더욱 바람직하다.
투명 필름(1)과 고굴절률층인 제 2 유전체층(22)의 사이에, 제 1 유전체층(21)으로서 실리콘 산화물층을 가짐으로써, 전극층 형성부와 전극층 비형성부간의 색차가 저감되어, 패턴의 시인이 억제된다. 또한, 고굴절률의 금속산화물층이 투명 필름(1) 위에 직접 형성되는 형태에서는, 투명 전극층이 패터닝되었을 때 패턴을 따른 주름이 발생하는 경향이 있다. 이에 대해, 투명 필름(1) 위에 실리콘 산화물층이 형성됨으로써, 패턴 주름의 발생이 억제되어, 패턴이 시인되기 어려워진다.
제 2 유전체층(22)으로서는, 바람직하게는, 금속 산화물층이 형성된다. 제 2 유전체층(22)의 막 두께(d2)는, 5㎚ 이상, 10㎚ 미만이 바람직하다. "d2"는, 6㎚~9㎚가 보다 바람직하다. 제 2 유전체층(22)의 막 두께(d2)가 상기 범위이면, 전극층 형성부(4a)와 전극층 비형성부(4b)간의 가시광 단파장 영역의 반사율 차 및 투과율 차를 작게 할 수가 있다. 제 2 유전체층의 굴절률(n2)은 2.00~2.35가 바람직하고, 2.05~2.30이 보다 바람직하며, 2.10~2.25가 더욱 바람직하다. 이러한 굴절률을 갖는 금속 산화물로서는, Nb, Ta, Ti, Zr, Zn, 및 Hf로 이루어진 군으로부터 선택되는 금속의 산화물, 혹은 이러한 금속의 복합 산화물을 주성분으로 하는 것이 바람직하다.
제 2 유전체층(22)은, 가시광의 단파장 영역의 흡수가 작은 것이 바람직하다. 이러한 관점에서, 제 2 유전체층(22)의 재료로서는, 산화 니오브(Nb2O5), 산화 탄탈(Ta2O5), 산화 티탄(TiO2) 혹은 산화 지르코늄(ZrO2)이 바람직하고, 그 중에서도, 산화 니오브가 바람직하게 이용된다. 상기의 재료는, 산화 인듐, 산화 주석, 산화 세륨 등의 금속의 산화물, 혹은 이러한 복합 금속 산화물에 비해 단파장측의 투과율이 높기 때문에, 투명 전극 부착 기판의 투과광 및 반사광의 b*를 바람직한 범위 내로 조정하기 쉽다.
제 3 유전체층으로서, 바람직하게는, SiOy를 주성분으로 하는 실리콘 산화물층이 형성된다. 여기서, 제 3 유전체층에 이용되는 실리콘 산화물 SiOy는, 제 1 유전체층에 이용되는 실리콘 산화물 SiOx보다, 산소의 함유량이 크다. 즉, y＞x이다. 일반적으로, 실리콘 산화물은 산소 함유량이 클수록 굴절률이 작아지기 때문에, y＞x로 함으로써, 제 3 유전체층의 굴절률(n3)을 제 1 유전체층의 굴절률(n1)보다 작게 할 수가 있다. 또한, 제 1 유전체층의 굴절률(n1)을 상기의 바람직한 범위로 하기 위해서는, x가 1.5 이상인 것이 바람직하다. 즉, 제 1 유전체층의 주성분인 SiOx 및 제 3 유전체층의 주성분인 SiOy의, 산소의 조성비 x 및 y는, 1.5≤x＜y를 만족하는 것이 바람직하다. 실리콘 산화물의 화학양론적 조성은 SiO2이기 때문에, y의 이론적인 상한값은 2이다.
제 3 유전체층(23)의 막 두께(d3)는, 35㎚~80㎚인 것이 바람직하다. 제 3 유전체층의 막두께가 상기 범위인 경우에, 투명 전극 부착 기판의 투과율이 높아지는 동시에, 투명 전극층(4)이 패터닝되었을 때의 패턴 주름의 발생이 억제되어, 패턴이 시인(視認)되기 어려운 투명 전극 부착 기판이 얻어진다. 특히, 패턴 주름의 발생을 억제한다는 관점에서는, 제 3 유전체층의 막두께(d3)는, 55㎚보다 큰 것이 보다 바람직하고, 57㎚ 이상인 것이 더욱 바람직하다.
제 3 유전체층의 막 두께(d3)가 크면, 투명 전극 부착 기판의 투과율이 저하되어, 투명 전극층의 패턴이 시인(視認)되기 쉬워지는 경우가 있다. 이 때문에, 제 3 유전체층의 막 두께(d3)는, 75㎚ 이하가 보다 바람직하고, 70㎚ 이하가 더욱 바람직하다. 한편, 이후에 상세히 기술하는 바와 같이, 투명 전극층(4)의 막 특성을 제어함으로써, 주름의 발생이 억제되는 동시에, 전극층 형성부(4a)의 투과율이 높아지는 경향이 있다. 특히, 제 3 유전체층의 막 두께가 큰 경우에는, 주름이 보다 효과적으로 억제되는 경향이 있다. 이 때문에, 제 3 유전체층(23)의 막 두께(d3)가 55㎚를 초과하는 범위에서는, 투명 전극층의 패턴의 시인이 보다 억제된 투명 전극 부착 기판을 얻을 수가 있다.
제 3 유전체층의 굴절률(n3)은, 1.43 이상이 바람직하고, 1.45 이상이 보다 바람직하며, 1.47 이상이 더욱 바람직하다. 제 3 유전체층이 상기 굴절률을 갖는 경우에, 패턴 주름이 저감되는 경향이 있다. 일반적으로, 산소의 조성비가 동일한 실리콘 산화물에서는, 막이 조밀(密)할수록 굴절률이 높아지는 경향이 있다. 본 발명에 있어서는, 투명 전극층의 바로 아래(直下)에 형성되는 제 3 유전체층이 조밀한 막이기 때문에, 계면의 응력이 경감되어, 패턴 주름의 저감에 기여하고 있는 것으로 추정된다. 한편, 계면에서의 반사특성을 제어하여, 투명 전극 부착 기판의 투명성의 관점에서는, 제 3 유전체층의 굴절률(n3)은, 1.51 이하가 바람직하고, 1.50 이하가 보다 바람직하며, 1.49 이하가 더 바람직하다.
투명 전극 부착 기판(100)은, 각 투명 유전체층(21, 22, 23)의 막 두께가 상기 범위 내로 조정됨에 따라, 투명 전극층(4)이 패터닝되었을 때의 패턴을 따른 주름의 발생이 억제된다. 이 때문에, 상기 구성의 투명 전극 부착 기판이 정전용량방식 터치패널에 이용된 경우에는, 디스플레이의 시인성이 향상될 수 있다.
또한, 투명 전극 부착 기판은, 각 투명 유전체층(21, 22, 23)의 막 두께가 조정되는 것에 더하여, 굴절률이 상기 범위 내로 조정됨으로써, 계면에서의 광의 다중 간섭이 적절하게 조절된다. 이 때문에, 투명 전극층이 패터닝된 경우에도 전극층 형성부(4a)와 전극층 비형성부(4b)간의 투과광 및 반사광의 색차가 저감되어, 투명 전극층의 패턴의 시인이 억제된다.
전극층 형성부(4a)와 전극층 비형성부(4b)간의 반사율 차 및 투과율 차를 작게 하여, 투명 전극층의 패턴의 시인을 보다 효과적으로 억제하기 위해서는, 제 1 유전체층의 굴절률(n1)과 막 두께(d1)의 곱으로 나타내는 광학 막 두께(n1d1)가, 2㎚~40㎚인 것이 바람직하다. "n1d1"은, 4㎚ 이상이 보다 바람직하며, 6㎚ 이상이 더욱 바람직하다. "n1d1"은, 36㎚ 이하가 보다 바람직하며, 32㎚ 이하가 더욱 바람직하다. 마찬가지로, 제 2 유전체층의 광학 막 두께(n2d2)는, 11㎚~20㎚인 것이 바람직하다. "n2d2"는, 12㎚ 이상이 보다 바람직하며, 13㎚ 이상이 더욱 바람직하다. "n2d2"는, 19㎚ 이하가 보다 바람직하며, 18㎚ 이하가 더욱 바람직하다. 제 3 유전체층의 광학 막 두께(n3d3)는, 50㎚~110㎚가 바람직하다. "n3d3"는, 55㎚ 이상이 보다 바람직하며, 60㎚ 이상이 더욱 바람직하다. "n3d3"는, 100㎚ 이하가 보다 바람직하며, 90㎚ 이하가 더욱 바람직하며, 80㎚ 이하가 특히 바람직하다.
투명 필름 기재(10)의 투명 전극층(4) 형성면측 표면의 산술 평균 조도(Ra)는, 1㎚ 이하가 바람직하고, 0.8㎚ 이하가 보다 바람직하며, 0.6㎚ 이하가 더욱 바람직하다. 투명 필름(1)의 표면에 투명 유전체층(2)이 형성되어 있는 경우에는, 투명 유전체층(2) 표면의 산술 평균 조도가 상기 범위인 것이 바람직하다. 도 1에 나타내는 바와 같이 3층의 투명 유전체층(21, 22, 23)이 형성되어 있는 경우, 투명 전극층의 바로 아래에 형성되는 제 3 유전체층(23) 표면의 산술 평균 조도가 상기 범위인 것이 바람직하다. 산술 평균 조도(Ra)는, 주사 프로브 현미경을 이용한 비접촉법에 의해 측정된 표면 형상(조도 곡선)에 근거하며, JIS B0601:2001(ISO1302:2002)에 준거하여 산출된다.
투명 필름 기재(10)의 표면을 평활하게 함으로써, 그 위에 형성되는 투명 전극층(4)의 결정화가 촉진되어, 저항률이 작은 투명 전극층이 얻어지기 쉬워지는 경향이 있다. 또, 도 1에 나타내는 바와 같이 3층의 투명 유전체층(21, 22, 23) 위에 투명 전극층(4)이 형성되는 형태에서는, 투명 전극층의 바로 아래에 형성되는 제 3 유전체층(23)의 표면을 평활하게 함으로써, 투명 전극층이 패터닝되었을 때의 패턴 주름이 경감되는 경향이 있다.
(투명 전극층)
투명 전극층(4)으로서는, 인듐·주석 복합 산화물(ITO)을 주성분으로 하는 도전성 산화물층이 형성된다. 투명 전극층(4)의 막 두께(d4)는, 15㎚~110㎚이 바람직하다. 투명 전극 부착 기판(100)이 정전용량방식 터치패널에 이용된 경우, 투명 전극층(4)의 막 두께(d4)는, 15㎚~40㎚인 것이 바람직하고, 21㎚~35㎚인 것이 보다 바람직하며, 23㎚~30㎚인 것이 더욱 바람직하다. 투명 전극층의 막 두께를 상기 범위로 함으로써, 저저항과 고투과율의 투명 전극층이 얻어진다. 또한, 투명 전극층의 패턴의 시인을 효과적으로 억제하기 위해서는, "d4"는 32㎚ 이하가 더 바람직하며, 26㎚ 이하가 특히 바람직하다.
투명 전극층의 굴절률(n4)은, 1.88 이하인 것이 바람직하다. 투명 전극층의 굴절률을 작게 함으로써, 투명 전극층이 저저항화되는 경향이 있다. 또한, 투명 유전체층(2) 위에 저굴절률의 투명 전극층이 형성되어 있는 경우에는, 에칭 등에 의해 투명 전극층이 패터닝된 후의 패턴 주름의 발생이 억제되는 경향이 있다. "n4"는 1.86 이하가 보다 바람직하며, 1.84 이하가 더욱 바람직하다. "n4"의 하한은 특별히 한정되지 않는다. 전술한 특허문헌 1~4에 기재되어 있는 바와 같이, 필름 위에 형성된 ITO 박막의 굴절률은 일반적으로 1.90 이상이지만, 본 발명에 있어서는, 이러한 종래 기술보다 저굴절률의 ITO가 형성됨으로써, 투명 전극층이 저저항화되는 동시에, 투명 전극층이 패터닝되었을 때의 주름의 발생이 억제된다.
패턴의 시인을 억제하는 관점에서, 투명 전극층(4)의 굴절률(n4)은, 제 2 유전체층의 굴절률(n2)보다 작고, 제 1 유전체층의 굴절률(n1)보다 큰 것이 바람직하다. 즉, 본 발명의 투명 전극 부착 기판의 각 층의 굴절률은, n3＜n1＜n4＜n2의 관계를 만족하는 것이 바람직하다. 이후에 상세하게 설명하는 바와 같이, 투명 전극층의 굴절률(n4)은, ITO 중의 산화 주석의 함유량이나, 기초층인 투명 유전체층의 제막 조건, 표면 조도 등을 조정함으로써, 상기 범위 내로 할 수가 있다.
투명 전극층(4)의 저항률은, 5.0×10-4Ω·㎝ 이하가 바람직하고, 4.5×10-4Ω·㎝ 이하가 보다 바람직하며, 3.7×10-4Ω·㎝ 이하가 더욱 바람직하다. 투명 전극층의 저항률이 상기 범위이면, 정전 용량 방식 터치 패널용의 투명 전극 부착 기판으로서 이용한 경우에, 응답 속도를 높일 수가 있다. 또한, 투명 전극층의 시트 저항은, 250Ω／□ 이하가 바람직하고, 200Ω／□ 이하가 보다 바람직하며, 160Ω／□ 이하가 더욱 바람직하고, 145Ω／□ 이하인 것이 특히 바람직하며, 130Ω／□ 이하인 것이 가장 바람직하다. 투명 전극층이 저저항이면, 정전 용량 방식 터치 패널의 응답 속도 향상에 기여할 수 있다. 또, 투명 전극 부착 기판이 유기 EL 조명에 이용되는 경우, 투명 전극층이 저저항이면, 면내 휘도의 균일성 향상 등에 기여할 수 있다.
또한, 본 발명에 있어서는, 투명 유전체층(2) 위에 저항률이 작은 투명 전극층(4)이 형성된 경우에, 투명 전극층(4)의 패턴을 따른 주름의 발생이 억제되는 경향이 있다. 이러한 관점에서는, 투명 전극층(4)의 저항률은, 3.7×10-4Ω·㎝ 이하가 바람직하다. 투명 전극층(4)의 저항률이 작은 경우에, 주름의 발생이 억제되는 이유는 확실하지는 않지만, ITO의 결정 특성이, 도전율에 영향을 미치는 동시에, 투명 전극층(4)과 투명 유전체층(2)간의 계면의 응력에도 영향을 미치는 것이 한 요인으로서 추정된다.
저항률을 상기 범위로 하기 위해서는, 투명 전극층 중의 산화 주석의 함유량은, 산화 인듐과 산화 주석의 합계 100중량부에 대해, 4중량부~14중량부가 바람직하다. 투명 전극층을 저저항으로 하기 위해서는, 산화 주석의 함유량은, 5중량부~10중량부가 보다 바람직하다. 산화 주석의 함유량을 크게 함으로써, 투명 전극층 중의 캐리어 밀도가 커져, 저저항화하는 경향이 있다. 한편, 산화 주석의 함유량을 14중량부 이하로 함으로써, ITO의 결정화가 진행되기 쉽기 때문에 저항률이 저하되기 쉬워지는 동시에, 투과율의 저하도 억제할 수 있는 경향이 있다. 또, 산화 주석의 함유량을 8중량부 이하로 함으로써 고온·장시간의 가열을 행하지 않고 비정질 ITO막을 결정화할 수 있기 때문에, 투명 전극 부착 기판의 생산성을 향상시킬 수 있게 된다.
투명 전극층(4)을 저저항화한다는 관점에서, 투명 전극층(4)의 캐리어 밀도는, 5.0×1020/㎤ 이상이 바람직하고, 5.5×1020/㎤ 이상이 보다 바람직하며, 6.1×1020/㎤ 이상이 더욱 바람직하다. 또, 홀 이동도는, 25㎤/V·S 이상이 바람직하고, 30㎤/V·S 이상이 보다 바람직하다.
투명 전극층(4)의 평균 결정 입경은, 110㎚~700㎚인 것이 바람직하고, 150㎚~550㎚인 것이 보다 바람직하며, 200㎚~400㎚인 것이 더욱 바람직하다. 결정 입경이 상기 범위이면, 투명 전극층이 저저항이며 고투과율이 되는 경향이 있다. 결정 입경이 큰 경우, 결정 입계의 감소에 따라 캐리어의 발생 효율 및 이동도가 높아지기 때문에, 저항률이 저하되는 것으로 생각된다. 한편, 결정 입경이 700㎚ 이하이면, 굴곡성이 양호하며, 크랙의 발생이 억제된 투명 전극층이 얻어지기 쉽다.
투명 전극층(4)의 결정 입경의 변동 계수는, 0.35 이상인 것이 바람직하고, 0.40 이상인 것이 보다 바람직하며, 0.45 이상인 것이 더욱 바람직하다. 일반적으로, ITO 투명 전극층을 구비하는 전극 부착 기판에서는, 산화 주석 함유량이 예컨대 10% 이상인 고(高) Sn 함유 ITO가 아니라면, 상기와 같은 저저항의 막을 얻기가 어려웠다. 또한, 산화 주석의 함유량을 크게 하면, 결정화에 고온·장시간의 가열을 요하기 때문에, 필름 기재를 이용한 투명 전극 부착 기판에서의 저저항률화는 곤란하였다. 본 발명에 있어서는, 결정의 평균 결정 입경을 크게 하는 것에 더하여, 변동 계수를 소정 범위 내로 함으로써, 투명 전극층의 산화 주석 함유량이 작은 경우에도, 저저항화가 가능해진다.
투명 전극층의 평균 결정 입경 및 결정 입경의 변동 계수는, 현미경 하에서 투명 전극층(4)의 면 내를 관찰함으로써 구해진다. 다각형상의 영역을 갖는 각 결정 알갱이의 면적(S)을 구하여, 결정 알갱이가 원형인 것으로 가정한 경우의 직경 "D"=2×(S/π)1/2를 결정 입경으로 한다. 관찰영역 내의 모든 결정 알갱이의 결정 입경(D)을 구함으로써, 결정 입경의 평균값(Dave(=평균 입경))이 산출된다. 결정 입경의 표준 편차(σ)를 산출하고, 이것을 평균 입경(Dave)으로 나눈 것(=σ/Dave)이 변동 계수이다. 또한, 본 명세서에 있어서, 현미경 관찰시에 결정 알갱이가 차지하는 면적의 비율(결정화율)이, 관찰 영역의 70% 이상인 것을 「결정질」, 70% 미만인 것을 「비정질」로 한다. 투명 전극층(4)의 결정화율은, 80% 이상이 바람직하고, 90% 이상이 보다 바람직하다.
투명 유전체층(2)이, 투명 필름(1)측으로부터, 제 1 유전체층(21), 제 2 유전체층(22), 및 제 3 유전체층(23)을 이러한 순으로 갖는 형태에서는, 투명 전극층이 상기와 같은 결정 특성을 가짐에 따라, 투명 전극층이 저저항률화되는 것에 더하여, 투명 전극층의 패턴을 따른 주름의 발생이 억제되는 경향이 있다. 나아가, 투명 전극층의 투과율이 향상되기 때문에, 투명 전극층의 패턴이 시인되기 어려워지는 경향이 있다. 이 때문에, 제 3 유전체층(23)의 막 두께(d3)가 큰 경우나, d3가 작은 경우에도, 시인성(투명성)이 우수한 투명 전극 부착 기판이 얻어진다.
즉, 도 1에 나타내는 바와 같이 3층의 투명 유전체층(21, 22, 23)을 갖는 구성에 있어서, 투명 전극층(4)이 상기와 같은 저항률이나 결정 특성을 갖는 경우에는, 제 3 유전체층(23)의 막 두께(d3)가 보다 넓은 범위에 있어서, 시인성이 우수한 투명 전극 부착 기판(100)이 얻어지는 경향이 있다. 특히, 제 3 유전체층의 막 두께(d3)가 55㎚보다 큰 경우, 투명 전극층이 상기와 같은 저항률이나 결정 특성을 가짐에 따라, 주름의 발생이 효과적으로 억제되어, 시인성이 대폭 향상되는 경향이 있다.
본 발명의 투명 전극 부착 기판은, 본 발명의 기능을 저해하지 않는 한, 투명 필름(1)과 투명 유전체층(2)의 사이나 투명 전극층(4) 위, 혹은 투명 필름(1)의 투명 전극 비형성면측의 표면에 다른 층을 가지고 있어도 무방하다. 본 발명의 투명 전극 부착 기판은, 투명 필름(1)의 양방(兩方)의 면에, 투명 전극층을 갖는 것이어도 무방하다.
[투명 전극 부착 기판의 제조방법]
투명 전극 부착 기판(100)은, 투명 필름(1) 위에, 투명 유전체층(2) 및 투명 전극층(4)을 형성함으로써 얻어진다.
투명 유전체층(2)의 제막 방법은, 균일한 박막이 형성되는 방법이면 특별히 한정되지 않는다. 제막 방법으로서는, 스퍼터링법, 증착법 등의 PVD법, 각종 CVD법 등의 드라이 코팅법이나, 스핀 코트법, 롤 코트법, 스프레이 도포나 딥핑(dipping) 도포 등의 웨트 코팅법을 들 수 있다. 상기 제막 방법 중에서도, 나노미터 레벨의 박막을 형성하기 쉽다는 관점에서 드라이 코팅법이 바람직하다. 특히, 수 나노미터 단위로 각 층의 막두께를 제어하여 투명 전극층의 패턴 시인을 억제하는 관점에서, 스퍼터링법이 바람직하다.
각 투명 유전체층이 스퍼터링법에 의해 제막되는 경우, 타깃으로서는 금속, 금속 산화물, 금속 탄화물 등을 이용할 수가 있다. 전원으로서는, DC, RF, MF 전원 등을 사용할 수 있다. 생산성의 관점에서는 MF 전원이 바람직하다. 제막 시의 인가 전력은 특별히 한정되지 않지만, 투명 필름에 과잉의 열을 부여하지 않으며, 또한 생산성을 저해하지 않는 범위에서 조정되는 것이 바람직하다. 예컨대, 제 1 유전체층(21)으로서 SiOx, 제 2 유전체층(22)으로서 금속산화물층, 제 3 유전체층(23)으로서 SiOy층이 형성될 경우, 제 1 유전체층 제막 시의 출력 밀도(power density)는 0.5~10W/㎝2가 바람직하고, 제 2 유전체층 제막 시의 출력 밀도는 0.5~8W/㎝2가 바람직하며, 제 3 유전체층 제막 시의 출력 밀도는 0.2~10W/㎝2가 바람직하다.
각 유전체층의 제막 개시 전에, 타깃 표면에 부착되어 있는 산화막이나 수분 등을 제거할 목적으로, 프리 스퍼터링(pre-sputtering)이 행해져도 무방하다. 프리 스퍼터링을 행함으로써, 오염된 타깃 입자의 기재에 대한 부착이 억제된다. 특히, 본 발명에 있어서는, 제 3 유전체층인 실리콘 산화물층의 제막 전에 프리 스퍼터링이 행해지는 것이 바람직하다. 특히 제 3 유전체층의 제막 전에 프리 스퍼터링이 행해짐에 따라, 막질이 개선되는 것에 더하여, 투명 전극층(4)이 패터닝되었을 때의 주름의 발생이 억제되는 경향이 있다. 주름의 발생이 억제되기 위해서는, 제 3 유전체층 막 형성 전의 프리 스퍼터링은, 제 3 유전체층의 막 형성 조건보다 불활성 가스의 유량이 큰 조건, 혹은 고압력의 조건 하에서 행해지는 것이 바람직하다.
또, 각 유전체층의 제막 개시 전에, 기재(基材)를 봄바드먼트(bombardment) 공정에 제공할 수도 있다. 봄바드먼트 공정에 있어서는, SUS 타깃 등을 이용하여, 아르곤 등의 불활성 가스를 주성분으로 하는 가스 공급 하에서 방전을 행하여, 플라즈마를 발생시킨다. 기재를 봄바드먼트 공정에 제공함으로써, 기재가 플라즈마에 노출되어, 기재 표면의 산화막이나 유기성분 등이 제거되기 때문에, 그 위에 제막되는 유전체층, 및 유전체층 위에 제막되는 투명 전극층의 막질을 향상시킬 수가 있다.
각 투명 유전체층의 제막 압력은 적당하게 설정될 수 있다. 도 1에 나타내는 바와 같이, 3층의 투명 유전체층(21, 22, 23)이 형성될 경우, 투명 전극층의 바로 아래에 형성되는 제 3 유전체층(23)은, 0.4 미만의 압력 하에서, 스퍼터링법에 의해 제막되는 것이 바람직하다. 제 3 유전체층의 제막 압력은, 0.35㎩ 이하가 보다 바람직하며, 0.25㎩ 이하가 더욱 바람직하다. 제 3 유전체층의 제막 압력을 낮게 함으로써, 투명 전극층 형성면측의 표면을 평활하게 하여, 산술 평균 조도(Ra)를 작게 할 수가 있다. 또한, 제 3 유전체층이 0.4㎩ 미만의 저압으로 제막됨으로써, 그 위에 제막되는 투명 전극층이, 저굴절률화, 저저항화되기 쉬워진다.
제 3 유전체층이 저압 조건으로 제막된 경우에는, 그 위에 형성되는 투명 전극층이 에칭 등에 의해 패터닝되었을 때의 패턴 주름의 발생이 억제되는 경향이 있다. 제 3 유전체층의 제막 조건을 조정함으로써 투명 전극층의 패턴 주름이 억제되는 이유는 확실하지 않지만, 기초(下地)층인 제 3 유전체층의 결정성이나 표면 형상, 표면성 등이, 투명 전극층의 막 성장에 영향을 미치는 것이 한 요인으로서 생각된다. 예컨대, 제 3 유전체층의 물성이, 투명 전극층을 구성하는 ITO 막의 결정성이나 막 내 잔류 응력 등에 영향을 미쳐, 전극층 형성부와 전극층 비형성부의 계면 응력의 불균형이 해소되는 것 등이, 패턴 주름의 억제에 기여하고 있다고 추정된다.
또한, 도 1에 나타내는 바와 같이 3층의 투명 유전체층(21, 22, 23)이 형성되는 경우, 제 1 유전체층(21)도, 0.4 미만의 압력하에서, 스퍼터링법에 의해 제막되는 것이 바람직하다. 제 1 유전체층의 제막 압력은, 0.35㎩ 이하가 보다 바람직하며, 0.25㎩ 이하가 더욱 바람직하다. 제 3 유전체층의 제막 압력을 낮게 하는 것에 더하여, 제 1 유전체층의 제막 압력도 낮게 함으로써, 패턴 주름의 발생이 억제되는 경향이 있다. 제 1 유전체층의 제막 조건을 조정함으로써 투명 전극층의 패턴 주름이 억제되는 이유는 확실하지 않지만, 제 1 유전체층의 결정성이나 표면 형상, 표면성 등이, 제 2 유전체층을 통해, 제 3 유전체층 및 투명 전극층의 막 성장에 영향을 미치는 것이 한 요인으로서 생각된다.
투명 전극층(4)의 형성방법으로서는, 투명 필름 기재(10) 상에, 비정질의 ITO를 주성분으로 하는 비정질 투명 전극층이 형성된 후, 가열에 의해 ITO가 결정화되는 방법이 바람직하다. 투명 필름 기재(10) 위에 대한 비정질 투명 전극층의 형성방법으로서는, 스퍼터링법이 바람직하다. 스퍼터링 전원으로서는, DC, RF, MF 전원 등이 사용가능하다. 그 중에서도, 본 발명에 있어서는, 생산성 및 저저항화의 관점에서, MF 전원이 적합하게 이용된다.
투명 전극층(4)이 스퍼터링법에 의해 제막되는 경우, 타깃으로서는 금속, 금속 산화물 등이 이용된다. 제막에 이용되는 도입 가스로서는, 아르곤 등의 불활성 가스를 주성분으로 하는 것이 바람직하다. 여기서, 「불활성 가스를 주성분으로 한다」란, 사용하는 가스 중, 아르곤 등의 불활성 가스를 50% 이상 포함하는 것을 의미한다. 도입 가스는, 아르곤 등의 불활성 가스 단독이어도 되며, 2종류 이상의 혼합 가스여도 된다. 그 중에서도, 아르곤과 산소의 혼합 가스가 바람직하다. 아르곤과 산소의 혼합 가스는, 산소를 0.2~5체적% 포함하는 것이 바람직하며, 1.0~4체적% 포함하는 것이 보다 바람직하다. 상기 체적의 산소를 공급함으로써, 투명 전극층의 투명성 및 도전성을 향상시킬 수가 있다. 또한, 아르곤과 산소의 혼합 가스에는, 본 발명의 기능을 저해하지 않는 한에 있어서, 그 이외의 가스가 포함되어 있어도 된다. 투명 전극층의 제막 전에는, 타깃의 프리 스퍼터링이나 기재의 봄바드먼트가 행해져도 무방하다.
저저항이면서 고투명의 투명 전극층(4)을 얻기 위해서는, 스퍼터링 제막 시의 타깃 표면의 자속 밀도는 30mT 이상이 바람직하고, 35mT 이상이 보다 바람직하며, 40mT 이상이 더욱 바람직하다. 일반적으로, 방전을 양호하게 발생시켜 타깃의 이용 효율을 높이기 위하여, ITO의 제막은 10~20mT 정도의 저자기장에서 행해진다. 이에 대하여, 투명 전극층 제막시의 자속 밀도를 높임으로써, 투명 전극층의 결정 입경의 평균값 및 변동 계수를 크게 할 수 있어, 저저항의 ITO 투명 전극층이 얻어지기가 용이해진다.
제막시의 자속 밀도를 높임으로써, 결정 입경의 평균값이나 변동 계수가 커지는 이유는 확실하지는 않지만, 결정 성장의 중심이 되는 결정핵이 공간적·시간적으로 무작위로(random) 발생되기 쉬워지게 된 것이라 생각된다. 이러한 결정핵의 생성이나 성장은, 자속 밀도가 높아짐에 따라 전원 전압이 낮아지기 때문에, 필름 기재에 도달하는 스퍼터링 입자의 에너지가 낮은 것과 연관되어 있다고 추정된다. 예컨대, 스퍼터링 입자의 에너지가 낮기 때문에, 기판 위에서의 마이그레이션(migration)이나 스퍼터링 입자의 확산이 억제되며, 결정핵이 무작위로 발생하여, 결정 알갱이의 평균 입경 및 변동 계수가 커지는 것으로 생각된다. 또한, 기재 표면의 투명 유전체층 위에 제막이 행해진 경우에만, 자속 밀도를 높임에 따른 결정 알갱이의 평균 입경 및 변동 계수의 증대가 관찰되기 때문에, 기판의 표면 상태가 스퍼터링 입자의 확산 용이성에 영향을 미치고 있을 가능성도 고려된다.
또, 스퍼터링 제막시의 타깃 표면의 자속 밀도를 높임으로써, 투명 전극층의 투명성(투과율)을 높일 수가 있다. 투명 전극층의 투명성이 높아짐에 따라, 투명 전극층이 패터닝된 경우의, 전극층 형성부와 전극층 비형성부간의 투과율 차, 반사율 차나 색차 등을 작게 할 수 있기 때문에, 패턴이 시인되기 어려운 투명 전극 부착 기판을 얻을 수가 있다.
또한, 도 1에 나타내는 바와 같이, 제 1 유전체층(21), 제 2 유전체층(22) 및 제 3 유전체층(23)의 3층으로 이루어지는 유전체층 위에 투명 전극층(4)이 형성되는 경우, 스퍼터링 제막시의 타깃 표면의 자속 밀도를 높임으로써, 투명 전극층이 패터닝되었을 때의 패턴 주름이 억제되는 경향이 있다.
자속 밀도의 상한은 특별히 한정되지 않지만, 자속 밀도를 과도하게 높여도, 투명 전극층의 패턴 시인의 억제나 저항률 저하의 효과는 포화되는 경향이 있다. 한편으로, 자속 밀도의 상승에 수반하여 스퍼터링 제막의 효율이 저하되는 경향이 있다. 이 때문에, 제막 효율의 관점에서는, 스퍼터링 제막시의 타깃 표면의 자속 밀도는, 100mT 미만이 바람직하고, 90mT 미만이 보다 바람직하며, 80mT 미만이 더욱 바람직하다.
스퍼터링 제막시의 전원 전압은, MF 전원이 이용되는 경우, 100V~500V가 바람직하고, 150V~450V가 보다 바람직하며, 200V~400V가 더욱 바람직하다. DC 전원이 이용되는 경우의 전원 전압은, 50V~250V가 바람직하고, 75V~225V가 보다 바람직하며, 100V~200V가 더욱 바람직하다.
투명 전극층이 스퍼터링법에 의해 제막될 때의 기판 온도는, 투명 필름(1)이 내열성을 갖는 범위이면 된다. 기판 온도는, 예컨대, -35℃~35℃가 바람직하고, -30℃~30℃가 보다 바람직하며, -25℃~25℃가 더욱 바람직하다. 기판 온도를 35℃ 이하로 함으로써, 투명 필름으로부터의 수분이나 유기물질(예컨대 올리고머 성분)의 휘발 등이 억제되며, ITO의 결정화가 일어나기 쉬워지는 동시에, 저저항화가 가능해진다. 또, 기판 온도를 -35℃ 이상으로 함으로써, 투명 전극층의 투과율의 저하나, 투명 필름 기재의 취화(脆化)를 억제할 수가 있다.
투명 전극층을 저굴절률 및 저저항의 ITO 막으로 하기 위해서는, 제막 후에 가열 처리를 행하는 것이 바람직하다. 가열 처리에 의해 ITO의 결정화가 진행되며, 투명 전극층이 저굴절률화, 저저항화되는 동시에, 투과율이 증가하는 경향이 있다. 투명 전극층의 가열 처리는, 예컨대, 120℃~150℃의 오븐 중에서, 30~60분간 행해진다. 혹은 보다 저온(예컨대 50℃~120℃ 정도)에서, 1일~3일간 등, 비교적 저온에서 장시간 가열되어도 된다.
투명 전극층의 가열 처리는, 투명 전극층의 패터닝 전, 패터닝 후 중 어느 때에 행해도 된다. 또한, 투명 전극층의 가열 처리는, 라우팅 배선(routed wiring) 형성 시의 가열 처리 등의 터치 패널 형성을 위한 가열 어닐링 처리를 겸하는 것이어도 된다. 또한, 투명 도전층의 가열 처리가 행해지는 경우, 가열 처리 후의 투명 도전층의 굴절률(n4)이 상기 범위가 되는 것이 바람직하다. 이 경우, 가열 처리 전의 투명 도전층의 굴절률은 1.88을 초과해도 된다.
본 발명의 투명 전극 부착 기판이, 전극층 형성부(4a)와 전극층 비형성부(4b)로 패터닝될 경우, 패터닝은, 예컨대 투명 전극층이 형성된 후, 면 내의 일부에 있어서 투명 전극층이 에칭 등에 의해 제거됨에 따라 행해진다.
투명 전극층의 에칭 방법으로서는, 웨트 프로세스(wet process) 및 드라이 프로세스(dry process) 중 어느 것이어도 되지만, 투명 전극층(4)만이 선택적으로 제거되기 쉽다는 관점에서, 웨트 프로세스가 적합하다. 본 발명에 있어서는, 투과광의 색차 및 반사광의 색차가 작아지도록 각 투명 유전체층의 막 두께가 조정되어 있기 때문에, 투명 전극층(4)의 패터닝시에 있어서는, 투명 유전체층이 제거되지 않고 투명 전극층(4)만이 선택적으로 제거되는 것이 바람직하다.
웨트 프로세스로서는, 포토리소그래피법이 바람직하다. 포토리소그래피에 사용되는 포토레지스트, 현상액 및 린스제로서는, 투명 전극층(4)을 침범하는 일 없이, 소정의 패턴을 형성할 수 있는 것을 임의로 선택할 수 있다. 에칭액으로서는, 투명 전극층(4)을 제거할 수 있으며, 또한 제 3 유전체층의 실리콘 산화물을 침범하지 않는 것이 바람직하게 이용된다.
본 발명의 투명 전극 부착 기판은, 패턴 주름의 발생이 억제되는 동시에, 전극층 형성부와 전극층 비형성부의 투과광 색차 및 반사광 색차가 작기 때문에, 패턴의 시인이 억제된다. 전극층 형성부와 전극층 비형성부의 투과광의 색차는, 0.8 이하가 바람직하고, 0.4 이하가 보다 바람직하고, 0.3 이하가 더욱 바람직하며, 0.2 이하가 특히 바람직하다. 전극층 형성부와 전극층 비형성부의 반사광의 색차는, 2.4 이하가 바람직하고, 1.9 이하가 보다 바람직하고, 1.6 이하가 더욱 바람직하며, 1.4 이하가 특히 바람직하다.
터치 패널 형성 시의 화면의 색미(色味)를 양호하게 하는 관점에서, 본 발명의 투명 전극 부착 기판은, 전극층 형성부의 투과광의 b*가, -2~1의 청색~무색인 것이 바람직하며, -1~0.5인 것이 보다 바람직하다.
여기서, 색미란, JIS Z8730에 의해 규정되는 값으로, CIE 명도(L*)와 색좌표(a* 및 b*)로 나타낼 수가 있다. a*축은 녹색~적색을 나타내며, 마이너스는 녹색, 플러스는 적색이 된다. b*축은 청색~황색을 나타내며, 마이너스는 청색, 플러스는 황색이 된다. 또한, 2개의 광의 색미의 차이는, 하기 식으로 나타내는 색차(△E)에 의해 평가할 수가 있다.
△E={(△L*)2＋(△a*)2＋△b*)2}1/2
본 발명의 투명 전극 부착 기판은, 전극층 형성부에서의 기판의 투과율이 87% 이상인 것이 바람직하고, 88% 이상인 것이 보다 바람직하다. 투명 전극 부착 기판의 투과율이 상기 범위이면, 터치패널에 실장(實裝)되었을 때의 화면의 시인성을 양호하게 할 수 있다. 여기서, 본 명세서에 있어서, 「투과율」은, JIS K7361에 준하여 측정되는 전(全) 광선 투과율로서, 헤이즈 미터를 이용하여 측정할 수 있다.
본 발명의 투명 전극 부착 기판은, 터치 패널용의 투명 전극으로서 바람직하게 이용된다. 그 중에서도, 패턴이 시인되기 어렵고, 투명 전극층이 저저항이기 때문에, 정전 용량 방식 터치 패널에 바람직하게 이용된다.
터치 패널의 형성에 있어서는, 상기 투명 전극 부착 기판 위에, 도전성 잉크나 페이스트가 도포되며, 열처리됨으로써, 라우팅 회로용 배선으로서의 집전극(集電極)이 형성된다. 열처리의 방법은 특별히 한정되지 않으며, 오븐이나 IR 히터 등에 의한 가열 방법을 들 수 있다. 열처리의 온도·시간은, 도전성 페이스트가 투명 전극에 부착되는 온도·시간을 고려하여 적당하게 설정된다. 예컨대, 오븐에 의한 가열이면 120~150℃에서 30~60분, IR 히터에 의한 가열이면 150℃에서 5분 등의 예를 들 수 있다. 또한, 라우팅 회로용 배선의 형성 방법은, 상기로 한정되지 않으며, 드라이 코팅법에 의해 형성되어도 된다. 또한, 포토리소그래피에 의해 라우팅 회로용 배선이 형성됨으로써, 배선의 세선화(細線化)가 가능하다.
실시예
이하에, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들 예로 한정되는 것은 아니다.
[평가방법]
각 투명 유전체층 및 투명 전극층의 굴절률은, 분광 엘립소메트리 측정을 행하여, cauchy 모델 및 tauc-lorentz 모델로 피팅(fitting)함으로써, 파장 550㎚의 광에 대한 값을 구하였다. 또한, 측정시에는, 하드 코트층에 의한 간섭의 영향을 배제하기 위해, 투명 도전층 비형성면측 표면이 연마 처리된 시료가 이용되었다. 피팅시에 있어서, 각 투명 유전체층 및 투명 전극층의 막 두께는, 투명 전극 부착 기판의 단면의 투과형 전자 현미경(TEM) 관찰에 의해 구한 값을 사용하였다. 각 투명 유전체층 및 투명 도전층의 굴절률, 소쇠(消衰) 계수 및 막 두께의 측정값을 이용한 시뮬레이션에 의해 산출된 투과율 및 반사율이, 분광 광도계에 의한 측정값과 일치하는 것을 확인하여, 상기 피팅의 정확도(確度)를 확인하였다.
투명 전극층의 표면 저항은 저저항률계 로레스타(Loresta) GP(MCP-T710, 미츠비시가가쿠사 제품)를 이용하여 4탐침 압접(壓接) 측정에 의해 측정하였다. 투명 도전층의 저항률은, 상기 표면 저항의 값과 막 두께의 곱에 의해 산출하였다. 투명 전극 부착 기판의 전극층 형성부의 투과율(전 광선 투과율)은 헤이즈 미터(NDH5000, 닛폰덴쇼쿠사 제조)를 이용하여, JIS K7361에 준하여 측정하였다. 또, b*는 분광 측색계(CM-3600d, 코니카미놀타사 제조)를 이용하여, JIS Z8730에 준하여 측정하였다.
투명 전극 부착 기판의 패턴 주름의 유무는 눈으로 보고 판정하였다. 투명 전극층의 패턴 형성 방향과 직관식(直管式) 형광등의 반사광이 대략 직교하도록 배치된 상태에서, 형광등으로부터의 반사광을 관찰하여, 형광등의 반사 이미지가 직선형상으로 보이는 것(평점 = 5 : 주름 없음)부터 반사 이미지가 현저하게 왜곡되어 보이는 것(평점 = 1 : 주름 있음)까지의 5단계로 평가를 행하였다.
투명 전극 부착 기판의 투과광의 패턴 시인성은, 암실(暗室)에서 라이트 박스 위에 정치(靜置)된 투명 전극 부착 기판을 관찰하여 눈으로 보고 평가하였다. 투명 전극 부착 기판의 반사광의 패턴 시인성은, 형광등 하에서 투명 전극 부착 기판으로부터의 반사광을 관찰하여 눈으로 보고 평가하였다. 투과광 및 반사광의 각각에 대하여, 패턴의 유무(전극층 형성부의 착색)가 판별 불가능한 것(평점 = 5 : 착색 없음)부터, 패턴의 유무가 확실하게 확인되는 것(평점 1)까지의 5단계로 평가를 행하였다.
투명 유전체층 표면의 표면 형상은, 5㎜평방(square)으로 잘라낸 시료를 이용하여, 주사 프로브 현미경(Pacific Nanotechnology사 제품 Nano-R)에 의해 측정을 행하였다. 산술 평균 조도(Ra)는, 비접촉 모드(noncontact mode)에 의해 0.7㎛의 범위에서 측정된 표면 형상(조도 곡선)에 근거하여, JIS B0601:2001(ISO1302:2002)에 준거하여 산출하였다.
투명 전극층의 캐리어 밀도의 측정은, van der pauw법에 의해 행하였다. 시료를 사방 1㎝로 잘라내고, 그 4개 모서리에 금속 인듐을 전극으로서 융착하였다. 자력(磁力) 3500 가우스로, 기판의 대각(對角)방향으로 1mA의 전류를 흘렸을 때의 전위차를 바탕으로 홀 이동도를 측정하여, 캐리어 밀도를 산출하였다.
투명 전극층의 결정의 평균 입경 및 결정 입경의 변동 계수는, 주사 투과 전자 현미경(STEM)에 의한 투명 전극층의 평면 관찰 사진에 기초하여 산출하였다(도 2, 도 3 참조). 이온 밀링기(톱콘 테크노 하우스 제품 PIPS TH)를 사용하여, 가속 전압 2.0㎸의 아르곤 이온 밀링에 의해 관찰 시료를 제작하고, STEM(히타치 제품 HD-2700)을 사용하여, 가속 전압 200㎸, 50,000배의 배율로 평면 관찰을 행하였다.
[실시예 1]
우레탄계 수지로 이루어진 하드 코트층(굴절률 1.53)이 양면에 형성된 두께 188㎛의 2축 연신(延伸) PET 필름의 일방의 면 위에, 롤·투·롤 방식의 권취식(wind-up type) 스퍼터링 장치를 이용하여, 실리콘 산화물(SiOx층)로 이루어지는 중(中)굴절률 투명 유전체층(제 1 유전체층), 산화 니오브로 이루어지는 고굴절률 투명 유전체층(제 2 유전체층), 및 실리콘 산화물(SiO2)로 이루어지는 저굴절률 유전체층(제 3 유전체층)이 순서대로 형성되었다.
우선, B-Si를 타깃으로서 이용하여, 산소/아르곤(20sccm/400sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.2㎩, 기판 온도 -20℃, 출력 밀도 1.4W/㎝2의 조건에서, 스퍼터링을 행하였다. 얻어진 SiOy층은, 막 두께가 5㎚, 굴절률이 1.65이었다.
이 SiOx층 위에, 고굴절률 투명 유전체층이 형성되었다. 니오브(Nb)를 타깃으로서 이용하여, 산소/아르곤(160sccm/1600sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.87㎩, 기판 온도 -20℃, 출력 밀도 8.1W/㎝2의 조건에서 스퍼터링을 행하였다. 얻어진 산화 니오브(Nb2O5) 층은, 막 두께가 7㎚, 굴절률이 2.18이었다.
상기 산화 니오브층 위에, 저굴절률 투명 유전체층이 형성되었다. B-Si를 타깃으로서 이용하여, 산소/아르곤(190sccm/400sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.2㎩, 기판 온도 -20℃, 출력 밀도 10.2W/㎝2의 조건에서 스퍼터링을 행하였다. 얻어진 SiOx층(x=2)은, 막 두께가 50㎚, 굴절률이 1.47이고, 표면의 산술 평균 조도(Ra)는 0.5㎚였다.
상기 투명 필름 기재의 투명 유전체층 위에, MF 전원을 구비하는 롤·투·롤 방식의 권취식 스퍼터링 장치를 이용하여, 비정질 ITO 투명 전극층이 형성되었다. 스퍼터링 제막은, 인듐·주석 복합 산화물(산화 주석 함유량 5중량%)을 타깃으로서 이용하여, 산소/아르곤(2sccm/1000sccm) 혼합 가스를 장치 내에 도입하면서, 장치 내 압력 0.4㎩, 기판 온도 -20℃, 출력 밀도 5.2W/㎝2의 조건에서 행하였다. 얻어진 투명 전극층은, 막 두께가 25㎚이었다. 스퍼터링 제막 전에, 타깃 표면에 자속 밀도계를 접촉시킴으로써, 타깃 표면의 자속 밀도를 측정하였더니, 46mT였다. 또한, 스퍼터링 제막시의 MF 전원의 전압은, 357V였다.
그 후, 포토리소그래피에 의한 투명 전극층의 패터닝이 행해졌다. 우선 투명 전극층 위에, 포토레지스트(제품명: TSMR-8900(도쿄오카고교 제품))가 스핀 코트에 의해 약 2㎛ 정도의 막 두께로 도포된 후, 90℃의 오븐에서 프리베이크(pre-bake)되었다. 포토마스크를 통해, 40mJ의 자외광이 조사되었다. 그 후 110℃에서 포토레지스트층이 포스트베이크(post-bake)된 후, 현상액(제품명: NMD-W(도쿄오카고교 제품))을 이용하여 패터닝되었다. 또한, 에칭액(제품명: ITO02(칸토가가쿠 제품))을 이용하여 투명 전극층이 에칭되었다. 마지막으로, 린스액(제품명: 104(도쿄오카고교 제품))을 이용하여 남은 포토레지스트가 제거되었다.
그 후, 150℃의 오븐 내에서 60분의 열처리를 행하였다. 열처리 후의 ITO층의 굴절률은 1.85였다. 또한, 전극층 형성부의 투과율은, 88.6%였다.
[실시예 2~9 및 비교예 1~3)
제 2 유전체층의 막 두께(d2) 및 제 3 유전체층의 막 두께(d3) 및 투명 전극층의 막 두께가 표 1에 나타낸 바와 같이 변경되었다. 그 이외에는, 실시예 1과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순서대로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
비교예 2의 투명 전극 부착 기판의 전극층 형성부의 투과율은, 88.2%였다. 실시예 2, 실시예 4, 실시예 5 및 실시예 8의 투명 전극 부착 기판의 전극층 형성부의 투과율은, 각각 89.1%, 89.4%, 88.4% 및 88.8%였다.
[실시예 10]
스퍼터링 장치에 장착하는 영구자석을 변경함으로써, 투명 전극층을 제막할 때의 자속 밀도가 16mT로 조정되었다. 스퍼터링 제막시의 MF 전원의 전압은, 511V였다. 그 이외는 상기 실시예 1과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
[실시예 11]
투명 전극층 제막시의 타깃으로서, 주석 산화물 함량 10중량%의 타깃이 이용된 것 이외에는, 실시예 10과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
[실시예 12]
투명 전극층이 30㎚의 막 두께로 형성된 것 이외는, 실시예 10과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
[비교예 4]
투명 전극층 제막시의 타깃으로서, 주석 산화물 함량 3중량%의 타깃이 이용된 것 이외에는, 실시예 10과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다. 비교예 4의 투명 전극 부착 기판의 전극층 형성부의 투과율은, 87.2%였다.
[실시예 13 및 비교예 5~8]
제막시의 아르곤 및 산소의 도입량을 조정함으로써, 제 1 유전체층 및 제 3 유전체층 제막시의 장치 내 압력이 표 1에 나타내는 바와 같이 변경되었다. 그 이외에는, 실시예 10과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
실시예 10(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.2㎩), 실시예 13(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.3㎩), 비교예 5(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.5㎩) 및 비교예 6(제 1 유전체층 및 제 3 유전체층의 제막 압력: 0.8㎩)에 있어서, 제 3 유전체층의 산술 평균 조도는, 각각 0.5㎚, 0.7㎚, 1.3㎚ 및 4.5㎚였다. 실시예 10, 13, 비교예 5 및 비교예 6의 대비로부터, 제 3 유전체층의 제막 압력이 낮을수록, 표면이 평활해지는 것을 알 수 있다.
[실시예 14]
제 1 유전체층 제막시의 도입가스 중의 산소의 상대 비율을 감소시켜 스퍼터링이 행해졌다. 얻어진 SiOx층은, 막 두께가 5㎚, 굴절률이 1.75였다. 그 이외에는, 실시예 10과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
[비교예 9]
제 1 유전체층이 30㎚의 막 두께로 형성된 것 이외에는, 실시예 14와 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
[실시예 15]
스퍼터링 장치에 장착하는 영구자석을 변경함으로써, 투명 전극층을 제막할 때의 자속 밀도가 76mT로 조정되었다. 스퍼터링 제막시의 MF 전원의 전압은, 306V였다. 그 이외에는 상기 실시예 8과 마찬가지로 하여, 제 1 유전체층, 제 2 유전체층, 제 3 유전체층 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다. 실시예 15의 투명 전극 부착 기판의 전극층 형성부의 투과율은, 89.4%였다.
[비교예 10]
2축 연신(延伸) PET 필름의 일방의 면 위에, 중(中)굴절률 투명 유전체층(제 1 유전체층)을 형성하지 않고, 산화 니오브로 이루어지는 고굴절률 투명 유전체층(제 2 유전체층)이 직접 형성되었고, 그 위에, 실시예 10과 마찬가지로 하여, 실리콘 산화물(SiO2)로 이루어지는 저굴절률 유전체층(제 3 유전체층) 및 투명 전극층이 순차적으로 형성된 후, 투명 전극층의 패터닝 및 열처리가 행해졌다.
상기 각 실시예 및 비교예에 있어서의 각 층의 굴절률, 막 두께 및 제막 조건, 투명 전극층의 저항률 및 시트 저항, 그리고 투명 전극 부착 기판의 눈으로 본 평가 결과를 표 1에 나타낸다. 또한, 어떠한 실시예 및 비교예에 있어서도, 제 2 유전체층의 굴절률은 2.18이며, 제 3 유전체층의 굴절률은, 1.47이었다.
Figure 112014115337177-pct00001
표 1에 의하면, 본 발명의 실시예의 투명 전극 부착 기판은, 패턴 주름의 발생이 억제되는 동시에, 전극층 형성부와 전극층 비형성부간의 투과광 및 반사광의 색차가 작기 때문에, 투명 전극층의 패턴이 시인되기 어려움을 알 수 있다.
실시예 1~4 및 비교예 1, 2를 대비하면, 제 2 유전체층의 두께가 소정 범위 내인 경우에, 투과광 및 반사광의 색차가 저감되어, 투명 전극층의 패턴이 시인되기 어려워짐을 알 수 있다.
제 3 유전체층의 막 두께가 작은 비교예 3에서는, 투과광 및 반사광의 양자에 있어서, 전극층 형성부와 비형성부간의 색차가 커서, 패턴이 시인되었다. 한편, 제 3 유전체층의 막 두께가 60㎚인 실시예 8 및 제 3 유전체층의 막 두께가 65㎚인 실시예 9에서는, 주름의 발생이 더욱 억제되어, 패턴이 시인되기 어려운 투명 전극 부착 기판이 얻어졌다. 이러한 결과로부터, 투명 전극층의 바로 아래에 존재하는 제 3 유전체층의 막 두께를 크게 함으로써, 패턴 주름이 억제되는 경향이 있다고 할 수 있다.
실시예 9~11 및 비교예 4를 대비하면, ITO 중의 산화 주석의 함유량이 큰 경우는, 투명 전극층이 저저항화·저굴절률화되어, 패턴 주름의 발생이 억제되어 있음을 알 수 있다. 이러한 결과로부터, 패턴 주름의 발생을 억제하기 위해서는, ITO 중의 산화 주석 함유량은 4% 이상이 바람직하다고 할 수 있다.
실시예 10, 13 및 비교예 5~8을 대비하면, 제 3 유전체층의 제막 압력을 낮게 함으로써, 제 3 유전체층의 표면이 평활하게 되어, 그 위에 형성되는 투명 전극층이 저저항화·저굴절률화되는 동시에, 패턴 주름의 발생이 억제되는 경향이 있음을 알 수 있다.
또한, 비교예 5와 비교예 7을 대비하면, 양자는 제 1 유전체층의 제막 압력만이 상이하며, 제 3 유전체층의 제막 조건 및 투명 전극층의 제막 조건은 동일하다. 비교예 5의 투명 전극층은, 비교예 7의 투명 전극층에 비해 저저항이면서 저굴절률이며, 패턴 주름의 발생이 억제되어 있다. 또, 실시예 13과 비교예 8의 대비에서도 같은 경향이 관찰된다. 이러한 결과로부터, 제 3 유전체층뿐만 아니라, 제 1 유전체층도, 투명 전극층의 저저항화 및 패턴 주름의 억제에 기여하고 있다고 생각된다.
제 1 유전체층이 형성되지 않고, 기판 위에 직접 제 2 유전체층이 형성된 비교예 10에서는, 전극층 형성부와 전극층 비형성부간의 색차는 작지만, 투명 전극층의 패턴을 따른 주름이 크기 때문에, 패턴이 시인되기 쉽게 되어 있었다.
제 1 유전체층의 막 두께가 30㎚인 비교예 9에서는, 주름의 발생은 억제되어 있었으나, 전극층 형성부와 비형성부간의 투과광 및 반사광의 색차가 커, 패턴이 시인되었다.
실시예 1과 실시예 10의 대비에 따르면, 투명 전극층 제막시의 자속 밀도를 높임으로써, 투명 전극층이 저저항화되는 동시에, 패턴 주름의 발생이 억제되는 경향이 관찰되었다.
[참고예 1~8]
투명 전극층 제막시의 자속 밀도와 막 특성의 관계에 대해 더욱 검토하기 위하여, 이하의 참고예 1~8에서는, 유전체층의 구성 및 투명 전극층 제막시의 자속 밀도를 변경하여, 투명 전극 부착 기판이 제조되었다.
참고예 1에서는, 2축 연신 PET 필름의 일방의 면 위에, 산화 니오브로 이루어지는 고굴절률 투명 유전체층(제 2 유전체층)이 직접 형성되고, 그 위에, 투명 전극층이 형성되었다. 참고예 2~5에서는, 2축 연신 PET 필름의 일방의 면 위에, SiO2로 이루어지는 저굴절률 투명 유전체층(제 3 유전체층)이 직접 형성되고, 그 위에, 투명 전극층이 형성되었다. 또한, 참고예 5에서는, 투명 전극층 제막시에, 산화 주석 함유량이 10중량%인 타깃이 이용되었다. 참고예 6~8에서는, 2축 연신 PET 필름의 일방의 면 위에, 유전체층이 형성되지 않고, 투명 전극층이 직접 형성되었다.
참고예 1~8에 있어서도, 상기 각 실시예 및 비교예와 마찬가지로, 투명 전극층의 패터닝 및 열 처리가 행해졌다. 또한, 투명 전극 중의 산화 주석 함유량이 10중량%인 참고예 5에서는, 열처리 후도 투명 전극층이 결정화되어 있지 않았다.
상기 참고예 1~8의 투명 전극 부착 기판의 각 층의 굴절률, 막 두께 및 제막 조건과, 투명 전극층의 저항률, 시트 저항, 결정의 평균 입경, 및 결정 입경의 변동 계수를 표 2에 나타낸다. 또, 각 투명 전극 부착 기판의 패턴 주름의 평가 결과와, 전극층 형성부(비에칭부)의 투과율 및 b*를 표 2에 나타낸다. 표 2에서는, 실시예 1, 8 및 15의 투명 전극 부착 기판의 평가결과에 대해서도 함께 제시되어 있다. 또, 참고예 2 및 참고예 3의 투명 전극층의 현미경 관찰 사진을 각각 도 2 및 도 3에 나타낸다.
Figure 112014115337177-pct00002
실시예 8과 실시예 15의 대비 및 참고예 2~4의 대비에 의하면, 실리콘 산화물로 이루어지는 유전체층 위에 ITO 투명 전극층이 제막될 때의 자속 밀도를 높임으로써, 패턴 주름의 발생이 억제되는 동시에, 고투과율, 저(低) b*의 투명 전극층이 얻어진다. 특히, 제 3 유전체층의 막 두께가 60㎚인 실시예 8 및 실시예 15에서는, 투명 전극층 제막시의 자속 밀도를 높임으로써, 투과광 및 반사광의 양방에 있어서, 전극층 형성부와 전극층 비형성부간의 색차가 저감되어, 투명 전극층의 패턴이 시인되기 어려운 투명 전극 부착 기판이 얻어진다.
또, 표 2의 결과로부터, 제막시의 자속 밀도를 높임으로써, 투명 전극층이 저저항화되는 경향이 있어, 3.7×10-4Ω·㎝ 이하인 저저항률 투명 전극층이 얻어짐을 알 수 있다.
참고예 2와 참고예 3의 대비에 따르면, 제막시의 자속 밀도를 높임으로써, 투명 전극층에 있어서의 결정의 평균 입경이 커지는 동시에, 평균 입경의 변동 계수가 커져 있으며, 이러한 결정 특성이, 투명 전극층의 저저항화에 기여하고 있는 것으로 생각된다. 참고예 4에서는, 자속 밀도가 76mT까지 높아짐에 따라, 참고예 3에 비해 평균 결정 입경이 커져 있다. 그러나, 변동 계수에는 큰 차이가 보이지 않으며, 저항률도 참고예 3과 참고예 4에서는 거의 같았다. 이러한 점에서, 저저항률화에는, 결정 알갱이의 평균 입경뿐만 아니라, 변동 계수도 기여하고 있는 것으로 생각된다.
투명 유전체층이 형성되어 있지 않은 참고예 6~8에서는, 자속 밀도를 높여도 결정 입경의 증대나, 결정 입경의 변동 계수의 증대가 보이지 않고, 저항률의 저하도 보이지 않았다. 또, 참고예 6~8에서는, 투명 전극층 제막시의 자속 밀도를 높여도, 패턴 주름의 저감은 보이지 않았다.
한편, 투명 필름 위에 직접 투명 전극층이 제막된 참고예 6~8에서는, 투명 전극층 제막시의 자속 밀도를 증대시켜도, 투명 전극층의 결정 입경에 유의(有意)적인 차이는 보이지 않고, 패턴 주름의 억제나 저저항화도 보이지 않았다.
이상의 결과로부터, 투명 필름 기재의 유전체층 위에 소정의 자속 밀도로 ITO 막이 제막된 경우에, 가열 결정화 후의 ITO 막의 입경 및 입경의 변동 계수가 증대되며, 투명 전극층이 저저항화되는 동시에, 패턴 주름의 발생이 억제되는 경향이 보인다. 즉, 유전체층이 3층 구성인 경우로 한정하지 않고, 산화물을 주성분으로 하는 투명 유전체층을 구비하는 투명 필름 기재 위에, 소정의 자속 밀도로 ITO 막이 형성됨에 따라, 투명 전극층이 저저항화되는 동시에, 투명 전극층의 패턴 주름이 저감되는 경향이 있다.
특히, 실시예 1, 8 및 15와 같이, 투명 유전체층이, 소정의 막 두께를 갖는 실리콘 산화물 중굴절률층(제 1 유전체층), 금속 산화물 고굴절률층(제 2 유전체층) 및 실리콘 산화물 저굴절률층(제 3 유전체층)의 3층으로 이루어지는 경우에는, 그 위에 소정의 자속 밀도로 투명 전극층이 제막됨으로써, 투명 전극층의 패턴 주름이 저감되는 것에 더하여, 전극층 형성부의 투과율이 증가하여, 전극층 형성부와 전극층 비형성부간의 반사광 색차 및 투과광 색차가 저감되기 때문에, 패턴 시인이 보다 억제되는 경향이 있다. 그 중에서도, 제 3 유전체층의 막 두께가 55㎚을 초과하는 경우에는, 패턴 시인의 억제효과가 현저하다.
1 : 투명 필름
2 : 투명 유전체층
21 : 제 1 유전체층
22 : 제 2 유전체층
23 : 제 3 유전체층
10 : 투명 필름 기재(基材)
4 : 투명 전극층
4a : 전극층 형성부(비에칭부)
4b : 전극층 비형성부(에칭부)
100 : 투명 전극 부착 기판

Claims (16)

  1. 투명 필름의 적어도 일방(一方)의 면에, 제1 유전체층; 제2 유전체층; 제3 유전체층; 및 전극층 형성부와 전극층 비형성부로 패터닝된 투명 전극층을 이 순서대로 갖는 투명 전극 부착 기판으로서,
    상기 제1 유전체층은, SiOx(x≥1.5)를 주(主)성분으로 하는 막 두께가 1㎚~25㎚인 실리콘 산화물층이며,
    상기 제2 유전체층은, Nb, Ta, Ti, Zr, Zn, 및 Hf로 이루어진 군(群)으로부터 선택되는 1 이상의 금속의 산화물을 주성분으로 하는, 막 두께가 5㎚ 이상, 10㎚ 미만인 금속 산화물층이며,
    상기 제3 유전체층은, SiOy(y＞x)를 주성분으로 하는, 막 두께가 35㎚~80㎚인 실리콘 산화물층이며,
    상기 투명 전극층은, 인듐·주석 복합 산화물을 주성분으로 하는, 막 두께가 20㎚~35㎚인 도전성 금속 산화물층이며,
    상기 제1 유전체층의 굴절률(n1), 상기 제2 유전체층의 굴절률(n2), 및 상기 제3 유전체층의 굴절률(n3)이, n3＜n1＜n2의 관계를 만족하며,
    상기 투명 전극층은, 저항률이 5.0×10-4Ω·㎝ 이하이고, 굴절률(n4)이 1.88 이하이며,
    투명 전극 부착 기판의 전극층 형성부에 있어서의 투과율이 87% 이상인, 투명 전극 부착 기판.
  2. 제1항에 있어서,
    상기 투명 전극층의 굴절률(n4)이, 상기 제1 유전체층의 굴절률(n1)보다 크고, 또한 상기 제2 유전체층의 굴절률(n2)보다 작은, 투명 전극 부착 기판.
  3. 제1항에 있어서,
    상기 투명 전극층은, 저항률이 3.7×10-4Ω·㎝ 이하인, 투명 전극 부착 기판.
  4. 제1항에 있어서,
    상기 투명 전극층에 있어서의 인듐·주석 복합 산화물의 평균 결정 입경이 110㎚~700㎚인, 투명 전극 부착 기판.
  5. 제4항에 있어서,
    상기 투명 전극층에 있어서의 인듐·주석 복합 산화물의 결정 입경의 변동 계수가 0.35 이상인, 투명 전극 부착 기판.
  6. 제1항에 있어서,
    상기 제3 유전체층의 투명 전극층측 계면의 산술 평균 조도(roughness)가 1㎚ 이하인, 투명 전극 부착 기판.
  7. 제1항에 있어서,
    상기 제2 유전체층이, Nb2O5를 주성분으로 하는 금속 산화물층인, 투명 전극 부착 기판.
  8. 제1항에 있어서,
    상기 투명 전극층의 캐리어 밀도가, 6.1×1020/㎤ 이상인, 투명 전극 부착 기판.
  9. 제1항에 있어서,
    상기 투명 전극층은, 산화 인듐과 산화 주석의 합계 100중량부에 대해, 산화 주석을 4중량부~14중량부 함유하는, 투명 전극 부착 기판.
  10. 제1항에 있어서,
    상기 제3 유전체층의 막 두께가, 막 두께 55㎚를 초과하고 80㎚ 이하인, 투명 전극 부착 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 투명 전극 부착 기판을 제조하는 방법으로서,
    투명 필름 위에, 제1 유전체층, 제2 유전체층, 제3 유전체층 및 투명 전극층이 이 순서대로 형성되고,
    상기 투명 전극층은, 스퍼터링법에 의해 비정질의 인듐·주석 복합 산화물을 주성분으로 하는 비정질 투명 전극층을 형성하는 비정질층 형성공정; 및 상기 비정질 투명 전극층을 결정화하여 결정질 투명 전극층을 얻는 결정화 공정에 의해 형성되며,
    상기 비정질층 형성공정에 있어서의 스퍼터링시의 타깃 표면의 자속 밀도가 30mT 이상인, 투명 전극 부착 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 제3 유전체층이, 0.4㎩ 미만의 압력하에서 스퍼터링법에 의해 제막되는, 투명 전극 부착 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 제1 유전체층이, 0.4㎩ 미만의 압력하에서 스퍼터링법에 의해 제막되는, 투명 전극 부착 기판의 제조 방법.
  14. 투명 필름 기재의 적어도 일방(一方)의 면에, 산화물을 주성분으로 하는 유전체층; 및 전극층 형성부와 전극층 비형성부로 패터닝된 투명 전극층을 이 순서대로 갖는 투명 전극 부착 기판으로서,
    상기 투명 전극층은, 인듐·주석 복합 산화물을 주성분으로 하는, 막 두께가 20㎚~35㎚인 도전성 금속 산화물층이며, 상기 투명 전극층의 저항률이 5.0×10-4Ω·㎝ 이하이고,
    상기 투명 전극층에 있어서의 상기 인듐·주석 복합 산화물은, 평균 결정 입경이 110㎚~700㎚이며, 또한 결정 입경의 변동 계수가 0.35 이상인, 투명 전극 부착 기판.
  15. 제1항 내지 제10항 중 어느 한 항에 기재된 투명 전극 부착 기판을 구비하는, 정전 용량 방식 터치 패널.
  16. 삭제
KR1020147033452A 2012-05-17 2013-01-29 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널 KR101964945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-113242 2012-05-17
JP2012113242 2012-05-17
PCT/JP2013/051831 WO2013172055A1 (ja) 2012-05-17 2013-01-29 透明電極付き基板およびその製造方法、ならびにタッチパネル

Publications (2)

Publication Number Publication Date
KR20150013638A KR20150013638A (ko) 2015-02-05
KR101964945B1 true KR101964945B1 (ko) 2019-04-02

Family

ID=49583481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147033452A KR101964945B1 (ko) 2012-05-17 2013-01-29 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널

Country Status (6)

Country Link
US (1) US9696751B2 (ko)
JP (1) JP6014128B2 (ko)
KR (1) KR101964945B1 (ko)
CN (1) CN104303240B (ko)
TW (1) TWI569191B (ko)
WO (1) WO2013172055A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531608A (zh) * 2013-09-27 2014-01-22 京东方科技集团股份有限公司 触控式有机发光二极管显示装置及其制作方法
JP6610262B2 (ja) * 2014-01-28 2019-11-27 コニカミノルタ株式会社 導電性パターン、導電性パターン付き基材、導電性パターン付き基材の製造方法、表面に導電性パターンを有する構造体及び該構造体の製造方法
KR102088769B1 (ko) * 2014-04-02 2020-04-16 한국전자통신연구원 터치 스크린 패널 제작 방법 및 터치 스크린 패널
WO2015178298A1 (ja) * 2014-05-20 2015-11-26 日東電工株式会社 透明導電性フィルムおよびその製造方法
KR20170008195A (ko) * 2014-05-20 2017-01-23 닛토덴코 가부시키가이샤 투명 도전성 필름
JP2016018482A (ja) * 2014-07-10 2016-02-01 日東電工株式会社 電極パターン作製用積層体、その製造方法、タッチパネル用基板および画像表示装置
US20160044767A1 (en) * 2014-08-07 2016-02-11 U.I. Display Co., Ltd. Transparent electrode for display device having high transmissivity
TWI549030B (zh) * 2014-10-20 2016-09-11 Far Eastern New Century Corp Conductive transparent laminates, patterned conductive transparent laminates and touch panels
JP5995152B2 (ja) * 2014-10-31 2016-09-21 大日本印刷株式会社 中間基材フィルム、導電性フィルムおよびタッチパネルセンサ
KR102030892B1 (ko) * 2014-11-07 2019-10-10 제이엑스금속주식회사 Ito 스퍼터링 타겟 및 그 제조 방법 그리고 ito 투명 도전막 및 ito 투명 도전막의 제조 방법
EP3264233B1 (en) * 2015-02-25 2019-02-27 VTS-Touchsensor Co., Ltd. Conductive laminated body for touch panel, and method for manufacturing conductive laminated body for touch panel
JP6660940B2 (ja) * 2015-03-24 2020-03-11 株式会社カネカ 透明電極付き基板の製造方法
CN104765500B (zh) * 2015-04-20 2018-07-17 合肥京东方光电科技有限公司 彩膜基板及其制作方法、显示装置
JP2018138329A (ja) * 2015-07-13 2018-09-06 コニカミノルタ株式会社 ガスバリア性フィルム
JP6159490B1 (ja) * 2015-09-30 2017-07-05 積水化学工業株式会社 光透過性導電フィルム、及び、アニール処理された光透過性導電フィルムの製造方法
JP6412539B2 (ja) * 2015-11-09 2018-10-24 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
TWI563434B (en) * 2015-11-25 2016-12-21 Henghao Technology Co Ltd Touch panel
CN106919284A (zh) * 2017-02-27 2017-07-04 京东方科技集团股份有限公司 触控基板及其制作方法、电子装置
CN107123467B (zh) * 2017-04-27 2019-06-21 张家港康得新光电材料有限公司 一种柔性导电膜及其应用
JP2019109448A (ja) * 2017-12-20 2019-07-04 スタンレー電気株式会社 光偏向器の製造方法
RU2020126578A (ru) * 2018-01-11 2022-02-11 ГАРДИАН ГЛАСС, ЭлЭлСи Прозрачное проводящее покрытие для емкостной сенсорной панели и способ ее изготовления
US11259417B2 (en) 2018-03-14 2022-02-22 Lg Chem, Ltd. Embedded-type transparent electrode substrate and method for manufacturing same
JP7320510B2 (ja) * 2018-08-01 2023-08-03 株式会社カネカ 透明電極付き基板およびその製造方法
JP2020167047A (ja) * 2019-03-29 2020-10-08 日東電工株式会社 ヒータ
KR20220025707A (ko) 2019-06-27 2022-03-03 닛토덴코 가부시키가이샤 투명 도전성 필름
CN114040842A (zh) 2019-06-27 2022-02-11 日东电工株式会社 结晶化铟锡复合氧化物膜、透明导电性薄膜及其制造方法
WO2022046040A1 (en) 2020-08-25 2022-03-03 Ignik Outdoors, Inc. Portable electric warming systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019239A (ja) * 2004-06-03 2006-01-19 Nitto Denko Corp 透明導電性フィルム
JP2010184477A (ja) * 2009-02-13 2010-08-26 Toppan Printing Co Ltd 積層フィルム及びその製造方法
JP2011103289A (ja) * 2009-10-13 2011-05-26 Toyobo Co Ltd 透明導電性積層フィルム及び透明導電性積層シート並びにタッチパネル

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195487A (ja) * 1997-12-27 1999-07-21 Tdk Corp 有機ｅｌ素子
JP2004123403A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 結晶性ｉｔｏ分散液の製造方法
US7133032B2 (en) * 2003-04-24 2006-11-07 Eastman Kodak Company OLED display and touch screen
JP4984204B2 (ja) * 2005-03-22 2012-07-25 Ｄｏｗａエレクトロニクス株式会社 酸化インジウム粉末およびその製造方法
WO2007032205A1 (ja) * 2005-09-12 2007-03-22 Nitto Denko Corporation 透明導電性フィルム、タッチパネル用電極板およびタッチパネル
US7622865B2 (en) * 2006-06-19 2009-11-24 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus
JP5116004B2 (ja) 2006-08-03 2013-01-09 日東電工株式会社 透明導電性積層体及びそれを備えたタッチパネル
JP5151234B2 (ja) * 2007-04-26 2013-02-27 凸版印刷株式会社 加飾成形品
EP2148240B1 (en) * 2007-05-22 2015-02-25 Nippon Electric Glass Co., Ltd. Transparent electrode
US7713758B2 (en) * 2007-06-13 2010-05-11 Tokyo Electon Limited Method and apparatus for optimizing a gate channel
JP5216501B2 (ja) * 2007-09-28 2013-06-19 富士フイルム株式会社 光学フィルム、偏光板、及び画像表示装置
CN101566903B (zh) * 2008-04-25 2012-01-18 联享光电股份有限公司 透明导电膜及应用其的具耐写性高穿透度电阻式触控面板
TWI361998B (en) * 2008-05-08 2012-04-11 Wintek Corp Touch panel
JP2010015861A (ja) 2008-07-04 2010-01-21 Toyobo Co Ltd 透明導電性積層フィルム
JP5313568B2 (ja) * 2008-07-11 2013-10-09 株式会社カネカ 透明導電膜
JP4966924B2 (ja) * 2008-07-16 2012-07-04 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル、並びに透明導電性フィルムの製造方法
JP2010069675A (ja) 2008-09-17 2010-04-02 Toppan Printing Co Ltd 機能性フィルム、その製造方法、積層体および電子デバイス
JP4844692B2 (ja) * 2009-10-19 2011-12-28 東洋紡績株式会社 透明導電性積層フィルム
EP2402481A1 (en) * 2010-06-29 2012-01-04 Applied Materials, Inc. Method and system for manufacturing a transparent body for use in a touch panel
JP5739742B2 (ja) * 2010-11-04 2015-06-24 日東電工株式会社 透明導電性フィルムおよびタッチパネル
US9563315B2 (en) * 2010-11-09 2017-02-07 Tpk Touch Solutions Inc. Capacitive touch panel and method for producing the same
JP6023402B2 (ja) * 2010-12-27 2016-11-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
US20130005139A1 (en) * 2011-06-30 2013-01-03 Guardian Industries Corp. Techniques for manufacturing planar patterned transparent contact and/or electronic devices including same
US8747959B2 (en) * 2011-06-30 2014-06-10 Guardian Industries Corp. Planar patterned transparent contact, devices with planar patterned transparent contacts, and/or methods of making the same
EP2680111A4 (en) * 2011-11-11 2014-02-26 Kaneka Corp SUBSTRATE HAVING TRANSPARENT ELECTRODE, PRODUCTION METHOD THEREFOR, AND TOUCH SCREEN

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019239A (ja) * 2004-06-03 2006-01-19 Nitto Denko Corp 透明導電性フィルム
JP2010184477A (ja) * 2009-02-13 2010-08-26 Toppan Printing Co Ltd 積層フィルム及びその製造方法
JP2011103289A (ja) * 2009-10-13 2011-05-26 Toyobo Co Ltd 透明導電性積層フィルム及び透明導電性積層シート並びにタッチパネル

Also Published As

Publication number Publication date
JP6014128B2 (ja) 2016-10-25
US20150145816A1 (en) 2015-05-28
CN104303240A (zh) 2015-01-21
US9696751B2 (en) 2017-07-04
KR20150013638A (ko) 2015-02-05
JPWO2013172055A1 (ja) 2016-01-12
TW201349074A (zh) 2013-12-01
CN104303240B (zh) 2017-03-01
WO2013172055A1 (ja) 2013-11-21
TWI569191B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
KR101964945B1 (ko) 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널
KR101407681B1 (ko) 투명 전극 부착 기판 및 그 제조 방법, 및 터치 패널
TWI551925B (zh) A conductive laminate, a transparent conductive laminate having a pattern wiring, and an optical device
JP6377735B2 (ja) タッチパネル用透明体の製作方法及びタッチスクリーンパネル用透明体を製作するシステム
JP6001943B2 (ja) 無機薄膜付き導電材用基板、透明電極付き基板及びその製造方法
JP2013152827A (ja) 透明電極付き基板およびその製造方法
CN108367556A (zh) 金属层层叠透明导电性薄膜及使用其的触摸传感器
TW201346937A (zh) 附有透明電極之基板的製造方法
TWI380326B (ko)
TWI663761B (zh) 用於ｏｌｅｄ的透明支撐電極與其製造方法
JP2014218726A (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
WO2014157312A1 (ja) 透明導電積層フィルムおよびその製造方法
CN108292541A (zh) 导电透明膜
CN107109639A (zh) 带透明电极的基板及带透明电极的基板的制造方法
JP2010061837A (ja) 透明導電膜性基材
TW202035128A (zh) 透明導電膜
JP6097117B2 (ja) 積層体およびフイルム
WO2015125677A1 (ja) 透明導電体
JP2006202626A (ja) 光学薄膜及び光学薄膜の成膜方法
TW202244546A (zh) 附無機膜之基板及其製造方法
JP2018170360A (ja) 導電膜，電極，電子機器，静電容量型入力装置及び電極の製造方法
TW201545897A (zh) 積層體、導電性積層體、及電子機器
KR20160115588A (ko) 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant