KR101960366B1 - Semiconductor light emitting device and method for fabricating thereof - Google Patents

Semiconductor light emitting device and method for fabricating thereof Download PDF

Info

Publication number
KR101960366B1
KR101960366B1 KR1020110127163A KR20110127163A KR101960366B1 KR 101960366 B1 KR101960366 B1 KR 101960366B1 KR 1020110127163 A KR1020110127163 A KR 1020110127163A KR 20110127163 A KR20110127163 A KR 20110127163A KR 101960366 B1 KR101960366 B1 KR 101960366B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
current diffusion
delete delete
Prior art date
Application number
KR1020110127163A
Other languages
Korean (ko)
Other versions
KR20130060871A (en
Inventor
정상준
강영권
이호상
김현구
정재호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110127163A priority Critical patent/KR101960366B1/en
Publication of KR20130060871A publication Critical patent/KR20130060871A/en
Application granted granted Critical
Publication of KR101960366B1 publication Critical patent/KR101960366B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 발광소자의 발광 효율을 향상시켜 휘도를 증가시킬 수 있는 반도체 발광소자 및 그 제조방법이 제공된다. 반도체 발광소자는 기판 상에 순서대로 적층된 제1 반도체층, 발광층, 제2 반도체층 및 전류 확산층을 포함하는 발광소자층, 상기 전류 확산층, 상기 제2 반도체층 및 상기 발광층을 관통하는 콘택홀들 내에 위치하여 상기 제1 반도체층과 접속되는 연결 전극들, 상기 발광소자층 상에 위치하는 투명 전극층, 상기 투명 전극층 및 상기 콘택홀들의 측벽 상에 일정 두께로 형성된 절연막, 상기 절연막 상에 위치하되, 상기 절연막 및 상기 투명 전극을 관통하여 상기 전류 확산층과 접속되는 제1 전극 및 상기 절연막 상에 위치하되, 상기 제1 전극과 이격되는 제2 전극을 포함한다.There is provided a semiconductor light emitting device capable of increasing the luminous efficiency of the semiconductor light emitting device and increasing the brightness, and a method of manufacturing the same. The semiconductor light emitting device includes a first semiconductor layer stacked on a substrate in sequence, a light emitting device layer including a light emitting layer, a second semiconductor layer, and a current diffusion layer, a current diffusion layer, a second semiconductor layer, A transparent electrode layer disposed on the light emitting device layer, an insulating layer formed on the sidewalls of the transparent electrode layer and the contact holes to a predetermined thickness, A first electrode connected to the current diffusion layer through the insulating film and the transparent electrode, and a second electrode positioned on the insulating film and spaced apart from the first electrode.

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and method for fabricating thereof}TECHNICAL FIELD [0001] The present invention relates to a semiconductor light emitting device and a method of fabricating the same.

본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 반도체 발광소자의 발광 효율을 향상시켜 휘도를 증가시킬 수 있는 반도체 발광소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a semiconductor light emitting device and a method of manufacturing the same.

디스플레이장치는 시각정보 전달매체로서, 브라운관 면에 문자나 도형의 형식으로 데이터를 시각적으로 표시하는 것을 말한다.The display device is a visual information delivery medium, which visually displays data in the form of characters or graphics on the cathode ray tube surface.

일반적으로 평판디스플레이(Flat Panel Display: FPD)장치는 TV 또는 컴퓨터 모니터 브라운관 보다 두께가 얇고 가벼운 영상표시장치로서, 그 종류에는 액정을 이용한 LCD(Liquid Crystal Display), 가스 방전을 이용한 PDP(Plasma Display Panel: PDP), 형광성 유기화합물에 전류가 흐르면 빛을 내는 발광현상을 이용하여 만든 유기물질인 OLED(Organic Light Emitting) 및 전기장내 하전된 입자가 양극 또는 음극쪽으로 이동하는 현상을 이용하는 EPD (Electric Paper Display) 등이 있다.In general, a flat panel display (FPD) device is thinner and lighter than a TV or a computer monitor cathode ray tube, and includes a liquid crystal display (LCD) using a liquid crystal, a plasma display panel (PDP) : PDP), OLED (Organic Light Emitting), which is an organic material made by using a light emitting phenomenon when a current flows through a fluorescent organic compound, and EPD (Electric Paper Display ).

평판디스플레이장치 중 가장 대표적인 LCD는 액티브 매트릭스(Active Matrix) 형태로 배열된 화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여 화소들의 광투과율을 조절함으로써 원하는 화상을 표시한다.The most typical LCD among the flat panel display devices displays a desired image by separately supplying data signals according to image information to pixels arranged in an active matrix form to adjust light transmittance of pixels.

이러한 LCD는 자체적으로 발광하지 못하므로 화상 정보를 디스플레이하기 위해서는 액정 패널을 조명할 수 있는 발광장치가 필요하다.Since such an LCD can not emit light by itself, a light emitting device capable of illuminating a liquid crystal panel is required to display image information.

LCD의 발광장치는 액정 패널의 배면에 결합되므로 백라이트 유니트(backlight unit)로 불리는데, 이 백라이트 유니트는 균일한 면광원을 형성하여 액정 패널에 광원을 제공한다. Since the light emitting device of the LCD is coupled to the back surface of the liquid crystal panel, it is called a backlight unit. The backlight unit forms a uniform surface light source to provide a light source to the liquid crystal panel.

여기서, 광원은 형광 램프 또는 LED(Light Emitting Diode)를 사용할 수 있으며, 현재는 광원으로 LED를 많이 사용하고 있다. 이러한 LED는 저전류 요건에서의 고출력 특성, 빠른 응답성, 긴 수명, 단단한 패키지 구조 등의 장점을 가지고 있다.Here, the light source can use a fluorescent lamp or an LED (Light Emitting Diode), and nowadays LEDs are used as a light source. These LEDs have the advantages of high output characteristics at low current requirements, fast response, long lifetime, and rigid package structure.

한편, LED의 발광 효율을 향상시키기 위해 LED 내부의 최상위층에 ITO와 같은 무기 재료를 사용하여 투명 전극층을 형성하고 있다. 투명 전극층은 투광성을 가지는 반도체 산화막으로서 전류 분산을 용이하게 하는 장점이 있다.Meanwhile, in order to improve the luminous efficiency of the LED, an inorganic material such as ITO is used as the uppermost layer in the LED to form a transparent electrode layer. The transparent electrode layer is a semiconductor oxide film having translucency and has an advantage of facilitating current dispersion.

도 1은 종래 반도체 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a conventional semiconductor light emitting device.

도 1에 도시된 바와 같이, 종래 반도체 발광소자는 기판(10), 제1 및 제2 반도체층(12, 16), 발광층(14), 전류 확산층(18) 및 제1 및 제2 전극(26, 28)을 포함한다.1, a conventional semiconductor light emitting device includes a substrate 10, first and second semiconductor layers 12 and 16, a light emitting layer 14, a current diffusion layer 18, and first and second electrodes 26 , 28).

또한, 기판(10) 상에는 제1 반도체층(12)과 발광층(14) 및 제2 반도체층(16)이 차례로 형성되고, 제2 반도체층(16) 상에는 전류 확산층(18)이 형성되며, 전류 확산층(18) 상에는 제1 전극(26)이 형성되고, 제1 반도체층(12) 상의 일측에는 제2 전극(28)이 형성된다. 이때, 제1 및 제2 반도체층(12, 16)은 각각 n형 도펀트와 p형 도펀트가 각각 도핑될 수 있다.A first semiconductor layer 12, a light emitting layer 14 and a second semiconductor layer 16 are sequentially formed on the substrate 10, a current diffusion layer 18 is formed on the second semiconductor layer 16, A first electrode 26 is formed on the diffusion layer 18 and a second electrode 28 is formed on one side of the first semiconductor layer 12. At this time, the first and second semiconductor layers 12 and 16 may be doped with an n-type dopant and a p-type dopant, respectively.

그러나, 도 1의 A에서와 같이 종래 반도체 발광소자는 제2 전극(28) 즉, n형 전극을 형성하기 위해 제1 반도체층(12) 상에 형성된 제2 반도체층(16)을 식각하게 되는데, 이때에 제2 전극(28)의 크기보다 더 크게 제2 반도체층(16)의 식각이 진행된다. 이에 따라 제1 반도체층(12)과 제2 반도체층(16) 사이에 형성된 발광층(14)의 면적이 감소하게 되어 발광 효율이 감소하게 되는 문제점이 있다.However, as shown in FIG. 1A, the conventional semiconductor light emitting device etches the second semiconductor layer 16 formed on the first semiconductor layer 12 to form the second electrode 28, that is, the n-type electrode At this time, the second semiconductor layer 16 is etched more than the second electrode 28. Accordingly, the area of the light emitting layer 14 formed between the first semiconductor layer 12 and the second semiconductor layer 16 is reduced, and the luminous efficiency is reduced.

또한, 반도체 발광소자를 사각형 형태(rectangular type)로 형성하는 경우, 발광 영역에서 전류 분산이 원활하게 이루어지도록 하기 위해 제1 및 제2 전극(26, 28)과 연결되는 다수의 핑거 배선(finger metal)을 형성하게 되는데, 이때에 핑거 배선이 발광 영역에 위치하게 되어 발광 영역을 가리게 되어 상대적으로 비 발광 영역이 증가하게 됨으로써 발광 효율이 더 감소하게 된다. 이에 따라 종래 반도체 발광소자는 발광 영역이 칩(chip) 면적 대비 감소하게 되고, 이로 인해 휘도가 감소되는 문제점이 있다.Further, when the semiconductor light emitting device is formed in a rectangular shape, a plurality of finger wirings (not shown) connected to the first and second electrodes 26 and 28 are formed in order to facilitate current dispersion in the light emitting region. At this time, since the finger wiring is located in the light emitting region to cover the light emitting region, the non-light emitting region relatively increases, thereby further reducing the light emitting efficiency. As a result, the conventional semiconductor light emitting device has a problem that the light emitting area is reduced as compared with the area of the chip, thereby reducing the luminance.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 반도체 발광소자의 발광 효율을 향상시켜 휘도를 증가시킬 수 있는 반도체 발광소자 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a semiconductor light emitting device capable of increasing the luminous efficiency of a semiconductor light emitting device and thereby increasing brightness.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.

상기한 목적들을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 발광소자는 기판 상에 형성된 발광소자층, 상기 발광소자층의 전류 확산층, 제2 반도체층 및 발광층을 관통하는 콘택홀들, 상기 콘택홀들 내에 상기 발광소자층의 제1 반도체층과 접속되도록 형성된 연결 전극들, 상기 발광소자층의 상기 전류 확산층상에 형성된 투명 전극층, 상기 투명 전극층 및 상기 콘택홀들의 측벽 상에 일정 두께로 형성된 절연막, 상기 절연막과 상기 투명 전극을 관통하여 상기 전류 확산층과 접속되는 제1 전극 및 상기 절연막 상에 상기 제1 전극과 이격되도록 형성된 제2 전극을 포함한다. 상기 제2 전극의 상부면은 상기 제1 전극의 상부면과 동일 평면이다. 상기 제2 전극은 상기 연결 전극들과 접속된다. 각 연결 전극의 수직 길이는 상기 절연막의 두께보다 크다.According to an aspect of the present invention, there is provided a semiconductor light emitting device including: a light emitting device layer formed on a substrate; a current diffusion layer of the light emitting device layer; A transparent electrode layer formed on the current diffusion layer of the light emitting element layer, a transparent electrode layer formed on the sidewall of the transparent electrode layer and the contact holes, An insulating layer, a first electrode connected to the current diffusion layer through the insulating layer and the transparent electrode, and a second electrode formed on the insulating layer so as to be spaced apart from the first electrode. The upper surface of the second electrode is flush with the upper surface of the first electrode. And the second electrode is connected to the connection electrodes. The vertical length of each connecting electrode is larger than the thickness of the insulating film.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상술한 바와 같이, 본 발명에 따른 반도체 발광소자 및 그 제조방법은 반도체 발광소자의 발광 효율을 향상시켜 휘도를 증가시킬 수 있는 효과를 제공한다.As described above, the semiconductor light emitting device and the method of manufacturing the same according to the present invention provide the effect of improving the luminous efficiency of the semiconductor light emitting device and increasing the brightness.

도 1은 종래 반도체 발광소자를 나타내는 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 평면도.
도 3은 도 2에 도시된 반도체 발광소자의 제1 전극 및 제2 전극을 따라 자른 단면도.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 순차적으로 나타내는 공정 단면도.
도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 발광소자의 전기적 특성과 광학적 특성을 각각 나타내는 그래프.
도 7은 본 발명의 다른 실시예에 따른 반도체 발광소자를 나타내는 평면도.
도 8은 도 7의 II-II' 선을 따라 자른 단면도.
도 9a 내지 도 9d는 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 순차적으로 나타내는 공정 단면도.
도 10 및 도 11은 본 발명의 다른 실시예에 따른 반도체 발광소자의 전기적 특성과 광학적 특성을 각각 나타내는 그래프.1 is a cross-sectional view showing a conventional semiconductor light emitting device.
2 is a plan view of a semiconductor light emitting device according to an embodiment of the present invention.
3 is a cross-sectional view of the semiconductor light emitting device shown in FIG. 2 taken along the first and second electrodes.
4A to 4D are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
5 and 6 are graphs showing electrical characteristics and optical characteristics of a semiconductor light emitting device according to an embodiment of the present invention, respectively.
7 is a plan view showing a semiconductor light emitting device according to another embodiment of the present invention.
8 is a cross-sectional view taken along line II-II 'of FIG. 7;
9A to 9D are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor light emitting device according to another embodiment of the present invention.
10 and 11 are graphs showing electrical characteristics and optical characteristics of a semiconductor light emitting device according to another embodiment of the present invention, respectively.

이하, 첨부한 도면을 참조하여 본 발명에 따른 플렉서블 표시장치 및 이의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of a flexible display device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 평면도이고, 도 3은 도 2에 도시된 반도체 발광소자의 제1 전극 및 제2 전극을 따라 자른 단면도이다.FIG. 2 is a plan view of a semiconductor light emitting device according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view of the semiconductor light emitting device shown in FIG. 2, taken along a first electrode and a second electrode.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 발광소자는 기판(110), 발광소자층(111) 및 제1 및 제2 전극(128a, 128b)을 포함한다. 발광소자층(111)은 기판(110) 상에 순서대로 적층된 제1 반도체층(112), 발광층(114), 제2 반도체층(116) 및 전류 확산층(118)을 포함한다. 2 and 3, a semiconductor light emitting device according to an embodiment of the present invention includes a substrate 110, a light emitting device layer 111, and first and second electrodes 128a and 128b. The light emitting element layer 111 includes a first semiconductor layer 112, a light emitting layer 114, a second semiconductor layer 116, and a current diffusion layer 118 stacked in this order on a substrate 110.

기판(110)은 예를 들면, 사파이어 기판(Al2O3)으로 형성될 수 있으며, 필요에 따라 제거될 수도 있다. 여기서, 도면에 도시되지 않았으나, 기판(110) 상에는 버퍼층(미도시)이 형성될 수 있으며, 이때에 버퍼층은 기판(110)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN, AlN, AlGaN, InGaN, AlInGaN 등으로 이루어지는 그룹에서 어느 하나를 선택하여 형성할 수 있다.The substrate 110 may be formed of, for example, a sapphire substrate (Al 2 O 3 ) and may be removed if necessary. Although not shown in the drawing, a buffer layer (not shown) may be formed on the substrate 110. The buffer layer may be a layer for reducing the difference in lattice constant with respect to the substrate 110, such as GaN, AlN, AlGaN, InGaN, AlInGaN, or the like.

기판(110) 상에는 제1 반도체층(112)이 형성된다. 여기서, 제1 반도체층(112)은 예를 들면, 3족 원소와 5족 원소의 결합으로 이루어지는 InAlGaN, GaN, AlGaN, InGaN 등으로 이루어지는 그룹에서 어느 하나를 선택하여 형성할 수 있다. 이때, 제1 반도체층(112)은 n형 반도체층 일 수 있으며, 여기에 n형 도펀트 예를 들면, Si, Ge, Sn 등이 도핑될 수 있다.A first semiconductor layer 112 is formed on the substrate 110. Here, the first semiconductor layer 112 can be formed of any one selected from the group consisting of InAlGaN, GaN, AlGaN, InGaN, etc., which is formed by bonding Group 3 element and Group 5 element, for example. At this time, the first semiconductor layer 112 may be an n-type semiconductor layer, and an n-type dopant such as Si, Ge, or Sn may be doped.

제1 반도체층(112) 상에는 발광층(114)이 형성된다. 여기서, 발광층(114)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖을 수 있으며, 발광층(114)은 다수의 층으로 이루어지는 도전성 클래층(미도시)으로 형성될 수 있다. 예를 들면, 도전성 클래드층은 AlGaN로 형성될 수 있다.A light emitting layer 114 is formed on the first semiconductor layer 112. Here, the light emitting layer 114 may have a single quantum well structure or a multiple quantum well structure, and the light emitting layer 114 may be formed of a conductive clad layer (not shown) composed of a plurality of layers. For example, the conductive clad layer may be formed of AlGaN.

발광층(114) 상에는 제2 반도체층(116)이 형성된다. 여기서, 제2 반도체층(116)은 예를 들면, InAlGaN, GaN, AlGaN, InGaN 등으로 이루어지는 그룹에서 어느 하나를 선택하여 형성할 수 있다. 이때, 제2 반도체층(116)은 p형 반도체층 일 수 있으며, 여기에 p형 도펀트 예를 들면, Mg 등이 도핑될 수 있다.A second semiconductor layer 116 is formed on the light emitting layer 114. Here, the second semiconductor layer 116 may be formed of any one selected from the group consisting of InAlGaN, GaN, AlGaN, InGaN, and the like. At this time, the second semiconductor layer 116 may be a p-type semiconductor layer, and a p-type dopant such as Mg may be doped thereon.

제2 반도체층(116) 상에는 전류 확산층(118)이 형성된다. 이때, 전류 확산층(118)은 예를 들면, 은(Ag) 또는 금(Gold)와 같은 나노 파티클(미도시)을 포함할 수 있다.A current diffusion layer 118 is formed on the second semiconductor layer 116. At this time, the current diffusion layer 118 may include nanoparticles (not shown) such as silver (Ag) or gold (not shown).

제1 반도체층(112), 발광층(114), 제2 반도체층(116) 및 전류 확산층(118)이 적층된 기판(110) 상에는 다수의 콘택홀(122)이 형성된다. 콘택홀들(122)은 전류 확산층(118), 제2 반도체층(116) 및 발광층(114)을 관통한다. 콘택홀(122) 내부에는 다수의 연결 전극(124)이 형성된다. 이때, 연결 전극(124)은 제1 반도체층(112)과 전기적으로 연결된다.A plurality of contact holes 122 are formed on the substrate 110 on which the first semiconductor layer 112, the light emitting layer 114, the second semiconductor layer 116, and the current diffusion layer 118 are stacked. The contact holes 122 pass through the current diffusion layer 118, the second semiconductor layer 116, and the light emitting layer 114. A plurality of connecting electrodes 124 are formed in the contact holes 122. At this time, the connection electrode 124 is electrically connected to the first semiconductor layer 112.

전류 확산층(118) 상에는 투명 전극층(123)이 형성되며, 이때에 투명 전극층(123)은 예를 들면, ITO와 같은 물질로 형성될 수 있다. 투명 전극층(123)은 전류 확산층(118)의 일정 영역을 노출한다. A transparent electrode layer 123 is formed on the current diffusion layer 118. The transparent electrode layer 123 may be formed of a material such as ITO. The transparent electrode layer 123 exposes a certain region of the current diffusion layer 118.

투명 전극층(123) 상에는 절연막(126)이 형성된다. 여기서, 절연막(126)은 투명 전극층(123)과 상부에 형성된 제2 전극(128b)을 절연시켜 주는 역할을 한다. 절연막(126)은 투명 전극층(123)과 콘택홀들(122)의 측벽 상에서 일정 두께로 형성된다. 각 연결 전극(124)의 수직 길이는 절연막(126)의 두께보다 크다. An insulating film 126 is formed on the transparent electrode layer 123. Here, the insulating layer 126 serves to insulate the transparent electrode layer 123 from the second electrode 128b formed on the upper portion. The insulating layer 126 is formed to have a constant thickness on the sidewalls of the transparent electrode layer 123 and the contact holes 122. The vertical length of each connecting electrode 124 is larger than the thickness of the insulating film 126.

절연막(126) 상에는 제1 및 제2 전극(128a, 128b)이 형성되어 있다. 또한, 제1 및 제2 전극(128a, 128b)은 Ti, Al, Ni, Au, Cr, Pt, V, In, Sn, Ag로 이루어지는 그룹에서 선택된 어느 하나로 형성할 수 있다. 절연막(126)은 투명 전극층(123)에 의해 노출된 전류 확산층(118)의 일정 영역을 노출한다. 제1 전극(128a)은 절연막(126) 및 투명 전극층(123)을 관통하여 전류 확산층(118)의 일정 영역과 전기적으로 연결된다. 제2 전극(128b)은 제1 전극(128a)과 이격된다.On the insulating film 126, first and second electrodes 128a and 128b are formed. The first and second electrodes 128a and 128b may be formed of any one selected from the group consisting of Ti, Al, Ni, Au, Cr, Pt, V, In, Sn and Ag. The insulating film 126 exposes a certain region of the current diffusion layer 118 exposed by the transparent electrode layer 123. The first electrode 128a is electrically connected to a certain region of the current diffusion layer 118 through the insulating layer 126 and the transparent electrode layer 123. [ The second electrode 128b is spaced apart from the first electrode 128a.

여기서, 절연막(126) 상의 일측에 형성된 제1 전극(128a)은 p형 패드의 역할을 한다. 절연막(126) 상의 타측에 형성된 제2 전극(128b)의 끝단은 n형 패드의 역할을 하고, 제2 전극(128b)의 끝단을 제외한 나머지 부분은 n형 패드와 전기적으로 연결된 핑거 배선의 역할을 한다. 즉, 제2 전극(128b)은 n형 패드 및 n형 패드로부터 연장하는 핑거 배선을 포함한다. 이때, 제2 전극(128b)의 핑거 배선은 콘택홀(122) 내부에 형성된 다수의 연결 전극(124)과 전기적으로 연결된다.Here, the first electrode 128a formed on one side of the insulating film 126 serves as a p-type pad. The end of the second electrode 128b formed on the other side of the insulating film 126 serves as an n-type pad and the remaining portion of the second electrode 128b except the end of the second electrode 128b serves as a finger wiring electrically connected to the n- do. That is, the second electrode 128b includes an n-type pad and a finger wiring extending from the n-type pad. At this time, the finger wiring of the second electrode 128b is electrically connected to the plurality of connection electrodes 124 formed in the contact hole 122.

상기와 같이, 본 발명의 일 실시예에서는 제2 전극(128b)을 형성하기 위해 종래 기술과 같이 제1 반도체층(12), 발광층(14), 제2 반도체층(16) 및 전류 확산층(18)을 식각하는 것이 아니라, 발광층(114), 제2 반도체층(116) 및 전류 확산층(118)을 관통하는 다수의 콘택홀(122)을 형성하고, 콘택홀(122) 내부에 다수의 연결 전극(124)을 형성함으로써 제2 전극(128b)와 전기적으로 연결시킨다. 제2 전극(128b)은 연결 전극들(124)을 통해 제1 반도체층(112)과 접속된다. 이에 따라 반도체 발광소자의 발광 영역이 감소되는 최소화 하여 반도체 발광소자의 칩 면적 대비 발광 면적을 증가시킴으로써 휘도를 증가시킬 수 있는 장점이 있다.As described above, the first semiconductor layer 12, the light emitting layer 14, the second semiconductor layer 16, and the current diffusion layer 18 A plurality of contact holes 122 passing through the light emitting layer 114, the second semiconductor layer 116 and the current diffusion layer 118 are formed and a plurality of connection electrodes 122 are formed in the contact holes 122, (124) to electrically connect to the second electrode (128b). And the second electrode 128b is connected to the first semiconductor layer 112 through the connection electrodes 124. [ As a result, the light emitting area of the semiconductor light emitting device is minimized and the light emitting area is increased compared to the chip area of the semiconductor light emitting device, thereby increasing the brightness.

또한, 종래 기술에서는 도 1에서와 같이, 전류 분산이 원활하게 이루어지도록 하기 위해 제1 및 제2 전극(26, 28)과 연결되는 다수의 핑거 배선(finger metal)을 발광 영역에 형성하여 핑거 배선이 발광 영역을 가리게 되는 것과 달리, 본 발명의 일 실시예에서는 제2 전극(128b)의 핑거 배선을 절연막(126)을 사이에 두고 투명 전극(123)과 중첩하도록 형성함으로써 비 발광 영역이 증가하는 것을 최소화 할 수 있다.1, a plurality of finger metals, which are connected to the first and second electrodes 26 and 28, are formed in the light emitting region to smoothly distribute the current, The non-emission region is increased by forming the finger wiring of the second electrode 128b so as to overlap with the transparent electrode 123 with the insulating film 126 interposed therebetween Can be minimized.

이하, 도 4a 내지 도 4d를 참조하여 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 4A to 4D.

삭제delete

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 순차적으로 나타내는 공정 단면도이다.4A to 4D are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

도 4a에 도시된 바와 같이, 기판(110) 위에 제1 반도체층(112), 발광층(114), 제2 반도체층(116) 및 전류 확산층(118)을 차례로 형성한다. 이어서, 전류 확산층(118) 상에 콘택홀을 형성하기 위한 제1 포토 레지스트 패턴(120)을 형성한다. A first semiconductor layer 112, a light emitting layer 114, a second semiconductor layer 116, and a current diffusion layer 118 are sequentially formed on a substrate 110, as shown in FIG. 4A. Next, a first photoresist pattern 120 for forming a contact hole is formed on the current diffusion layer 118.

도 4b를 참조하면, 전류 확산층(118) 상에 형성된 제1 포토 레지스트 패턴(120)을 식각 마스크로 사용하여 전류 확산층(118), 제2 반도체층(116) 및 발광층(114)을 차례로 식각하여 다수의 콘택홀(122)을 형성한다. 이때, 각 콘택홀(122)은 제1 반도체층(112)의 일정 영역을 노출시키도록 형성된다.Referring to FIG. 4B, the current diffusion layer 118, the second semiconductor layer 116, and the light emitting layer 114 are sequentially etched using the first photoresist pattern 120 formed on the current diffusion layer 118 as an etching mask And a plurality of contact holes 122 are formed. At this time, each contact hole 122 is formed to expose a certain region of the first semiconductor layer 112.

그 다음, 콘택홀(122)을 포함한 기판(110) 전면에 투명 전극 물질을 증착한 후, 투명 전극 물질 상에 제2 포토 레지스트 패턴(미도시)을 형성한다. 이어서, 제2 포토 레지스트 패턴을 식각 마스크로 사용하여 전류 확산층(118) 상에 투명 전극층(123)을 형성한 후, 기판(110)에 어닐링(annealing)과 같은 열처리를 실시한다. 투명 전극층(123)은 전류 확산층(118)의 일정 영역을 노출한다. Next, a transparent electrode material is deposited on the entire surface of the substrate 110 including the contact hole 122, and then a second photoresist pattern (not shown) is formed on the transparent electrode material. Subsequently, a transparent electrode layer 123 is formed on the current diffusion layer 118 using the second photoresist pattern as an etching mask, and then the substrate 110 is subjected to a heat treatment such as annealing. The transparent electrode layer 123 exposes a certain region of the current diffusion layer 118.

계속해서, 투명 전극층(123)을 포함한 기판(110) 전면에 금속 물질을 증착한 후, 금속 물질 상에 제3 포토 레지스트(미도시)을 형성한다. 이어서, 제3 포토 레지스트 패턴을 식각 마스크로 사용하여 콘택홀(122) 내부에 다수의 연결 전극(124)을 형성한다.Subsequently, a metal material is deposited on the entire surface of the substrate 110 including the transparent electrode layer 123, and then a third photoresist (not shown) is formed on the metal material. Next, a plurality of connecting electrodes 124 are formed in the contact holes 122 by using the third photoresist pattern as an etching mask.

도 4c에 도시된 바와 같이, 기판(110) 전체에 절연 물질을 일정 두께로 증착한 다음, 절연 물질 상에 제4 포토 레지스트 패턴(미도시)을 형성한다. 이어서, 제4 포토 레지스트 패턴을 식각 마스크로 하여 투명 전극층(123)과 콘택홀(122)의 내부 측벽 상에 절연막(126)을 형성한다. 이때, 절연막(126)은 SixOy계 화합물을 사용하여 형성할 수 있으며, 예를 들면, SiO2와 같은 물질로 형성할 수 있다. 절연막(126)의 두께는 각 연결 전극(124)의 수직 길이보다 작다. 절연막(126)은 투명 전극(123)에 의해 노출된 전류 확산층(118)의 일정 영역을 노출한다. As shown in FIG. 4C, an insulating material is deposited to a predetermined thickness on the entire substrate 110, and a fourth photoresist pattern (not shown) is formed on the insulating material. Next, using the fourth photoresist pattern as an etching mask, an insulating film 126 is formed on the inner sidewalls of the transparent electrode layer 123 and the contact hole 122. At this time, the insulating film 126 may be formed using a SixOy-based compound, for example, a material such as SiO2. The thickness of the insulating film 126 is smaller than the vertical length of each connecting electrode 124. The insulating film 126 exposes a certain region of the current diffusion layer 118 exposed by the transparent electrode 123.

도 4d에 도시된 바와 같이, 기판(110) 전체에 전극 물질을 증착한 후, 전극 물질 상에 제5 포토 레지스트 패턴(미도시)을 형성한다. 그 다음, 제5 포토 레지스트 패턴을 식각 마스크로 사용하여 제1 및 제2 전극(128a, 128b)을 형성한다. 제1 전극(128a)은 절연막(126) 및 투명 전극(123)을 관통하여 전류 확산층(118)의 일정 영역과 전기적으로 연결된다. 제2 전극(128b)은 제1 전극(128ㅁ)과 이격된다. 제2 전극(128b)은 콘택홀들(122) 내에서 연결 전극들(124)과 전기적으로 연결된다. As shown in FIG. 4D, after depositing an electrode material on the entire substrate 110, a fifth photoresist pattern (not shown) is formed on the electrode material. Next, the first and second electrodes 128a and 128b are formed using the fifth photoresist pattern as an etching mask. The first electrode 128a is electrically connected to a certain region of the current diffusion layer 118 through the insulating film 126 and the transparent electrode 123. [ The second electrode 128b is spaced apart from the first electrode 128k. The second electrode 128b is electrically connected to the connection electrodes 124 in the contact holes 122. [

이렇게 반도체 발광소자를 제조한 다음, 후 처리 공정을 수행하여 개별 칩 크기로 가공하게 된다. 여기서, 후 처리 공정은 랩핑(lapping), 폴리싱(polishing) 공정을 통해 기판(10) 하부를 소정 두께로 연마하고, 스크라이빙(scribing) 및 브레이킹(breaking) 공정을 통해 기판(110)을 일정 칩 크기로 절단하게 된다. After the semiconductor light emitting device is manufactured as described above, a post-treatment process is performed to process individual chip sizes. Here, the post-treatment step polishes the lower portion of the substrate 10 to a predetermined thickness through a lapping and polishing process, and scribes and brakes the substrate 110 to a predetermined thickness Chip size.

이때, 랩핑(lapping)은 기판(110) 하부를 랩핑 공정으로 깍아내고, 그 랩핑된 면을 연마(polishing)하여 매끄럽게 만든다. 이때에 기판(110)의 두께는 가능한 한 얇게 하는 것이 좋으나, 너무 얇으면 기판이 휠 염려가 있고 취급하는데 어려움이 있다.At this time, the lapping shaves the lower portion of the substrate 110 into a lapping process, and polishes the lapped surface to make it smooth. At this time, it is preferable to make the thickness of the substrate 110 as thin as possible, but if it is too thin, there is a fear that the substrate may be wheeled and it is difficult to handle.

또한, 스크라이빙 공정은 레이저 스크라이빙 공정 또는 팁(tip) 스크라이빙 공정으로 이용할 수 있으며, 칩의 기판부터 또는 칩의 제2 반도체층(116)부터 스크라이빙을 수행하게 된다. The scribing process may also be used in a laser scribing process or a tip scribing process to perform scribing from the substrate of the chip or from the second semiconductor layer 116 of the chip.

도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 발광소자의 전기적 특성과 광학적 특성을 각각 나타내는 그래프이다.5 and 6 are graphs showing electrical characteristics and optical characteristics of the semiconductor light emitting device according to an embodiment of the present invention, respectively.

도 5에 도시된 바와 같이, 발광층(14), 제2 반도체층(16) 및 전류 확산층(18)을 식각하여 노출된 제1 반도체층(12) 상에 전극을 형성하는 종래 기술의 반도체 발광소자의 순방향 전압(forward voltage: Vf)은 2.985V로 측정되었다. 5, a conventional semiconductor light emitting device (not shown) for forming electrodes on the exposed first semiconductor layer 12 by etching the light emitting layer 14, the second semiconductor layer 16, and the current diffusion layer 18, The forward voltage (Vf) was measured to be 2.985V.

반면, 발광층(114), 제2 반도체층(116) 및 전류 확산층(118)에 다수의 콘택홀(122)을 형성하고, 콘택홀(122) 내부에 다수의 연결 전극(124)을 형성함으로써 연결 전극들(124)을 통해 제2 전극(128b)과 제1 반도체층(112) 사이가 전기적으로 연결되는 본 발명의 일 실시예에 따른 반도체 발광소자의 순방향 전압(Vf)은 2.967V로 측정되었다. On the other hand, a plurality of contact holes 122 are formed in the light emitting layer 114, the second semiconductor layer 116, and the current diffusion layer 118, and a plurality of connection electrodes 124 are formed in the contact holes 122, The forward voltage Vf of the semiconductor light emitting device according to an embodiment of the present invention in which the second electrode 128b and the first semiconductor layer 112 are electrically connected through the electrodes 124 is measured to be 2.967V .

따라서, 종래 기술 대비 본 발명의 일 실시예에 따른 반도체 발광소자의 순방향 전압(Vf)이 더 낮게 측정됨을 알 수 있다. 이로 인해 종래 기술 대비 본 발명의 일 실시예에 따른 반도체 발광소자의 발광 효율이 향상되고, 발열이 적게 나타나는 장점이 있다.Therefore, it can be seen that the forward voltage Vf of the semiconductor light emitting device according to the embodiment of the present invention is measured lower than the prior art. As a result, the light emitting efficiency of the semiconductor light emitting device according to an embodiment of the present invention is improved compared to the prior art, and heat generation is reduced.

도 6에서와 같이, 발광층(14), 제2 반도체층(16) 및 전류 확산층(18)을 식각하여 노출된 제1 반도체층(12) 상에 전극을 형성하는 종래 기술의 반도체 발광소자의 전력(power: W)은 15.09W로 측정되었다.The power of the conventional semiconductor light emitting device in which electrodes are formed on the exposed first semiconductor layer 12 by etching the light emitting layer 14, the second semiconductor layer 16, and the current diffusion layer 18, as shown in FIG. 6, (power: W) was measured at 15.09W.

반면, 발광층(114), 제2 반도체층(116) 및 전류 확산층(118)에 다수의 콘택홀(122)을 형성하고, 콘택홀(122) 내부에 다수의 연결 전극(124)을 형성함으로써 제2 전극(128b)이 연결 전극들(124)에 의해 제1 반도체층(112)과 전기적으로 연결되는 본 발명의 일 실시예에 따른 반도체 발광소자의 전력(W)은 17.38W로 측정되었다.On the other hand, by forming a plurality of contact holes 122 in the light emitting layer 114, the second semiconductor layer 116, and the current diffusion layer 118 and forming a plurality of connection electrodes 124 in the contact holes 122, The power W of the semiconductor light emitting device according to an embodiment of the present invention in which the two electrodes 128b are electrically connected to the first semiconductor layer 112 by the connection electrodes 124 was measured to be 17.38 W. [

따라서, 종래 기술 대비 본 발명 일 실시예에 따른 반도체 발광소자의 전력(W)이 더 높게 측정됨을 알 수 있다. 이로 인해 종래 기술 대비 본 발명의 일 실시예에 따른 반도체 발광소자의 광속(V[lm]) 즉, 발광소자에서 나오는 빛의 전체량이 증가하여 광도(luminous intensity)가 증가되는 장점이 있다.Therefore, it can be seen that the power (W) of the semiconductor light emitting device according to an embodiment of the present invention is measured to be higher than the prior art. Accordingly, the luminous intensity (V [lm]) of the semiconductor light emitting device according to an embodiment of the present invention, that is, the total amount of light emitted from the light emitting device increases, thereby increasing the luminous intensity.

도 7은 본 발명의 다른 실시예에 따른 반도체 발광소자를 나타내는 평면도이고, 도 8은 도 7의 II-II' 선을 따라 자른 단면도이다.FIG. 7 is a plan view showing a semiconductor light emitting device according to another embodiment of the present invention, and FIG. 8 is a sectional view taken along line II-II 'of FIG.

도 7 및 도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 발광소자는 기판(210), 발광소자층(211) 및 제1 및 제2 전극(226, 223b)을 포함한다. 발광소자층(211)은 기판(210) 상에 순서대로 적층된 제1 반도체층(212), 발광층(214), 제2 반도체층(216) 및 전류 확산층(218)을 포함한다.7 and 8, a semiconductor light emitting device according to another embodiment of the present invention includes a substrate 210, a light emitting device layer 211, and first and second electrodes 226 and 223b. The light emitting element layer 211 includes a first semiconductor layer 212, a light emitting layer 214, a second semiconductor layer 216, and a current diffusion layer 218 sequentially stacked on a substrate 210.

기판(210)은 예를 들면, 사파이어 기판(Al2O3)으로 형성될 수 있으며, 필요에 따라 제거될 수도 있다. 여기서, 도면에 도시되지 않았으나, 기판(210) 상에는 버퍼층(미도시)이 형성될 수 있으며, 이때에 버퍼층은 기판(210)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN, AlN, AlGaN, InGaN, AlInGaN 등으로 이루어지는 그룹에서 어느 하나를 선택하여 형성할 수 있다.The substrate 210 may be formed of, for example, a sapphire substrate (Al 2 O 3 ), and may be removed if necessary. Although not shown, a buffer layer (not shown) may be formed on the substrate 210, and the buffer layer may be a layer for reducing the lattice constant difference with respect to the substrate 210, such as GaN, AlN, AlGaN, InGaN, AlInGaN, or the like.

기판(210) 상에는 제1 반도체층(212)이 형성된다. 여기서, 제1 반도체층(212)은 예를 들면, 3족 원소와 5족 원소의 결합으로 이루어지는 InAlGaN, GaN, AlGaN, InGaN 등으로 이루어지는 그룹에서 어느 하나를 선택하여 형성할 수 있다. 이때, 제1 반도체층(212)은 n형 반도체층 일 수 있으며, 여기에 n형 도펀트 예를 들면, Si, Ge, Sn 등이 도핑될 수 있다.A first semiconductor layer 212 is formed on the substrate 210. Here, the first semiconductor layer 212 can be formed of any one selected from the group consisting of InAlGaN, GaN, AlGaN, and InGaN, which is formed by bonding Group 3 element and Group 5 element, for example. At this time, the first semiconductor layer 212 may be an n-type semiconductor layer, and an n-type dopant such as Si, Ge, Sn or the like may be doped.

제1 반도체층(212) 상에는 발광층(214)이 형성된다. 여기서, 발광층(214)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖을 수 있으며, 발광층(214)은 다수의 층으로 이루어지는 도전성 클래층(미도시)으로 형성될 수 있다. 예를 들면, 도전성 클래드층은 AlGaN로 형성될 수 있다.A light emitting layer 214 is formed on the first semiconductor layer 212. Here, the light emitting layer 214 may have a single quantum well structure or a multiple quantum well structure, and the light emitting layer 214 may be formed of a conductive clad layer (not shown) having a plurality of layers. For example, the conductive clad layer may be formed of AlGaN.

발광층(214) 상에는 제2 반도체층(216)이 형성된다. 여기서, 제2 반도체층(216)은 예를 들면, InAlGaN, GaN, AlGaN, InGaN 등으로 이루어지는 그룹에서 어느 하나를 선택하여 형성할 수 있다. 이때, 제2 반도체층(216)은 p형 반도체층 일 수 있으며, 여기에 p형 도펀트 예를 들면, Mg 등이 도핑될 수 있다.A second semiconductor layer 216 is formed on the light emitting layer 214. Here, the second semiconductor layer 216 may be formed of any one selected from the group consisting of InAlGaN, GaN, AlGaN, and InGaN, for example. At this time, the second semiconductor layer 216 may be a p-type semiconductor layer, and a p-type dopant such as Mg may be doped thereon.

제2 반도체층(216) 상에는 전류 확산층(218)이 형성된다. 이때, 전류 확산층(218)은 예를 들면, 은(Ag) 또는 금(Gold)와 같은 나노 파티클(미도시)을 포함할 수 있다.On the second semiconductor layer 216, a current diffusion layer 218 is formed. At this time, the current diffusion layer 218 may include nanoparticles (not shown) such as, for example, silver (Ag) or gold.

전류 확산층(218) 상에는 투명 전극층(223a)이 형성되며, 이때에 투명 전극층(223a)은 예를 들면, ITO와 같은 물질로 형성될 수 있다. 여기서, 투명 전극층(223a) 형성시 노출된 제1 반도체층(212) 상에 제2 전극(223b)도 함께 형성된다. 이때, 절연막(224)과 오버랩되는 제2 전극(223b) 부분은 n형 패드와 전기적으로 연결되는 핑거 배선의 역할을 하고, 절연막(224)과 오버랩되지 않는 제2 전극(223b) 부분은 n형 패드의 역할을 한다.A transparent electrode layer 223a is formed on the current diffusion layer 218, and the transparent electrode layer 223a may be formed of a material such as ITO, for example. Here, the second electrode 223b is also formed on the exposed first semiconductor layer 212 when the transparent electrode layer 223a is formed. The portion of the second electrode 223b overlapping with the insulating layer 224 functions as a finger wiring electrically connected to the n-type pad and the portion of the second electrode 223b that does not overlap with the insulating layer 224 functions as an n- It acts as a pad.

투명 전극층(223a) 및 제2 전극(223b) 상에는 절연막(224)이 형성된다. 여기서, 절연막(224)은 투명 전극층(223a)과 상부에 형성된 제1 전극(226)을 절연시켜 주는 역할을 한다.An insulating film 224 is formed on the transparent electrode layer 223a and the second electrode 223b. Here, the insulating film 224 serves to insulate the transparent electrode layer 223a from the first electrode 226 formed on the upper part.

투명 전극층(223a)과 절연막(224) 상에는 제1 전극(226)이 형성되어 있다. 이때, 투명 전극층(223a)의 상부에 형성된 제1 전극(226) 부분은 p형 패드의 역할을 하며, 절연막(224) 및 제2 전극(223b)과 오버랩되도록 형성된 제1 전극(226) 부분은 p형 패드와 전기적으로 연결되는 핑커 메탈의 역할을 한다.A first electrode 226 is formed on the transparent electrode layer 223a and the insulating film 224. The portion of the first electrode 226 formed on the transparent electrode layer 223a serves as a p-type pad and the portion of the first electrode 226 overlapped with the insulating layer 224 and the second electrode 223b and serves as a finger metal that is electrically connected to the p-type pad.

여기서, 제1 전극(226)은 Ti, Al, Ni, Au, Cr, Pt, V, In, Sn, Ag로 이루어지는 그룹에서 선택된 어느 하나로 형성할 수 있다.The first electrode 226 may be formed of any one selected from the group consisting of Ti, Al, Ni, Au, Cr, Pt, V, In, Sn and Ag.

종래 기술에서는 도 1에서와 같이, 전류 분산이 원활하게 이루어지도록 하기 위해 제1 및 제2 전극(26, 28)과 연결되는 다수의 핑거 배선(finger metal)을 발광 영역에 형성하여 핑거 배선이 발광 영역을 가리게 되는 것과 달리, 본 발명의 다른 실시예에서는 다수의 핑거 배선을 발광 영역에 형성하지 않고, 비 발광 영역에 형성함으로써 발광 영역이 증가하게 되고 이로 인해 발광 효율이 증가되는 장점이 있다. 이에 따라 본 발명의 다른 실시예에 따른 반도체 발광소자는 발광 영역이 칩(chip) 면적 대비 증가시킴으로써 휘도를 증가시킬 수 있다.In the prior art, as shown in FIG. 1, a plurality of finger metals connected to the first and second electrodes 26 and 28 are formed in the light emitting region to smoothly distribute the current, In other embodiments of the present invention, a plurality of finger wirings are formed in the non-emission region without forming the plurality of finger wirings in the non-emission region, thereby increasing the emission region and increasing the emission efficiency. Accordingly, the semiconductor light emitting device according to another embodiment of the present invention can increase the brightness by increasing the light emitting area compared to the chip area.

이하, 도 9a 내지 도 9d를 참조하여 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor light emitting device according to another embodiment of the present invention will be described with reference to FIGS. 9A to 9D.

도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 순차적으로 나타내는 공정 단면도이다.9A to 9D are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

도 9a에 도시된 바와 같이, 기판(210) 위에 제1 반도체층(212), 발광층(214), 제2 반도체층(216) 및 전류 확산층(218)을 차례로 형성한다. 이어서, 전류 확산층(218) 상에 콘택홀을 형성하기 위한 제1 포토 레지스트 패턴(220)을 형성한다. A first semiconductor layer 212, a light emitting layer 214, a second semiconductor layer 216, and a current diffusion layer 218 are sequentially formed on a substrate 210, as shown in FIG. 9A. Next, a first photoresist pattern 220 for forming a contact hole is formed on the current diffusion layer 218.

도 9b에 도시된 바와 같이, 전류 확산층(218)에 형성된 제1 포토 레지스트 패턴(220)을 식각 마스크로 사용하여 전류 확산층(218), 제2 반도체층(216) 및 발광층(214)을 차례로 식각하여 제1 반도체층(212)의 일정 영역을 노출시킨다.The current diffusion layer 218, the second semiconductor layer 216, and the light emitting layer 214 are sequentially etched using the first photoresist pattern 220 formed on the current diffusion layer 218 as an etching mask, Thereby exposing a certain region of the first semiconductor layer 212.

그 다음, 기판(210) 전면에 투명 전극 물질을 증착한 다음, 투명 전극 물질 상에 제2 포토 레지스트 패턴(미도시)을 형성한다. 이어서, 제2 포토 레지스트 패턴을 식각 마스크로 사용하여 전류 확산층(218) 상에 투명 전극층(223a)을 형성한 후, 기판(210)에 어닐링(annealing)과 같은 열처리를 실시한다. 이때, 전류 확산층(218) 상에 투명 전극층(223a)을 형성시 제1 반도체층(212) 상에 제2 전극(223b)도 함께 형성된다.Next, a transparent electrode material is deposited on the entire surface of the substrate 210, and then a second photoresist pattern (not shown) is formed on the transparent electrode material. Subsequently, a transparent electrode layer 223a is formed on the current diffusion layer 218 using the second photoresist pattern as an etching mask, and then the substrate 210 is subjected to a heat treatment such as annealing. At this time, when the transparent electrode layer 223a is formed on the current diffusion layer 218, the second electrode 223b is formed on the first semiconductor layer 212 as well.

도 9c에 도시에 도시된 바와 같이, 투명 전극층(223a)과 제2 전극(223b)을 포함한 기판(210) 전면에 절연 물질을 증착한 다음, 절연 물질 상에 제3 포토 레지스트 패턴(미도시)을 형성한다. 이어서, 제3 포토 레지스트 패턴을 식각 마스크로 사용하여 투명 전극층(223a)의 일정 영역과 제2 전극(223b)의 끝단을 노출시키는 절연막(224)을 형성한다.An insulating material is deposited on the entire surface of the substrate 210 including the transparent electrode layer 223a and the second electrode 223b and then a third photoresist pattern (not shown) is formed on the insulating material, . Then, an insulating film 224 is formed by using the third photoresist pattern as an etching mask to expose a certain region of the transparent electrode layer 223a and the end of the second electrode 223b.

도 9d에 도시된 바와 같이, 절연막(224)을 포함한 기판(210) 전면에 금속 물질을 증착한 다음, 금속 물질 상에 제4 포토 레지스트 패턴(미도시)을 형성한다. 이어서, 제4 포토 레지스트 패턴을 식각 마스크로 사용하여 노출된 투명 전극층(223a)과 제2 전극(223b)과 오버랩되는 절연막(224) 상에 제1 전극(226)을 형성한다.9D, a metal material is deposited on the entire surface of the substrate 210 including the insulating film 224, and then a fourth photoresist pattern (not shown) is formed on the metal material. Next, the first electrode 226 is formed on the insulating film 224 overlapping the exposed transparent electrode layer 223a and the second electrode 223b using the fourth photoresist pattern as an etching mask.

이렇게 반도체 발광소자를 제조한 다음, 후 처리 공정을 수행하여 개별 칩 크기로 가공하게 된다. 여기서, 후 처리 공정은 랩핑(lapping), 폴리싱(polishing) 공정을 통해 기판(210) 하부를 소정 두께로 연마하고, 스크라이빙(scribing) 및 브레이킹(breaking) 공정을 통해 기판(210)을 일정 칩 크기로 절단하게 된다. After the semiconductor light emitting device is manufactured as described above, a post-treatment process is performed to process individual chip sizes. Here, the post-processing step polishes the lower portion of the substrate 210 to a predetermined thickness through a lapping process and a polishing process, and scribes and brakes the substrate 210 to a constant Chip size.

이때, 랩핑(lapping)은 기판(210) 하부를 랩핑 공정으로 깍아내고, 그 랩핑된 면을 연마(polishing)하여 매끄럽게 만든다. 이때에 기판(210)의 두께는 가능한 한 얇게 하는 것이 좋으나, 너무 얇으면 기판이 휠 염려가 있고 취급하는데 어려움이 있다.At this time, the lapping shaves the lower part of the substrate 210 into a lapping process, and polishes the lapped surface to make it smooth. At this time, it is preferable to make the thickness of the substrate 210 as thin as possible, but if it is too thin, there is a fear that the substrate may be wheeled and it is difficult to handle.

또한, 스크라이빙 공정은 레이저 스크라이빙 공정 또는 팁(tip) 스크라이빙 공정으로 이용할 수 있으며, 칩의 기판부터 또는 칩의 제2 반도체층(216)부터 스크라이빙을 수행하게 된다. The scribing process may also be used in a laser scribing process or a tip scribing process to perform scribing from the substrate of the chip or from the second semiconductor layer 216 of the chip.

도 10 및 도 11은 본 발명의 다른 실시예에 따른 반도체 발광소자의 전기적 특성과 광학적 특성을 각각 나타내는 그래프이다.10 and 11 are graphs showing electrical characteristics and optical characteristics of the semiconductor light emitting device according to another embodiment of the present invention, respectively.

도 10에 도시된 바와 같이, 발광층(14), 제2 반도체층(16) 및 전류 확산층(18)을 식각하여 노출된 제1 반도체층(12) 상에 전극을 형성하는 종래 기술의 반도체 발광소자의 순방향 전압(forward voltage: Vf)은 2.985V로 측정되었다. 10, a conventional semiconductor light emitting device (not shown) for forming electrodes on the exposed first semiconductor layer 12 by etching the light emitting layer 14, the second semiconductor layer 16, and the current diffusion layer 18, The forward voltage (Vf) was measured to be 2.985V.

반면, 본 발명의 다른 실시예에 따른 반도체 발광소자의 순방향 전압(Vf)은 2.972V로 측정되었다. On the other hand, the forward voltage Vf of the semiconductor light emitting device according to another embodiment of the present invention was measured to be 2.972V.

따라서, 종래 기술 대비 본 발명의 다른 실시예에 따른 반도체 발광소자의 순방향 전압(Vf)이 더 낮게 측정됨을 알 수 있다. 이로 인해 종래 기술 대비 본 발명의 다른 실시예에 따른 반도체 발광소자의 발광 효율이 향상되고, 발열이 적게 나타나는 장점이 있다.Therefore, it can be seen that the forward voltage Vf of the semiconductor light emitting device according to another embodiment of the present invention is lower than that of the prior art. As a result, the light emitting efficiency of the semiconductor light emitting device according to another embodiment of the present invention is improved and the heat generation is reduced.

도 11에서와 같이, 발광층(14), 제2 반도체층(16) 및 전류 확산층(18)을 식각하여 노출된 제1 반도체층(12) 상에 전극을 형성하는 종래 기술의 반도체 발광소자의 전력(power: W)은 15.09W로 측정되었다.The power of the conventional semiconductor light emitting device in which electrodes are formed on the exposed first semiconductor layer 12 by etching the light emitting layer 14, the second semiconductor layer 16, and the current diffusion layer 18, (power: W) was measured at 15.09W.

반면, 본 발명의 다른 실시예에 따른 반도체 발광소자의 전력(W)은 17.08W로 측정되었다.On the other hand, the power (W) of the semiconductor light emitting device according to another embodiment of the present invention was measured to be 17.08 W.

따라서, 종래 기술 대비 본 발명의 다른 실시예에 따른 반도체 발광소자의 전력(W)이 더 높게 측정됨을 알 수 있따. 이로 인해 종래 기술 대비 본 발명의 다른 실시예에 따른 광속(V[lm]) 즉, 발광소자에서 나오는 빛의 전체량이 증가하여 광도(luminous intensity)가 증가되는 장점이 있다.Therefore, it can be seen that the power (W) of the semiconductor light emitting device according to another embodiment of the present invention is measured to be higher than the prior art. Accordingly, there is an advantage that luminous intensity V [lm] according to another embodiment of the present invention, i.e., luminous intensity is increased by increasing the total amount of light emitted from the light emitting device.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Accordingly, the invention is not to be determined by the embodiments described, but should be determined by equivalents to the claims and the appended claims.

110, 210: 기판 112, 212: 제1 반도체층
114, 214: 활성층 116, 216: 제2 반도체층
118, 218: 전류 확산층 122: 콘택홀
123, 223a: 투명 전극층 124: 연결 전극
126, 224: 절연막 128a, 223b: 제1 전극
128b, 226: 제2 전극 110, 210: substrate 112, 212: first semiconductor layer
114, 214: an active layer 116, 216: a second semiconductor layer
118, 218: current diffusion layer 122: contact hole
123, 223a: transparent electrode layer 124: connection electrode
126, and 224: insulating films 128a and 223b:
128b, 226: second electrode

Claims (20)

기판 상에 위치하고, 순서대로 적층된 제1 반도체층, 발광층, 제2 반도체층 및 전류 확산층을 포함하는 발광소자층;
상기 전류 확산층, 상기 제2 반도체층 및 상기 발광층을 관통하는 콘택홀들;
상기 콘택홀들 내에 위치하고, 상기 제1 반도체층과 접속되는 연결 전극들;
상기 발광소자층의 상기 전류 확산층 상에 위치하고, 상기 전류 확산층의 일정 영역을 노출하는 투명 전극층;
상기 투명 전극층 및 상기 콘택홀들의 측벽 상에 위치하고, 일정 두께를 갖는 절연막;
상기 절연막 상에 위치하고, 상기 절연막을 관통하여 상기 전류 확산층의 상기 일정 영역과 접속되는 제1 전극; 및
상기 절연막 상에 위치하고, 상기 제1 전극과 이격되는 제2 전극을 포함하되,
상기 기판과 대향하는 상기 제2 전극의 상부면은 상기 기판과 대향하는 상기 제1 전극의 상부면과 동일 평면이고,
각각의 연결 전극은 해당 콘택홀의 측벽 상에 위치하는 절연막과 이격되고,
상기 제2 전극은 상기 콘택홀들 내로 연장하여 상기 연결 전극들의 단부를 둘러싸는 영역을 포함하며,
각 연결 전극의 수직 길이는 상기 절연막의 두께보다 큰 것을 특징으로 하는 반도체 발광소자.A light emitting element layer disposed on the substrate and including a first semiconductor layer, a light emitting layer, a second semiconductor layer, and a current diffusion layer stacked in this order;
Contact holes passing through the current diffusion layer, the second semiconductor layer, and the light emitting layer;
Connection electrodes located in the contact holes and connected to the first semiconductor layer;
A transparent electrode layer located on the current diffusion layer of the light emitting element layer and exposing a certain region of the current diffusion layer;
An insulating layer located on the sidewalls of the transparent electrode layer and the contact holes and having a predetermined thickness;
A first electrode located on the insulating film and connected to the predetermined region of the current diffusion layer through the insulating film; And
And a second electrode located on the insulating film and spaced apart from the first electrode,
The upper surface of the second electrode facing the substrate is flush with the upper surface of the first electrode facing the substrate,
Each connecting electrode is spaced apart from an insulating film located on a sidewall of the corresponding contact hole,
The second electrode includes an area extending into the contact holes and surrounding an end of the connecting electrodes,
Wherein a vertical length of each connecting electrode is greater than a thickness of the insulating film. 제1항에 있어서,
상기 제2 전극은 n형 패드 및 상기 n형 패드로부터 연장하는 핑거 배선을 포함하되,
상기 연결 전극들은 상기 제2 전극의 핑거 배선과 접속되는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The second electrode comprising an n-type pad and a finger wire extending from the n-type pad,
And the connection electrodes are connected to the finger wiring of the second electrode. 제2항에 있어서,
상기 제2 전극의 상기 핑거 배선은 상기 투명 전극과 중첩되는 것을 특징으로 하는 반도체 발광소자.3. The method of claim 2,
And the finger wiring of the second electrode overlaps with the transparent electrode. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 제1 반도체층, 발광층, 제2 반도체층 및 전류 확산층을 순서대로 적층하여 발광소자층을 형성하는 단계;
상기 전류 확산층, 상기 제2 반도체층 및 상기 발광층을 관통하여 상기 제1 반도체층을 부분적으로 노출하는 콘택홀들을 형성하는 단계;
상기 발광소자층의 상기 전류 확산층 상에 상기 전류 확산층의 일정 영역을 노출하는 투명 전극층을 형성하는 단계;
각 콘택홀 내에 상기 제1 반도체층과 접속되는 연결 전극을 형성하는 단계;
상기 투명 전극층과 상기 콘택홀의 측벽 상에 일정 두께를 가지며, 상기 전류 확산층의 상기 일정 영역을 노출하는 절연막을 형성하는 단계;
상기 절연막이 형성된 상기 기판 전체에 전극 물질을 증착하는 단계; 및
상기 전극 물질을 식각하여 상기 전류 확산층의 상기 일정 영역과 접속되는 제1 전극 및 상기 제1 전극과 이격되는 제2 전극을 형성하는 단계를 포함하되,
각각의 연결 전극은 해당 콘택홀의 측벽 상에 형성된 절연막과 이격되고,
상기 제2 전극은 상기 콘택홀 내로 연장하여 상기 연결 전극들의 단부를 둘러싸는 영역을 포함하며,
각 연결 전극의 수직 길이는 상기 절연막의 두께보다 큰 것을 특징으로 하는 반도체 발광소자의 제조방법.Forming a light emitting device layer by sequentially laminating a first semiconductor layer, a light emitting layer, a second semiconductor layer, and a current diffusion layer on a substrate;
Forming contact holes partially through the current diffusion layer, the second semiconductor layer, and the light emitting layer to partially expose the first semiconductor layer;
Forming a transparent electrode layer that exposes a predetermined region of the current diffusion layer on the current diffusion layer of the light emitting element layer;
Forming a connection electrode in each contact hole to be connected to the first semiconductor layer;
Forming an insulating film having a predetermined thickness on the transparent electrode layer and the sidewalls of the contact hole and exposing the predetermined region of the current diffusion layer;
Depositing an electrode material on the entire surface of the substrate on which the insulating film is formed; And
Etching the electrode material to form a first electrode connected to the predetermined region of the current diffusion layer and a second electrode spaced apart from the first electrode,
Each connecting electrode is spaced apart from the insulating film formed on the sidewall of the corresponding contact hole,
The second electrode includes an area extending into the contact hole and surrounding an end of the connecting electrodes,
Wherein a vertical length of each connection electrode is greater than a thickness of the insulating film. 제12항에 있어서,
상기 투명 전극층을 형성하는 단계 후, 상기 기판에 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.13. The method of claim 12,
And then performing heat treatment on the substrate after the step of forming the transparent electrode layer. 제12항에 있어서,
상기 제2 전극은 n형 패드 및 상기 n형 패드로부터 연장하는 핑거 배선을 포함하되,
상기 제2 전극의 핑거 배선은 상기 투명 전극과 중첩하도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.13. The method of claim 12,
The second electrode comprising an n-type pad and a finger wire extending from the n-type pad,
And the finger wiring of the second electrode overlaps with the transparent electrode. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110127163A 2011-11-30 2011-11-30 Semiconductor light emitting device and method for fabricating thereof KR101960366B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127163A KR101960366B1 (en) 2011-11-30 2011-11-30 Semiconductor light emitting device and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127163A KR101960366B1 (en) 2011-11-30 2011-11-30 Semiconductor light emitting device and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20130060871A KR20130060871A (en) 2013-06-10
KR101960366B1 true KR101960366B1 (en) 2019-03-21

Family

ID=48859221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127163A KR101960366B1 (en) 2011-11-30 2011-11-30 Semiconductor light emitting device and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR101960366B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708935B1 (en) * 2005-10-05 2007-04-17 삼성전기주식회사 Nitride semiconductor light emitting device
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
KR101428053B1 (en) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20110031895A (en) * 2008-06-26 2011-03-29 브리지럭스 인코포레이티드 Led with reduced electrode area

Also Published As

Publication number Publication date
KR20130060871A (en) 2013-06-10

Similar Documents

Publication Publication Date Title
JP6665466B2 (en) Semiconductor light emitting device and method of manufacturing the same
US10424500B2 (en) Semiconductor light emitting device, transfer head of semiconductor light emitting device, and method of transferring semiconductor light emitting device
US9583466B2 (en) Etch removal of current distribution layer for LED current confinement
CN102104100B (en) Light emitting device
US8710520B2 (en) Light emitting diode having multi-cell structure and method of manufacturing the same
US9006768B2 (en) Light emitting diode having increased light extraction
US20140034981A1 (en) Light emitting diode structure
CN102347414B (en) Luminescent device
US8492780B2 (en) Light-emitting device and manufacturing method thereof
US20110284883A1 (en) Semiconductor light-emitting element, light-emitting device, luminaire, display unit, traffic signal lamp unit, and traffic information display unit
JP2006324672A (en) Perpendicular structure nitride semiconductor light emitting device with improved optical extraction efficiency
JP2007287757A (en) Nitride semiconductor light-emitting element and its manufacturing method
JP2008218440A (en) GaN-BASED LED ELEMENT AND LIGHT-EMITTING APPARATUS
US20200251460A1 (en) Micro-led element, image display element, and production method
CN109037268B (en) Micro light-emitting diode display, micro light-emitting diode element and manufacturing method thereof
US20100127635A1 (en) Optoelectronic device
US20240136469A1 (en) Light-emitting element and manufacturing method thereof
TW202245291A (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
TWI539619B (en) A light emitting diode structure, a lamp device and a method of forming a light emitting diode structure
KR101960366B1 (en) Semiconductor light emitting device and method for fabricating thereof
WO2016152397A1 (en) Nitride semiconductor light emitting element
CN109473536B (en) Light emitting diode display and method of manufacturing the same
US20220037554A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
CN103117332B (en) Photoelectric cell
KR20130096606A (en) Semiconductor light emitting device and method for fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant