KR101940669B1 - 인공 시냅스 소자 및 이의 제조방법 - Google Patents

인공 시냅스 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101940669B1
KR101940669B1 KR1020170167572A KR20170167572A KR101940669B1 KR 101940669 B1 KR101940669 B1 KR 101940669B1 KR 1020170167572 A KR1020170167572 A KR 1020170167572A KR 20170167572 A KR20170167572 A KR 20170167572A KR 101940669 B1 KR101940669 B1 KR 101940669B1
Authority
KR
South Korea
Prior art keywords
resistance
forming
variable layer
electrode
artificial synapse
Prior art date
Application number
KR1020170167572A
Other languages
English (en)
Inventor
이명재
Original Assignee
재단법인 대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 대구경북과학기술원 filed Critical 재단법인 대구경북과학기술원
Priority to KR1020170167572A priority Critical patent/KR101940669B1/ko
Application granted granted Critical
Publication of KR101940669B1 publication Critical patent/KR101940669B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H01L45/1608
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H01L27/24
    • H01L45/12
    • H01L45/145
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일실시예는 인공시냅스 소자 제조방법을 제공한다. 이때, 상기 인공시냅스 소자 제조방법은 기판 상에 제1전극을 형성하는 단계, 상기 제1전극 상에 제1저항변화층을 형성하는 단계, 상기 제1저항변화층 상에 산소플라즈마 처리를 통해 상기 제1 저항변화층의 상부영역을 제2저항변화층으로 형성하는 단계 및 상기 제2저항변화층 상에 제2전극을 형성하는 단계를 포함할 수 있다.

Description

인공 시냅스 소자 및 이의 제조방법{Artificial synapse element and manufacturing method thereof}
본 발명은 인공 시냅스 소자 제조방법에 관한 것으로, 더욱 상세하게는 플라즈마를 이용한 인공 시냅스 소자 제조방법에 관한 것이다.
뇌 정보처리를 컴퓨터과학과 연결하려는 시도는 뉴로컴퓨팅(neuro-computing) 분야의 발전과 더불어 집적회로 기술을 기반으로 하드웨어적으로 뇌의 신경 정보처리와 감각-운동 신경계를 구현하려는 뉴로모픽(neuromorphic) 분야의 발전으로 이어지고 있다.
종래 뉴로모픽 분야는 CMOS (Complementary Metal-Oxide-Semi-conductor)를 기반으로 하여 뇌 모방기술을 발전시켜왔다. CMOS의 경우 집적도의 한계가 있어 잠시 연구개발 성장세가 주춤하였으나, 기억과 스위칭을 동시에 수행할 수 있는 레지스터 구조의 소자가 해석된 이후 제 2의 성장기를 맞이하게 되었다.
그러나, CMOS를 기반으로 한 CPU, GPU(SRAM), 빅데이터(Big data), 딥러닝(Deep learning) 등의 인공지능 기술은 전력 사용량이 방대하다는 단점이 있다. 대표적인 예로, 알파고는 CPU 1202개, GPU 176개를 사용하여 하루에 약 3000MJ의 에너지를 사용하는데, 이는 시간당 20W를 소모하는 뇌의 에너지사용량과 비교했을 때 현격히 많은 에너지를 소모하는 것이다.
따라서, 기억과 스위칭을 동시에 수행할 수 있는 특성을 가지되 에너지 소모량이 적은 시냅스 모방 소자에 대한 연구가 요구되고 있다. 이를 위해 종래의 반도체를 이용한 인공시냅스 소자의 대체재로 금속산화물을 이용한 인공시냅스 소자의 개발이 이루어지고 있으나, 소자의 신뢰성이 낮다는 문제점이 있다.
대한민국등록특허 제10-1537433호
본 발명이 이루고자 하는 기술적 과제는 소자 신뢰성을 높이기 위한 인공시냅스 소자 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 인공시냅스 소자 제조방법을 제공한다.
이때, 상기 인공시냅스 소자 제조방법은 기판 상에 제1전극을 형성하는 단계, 상기 제1전극 상에 제1저항변화층을 형성하는 단계, 상기 제1저항변화층 상에 산소플라즈마 처리를 통해 상기 제1 저항변화층의 상부영역을 제2저항변화층으로 형성하는 단계 및 상기 제2저항변화층 상에 제2전극을 형성하는 단계를 포함할 수 있다.
이때, 상기 제2저항변화층을 형성하는 단계는 아르곤가스에 산소가스의 부분압이 1% 내지 5%가 되도록 혼합하여 수행하는 것을 특징으로 한다.
이때, 상기 제1전극을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 한다.
이때, 상기 제1전극은 백금(Pt) 또는 텅스텐(W)을 포함할 수 있다.
이때, 상기 제1저항변화층을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 한다.
이때, 상기 제1저항변화층은 TiO2, NiO, Nb2O6, HfO2, Al2O3, V2O5 또는 TaO2-a를 포함하는 것을 특징으로 한다.
이때, 상기 a는 0 내지 1.9인 것을 특징으로 한다.
이때, 상기 제1저항변화층이 TaO2-a일경우, 상기 제2저항변화층이 Ta2O5-a인 것을 특징으로 한다.
이때, 상기 a는 0 내지 2인 것을 특징으로 한다.
이때, 상기 제2전극을 형성하는 단계는 스퍼터링법을 수행하는 것을 특징으로 한다.
이때, 상기 제2전극은 인듐(In), 금(Au), 백금(Pt) 또는 텅스텐(W)를 포함하는 것을 특징으로 한다.
이때, 상기 기판 상에 제1전극을 형성하는 단계 및 상기 제1전극 상에 제1저항변화층을 형성하는 단계 사이에 상기 제1전극 상에 터널링베리어층을 형성하는 단계를 더 포함할 수 있다.
이때, 상기 터널링베리어층을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 한다.
이때, 상기 터널링베리어층은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx를 포함할 수 있다.
이때, 상기 x는 상기 y보다 작은것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 상기 인공시냅스 소자 제조방법에 의해 제조된 인공시냅스 소자를 제공한다.
본 발명의 일실시예에 따르면, 소자의 MVR산포를 줄일 수 있다.
본 발명의 일실시예에 따르면, 소자의 저항산포를 개선할 수 있다.
본 발명의 일실시예에 따르면, 소자의 신뢰도를 향상시킬 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 인공시냅스 소자 제조방법을 도시한 순서도이다.
도 2는 종래 인공시냅스 소자와 본발명의 일실시예에 따른 인공시냅스 소자를 비교한 그림이다.
도 3은 종래 인공시냅스 소자와 본발명의 일실시예에 따른 인공시냅스 소자의 산포를 비교한 그림이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
본 발명의 일실시예에 따른 인공시냅스 소자 제조방법을 설명한다.
도 1은 본 발명의 일실시예에 따른 인공시냅스 소자 제조방법을 도시한 순서도이다.
도 1을 참조하면, 상기 인공시냅스 소자 제조방법은 기판 상에 제1전극을 형성하는 단계(S100), 상기 제1전극 상에 제1저항변화층을 형성하는 단계(S200), 상기 제1저항변화층 상에 산소플라즈마 처리를 통해 상기 제1 저항변화층의 상부영역을 제2저항변화층으로 형성하는 단계(S300) 및 상기 제2저항변화층 상에 제2전극을 형성하는 단계(S400)를 포함할 수 있다.
이때, 상기 제1저항변화층 상에 산소플라즈마 처리를 통해 상기 제1 저항변화층의 상부영역을 제2저항변화층으로 형성하는 단계(S300)는 상기 인공시냅스 소자의 저항 산포를 줄이기 위해 수행할 수 있다.
이때, 상기 제2저항변화층으로 형성하는 단계(S300)는 상기 제1저항변화층 상에 산소플라즈마 처리를 수행함으로써, 형성되는 상기 제2저항변화층의 표면 거칠기를 감소시켜 표면의 균일성을 향상시킬 수 있다.
이때, 상기 제2저항변화층의 표면의 균일성이 향상되면 필라멘트의 생성 수가 감소할 수 있다. 인공시냅스 소자에서 필라멘트가 다수 존재할수록 큰 저항산포를 가지게 되므로, 필라멘트의 생성 수 감소는 저항산포 감소 효과를 일으킬 수 있다.
인공시냅스 소자에서 저항산포가 감소하면 소자의 신뢰성이 향상되므로, 본 발명의 일실시예에 따라 산소플라즈마 처리를 통해 제2저항변화층을 형성할 경우 표면 균일성 개선을 통해 소자의 신뢰성 향상을 유도할 수 있다.
이때, 상기 인공시냅스 소자의 저항 산포를 줄임으로써 상기 인공시냅스 소자의 신뢰성을 향상시킬 수 있다.
바람직하게는, 상기 제2저항변화층을 형성하는 단계(S300)는 아르곤가스에 산소가스의 부분압이 1% 내지 5%가 되도록 혼합하여 수행하는 것을 특징으로 한다.
더욱 바람직하게는, 상기 제2저항변화층을 형성하는 단계(S300)는 아르곤가스에 산소가스의 부분압이 2% 내지 3%가 되도록 혼합하여 수행하는 것을 특징으로 한다.
이때, 상기 제1전극을 형성하는 단계(S100)는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 한다.
이때, 상기 제1전극은 백금(Pt) 또는 텅스텐(W)을 포함할 수 있다.
이때, 상기 제1저항변화층을 형성하는 단계(S200)는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 한다.
이때, 상기 제1저항변화층은 TiO2, NiO, Nb2O6, HfO2, Al2O3, V2O5 또는 TaO2-a를 포함하는 것을 특징으로 한다.
이때, 상기 a는 0 내지 1.9인 것을 특징으로 한다.
이때, 상기 제1저항변화층이 TaO2-a일경우, 상기 제2저항변화층이 Ta2O5-a인 것을 특징으로 한다.
이때, 상기 a는 0 내지 2인 것을 특징으로 한다.
이때, 상기 제2전극을 형성하는 단계(S300)는 스퍼터링법을 수행하는 것을 특징으로 한다.
이때, 상기 제2전극은 인듐(In), 금(Au), 백금(Pt) 또는 텅스텐(W)를 포함하는 것을 특징으로 한다.
이때, 상기 기판 상에 제1전극을 형성하는 단계(S100) 및 상기 제1전극 상에 제1저항변화층을 형성하는 단계(S200) 사이에 상기 제1전극 상에 터널링베리어층을 형성하는 단계를 더 포함할 수 있다.
이때, 상기 터널링베리어층을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 한다.
이때, 상기 터널링베리어층은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx를 포함할 수 있다.
이때, 상기 x는 상기 y보다 작은 것을 특징으로 한다.
이때, 상기 x 및 y는 0보다 큰 실수인 것을 특징으로 한다.
실시예
본 발명의 일실시예에 따라 인공시냅스 소자를 제조하였다.
먼저, 기판 상에 스퍼터링을 통해 백금전극을 형성하였다.
다음, 상기 백금전극 상에 스퍼터링을 통해 Al2O3층을 형성하였다.
그 다음, 상기 Al2O3층 상에 스퍼터링을 통해 TaO2층을 형성하였다.
그 다음, 상기 TaO2층 상에 산소플라즈마 처리를 통해 Ta2O5층을 형성하였다. 이때, 상기 산소플라즈마 처리는 아르곤(Ar) 가스에 산소가스(O2)의 부분압이 3%가 되도록 하여 수행하였다.
그 다음, 상기 Ta2O5층 상에 스퍼터링을 통해 백금전극을 형성하였다.
본 발명의 일실시예에 따른 인공시냅스 소자 제조방법에 따라 인공시냅스 소자를 제조할 경우, 제조되는 인공시냅스 소자의 저항산포를 감소시킴으로써 상기 인공시냅스 소자의 신뢰도를 향상시킬 수 있다.
본 발명의 일실시예에 따른 상기 인공시냅스 소자 제조방법에 의해 제조된 인공시냅스 소자를 설명한다.
도 2는 종래 인공시냅스 소자와 본발명의 일실시예에 따른 인공시냅스 소자를 비교한 그림이다.
이때, 도 2의 a는 종래 인공시냅스 소자를 도시한 그림이고, 도 2의 b는 본 발명의 일실시예에 따른 인공시냅스 소자를 도시한 그림이고, 도 2의 c는 종래 인공시냅스 소자의 저항특성을 나타낸 그래프이고, 도 2의 d는 본발명의 일실시예에 따른 인공시냅스 소자의 저항특성을 나타낸 그래프이고, 도 2의 e는 종래 인공시냅스 소자의 반복 가동에 따른 전류그래프이고, 도 2의 f는 본 발명의 일실시예에 따른 인공시냅스 소자의 반복 가동에 따른 전류그래프이다. 이때, RIR은 Reduced Interface Roughness의 약자이다.
도 2를 참조하면, 종래 인공시냅스 소자에 비해 본 발명의 일실시예에 따른 인공시냅스 소자의 저항 산포가 적음을 알 수 있다. 또한, 저항산포의 감소로 인해 본 발명의 일실시예에 따른 인공시냅스 소자의 경우, 종래 인공시냅스 소자보다 반복 가동시 전류 값의 변화 폭이 적으므로, 본 발명의 일실시예에 따른 인공시냅스 소자의 신뢰성이 향상되었음을 알 수 있다.
도 3은 종래 인공시냅스 소자와 본발명의 일실시예에 따른 인공시냅스 소자의 산포를 비교한 그림이다.
이때, 도 3의 a는 산소플라즈마 처리하지 않은 종래 인공시냅스 소자의 TEM이미지이고, 도 3의 b는 본 발명의 일실시예에 따른 인공시냅스 소자의 TEM 이미지이고, 도 3의 c는 종래 인공시냅스 소자의 전압-전류에 따른 저항특성 그래프이고, 도 3의 d는 본 발명의 일실시예에 따른 인공시냅스 소자의 전압-전류에 따른 저항특성 그래프이고, 도 3의 e는 종래 인공시냅스 소자를 도시한 그림이고, 도 3의 f는 본 발명의 일실시예에 따른 인공시냅스 소자를 도시한 그림이다. 이때, RIR은 Reduced Interface Roughness의 약자이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 인공시냅스 소자는 산소플라즈마 처리를 하지 않은 종래의 인공시냅스 소자보다 저항변화층과 전극 사이 계면의 균일성이 우수함을 알 수 있다. 이는 소자 내에서 생성되는 필라멘트의 수를 감소시키는 효과를 일으킬 수 있다.
인공시냅스 소자에 필라멘트가 다수 존재하게 되면 저항산포가 증가하게 된다. 따라서 본 발명의 일실시예에 따른 인공시냅스 소자는 표면을 균일성을 개선함으로써 필라멘트 생성 수를 감소시키고, 이로부터 저항산포 감소 효과를 얻을 수 있다.
또한, 저항산포가 감소할 경우 소자의 신뢰성이 증가하므로 본 발명의 일실시예에 따른 인공시냅스 소자는 종래의 인공시냅스 소자보다 개선된 신뢰성을 가질 수 있다.
본 발명의 일실시예에 따른 인공시냅스 소자는 상기 소자의 저항산포를 감소시킴으로써 소자의 신뢰도를 향상시킨 인공시냅스 소자를 제공할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 기판 상에 제1전극을 형성하는 단계;
    상기 제1전극 상에 제1저항변화층을 형성하는 단계;
    상기 제1저항변화층 상에 산소플라즈마 처리를 통해 상기 제1 저항변화층 상부영역의 금속산화물을 산화시켜 제2저항변화층으로 형성하는 단계; 및
    상기 제2저항변화층 상에 제2전극을 형성하는 단계를 포함하고,
    상기 제2저항변화층을 형성하는 단계는 아르곤가스에 산소가스의 부분압이 1% 내지 5%가 되도록 혼합하여 수행하는 것을 특징으로 하고,
    상기 산소플라즈마 처리를 통해 상기 제2저항변화층의 표면 거칠기를 감소시키는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1전극을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  4. 제1항에 있어서,
    상기 제1전극은 백금(Pt) 또는 텅스텐(W)을 포함하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  5. 제1항에 있어서,
    상기 제1저항변화층을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  6. 제1항에 있어서,
    상기 제1저항변화층은 TiO2, NiO, Nb2O6, HfO2, Al2O3, V2O5 또는 TaO2-a를 포함하고, 상기 a는 0 내지 1.9인 것을 특징으로 하는 인공시냅스 소자 제조방법.
  7. 제1항에 있어서,
    상기 제1저항변화층이 TaO2-a일경우, 상기 제2저항변화층이 Ta2O5-a이고, 상기 a는 0 내지 2인 것을 특징으로 하는 인공시냅스 소자 제조방법.
  8. 제1항에 있어서,
    상기 제2전극을 형성하는 단계는 스퍼터링법을 수행하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  9. 제1항에 있어서,
    상기 제2전극은 인듐(In), 금(Au), 백금(Pt) 또는 텅스텐(W)를 포함하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  10. 제1항에 있어서,
    상기 기판 상에 제1전극을 형성하는 단계 및 상기 제1전극 상에 제1저항변화층을 형성하는 단계 사이에 상기 제1전극 상에 터널링베리어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  11. 제10항에 있어서,
    상기 터널링베리어층을 형성하는 단계는 화학기상증착, 열진공법, 스퍼터링법 또는 전자빔법을 수행하는 것을 특징으로 하는 인공시냅스 소자 제조방법.
  12. 제10항에 있어서,
    상기 터널링베리어층은 TiOx, TixOy, HfOx, HfxOy, AlOx, AlxOy, TaOx, TaxOy, VOx, VxOy, NbxOy, NbOx, FexOy, FeOx, WxOy, 또는 WOx를 포함하고, 상기 x 및 상기 y는 0보다 큰 실수인 것을 특징으로 하는 인공시냅스 소자 제조방법.
  13. 제1항의 제조방법에 의해 제조된 인공시냅스 소자.
KR1020170167572A 2017-12-07 2017-12-07 인공 시냅스 소자 및 이의 제조방법 KR101940669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170167572A KR101940669B1 (ko) 2017-12-07 2017-12-07 인공 시냅스 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167572A KR101940669B1 (ko) 2017-12-07 2017-12-07 인공 시냅스 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101940669B1 true KR101940669B1 (ko) 2019-01-21

Family

ID=65277496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167572A KR101940669B1 (ko) 2017-12-07 2017-12-07 인공 시냅스 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101940669B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210067889A (ko) * 2019-11-29 2021-06-08 건국대학교 산학협력단 뉴로모픽 소자
JP2022536917A (ja) * 2019-06-12 2022-08-22 アプライド マテリアルズ インコーポレイテッド ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ
KR20230115375A (ko) 2022-01-26 2023-08-03 현대자동차주식회사 스핀트로닉스 기반 인공 시냅스 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140046809A (ko) * 2012-10-11 2014-04-21 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101537433B1 (ko) 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101537433B1 (ko) 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법
KR20140046809A (ko) * 2012-10-11 2014-04-21 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022536917A (ja) * 2019-06-12 2022-08-22 アプライド マテリアルズ インコーポレイテッド ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ
JP7359876B2 (ja) 2019-06-12 2023-10-11 アプライド マテリアルズ インコーポレイテッド ニューロモルフィックスイッチング用の二重酸化物アナログスイッチ
KR20210067889A (ko) * 2019-11-29 2021-06-08 건국대학교 산학협력단 뉴로모픽 소자
KR102596863B1 (ko) 2019-11-29 2023-11-02 건국대학교 산학협력단 뉴로모픽 소자
KR20230115375A (ko) 2022-01-26 2023-08-03 현대자동차주식회사 스핀트로닉스 기반 인공 시냅스 소자

Similar Documents

Publication Publication Date Title
KR101922049B1 (ko) 인공 시냅스 소자 및 이의 제조방법
KR101940669B1 (ko) 인공 시냅스 소자 및 이의 제조방법
Chandrasekaran et al. Improving linearity by introducing Al in HfO2 as a memristor synapse device
Jeong et al. Memristors for energy‐efficient new computing paradigms
Park et al. Electronic system with memristive synapses for pattern recognition
KR102208348B1 (ko) 이온 밀 손상을 줄이기 위한 캐핑층
Choi et al. Low‐power self‐rectifying memristive artificial neural network for near internet‐of‐things sensor computing
Hsu et al. Enhanced linearity in CBRAM synapse by post oxide deposition annealing for neuromorphic computing applications
KR101588980B1 (ko) 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
Gao et al. Metal oxide resistive random access memory based synaptic devices for brain-inspired computing
US9166160B1 (en) Resistive random access memory and method of fabricating the same
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
Kim et al. Organic memristor‐based flexible neural networks with bio‐realistic synaptic plasticity for complex combinatorial optimization
Lee et al. Effect of weight overlap region on neuromorphic system with memristive synaptic devices
Woo et al. Stacked One‐Selector‐One‐Resistive Memory Crossbar Array With High Nonlinearity and On‐Current Density for the Neuromorphic Applications
Koroleva et al. CMOS-compatible self-aligned 3D memristive elements for reservoir computing systems
Zhang et al. A quantized convolutional neural network implemented with memristor for image denoising and recognition
Kim et al. Forming-less flexible memristor crossbar array for neuromorphic computing applications produced using low-temperature atomic layer deposition
Park et al. A nitrogen-treated memristive device for tunable electronic synapses
TWI520394B (zh) 電阻式記憶體裝置及其製作方法
CN111192957A (zh) 一种易失性与非易失性共存的忆阻器件及制备方法及备选制备方法
Li et al. Flexible Ta/TiO x/TaO x/Ru memristive synaptic devices on polyimide substrates
US11532799B2 (en) Neuron behavior-imitating electronic synapse device and method of fabricating the same
Pisarev et al. Operation principle and fabrication technology of the neuroprocessor input unit on the basis of the memristive logic matrix
Joko et al. Fabrication of GaOx based crossbar array memristive devices and their resistive switching properties

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant