KR101931973B1 - 유기 광검출기 또는 광방출기 소자의 어레이를 설계하는 개선된 방법 - Google Patents
유기 광검출기 또는 광방출기 소자의 어레이를 설계하는 개선된 방법 Download PDFInfo
- Publication number
- KR101931973B1 KR101931973B1 KR1020137030335A KR20137030335A KR101931973B1 KR 101931973 B1 KR101931973 B1 KR 101931973B1 KR 1020137030335 A KR1020137030335 A KR 1020137030335A KR 20137030335 A KR20137030335 A KR 20137030335A KR 101931973 B1 KR101931973 B1 KR 101931973B1
- Authority
- KR
- South Korea
- Prior art keywords
- matrix
- graph
- inactive
- light
- vertices
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 39
- 239000011159 matrix material Substances 0.000 claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- MYOZYAFLZCEDGG-UHFFFAOYSA-N 2-phenylethenesulfonic acid Chemical compound OS(=O)(=O)C=CC1=CC=CC=C1.OS(=O)(=O)C=CC1=CC=CC=C1 MYOZYAFLZCEDGG-UHFFFAOYSA-N 0.000 description 1
- UUIQMZJEGPQKFD-UHFFFAOYSA-N Methyl butyrate Chemical compound CCCC(=O)OC UUIQMZJEGPQKFD-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
- H10K39/32—Organic image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 출원은, 광검출 또는 광방출 소자의 매트릭스를 포함하는 매트릭스 디바이스를 제조하는 방법으로서, a) 상기 매트릭스 디바이스의 적어도 하나의 토폴로지로부터, 하나 이상의 스퓨리어스 전도성 폐쇄 회로를 식별하는 단계, 및 b) 식별된 상기 스퓨리어스 전도성 폐쇄 회로 중 적어도 하나에 속하는 상기 매트릭스 디바이스의 하나 이상의 주어진 광검출 또는 광방출 소자(들)를 선택하는 단계로 구성된 설계 단계를 포함하며, 선택된 상기 소자(들)는 비활성으로 만들어진 것을 특징으로 하는 매트릭스 디바이스 제조 방법에 관한 것이다.
Description
본 출원은 광검출 또는 광방출 소자의 매트릭스 마이크로전자 디바이스 분야에 관한 것이고, 특히 수동 광검출 또는 광방출 소자로 형성된 매트릭스 마이크로전자 디바이스 분야에 관한 것이다.
본 발명은 광검출 또는 광방출 소자의 매트릭스 디바이스를 설계하는 개선된 방법 및 이 방법에 따라 구현된 매트릭스 디바이스를 제공한다.
본 발명은 특히 유기 반도체 물질에 기초한 광검출 또는 광방출 소자의 매트릭스를 제조하는데 적용될 수 있다.
광검출 소자의 매트릭스에 의해 형성된 이미지 센서에서, 각 광검출 소자에 의해 보유되는 정보는 일반적으로 전류 또는 전압의 형태이다.
매트릭스가 픽셀 그 자체에 위치된 처리 자원을 포함하지 않는, 픽셀 또는 광검출 또는 광방출 소자로 구성된 경우, 이들 픽셀은 일반적으로 "수동" 픽셀이라고 언급된다.
현재, 실리콘 위에 제조된 이미지 센서, 예를 들어 전하 결합 센서 또는 CCD(Charge Coupled Device), 또는 CMOS 기술 센서는, 검출 기능 외에, 신호 처리 수단, 예를 들어 프리-차징 및/또는 증폭 또는 다중화 기능을 제공하는 수단을 논리적으로 포함하는 픽셀인 능동 픽셀에 의해 형성된다.
능동 픽셀은 센서의 이미지 품질 및 판독 속도를 개선할 수 있게 한다.
제조 공정에서 구현 상의 우려 때문에, 적어도 하나의 유기 반도체 물질에 의해 형성된 유기 광검출기에 기초한 이미지 센서는 현재 수동 소자 또는 픽셀에 의해 형성된다.
광다이오드 매트릭스의 광다이오드가 조명(illuminated)될 때, 이 광다이오드는 낮은 임피던스에 있고 스퓨리어스 전류 경로(spurious current path)를 야기하여, 각 픽셀에 의해 전류 또는 전압으로 보유된 정보를 판독하는 동작이 수행되지 못하게 할 수 있다.
이러한 현상의 일례는 2 행 및 2 열의 광다이오드(111, 112, 113, 114)를 구비하는 광검출기의 매트릭스 부분의 등가 전기 회로를 제공하는 도 1의 디바이스에 제시된다.
이 예에서, 매트릭스의 광다이오드는 역 바이어스되어 있어, 전류를 판독하기 원하는 주어진 광다이오드(113)에서 예를 들어 캐소드(150)는 +1 볼트(volt)에 놓인 반면, 그 애노드(170)는 예를 들어 0 볼트에 바이어스되어 있다.
상호연결 저항기(13), 바이어스 전극(150, 151, 170, 171) 뿐만 아니라 광다이오드(113)에 의해 생성되도록 의도된 전류 경로(Ca), 및 이웃한 또는 인접한 메쉬를 통해 판독하기를 원하는 픽셀의 것으로 전달되는 스퓨리어스 전류 경로(Cp)가 이 도면에 도시되어 있다.
이러한 스퓨리어스 전도성 회로의 문제를 해결하고 픽셀의 판독을 개선시키기 위하여, 하나의 방법은 매트릭스 픽셀들 사이에 추가적인 다이오드를 도입하는 것이다.
이러한 방법은 예를 들어 문헌 US 3 855 582 및 "a Word-organised photo detector area" (Vilkomerson et al. IEEE journal of sold state circuits, vol. sc-4, no 6, December 1969)에 소개되어 있다.
그러나, 이러한 해법은 특히 제조 공정의 복잡성 및 특히 픽셀들 사이에 추가적인 다이오드의 구현의 복잡성 때문에 유기 반도체 광검출기에 기초한 매트릭스에는 거의 적용될 수 없다.
동일한 기판 위에 트랜지스터 및 광검출기를 집적할 것을 요구하는, 전술된 문제의 다른 해법은 또한 구현 상의 이유 때문에 또한 유기 반도체 광검출기에 기초한 매트릭스에는 거의 적용될 수 없다.
본 발명은 제일 먼저, 광검출 또는 광방출 소자 또는 픽셀의 매트릭스를 포함하는 매트릭스 디바이스를 제조하는 방법으로서,
a) 상기 매트릭스 디바이스의 적어도 하나의 주어진 토폴로지(종종 "레이아웃"이라고 언급된다)로부터, 하나 이상의 전기적으로 전도성 폐쇄 회로, 특히 스퓨리어스 전도성 회로를 식별하는 단계, 및
b) 식별된 상기 전도성 폐쇄 회로 중 적어도 하나에 속하는 상기 매트릭스 디바이스의 하나 이상의 주어진 광검출 또는 광방출 소자(들)를 선택하는 단계로 구성된 설계 단계를 포함하며,
상기 매트릭스의 단계 b)에서 선택된 상기 소자(들) 중 적어도 하나는 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 것으로 식별된 것을 특징으로 하는 매트릭스 디바이스 제조 방법에 관한 것이다.
설계 방법은 컴퓨터로 지원되거나 또는 데이터 처리 수단을 사용하여 수행되는 적어도 하나 이상의 설계 단계를 포함한다.
설계 단계 a) 및 b)는 특히 컴퓨터로 지원되거나 또는 데이터 처리 수단을 사용하여 수행될 수 있다.
본 방법은 상기 매트릭스 디바이스의 새로운 토폴로지를 생성하는 적어도 하나의 설계 단계를 더 포함할 수 있고, 단계 (b)에서 선택된 상기 적어도 하나의 소자는 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 것으로 식별된다.
제조 방법은, 단계 a)에서,
- 상기 주어진 토폴로지로부터, 상기 매트릭스의 소자에 대응하는 정점 및 상기 매트릭스에서 상기 정점들을 연결한 것에 대응하는 링크로 형성된 적어도 하나의 그래프를 구현하는 단계,
- 상기 그래프에서 하나 이상의 주어진 사이클을 식별하는 단계를 포함할 수 있다.
단계 b)는 상기 그래프의 상기 사이클 중 적어도 하나의 사이클에 속하는 적어도 하나의 주어진 정점을 선택하는 것에 의해 수행될 수 있다.
따라서, 적어도 하나의 등가 그래프를 사용하는 것에 의해, 잠재적인 스퓨리어스 전도성 회로는 주어진 토폴로지에서 식별되고, 이후 이 회로 또는 이들 회로에 속하는 하나 이상의 주어진 광검출 또는 광방출 소자가 선택되며, 이들 중 적어도 하나는 비활성으로 만들어지도록 의도된다.
선택된 상기 주어진 정점은 상기 그래프의 2개의 사이클에 공통일 수 있다.
수 개의 스퓨리어스 전도성 회로에 속하는 매트릭스의 소자를 선택하는 동안 비활성으로 만들어질 소자의 수를 최소화하도록 시도된다.
다른 가능성에 따라, 선택된 상기 주어진 정점은 미리 결정된 길이보다 더 높은 길이를 구비하는 사이클에 속하거나 또는 상기 그래프의 최대 사이클에 속할 수 있다.
큰 사이즈를 구비하는 스퓨리어스 전도성 회로에 속하는 매트릭스의 소자를 선택하는 동안 비활성으로 만들어질 소자의 수를 최소화하도록 시도된다.
본 발명에 따른 제조 방법은 상기 매트릭스 디바이스를 제조하는 단계를 더 포함할 수 있고, 단계 b)에서 선택된 상기 적어도 하나의 소자는 비활성이다.
선택된 상기 소자(들)는 전극(들) 중 적어도 하나를 상기 매트릭스의 나머지 부분으로부터 분리시키는 것에 의해 비활성으로 만들어질 수 있다.
선택된 상기 소자(들)는 또한 검출 또는 방출 반-전도성 영역을 향하는 마스킹 영역을 제공하는 것에 의해 비활성으로 만들어질 수 있다.
또 다른 구현 가능성에 따라, 비활성으로 만들어졌거나 비활성으로 만들어지도록 의도된 소자는 검출 또는 방출 반-전도성 영역 없이 제공되거나 또는 검출 반-전도성 영역을 대체하는 절연 영역을 구비하게 제공될 수 있다.
또 다른 구현 가능성에 따라, 상기 소자는 광검출 또는 광방출 반-전도성 영역을 물리적으로 처리하거나 화학적으로 처리하는 것에 의해 비활성으로 만들어질 수 있다.
본 발명에 따른 방법은 특히 매트릭스의 소자가 유기 반도체 광다이오드인 디바이스를 제조하는데 적용될 수 있다.
본 발명은 또한 전술된 방법을 사용하여 만들어진 디바이스에 관한 것이다.
본 발명은 특히 하나 이상의 소자가 비활성인 유기 반도체를 구비하는 광검출 또는 광방출 소자의 매트릭스로 형성된 디바이스에 관한 것이다.
본 발명은 또한 전술된 설계 방법의 단계를 실행하는, 컴퓨터 상에 레코딩가능한 프로그램 코드 명령을 포함하는 컴퓨터 프로그램에 관한 것이다.
본 발명은 또한 전술된 설계 방법을 구현하는 판독가능한 프로그래밍 수단을 포함하는, 컴퓨터에서 사용가능한 매체에 레코딩된 프로그램 코드 명령을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.
본 발명은 또한 이러한 컴퓨터 프로그램의 코드 명령을 포함하는, 컴퓨터에 의해 사용가능한 디지털 데이터 매체에 관한 것이다.
본 발명은 첨부 도면을 참조하여 순전히 예시로서 제공되고 발명을 제한하는 것이 아닌 예시적인 실시예의 이하 상세한 설명을 판독하는 것에 의해 더 잘 이해될 수 있을 것이다.
- 도 1은 스퓨리어스 전도성 회로가 식별된 광 다이오드의 매트릭스 부분의 등가 전기 회로를 도시하는 도면;
- 도 2a 내지 도 2c는 등가 그래프를 사용하여 광검출 또는 광방출 소자의 매트릭스를 본 발명에 따라 예시적으로 설계하는 방법 단계를 도시하는 도면;
- 도 3은 등가 그래프를 사용하여 본 발명에 따라 광검출 또는 광방출 소자의 매트릭스를 형성하도록 활성 해제(deactivated)될 광검출 또는 광방출 소자를 선택하는 방법을 도시하는 도면;
- 도 4는 등가 그래프를 사용하여 본 발명에 따라 광검출 또는 광방출 소자의 매트릭스를 형성하도록 활성 해제될 광검출 또는 광방출 소자를 선택하는 대안적인 방법을 도시하는 도면;
- 도 5는 활성 해제될 광검출 또는 광방출 소자를 선택하는 방법의 다른 대안을 도시하는 도면;
- 도 6은 활성 해제될 광검출 또는 광방출 소자를 선택하는 다른 대안적인 방법을 도시하는 도면;
- 도 7a 내지 도 7b는 본 발명에 따른 예시적인 설계 방법 동안 구현되는 등가 그래프의 변형예를 도시하는 도면;
- 도 8은 본 발명에 따라 구현되는 유기 광다이오드의 매트릭스를 제조할 수 있는 층의 스택을 도시하는 도면;
- 도 9a 내지 도 9e는 본 발명에 따라 광다이오드의 매트릭스를 제조하는 동안 유기 광다이오드를 비활성으로 만드는 상이한 방법을 도시하는 도면;
- 도 10은 매트릭스가 수 개의 독립적인 영역으로 형성된 본 발명에 따라 매트릭스 디바이스를 설계하는 방법 동안 구현되는 그래프의 일례를 도시하는 도면;
- 도 11a 내지 도 11c는 본 발명에 따른 설계 방법을 구현하는 데이터 처리 시스템을 도시하는 도면.
여러 도면에서 동일한, 유사한 또는 균등한 부분은 하나의 도면에서 다른 도면으로 전환을 용이하게 하기 위해 동일한 참조 부호를 구비한다.
여러 도면에 도시된 여러 부분은 도면을 명료하게 하기 위해 반드시 균일한 스케일로 도시된 것은 아니다.
- 도 1은 스퓨리어스 전도성 회로가 식별된 광 다이오드의 매트릭스 부분의 등가 전기 회로를 도시하는 도면;
- 도 2a 내지 도 2c는 등가 그래프를 사용하여 광검출 또는 광방출 소자의 매트릭스를 본 발명에 따라 예시적으로 설계하는 방법 단계를 도시하는 도면;
- 도 3은 등가 그래프를 사용하여 본 발명에 따라 광검출 또는 광방출 소자의 매트릭스를 형성하도록 활성 해제(deactivated)될 광검출 또는 광방출 소자를 선택하는 방법을 도시하는 도면;
- 도 4는 등가 그래프를 사용하여 본 발명에 따라 광검출 또는 광방출 소자의 매트릭스를 형성하도록 활성 해제될 광검출 또는 광방출 소자를 선택하는 대안적인 방법을 도시하는 도면;
- 도 5는 활성 해제될 광검출 또는 광방출 소자를 선택하는 방법의 다른 대안을 도시하는 도면;
- 도 6은 활성 해제될 광검출 또는 광방출 소자를 선택하는 다른 대안적인 방법을 도시하는 도면;
- 도 7a 내지 도 7b는 본 발명에 따른 예시적인 설계 방법 동안 구현되는 등가 그래프의 변형예를 도시하는 도면;
- 도 8은 본 발명에 따라 구현되는 유기 광다이오드의 매트릭스를 제조할 수 있는 층의 스택을 도시하는 도면;
- 도 9a 내지 도 9e는 본 발명에 따라 광다이오드의 매트릭스를 제조하는 동안 유기 광다이오드를 비활성으로 만드는 상이한 방법을 도시하는 도면;
- 도 10은 매트릭스가 수 개의 독립적인 영역으로 형성된 본 발명에 따라 매트릭스 디바이스를 설계하는 방법 동안 구현되는 그래프의 일례를 도시하는 도면;
- 도 11a 내지 도 11c는 본 발명에 따른 설계 방법을 구현하는 데이터 처리 시스템을 도시하는 도면.
여러 도면에서 동일한, 유사한 또는 균등한 부분은 하나의 도면에서 다른 도면으로 전환을 용이하게 하기 위해 동일한 참조 부호를 구비한다.
여러 도면에 도시된 여러 부분은 도면을 명료하게 하기 위해 반드시 균일한 스케일로 도시된 것은 아니다.
복수의 광검출 소자로 형성된 매트릭스 디바이스를 제조하는 본 발명에 따른 예시적인 방법이 이제 설명된다.
주어진 예에서, 매트릭스의 소자는 광다이오드, 특히 유기 반도체 광다이오드이다.
매트릭스를 제조하는 것은 일반적으로 매트릭스 디바이스의 "레이아웃"이라고 언급되는 제 1 토폴로지(topology)를 구현하는 설계 단계(designing phase)를 포함한다.
이 제 1 토폴로지는 특히 매트릭스 성분의 라우팅 계획(routing plan)을 포함한다.
이 제 1 토폴로지로부터, 적어도 하나의 제 1 그래프가 생성된다. 이 그래프는 광검출 소자에 대응하는 노드(node) 또는 정점(vertex), 및 매트릭스의 예상된 루틴 계획을 나타내는 리지(ridge) 또는 링크(link)로 구성된다.
이 그래프의 가능한 구현에 따라, 이 그래프의 리지 또는 링크는 예를 들어 광다이오드 및 이들의 각 연결을 형성하는데 사용되는 물질의 저항 값의 함수로서 가중될 수 있다.
도 2a의 예시적인 그래프(G1)에서, 정점(S)은 광다이오드에 대응하는 반면, 링크(L1)와 링크(L2)는 광다이오드의 애노드의 연결 및 광다이오드의 캐소드의 연결에 각각 대응한다.
이 제 1 토폴로지를 사용하여, 전류를 전도할 것 같은 매트릭스, 특히 매트릭스가 판독 모드에서 액세스될 때, 스퓨리어스 전류를 전도할 것 같은 매트릭스의 전도성 폐쇄 회로(conducting closed circuit)가 식별된다.
이 식별은 두 단부 정점이 동일한 연속적인 링크(도 2b)의 시리즈인 그래프(G1)의 사이클(C1, C2, C3, C4, C5, C6, …, C9)의 식별을 사용하여 이루어질 수 있다.
식별된 상기 전도성 회로 중 하나에서, 또는 식별된 상기 전도성 회로 중 여러 개에서, 또는 심지어 식별된 각 전도성 회로에서, 적어도 하나의 광검출 소자를 선택하는 것이 이후 수행된다.
제 1 그래프(G1)와 관련하여, 이 단계는 식별된 사이클(C1,…, C9) 중 하나에서 또는 식별된 상기 사이클(C1,…, C9) 중 여러 개에서, 또는 심지어 식별된 사이클(C1,…, C9) 각각에서 적어도 하나의 주어진 정점을 선택하는 것이다.
도 2c의 예에서, 그래프의 식별된 사이클(C1, C2, C3, C4, C5, C6, C7, C8, C9) 각각에서, 정점(S11, S23, S34, S43, S54, S66, S72, S86)이 선택되었다.
하나 이상의 정점은 또한 최고 길이를 가지는 그래프(G1)의 사이클(들)에서 선택될 수 있다. 여기서 "길이"라는 용어는 이 사이클의 정점의 총 개수에 대응한다.
정점(정점들)을 이렇게 선택하는 것에 의해, 특히 스퓨리어스 전도(conduction)를 구비하는 최대 전도성 폐쇄 회로(들)에 속하는 매트릭스 디바이스의 하나 또는 여러 개의 주어진 광검출 소자(들)가 결정된다.
광다이오드의 매트릭스의 토폴로지와 관련하여, 최고 길이를 구비하는 사이클은 최대 개수의 광다이오드가 위치된 전도성 회로에 대응한다.
도 3의 예에서, 정점(S915)은 최대 길이를 구비하는 그래프(G1)의 사이클로 식별된 사이클(C9)에서 선택되었다.
이러한 설계 단계의 가능한 구현에 따라, 미리 결정된 길이보다 더 높은 길이를 구비하는 그래프의 사이클(들)에서 하나 이상의 정점(정점들)이 선택된다.
정점(정점들)을 이렇게 선택하는 것에 의하여, 미리 결정된 개수의 광검출 소자를 통해 전달되는 전도성 폐쇄 회로에 속하는, 매트릭스 디바이스의 하나 이상의 주어진 광검출 또는 광방출 소자(들)가 결정된다.
도 4의 예에서, 정점(S23, S42, S66, S86, S915)이 미리 결정된 길이인 5 이상의 길이를 구비하는 C2, C4, C6, C8, C9으로 식별된 사이클에서 선택되었다.
이 정점 선택 단계는 매트릭스의 광검출 소자를, 결정되도록 만들어진 광검출기의 매트릭스에서 비활성으로 되도록 의도되거나 비활성으로 만들어졌거나 또는 높은 임피던스에 놓이도록 의도될 수 있게 한다.
선택 단계의 종료시에, 각 선택된 정점은 비활성으로 만들어질 수 있는 광검출 소자에 대응한다.
"비활성"이란, 광검출 소자의 경우에, 검출 소자의 기능이 활성 해제되거나 제거되거나 방지되거나 및/또는 이들 검출 소자들이 매트릭스에 의해 이미지를 획득하는데 참여할 수 없는 것을 의미한다.
하나의 유리한 실시예에 따라, 여러 사이클에 공통인, 특히 그래프의 2개의 사이클에 공통인 그래프(G1)의 정점이 선택된다.
따라서, 비활성으로 만들어진 광검출 소자의 수를 최소화시키도록 하면서 매트릭스의 스퓨리어스 전도성 회로의 수를 가능한 한 감소시키는 것이 시도된다.
도 5의 예에서, 선택된 정점(S25, S44, S62, S86)은 C2 및 C3, C4 및 C5, C6 및 C7, C8 및 C9으로 식별된 사이클의 쌍에 각각 공통이다
비활성으로 만들어질 수 있는 정점 및 이에 따라 픽셀을 선택하는 것은 이 픽셀이 비활성으로 만들어지는 방법에 좌우될 수 있다.
2개의 사이클에 공통인 정점을 선택하는 모드는 전술된 것, 즉 최고 길이를 구비하는 사이클에서 정점을 선택하는 것 또는 미리 결정된 길이보다 더 높은 길이를 구비하는 사이클에서 정점을 선택하는 것 중 어느 하나와 결합될 수 있다.
도 6의 예에서, 정점(S11, S25, S44, S62)은 C1 및 C8, C2 및 C3, C4 및 C5, C6 및 C7으로 식별된 사이클 쌍에 각각 공통이기 때문에 이들 정점이 제일 먼저 선택된 반면, 정점(S915)은 최대 길이를 구비하는 것으로 식별된 사이클(C9)에서 선택되었다. 이들 5개의 선택된 정점은 광검출기의 매트릭스에서 비활성으로 만들어지도록 의도된 5개의 광검출 소자에 대응한다.
그래프에서 주어진 정점을 선택하는 것은 또한 2개의 사이클에 공통인 정점이 선택될 때 및 이에 부착된 링크가 제거될 때, 이 정점이 속하는 사이클 중 적어도 하나가 새로운 사이클을 생성함이 없이 제거되도록 만들어질 수 있다.
가능한 구현에 따라, 이 선택은 매트릭스의 일부 영역에서만 이루어질 수 있고, 다른 주어진 영역은 이 선택 단계에서 배제될 수 있다. 따라서, 이 주어진 영역에 속하는 광검출 소자는 비활성으로 만들어지지 않는다.
이 선택은 선택된 정점이 이후 매트릭스로부터 이미지의 처리를 용이하게 할 수 있는 균일한 분포 또는 대칭을 구비하는 분포를 구비하도록 이루어질 수 있다.
이러한 정점 선택 단계는 또한 미리 결정된 거리보다 더 작은 일정 거리만큼 떨어져 있는, 인접한 또는 이웃한 또는 근접한 선택된 정점의 개수를 최소화하거나 무효화(nullify)하도록 구현될 수 있다.
이에 따라 정점을 선택하는 것은 그 이웃한 정점 또는 이에 인접한 정점의 가능한 선택의 함수로 조절될 수 있다. 매트릭스에서 비활성으로 만들어진 인접한 또는 이웃한 또는 근접한 광검출 소자의 개수는 이에 따라 최소화될 수 있다.
가능한 구현에 따라, 새로운 그래프(G2)가 정점들이 선택된 제 1 그래프(G1)로부터 형성될 수 있다.
이 새로운 그래프(G2)는 제 1 그래프(G1)로부터 선택된 각 정점에 연결된 적어도 하나의 링크를 제거하는 것에 의해 제 1 그래프(G1)로부터 형성될 수 있다.
도 7a 내지 도 7b에서 이러한 제거의 일례가 제시된다.
전술된 바와 같은 식별 및 선택 처리는 광검출기의 매트릭스에 대응하는 그래프(Gk)(도 7a)에서 비활성으로 만들어지기를 원하는 광검출 소자에 대응하는 주어진 정점(Si)이 선택될 수 있게 한다.
이후, 선택된 정점(Si)에 연결된 링크(Li)가 새로운 그래프(Gk+1)(도 7b)를 형성하도록 제거된다. 이 예에서, 링크(Li)는 선택된 정점(Si)에 대응하는 광검출 소자의 애노드 또는 캐소드 연결을 나타낼 수 있다. 제거된 이 링크(Li)는 바람직하게는 그래프에서 주어진 정점(Si)에 이웃한 정점(S')에 대응하는 광검출 소자를 비활성으로 만들지 않도록 하기 위해 선택된다.
사이클 식별 단계 및 정점 선택 단계는 이 새로운 그래프(Gk+1)에서 재반복될 수 있다.
예를 들어 사이클이 현재 그래프에서 보이는 한, 전술된 바와 같은 식별 단계 및 선택 단계가 반복적으로 구현된다.
이후, 마지막으로 획득된 그래프 및 선택된 그래프의 정점에 따라, 상기 제 1 토폴로지는 변경되고 새로운 토폴로지가 생성된다.
이 새로운 토폴로지에서, 수 개의 광검출 소자가 비활성으로 만들어졌거나, 또는 비활성으로 만들어지도록 의도된 것으로 식별된다.
이 새로운 토폴로지(T2) 또는 "레이아웃"은 상기 제 1 토폴로지(T1)에 따라 매트릭스의 라우팅을 변경하는 것에 의해 만들어질 수 있다.
따라서, 광검출 소자를 새로운 토폴로지(T2) 내에서 비활성으로 만든 다음, 이 새로운 토폴로지(T2)를 따라 매트릭스를 제조하는 것이 제공될 수 있다.
다른 가능성에 따라, 광검출 소자를 토폴로지에서 비활성으로 만들어지도록 지정하거나 식별한 다음, 상기 설계된 광검출 소자를 비활성으로 만드는 것에 의해 매트릭스를 제조하는 것이 제공될 수 있다.
만들어진 매트릭스는, 예를 들어 유기 반도체 물질에 기초하고 도 8에 주어진 유형의 스택으로 만들어진 광다이오드 형태의 광검출 소자에 의해 형성될 수 있다.
광다이오드의 애노드(170)는 ITO("Indium Tin Oxide")와 같은 전도성이고 투명한 물질(172)에 기초한 층, 및 일반적으로 PEDOT:PSS이라고 언급되는 폴리(3,4-에틸렌디옥시티오펜)폴리(스티렌설포네이트)와 같은 물질(176)에 기초하고, 유기 반도체 물질(180) 층과 옴 접촉을 향상시키는 층(174)으로 만들어진다.
예를 들어 평행한 바(bar) 형태인 전도성이고 투명한 물질(172) 층의 패턴은 물질(176) 층에 형성된 패턴과 중첩되고 이 물질과 동일할 수 있다. 예를 들어 TiAu에 기초한 금속 접점(175)의 영역은 각 애노드(170)의 단부에 형성된다.
예를 들어 공여체 폴리머, 예를 들어 P3HT(폴리(3-헥실티오펜)의 헤테로 접합 혼합물과 같은 유기 반도체 물질(180), 및 수용체 폴리머, 예를 들어 PCBM(페닐C66 부티르산 메틸 에스테르)이 모든 애노드(170)를 커버하도록 형성될 수 있다.
예를 들어 평행한 바 형태인 캐소드(190)는 유기 반도체 물질(180) 층 위에 제공된다. 이들 캐소드(190)는 예를 들어 알루미늄에 기초할 수 있다.
광다이오드 형태인 광검출 소자는 예를 들어 다이오드를 파괴하거나 이 다이오드를 마스킹하는 것에 의해 매트릭스의 나머지 부분으로부터 애노드 및/또는 캐소드의 연결을 제거하는 것에 의해 비활성으로 만들어질 수 있다.
제 1 실시예에 따라, 도 9a의 예에서, 전술된 스택에 형성된 비활성인 광검출 소자(Edi)는 애노드(170)를 포함하고 캐소드(190)는 없다.
제 2 실시예에 따라, 도 9b의 예에서, 전술된 스택에 형성된 비활성인 광검출 소자(Edi)는 캐소드(190)를 포함하고 애노드는 없다.
이들 2개의 실시예의 대안은 스퓨리어스 전류가 예를 들어 1 nA보다 더 낮은 암 전류(dark current) 정도일만큼 예를 들어 충분히 높은 값을 구비하는 높은 강도를 제공하기 위하여 예를 들어 화학적 에칭에 의하여 애노드 및/또는 캐소드의 전기 접점을 형성하는 것에 있다.
제 3 실시예에 따라, 또 다른 가능성(도 9c)은 반-전도성 검출 영역 없이 및 가능하게는 절연 영역으로 대체되거나 또는 열화되거나 파괴된 반-전도성 검출 영역을 구비하는 비활성인 광검출 소자(Edi)를 제공하는 것에 있다.
열화 또는 파괴는 예를 들어 레이저 빔을 사용하거나 UV 복사선(도 9e)을 사용하여 물리적 처리에 의하여 이루어지거나 또는 디바이스의 나머지 부분을 마스크로 보호하는 동안 예를 들어 국부적인 화학적 에칭을 사용하여 화학적 처리에 의하여 이루어질 수 있다.
제 1 실시예에 따라, 광검출 소자(EDi)를 비활성으로 만드는 다른 방법은 이를 검출하기 위해 전자(electron)로 변환할 수 있는 반-전도성 영역(180)을 향하여, 복사선을 차단하도록 의도된 마스크(202)를 제공하는 것에 있다(도 9d).
이 마스크는 예를 들어 금속 스트립 또는 플라스틱 적층물(deposit) 형태로 만들어질 수 있다. 예를 들어, 도 2와 관련하여 설명된 바와 같이 스택으로 형성된 디바이스의 경우에, 이 마스크는 비활성되도록 광검출 다이오드가 제공된 반도체 물질(180) 층 위에 금속 영역을 놓는 것에 의해 만들어질 수 있다.
전술된 방법은 광검출기, 즉 입사하는 광자를 전자로 변환하는 광 수용 소자를 구현하는 것에 관한 것이다.
본 방법은 또한 광 방출 또는 광방출 소자로 형성된 매트릭스 디바이스를 구현하는데 적용될 수 있다.
유기 반-전도성 물질에 기초한 광 방출 다이오드의 매트릭스는 특히 전술된 방법을 사용하여 구현될 수 있다.
광방출 소자의 경우에, "비활성"이란 방출 기능이 활성 해제되거나 방지되거나 및/또는 광방출 소자들이 매트릭스에 의해 이미지를 형성하는데 참여할 수 없는 것을 의미한다.
도 10에 대안적인 실시예가 제공된다. 4개의 서브그래프(G11, G12, G21, G22)로 구성된 그래프가 4개의 병렬 배치된 전기적으로 독립적인 영역을 포함하는 광다이오드의 매트릭스의 토폴로지로부터 형성되었다.
제 1 서브그래프(G11)에서, 사이클(C1)에 및 사이클 쌍(C2 내지 C3)에 각각 속하는 정점(S1 및 S2)은 비활성으로 만들어질 매트릭스의 소자에 대응하는 것으로 식별되었다.
제 2 서브그래프(G12)에서, 사이클(C6)에 및 사이클 쌍(C4 내지 C5)에 각각 속하는 정점(S4 및 S3)은 비활성으로 만들어질 매트릭스의 소자에 대응하는 것으로 식별되었다.
제 3 서브그래프(G13)에서, 비활성으로 만들어지도록 의도된 것은 정점(S6 및 S5)인 반면, 제 4 서브그래프(G14)에서, 비활성으로 만들어지도록 의도된 것으로 선택되고 지정된 것은 정점(S7 및 S8)이다.
도 11a는 일부 동작이 이전에 설명된 것인 본 발명에 따라 광검출 또는 광방출 소자의 매트릭스를 설계하는 방법의 흐름도이다.
제 1 단계에 따라, 적어도 하나의 그래프가 광검출 소자의 매트릭스 디바이스의 토폴로지로부터 생성된다(단계 E10).
이 제 1 그래프는 모델링 수단을 구비하는 데이터 처리 디바이스를 사용하여 구현될 수 있다.
이후, 이 제 1 그래프(G1)에서, 사이클의 식별이 수행된다(단계 E20).
이후 식별된 사이클에 속하는 정점(정점들)을 선택하는 일이 예를 들어 2개의 사이클에 공통인 정점을 선택하는 것에 의해 미리 결정된 기준에 따라 수행된다(단계 E30).
이후, 예를 들어 이들 선택된 정점에 연결된 하나 이상의 링크를 제거하는 것에 의해 선택된 정점의 함수로서 변형된 새로운 그래프가 제 1 그래프(G1)로부터 구현될 수 있다(단계 E40).
전술된 단계들을 하나 이상 반복하는 동작이 가능하게 수행될 수 있다.
이들 단계(E20, E30 및 E40)는 데이터 처리 디바이스(400) 또는 데이터 처리 수단(400)에 의해 이루어질 수 있다. 이러한 디바이스는 예를 들어 Grin 4.8 및/또는 Matlab 9.2 유형 소프트웨어에 이루어진 알고리즘을 사용하여 구현된 그래프 처리 수단을 구비할 수 있다.
이후, 광검출 소자가 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 것으로 식별된 매트릭스 디바이스의 새로운 토폴로지가 생성될 수 있다(단계 E50).
도 11b는 전자 회로의 토폴로지 또는 레이아웃을 처리하도록 적절히 구성된 컴퓨터(420)를 구비하는 데이터 처리 디바이스(400)를 도시한다.
이 컴퓨터(420)는 회로 토폴로지를 만들기 위해, 회로 토폴로지를 그래프로 모델링하기 위해, 그래프를 처리하기 위해, 또는 그래프에서 수행된 계산을 수행하기 위해 요구되는 모든 전자장치, 소프트웨어 또는 동일한 성분을 구비하는 계산부를 포함한다.
이에 따라, 시스템은 예를 들어 프로그래밍가능한 프로세서(426) 및 적어도 하나의 메모리(428)를 포함한다. 이 시스템은 또한 시스템 버스(430)에 연결된 입력 주변 장치, 예를 들어 하드 디스크(432)를 더 포함할 수 있다. 이 프로세서는 예를 들어 마이크로프로세서 또는 중앙 처리 유닛 프로세서일 수 있다. 메모리(428)는 예를 들어 하드 디스크, ROM, 콤팩트 디스크, DRAM 또는 임의의 다른 메모리 RAM, 자기 또는 광 저장 소자, 레지스터 또는 다른 휘발성 및/또는 비-휘발성 메모리일 수 있다. 그래프 처리 알고리즘은 메모리에 저장되고, 전술된 바와 같은 처리를 회로 토폴로지를 모델링하는 것에 의해 획득된 그래프에서 수행할 수 있게 한다.
본 발명에 따른 설계 방법을 구현할 수 있는 프로그램이 매체, 예를 들어 CD ROM 또는 DVD ROM, 또는 이동식 하드 디스크, 또는 데이터 처리 시스템에 의해 판독될 수 있는 임의의 메모리 매체에 상주하거나 레코딩될 수 있다.
컴퓨터(420)는 또한 예를 들어 스크린(422)과 같은 디스플레이 디바이스와 같은 다른 주변 디바이스에 연결될 수 있다.
따라서, 광검출 또는 광방출 소자들이 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 것으로 지정된, 매트릭스 디바이스의 전술된 또는 새로운 토폴로지와 같은 그래프 처리 결과를 나타내는 이미지를 스크린(422)에 디스플레이하는 것이 가능하다.
데이터 처리 디바이스는 매트릭스 디바이스의 그래프의 데이터 및/또는 토폴로지를 다른 원격 디바이스에 송신할 수 있게 하는 예를 들어 인터넷 유형의 네트워크에 연결될 수 있다.
Claims (14)
- 광검출 또는 광방출 소자의 매트릭스를 포함하는 매트릭스 디바이스를 제조하는 방법으로서,
a) 상기 매트릭스 디바이스의 적어도 하나의 주어진 토폴로지로부터, 하나 이상의 전기적으로 전도성 폐쇄 회로를 식별하는 단계; 및
b) 식별된 상기 전도성 폐쇄 회로 중 적어도 하나에 속하는 상기 매트릭스 디바이스의 적어도 하나의 광검출 또는 광방출 소자를 선택하는 단계;로 구성된 데이터 처리 수단을 사용하는 설계 단계를 포함하며,
상기 매트릭스의 단계 b)에서 선택된 소자 중 적어도 하나는 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 것으로 식별되고,
상기 단계 a)는,
- 상기 주어진 토폴로지로부터, 상기 매트릭스의 소자에 대응하는 정점 및 상기 매트릭스에서 상기 정점들을 연결한 것에 대응하는 링크로 형성된 적어도 하나의 그래프를 구현하는 단계,
- 상기 그래프에서 하나 이상의 주어진 사이클을 식별하는 단계를 포함하며,
단계 b)는 상기 그래프의 상기 사이클 중 적어도 하나의 사이클에 속하는 적어도 하나의 주어진 정점을 선택하는 것에 의해 수행되는 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법. - 제1항에 있어서, 상기 매트릭스 디바이스의 새로운 토폴로지를 생성하는 단계를 더 포함하며, 단계 (b)에서 선택된 상기 적어도 하나의 소자는 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 것으로 식별된 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 삭제
- 제1항에 있어서, 선택된 상기 주어진 정점은 상기 그래프의 2개의 사이클에 공통인 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 선택된 상기 주어진 정점은 미리 결정된 길이보다 더 높은 길이를 구비하는 사이클에 속하거나 또는 상기 그래프의 최대 사이클에 속하는 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 상기 매트릭스 디바이스를 제조하는 단계를 더 포함하며, 단계 b)에서 선택된 상기 적어도 하나의 소자는 비활성인 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 선택된 상기 적어도 하나의 소자는 적어도 하나의 전극을 상기 매트릭스의 나머지 부분으로부터 분리시키는 것에 의해 비활성으로 만들어진 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 상기 매트릭스의 소자는 반-전도성, 광검출 또는 광방출 영역을 포함하고, 선택된 상기 적어도 하나의 소자는 상기 반-전도성 영역을 향하는 마스킹 영역을 제공하는 것에 의해 비활성으로 만들어진 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 비활성으로 만들어졌거나 또는 비활성으로 만들어지도록 의도된 상기 소자는 광검출 또는 광방출 반-전도성 영역 없이 제공되거나 또는 상기 광검출 또는 광방출 영역을 대체하는 절연 영역을 구비하게 제공되는 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 선택된 상기 적어도 하나의 소자는 비활성으로 만들어진 광검출 또는 광방출 반-전도성 영역으로 형성되는 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 있어서, 상기 매트릭스의 상기 적어도 하나의 소자는 유기 반도체 다이오드인 것을 특징으로 하는 매트릭스 디바이스를 제조하는 방법.
- 제1항에 따른 방법의 단계를 실행하는, 컴퓨터 상에서 레코딩가능한 프로그램 코드 명령을 가지는 컴퓨터 프로그램을 포함하는 컴퓨터 판독가능한 기록 매체.
- 제1항에 따른 방법을 구현하는 판독가능한 프로그래밍 수단을 포함하는, 컴퓨터에서 사용가능한 매체에 레코딩된 프로그램 코드 명령을 포함하는 기록 매체.
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1153311 | 2011-04-15 | ||
| FR1153311A FR2974241A1 (fr) | 2011-04-15 | 2011-04-15 | Procede ameliore de conception d'une matrice d'elements photo-detecteurs ou photo-emetteurs organiques |
| PCT/EP2012/056679 WO2012140141A1 (fr) | 2011-04-15 | 2012-04-12 | Procede ameliore de conception d'une matrice d'elements photo-detecteurs ou photo-emetteurs organiques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140041490A KR20140041490A (ko) | 2014-04-04 |
| KR101931973B1 true KR101931973B1 (ko) | 2018-12-24 |
Family
ID=45974338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137030335A KR101931973B1 (ko) | 2011-04-15 | 2012-04-12 | 유기 광검출기 또는 광방출기 소자의 어레이를 설계하는 개선된 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9009637B2 (ko) |
| EP (1) | EP2697964B1 (ko) |
| JP (1) | JP6053754B2 (ko) |
| KR (1) | KR101931973B1 (ko) |
| CN (1) | CN103621057A (ko) |
| CA (1) | CA2832797A1 (ko) |
| FR (1) | FR2974241A1 (ko) |
| WO (1) | WO2012140141A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9786856B2 (en) | 2015-08-20 | 2017-10-10 | Dpix, Llc | Method of manufacturing an image sensor device |
| US9929215B2 (en) | 2016-07-12 | 2018-03-27 | Dpix, Llc | Method of optimizing an interface for processing of an organic semiconductor |
| US10872928B2 (en) | 2018-08-30 | 2020-12-22 | Dpix, Llc | Method of manufacturing an enhanced high performance image sensor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000030872A (ja) | 1998-04-24 | 2000-01-28 | Canon Inc | 発光ダイオ―ド装置及びその製造方法 |
| JP2006235163A (ja) | 2005-02-24 | 2006-09-07 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動回路およびその駆動方法 |
| US20110069049A1 (en) * | 2009-09-23 | 2011-03-24 | Open Labs, Inc. | Organic led control surface display circuitry |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3855582A (en) | 1973-06-01 | 1974-12-17 | Ncr Co | Parallel biased photodetector matrix |
| JP3484340B2 (ja) * | 1998-03-16 | 2004-01-06 | シャープ株式会社 | イメージセンサ |
| US20060091794A1 (en) * | 2004-11-04 | 2006-05-04 | Eastman Kodak Company | Passive matrix OLED display having increased size |
-
2011
- 2011-04-15 FR FR1153311A patent/FR2974241A1/fr active Pending
-
2012
- 2012-04-12 JP JP2014504323A patent/JP6053754B2/ja not_active Expired - Fee Related
- 2012-04-12 CA CA 2832797 patent/CA2832797A1/fr not_active Abandoned
- 2012-04-12 WO PCT/EP2012/056679 patent/WO2012140141A1/fr active Application Filing
- 2012-04-12 US US14/111,370 patent/US9009637B2/en not_active Expired - Fee Related
- 2012-04-12 EP EP12714691.8A patent/EP2697964B1/fr not_active Not-in-force
- 2012-04-12 CN CN201280018650.8A patent/CN103621057A/zh active Pending
- 2012-04-12 KR KR1020137030335A patent/KR101931973B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000030872A (ja) | 1998-04-24 | 2000-01-28 | Canon Inc | 発光ダイオ―ド装置及びその製造方法 |
| JP2006235163A (ja) | 2005-02-24 | 2006-09-07 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動回路およびその駆動方法 |
| US20110069049A1 (en) * | 2009-09-23 | 2011-03-24 | Open Labs, Inc. | Organic led control surface display circuitry |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2832797A1 (fr) | 2012-10-18 |
| EP2697964A1 (fr) | 2014-02-19 |
| KR20140041490A (ko) | 2014-04-04 |
| EP2697964B1 (fr) | 2016-05-25 |
| JP6053754B2 (ja) | 2016-12-27 |
| JP2014516491A (ja) | 2014-07-10 |
| CN103621057A (zh) | 2014-03-05 |
| US9009637B2 (en) | 2015-04-14 |
| FR2974241A1 (fr) | 2012-10-19 |
| US20140149959A1 (en) | 2014-05-29 |
| WO2012140141A1 (fr) | 2012-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5723880B2 (ja) | 共通浮遊拡散部を用いた画像センサ・ピクセル構造体 | |
| KR101435519B1 (ko) | 광 포커싱 구조를 가진 이미지 센서 | |
| JP4366702B2 (ja) | 六角格子状にレイアウトされた方形読出し層を有するアモルファスシリコン能動画素センサ | |
| CN105940493A (zh) | 固态成像装置、固态成像装置的制造方法和电子设备 | |
| US11289524B2 (en) | Microlenses for semiconductor device with single-photon avalanche diode pixels | |
| CN101556963B (zh) | 子像素、单位像素、图像传感器及其操作方法 | |
| KR101931973B1 (ko) | 유기 광검출기 또는 광방출기 소자의 어레이를 설계하는 개선된 방법 | |
| JP5926772B2 (ja) | スイッチングダイオードの光放射の変換を利用した光検出装置およびその方法 | |
| KR20100108202A (ko) | 가변 동적 범위 픽셀 센서 셀, 설계 구조 및 방법 | |
| US12034023B2 (en) | Microlens structures for semiconductor device with single-photon avalanche diode pixels | |
| KR100718556B1 (ko) | 씨모스 이미저용 포토 다이오드 퓨즈-아이디 | |
| CN110263295B (zh) | 一种基于光电计算阵列的矩阵向量乘法器的运算优化方法 | |
| JP2005057772A (ja) | クロック式障壁を備えたバーチャル・フェーズｃｃｄイメージ・センサー | |
| EP2727334A1 (fr) | Matrice de pixels a groupements programmables | |
| JP6005987B2 (ja) | 固体撮像装置 | |
| CN112464826B (zh) | 感光模块、指纹采集***及基板、驱动方法、显示装置 | |
| CN211404506U (zh) | 半导体器件 | |
| US7135362B2 (en) | Isolation layer for CMOS image sensor and fabrication method thereof | |
| US20200286944A1 (en) | Semiconductor device with single-photon avalanche diode pixels and a light attenuating layer | |
| CN113709394B (zh) | 多重贝他值像素电路及影像感测电路 | |
| US20230371352A1 (en) | Electrode connection structure and method of forming the same | |
| JP2010245592A (ja) | 赤外線固体撮像素子 | |
| CN111418067A (zh) | 图像传感器、制备图像传感器的方法和像素电路 | |
| CN106098722A (zh) | 一种图像传感装置及其制备方法与使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |