KR101928304B1 - 반도체 발광소자 및 이의 제조 방법 - Google Patents

반도체 발광소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101928304B1
KR101928304B1 KR1020170106813A KR20170106813A KR101928304B1 KR 101928304 B1 KR101928304 B1 KR 101928304B1 KR 1020170106813 A KR1020170106813 A KR 1020170106813A KR 20170106813 A KR20170106813 A KR 20170106813A KR 101928304 B1 KR101928304 B1 KR 101928304B1
Authority
KR
South Korea
Prior art keywords
emitting device
light emitting
semiconductor light
encapsulant
device chip
Prior art date
Application number
KR1020170106813A
Other languages
English (en)
Inventor
한정우
김경민
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020170106813A priority Critical patent/KR101928304B1/ko
Application granted granted Critical
Publication of KR101928304B1 publication Critical patent/KR101928304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 전자와 정공의 재력합에 의해 빛을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩을 놓는 단계; 그리고 반도체 발광소자 칩의 표면에 제1 봉지재층을 형성하는 단계; 제1 봉지재층을 형성하는 단계는, 반도체 발광소자 칩이 구비된 베이스 위에 제1 봉지재를 도포하는 단계; 도포된 제1 봉지재를 수축 및 경화하는 단계;를 포함하는 반도체 발광소자의 제조 방법에 관한 것이다.

Description

반도체 발광소자 및 이의 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광추출 효율이 향상된 반도체 발광소자 및 이의 제조 방법에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 성장 기판(100; 예: 사파이어 기판), 성장 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.
도 1과 같은 형태의 반도체 발광소자 칩을 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장 기판(100) 측이 외부와 전기적으로 연결될 때 장착면이 된다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 보여주는 도면으로서, 반도체 발광소자 칩은 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 성장 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 제1 전극막(901), 제2 전극막(902) 및 제3 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
제1 전극막(901)은 Ag 반사막, 제2 전극막(902)은 Ni 확산 방지막, 제3 전극막(903)은 Au 본딩층일 수 있다. 여기서, 제3 전극막(903) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(300) 위에 형성된 전극(800)이 제2 반도체층(500) 위에 형성된 전극막(901, 902, 903)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수 도 있다. 여기서 높이의 기준은 성장 기판(100)으로부터의 높이일 수 있다.
도 3은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
반도체 발광소자(100)는 리드 프레임(110, 120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자 칩(150; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(140)는 파장 변환재(160)를 함유하는 봉지재(170)로 채워져 있다. 수직형 반도체 발광소자 칩(150)의 하면이 리드 프레임(110)에 전기적으로 직접 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(150)에서 나온 광의 일부가 파장 변환재(160)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(150)은 청색광을 만들고 파장 변환재(160)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 3은 수직형 반도체 발광소자 칩(150)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 3과 같은 형태의 반도체 발광소자를 제조할 수도 있다.
도 3에 기재된 타입의 반도체 발광소자를 일반적으로 패키지(Package) 타입(Type)의 반도체 발광소자라고 하며 반도체 발광소자 칩 크기의 반도체 발광소자를 CSP(Chip Scale Package) 타입의 반도체 발광소자라 한다. CSP 타입의 반도체 발광소자와 관련된 것은 한국 공개특허공보 제2014-0127457호에 기재되어 있다. 최근에는 반도체 발광소자의 크기가 소형화되는 경향에 따라 CSP 타입의 반도체 발광소자에 대한 개발이 활발히 이루어지고 있으며, 본 개시는 CSP 타입의 반도체 발광소자 제조 공정의 편의성을 향상시킨 반도체 발광소자 칩 및 이를 사용한 반도체 발광소자를 제공하고자 한다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 전자와 정공의 재력합에 의해 빛을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩을 놓는 단계; 그리고 반도체 발광소자 칩의 표면에 제1 봉지재층을 형성하는 단계; 제1 봉지재층을 형성하는 단계는, 반도체 발광소자 칩이 구비된 베이스 위에 제1 봉지재를 도포하는 단계; 도포된 제1 봉지재를 수축 및 경화하는 단계;를 포함하는 반도체 발광소자의 제조 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자 칩의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자 칩의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 5는 본 개시에 따른 반도체 발광소자 칩의 일 예를 설명하기 위한 도면,
도 6은 도 4에 개시된 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 일 예를 설명하기 위한 도면,
도 8은 도 7에 개시된 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 9는 도 8에 개시된 봉지재의 다양한 형상을 보여주는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4는 본 개시에 따른 반도체 발광소자(100)의 일 예를 설명하기 위한 도면이다.
도 4를 참조하면, 반도체 발광소자(100)는 반도체 발광소자 칩(1) 및 제1 봉 봉지재층(2)을 포함한다.
반도체 발광소자 칩(1)은 도 5를 참조하면, 플립 칩으로서 도 2에 도시된 것과 다른 구조의 플립 칩을 설명하고 있다. 본 개시에서 반도체 발광소자 칩(1)은 이러한 플립 칩에 한정되지 않으며, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)도 적용 가능하다.
반도체 발광소자 칩(1)은 기판(10), 복수의 반도체층(30, 40, 50), 광반사층(R) 제1 전극(70) 및 제2 전극(80)을 포함한다.
기판(10)은 3족 질화물 반도체 발광소자를 예로 들면, 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수도 있다.
복수의 반도체층(30, 40, 50)은 기판(10) 위에 형성된 버퍼층(미도시), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예:InGaN/(In)GaN 다중양자우물구조)을 포함한다.
복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(70)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다.
제2 전극(80)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다.
도 5(a)를 참조하면, 제2 반도체층(50)과 제1 및 제2 전극(70, 80) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
도 5(b)를 참조하면, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 제2 전극(80)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 다른 제1 전극(70)이 될 수 있다.
제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(미도시)이 개재될 수 있다. 투광성 도전막은 투광성 도전성 물질(예: ITO), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 투광성 도전막은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다.
제1 봉지재층(2)은 반도체 발광소자 칩(1)의 전체면 즉, 전극(70, 80)의 하면을 제외한 반도체 발광소자(1)의 상면 및 측면을 덮도록(cover) 형성된다. 이에 따라, 반도체 발광소자 칩(1)의 전극(70, 80)은 제1 봉지재층(2)의 하면 방향으로 노출된다.
제1 봉지재층(2)은 투광성을 갖고 있으며, 실리콘계 물질, 에폭시계 물질 또는 전자기 간섭을 방해하기 위해 EMC(electro magnetic compatibility) 물질 등으로 이루어질 수 있다.
본 개시에서 제1 봉지재층(2)은 파장 변환재를 포함하는 것이 바람직하다. 파장 변환재는 반도체 발광소자 칩(1)의 활성층(40)으로부터 생성되는 빛을 다른 파장의 빛으로 변환하는 것이라면 어떠한 것이라도 좋지만(예: 안료, 염료 등), 광 변환 효율을 고려할 때 형광체(예: YAG, (Sr,Ba,Ca)2SiO4:Eu 등)를 사용하는 것이 바람직하다. 또한 파장 변환재는 반도체 발광소자(100)에서 나오는 빛의 색에 따라 정해질 수 있으며, 당업자에게 잘 알려져 있다.
이와 같은 제1 봉지재층(2)은 컨포멀한 코팅 방법으로 형성되는 것이 바람직하다. 컨포멀한 코팅 방법으로 제1 봉지재층(2)을 형성하는 경우, 반도체 발광소자 칩(1)의 상면에 위치하는 제1 봉지재층(2)의 두께와 반도체 발광소자 칩(1)의 측면에 위치하는 제1 봉지재층(2)의 두께가 서로 동일하게 형성된다. 즉, 제1 봉지재층(2)이 반도체 발광소자 칩(1)의 표면에 대략 500㎛ 이하 두께로 균일하게 코팅될 수 있다.
본 개시에서 컨포멀한 코팅 방법으로는 수축 방법을 이용하여 제1 봉지재층(2)을 형성하는 것이 바람직하다. 여기서, 수축 방법을 이용한 컨포멀한 코팅 방법은 후술한다.
일반적으로, 파장 변환재를 포함하는 봉지재를 반도체 발광소자 칩 주변에 형성하는 방법으로는 스프레이 코팅 또는 반도체 발광소자 칩에 직접 도포하거나, 반도체 발광소자 칩에 파장 변환재를 포함하는 봉지재를 도포한 후 파장 변환재를 침전시켜 형성할 수 있었다. 이와 같이 직접 도포하거나 침전시켜서 형성하는 경우, 파장 변환재가 반도체 발광소자 칩 주변에 균일하게 형성되지 못하여 반도체 발광소자 칩으로부터 나오는 빛이 균일하게 변환되지 못하는 문제점이 있었다.
그리고, 스프레이 코팅 방법으로 파장 변환재를 포함하는 봉지재를 반도체 발광소자 칩 주변에 형성하는 경우 부분적으로 도포하기가 어렵고, 반도체 발광소자 칩의 측면에 도포가 어려운 문제점이 있었다.
하지만, 본 개시와 같이 봉지재가 경화될 때 수축 방법을 이용하여 파장 변환재를 포함하는 봉지재를 반도체 발광소자 칩 주변에 형성하는 경우, 반도체 발광소자 칩의 상면 및 측면에 모두 균일한 두께를 갖는 제1 봉지재층(2)을 형성할 수 있다. 반도체 발광소자 칩(1)의 표면에 균일한 두께를 갖도록 제1 봉지재층(2)을 형성함으로써, 광 변환 효율이 균일하게 이루어져 균일한 발광이 이루어질 수 있다.
더욱이, 본 개시에서 제1 봉지재층(2)에는 필러가 포함되어 파장 변환재를 반도체 발광소자 칩(1)의 표면에 균일하게 분포하여 반도체 발광소자 칩(1)으로부터 빛이 균일하게 변환되어 더욱 균일한 발광이 이루어질 수 있다.
도 6은 본 개시에 따른 반도체 발광소자(100)의 제조 방법의 일 예를 설명하기 위한 도면이다.
반도체 발광소자(100)의 제조 방법에 있어서, 먼저, 도 6(a)에 도시된 바와 같이 양측 끝단에 측벽(102)이 구비된 베이스(101)를 준비한다.
베이스(101)는 플렉시블한 필름 또는 테이프이거나, 리지드(rigid)한 금속 판 또는 비금속 판일 수 있다.
필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다.
비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광소자 칩(1)이 배열되는 베이스(101)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다.
또한, 측벽(102)은 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있다. 측벽(102)의 재질은 상기 베이스(101)의 재질로 예시된 예들이 사용될 수 있지만, 측벽(102)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.
본 예에서, 베이스(101)와 측벽(102)은 외력에 의해 가압되어 서로 접하거나, 접착물질을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 베이스(101)와 측벽(102)의 분리 시에 상기 온도 범위에서 분리가 쉽게 될 수 있다. 여기서, 측벽(102)은 생략될 수도 있다.
다음으로, 측벽(102) 사이에 반도체 발광소자 칩(1)이 배치되도록 베이스(101) 위에 반도체 발광소자 칩(1)을 놓는다. 도시하지는 않았지만 반도체 발광소자 칩(1)이 베이스(101) 위에서 움직이지 않고 고정되도록 하기 위해 베이스(101)와 반도체 발광소자 칩(1) 사이에는 접착층이 있을 수 있다. 반도체 발광소자 칩(1)의 전극(70, 80)이 베이스(101)를 향하도록 놓는다.
본 예에서, 반도체 발광소자 칩(1)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다. 여기서, 측벽(102)의 높이는 반도체 발광소자 칩(1)의 높이보다 높게 형성되는 것이 바람직하다.
다음으로, 도 6(b)에 도시된 바와 같이 측벽(102)을 댐(dam)으로 하여 반도체 발광소자 칩(1)을 덮도록 제1 봉지재(20)를 투입한다. 디스펜서(미도시)를 이용하여 측벽(102)과 반도체 발광소자 칩(1) 사이에 제1 봉지재(20)를 투여하는 경우, 파장 변환재를 포함하며 액상으로된 제1 봉지재(20)가 베이스(101) 위에 배치된 반도체 발광소자 칩(1)과 측벽(102) 사이에 채워진다.
제1 봉지재(20)는 반도체 발광소자 칩(1)보다 높고, 측벽(102)보다 낮거나 동일한 높이를 갖도록 투여된다. 제1 봉지재(20)는 측벽(102)보다 낮은 높이를 갖도록 투여되면, 측벽(102)의 내측면을 타고 올라가 측벽(102)과 접촉하는 부분이 아래로 볼록하게 형성된다. 또한, 제1 봉지재(20)는 반도체 발광소자 칩(1)이 배치된 부분에서 위로 볼록하게 형성되고, 반도체 발광소자 칩(1)과 이웃한 반도체 발광소자 칩(1)사이 영역에서는 아래로 볼록하게 형성된다.
여기서, 제1 봉지재(20)는 충진재, 파장 변환재 첨가재 및 필러(filler)를 포함하는 것이 바람직하다. 여기서, 충진재는 실리콘 수지 또는 에폭시 수지로 이루어지고, 첨가재는 휘발성 용제이고, 파장 변환재는 청색으로 발광하는 형광체, 녹색으로 발광하는 형광체, 황색으로 발광하는 형광체, 적색으로 발광하는 형광체 중 적어도 1개 이상의 형광체를 사용할 수 있다. 그리고, 필러는 파장 변환재의 침강을 조절하여 제1 봉지재(20)내에서 파장 변환재가 균일하게 분포될 수 있도록 한다. 충진재, 파장 변환재, 첨가재 및 필러는 제1 봉지재(20) 내에 투입하여 거의 균일해질 때까지 혼합한다. 본 개시에서, 첨가재의 함유 비율은 충진재인 수지 100 에 대하여 10 내지 300 질량 %, 바람직하게 100 내지 200 질량 %일 수 있다. 또한, 첨가재는 제1 봉지재(20) 내에서 10 내지 1000의 부피 비율을 갖는데, 바람직하게 100 내지 900 부피 비율을 갖도록 형성될 수 있다. 예를 들어, 첨가재가 100 내지 200 질량 % 함유되는 경우, 제1 봉지재(20)는 50% 이상 수축될 수 있다.
다음으로, 도 6(c)에 도시된 바와 같이 제1 봉지재(20)를 경화하여 제1 봉지재(20)가 수축됨으로써, 반도체 발광소자 칩(1)의 표면을 감싸는 제1 봉지재층(2)을 형성한다. 제1 봉지재층(2)은 수축 공정에 의해 제1 봉지재(20)가 50% 이상 수축되어 형성되는 것이 바람직하다. 즉, 제1 봉지재(20)의 수축 공정 및 경화 공정은 동시에 이루어지는 것이 바람직하다. 경화 과정이 진행되면서 수축 공정이 도시에 이루어진다.
이때, 제1 봉지재(20)를 경화하기 위한 열처리 및/또는 건조는 120℃ 내지 170℃의 온도에서 대략 1시간 내지 5시간 동안 수행될 수 있다. 상술한 열처리 및/또는 건조 온도 및 시간은 반도체 발광소자 칩(1) 표면에 제1 봉지재층(2)이 균일한 두께예를 들어, 대략 500㎛ 이하 두께로 균일하게 형성될 수 있도록 한정된 것이나, 이에 한정되는 것은 아니다.
제1 봉지재(20)에 함유된 첨가재의 휘발성에 의해 소결 시 발생하는 수축 현상에 따른 반도체 발광소자 칩(1)의 손상이나 반도체 발광소자 칩(1)과 제1 봉지재층(2) 사이의 공극을 최소화할 수 있다. 여기서, 첨가재의 함유량이 증가할수록 봉지재의 수축량이 증가한다. 첨가재의 함유 비율은 충진재인 수지 100 에 대하여 10 내지 300 질량 %, 바람직하게 100 내지 200 질량 %일 수 있다. 또한, 첨가재의 부피비는 10 내지 1000, 바람직하게 100 내지 900 부피 비율일 수 있다. 예를 들어, 첨가재가 100 내지 200 질량 % 함유되는 경우, 제1 봉지재(20)는 50% 이상 수축될 수 있다.
더욱이, 제1 봉지재(20)에 포함된 파장 변환재(미도시)는 필러에 의해 수축시 반도체 발광소자 칩(1)의 상면뿐만 아니라 측면에도 균일하게 분포되는 것이 바람직하다. 이에 따라, 반도체 발광소자 칩(1)으로부터 나오는 빛이 균일하게 변환되어 광 추출 효율이 높아질 수 있다.
다음으로, 도 6(d)에 도시된 바와 같이 반도체 발광소자 칩(1)의 표면을 감싸서 반도체 발광소자 칩(1)과 일체로 형성된 봉지재층(2)을 절단선(103)에 따라 절단하여 개별 반도체 발광소자(100)로 분리한다.
절단선(103)은 반도체 발광소자 칩(1)의 측면의 두께와 상면의 두께가 동일한 두께를 가지도록 형성되는 것이 바람직하다.
필요에 따라 개별 반도체 발광소자별로 절단하여 분리한 후 베이스(101)를 제거하거나, 베이스(101)로부터 제1 봉지재층(2)과 일체로 형성된 반도체 발광소자(1)를 분리한 후 절단하여 개별 반도체 발광소자별로 분리할 수 있다.
이와 같이, 첨가재에 의해 제1 봉지재(20)의 수축률을 조절하여 반도체 발광소자 칩(1)에 발생할 수 있는 크랙 현상을 감소시키면서, 반도체 발광소자 칩(1)과 제1 봉지재층(2) 사이의 공극을 최소화하여 서로 간의 접착력이 증가되어 신뢰성이 향상될 수 있다.
또한, 첨가재에 의해 제1 봉지재(20)의 수축율이 증가하여 반도체 발광소자 칩(1) 표면에 균일하게 제1 봉지재층(2)이 형성됨으로써, 반도체 발광소자 칩(1)으로부터 방출되는 빛의 양을 균일하게 하여 광 추출 효율(extraction efficiency)을 개선할 수 있다.
그리고, 제1 봉지재(20)에 포함된 필러에 의해 파장 변환재가 반도체 발광소자 칩(1)의 상면 및 측면에 균일하게 분포됨으로써, 반도체 발광소자 칩(1)으로부터 나오는 빛이 균일하게 변환되어 광 추출 효율이 더욱 높아질 수 있다.
도 7은 본 개시에 따른 반도체 발광소자(200)의 다른 예를 설명하기 위한 도면이다.
반도체 발광소자(200)는 파장 변환재를 포함하지 않는 제2 봉지재층(220)을 포함한다. 제2 봉지재층(220)을 제외하고는 도 4에 기재된 반도체 발광소자(100)와 동일한 특성을 갖는다.
파장 변환재를 함유하지 않는 제2 봉지재층(220)은 파장 변환재를 함유하는 제1 봉지재층(210)의 표면에 균일한 두께를 갖도록 형성된다. 제1 봉지재층(210)의 측면에 위치하는 제2 봉지재층(220)의 두께와 제1 봉지재층(210)의 상면에 위치하는 제2 봉지재층(220)의 두께가 서로 동일하게 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다.
제2 봉지재층(220)은 제1 봉지재층(210)와 투명한 실리콘과 같은 동일한 물질 예를 들어, 투광성을 갖고 있으며, 실리콘계 물질, 에폭시계 물질 또는 전자기 간섭을 방해하기 위해 EMC(electro magnetic compatibility) 물질 등으로 이루어질 수 있다. 이와 다르게, 제2 봉지재층(220)은 제1 봉지재층(210)와 다른 물질로 이루어질 수 있다. 예를 들어, 제2 봉지재층(220)은 화이트 실리콘(White Silicon), 및 고반사 에폭시(epoxy) 중 적어도 하나로 이루어지는 경우, 제2 봉지재층(220)은 불투명할 수 있고, 빛을 제1 봉지재층(210) 측으로 빛을 반사할 수 있다. 이 경우, 제2 봉지재층(220)은 리플렉터 또는 반사벽으로 사용될 수 있다.
제2 봉지재층(220)은 디스펜싱, 프린팅 등의 방식으로 제1 봉지재층(210)의 표면에 형성될 수 있다.
도 8은 본 개시에 따른 반도체 발광소자(200)의 제조 방법의 다른 일 예를 설명하기 위한 도면이다.
반도체 발광소자(200)의 제조 방법에 있어서, 도 8(a)에 도시된 바와 같이 먼저, 베이스(201) 위에 하나 이상의 개구(203)가 형성된 마스크(202)를 구비한다.
다음으로, 도 8(b)에 도시된 바와 같이 마스크(202)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 소자 이송 장치(210)를 사용하여, 각 개구(203)로 노출된 베이스(201) 위에 반도체 발광소자 칩(1)을 놓는다. 반도체 발광소자 칩(1)의 전극(70, 80)이 베이스(101)를 향하도록 놓는다.
또한, 제1 봉지재층(210)이 반도체 발광소자 칩(1)의 측면을 둘러싸고, 제2 봉지재층(220)이 제1 봉지재층(210)의 측면을 둘러싸기 위해 마스크(202)의 개구(203)의 폭은 반도체 발광소자 칩(1)의 폭보다 충분히 큰 것이 바람직하다.
다음으로, 도 8(c)에 도시된 바와 같이 마스크(202)를 댐(dam)으로 하여, 반도체 발광소자 칩(1)을 덮도록 각 개구(203)에 제1 봉지재(211)를 투입한다.
제1 봉지재(211)는 마스크(202)의 외측벽의 높이보다 낮게 투입되는 것이 바람직하다. 디스펜서(미도시)를 이용하여 개구(203)에 제1 봉지재(211)를 투여하는 경우, 파장 변환재를 포함하며 액상으로된 제1 봉지재(211)가 베이스(201) 위에 배치된 개구(203) 사이에 채워진다.
제1 봉지재(211)를 투입하는 방법은 도 6(b)에 기재된 반도체 발광소자의 제조 방법과 실질적으로 동일하다.
다음으로, 도 8(d)에 도시된 바와 같이 제1 봉지재(211)를 경화하여 제1 봉지재(211)가 수축됨으로써 반도체 발광소자 칩(1)의 표면을 감싸는 제1 봉지재층(210)을 형성한다. 제1 봉지재(211)를 경화 공정 및 수축 공정을 동시에 진행하여 제1 봉지재층(210)을 형성하는 방법은 도 6(c)에 기재된 반도체 발광소자의 제조 방법과 실질적으로 동일하다.
다음으로, 도 8(e)에 도시된 바와 같이, 제1 봉지재층(210) 위에 제2 봉지재층(220)을 형성한 후, 절단선(204)에 따라 절단하여 개별 반도체 발광소자(200)로 분리한다. 이때, 제2 봉지재층(220)은 파장 변환재를 함유하지 않는다.
제2 봉지재층(220)은 화이트 실리콘(WhiteSilicon), 및 고반사 에폭시(epoxy) 중 적어도 하나로 이루어지는 경우, 제2 봉지재층(220)은 불투명할 수 있고, 빛을 제1 봉지재층(210) 측으로 빛을 반사할 수 있다.
이와 다르게, 단순히 제2 봉지재층(220)은 투명한 실리콘과 같은 물질로 형성될 수도 있다.
제2 봉지재층(220)은 마스크(202)의 내측벽의 높이와 동일한 높이로 평탄한 면으로 형성되는 것이 바람직하다. 이와 달리, 제2 봉지재층(220)의 상면(221)은 도 9(a)에 도시된 바와 같이 위로 볼록하게 형성되거나, 도 9(b)에 도시된 바와 같이 제2 봉지재층(220)의 상면(222)이 아래로 볼록하게 형성되거나, 도 9(c)에 도시된 바와 같이 제2 봉지재층(220)의 상면(223)이 마스크(202)의 내측벽의 높이보다 낮게 평탄한 면으로 형성될 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자의 제조 방법에 있어서, 베이스 위에 전자와 정공의 재력합에 의해 빛을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩을 놓는 단계; 그리고 반도체 발광소자 칩의 표면에 제1 봉지재층을 형성하는 단계; 제1 봉지재층을 형성하는 단계는, 반도체 발광소자 칩이 구비된 베이스 위에 제1 봉지재를 도포하는 단계; 도포된 제1 봉지재를 수축 및 경화하는 단계;를 포함하는 반도체 발광소자의 제조 방법.
(2) 제1 봉지재는 50% 이상 수축되는 반도체 발광소자의 제조 방법.
(3) 제1 봉지재는 첨가재를 함유하는 반도체 발광소자의 제조 방법.
(4) 첨가재의 함유량이 증가할수록 제1 봉지재의 수축량이 증가하는 반도체 발광소자의 제조 방법.
(5) 첨가재는 휘발성 용제로서, 첨가재의 함유량은 100~200 중량 %인 반도체 발광소자의 제조 방법.
(6) 제1 봉지재는 파장 변환재를 함유하는 반도체 발광소자의 제조 방법.
(7) 제1 봉지재는 파장 변화재의 침강을 조절하는 필러(filler)를 포함하며, 파장 변화재는 반도체 발광소자 칩의 표면에 균일하게 분포되는 반도체 발광소자의 제조 방법.
(8) 반도체 발광소자 칩의 측면에 위치하는 제1 봉지재층의 두께와 반도체 발광소자 칩의 상면에 위치하는 제1 봉지재의 두께가 서로 동일한 반도체 발광소자의 제조 방법.
(9) 제1 봉지재층을 덮도록 제2 봉지재층을 형성하는 단계;를 더 포함하는 반도체 발광소자의 제조 방법.
(10) 제2 봉지재층은 파장 변화재를 포함하지 않는 반도체 발광소자의 제조 방법.
(11) 제1 봉지재층의 측면에 위치하는 제2 봉지재층의 두께와 제1 봉지재층의 상면에 위치하는 제2 봉지재의 두께가 서로 동일한 반도체 발광소자의 제조 방법.
(12) 도포된 제1 봉지재를 수축 및 경화하는 단계는 동시에 이루어지는 반도체 발광소자의 제조 방법.
본 개시에 따른 반도체 발광소자 및 이의 제조 방법에 의하면, 수축 공정에 의해 반도체 발광소자 칩의 표면에 균일한 두께를 갖는 봉지재를 형성함으로써, 반도체 발광소자 칩으로부터 방출되는 빛의 양을 균일하게 하여 광 추출 효율(extraction efficiency)이 증가되는 반도체 발광소자가 제공된다. 이때, 수축 공정은 봉지재의 경화 공정과 동시에 이루어진다.
또한, 봉지재와 반도체 발광소자 칩 사이의 공극을 최소화하여 형성함으로써, 반도체 발광소자 칩과 봉지재 사이의 공극을 최소화하여 반도체 발광소자의 손상을 최소화할 수 있다.
그리고, 첨가재에 의해 봉지재의 수축률을 조절하여 반도체 발광소자 칩에 발생할 수 있는 크랙 현상을 감소시키면서, 반도체 발광소자 칩과 제1 봉지재층 사이의 공극을 최소화하여 서로 간의 접착력이 증가되어 신뢰성이 향상된 반도체 발광소자가 제공된다.
100, 200 : 반도체 발광소자
2, 210: 제1 봉지재층 220 : 제2 봉지재층

Claims (12)

  1. 반도체 발광소자의 제조 방법에 있어서,
    베이스 위에 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 포함하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 구비하는 반도체 발광소자 칩을 놓는 단계;로서, 반도체 발광소자 칩의 전극이 베이스를 향하도록 반도체 발광소자 칩을 놓는 단계; 그리고
    반도체 발광소자 칩의 표면에 제1 봉지재층을 형성하는 단계;
    제1 봉지재층을 형성하는 단계는,
    반도체 발광소자 칩이 구비된 베이스 위에 제1 봉지재를 도포하는 단계;로서, 반도체 발광소자 칩의 상면 및 측면을 덮도록 제1 봉지재를 도포하는 단계;
    도포된 제1 봉지재를 수축 및 경화하는 단계;로서, 도포된 제1 봉지재의 수축 및 경화에 의해 제1 봉지재가 반도체 발광소자 칩의 상면 및 측면에 균일하게 분포되는 도포된 제1 봉지재를 수축 및 경화하는 단계;를 포함하는 반도체 발광소자의 제조 방법.
  2. 청구항 1에 있어서,
    제1 봉지재는 50% 이상 수축되는 반도체 발광소자의 제조 방법.
  3. 청구항 2에 있어서,
    제1 봉지재는 첨가재를 함유하는 반도체 발광소자의 제조 방법.
  4. 청구항 3에 있어서,
    첨가재의 함유량이 증가할수록 제1 봉지재의 수축량이 증가하는 반도체 발광소자의 제조 방법.
  5. 청구항 3에 있어서,
    첨가재는 휘발성 용제로서,
    첨가재의 함유량은 100~200 중량 %인 반도체 발광소자의 제조 방법.
  6. 청구항 3에 있어서,
    제1 봉지재는 파장 변환재를 함유하는 반도체 발광소자의 제조 방법.
  7. 청구항 6에 있어서,
    제1 봉지재는 파장 변화재의 침강을 조절하는 필러(filler)를 포함하며,
    파장 변화재는 반도체 발광소자 칩의 표면에 균일하게 분포되는 반도체 발광소자의 제조 방법.
  8. 청구항 1에 있어서,
    반도체 발광소자 칩의 측면에 위치하는 제1 봉지재층의 두께와 반도체 발광소자 칩의 상면에 위치하는 제1 봉지재의 두께가 서로 동일한 반도체 발광소자의 제조 방법.
  9. 청구항 1에 있어서,
    제1 봉지재층을 덮도록 제2 봉지재층을 형성하는 단계;를 더 포함하는 반도체 발광소자의 제조 방법.
  10. 청구항 9에 있어서,
    제2 봉지재층은 파장 변화재를 포함하지 않는 반도체 발광소자의 제조 방법.
  11. 청구항 9에 있어서,
    제1 봉지재층의 측면에 위치하는 제2 봉지재층의 두께와 제1 봉지재층의 상면에 위치하는 제2 봉지재의 두께가 서로 동일한 반도체 발광소자의 제조 방법.
  12. 청구항 1에 있어서,
    도포된 제1 봉지재를 수축 및 경화하는 단계는 동시에 이루어지는 반도체 발광소자의 제조 방법.
KR1020170106813A 2017-08-23 2017-08-23 반도체 발광소자 및 이의 제조 방법 KR101928304B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170106813A KR101928304B1 (ko) 2017-08-23 2017-08-23 반도체 발광소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170106813A KR101928304B1 (ko) 2017-08-23 2017-08-23 반도체 발광소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101928304B1 true KR101928304B1 (ko) 2018-12-13

Family

ID=64671251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170106813A KR101928304B1 (ko) 2017-08-23 2017-08-23 반도체 발광소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101928304B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010109A (ja) 2007-06-27 2009-01-15 Namics Corp 発光ダイオードチップの封止体の製造方法
JP2017022360A (ja) * 2015-07-13 2017-01-26 豊田合成株式会社 発光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010109A (ja) 2007-06-27 2009-01-15 Namics Corp 発光ダイオードチップの封止体の製造方法
JP2017022360A (ja) * 2015-07-13 2017-01-26 豊田合成株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
KR101426434B1 (ko) 반도체 발광소자를 제조하는 방법
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR102022463B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101928304B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR20190049645A (ko) 반도체 발광소자
KR101877745B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101933190B1 (ko) 발광다이오드 패키지 및 그 제조방법
KR101928314B1 (ko) 반도체 발광소자 칩 및 이를 사용한 반도체 발광소자
KR101877237B1 (ko) 반도체 발광소자 및 이의 제조 방법
WO2017160081A2 (ko) 반도체 발광소자
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101877743B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101946243B1 (ko) 반도체 발광소자의 제조방법
KR101835631B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101779084B1 (ko) 반도체 발광소자 구조물 및 반도체 발광소자 구조물을 제조하는 방법
KR101543725B1 (ko) 반도체 발광소자를 제조하는 방법
KR101543724B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR101807531B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101997806B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101865786B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR20180050113A (ko) 반도체 발광소자 및 이의 제조방법
KR101863545B1 (ko) 반도체 발광소자
KR101808038B1 (ko) 반도체 발광소자 및 이의 제조 방법
KR101946239B1 (ko) 반도체 발광 구조물 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant