KR101928001B1 - 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법 - Google Patents

저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법 Download PDF

Info

Publication number
KR101928001B1
KR101928001B1 KR1020180102669A KR20180102669A KR101928001B1 KR 101928001 B1 KR101928001 B1 KR 101928001B1 KR 1020180102669 A KR1020180102669 A KR 1020180102669A KR 20180102669 A KR20180102669 A KR 20180102669A KR 101928001 B1 KR101928001 B1 KR 101928001B1
Authority
KR
South Korea
Prior art keywords
phase
pwm
voltage
reference voltage
value
Prior art date
Application number
KR1020180102669A
Other languages
English (en)
Inventor
배윤호
이은철
신문수
김세진
박지호
홍승표
Original Assignee
주식회사 에코스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에코스 filed Critical 주식회사 에코스
Priority to KR1020180102669A priority Critical patent/KR101928001B1/ko
Application granted granted Critical
Publication of KR101928001B1 publication Critical patent/KR101928001B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 교류를 직류로 또는 직류를 교류로 변환하는 3상 3-레벨 컨버터에서 공통모드 전압의 크기 및 주파수를 낮추어 누설전류에 의한 영향을 최소화하며 더불어 직류측 중간점 전류의 방향을 제어할 수 있도록 하는, 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법에 관한 것이다. 이를 위한 3상 3-레벨 컨버터 PWM 제어장치는, NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat01115
)를 입력받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
Figure 112018086240069-pat01116
,
Figure 112018086240069-pat01117
,
Figure 112018086240069-pat01118
)을 발생시키는 기준전압 발생부; 상기 3상의 기준전압(
Figure 112018086240069-pat01119
,
Figure 112018086240069-pat01120
,
Figure 112018086240069-pat01121
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하고, Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM)의 3가지 PWM 알고리즘 가운데 하나를 적용하여 각 3상(A, B, C phase)의 게이팅 신호를 생성하는 PWM 제어부; 및 직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 상기 각 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT(Insulated Gate Bipolar Transistor)의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
Figure 112018086240069-pat01122
,
Figure 112018086240069-pat01123
,
Figure 112018086240069-pat01124
)을 발생하는 3상 3-레벨 컨버터를 포함할 수 있다.

Description

저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법{Three-phase three-level converter and its control method to realize low-frequency common-mode voltage and DC-side neutral point current control}
본 발명은 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법에 관한 것으로서, 더욱 자세하게는 교류를 직류로 또는 직류를 교류로 변환하는 3상 3-레벨 컨버터에서 공통모드 전압의 크기와 함께 공통모드 전압의 주파수를 낮추어 누설전류에 의한 영향을 최소화 하며, 더불어 직류측 중간점 전류의 방향을 제어할 수 있도록 펄스폭 변조(PWM; pulse-width modulation) 방식으로 제어하는, 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법에 관한 것이다.
일반적으로 3-레벨 컨버터는 DC 전력을 AC 전력으로 또는 AC 전력을 DC 전력으로 변환하는 전력변환 장치이다. 3상 3-레벨 컨버터의 직류측은 2개의 직류전원이 만드는 3개의 직류전압 레벨로 구성되며 교류측은 3상 부하(ZL)를 포함하는 3상 교류 시스템으로 구성된다. 3-레벨 컨버터의 실제 회로의 토폴로지는 많은 종류가 연구되어 있는데 NPC(Neutral-Point Clamped) 토폴로지, TNPC(T-type Neutral-Point Clamped) 토폴로지, MNPC(Mixed Voltage Neutral-Point Clamped) 토폴로지, ANPC(Advanced Neutral-Point Clamped) 토폴로지 등이 있다. 다양한 토폴로지들은 비록 사용된 전력 반도체의 개수나 회로구성 등은 다르더라도 기능적으로는 모두 동일한 기능을 한다.
도 1은 일반적인 3상 3-레벨 컨버터의 가장 대표적인 NPC 3-레벨 컨버터의 토폴로지를 나타낸 도면이다.
도 1의 3상 3-레벨 컨버터에서 각 상의 IGBT(Insulated Gate Bipolar Transistor) 스위치는 각각 4개지만 각 상에서 독립적으로 동작하는 스위치는 2개임에 유의한다. 예로 들어 A-상의 경우
Figure 112018086240069-pat00001
Figure 112018086240069-pat00002
,
Figure 112018086240069-pat00003
Figure 112018086240069-pat00004
는 서로 상보적으로 스위칭 한다. IGBT의 스위칭 상태를 1을 온(on), 0을 오프(off)로 나타내면
Figure 112018086240069-pat00005
,
Figure 112018086240069-pat00006
(
Figure 112018086240069-pat00007
)가 된다. 3상 3-레벨 컨버터에서 직류측의 O점을 기준으로 하는 각 상의 출력 상전압(phase voltage)은 다음 수학식1과 같다.
Figure 112018086240069-pat00008
수학식 1에 나타낸 바와 같이 각 상은 3가지 스위칭 상태를 가지므로, 3상 3-레벨 컨버터는 3상 전체를 고려했을 때
Figure 112018086240069-pat00009
가지 상태의 3상 전압을 발생할 수 있다. 27가지의 전압 스위칭 상태의 각각을 2차원 평면(
Figure 112018086240069-pat00010
평면)에 하나의 점으로 표현한 것을 공간벡터(space vector)라고 하는데 이 경우 3상의 양을 2차원
Figure 112018086240069-pat00011
평면에 매핑(mapping)하는 변환식은 다음 수학식 2와 같다.
Figure 112018086240069-pat00012
도 2는 3상 3-레벨 컨버터의 공간 벡터도를 나타낸 도면이다.
도 2에서, 예를 들어 V1[PNN]의 스위칭 상태는 A-상의 A-노드가 P-노드에, B-상의 B-노드가 N-노드에, C-상의 C-노드가 N-노드에 각각 연결된 상태를 의미한다. 이 경우 각 상의 폴전압은
Figure 112018086240069-pat00013
,
Figure 112018086240069-pat00014
,
Figure 112018086240069-pat00015
가 되며 수학식 2에 대입하면
Figure 112018086240069-pat00016
평면에서
Figure 112018086240069-pat00017
,
Figure 112018086240069-pat00018
이 된다.
도 1의 3상 3-레벨 컨버터에서 3상의 출력 상전압에 대한 공통모드 전압(common mode voltage)
Figure 112018086240069-pat00019
은 다음 수학식 3과 같이 정의된다.
Figure 112018086240069-pat00020
통상, 3상 3-레벨 컨버터가 PWM 스위칭 동작을 하면 스위칭 구간 동안 일정한 시퀀스(sequence)로 서로 다른 공간벡터를 선택하면서 공통모드 전압이 필연적으로 존재하게 된다. 이러한 공통모드 전압은 스위칭 주파수와 같은 정도의 높은 주파수로 동작하므로 기생 커패시터(parasitic capacitor)를 통하여 공통모드 전류(common mode current) 또는 누설전류(leakage current)를 발생시키게 된다. 이러한 누설전류는 원래의 3상 전류(iA, iB, iC)에 더해져서 흐르므로 직접적으로 전체 시스템의 효율을 저하시키고, 전류파형 왜곡, 전류 고조파 증가 등의 문제를 발생시킨다. 또한 일반적으로 누설전류는 고주파 성분이므로 절연을 약화시키고 각종 부품의 수명을 단축시키는 요인이 된다.
도 3은 P점 또는 N점으로부터 접지로 연결되는 기생저항(parasitic resistance) Rg와 기생 커패시턴스(parasitic capacitance) Cg 성분을 갖는 3상 3-레벨 컨버터 시스템을 나타낸 도면이다.
도 3에서
Figure 112018086240069-pat00021
(
Figure 112018086240069-pat00022
)는 Rg와 Cg의 합성임피던스이고
Figure 112018086240069-pat00023
은 부하 임피던스이다. 도 3에서 접지로부터 N점을 통해 흐르는 누설전류
Figure 112018086240069-pat00024
는 다음 수학식 4와 같다.
Figure 112018086240069-pat00025
수학식 4로부터 공통모드 전압에 의한 누설전류의 크기를 감소시키기 위하여 공통모드 전압의 크기를 낮출수록
Figure 112018086240069-pat00026
의 크기가 감소하며, 동시에 공통모드 전압의 주파수를 낮출수록
Figure 112018086240069-pat00027
가 증가하므로
Figure 112018086240069-pat00028
의 크기가 감소한다는 것을 알 수 있다.
누설전류를 감소시키는 방법으로 누설전류가 흐르는 경로에 필터(filter)를 사용하는 방법과 같은 하드웨어적인 방법과 3-레벨 컨버터의 PWM 방법의 개선에 의한 소프트웨어적인 방법이 있는데 주로 후자가 선호된다. PWM 방법의 개선에 의한 방법은 통상 특정한 공간벡터만을 선택하여 공통모드 전압의 크기를 낮추기 위한 PWM 방법이 대부분이다. 즉, 아직까지 공통모드 전압의 크기뿐만 아니라 동시에 공통모드 전압의 주파수까지 낮추는 것을 구현하는 PWM 방법은 찾아보기 어렵다.
도 3에서 3상 3-레벨 컨버터로부터 두 직류 전압원의 중간점(neutral point), 즉 O점으로 유입하는 전류를 중간점 전류(neutral point current) 또는 간략히 NP 전류(NP current)라고 하는데 3상 3-레벨 컨버터의 동작에서 매우 중요한 제어대상 가운데 하나이다. 왜냐하면 NP 전류가 양(+)인 경우 상단의 전압원은 방전하는 상태가 되고 하단의 전압원은 충전하는 상태가 되며, NP 전류가 음(-)인 경우는 반대로 상단의 전압원은 충전, 하단의 전압원은 방전하는 상태가 되어서,
Figure 112018086240069-pat00029
전류의 방향을 조절한다면 두 전압원의 에너지 밸런스를 조절할 수 있기 때문이다.
NP 전류의 크기와 방향 가운데, NP 전류의 크기는 부하측 전류의 위상각, 컨버터의 제어위상각, 컨버터의 진폭 변조지수 등에 따라 쉽게 조절이 가능한 반면, NP 전류의 방향은 적용되는 PWM 방법에 따라 대체로 정해져 있다. 예를 들면 가장 많이 사용되는 기존의 공간벡터 PWM(SVPWM, space vector PWM)을 적용했을 때
Figure 112018086240069-pat00030
전류의 지배적인 주파수는 기본파의 3배수 주파수가 되며 기본파의 전 사이클(full cycle)에 걸친 NP 전류의 평균값은 영(0)이 된다. NP 전류가 전 사이클에 걸쳐서 평균값이 0이면 결과적으로 에너지 밸런싱(한 쪽을 충전함과 동시에 한쪽을 방전)의 역할을 할 수 없다는 것을 의미한다.
특별히 NP 전류의 방향을 바꾸고 싶다면 출력 상전압의 명령치에 옵셋을 주는 방법을 사용하기도 하는데 이 경우 실질적인 공통모드 전압의 저감이 어려운 경우가 대부분이다. 또 공통모드 전압의 크기나 주파수를 저감하면 NP 전류의 방향을 제어하는 것이 어려운 경우도 발생한다. 그러므로 이제까지 대부분의 문헌은 공통모드 전압의 저감 문제와 NP 전류의 방향성 제어 문제라는 두 가지 주제 가운데 어느 하나는 논외로 하고 대부분 어느 하나의 문제 해결에만 집중하고 있다.
대한민국 등록특허공보 제10-1434849호(등록일자 : 2014년08월21일)
전술한 문제점을 해결하기 위한 본 발명의 목적은, 교류를 직류로 또는 직류를 교류로 변환하는 3상 3-레벨 컨버터에서 공통모드 전압의 크기와 함께 공통모드 전압의 주파수를 낮추어 누설전류에 의한 영향을 최소화하며 더불어 직류측 중간점 전류의 방향을 제어 할 수 있도록 펄스폭 변조(PWM) 방식으로 제어하는, 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법을 제공함에 있다.
전술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어장치는, NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00031
)를 입력받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
Figure 112018086240069-pat00032
,
Figure 112018086240069-pat00033
,
Figure 112018086240069-pat00034
)을 발생시키는 기준전압 발생부; 상기 3상의 기준전압(
Figure 112018086240069-pat00035
,
Figure 112018086240069-pat00036
,
Figure 112018086240069-pat00037
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하고, Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM)의 3가지 PWM 알고리즘 가운데 하나를 적용하여 각 3상(A, B, C phase)의 게이팅 신호를 생성하는 PWM 제어부; 및 직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 상기 각 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
Figure 112018086240069-pat00038
,
Figure 112018086240069-pat00039
,
Figure 112018086240069-pat00040
)을 발생하는 3상 3-레벨 컨버터를 포함할 수 있다.
또한, 기준전압 발생부는, NP 전류를 한 사이클 당 평균값이 양(+)의 값으로 제어하려면 +1을 갖고, NP 전류를 한 사이클 당 평균값이 음(-)의 값으로 제어하려면 -1을 가지며, NP 전류를 한 사이클 당 평균값이 영(0)의 값으로 제어하려면 0을 갖는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00041
)를 입력 받고, 3상 3-레벨 컨버터를 Z-PWM으로 동작시키려면 0을 갖고 3상 3-레벨 컨버터를 P-PWM이나 N-PWM으로 동작시키려면 1을 갖는 PWM-type 신호(
Figure 112018086240069-pat00042
)를 발생하는 PWM-type 신호 발생부를 포함한다.
또한, PWM 제어부는, 3상의 기준전압(
Figure 112018086240069-pat00043
,
Figure 112018086240069-pat00044
,
Figure 112018086240069-pat00045
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하여 출력하고, 각 상의 기준전압을 서로 비교하여 임의의 시각에 어느 상이 최대, 최소, 중간값을 갖는지를 알려주는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00046
,
Figure 112018086240069-pat00047
,
Figure 112018086240069-pat00048
)를 출력하는 기준전압 소팅(sorting)부; 기준전압 소팅부로부터 3상의 기준전압에 대한 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 입력받아 매 스위칭 주기마다 Z-PWM, P-PWM, N-PWM 방법 가운데 하나를 적용하여 max-상의 게이팅 신호 (Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호(Q1min, Q2min)를 출력하는 PWM 알고리즘부; 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00049
,
Figure 112018086240069-pat00050
,
Figure 112018086240069-pat00051
)를 이용하여, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호 (Q1min, Q2min) 중의 하나를 A-상의 게이팅 신호(Q1a, Q2a)로 매핑시키고, max-상의 게이팅 신호 (Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호 (Q1min, Q2min) 중의 하나를 B-상의 게이팅 신호(Q1b, Q2b)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호 (Q1min, Q2min) 중의 하나를 C-상의 게이팅 신호(Q1c, Q2c)로 매핑시켜 각 3상(A, B, C phase)의 게이팅 신호를 생성하는 게이팅 신호 매핑(gating signal mapping)부를 포함할 수 있다.
또한, PWM 제어부는, Z-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00052
) 값과 max-상 기준전압(
Figure 112018086240069-pat00053
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00054
) 파형을 생성하고 max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 삼각파 캐리어(
Figure 112018086240069-pat00055
) 값이 max-상 기준전압 (
Figure 112018086240069-pat00056
) 값보다 더 큰(<) 경우에 0(OFF)이고, max-상 기준전압 (
Figure 112018086240069-pat00057
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00058
) 값보다 더 큰(
Figure 112018086240069-pat00059
>
Figure 112018086240069-pat00060
) 경우에 1(ON)이며, Z-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00061
) 값과 min-상 기준전압(
Figure 112018086240069-pat00062
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00063
) 파형을 생성하고 min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 min-상 기준전압(
Figure 112018086240069-pat00064
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00065
) 값보다 더 큰(
Figure 112018086240069-pat00066
>
Figure 112018086240069-pat00067
) 경우에 1(ON)이며, 삼각파 캐리어(
Figure 112018086240069-pat00068
) 값이 min-상 기준전압(
Figure 112018086240069-pat00069
) 값보다 더 큰(
Figure 112018086240069-pat00070
<
Figure 112018086240069-pat00071
) 경우에 0(OFF) 상태로 제어할 수 있다.
또한, PWM 제어부는, P-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00072
) 값과 max-상 기준전압(
Figure 112018086240069-pat00073
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00074
) 파형을 생성하고 max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 삼각파 캐리어(
Figure 112018086240069-pat00075
) 값이 max-상 기준전압(
Figure 112018086240069-pat00076
) 값보다 더 큰(
Figure 112018086240069-pat00077
<
Figure 112018086240069-pat00078
) 경우에 0(OFF)이고, max-상 기준전압 (
Figure 112018086240069-pat00079
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00080
) 값보다 더 큰(
Figure 112018086240069-pat00081
>
Figure 112018086240069-pat00082
) 경우에 1(ON)이며, P-PWM 방법으로 mid-상(mid-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00083
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00084
) 값을 비교하여 0과 Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00085
) 파형을 생성하고 mid-상의 스위칭 조건은 제2 mid-상 스위치(Q2mid)가 1(ON) 상태이고, 제1 mid-상 스위치(Q1mid)는 mid-상 기준전압(
Figure 112018086240069-pat00086
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00087
) 값보다 더 큰(
Figure 112018086240069-pat00088
>
Figure 112018086240069-pat00089
) 경우에 1(ON)이며, 삼각파 캐리어(
Figure 112018086240069-pat00090
) 값이 mid-상 기준전압(
Figure 112018086240069-pat00091
) 값보다 더 큰(
Figure 112018086240069-pat00092
<
Figure 112018086240069-pat00093
) 경우에 0(OFF) 상태로 제어할 수 있다.
또한, PWM 제어부는, N-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00094
) 값과 min-상 기준전압(
Figure 112018086240069-pat00095
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00096
) 파형을 생성하고 min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 삼각파 캐리어(
Figure 112018086240069-pat00097
) 값이 min-상 기준전압(
Figure 112018086240069-pat00098
) 값보다 더 큰(
Figure 112018086240069-pat00099
<
Figure 112018086240069-pat00100
) 경우에 0(OFF)이고, min-상 기준전압(
Figure 112018086240069-pat00101
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00102
) 값보다 더 큰(
Figure 112018086240069-pat00103
>
Figure 112018086240069-pat00104
) 경우에 1(ON)이며, N-PWM 방법으로 mid-상(mid-phase) 폴전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00105
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00106
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00107
) 파형을 생성하고 mid-상의 스위칭 조건은 제1 mid-상 스위치(Q1mid)가 0(OFF) 상태이고, 제2 mid-상 스위치(Q2mid)는 상기 mid-상 기준전압(
Figure 112018086240069-pat00108
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00109
) 값보다 더 큰(
Figure 112018086240069-pat00110
>
Figure 112018086240069-pat00111
) 경우에 1(ON) 상태이며, 삼각파 캐리어(
Figure 112018086240069-pat00112
) 값이 mid-상 기준전압(
Figure 112018086240069-pat00113
) 값보다 더 큰(
Figure 112018086240069-pat00114
<
Figure 112018086240069-pat00115
) 경우에 0(OFF) 상태로 제어할 수 있다.
그리고, PWM 제어부는, Z-PWM의 경우 mid-상 폴 전압(
Figure 112018086240069-pat00116
)에 대해 max-상 폴 전압(
Figure 112018086240069-pat00117
)과 min-상 폴 전압(
Figure 112018086240069-pat00118
)에 의해 종속적으로 결정하고, P-PWM의 경우 min-상 폴 전압(
Figure 112018086240069-pat00119
)에 대해 max-상 폴 전압(
Figure 112018086240069-pat00120
)과 mid-상 폴 전압(
Figure 112018086240069-pat00121
)에 의해 종속적으로 결정하며, N-PWM의 경우 max-상 폴 전압(
Figure 112018086240069-pat00122
)에 대해 min-상 폴 전압(
Figure 112018086240069-pat00123
)과 mid-상 폴 전압(
Figure 112018086240069-pat00124
)에 의해 종속적으로 결정할 수 있다.
한편, 전술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어 방법은, (a) 기준전압 발생부가 NP 전류의 방향을 제어하기 위한 신호()를 입력 받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
Figure 112018086240069-pat00125
,
Figure 112018086240069-pat00126
,
Figure 112018086240069-pat00127
)을 발생시키는 단계; (b) PWM 제어부가 상기 3상의 기준전압(
Figure 112018086240069-pat00128
,
Figure 112018086240069-pat00129
,
Figure 112018086240069-pat00130
)을 서로 비교하여 임의의 시각에 어느 상이 최대, 최소, 중간 값을 갖는지를 알려주는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00131
,
Figure 112018086240069-pat00132
,
Figure 112018086240069-pat00133
)를 생성하는 단계; (c) 상기 PWM 제어부가 상기 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00134
,
Figure 112018086240069-pat00135
,
Figure 112018086240069-pat00136
)를 이용하여 상기 3상의 기준전압(
Figure 112018086240069-pat00137
,
Figure 112018086240069-pat00138
,
Figure 112018086240069-pat00139
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하여 출력하는 단계; (d) 상기 PWM 제어부가 Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM) 방법 가운데 하나를 적용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min)를 출력하는 단계; (e) PWM 제어부가 상기 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00140
,
Figure 112018086240069-pat00141
,
Figure 112018086240069-pat00142
)를 이용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 A-상의 게이팅 신호 (Q1a, Q2a)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 B-상의 게이팅 신호 (Q1b, Q2b)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 C-상의 게이팅 신호 (Q1c, Q2c)로 매핑시켜 3상(A, B, C phase)의 게이팅 신호를 생성하는 단계; 및 (f) 3상 3-레벨 컨버터가 직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 상기 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
Figure 112018086240069-pat00143
,
Figure 112018086240069-pat00144
,
Figure 112018086240069-pat00145
)을 발생시키는 단계를 포함할 수 있다.
또한, (a) 단계에서 기준전압 발생부는, NP 전류를 한 사이클 당 평균값이 양(+)의 값으로 제어하려면 +1의 값을 갖고, 한 사이클 당 평균값이 음(-)의 값으로 제어하려면 -1의 값을 갖고, 한 사이클 당 평균값이 영(0)의 값으로 제어하려면 0의 값을 갖는 상기 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00146
)를 입력받을 수 있다.
또한, (a) 단계에서 기준전압 발생부는, 3상의 기준전압(
Figure 112018086240069-pat00147
,
Figure 112018086240069-pat00148
,
Figure 112018086240069-pat00149
)을 만들기 위한 3상의 전압(
Figure 112018086240069-pat00150
,
Figure 112018086240069-pat00151
,
Figure 112018086240069-pat00152
)를 생성하고 상기 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00153
)에 Vdc/6 만큼 곱한 값을 옵셋으로 사용하여 이 옵셋값을 3상의 전압(
Figure 112018086240069-pat00154
,
Figure 112018086240069-pat00155
,
Figure 112018086240069-pat00156
)에 각각 더하여 3상 옵셋전압(
Figure 112018086240069-pat00157
,
Figure 112018086240069-pat00158
,
Figure 112018086240069-pat00159
)을 생성한 후 PWM-type 신호 발생부의 PWM-type 신호(
Figure 112018086240069-pat00160
)를 사용하여
Figure 112018086240069-pat00161
일 때는 A-상 상전압의 기준전압
Figure 112018086240069-pat00162
Figure 112018086240069-pat00163
를 출력하고 B-상 상전압의 기준전압
Figure 112018086240069-pat00164
Figure 112018086240069-pat00165
를 출력하고 C-상 상전압의 기준전압
Figure 112018086240069-pat00166
Figure 112018086240069-pat00167
를 출력하며,
Figure 112018086240069-pat00168
일 때는 A-상 상전압의 기준전압
Figure 112018086240069-pat00169
Figure 112018086240069-pat00170
를 출력하고 B-상 상전압의 기준전압
Figure 112018086240069-pat00171
Figure 112018086240069-pat00172
를 출력하고 C-상 상전압의 기준전압
Figure 112018086240069-pat00173
Figure 112018086240069-pat00174
를 출력할 수 있다.
또한, (a) 단계에서 기준전압 발생부는 3상 옵셋전압(
Figure 112018086240069-pat00175
,
Figure 112018086240069-pat00176
,
Figure 112018086240069-pat00177
) 가운데 하나라도
Figure 112018086240069-pat00178
보다 크거나
Figure 112018086240069-pat00179
보다 작게 되면 상기 PWM-type 신호(
Figure 112018086240069-pat00180
)로
Figure 112018086240069-pat00181
을 출력하고, 모든 옵셋전압(
Figure 112018086240069-pat00182
,
Figure 112018086240069-pat00183
,
Figure 112018086240069-pat00184
)이
Figure 112018086240069-pat00185
보다 작고
Figure 112018086240069-pat00186
보다 큰 범위에 있게 되면 상기 PWM-type 신호(
Figure 112018086240069-pat00187
)로
Figure 112018086240069-pat00188
을 출력할 수 있다.
또한, (b) 단계에서 PWM 제어부는, 각 상의 기준전압에 대한 비교 결과 신호
Figure 112018086240069-pat00189
,
Figure 112018086240069-pat00190
,
Figure 112018086240069-pat00191
를 출력하는 3개의 비교기(comparator)를 포함하고,
Figure 112018086240069-pat00192
이면
Figure 112018086240069-pat00193
은 1,
Figure 112018086240069-pat00194
이면
Figure 112018086240069-pat00195
은 0을 출력하고,
Figure 112018086240069-pat00196
이면
Figure 112018086240069-pat00197
는 1,
Figure 112018086240069-pat00198
이면
Figure 112018086240069-pat00199
는 0을 출력하며,
Figure 112018086240069-pat00200
이면
Figure 112018086240069-pat00201
는 1,
Figure 112018086240069-pat00202
이면
Figure 112018086240069-pat00203
는 0을 출력할 수 있다.
또한, (d) 단계에서 PWM 제어부는, 3상의 기준전압에 대해, 공통모드 전압이 제로(0) 값이고 한 주기 NP 전류의 평균값이 제로(0)가 되도록 하는 7개의 공간벡터만을 사용하는 상기 Z-PWM인 경우에 기준전압 벡터를 내부에 포함하고, 공통모드 전압이 양(+)의 값이고 한 주기 NP 전류의 평균값이 양(+)의 값이 되도록 하는 6개의 공간벡터만을 사용하는 상기 P-PWM인 경우에 기준전압 벡터의 일부분만을 포함하며, 공통모드 전압이 음(-)의 값이고 한 주기 NP 전류의 평균값이 음(-)의 값이 되도록 하는 6개의 공간벡터만을 사용하는 상기 N-PWM인 경우에 기준전압 벡터의 일부분만을 포함하며, 상기 P-PWM이나 상기 N-PWM의 동작영역에 포함되지 않는 기준전압 벡터는 상기 Z-PWM을 사용하여 구현할 수 있다.
또한, PWM 제어부는, 시간영역에서 상기 Z-PWM과 상기 P-PWM 및 상기 N-PWM이 이루어지는 영역의 경계를 결정할 때,
Figure 112018086240069-pat00204
이면
Figure 112018086240069-pat00205
의 값에 관계없이 상기 Z-PWM으로 제어하고,
Figure 112018086240069-pat00206
,
Figure 112018086240069-pat00207
이면 상기 P-PWM으로 제어하며
Figure 112018086240069-pat00208
,
Figure 112018086240069-pat00209
이면 상기 Z-PWM으로 제어하며,
Figure 112018086240069-pat00210
,
Figure 112018086240069-pat00211
이면 상기 N-PWM으로 제어하고
Figure 112018086240069-pat00212
,
Figure 112018086240069-pat00213
이면 상기 Z-PWM으로 제어할 수 있다.
또한, (d) 단계에서 PWM 제어부는, Z-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00214
) 값과 max-상 기준전압(
Figure 112018086240069-pat00215
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00216
) 파형을 생성하고 max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 상기 삼각파 캐리어(
Figure 112018086240069-pat00217
) 값이 max-상 기준전압 (
Figure 112018086240069-pat00218
) 값보다 더 큰(
Figure 112018086240069-pat00219
<
Figure 112018086240069-pat00220
) 경우에 0(OFF)이고, 상기 max-상 기준전압 (
Figure 112018086240069-pat00221
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00222
) 값보다 더 큰(
Figure 112018086240069-pat00223
>
Figure 112018086240069-pat00224
) 경우에 1(ON)이며,
상기 Z-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00225
) 값과 min-상 기준전압(
Figure 112018086240069-pat00226
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00227
) 파형을 생성하고 min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 상기 min-상 기준전압(
Figure 112018086240069-pat00228
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00229
) 값보다 더 큰(
Figure 112018086240069-pat00230
>
Figure 112018086240069-pat00231
) 경우에 1(ON)이며, 상기 삼각파 캐리어(
Figure 112018086240069-pat00232
) 값이 상기 min-상 기준전압(
Figure 112018086240069-pat00233
) 값보다 더 큰(
Figure 112018086240069-pat00234
<
Figure 112018086240069-pat00235
) 경우에 0(OFF) 상태로 제어할 수 있다.
또한, (d) 단계에서 PWM 제어부는, P-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00236
) 값과 max-상 기준전압(
Figure 112018086240069-pat00237
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00238
) 파형을 생성하고 max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 상기 삼각파 캐리어(
Figure 112018086240069-pat00239
) 값이 상기 max-상 기준전압(
Figure 112018086240069-pat00240
) 값보다 더 큰(
Figure 112018086240069-pat00241
<
Figure 112018086240069-pat00242
) 경우에 0(OFF)이고, 상기 max-상 기준전압 (
Figure 112018086240069-pat00243
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00244
) 값보다 더 큰(
Figure 112018086240069-pat00245
>
Figure 112018086240069-pat00246
) 경우에 1(ON)이며,
상기 P-PWM 방법으로 mid-상(mid-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00247
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00248
) 값을 비교하여 0과 Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00249
) 파형을 생성하고 mid-상의 스위칭 조건은 제2 mid-상 스위치(Q2mid)가 1(ON) 상태이고, 제1 mid-상 스위치(Q1mid)는 상기 mid-상 기준전압(
Figure 112018086240069-pat00250
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00251
) 값보다 더 큰(
Figure 112018086240069-pat00252
>
Figure 112018086240069-pat00253
) 경우에 1(ON)이며, 상기 삼각파 캐리어(
Figure 112018086240069-pat00254
) 값이 상기 mid-상 기준전압(
Figure 112018086240069-pat00255
) 값보다 더 큰(
Figure 112018086240069-pat00256
<
Figure 112018086240069-pat00257
) 경우에 0(OFF) 상태로 제어할 수 있다.
또한, (d) 단계에서 PWM 제어부는, N-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00258
) 값과 min-상 기준전압(
Figure 112018086240069-pat00259
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00260
) 파형을 생성하고 min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 상기 삼각파 캐리어(
Figure 112018086240069-pat00261
) 값이 상기 min-상 기준전압(
Figure 112018086240069-pat00262
) 값보다 더 큰(
Figure 112018086240069-pat00263
<
Figure 112018086240069-pat00264
) 경우에 0(OFF)이고, 상기 min-상 기준전압(
Figure 112018086240069-pat00265
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00266
) 값보다 더 큰(
Figure 112018086240069-pat00267
>
Figure 112018086240069-pat00268
) 경우에 1(ON)이며,
상기 N-PWM 방법으로 mid-상(mid-phase) 폴전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00269
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00270
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00271
) 파형을 생성하고 mid-상의 스위칭 조건은 제1 mid-상 스위치(Q1mid)가 0(OFF) 상태이고, 제2 mid-상 스위치(Q2mid)는 상기 mid-상 기준전압(
Figure 112018086240069-pat00272
) 값이 상기 삼각파 캐리어(
Figure 112018086240069-pat00273
) 값보다 더 큰(
Figure 112018086240069-pat00274
>
Figure 112018086240069-pat00275
) 경우에 1(ON) 상태이며, 상기 삼각파 캐리어(
Figure 112018086240069-pat00276
) 값이 상기 mid-상 기준전압(
Figure 112018086240069-pat00277
) 값보다 더 큰(
Figure 112018086240069-pat00278
<
Figure 112018086240069-pat00279
) 경우에 0(OFF) 상태로 제어할 수 있다.
그리고, (d) 단계에서 PWM 제어부는, Z-PWM의 경우 상기 mid-상 폴 전압(
Figure 112018086240069-pat00280
)에 대해 상기 max-상 폴 전압(
Figure 112018086240069-pat00281
)과 상기 min-상 폴 전압(
Figure 112018086240069-pat00282
)에 의해 종속적으로 결정하고,
상기 P-PWM의 경우 상기 min-상 폴 전압(
Figure 112018086240069-pat00283
)에 대해 상기 max-상 폴 전압(
Figure 112018086240069-pat00284
)과 상기 mid-상 폴 전압(
Figure 112018086240069-pat00285
)에 의해 종속적으로 결정하며,
상기 N-PWM의 경우 상기 max-상 폴 전압(
Figure 112018086240069-pat00286
)에 대해 상기 min-상 폴 전압(
Figure 112018086240069-pat00287
)과 상기 mid-상 폴 전압(
Figure 112018086240069-pat00288
)에 의해 종속적으로 결정할 수 있다.
본 발명에 의하면, 직류측 중간점(NP; neutral point) 전류 제어가 가능하면서 공통모드 전압의 변동폭을 줄이고 공통모드 전압의 주파수를 낮출 수 있다.
또한, 3상 3-레벨 컨버터 시스템에서 저주파 공통모드 전압을 구현함으로써 누설전류를 감소시킬 수 있고 출력전류 파형의 왜곡을 제거할 수 있다.
또한, 누설전류가 감소하면 회로의 안전성, 신뢰성이 높아지며 컨버터의 효율이 높아지고 오랜 시간 동안 안정적인 동작이 가능하게 된다.
또한, 출력전류 파형의 고조파 성분을 감소시킬 수 있고, 3상 3-레벨 컨버터의 제어성능을 향상시킬 수 있다.
또한, 3상 3-레벨 컨버터의 안전성과 신뢰성을 향상시킬 수 있으며, 3상 3-레벨 컨버터의 수명향상을 기대할 수 있다.
또한, 3상 3-레벨 컨버터의 직류측 전원을 구성하는 두 직류전원의 에너지 밸런싱에 직접 관여된 중간점 전류(NP 전류)를 제어 가능하게 함으로써 직류측 두 직류 전압원 대신 커패시터를 사용한 경우 전압 밸런싱이 가능해진다.
또한, 컨버터가 효율이 높아지고 안정적인 동작이 되는 동시에 직류측 두 직류전원간의 에너지 밸런싱이 가능하게 되면 실제적 구성에서 직류측 전원을 대신할 수도 있는 두 직류 커패시터의 전압 밸런싱 동작이 원활하게 되고 필요 이상으로 큰 커패시터를 사용하지 않아도 된다.
그리고, 양극성 직류 배전에 응용될 경우 전압밸런서 또는 인터링킹 컨버터로 기능할 수 있고, DC 전압 불평형을 개선할 수 있으며 그 결과 교류측 전압의 고조파 성분을 줄일 수 있다.
도 1은 일반적인 3상 3-레벨 컨버터의 가장 대표적인 NPC 3-레벨 컨버터의 토폴로지를 나타낸 도면이다.
도 2는 3상 3-레벨 컨버터의 공간 벡터도를 나타낸 도면이다.
도 3은 P점 또는 N점으로부터 접지로 연결되는 기생저항과 기생 커패시터 성분을 갖는 3상 3-레벨 컨버터 시스템을 나타낸 도면이다.
도 4는 α-β 공간에서 3개의 벡터로부터 합성할 수 있는 삼각형 내부의 벡터를 나타낸 도면이다.
도 5a와 도 5b 및 도 5c는 본 발명의 실시 예에 따른 3가지 캐리어 기반 PWM 방법의 동작영역을 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어장치의 구성을 개략적으로 나타낸 블록 구성도이다.
도 7은 본 발명의 실시 예에 따른 기준전압 발생부의 내부구성을 나타낸 블록 구성도이다.
도 8은 본 발명의 실시 예에 따른 PWM 제어부의 내부 구성을 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 PWM-Type 신호 발생부의 내부구성을 나타낸 블록 구성도이다.
도 10a는 본 발명의 실시 예에 따른 양(+)의 NP 전류를 발생하기 위한 PWM 동작 시 SPWM 신호와 기준전압 파형을 나타낸 도면이다.
도 10b는 본 발명의 실시 예에 따른 음(-)의 NP 전류를 발생하기 위한 PWM 동작 시 SPWM 신호와 기준전압 파형을 나타낸 도면이다.
도 11a 및 도 11b는 본 발명의 실시 예에 따른 양(+)의 NP 전류를 구현하기 위한 PWM 동작시 기준벡터와 공통모드 전압을 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따라 A-상, B-상, C-상 대신 max-상, mid-상, min-상으로 나타낸 3상 3-레벨 컨버터의 회로를 나타낸 도면이다.
도 13a 및 도 13b는 영(0)의 공통모드 전압과 영(0)의 NP 전류를 만드는 7개의 벡터만을 사용한 Z-PWM 방법 가운데 max-상과 min-상의 폴 전압을 합성하는 방법을 나타낸 도면이다.
도 14는 공통모드 전압이 영(0)이고 영(0)의 NP 전류가 되도록 하는 캐리어 기반 Z-PWM 방법을 나타낸 도면이다.
도 15a 및 도 15b는 본 발명의 실시 예에 따른 공통모드 전압이 항상 (1/6)Vdc로 일정하고 양(+)의 NP 전류를 만드는 P-PWM 방법 가운데 max-상과 mid-상의 폴 전압을 합성하는 방법을 나타낸 도면이다.
도 16은 공통모드 전압이 항상 로 일정하고 양(+)의 NP 전류를 만드는 P-PWM 방법을 나타낸 도면이다.
도 17a 및 도 17b는 본 발명의 실시 예에 따른 공통모드 전압이 -Vdc/6로 일정하고 음(-)의 NP 전류를 만드는 N-PWM 방법 가운데 min-상(min-phase)과 mid-상(mid-phase)의 폴 전압을 합성하는 방법을 나타낸 도면이다.
도 18은 본 발명의 실시 예에 따른 공통모드 전압이 항상 -Vdc/6로 일정하고 음(-)의 NP 전류를 만드는 N-PWM 방법을 나타낸 도면이다.
도 19는 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어 방법을 설명하기 위한 동작 흐름도를 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 수반되지 않는다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 보다 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90˚ 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명은 3상 3-레벨 컨버터에서 직류측 NP 전류의 방향 제어가 가능하면서 동시에 3상 3-레벨 컨버터의 공통모드 전압의 변동폭과 주파수를 낮추는 3-레벨 펄스폭 변조 방법과 그 장치에 관한 것이다. 본 발명에서 제안하는 PWM 방법은 기본파의 한 주기에 걸친 NP 전류의 평균값이 선택적으로 양(+), 음(-), 영(0)이 되도록 조절이 가능하며 동시에 공통모드 전압의 크기와 주파수를 낮춘다. 예를 들어 기존의 SVPWM의 경우와 비교하여 공통모드 전압의 스윙폭(swing width)은
Figure 112018086240069-pat00289
에서
Figure 112018086240069-pat00290
Figure 112018086240069-pat00291
만큼 감소하며, 공통모드 전압의 주파수는 컨버터 스위칭 주파수가 아닌 기본파 주파수의 3배 주파수로 낮아진다.
본 발명에서 제안하는 새로운 3상 3-레벨 컨버터의 PWM 방안을 설명하기 위하여 먼저 3-레벨 컨버터의 출력전압의 합성방법 등을 설명한다.
(1) 3-레벨 컨버터의 출력전압의 합성과 공간벡터의 분류
도 4는 α-β 공간에서 3개의 벡터로부터 합성할 수 있는 삼각형 내부의 벡터를 나타낸 도면이다.
도 4에 나타낸 것처럼 기준벡터
Figure 112018086240069-pat00292
가 임의의 3개의 벡터
Figure 112018086240069-pat00293
,
Figure 112018086240069-pat00294
,
Figure 112018086240069-pat00295
이 만드는 삼각형 내부에 있을 때 기준벡터는 3개 벡터의 선형조합(linear combination)으로 만들 수 있음이 수학적으로 증명되어 있다. 3상 3-레벨 컨버터의 교류측 출력 폴 전압은 27가지의 이산적인 상태(discrete state), 즉 27개의 공간벡터만을 갖는다. 그러므로 임의의 크기의 출력전압을 발생하기 위하여 적어도 3개의 스위칭 상태를 사용하여 한 스위칭 주기 동안 출력전압의 평균이 기준전압과 같도록 출력전압을 합성한다. 표 1은 3상 3-레벨 컨버터의 모든 공간벡터를 한 사이클 동안의 NP 전류에 대한 효과와 공통모드 전압의 크기에 따라 분류한 것이다.
Figure 112018086240069-pat00296
예를 들면, 공통모드 전압이 영(0)인 7개의 공간벡터, 즉 V0[OOO], V7[PON], V8[OPN], V9[NOP], V10[NOP], V11[ONP], V12[PNO]는 출력전압의 한 사이클 동안 NP 전류를 한 주기 평균값이 영(0)이 되도록 한다. 반면에 공통모드 전압이 인 공간벡터는 모두 6개인데, 이 가운데 V13[POO], V15[OPO], V17[OOP]는 양(+)의 NP 전류를, V2[PPN], V4[NPP], V6[PNP]는 영(0)의 NP 전류를 각각 흐르게 한다.
본 발명에서는 Z-PWM, P-PWM, N-PWM과 같은 3종류의 PWM을 제안한다. 본 발명에서는 한 사이클당 NP 전류의 평균값을 영(0)으로 만들고 공통모드 전압이 영(0)이 되는 Z-PWM 구성을 위하여 7개의 공간벡터, 즉 V0[OOO], V7[PON], V8[OPN], V9[NOP], V10[NOP], V11[ONP], V12[PNO]만을 사용한다.
또한 본 발명에서는 한 사이클당 NP 전류의 평균값을 양(+)으로 만들고 공통모드 전압이
Figure 112018086240069-pat00297
가 되는 P-PWM 구성을 위하여 6개의 공간벡터, 즉 V13[POO], V15[OPO], V17[OOP], V2[PPN], V4[NPP], V6[PNP]만을 사용한다.
또한 본 발명에서는 한 사이클당 NP 전류의 평균값을 음(-)으로 만들고 공통모드 전압이
Figure 112018086240069-pat00298
가 되는 N-PWM 구성을 위하여 6개의 공간벡터, 즉 V14[OON], V16[NOO], V18[ONO], V1[PNN], V3[NPN], V5[NNP] 만을 사용한다.
도 5a와 도 5b 및 도 5c는 본 발명의 실시 예에 따른 3가지 캐리어 기반 PWM 방법의 동작영역을 나타낸 도면이다.
즉, 도 5a는 Z-PWM 동작 영역을 나타내고, 도 5b는 P-PWM 동작 영역을 나타내며, 도 5c는 N-PWM 동작 영역을 나타낸다.
Z-PWM의 동작영역은 도 5a에 도시된 바와 같이 V7[PON], V8[OPN], V9[NPO], V10[NOP], V11[ONP], V12[PNO]로 둘러싸인 육각형 내부이고, P-PWM의 동작영역은 도 5b에 도시된 바와 같이 V2[PPN], V4[NPP], V6[PNP]로 둘러싸인 삼각형 내부이며, N-PWM의 동작영역은 도 5c에 도시된 바와 같이 V1[PNN], V3[NPN], V5[NNP]로 둘러싸인 삼각형 내부이다.
도 5a와 도 5b 및 도 5c에서 점선으로 나타낸 원은 기준전압 벡터의 궤적을 나타내는데 Z-PWM은 기준전압 벡터를 내부에 포함하지만, P-PWM이나 N-PWM은 기준전압 벡터의 일부분만을 포함하는 것을 볼 수 있다. P-PWM이나 N-PWM의 동작영역에 포함되지 않는 기준전압 벡터는 Z-PWM을 사용하여 구현할 수 있다.
(2) 본 발명에서 제안된 전체 시스템 개요
도 6은 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어장치의 구성을 개략적으로 나타낸 블록 구성도이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어장치(600)는, 기준전압 발생부(610)와 PWM 제어부(620) 및 3상 3-레벨 컨버터(630)를 포함할 수 있다.
기준전압 발생부(610)는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00299
)를 입력받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
Figure 112018086240069-pat00300
,
Figure 112018086240069-pat00301
,
Figure 112018086240069-pat00302
)을 발생시킨다. NP 전류의 방향을 제어하는 신호
Figure 112018086240069-pat00303
는 NP 전류를 한 사이클 당 평균값이 양(+)의 값으로 제어하려면 +1을 갖고, 한 사이클 당 평균값이 음(-)의 값으로 제어하려면 -1을 가지며, 한 사이클 당 평균값이 영(0)의 값으로 제어하려면 0을 갖는다.
기준전압 발생부(610)는 도 7에 도시된 바와 같이 PWM-type 신호 발생부(710)를 포함하며, PWM-type 신호 발생부(710)는 PWM-type 신호(
Figure 112018086240069-pat00304
)를 발생한다. PWM-type 신호(
Figure 112018086240069-pat00305
)가 0이면 3상 3-레벨 컨버터를 Z-PWM으로 동작시키고 PWM-type 신호(
Figure 112018086240069-pat00306
)가 1이면 P-PWM이나 N-PWM으로 동작시키는데 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00307
)가 +1이면 P-PWM으로 동작시키고 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00308
)가 -1이면 N-PWM으로 동작시킨다. 여기서 도 7은 본 발명의 실시 예에 따른 기준전압 발생부의 내부구성을 나타낸 블록 구성도이다.
PWM 제어부(620)는 3상의 기준전압(
Figure 112018086240069-pat00309
,,
Figure 112018086240069-pat00311
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하고, Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM)의 3가지 PWM 알고리즘 가운데 하나를 적용하여 각 3상(A, B, C phase)의 게이팅 신호를 생성해 3상 3-레벨 컨버터를 PWM 제어할 수 있다.
PWM 제어부(620)는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00312
)와 PWM-type 신호()에 따라 Z-PWM, P-PWM, N-PWM의 3가지 PWM 알고리즘 가운데 하나를 적용하여 max-상, mid-상, min-상의 IGBT(Insulated Gate Bipolar Transistor) 스위치의 게이팅 신호를 결정하고, 이러한 max-상, mid-상, min-상의 IGBT 스위치의 게이팅 신호와 3상의 기준전압(
Figure 112018086240069-pat00313
,
Figure 112018086240069-pat00314
,
Figure 112018086240069-pat00315
)을 각 상 별로 비교해 얻어진 비교 결과를 나타내는 신호(
Figure 112018086240069-pat00316
,
Figure 112018086240069-pat00317
,
Figure 112018086240069-pat00318
)를 이용하여 각 3상(A, B, C phase)의 게이팅 신호를 생성해 3상 3-레벨 컨버터를 PWM 제어할 수 있다.
3상 3-레벨 컨버터(630)는 직류전원이 만드는 직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 각 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
Figure 112018086240069-pat00319
,
Figure 112018086240069-pat00320
,
Figure 112018086240069-pat00321
)을 발생시킬 수 있다.
(3) 기준전압 파형의 생성
기준전압 발생부(610)는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00322
)를 입력받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
Figure 112018086240069-pat00323
,
Figure 112018086240069-pat00324
,
Figure 112018086240069-pat00325
)을 발생시킨다.
또한 기준전압 발생부(610)는 3상의 기준전압(
Figure 112018086240069-pat00326
,
Figure 112018086240069-pat00327
,
Figure 112018086240069-pat00328
)을 만들기 위한 3상의 전압(
Figure 112018086240069-pat00329
,
Figure 112018086240069-pat00330
,
Figure 112018086240069-pat00331
)을 생성하고 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00332
)에 Vdc/6 만큼 곱한 값을 옵셋으로 사용하여 이 옵셋값을 3상의 전압(
Figure 112018086240069-pat00333
,
Figure 112018086240069-pat00334
,
Figure 112018086240069-pat00335
)에 각각 더하여 3상 옵셋전압(
Figure 112018086240069-pat00336
,
Figure 112018086240069-pat00337
,
Figure 112018086240069-pat00338
)을 생성한다.
기준전압 발생부(610)에서 3상의 기준전압(
Figure 112018086240069-pat00339
,
Figure 112018086240069-pat00340
,
Figure 112018086240069-pat00341
)을 만들기 위한 3상의 전압
Figure 112018086240069-pat00342
,
Figure 112018086240069-pat00343
,
Figure 112018086240069-pat00344
는 다음 수학식 5와 같다.
Figure 112018086240069-pat00345
여기서
Figure 112018086240069-pat00346
는 변조지수이며 선형영역에서
Figure 112018086240069-pat00347
이고,
Figure 112018086240069-pat00348
는 3상 3-레벨 컨버터의 제어위상각으로
Figure 112018086240069-pat00349
를 영(0)으로 두어도 일반성에는 변함이 없다.
기준전압 발생부(610)는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00350
)를 입력받아서 이 신호에
Figure 112018086240069-pat00351
만큼 곱한 값을 옵셋으로 사용하여 다음 수학식 6과 같이 3상 옵셋전압(
Figure 112018086240069-pat00352
,
Figure 112018086240069-pat00353
,
Figure 112018086240069-pat00354
)을 생성한다.
Figure 112018086240069-pat00355
도 7을 참조하면 기준전압 발생부(610)는 PWM-type 신호 발생부(710)를 포함하고, 3상 옵셋전압(
Figure 112018086240069-pat00356
,
Figure 112018086240069-pat00357
,
Figure 112018086240069-pat00358
)을 생성한 후 PWM-type 신호 발생부의 PWM-type 신호(
Figure 112018086240069-pat00359
)를 사용하여
Figure 112018086240069-pat00360
일 때는 A-상 상전압의 기준전압
Figure 112018086240069-pat00361
Figure 112018086240069-pat00362
를 출력하고 B-상 상전압의 기준전압
Figure 112018086240069-pat00363
Figure 112018086240069-pat00364
를 출력하고 C-상 상전압의 기준전압
Figure 112018086240069-pat00365
Figure 112018086240069-pat00366
를 출력하며,
Figure 112018086240069-pat00367
일 때는 A-상 상전압의 기준전압
Figure 112018086240069-pat00368
Figure 112018086240069-pat00369
를 출력하고 B-상 상전압의 기준전압
Figure 112018086240069-pat00370
Figure 112018086240069-pat00371
를 출력하고 C-상 상전압의 기준전압
Figure 112018086240069-pat00372
Figure 112018086240069-pat00373
를 출력한다.
기준전압 발생부(610)에 속하는 도 9에 나타낸 PWM-type 신호 발생부(710)는 3상 옵셋전압(
Figure 112018086240069-pat00374
,
Figure 112018086240069-pat00375
,
Figure 112018086240069-pat00376
) 가운데 하나라도
Figure 112018086240069-pat00377
보다 크거나
Figure 112018086240069-pat00378
보다 작게되면 PWM-type 신호(
Figure 112018086240069-pat00379
)로
Figure 112018086240069-pat00380
을 출력하고, 모든 옵셋전압 (
Figure 112018086240069-pat00381
,
Figure 112018086240069-pat00382
,
Figure 112018086240069-pat00383
)이
Figure 112018086240069-pat00384
보다 작고
Figure 112018086240069-pat00385
보다 큰 범위에 있게 되면 PWM-type 신호(
Figure 112018086240069-pat00386
)로
Figure 112018086240069-pat00387
을 출력한다. 여기서 도 9는 본 발명의 실시 예에 따른 PWM-Type 신호 발생부의 내부구성을 나타낸 블록 구성도이다.
도 10a 및 도 10b는 변조지수
Figure 112018086240069-pat00388
인 경우 본 발명의 실시 예에 따른 3상의 기준전압(
Figure 112018086240069-pat00389
,
Figure 112018086240069-pat00390
,
Figure 112018086240069-pat00391
)을 구현하기 위한 파형을 나타낸 도면이다.
즉, 도 10a는 NP 전류의 방향을 양(+)으로 제어하기 위하여 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00392
)로
Figure 112018086240069-pat00393
을 인가할 때, 3상의 전압
Figure 112018086240069-pat00394
,
Figure 112018086240069-pat00395
,
Figure 112018086240069-pat00396
와 3상 옵셋전압(
Figure 112018086240069-pat00397
,,
Figure 112018086240069-pat00399
) 및 PWM-type 신호(
Figure 112018086240069-pat00400
)를 보이고 3상의 기준전압(
Figure 112018086240069-pat00401
,
Figure 112018086240069-pat00402
,
Figure 112018086240069-pat00403
)을 나타낸 것이다.
도 10b는 NP 전류의 방향을 음(+)으로 제어하기 위하여 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00404
)로
Figure 112018086240069-pat00405
을 인가할 때, 3상의 전압
Figure 112018086240069-pat00406
,
Figure 112018086240069-pat00407
,
Figure 112018086240069-pat00408
와 3상 옵셋전압(
Figure 112018086240069-pat00409
,
Figure 112018086240069-pat00410
,
Figure 112018086240069-pat00411
) 및 PWM-type 신호(
Figure 112018086240069-pat00412
)를 보이고 3상의 기준전압(
Figure 112018086240069-pat00413
,
Figure 112018086240069-pat00414
,
Figure 112018086240069-pat00415
)을 나타낸 것이다.
도 11a 및 도 11b는
Figure 112018086240069-pat00416
인 경우 본 발명의 실시 예에 따른 양(+)의 NP 전류를 구현하기 위한 3상의 기준전압(
Figure 112018086240069-pat00417
,
Figure 112018086240069-pat00418
,
Figure 112018086240069-pat00419
)을 공간벡터도에 나타낸 도면이다.
즉, 도 11a는 기준전압 벡터와 영역에 따른 PWM 방법을 선택하는 예를 나타낸 것이고, 도 11b는 공통모드 전압의 변화를 나타낸 것이다.
도 11a 및 도 11b에서, 양(+)의 NP 전류를 구현하기 위하여 P-PWM을 선택할 때 P-PWM으로 기준벡터를 구현할 수 없는 경우 Z-PWM으로 구현할 수 있다. 이 경우 공통모드 전압은 기본파의 3배 주파수를 갖는 것을 알 수 있다. 또한 P-PWM 동작 동안에는 양(+)의 NP 전류가 흐르므로 나머지 구간 동안 Z-PWM에 의하여 영(0)의 NP 전류가 흐르더라도 한 사이클 동안 평균적으로 양(+)의 NP 전류가 흐르게 되어 3-레벨 컨버터의 직류측 전원 가운데 상단 전압원은 방전, 하단 전압원은 충전하는 동작을 할 수 있다.
(4) 본 발명에서 제안된 캐리어 기반 PWM의 개요
도 8은 본 발명의 실시 예에 따른 PWM 제어부의 내부 구성을 나타낸 도면으로서, 동일 공통모드 전압을 발생하는 캐리어 기반 PWM 제어부를 나타낸 블록도이다.
도 8을 참조하면, PWM 제어부(620)는 기준전압 소팅(sorting)부(810), PWM 알고리즘부(820), 게이팅 신호 매핑(gating signal mapping)부(830)를 포함할 수 있다.
기준전압 소팅부(810)는, 3상의 기준전압(
Figure 112018086240069-pat00420
,
Figure 112018086240069-pat00421
,
Figure 112018086240069-pat00422
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하여 출력하고, 각 상의 기준전압을 서로 비교하여 임의의 시각에 어느 상이 최대, 최소, 중간값을 갖는지를 알려주는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00423
,
Figure 112018086240069-pat00424
,
Figure 112018086240069-pat00425
)를 출력할 수 있다.
PWM 알고리즘부(820)는 기준전압 소팅부(810)로부터 3상의 기준전압에 대한 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 입력받아 매 스위칭 주기마다 본 발명에서 제안하는 3가지 PWM 방법, 즉 Z-PWM, P-PWM, N-PWM 방법 가운데 하나를 적용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호(Q1min, Q2min)를 출력할 수 있다.
게이팅신호 매핑부(830)는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00426
,
Figure 112018086240069-pat00427
,
Figure 112018086240069-pat00428
)를 이용하여, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 A-상의 게이팅 신호 (Q1a, Q2a)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 B-상의 게이팅 신호(Q1b, Q2b)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 C-상의 게이팅 신호(Q1c, Q2c)로 매핑시켜 각 3상(A, B, C phase)의 게이팅 신호를 생성할 수 있다.
도 8에서,
Figure 112018086240069-pat00429
,
Figure 112018086240069-pat00430
,
Figure 112018086240069-pat00431
는 A-상, B-상, C-상의 기준전압을 각각 나타내며, 기준전압 소팅부(810)는 A-상, B-상, C-상의 기준전압
Figure 112018086240069-pat00432
,
Figure 112018086240069-pat00433
,
Figure 112018086240069-pat00434
가운데 수학식 7과 같이 최대(
Figure 112018086240069-pat00435
), 최소(
Figure 112018086240069-pat00436
), 중간(
Figure 112018086240069-pat00437
) 값을 결정하여 출력할 수 있다.
Figure 112018086240069-pat00438
여기서
Figure 112018086240069-pat00439
,
Figure 112018086240069-pat00440
,
Figure 112018086240069-pat00441
은 3상의 기준전압 가운데 최대값, 중간값, 최소값을 각각 나타낸다.
기준전압 소팅부(810)는 적어도 3개의 비교기(comparator)를 포함하는데 각 비교기는 수학식 8과 같이 로직신호
Figure 112018086240069-pat00442
,
Figure 112018086240069-pat00443
,
Figure 112018086240069-pat00444
를 출력할 수 있다.
Figure 112018086240069-pat00445
3 비트 로직신호
Figure 112018086240069-pat00446
,
Figure 112018086240069-pat00447
,
Figure 112018086240069-pat00448
는 임의의 시각에 어느 상이 최대값을 갖는지 어느 상이 최소값을 갖는지 어느 상이 중간값을 갖는지 알려주는 정보를 포함하므로 최종적으로 게이팅신호 매핑부(830)에서 이용된다.
도 12는 본 발명의 실시 예에 따라 A-상, B-상, C-상 대신 max-상, mid-상, min-상으로 나타낸 3상 3-레벨 컨버터의 회로를 나타낸 도면이다.
도 12를 참조하면, 본 발명의 실시 예에 따른 3상 3-레벨 컨버터(630)는, 제1 max-상 스위치(
Figure 112018086240069-pat00449
)와 제2 max-상 스위치(
Figure 112018086240069-pat00450
), 제1 mid-상 스위치(
Figure 112018086240069-pat00451
)와 제2 mid-상 스위치(
Figure 112018086240069-pat00452
), 제1 min-상 스위치(
Figure 112018086240069-pat00453
), 제2 min-상 스위치(
Figure 112018086240069-pat00454
)를 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 3상 3-레벨 컨버터(630)는, 제1 max-상 역스위치(
Figure 112018086240069-pat00455
)와 제2 max-상 역스위치(
Figure 112018086240069-pat00456
), 제1 mid-상 역스위치(
Figure 112018086240069-pat00457
)와 제2 mid-상 역스위치(
Figure 112018086240069-pat00458
), 제1 min-상 역스위치(
Figure 112018086240069-pat00459
), 제2 min-상 역스위치(
Figure 112018086240069-pat00460
)를 포함할 수 있다.
(5) Z-PWM : 공통모드 전압을 영(0)으로 일정하게 만들고 NP 전류의 한 사이클 동안 평균 값을 영(0)으로 만드는 캐리어 기반 PWM
표 1에 나타낸 바와 같이 V0[OOO], V7[PON], V8[OPN], V9[NOP], V10[NOP], V11[ONP], V12[PNO]의 모두 7개의 공간벡터는 공통모드 전압이 영(0)이면서 한 사이클 동안 한 주기 평균값이 영(0)인 NP 전류를 흐르게 할 수 있다. 그러므로 본 발명에서 이러한 V0[OOO], V7[PON], V8[OPN], V9[NOP], V10[NOP], V11[ONP], V12[PNO] 공간벡터만으로 구현되는 PWM을 Z-PWM(Zero-PWM)이라고 부르기로 한다.
만일 기준전압 파형이 3상 평형이어서
Figure 112018086240069-pat00461
이면
Figure 112018086240069-pat00462
,
Figure 112018086240069-pat00463
,
Figure 112018086240069-pat00464
파형에 대하여 다음 수학식 9와 수학식 10 및 수학식 11이 성립한다.
Figure 112018086240069-pat00465
Figure 112018086240069-pat00466
Figure 112018086240069-pat00467
도 13a 및 도 13b는 영(0)의 공통모드 전압과 영(0)의 NP 전류를 만드는 7개의 벡터만을 사용한 Z-PWM 방법 가운데 max-상과 min-상의 폴전압을 합성하는 방법을 나타낸 도면이다.
도 13a에서, PWM 제어부(620)는, Z-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00468
) 값과 max-상 기준전압(
Figure 112018086240069-pat00469
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00470
) 파형을 생성할 수 있다.
즉, max-상 폴 전압(
Figure 112018086240069-pat00471
)은 다음 수학식 12에 따라 max-상 기준전압(
Figure 112018086240069-pat00472
)이 삼각파 캐리어(
Figure 112018086240069-pat00473
) 값보다 더 큰(
Figure 112018086240069-pat00474
>
Figure 112018086240069-pat00475
) 경우에 Vdc/2이고, max-상 기준전압(
Figure 112018086240069-pat00476
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00477
) 값보다 더 작은(
Figure 112018086240069-pat00478
<
Figure 112018086240069-pat00479
) 경우에 제로(0)이다.
Figure 112018086240069-pat00480
수학식 12와 같은 스위칭의 결과 max-상 폴 전압의 한 스위칭 주기당 평균은
Figure 112018086240069-pat00481
가 된다.
수학식 12와 같은 max-상 폴 전압(
Figure 112018086240069-pat00482
) 파형을 만들기 위한 max-상의 IGBT에 대한 스위칭 조건은 다음 수학식 13과 같다.
Figure 112018086240069-pat00483
즉, max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 삼각파 캐리어(
Figure 112018086240069-pat00484
) 값이 max-상 기준전압(
Figure 112018086240069-pat00485
) 값보다 더 큰(<) 경우에 0(OFF)이고, max-상 기준전압(
Figure 112018086240069-pat00486
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00487
) 값보다 더 큰(
Figure 112018086240069-pat00488
>
Figure 112018086240069-pat00489
) 경우에 1(ON)이다.
도 13b에서, PWM 제어부(620)는, Z-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00490
) 값과 min-상 기준전압(
Figure 112018086240069-pat00491
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00492
) 파형을 생성할 수 있다.
즉, min-상 폴 전압(
Figure 112018086240069-pat00493
)은 다음 수학식 14에 따라 min-상 기준전압(
Figure 112018086240069-pat00494
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00495
) 값보다 더 큰(
Figure 112018086240069-pat00496
>
Figure 112018086240069-pat00497
) 경우에 제로(0)이고, min-상 기준전압(
Figure 112018086240069-pat00498
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00499
) 값보다 더 작은(
Figure 112018086240069-pat00500
<
Figure 112018086240069-pat00501
) 경우에 Vdc/2이다.
Figure 112018086240069-pat00502
수학식 14와 같은 스위칭의 결과 min-상 폴 전압의 한 스위칭 주기당 평균은
Figure 112018086240069-pat00503
가 된다.
수학식 14와 같은 min-상 폴 전압(
Figure 112018086240069-pat00504
) 파형을 만들기 위한 min-상의 IGBT에 대한 스위칭 조건은 다음 수학식 15와 같다.
Figure 112018086240069-pat00505
즉, min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 min-상 기준전압(
Figure 112018086240069-pat00506
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00507
) 값보다 더 큰(
Figure 112018086240069-pat00508
>
Figure 112018086240069-pat00509
) 경우에 1(ON)이며, 삼각파 캐리어(
Figure 112018086240069-pat00510
) 값이 min-상 기준전압(
Figure 112018086240069-pat00511
) 값보다 더 큰(
Figure 112018086240069-pat00512
<
Figure 112018086240069-pat00513
) 경우에 0(OFF) 상태로 동작할 수 있다.
이 때, mid-상 폴 전압(
Figure 112018086240069-pat00514
)은 다음 표 2에 나타낸 바와 같이 max-상 폴 전압(
Figure 112018086240069-pat00515
)과 min-상 폴 전압(
Figure 112018086240069-pat00516
)에 의해 종속적으로 결정된다. 왜냐하면 공통모드 전압이 영(0)인 7개의 공간벡터, 즉 V0[OOO], V7[PON], V8[OPN], V9[NOP], V10[NOP], V11[ONP], V12[PNO]는 모두
Figure 112018086240069-pat00517
를 만족하기 때문이다. 그 결과, 표 2는 max-상 및 mid-상 게이팅 신호에 의하여 종속적으로 결정되는 mid-상 IGBT 스위치의 게이팅 신호를 나타낸다.
Figure 112018086240069-pat00518
따라서 표 2로부터 다음 수학식 16을 얻을 수 있다.
Figure 112018086240069-pat00519
수학식 16에서, "
Figure 112018086240069-pat00520
"는 논리적 OR를 나타내고, "
Figure 112018086240069-pat00521
"는 논리적 AND를 각각 나타낸다.
도 14는 공통모드 전압이 영(0)이면서 한 사이클 동안 한 주기 평균값이 영(0)인 NP 전류가 되도록 하는 캐리어 기반 Z-PWM 방법을 나타낸 도면이다.
즉, 도 14에 도시된 회로도는 max-상 기준전압(
Figure 112018086240069-pat00522
) 신호와 min-상 기준전압(
Figure 112018086240069-pat00523
)신호로부터 3상 3-레벨 컨버터를 위한 6개의 게이팅 신호를 만들어내는 수학식 13, 수학식 15, 수학식 16을 나타낸 블록도이다.
(6) P-PWM : 공통모드 전압을
Figure 112018086240069-pat00524
로 일정하게 만들고 NP 전류의 한 사이클 동안 평균값을 양(+)이 되게 만드는 캐리어 기반 PWM
표 1에 나타낸 바와 같이 V13[POO], V15[OPO], V17[OOP], V2[PPN], V4[NPP], V6[PNP]의 모두 6개의 공간벡터는 모두 공통모드 전압이
Figure 112018086240069-pat00525
이고 이 가운데 V13[POO], V15[OPO], V17[OOP]의 3개의 공간벡터는 양(+)의 NP 전류를 흐르게 만들고 V2[PPN], V4[NPP], V6[PNP]의 3개의 공간벡터는 영(0)의 NP 전류를 흐르게 한다. 그러므로 V13[POO], V15[OPO], V17[OOP], V2[PPN], V4[NPP], V6[PNP]의 모두 6개의 공간벡터 가운데 3개를 사용하여 PWM 방법을 구성하되, 한 스위칭 주기동안 V13[POO], V15[OPO], V17[OOP]의 3개의 공간벡터 가운데 적어도 한 개의 공간벡터가 포함된 PWM 방법은 한 사이클 당 평균적으로 양(+)의 NP 전류를 흐르게 할 수 있다.
본 발명에서 이러한 V13[POO], V15[OPO], V17[OOP], V2[PPN], V4[NPP], V6[PNP]의 6개 공간벡터만으로 구현하되, V13[POO], V15[OPO], V17[OOP]의 3개의 공간벡터 가운데 적어도 한 개의 공간벡터가 포함된 PWM 방법을 P-PWM(Positive-PWM)이라고 부르기로 한다.
공통모드 전압이 항상 이 되도록 하는 P-PWM의 구현시 스위칭 주기 내의 임의의 시각에 V13[POO], V15[OPO], V17[OOP], V2[PPN], V4[NPP], V6[PNP] 가운데 어떤 벡터가 선택되던 다음 수학식 17과 같은 관계를 갖는다.
Figure 112018086240069-pat00526
그러므로 각 상의 폴 전압의 기준전압을
Figure 112018086240069-pat00527
,
Figure 112018086240069-pat00528
,
Figure 112018086240069-pat00529
라 할 때 다음 수학식 18과 같은 관계식을 만족하여야 한다.
Figure 112018086240069-pat00530
수학식 18은 P-PWM 동작의 경우 옵셋을 갖는 기준전압이 요구된다는 사실을 의미한다.
옵셋을 갖지 않는 3상 평형의 전압을
Figure 112018086240069-pat00531
,
Figure 112018086240069-pat00532
,
Figure 112018086240069-pat00533
라 할 때 를 3으로 나누어
Figure 112018086240069-pat00534
,
Figure 112018086240069-pat00535
,
Figure 112018086240069-pat00536
에 각각 옵셋으로 더해주면 수학식 19를 얻을 수 있다.
Figure 112018086240069-pat00537
도 15a 및 도 15b는 본 발명의 실시 예에 따른 공통모드 전압이 항상 로 일정하고 한 스위칭 주기 동안 양(+)의 NP 전류가 흐르게 하는 P-PWM 방법 가운데 max-상과 mid-상의 폴 전압을 합성하는 방법을 나타낸 도면이다.
도 15a에서, PWM 제어부(620)는, P-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00538
) 값과 max-상 기준전압(
Figure 112018086240069-pat00539
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00540
) 파형을 생성할 수 있다.
즉, max-상 폴 전압(
Figure 112018086240069-pat00541
)은 다음 수학식 20에 따라 max-상 기준전압(
Figure 112018086240069-pat00542
)이 삼각파 캐리어(
Figure 112018086240069-pat00543
)보다 더 큰(
Figure 112018086240069-pat00544
>
Figure 112018086240069-pat00545
) 경우에 Vdc/2이고, max-상 기준전압(
Figure 112018086240069-pat00546
)이 삼각파 캐리어(
Figure 112018086240069-pat00547
)보다 더 작은(
Figure 112018086240069-pat00548
<
Figure 112018086240069-pat00549
) 경우에 제로(0)이다.
Figure 112018086240069-pat00550
수학식 20과 같은 스위칭의 결과 max-상 폴 전압(
Figure 112018086240069-pat00551
)의 한 스위칭 주기당 평균은
Figure 112018086240069-pat00552
가 된다.
수학식 20과 같은 max-상 폴 전압(
Figure 112018086240069-pat00553
) 파형을 만들기 위한 max-상의 IGBT에 대한 스위칭 조건은 다음 수학식 21과 같다.
Figure 112018086240069-pat00554
즉, max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 삼각파 캐리어(
Figure 112018086240069-pat00555
) 값이 max-상 기준전압(
Figure 112018086240069-pat00556
) 값보다 더 큰(
Figure 112018086240069-pat00557
<
Figure 112018086240069-pat00558
) 경우에 0(OFF)이고, max-상 기준전압 (
Figure 112018086240069-pat00559
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00560
) 값보다 더 큰(
Figure 112018086240069-pat00561
>
Figure 112018086240069-pat00562
) 경우에 1(ON)이다.
도 15b에서, PWM 제어부(620)는, P-PWM 방법으로 mid-상(mid-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00563
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00564
) 값을 비교하여 0과 Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00565
) 파형을 생성할 수 있다.
즉, mid-상 폴 전압(
Figure 112018086240069-pat00566
)은 다음 수학식 22에 따라 mid-상 기준전압(
Figure 112018086240069-pat00567
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00568
) 값보다 더 큰(
Figure 112018086240069-pat00569
>
Figure 112018086240069-pat00570
) 경우에 Vdc/2이고, mid-상 기준전압(
Figure 112018086240069-pat00571
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00572
) 값보다 더 작은(
Figure 112018086240069-pat00573
<
Figure 112018086240069-pat00574
) 경우에 제로(0)이다.
Figure 112018086240069-pat00575
수학식 22와 같은 스위칭의 결과 mid-상 폴 전압(
Figure 112018086240069-pat00576
)의 한 스위칭 주기당 평균은
Figure 112018086240069-pat00577
가 된다.
수학식 22와 같은 mid-상 폴 전압(
Figure 112018086240069-pat00578
) 파형을 만들기 위한 mid-상의 IGBT에 대한 스위칭 조건은 다음 수학식 23과 같다.
Figure 112018086240069-pat00579
즉, mid-상의 스위칭 조건은 제2 mid-상 스위치(Q2mid)가 1(ON) 상태이고, 제1 mid-상 스위치(Q1mid)는 mid-상 기준전압(
Figure 112018086240069-pat00580
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00581
) 값보다 더 큰(
Figure 112018086240069-pat00582
>
Figure 112018086240069-pat00583
) 경우에 1(ON)이며, 삼각파 캐리어(
Figure 112018086240069-pat00584
) 값이 mid-상 기준전압(
Figure 112018086240069-pat00585
) 값보다 더 큰(
Figure 112018086240069-pat00586
<
Figure 112018086240069-pat00587
) 경우에 0(OFF) 상태로 동작할 수 있다.
이 때, min-상 폴 전압(
Figure 112018086240069-pat00588
)은 다음 표 3에 나타낸 바와 같이 max-상 폴 전압(
Figure 112018086240069-pat00589
)과 mid-상 폴 전압(
Figure 112018086240069-pat00590
)에 의하여 종속적으로 결정된다. 왜냐하면 공통모드 전압이
Figure 112018086240069-pat00591
이 6개의 공간벡터, 즉 V13[POO], V15[OPO], V17[OOP], V2[PPN], V4[NPP], V6[PNP]는 모두
Figure 112018086240069-pat00592
를 만족하기 때문이다. 그 결과, 표 3은 max-상 및 mid-상 게이팅 신호에 의하여 종속적으로 결정되는 min-상 IGBT 스위치의 게이팅 신호를 나타낸다.
Figure 112018086240069-pat00593
따라서 표 3으로부터 다음 수학식 24를 얻을 수 있다.
Figure 112018086240069-pat00594
여기서 "
Figure 112018086240069-pat00595
"는 논리적 OR를 나타내고, "
Figure 112018086240069-pat00596
"는 논리적 AND를 각각 나타낸다.
도 16은 공통모드 전압이 (1/6)Vdc 이면서 한 사이클 동안 한 주기 평균값이 양(+)인 NP 전류가 되도록 하는 캐리어 기반 P-PWM을 나타낸 도면이다.
즉, 도 16에 도시된 회로도는 max-상 기준전압(
Figure 112018086240069-pat00597
) 신호와 mid-상 기준전압 신호(
Figure 112018086240069-pat00598
)로부터 3상 3-레벨 컨버터를 위한 6개의 게이팅 신호를 만들어내는 수학식 21, 수학식 23, 수학식 24를 나타낸 블록도이다.
(7) N-PWM : 공통모드 전압을
Figure 112018086240069-pat00599
로 일정하게 만들고 NP 전류의 한 사이클 동안 평균값을 음(-)이 되게 만드는 캐리어 기반 PWM
표 1에 나타낸 바와 같이 V14[OON], V16[NOO], V18[ONO], V1[PNN], V3[NPN], V5[NNP]의 모두 6개의 공간벡터는 공통모드 전압이
Figure 112018086240069-pat00600
이고 이 가운데 V14[OON], V16[NOO], V18[ONO]의 3개의 공간벡터는 음(-)의 NP 전류를 만들고 V1[PNN], V3[NPN], V5[NNP]의 3개의 공간벡터는 영(0)의 NP 전류를 흐르게 한다. 그러므로 V14[OON], V16[NOO], V18[ONO], V1[PNN], V3[NPN], V5[NNP]의 모두 6개의 공간벡터 가운데 3개를 사용하여 PWM 방법을 구성하되, 한 스위칭 주기동안 V14[OON], V16[NOO], V18[ONO]의 3개의 공간벡터 가운데 적어도 한 개의 공간벡터가 포함된 PWM 방법은 한 사이클 당 평균적으로 음(-)의 NP 전류를 흐르게 할 것이다.
본 발명에서 이러한 V14[OON], V16[NOO], V18[ONO], V1[PNN], V3[NPN], V5[NNP]의 6개 공간벡터만으로 구현하되 V14[OON], V16[NOO], V18[ONO]의 3개의 공간벡터 가운데 적어도 한 개의 공간벡터가 포함된 PWM 방법을 N-PWM(Negative-PWM)이라고 부르기로 한다.
공통모드 전압이 항상 이 되도록 하는 N-PWM의 구현 시 스위칭 주기 내의 임의의 시각에 V14[OON], V16[NOO], V18[ONO], V1[PNN], V3[NPN], V5[NNP] 가운데 어떤 벡터가 선택되던 다음 수학식 25와 같은 관계를 갖는다.
Figure 112018086240069-pat00601
그러므로 각 상의 폴 전압의 기준전압을
Figure 112018086240069-pat00602
,
Figure 112018086240069-pat00603
,
Figure 112018086240069-pat00604
라 할 때 다음 수학식 26과 같은 관계식을 만족하여야 한다.
Figure 112018086240069-pat00605
수학식 26은 N-PWM 동작의 경우에 옵셋을 갖는 기준전압이 요구된다는 사실을 의미한다. 옵셋을 갖지 않는 3상 평형의 전압을
Figure 112018086240069-pat00606
,
Figure 112018086240069-pat00607
,
Figure 112018086240069-pat00608
라 할 때
Figure 112018086240069-pat00609
를 3으로 나누어
Figure 112018086240069-pat00610
,
Figure 112018086240069-pat00611
,
Figure 112018086240069-pat00612
에 각각 옵셋으로 더해주면 다음 수학식 27을 얻을 수 있다
Figure 112018086240069-pat00613
도 17a 및 도 17b는 본 발명의 실시 예에 따른 공통모드 전압이 항상 -Vdc/6로 일정하고 한 스위칭 주기 동안 음(-)의 NP 전류가 흐르게 하는 N-PWM 방법 가운데 min-상(min-phase)과 mid-상(mid-phase)의 폴 전압을 합성하는 방법을 나타낸 도면이다.
도 17a에서, PWM 제어부(620)는, N-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00614
) 값과 min-상 기준전압(
Figure 112018086240069-pat00615
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00616
) 파형을 생성할 수 있다.
즉, min-상 폴 전압(
Figure 112018086240069-pat00617
)은 다음 수학식 28에 따라 min-상 기준전압(
Figure 112018086240069-pat00618
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00619
) 값보다 더 큰(
Figure 112018086240069-pat00620
>
Figure 112018086240069-pat00621
) 경우에 제로(0)이고, min-상 기준전압(
Figure 112018086240069-pat00622
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00623
) 값보다 더 작은(
Figure 112018086240069-pat00624
<
Figure 112018086240069-pat00625
) 경우에 - Vdc/2이다.
Figure 112018086240069-pat00626
수학식 28과 같은 스위칭의 결과 min-상 폴 전압(
Figure 112018086240069-pat00627
)의 한 스위칭 주기당 평균은
Figure 112018086240069-pat00628
가 된다.
수학식 28과 같은 min-상 폴 전압(
Figure 112018086240069-pat00629
) 파형을 만들기 위한 min-상의 IGBT에 대한 스위칭 조건은 다음 수학식 29와 같다.
Figure 112018086240069-pat00630
즉, min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 삼각파 캐리어(
Figure 112018086240069-pat00631
) 값이 min-상 기준전압(
Figure 112018086240069-pat00632
) 값보다 더 큰(
Figure 112018086240069-pat00633
<
Figure 112018086240069-pat00634
) 경우에 0(OFF)이고, min-상 기준전압(
Figure 112018086240069-pat00635
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00636
) 값보다 더 큰(
Figure 112018086240069-pat00637
>
Figure 112018086240069-pat00638
) 경우에 1(ON) 상태로 동작할 수 있다.
한편, 도 18b에서, PWM 제어부(620)는, N-PWM 방법으로 mid-상(mid-phase) 폴전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00639
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00640
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00641
) 파형을 생성할 수 있다.
즉, mid-상 폴 전압(
Figure 112018086240069-pat00642
)은 다음 수학식 30에 따라 mid-상 기준전압(
Figure 112018086240069-pat00643
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00644
) 값보다 더 큰(
Figure 112018086240069-pat00645
>
Figure 112018086240069-pat00646
) 경우에 0이고, mid-상 기준전압(
Figure 112018086240069-pat00647
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00648
) 값보다 더 작은(
Figure 112018086240069-pat00649
<
Figure 112018086240069-pat00650
) 경우에 -Vdc/2이다.
Figure 112018086240069-pat00651
수학식 30과 같은 스위칭의 결과 mid-상 폴 전압(
Figure 112018086240069-pat00652
)의 한 스위칭 주기당 평균은
Figure 112018086240069-pat00653
가 된다.
수학식 30과 같은 mid-상 폴 전압(
Figure 112018086240069-pat00654
) 파형을 만들기 위한 mid-상의 IGBT에 대한 스위칭 조건은 다음 수학식 31과 같다.
Figure 112018086240069-pat00655
즉, mid-상의 스위칭 조건은 제1 mid-상 스위치(Q1mid)가 0(OFF) 상태이고, 제2 mid-상 스위치(Q2mid)는 mid-상 기준전압(
Figure 112018086240069-pat00656
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00657
) 값보다 더 큰(
Figure 112018086240069-pat00658
>
Figure 112018086240069-pat00659
) 경우에 1(ON) 상태이며, 삼각파 캐리어(
Figure 112018086240069-pat00660
) 값이 mid-상 기준전압(
Figure 112018086240069-pat00661
) 값보다 더 큰(
Figure 112018086240069-pat00662
<
Figure 112018086240069-pat00663
) 경우에 0(OFF) 상태로 동작할 수 있다.
이 때, max-상 폴 전압()은 표 4에 나타낸 바와 같이 min-상 폴 전압(
Figure 112018086240069-pat00665
)과 mid-상 폴 전압(
Figure 112018086240069-pat00666
)에 의하여 종속적으로 결정된다. 왜냐하면 공통모드 전압
Figure 112018086240069-pat00667
이 6개의 공간벡터, 즉 V14[OON], V16[NOO], V18[ONO], V1[PNN], V3[NPN], V5[NNP]는 모두
Figure 112018086240069-pat00668
를 만족하기 때문이다. 그 결과, 다음 표 4는 min-상 및 mid-상 게이팅 신호에 의하여 종속적으로 결정되는 max-상 IGBT 스위치의 게이팅 신호를 나타낸다.
Figure 112018086240069-pat00669
따라서 표 4로부터 다음 수학식 32를 얻을 수 있다.
Figure 112018086240069-pat00670
여기서 "
Figure 112018086240069-pat00671
"는 논리적 OR를 나타내고, "
Figure 112018086240069-pat00672
"는 논리적 AND를 각각 나타낸다.
도 18은 본 발명의 실시 예에 따른 공통모드 전압이
Figure 112018086240069-pat00673
이면서 한 사이클 동안 평균값이 음(-)인 NP 전류가 되도록 하는 캐리어 기반 N-PWM을 나타낸 도면이다.
즉, 도 18은 min-상 기준전압(
Figure 112018086240069-pat00674
) 신호와 mid-상 기준전압(
Figure 112018086240069-pat00675
) 신호로부터 3상 3-레벨 컨버터를 위한 6개의 게이팅 신호를 만들어내는 수학식 29, 수학식 31, 수학식 32를 나타낸 블록도이다.
(8) 게이팅 신호 매핑부
max-상, mid-상, min-상으로 나타낸 3상 3-레벨 컨버터(630)는 게이팅신호 매핑부(830)를 통해 표 5에 나타낸 게이팅 신호의 상 매핑에 따라 동작할 수 있다.
Figure 112018086240069-pat00676
즉, 게이팅신호 매핑부(830)는 수학식 8로부터 얻어진 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00677
,
Figure 112018086240069-pat00678
,
Figure 112018086240069-pat00679
)를 이용하여 max-상, mid-상, min-상의 IGBT 게이팅 신호를 실제 A-상, B-상, C-상 IGBT 게이팅 신호로 대응시켜 주는 동작을 한다. 예를 들면, 표 5에서
Figure 112018086240069-pat00680
>
Figure 112018086240069-pat00681
>
Figure 112018086240069-pat00682
상태일 때,
Figure 112018086240069-pat00683
,
Figure 112018086240069-pat00684
,
Figure 112018086240069-pat00685
이 되고 C-상이 max-상, B-상이 mid-상, A-상이 min-상임을 나타내므로
Figure 112018086240069-pat00686
,
Figure 112018086240069-pat00687
와 같이 max-상의 게이팅 신호는 C-상의 게이팅 신호가 되고,
Figure 112018086240069-pat00688
,
Figure 112018086240069-pat00689
와 같이 mid-상의 게이팅 신호는 B-상의 게이팅 신호가 되고,
Figure 112018086240069-pat00690
,
Figure 112018086240069-pat00691
와 같이 min-상의 게이팅 신호는 A-상의 게이팅 신호가 된다.
한편, 도 19는 본 발명의 실시 예에 따른 3상 3-레벨 컨버터 PWM 제어 방법을 설명하기 위한 동작 흐름도를 나타낸 도면이다.
도 5 내지 도 19를 참조하면, 기준전압 발생부(610)는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00692
)를 입력 받고 3상 3-레벨 컨버터의 출력 상 전압의 기준전압(
Figure 112018086240069-pat00693
,
Figure 112018086240069-pat00694
,
Figure 112018086240069-pat00695
)을 발생시킬 수 있다(S1910).
이때, 기준전압 발생부(610)는 NP 전류를 한 사이클 당 평균값이 양(+)의 값으로 제어하려면 +1의 값을 갖고, 한 사이클 당 평균값이 음(-)의 값으로 제어하려면 -1의 값을 갖고, 한 사이클 당 평균값이 영(0)의 값으로 제어하려면 0의 값을 갖는 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00696
)를 입력받을 수 있다.
또한, 기준전압 발생부(610)는 3상의 기준전압(
Figure 112018086240069-pat00697
,
Figure 112018086240069-pat00698
,
Figure 112018086240069-pat00699
)을 만들기 위한 3상의 전압(
Figure 112018086240069-pat00700
,
Figure 112018086240069-pat00701
,
Figure 112018086240069-pat00702
)을 생성하고 상기 NP 전류의 방향을 제어하기 위한 신호(
Figure 112018086240069-pat00703
)에 Vdc/6 만큼 곱한 값을 옵셋으로 사용하여 이 옵셋값을 3상의 전압(
Figure 112018086240069-pat00704
,
Figure 112018086240069-pat00705
,
Figure 112018086240069-pat00706
)에 각각 더하여 3상 옵셋전압(
Figure 112018086240069-pat00707
,
Figure 112018086240069-pat00708
,
Figure 112018086240069-pat00709
)을 생성한 후 PWM-type 신호 발생부의 PWM-type 신호(
Figure 112018086240069-pat00710
)를 사용하여
Figure 112018086240069-pat00711
일 때는 A-상 상전압의 기준전압
Figure 112018086240069-pat00712
Figure 112018086240069-pat00713
를 출력하고 B-상 상전압의 기준전압
Figure 112018086240069-pat00714
Figure 112018086240069-pat00715
를 출력하고 C-상 상전압의 기준전압
Figure 112018086240069-pat00716
Figure 112018086240069-pat00717
를 출력하며,
Figure 112018086240069-pat00718
일 때는 A-상 상전압의 기준전압
Figure 112018086240069-pat00719
Figure 112018086240069-pat00720
를 출력하고 B-상 상전압의 기준전압
Figure 112018086240069-pat00721
Figure 112018086240069-pat00722
를 출력하고 C-상 상전압의 기준전압
Figure 112018086240069-pat00723
Figure 112018086240069-pat00724
를 출력할 수 있다.
또한, 기준전압 발생부(610)는 3상 옵셋전압(
Figure 112018086240069-pat00725
,
Figure 112018086240069-pat00726
,
Figure 112018086240069-pat00727
) 가운데 하나라도
Figure 112018086240069-pat00728
보다 크거나
Figure 112018086240069-pat00729
보다 작게 되면 PWM-type 신호(
Figure 112018086240069-pat00730
)로
Figure 112018086240069-pat00731
을 출력하고, 모든 옵셋전압(
Figure 112018086240069-pat00732
,
Figure 112018086240069-pat00733
,
Figure 112018086240069-pat00734
)이
Figure 112018086240069-pat00735
보다 작고
Figure 112018086240069-pat00736
보다 큰 범위에 있게 되면 PWM-type 신호(
Figure 112018086240069-pat00737
)로
Figure 112018086240069-pat00738
을 출력할 수 있다.
이어, PWM 제어부(620)는 3상의 기준전압(
Figure 112018086240069-pat00739
,
Figure 112018086240069-pat00740
,
Figure 112018086240069-pat00741
)을 서로 비교하여 임의의 시각에 어느 상이 최대, 최소, 중간 값을 갖는지를 알려주는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00742
,
Figure 112018086240069-pat00743
,
Figure 112018086240069-pat00744
)를 생성할 수 있다(S1920).
여기서, PWM 제어부(620)는 각 상의 기준전압에 대한 비교 결과 신호
Figure 112018086240069-pat00745
,
Figure 112018086240069-pat00746
,
Figure 112018086240069-pat00747
를 출력하는 3개의 비교기(comparator)를 포함하고,
Figure 112018086240069-pat00748
이면
Figure 112018086240069-pat00749
은 1,
Figure 112018086240069-pat00750
이면
Figure 112018086240069-pat00751
은 0을 출력하고,
Figure 112018086240069-pat00752
이면
Figure 112018086240069-pat00753
는 1,
Figure 112018086240069-pat00754
이면
Figure 112018086240069-pat00755
는 0을 출력하며,
Figure 112018086240069-pat00756
이면
Figure 112018086240069-pat00757
는 1,
Figure 112018086240069-pat00758
이면
Figure 112018086240069-pat00759
는 0을 출력할 수 있다.
이어, PWM 제어부(620)는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00760
,
Figure 112018086240069-pat00761
,
Figure 112018086240069-pat00762
)를 이용하여 3상의 기준전압(
Figure 112018086240069-pat00763
,
Figure 112018086240069-pat00764
,
Figure 112018086240069-pat00765
) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하여 출력할 수 있다(S1930).
이어, PWM 제어부(620)는 Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM) 방법 가운데 하나를 적용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호(Q1min, Q2min)를 출력할 수 있다(S1940).
이때, PWM 제어부(620)는 3상의 기준전압에 대해, 공통모드 전압이 제로(0) 값이고 한 주기 NP 전류의 평균값이 제로(0)가 되도록 하는 7개의 공간벡터만을 사용하는 Z-PWM인 경우에 기준전압 벡터를 내부에 포함하고, 공통모드 전압이 양(+)의 값이고 한 주기 NP 전류의 평균값이 양(+)의 값이 되도록 하는 6개의 공간벡터만을 사용하는 P-PWM인 경우에 기준전압 벡터의 일부분만을 포함하며, 공통모드 전압이 음(-)의 값이고 한 주기 NP 전류의 평균값이 음(-)의 값이 되도록 하는 6개의 공간벡터만을 사용하는 N-PWM인 경우에 기준전압 벡터의 일부분만을 포함하며, P-PWM이나 N-PWM의 동작영역에 포함되지 않는 기준전압 벡터는 Z-PWM을 사용하여 구현할 수 있다.
또한, PWM 제어부(620)는 시간영역에서 Z-PWM과 P-PWM 및 N-PWM이 이루어지는 영역의 경계를 결정할 때,
Figure 112018086240069-pat00766
이면
Figure 112018086240069-pat00767
의 값에 관계없이 Z-PWM으로 제어하고,
Figure 112018086240069-pat00768
,
Figure 112018086240069-pat00769
이면 P-PWM으로 제어하며
Figure 112018086240069-pat00770
,
Figure 112018086240069-pat00771
이면 Z-PWM으로 제어하며,
Figure 112018086240069-pat00772
,
Figure 112018086240069-pat00773
이면 N-PWM으로 제어하고
Figure 112018086240069-pat00774
,
Figure 112018086240069-pat00775
이면 Z-PWM으로 제어할 수 있다.
또한, PWM 제어부(620)는 Z-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00776
) 값과 max-상 기준전압(
Figure 112018086240069-pat00777
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00778
) 파형을 생성하고 max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 삼각파 캐리어(
Figure 112018086240069-pat00779
) 값이 max-상 기준전압 (
Figure 112018086240069-pat00780
) 값보다 더 큰(<) 경우에 0(OFF)이고, max-상 기준전압 (
Figure 112018086240069-pat00781
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00782
) 값보다 더 큰(
Figure 112018086240069-pat00783
>
Figure 112018086240069-pat00784
) 경우에 1(ON)할 수 있다. 이때, PWM 제어부(620)는 Z-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00785
) 값과 min-상 기준전압(
Figure 112018086240069-pat00786
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00787
) 파형을 생성하고 min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 min-상 기준전압(
Figure 112018086240069-pat00788
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00789
) 값보다 더 큰(
Figure 112018086240069-pat00790
>
Figure 112018086240069-pat00791
) 경우에 1(ON)이며, 삼각파 캐리어(
Figure 112018086240069-pat00792
) 값이 min-상 기준전압(
Figure 112018086240069-pat00793
) 값보다 더 큰(
Figure 112018086240069-pat00794
<
Figure 112018086240069-pat00795
) 경우에 0(OFF) 상태로 제어할 수 있다.
또한, PWM 제어부(620)는 P-PWM 방법으로 max-상(max-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00796
) 값과 max-상 기준전압(
Figure 112018086240069-pat00797
)을 비교하여 0과 Vdc/2 사이를 왕복하는 max-상 폴 전압(
Figure 112018086240069-pat00798
) 파형을 생성하고 max-상의 스위칭 조건은 제2 max-상 스위치(Q2max)가 1(ON) 상태이고, 제1 max-상 스위치(Q1max)는 삼각파 캐리어(
Figure 112018086240069-pat00799
) 값이 max-상 기준전압(
Figure 112018086240069-pat00800
) 값보다 더 큰(<
Figure 112018086240069-pat00802
) 경우에 0(OFF)이고, max-상 기준전압 (
Figure 112018086240069-pat00803
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00804
) 값보다 더 큰(
Figure 112018086240069-pat00805
>
Figure 112018086240069-pat00806
) 경우에 1(ON) 상태로 제어할 수 있다. 이때, PWM 제어부(620)는 P-PWM 방법으로 mid-상(mid-phase) 폴 전압을 합성하는 경우에, 0과 Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00807
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00808
) 값을 비교하여 0과 Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00809
) 파형을 생성하고 mid-상의 스위칭 조건은 제2 mid-상 스위치(Q2mid)가 1(ON) 상태이고, 제1 mid-상 스위치(Q1mid)는 mid-상 기준전압(
Figure 112018086240069-pat00810
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00811
) 값보다 더 큰(
Figure 112018086240069-pat00812
>
Figure 112018086240069-pat00813
) 경우에 1(ON)이며, 삼각파 캐리어(
Figure 112018086240069-pat00814
) 값이 mid-상 기준전압(
Figure 112018086240069-pat00815
) 값보다 더 큰(
Figure 112018086240069-pat00816
<
Figure 112018086240069-pat00817
) 경우에 0(OFF) 상태로 제어할 수 있다.
또한, PWM 제어부(620)는 N-PWM 방법으로 min-상(min-phase) 폴 전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00818
) 값과 min-상 기준전압(
Figure 112018086240069-pat00819
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 min-상 폴 전압(
Figure 112018086240069-pat00820
) 파형을 생성하고 min-상의 스위칭 조건은 제1 min-상 스위치(Q1min)가 0(OFF) 상태이고, 제2 min-상 스위치(Q2min)는 삼각파 캐리어(
Figure 112018086240069-pat00821
) 값이 min-상 기준전압(
Figure 112018086240069-pat00822
) 값보다 더 큰(
Figure 112018086240069-pat00823
<
Figure 112018086240069-pat00824
) 경우에 0(OFF)이고, min-상 기준전압(
Figure 112018086240069-pat00825
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00826
) 값보다 더 큰(
Figure 112018086240069-pat00827
>
Figure 112018086240069-pat00828
) 경우에 1(ON) 상태로 제어할 수 있다. 이때, PWM 제어부(620)는 N-PWM 방법으로 mid-상(mid-phase) 폴전압을 합성하는 경우에, 0과 -Vdc/2 사이를 스윙하는 삼각파 캐리어(
Figure 112018086240069-pat00829
) 값과 mid-상 기준전압(
Figure 112018086240069-pat00830
) 값을 비교하여 0과 -Vdc/2 사이를 왕복하는 mid-상 폴 전압(
Figure 112018086240069-pat00831
) 파형을 생성하고 mid-상의 스위칭 조건은 제1 mid-상 스위치(Q1mid)가 0(OFF) 상태이고, 제2 mid-상 스위치(Q2mid)는 상기 mid-상 기준전압(
Figure 112018086240069-pat00832
) 값이 삼각파 캐리어(
Figure 112018086240069-pat00833
) 값보다 더 큰(
Figure 112018086240069-pat00834
>
Figure 112018086240069-pat00835
) 경우에 1(ON) 상태이며, 삼각파 캐리어(
Figure 112018086240069-pat00836
) 값이 mid-상 기준전압(
Figure 112018086240069-pat00837
) 값보다 더 큰(
Figure 112018086240069-pat00838
<
Figure 112018086240069-pat00839
) 경우에 0(OFF) 상태로 제어할 수 있다.
그리고, PWM 제어부(620)는 Z-PWM의 경우 mid-상 폴 전압(
Figure 112018086240069-pat00840
)에 대해 max-상 폴 전압(
Figure 112018086240069-pat00841
)과 min-상 폴 전압(
Figure 112018086240069-pat00842
)에 의해 종속적으로 결정하고, P-PWM의 경우 min-상 폴 전압(
Figure 112018086240069-pat00843
)에 대해 max-상 폴 전압(
Figure 112018086240069-pat00844
)과 mid-상 폴 전압(
Figure 112018086240069-pat00845
)에 의해 종속적으로 결정하며, N-PWM의 경우 max-상 폴 전압(
Figure 112018086240069-pat00846
)에 대해 min-상 폴 전압(
Figure 112018086240069-pat00847
)과 mid-상 폴 전압(
Figure 112018086240069-pat00848
)에 의해 종속적으로 결정할 수 있다.
이어, PWM 제어부(620)는 각 상의 기준전압에 대한 비교 결과(
Figure 112018086240069-pat00849
,
Figure 112018086240069-pat00850
,
Figure 112018086240069-pat00851
)를 이용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 A-상의 게이팅 신호 (Q1a, Q2a)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 B-상의 게이팅 신호 (Q1b, Q2b)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 C-상의 게이팅 신호 (Q1c, Q2c)로 매핑시켜 3상(A, B, C phase)의 게이팅 신호를 생성할 수 있다(S1950).
이어, 3상 3-레벨 컨버터(630)는 직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
Figure 112018086240069-pat00852
,
Figure 112018086240069-pat00853
,
Figure 112018086240069-pat00854
)을 발생시킬 수 있다(S1960).
본 발명은 3상 3-레벨 컨버터에서 저주파 공통모드 전압을 구현하면서 직류측 중간점(NP; neutral point) 전류 제어가 가능한 PWM 제어방법을 실현할 수 있으며, 본 발명에서 제안하는 3-레벨 PWM 제어기를 3-레벨 컨버터에 적용함으로써 다음과 같은 효과를 얻을 수 있다.
1) 3상 3-레벨 컨버터 시스템에서 저주파 공통모드 전압을 구현함으로써 누설전류를 감소시킬 수 있고 출력전류 파형의 왜곡을 제거할 수 있다.
2) 출력 전류 파형의 고조파 성분이 감소시킬 수 있고, 3상 3-레벨 컨버터의 제어성능을 향상시킬 수 있다.
3) 3상 3-레벨 컨버터의 안전성과 신뢰성을 향상시킬 수 있으며, 3상 3-레벨 컨버터의 수명향상을 기대할 수 있다.
4) 3상 3-레벨 컨버터의 직류측 전원을 구성하는 두 직류전원의 에너지 밸런싱에 직접 관여된 중간점 전류(NP 전류)를 제어 가능하게 함으로써 직류측 두 직류 전압원 대신 커패시터를 사용한 경우 전압 밸런싱이 가능해진다.
5) 양극성 직류 배전에 응용될 경우 전압밸런서 또는 인터링킹 컨버터로 기능할 수 있다.
6) DC 전압 불평형을 개선할 수 있으며 그 결과 교류측 전압의 고조파 성분을 줄일 수 있다.
전술한 바와 같이 본 발명에 의하면, 교류를 직류로 또는 직류를 교류로 변환하는 3상 3-레벨 컨버터에서 공통모드 전압의 크기와 함께 공통모드 전압의 주파수를 낮추어 누설전류에 의한 영향을 최소화하며 더불어 직류측 중간점 전류의 방향을 제어 할 수 있도록 펄스폭 변조(PWM) 방식으로 제어하는, 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법을 실현할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
600 : 3상 3-레벨 컨버터 PWM 제어장치
610 : 기준전압 발생부
620 : PWM 제어부
630 : 3상 3-레벨 컨버터
710 : PWM-Type 신호 발생부
810 : 기준전압 소팅부
820 : PWM 알고리즘부
830 : 게이팅 신호 매핑부

Claims (18)

  1. NP 전류의 방향을 제어하기 위한 신호(
    Figure 112018086240069-pat00855
    )를 입력받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
    Figure 112018086240069-pat00856
    ,
    Figure 112018086240069-pat00857
    ,
    Figure 112018086240069-pat00858
    )을 발생시키는 기준전압 발생부;
    상기 3상의 기준전압(
    Figure 112018086240069-pat00859
    ,
    Figure 112018086240069-pat00860
    ,
    Figure 112018086240069-pat00861
    ) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하고, Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM)의 3가지 PWM 알고리즘 가운데 하나를 적용하여 각 3상(A, B, C phase)의 게이팅 신호를 생성하는 PWM 제어부; 및
    직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 상기 각 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
    Figure 112018086240069-pat00862
    ,
    Figure 112018086240069-pat00863
    ,
    Figure 112018086240069-pat00864
    )을 발생하는 3상 3-레벨 컨버터;
    를 포함하는 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환장치.
  2. 제 1 항에 있어서,
    상기 기준전압 발생부는, NP 전류를 한 사이클 당 평균값이 양(+)의 값으로 제어하려면 +1을 갖고, NP 전류를 한 사이클 당 평균값이 음(-)의 값으로 제어하려면 -1을 가지며, NP 전류를 한 사이클 당 평균값이 영(0)의 값으로 제어하려면 0을 갖는 NP 전류의 방향을 제어하기 위한 신호(
    Figure 112018086240069-pat00865
    )를 입력 받고, 상기 3상 3-레벨 컨버터를 Z-PWM으로 동작시키려면 0을 갖고 상기 3상 3-레벨 컨버터를 P-PWM이나 N-PWM으로 동작시키려면 1을 갖는 PWM-type 신호(
    Figure 112018086240069-pat00866
    )를 발생하는 PWM-type 신호 발생부를 포함하는 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환장치.
  3. 제 1 항에 있어서, 상기 PWM 제어부는,
    상기 3상의 기준전압(
    Figure 112018086240069-pat00867
    ,
    Figure 112018086240069-pat00868
    ,
    Figure 112018086240069-pat00869
    ) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하여 출력하고, 각 상의 기준전압을 서로 비교하여 임의의 시각에 어느 상이 최대, 최소, 중간값을 갖는지를 알려주는 각 상의 기준전압에 대한 비교 결과(
    Figure 112018086240069-pat00870
    ,
    Figure 112018086240069-pat00871
    ,
    Figure 112018086240069-pat00872
    )를 출력하는 기준전압 소팅(sorting)부;
    상기 기준전압 소팅부로부터 상기 3상의 기준전압에 대한 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 입력받아 매 스위칭 주기마다 Z-PWM, P-PWM, N-PWM 방법 가운데 하나를 적용하여 max-상의 게이팅 신호 (Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호(Q1min, Q2min)를 출력하는 PWM 알고리즘부;
    상기 각 상의 기준전압에 대한 비교 결과(
    Figure 112018086240069-pat00873
    ,
    Figure 112018086240069-pat00874
    ,
    Figure 112018086240069-pat00875
    )를 이용하여, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호 (Q1min, Q2min) 중의 하나를 A-상의 게이팅 신호(Q1a, Q2a)로 매핑시키고, max-상의 게이팅 신호 (Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호 (Q1min, Q2min) 중의 하나를 B-상의 게이팅 신호(Q1b, Q2b)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호 (Q1min, Q2min) 중의 하나를 C-상의 게이팅 신호(Q1c, Q2c)로 매핑시켜 각 3상(A, B, C phase)의 게이팅 신호를 생성하는 게이팅 신호 매핑(gating signal mapping)부;
    를 포함하는 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. (a) 기준전압 발생부가 NP 전류의 방향을 제어하기 위한 신호()를 입력 받고 3상 3-레벨 컨버터의 출력 상전압의 기준전압(
    Figure 112018086240069-pat00951
    ,
    Figure 112018086240069-pat00952
    ,
    Figure 112018086240069-pat00953
    )을 발생시키는 단계;
    (b) PWM 제어부가 상기 3상의 기준전압(
    Figure 112018086240069-pat00954
    ,
    Figure 112018086240069-pat00955
    ,
    Figure 112018086240069-pat00956
    )을 서로 비교하여 임의의 시각에 어느 상이 최대, 최소, 중간 값을 갖는지를 알려주는 각 상의 기준전압에 대한 비교 결과(
    Figure 112018086240069-pat00957
    ,
    Figure 112018086240069-pat00958
    ,
    Figure 112018086240069-pat00959
    )를 생성하는 단계;
    (c) 상기 PWM 제어부가 상기 각 상의 기준전압에 대한 비교 결과(
    Figure 112018086240069-pat00960
    ,
    Figure 112018086240069-pat00961
    ,
    Figure 112018086240069-pat00962
    )를 이용하여 상기 3상의 기준전압(
    Figure 112018086240069-pat00963
    ,
    Figure 112018086240069-pat00964
    ,
    Figure 112018086240069-pat00965
    ) 가운데 최대값(Vmax), 최소값(Vmin), 중간값(Vmid)을 결정하여 출력하는 단계;
    (d) 상기 PWM 제어부가 Z-PWM(Zero-PWM), P-PWM(Positive-PWM), N-PWM(Negative-PWM) 방법 가운데 하나를 적용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min)를 출력하는 단계;
    (e) PWM 제어부가 상기 각 상의 기준전압에 대한 비교 결과(
    Figure 112018086240069-pat00966
    ,
    Figure 112018086240069-pat00967
    ,
    Figure 112018086240069-pat00968
    )를 이용하여 max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 A-상의 게이팅 신호 (Q1a, Q2a)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 B-상의 게이팅 신호 (Q1b, Q2b)로 매핑시키고, max-상의 게이팅 신호(Q1max, Q2max), mid-상의 게이팅 신호(Q1mid, Q2mid), min-상의 게이팅 신호( Q1min, Q2min) 중의 하나를 C-상의 게이팅 신호 (Q1c, Q2c)로 매핑시켜 3상(A, B, C phase)의 게이팅 신호를 생성하는 단계; 및
    (f) 3상 3-레벨 컨버터가 직류측 3-레벨 전압(Vp, Vnp, Vn)을 사용하여 상기 3상(A, B, C phase)의 게이팅 신호에 따른 IGBT의 스위칭 동작에 의해 3상(A, B, C phase) 교류전압(
    Figure 112018086240069-pat00969
    ,
    Figure 112018086240069-pat00970
    ,
    Figure 112018086240069-pat00971
    )을 발생시키는 단계;
    를 포함하는, 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환방법.
  9. 제 8 항에 있어서,
    상기 (a) 단계에서 상기 기준전압 발생부는,
    NP 전류를 한 사이클 당 평균값이 양(+)의 값으로 제어하려면 +1의 값을 갖고, 한 사이클 당 평균값이 음(-)의 값으로 제어하려면 -1의 값을 갖고, 한 사이클 당 평균값이 영(0)의 값으로 제어하려면 0의 값을 갖는 상기 NP 전류의 방향을 제어하기 위한 신호(
    Figure 112018086240069-pat00972
    )를 입력받는,
    저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환방법.
  10. 삭제
  11. 삭제
  12. 제 8 항에 있어서,
    상기 (b) 단계에서 상기 PWM 제어부는,
    상기 각 상의 기준전압에 대한 비교 결과 신호
    Figure 112018086240069-pat01015
    ,
    Figure 112018086240069-pat01016
    ,
    Figure 112018086240069-pat01017
    를 출력하는 3개의 비교기(comparator)를 포함하고,
    Figure 112018086240069-pat01018
    이면
    Figure 112018086240069-pat01019
    은 1,
    Figure 112018086240069-pat01020
    이면
    Figure 112018086240069-pat01021
    은 0을 출력하고,
    Figure 112018086240069-pat01022
    이면
    Figure 112018086240069-pat01023
    는 1,
    Figure 112018086240069-pat01024
    이면
    Figure 112018086240069-pat01025
    는 0을 출력하며,
    Figure 112018086240069-pat01026
    이면
    Figure 112018086240069-pat01027
    는 1,
    Figure 112018086240069-pat01028
    이면
    Figure 112018086240069-pat01029
    는 0을 출력하는,
    저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환방법.
  13. 제 8 항에 있어서,
    상기 (d) 단계에서 상기 PWM 제어부는,
    상기 3상의 기준전압에 대해, 공통모드 전압이 제로(0) 값이고 한 주기 NP 전류의 평균값이 제로(0)가 되도록 하는 7개의 공간벡터만을 사용하는 상기 Z-PWM인 경우에 기준전압 벡터를 내부에 포함하고, 공통모드 전압이 양(+)의 값이고 한 주기 NP 전류의 평균값이 양(+)의 값이 되도록 하는 6개의 공간벡터만을 사용하는 상기 P-PWM인 경우에 기준전압 벡터의 일부분만을 포함하며, 공통모드 전압이 음(-)의 값이고 한 주기 NP 전류의 평균값이 음(-)의 값이 되도록 하는 6개의 공간벡터만을 사용하는 상기 N-PWM인 경우에 기준전압 벡터의 일부분만을 포함하며, 상기 P-PWM이나 상기 N-PWM의 동작영역에 포함되지 않는 기준전압 벡터는 상기 Z-PWM을 사용하여 구현하는,
    저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환방법.
  14. 제 13 항에 있어서,
    상기 (d) 단계에서 상기 PWM 제어부는,
    시간영역에서 상기 Z-PWM과 상기 P-PWM 및 상기 N-PWM이 이루어지는 영역의 경계를 결정할 때,
    Figure 112018086240069-pat01030
    이면
    Figure 112018086240069-pat01031
    의 값에 관계없이 상기 Z-PWM으로 제어하고,
    Figure 112018086240069-pat01032
    ,
    Figure 112018086240069-pat01033
    이면 상기 P-PWM으로 제어하며
    Figure 112018086240069-pat01034
    ,
    Figure 112018086240069-pat01035
    이면 상기 Z-PWM으로 제어하며,
    Figure 112018086240069-pat01036
    ,
    Figure 112018086240069-pat01037
    이면 상기 N-PWM으로 제어하고
    Figure 112018086240069-pat01038
    ,
    Figure 112018086240069-pat01039
    이면 상기 Z-PWM으로 제어하는,
    저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3레벨 전력변환방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020180102669A 2018-08-30 2018-08-30 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법 KR101928001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180102669A KR101928001B1 (ko) 2018-08-30 2018-08-30 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102669A KR101928001B1 (ko) 2018-08-30 2018-08-30 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR101928001B1 true KR101928001B1 (ko) 2018-12-12

Family

ID=64669859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102669A KR101928001B1 (ko) 2018-08-30 2018-08-30 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101928001B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570152B1 (ko) * 2023-03-21 2023-08-25 주식회사 에코스 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치
KR102570150B1 (ko) * 2023-03-21 2023-08-25 주식회사 에코스 공통모드 전압 변동에 의한 누설전류를 최소화하는 3상 3-레벨 컨버터의 pwm 제어 방법 및 그 전력 변환 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080298103A1 (en) 2007-06-01 2008-12-04 Drs Power & Control Technologies, Inc. Four pole neutral-point clamped three phase converter with low common mode voltage output

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080298103A1 (en) 2007-06-01 2008-12-04 Drs Power & Control Technologies, Inc. Four pole neutral-point clamped three phase converter with low common mode voltage output
JP2010529821A (ja) 2007-06-01 2010-08-26 ディーアールエス パワー アンド コントロール テクノロジーズ インコーポレーテッド 3レベル中性点固定変換装置及びその制御方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K.S. Ahn et al. "A Study on a Carrier Based PWM having Constant Common Mode Voltage and Minimized Switching Frequency in Three-level Inverter". 대한전기학회 논문지. 2016.
이은철 외. "3-레벨 인버터의 누설전류 제거를 위한 캐리어 기반 MPWM의 과변조 특성". 전력전자학회 논문지. 2015.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570152B1 (ko) * 2023-03-21 2023-08-25 주식회사 에코스 스위칭 손실을 최소화하는 3상 3-레벨 컨버터를 사용하는 전력 변환 장치
KR102570150B1 (ko) * 2023-03-21 2023-08-25 주식회사 에코스 공통모드 전압 변동에 의한 누설전류를 최소화하는 3상 3-레벨 컨버터의 pwm 제어 방법 및 그 전력 변환 장치

Similar Documents

Publication Publication Date Title
Ahmed et al. Simplified space vector modulation techniques for multilevel inverters
Liu et al. A novel SVPWM algorithm for five-level active neutral-point-clamped converter
Gupta et al. A general space vector PWM algorithm for multilevel inverters, including operation in overmodulation range
Beig et al. Modified SVPWM algorithm for three level VSI with synchronized and symmetrical waveforms
Kang et al. Carrier-rotation strategy for voltage balancing in flying capacitor multilevel inverter
US20150200602A1 (en) Multilevel converter systems and methods with reduced common mode voltage
Rabinovici et al. Series space vector modulation for multi-level cascaded H-bridge inverters
WO2004036755A9 (en) Space vector pwm modulator for permanent magnet motor drive
Odeh et al. Three-level F-type inverter
KR101928001B1 (ko) 저주파 공통모드 전압과 직류측 중간점 전류 제어가 가능한 3상 3-레벨 전력변환장치 및 그 방법
Narendrababu et al. A five level diode clamped rectifier with novel capacitor voltage balancing scheme
Sunbul et al. Simplified SVPWM method for the Vienna rectifier
CN112740526A (zh) 多电平逆变器
Zhang et al. A novel modulation strategy providing loss balancing and neutral point potential balancing for three-level active neutral-point-clamped converter
TWI580172B (zh) 切換方法、多相馬達系統及其控制器與驅動裝置
KR101836872B1 (ko) 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치
Kiatsookkanatorn et al. A unified PWM strategy to reduce minimum switching number for matrix converters
Çetin et al. Scalar PWM implementation methods for three-phase three-wire inverters
Hota et al. An improved T-type switched-capacitor based 3-level 3-phase inverter with common mode voltage elimination and voltage boosting capability
KR102082457B1 (ko) 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치
JP2023009353A (ja) 三相インバータのマルチパルスpwm制御法
Ji et al. A simplified virtual space vector modulation strategy for four-level t-type nnpc converter
Dholakia et al. A simple carrier-based implementation for a general 3-level inverter using nearest three space vector pwm approach
Kumar et al. A novel SVPWM technique for capacitor voltage balancing in modular multilevel converters (MMCs)
Shahane et al. A novel hybrid cross-connected sub-module-based hybrid MMC for MV applications

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant