KR101924372B1 - Uv light emitting device and light emitting device package - Google Patents

Uv light emitting device and light emitting device package Download PDF

Info

Publication number
KR101924372B1
KR101924372B1 KR1020120079803A KR20120079803A KR101924372B1 KR 101924372 B1 KR101924372 B1 KR 101924372B1 KR 1020120079803 A KR1020120079803 A KR 1020120079803A KR 20120079803 A KR20120079803 A KR 20120079803A KR 101924372 B1 KR101924372 B1 KR 101924372B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
barrier
emitting device
conductive
Prior art date
Application number
KR1020120079803A
Other languages
Korean (ko)
Other versions
KR20140013249A (en
Inventor
김원호
한재웅
최재호
박찬근
문효정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120079803A priority Critical patent/KR101924372B1/en
Publication of KR20140013249A publication Critical patent/KR20140013249A/en
Application granted granted Critical
Publication of KR101924372B1 publication Critical patent/KR101924372B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

실시 예는 자외선 발광 소자 및 발광 소자 패키지에 관한 것이다.
실시 예에 따른 자외선 발광 소자는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 갖고, 360nm 이상 400nm 이하의 범위 내의 자외선을 방출하는 자외선 발광 소자로서, 상기 활성층은 양자 우물층, 상기 양자 우물층 상에 배치된 장벽층 및 상기 양자 우물층과 상기 장벽층 사이에 배치된 캡(cap)층을 포함한다. 상기 제1 도전형 반도체층은 제1 도전층, 상기 제1 도전층 상에 형성된 제2 도전층, 상기 제1 도전층과 상기 제2 도전층 사이에 형성된 제1 초격자층 및 상기 제2 도전층 상에 형성된 제2 초격자층을 포함한다.Embodiments relate to an ultraviolet light emitting device and a light emitting device package.
An ultraviolet light emitting device according to an embodiment has an active layer disposed between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer and emits ultraviolet rays in a range of 360 nm to 400 nm, A well layer, a barrier layer disposed on the quantum well layer, and a cap layer disposed between the quantum well layer and the barrier layer. Wherein the first conductive semiconductor layer comprises a first conductive layer, a second conductive layer formed on the first conductive layer, a first superlattice layer formed between the first conductive layer and the second conductive layer, And a second superlattice layer formed on the layer.

Description

자외선 발광 소자 및 발광 소자 패키지{UV LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a UV light emitting device,

실시 예는 자외선 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to an ultraviolet light emitting device and a light emitting device package.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 질화물은 열적 안정성이 우수하고, 직접 천이형 에너지 밴드(band) 구조를 갖고 있어 발광 다이오드(LED)에서 주로 사용되고 있다. 구체적으로, Ⅲ족 질화물은 청색 발광 다이오드(Blue LED)와 자외선 발광 다이오드(UV LED)에서 많이 사용되고 있다.In general, a group III nitride such as gallium nitride (GaN), aluminum nitride (AlN), indium gallium nitride (InGaN) and the like has excellent thermal stability and has a direct transition type energy band structure. It is mainly used. Specifically, Group-III nitride is widely used in blue light emitting diodes (BLUE LEDs) and ultraviolet light emitting diodes (UV LEDs).

자외선 발광 다이오드는 청색 발광 다이오드에 비해, 광 취득 효율 및 광 출력이 현저하게 뒤떨어진다는 문제가 있다. 이는 자외선 발광 다이오드의 실용화에 커다란 장벽으로 작용하고 있다.The ultraviolet light emitting diode has a problem that the light acquisition efficiency and the light output are significantly lower than that of the blue light emitting diode. This is a great barrier to the practical use of ultraviolet light emitting diodes.

근자외선 발광 다이오드(Near UV LED)는, 위폐감식, 수지 경화 및 자외선 치료 등에 사용되고 있다. 또한, 근자외선 발광 다이오드는 형광체와 조합되어 다양한 색상의 가시광선을 구현하는 조명 장치에서도 사용되고 있다.Near UV LEDs are used for counterfeiting, resin curing and ultraviolet ray treatment. In addition, the near ultraviolet light emitting diode is used in a lighting apparatus that combines with a phosphor to realize visible light of various colors.

실시 예는 격자 부정합을 줄일 수 있는 자외선 발광 소자 및 발광 소자 패키지를 제공한다.Embodiments provide an ultraviolet light emitting device and a light emitting device package capable of reducing lattice mismatch.

또한, 실시 예는 광 효율과 광 출력을 향상시킬 수 있는 자외선 발광 소자 및 발광 소자 패키지를 제공한다.In addition, embodiments provide an ultraviolet light emitting device and a light emitting device package capable of improving light efficiency and light output.

또한, 실시 예는 알루미늄(Al)에 의한 순방향 전압(Vf)의 상승을 막을 수 있고, 열전도도를 개선하여 신뢰성을 확보할 수 있는 자외선 발광 소자 및 발광 소자 패키지를 제공한다.In addition, the embodiment provides an ultraviolet light emitting device and a light emitting device package which can prevent an increase in the forward voltage (Vf) due to aluminum (Al) and improve the thermal conductivity to secure reliability.

실시 예에 따른 자외선 발광 소자는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 갖고, 360nm 이상 400nm 이하의 범위 내의 자외선을 방출하는 자외선 발광 소자로서, 상기 활성층은 양자 우물층, 상기 양자 우물층 상에 배치된 장벽층 및 상기 양자 우물층과 상기 장벽층 사이에 배치된 캡(cap)층을 포함한다.An ultraviolet light emitting device according to an embodiment has an active layer disposed between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer and emits ultraviolet rays in a range of 360 nm to 400 nm, A well layer, a barrier layer disposed on the quantum well layer, and a cap layer disposed between the quantum well layer and the barrier layer.

실시 예에 따른 자외선 발광 소자는, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 갖고, 360nm 이상 400nm 이하의 범위 내의 자외선을 방출하는 자외선 발광 소자로서, 상기 활성층은 양자 우물층과 상기 양자 우물층 상에 배치된 장벽층을 포함하고, 상기 장벽층은 적어도 둘 이상의 장벽층들을 포함하고, 상기 장벽층들 각각에 포함된 Ⅲ족 원소의 양은 서로 다르다.An ultraviolet light emitting device according to an embodiment has an active layer disposed between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer and emits ultraviolet rays in a range of 360 nm to 400 nm, A well layer and a barrier layer disposed on the quantum well layer, wherein the barrier layer includes at least two barrier layers, and the amount of the Group III element contained in each of the barrier layers is different.

실시 예에 따른 자외선 발광 소자 및 발광 소자 패키지를 사용하면, 격자 부정합을 줄일 수 있다.Use of the ultraviolet light emitting device and the light emitting device package according to the embodiments can reduce lattice mismatch.

또한, 광 효율과 광 출력을 향상시킬 수 있다.Further, the light efficiency and the light output can be improved.

또한, 알루미늄(Al)에 의한 순방향 전압(Vf)의 상승을 막을 수 있고, 열전도도를 개선하여 신뢰성을 확보할 수 있다.Further, it is possible to prevent the forward voltage (Vf) from rising due to aluminum (Al), improve the thermal conductivity, and ensure reliability.

도 1은 실시 예에 따른 자외선 발광 소자를 나타내는 도면.
도 2는 도 1에 도시된 제1 도전형 반도체층의 변형 예를 보여주는 도면.
도 3은 다른 실시 예에 따른 자외선 발광 소자를 나타내는 도면.
도 4는 도 1에 도시된 발광 소자를 수평형 발광 소자에 적용한 도면.
도 5는 도 1에 도시된 발광 소자를 수직형 발광 소자에 적용한 도면.
도 6은 실시 예에 따른 발광 소자 패키지의 단면도.1 is a view showing an ultraviolet light-emitting device according to an embodiment.
2 is a view showing a modification of the first conductivity type semiconductor layer shown in FIG. 1;
3 is a view showing an ultraviolet light-emitting device according to another embodiment;
4 is a view showing a state in which the light emitting device shown in FIG. 1 is applied to a horizontal light emitting device;
5 is a view showing a state in which the light emitting device shown in FIG. 1 is applied to a vertical light emitting device.
6 is a cross-sectional view of a light emitting device package according to an embodiment.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

본 발명에 따른 실시 예의 설명에 있어서, 어느 한 element가 다른 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of embodiments according to the present invention, it is to be understood that where an element is described as being formed "on or under" another element, On or under includes both the two elements being in direct contact with each other or one or more other elements being indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

이하 첨부된 도면을 참조하여 실시 예에 따른 자외선 발광 다이오드 및 자외선 발광 소자 패키지를 설명한다.
Hereinafter, an ultraviolet light emitting diode and an ultraviolet light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 자외선 발광 소자를 나타내는 도면이다.1 is a view showing an ultraviolet light-emitting device according to an embodiment.

도 1에 도시된 자외선 발광 소자는, 자외선 영역의 광을 방출할 수 있다. 일 예로 도 1에 도시된 자외선 발광 소자는, 360nm 이상 400nm 이하의 범위 내의 파장을 갖는 자외선 광을 방출할 수 있다.The ultraviolet light emitting element shown in Fig. 1 can emit light in the ultraviolet ray region. For example, the ultraviolet light-emitting device shown in Fig. 1 can emit ultraviolet light having a wavelength within a range of 360 nm to 400 nm.

도 1을 참조하면, 실시 예에 따른 자외선 발광 소자는, 기판(100), 버퍼층(Buffer Layer, 200), 제1 도전형 반도체층(300), 활성층(Active Layer, 400), 제2 도전형 반도체층(500)을 포함할 수 있다.Referring to FIG. 1, an ultraviolet light emitting device according to an embodiment includes a substrate 100, a buffer layer 200, a first conductive semiconductor layer 300, an active layer 400, And may include a semiconductor layer 500.

버퍼층(200), 제1 도전형 반도체층(300), 활성층(400), 제2 도전형 반도체층(500)은 화학증착방법(CVD), 분자선 에피택시법(MBE), 스퍼터링법(Sputtering), 수산화물 증기상 에피택시법(HVPE) 등의 방법에 의해 기판(100) 상에 형성될 수 있다.The buffer layer 200, the first conductive semiconductor layer 300, the active layer 400 and the second conductive semiconductor layer 500 may be formed by chemical vapor deposition (CVD), molecular beam epitaxy (MBE), sputtering, , Hydroxide vapor phase epitaxy (HVPE), or the like.

기판(100)은 C면, R면 또는 A면을 주면으로 한 사파이어(Al2O3), 스핀넬(MgAl2O4)과 같은 절연성 기판, SiC(6H, 4H, 3C를 포함함), Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 등의 반도체 기판들 중 적어도 하나일 수 있다. 여기서, 기판(100)이 상술한 재료로 한정되는 것은 아니고, 제1 도전형 반도체층(300), 활성층(400), 제2 도전형 반도체층(500)을 순차적으로 성장시킬 수 있는 어떠한 재질의 기판도 포함하는 것으로 이해하여야 한다.
The substrate 100 may be an insulating substrate such as sapphire (Al 2 O 3 ), spinel (MgAl 2 O 4 ), SiC (including 6H, 4H, and 3C) having C, R, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, or the like. The substrate 100 is not limited to the above materials and may be formed of any material capable of sequentially growing the first conductivity type semiconductor layer 300, the active layer 400, and the second conductivity type semiconductor layer 500 Substrate. ≪ / RTI >

버퍼층(200)은 기판(100)과 제1 도전형 반도체층(300) 사이에 배치된다. 버퍼층(200)은 기판(100)과 제1 도전형 반도체층(300)의 이종접합(heterojunction)에 의해 발생될 수 있는 전위(dislocation), 깨짐(crack) 또는 뒤틀림(warp)을 완화할 수 있다.The buffer layer 200 is disposed between the substrate 100 and the first conductive semiconductor layer 300. The buffer layer 200 may mitigate dislocation, crack or warp that may be generated by the heterojunction of the substrate 100 and the first conductive semiconductor layer 300 .

버퍼층(200)은 GadAl1 -dN(d는, 0<d≤1)으로 이루어진 질화물 반도체일 수 있다. 알루미늄(Al)의 비율이 작을수록 결정성이 현저하게 개선되므로 알루미늄(Al)이 작은 질화물 반도체의 사용이 바람직하다. 따라서, 버퍼층(200)을 위한 물질로서 GaN의 사용이 가장 바람직하다.The buffer layer 200 may be a nitride semiconductor made of Ga d Al 1 -d N (d is 0 < d? 1). The smaller the ratio of aluminum (Al) is, the better the crystallinity is, and the use of a nitride semiconductor having a small aluminum (Al) is preferable. Thus, the use of GaN as the material for the buffer layer 200 is most preferred.

버퍼층(200)의 두께는 0.002 내지 0.5㎛, 바람직하게는 0.005 내지 0.2㎛, 보다 바람직하게는 0.01 내지 0.02㎛의 범위일 수 있다. 버퍼층(200)의 두께가 상기 범위에 있다면, 질화물 반도체의 결정 몰포로지(morphology)가 좋아지고, 버퍼층(200) 위에 성장시킨 제1 도전형 반도체층(300)의 결정성이 개선될 수 있다.The thickness of the buffer layer 200 may be in the range of 0.002 to 0.5 占 퐉, preferably 0.005 to 0.2 占 퐉, and more preferably 0.01 to 0.02 占 퐉. When the thickness of the buffer layer 200 is in the above range, the crystal morphology of the nitride semiconductor is improved and the crystallinity of the first conductivity type semiconductor layer 300 grown on the buffer layer 200 can be improved .

버퍼층(200)의 성장온도는, 200 내지 900℃이고, 바람직하게는 400 내지 800℃의 범위일 수 있다. 성장온도가 상기 범위라면, 성장된 버퍼층(200)은 좋은 다결정이 되고, 상기 다결정은 종결정으로서 사용되어 버퍼층(200) 위에 성장되는 제1 도전형 반도체층(300)의 결정성을 좋게 할 수 있다.The growth temperature of the buffer layer 200 is 200 to 900 캜, preferably 400 to 800 캜. If the growth temperature is in the above range, the grown buffer layer 200 becomes a good polycrystal, and the polycrystal may be used as a seed crystal to improve the crystallinity of the first conductivity type semiconductor layer 300 grown on the buffer layer 200 have.

버퍼층(200)은 적어도 둘 이상의 버퍼층들이 적층된 것일 수 있다. 예를 들어, 버퍼층(200)은 기판(100) 상에 적층된 제1 버퍼층과, 제1 버퍼층 상에 적층된 제2 버퍼층을 포함할 수 있다. The buffer layer 200 may be formed by stacking at least two buffer layers. For example, the buffer layer 200 may include a first buffer layer stacked on the substrate 100, and a second buffer layer stacked on the first buffer layer.

제1 버퍼층은 저온 버퍼층(Low Temperature Buffer Layer)일 수 있다. 저온 버퍼층은 LT-GaN을 재료로 채택하여 형성할 수 있다. 저온 버퍼층은 대략 250Å의 두께로 형성될 수 있다.The first buffer layer may be a low temperature buffer layer. The low-temperature buffer layer can be formed by adopting LT-GaN as a material. The low temperature buffer layer may be formed to a thickness of approximately 250 ANGSTROM.

제2 버퍼층은 n형 또는 p형 도전형 도펀트가 도핑되지 않은 u(undoped)-GaN을 재료로 채택하여 형성할 수 있다. u-GaN을 재료로 한 제2 버퍼층을 성장시키면 제1 도전형 반도체층(300)의 결정성을 좋게 할 수 있다.The second buffer layer can be formed by using a material of u (undoped) -GaN doped with no n-type or p-type conductivity-type dopant. When the second buffer layer made of u-GaN is grown, crystallinity of the first conductivity type semiconductor layer 300 can be improved.

이러한 제2 버퍼층은 제1 및 제2 도전형 반도체층(300, 500)에 비해 현저히 낮은 전기 전도성을 갖는다. 제2 버퍼층은 대략 15,000Å의 두께로 형성될 수 있다.The second buffer layer has a significantly lower electrical conductivity than the first and second conductivity type semiconductor layers 300 and 500. The second buffer layer may be formed to a thickness of about 15,000 ANGSTROM.

한편, 버퍼층(200)은 위 제1 버퍼층과 제2 버퍼층 중 적어도 하나의 층일 수도 있다. 또한, 버퍼층(200) 자체가 실시 예에 따른 자외선 발광 소자에 포함되지 않을 수도 있다.
Meanwhile, the buffer layer 200 may be at least one of the first buffer layer and the second buffer layer. In addition, the buffer layer 200 itself may not be included in the ultraviolet light-emitting device according to the embodiment.

버퍼층(200) 상에는 발광 구조물이 형성된다. 발광 구조물은 제1 도전형 반도체층(300), 활성층(400) 및 제2 도전형 반도체층(500)을 포함할 수 있다. 이하, 발광 구조물을 상세히 설명한다.A light emitting structure is formed on the buffer layer 200. The light emitting structure may include a first conductive semiconductor layer 300, an active layer 400, and a second conductive semiconductor layer 500. Hereinafter, the light emitting structure will be described in detail.

제1 도전형 반도체층(300)은 예를 들어, n형 반도체층일 수 있고, 그 재질은 GaN일 수 있다. 여기서, 제1 도전형 반도체층(300)의 재질에 대해 한정하지 않는다. The first conductive semiconductor layer 300 may be, for example, an n-type semiconductor layer, and the material thereof may be GaN. Here, the material of the first conductivity type semiconductor layer 300 is not limited.

제1 도전형 반도체층(300)에는 Si, Ge 및 Sn 등의 n형 도펀트가 도핑된다. n형 도펀트는 3×1018/㎤ 이상, 바람직하게는 5×1018/㎤ 이상의 농도로 제1 도전형 반도체층(300)에 포함될 수 있다. 이와 같이 n형 도펀트를 많이 도핑하면, 순방향 전압(Vf) 및 임계전류를 저하시킬 수 있다. 도펀트의 농도가 상기 범위를 벗어나면 Vf가 거의 낮아지지 않을 것이다. 또한, 제1 도전형 반도체층(300)이 결정성 좋은 u-GaN 위에 형성되면, 고농도의 n형 도펀트를 함유함에도 불구하고 좋은 결정성을 가질 수 있다. n형 도펀트의 농도의 상한을 한정하지 않았음에도 불구하고 좋은 결정성을 보유하기 위해서 상기 상한은 5×1021/㎤ 이하로 하는 것이 바람직하다.The first conductivity type semiconductor layer 300 is doped with an n-type dopant such as Si, Ge, or Sn. The n-type dopant may be included in the first conductivity type semiconductor layer 300 at a concentration of 3 x 10 18 / cm 3 or more, preferably 5 x 10 18 / cm 3 or more. When the n-type dopant is heavily doped in this way, the forward voltage Vf and the threshold current can be lowered. If the concentration of the dopant is out of the above range, Vf will not be substantially lowered. In addition, when the first conductivity type semiconductor layer 300 is formed on crystalline good u-GaN, it can have good crystallinity even though it contains a high concentration n-type dopant. Although the upper limit of the concentration of the n-type dopant is not limited, the upper limit is preferably 5 x 10 &lt; 21 &gt; / cm &lt; 3 &gt; or less in order to maintain good crystallinity.

제1 도전형 반도체층(300)은 도 1에 도시된 바와 같이 단층 구조일 수도 있고, 다층 구조일 수도 있다. 다층 구조의 제1 도전형 반도체층(300)을 도 2를 참조하여 설명하도록 한다.The first conductive semiconductor layer 300 may have a single-layer structure or a multi-layer structure as shown in FIG. The first conductive semiconductor layer 300 having a multilayer structure will be described with reference to FIG.

도 2는 도 1에 도시된 제1 도전형 반도체층(300)의 변형 예를 보여주는 도면이다.2 is a view showing a modification of the first conductivity type semiconductor layer 300 shown in FIG.

도 2를 참조하면, 제1 도전형 반도체층(300)은, 밑에서부터 순차적으로 적층된 제1 도전층(310), 제1 초격자층(320), 제2 도전층(330) 및 제2 초격자층(340)을 포함할 수 있다.Referring to FIG. 2, the first conductive semiconductor layer 300 includes a first conductive layer 310, a first superlattice layer 320, a second conductive layer 330, and a second conductive layer 330 sequentially stacked from the bottom. And a superlattice layer 340.

제1 도전층(310)은 n형 반도체층으로서 그 재질은 GaN일 수 있다. 제1 도전층(310)에는 Si, Ge 및 Sn 등의 n형 도펀트가 도핑된다. 제1 도전층(310)은 대략 30,000Å의 두께로 형성될 수 있다.The first conductive layer 310 may be an n-type semiconductor layer, and the material thereof may be GaN. The first conductive layer 310 is doped with an n-type dopant such as Si, Ge, or Sn. The first conductive layer 310 may be formed to a thickness of approximately 30,000 ANGSTROM.

제1 초격자층(320)은 복수의 층들이 복수회로 반복된 초격자 구조일 수 있다. 이러한 제1 초격자층(320)은 제1 층 내지 제3 층(321, 322, 323)이 대략 10회 정도 반복된 것일 수 있다. 제1 층(321)은 InGaN일 수 있고, 제2 층(322)은 GaN일 수 있으며, 제3 층(323)은 AlGaN일 수 있다. 제1 초격자층(320)은 대략 400Å의 두께로 형성될 수 있다.The first superlattice layer 320 may be a superlattice structure in which a plurality of layers are repeated a plurality of times. The first superlattice layer 320 may be formed by repeating the first to third layers 321, 322, and 323 approximately 10 times. The first layer 321 may be InGaN, the second layer 322 may be GaN, and the third layer 323 may be AlGaN. The first superlattice layer 320 may be formed to a thickness of about 400 angstroms.

제2 도전층(330)은 n형 반도체층으로서 그 재질은 GaN일 수 있다. 제2 도전층(330)에는 Si, Ge 및 Sn 등의 n형 도펀트가 도핑될 수 있다. The second conductive layer 330 may be an n-type semiconductor layer, and the material thereof may be GaN. The second conductive layer 330 may be doped with an n-type dopant such as Si, Ge, and Sn.

여기서, 제2 도전층(330)은 다층 구조일 수 있다. 예를 들어, 제2 도전층(330)은 제1 두께를 갖는 제1 층과 제2 두께를 갖는 제2 층을 포함할 수 있다. 여기서, 제1 층은 n-GaN이고, 제2 층은 n-GaN층과 u-GaN층이 복수회로 교번하여 적층된 다층 구조일 수 있다.Here, the second conductive layer 330 may have a multi-layer structure. For example, the second conductive layer 330 may include a first layer having a first thickness and a second layer having a second thickness. Here, the first layer may be n-GaN, and the second layer may be a multi-layer structure in which a plurality of layers of the n-GaN layer and the u-GaN layer are alternately stacked.

제2 도전층(330)의 전체 두께는 대략 14,000Å일 수 있다. 여기서, 제2 도전층(330)이 제1 층과 제2 층으로 구현되는 경우에는, 제1 층의 두께는 대략 10,000Å이고, 제2 층의 두께는 대략 4,000Å일 수 있다.The overall thickness of the second conductive layer 330 may be approximately 14,000 Angstroms. Here, when the second conductive layer 330 is implemented as a first layer and a second layer, the thickness of the first layer may be approximately 10,000 angstroms and the thickness of the second layer may be approximately 4,000 angstroms.

제2 초격자층(340)은 복수의 층들이 복수회로 반복된 초격자 구조일 수 있다. 이러한 제2 초격자층(340)은 제1 층 내지 제4 층(341, 342, 343, 344)이 대략 15회 정도 반복된 것일 수 있다. 여기서, 제1 층(341)은 n-GaN이고, 제2 층(342)은 InGaN이고, 제3 층(343)은 GaN이고, 제4 층(344)은 InGaN일 수 있다. 이러한 제2 초격자층(330)은 대략 1,200Å의 두께로 형성될 수 있다.The second superlattice layer 340 may be a superlattice structure in which a plurality of layers are repeated a plurality of times. The second superlattice layer 340 may be formed by repeating the first to fourth layers 341, 342, 343, and 344 approximately 15 times. Here, the first layer 341 is n-GaN, the second layer 342 is InGaN, the third layer 343 is GaN, and the fourth layer 344 is InGaN. The second superlattice layer 330 may be formed to a thickness of about 1200 ANGSTROM.

제1 초격자층(320)과 제2 초격자층(340)을 조합하면, 실시 예에 따른 발광 소자의 발광 출력을 보다 향상시킬 수 있고, 순방향 전압(Vf)을 보다 저하시킬 수 있다. 그 이유는 아직 분명하게 정해지지는 않았지만, 제2 초격자층(340) 위에 성장된 활성층(400)의 결정성을 보다 좋게 할 수 있기 때문인 것으로 예상된다.By combining the first superlattice layer 320 and the second superlattice layer 340, the light emission output of the light emitting device according to the embodiment can be further improved and the forward voltage Vf can be further reduced. The reason is that it is possible to improve the crystallinity of the active layer 400 grown on the second superlattice layer 340 although it is not yet clearly determined.

다시, 도 1을 참조하면, 제1 도전형 반도체층(300) 상에 활성층(400)이 형성될 수 있다. 활성층(400)은 제1 도전형 반도체층(300)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제2 도전형 반도체층(500)을 통해서 주입되는 정공(또는 전자)이 서로 만나서(Recombination), 활성층(400)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.Referring again to FIG. 1, the active layer 400 may be formed on the first conductive semiconductor layer 300. The active layer 400 is formed by recombining electrons (or holes) injected through the first conductive semiconductor layer 300 and holes (or electrons) injected through the second conductive semiconductor layer 500 formed thereafter ) And a band gap of an energy band according to a material of the active layer 400. In this case,

활성층(400)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다.The active layer 400 may be formed of a single quantum well structure or a multiple quantum well structure (MQW).

활성층(400)은 일반적으로 양자 우물층과 장벽층을 포함한다. 여기서, 장벽층과 양자 우물층의 적층 순서는 특정하게 정해지지는 않으나, 양자 우물층부터 적층하여 양자 우물층으로 끝날 수도 있고, 양자 우물층부터 적층하여 장벽층으로 끝날 수도 있다. 또한, 장벽층부터 적층하여 장벽층으로 끝날 수도 있고, 장벽층부터 적층하여 양자 우물층으로 끝날 수도 있다. 도 1에 도시된 활성층(400)에 대해서 구체적으로 살펴본다.The active layer 400 generally includes a quantum well layer and a barrier layer. Here, the order of stacking the barrier layer and the quantum well layer is not specifically defined. However, the order of stacking the barrier layer and the quantum well layer may be laminated from the quantum well layer to the quantum well layer, or may be laminated from the quantum well layer to the barrier layer. In addition, the barrier layer may be laminated from the barrier layer to the barrier layer, or may be laminated from the barrier layer to the quantum well layer. The active layer 400 shown in FIG. 1 will be described in detail.

활성층(400)은 복수의 장벽층들(410, 440, 450)과, 양자 우물층(420) 및 캡(cap)층(430)을 포함할 수 있다. The active layer 400 may include a plurality of barrier layers 410, 440 and 450 and a quantum well layer 420 and a cap layer 430.

복수개의 장벽층들(410, 440 450)은 제1 도전형 반도체층(300) 상에 형성된 제1 장벽층(410), 제1 장벽층 상에 형성된 제2 장벽층(440) 및 제2 도전형 반도체층(500) 아래에 형성된 제3 장벽층(450)일 수 있다. The plurality of barrier layers 410 and 440 450 may include a first barrier layer 410 formed on the first conductive semiconductor layer 300, a second barrier layer 440 formed on the first barrier layer, Type semiconductor layer 500 may be a third barrier layer 450 formed under the semiconductor layer 500.

제1 장벽층(410)은 알루미늄(Al)을 포함한다. 구체적으로, 제1 장벽층(410)의 재질은 n형 도펀트로 도핑된 n-AlxGaN (0<x<1)이고, 제2 및 제3 장벽층(440, 450)의 재질은 AlxGaN (0<x<1)일 수 있다.The first barrier layer 410 comprises aluminum (Al). In detail, the material of the first barrier layer 410 is n-Al x GaN (0 <x <1) doped with an n-type dopant, and the material of the second and third barrier layers 440 and 450 is Al x GaN (0 < x < 1).

제1 내지 제3 장벽층(410, 440 450)의 두께는 2,000Å 이하, 바람직하게는 500Å 이하, 보다 바람직하게는 300Å 이하일 수 있다. 제1 내지 제3 장벽층(410, 440 450)의 두께의 하한을 한정하지는 않지만, 바람직하게는 10Å 이상으로 한다. 제1 내지 제3 장벽층(410, 440 450)이 상기 범위이면 출력 향상이 용이하다. 더욱 구체적으로, 제1 장벽층(410)의 두께는 대략 80Å이고, 제2 장벽층(440)의 두께는 대략 50Å이고, 제3 장벽층(450)의 두께는 제1 및 제2 장벽층(410, 440)보다 더 두꺼울 수 있다. 구체적으로, 제3 장벽층(450)의 두께는 대략 105Å일 수 있다. The first to third barrier layers 410 and 440 450 may have a thickness of 2,000 angstroms or less, preferably 500 angstroms or less, and more preferably 300 angstroms or less. Although the lower limit of the thickness of the first to third barrier layers 410 and 440 450 is not limited, it is preferably 10 angstroms or more. If the first to third barrier layers 410 and 440 450 are within the above ranges, the output can be easily improved. More specifically, the thickness of the first barrier layer 410 is approximately 80 ANGSTROM, the thickness of the second barrier layer 440 is approximately 50 ANGSTROM, and the thickness of the third barrier layer 450 is substantially equal to the thickness of the first and second barrier layers 410, 440). In particular, the thickness of the third barrier layer 450 may be approximately 105 Angstroms.

양자 우물층(420)은 제1 장벽층(410) 상에 형성되고, 제2 장벽층(440) 아래에 형성될 수 있다. 양자 우물층(420)은 인듐(In)을 포함한다. 구체적으로, 양자 우물층(420)의 재질은 InyGaN (0<y<1)일 수 있다. 양자 우물층(440)의 두께는 100Å 이하, 바람직하게는 70Å 이하, 보다 바람직하게는 50Å 이하로서, 대략 25Å일 수 있다. 양자 우물층(440)의 두께의 하한은 특정하게 한정되지는 않지만, 바람직하게는 10Å 이상으로 한다. 양자 우물층(440)이 100Å 보다 두꺼우면 출력이 향상이 어려운 경향이 있다. A quantum well layer 420 may be formed on the first barrier layer 410 and formed below the second barrier layer 440. The quantum well layer 420 includes indium (In). Specifically, the material of the quantum well layer 420 may be In y GaN (0 <y <1). The thickness of the quantum well layer 440 may be about 100 Å or less, preferably about 70 Å or less, more preferably about 50 Å or less, and about 25 Å. The lower limit of the thickness of the quantum well layer 440 is not particularly limited, but is preferably 10 angstroms or more. If the quantum well layer 440 is thicker than 100 ANGSTROM, the output tends to be difficult to improve.

캡층(430)은 양자 우물층(420)과 제2 장벽층(440) 사이에 형성될 수 있다. 캡층(430)의 재질은 GaN일 수 있다. 캡층(430)의 두께는 양자 우물층(420) 또는 제2 장벽층(440)의 두께보다 얇을 수 있다. 구체적으로, 캡층(430)의 두께는 대략 10Å일 수 있다.The cap layer 430 may be formed between the quantum well layer 420 and the second barrier layer 440. The material of the cap layer 430 may be GaN. The thickness of the cap layer 430 may be thinner than the thickness of the quantum well layer 420 or the second barrier layer 440. Specifically, the thickness of the cap layer 430 may be approximately 10 angstroms.

이와 같이, 캡층(430)이 양자 우물층(420)과 장벽층(440) 사이에 배치 또는 형성되면, 양자 우물층(420)과 장벽층(440) 사이에 발생될 수 있는 격자 부정합을 줄일 수 있다. 구체적으로, 양자 우물층(420)은 장벽층(440)을 구성하는 반도체 물질(Al)의 밴드갭보다 더 작은 반도체 물질(In)로 형성된다. 인듐(In)은 알루미늄(Al)에 비해 상대적으로 크기 때문에, 양자 우물층(420)의 격자 상수가 장벽층(440)의 격자 상수보다 상대적으로 크다. 따라서, 양자 우물층(420)과 장벽층(440) 사이에 격자 부정합이 발생될 수 있는데, 실시 예에 따른 자외선 발광 소자는 활성층(400)의 양자 우물층(420)과 장벽층(440) 사이에 캡층(430)을 형성함으로써, 상기 격자 부정합의 발생을 줄일 수 있다.
As such, when the cap layer 430 is disposed or formed between the quantum well layer 420 and the barrier layer 440, it is possible to reduce the lattice mismatch that may occur between the quantum well layer 420 and the barrier layer 440 have. Specifically, the quantum well layer 420 is formed of a semiconductor material In, which is smaller than the bandgap of the semiconductor material Al constituting the barrier layer 440. Since the indium (In) is relatively larger than aluminum (Al), the lattice constant of the quantum well layer 420 is relatively larger than the lattice constant of the barrier layer 440. The ultraviolet light emitting device according to an embodiment of the present invention may be formed between the quantum well layer 420 and the barrier layer 440 between the quantum well layer 420 and the barrier layer 440, The occurrence of the lattice mismatching can be reduced.

제2 도전형 반도체층(500)은 활성층(400) 상에 형성될 수 있다.The second conductive semiconductor layer 500 may be formed on the active layer 400.

제2 도전형 반도체층(500)은 예를 들어, p형 반도체층일 수 있고, 그 재질은 In 또는 Al을 포함하지 않는 GaN일 수 있다. 제2 도전형 반도체층(500)의 재질에 대해 한정하지 않는다.The second conductive semiconductor layer 500 may be, for example, a p-type semiconductor layer, and the material thereof may be GaN that does not contain In or Al. The material of the second conductivity type semiconductor layer 500 is not limited.

제2 도전형 반도체층(500)에는 Mg, Ba 등의 p형 도펀트가 도핑된다. 여기서, p형 도펀트가 Mg이면 p형 특성이 얻어지기 용이하고, 오믹 접촉이 얻어지기 용이하다. Mg의 농도는 1×1018/㎤ 내지 1×1021/㎤, 바람직하게는 5×1019/㎤ 내지 3×1020/㎤, 보다 바람직하게는 1×1020/㎤일 수 있다. Mg 농도가 이 범위이면 좋은 p형 막이 얻어지기 용이하고 Vf를 저하시킬 수 있다.The second conductivity type semiconductor layer 500 is doped with a p-type dopant such as Mg or Ba. Here, if the p-type dopant is Mg, the p-type characteristics are easily obtained, and ohmic contact is easily obtained. The concentration of Mg may be from 1 x 10 18 / cm 3 to 1 x 10 21 / cm 3, preferably from 5 x 10 19 / cm 3 to 3 x 10 20 / cm 3, more preferably from 1 x 10 20 / cm 3. If the Mg concentration is within this range, it is easy to obtain a p-type film and Vf can be lowered.

여기서, 제2 도전형 반도체층(500)은 단층 구조일 수도 있고, 다층 구조일 수도 있다.
Here, the second conductive semiconductor layer 500 may have a single-layer structure or a multi-layer structure.

한편, 앞에서 설명한 것과는 반대로, 제1 도전형 반도체층(300)에 p형 도펀트가 도핑되고, 제2 도전형 반도체층(500)에 n형 도펀트가 도핑될 수도 있다. 또한, 제2 도전형 반도체층(500) 상에 n형 또는 p형 도펀트가 도핑된 제3 도전형 반도체층(미도시)이 더 형성될 수도 있다. 따라서, 실시 예에 따른 자외선 발광 소자는 np, pn, npn, pnp 접합 구조들 중 적어도 어느 하나를 가질 수 있으며, 이들 중 어느 것에 한정되는 않는다.
On the other hand, contrary to the above description, the first conductivity type semiconductor layer 300 may be doped with a p-type dopant, and the second conductivity type semiconductor layer 500 may be doped with an n-type dopant. In addition, a third conductive semiconductor layer (not shown) doped with an n-type or p-type dopant may be further formed on the second conductive semiconductor layer 500. Therefore, the ultraviolet light emitting device according to the embodiment may have at least any one of np, pn, npn, and pnp junction structures, and is not limited to any of them.

도 1에 도시되어 있지는 않으나, 활성층(400)과 제2 도전형 반도체층(500) 사이에 전자 차단층(Electron Blocking Layer, EBL)이 형성될 수 있다.Although not shown in FIG. 1, an electron blocking layer (EBL) may be formed between the active layer 400 and the second conductive semiconductor layer 500.

전자 차단층은 제2 도전형 반도체층(500)보다 더 큰 에너지 밴드갭을 갖는 반도체 물질, 예를 들면 p-AlGaN일 수 있다. 그리고, 전자 차단층은 대략 300Å의 두께로 형성될 수 있다.The electron blocking layer may be a semiconductor material having a larger energy bandgap than the second conductivity type semiconductor layer 500, for example, p-AlGaN. The electron blocking layer may be formed to a thickness of about 300 ANGSTROM.

이러한 전자 차단층은 제1 도전형 반도체층(300)으로부터 제공되는 전자가 활성층(400)에서 재결합되지 않고 제2 도전형 반도체층(500)으로 오버플로우되는 것을 효과적으로 방지할 수 있다.
This electron blocking layer can effectively prevent the electrons provided from the first conductivity type semiconductor layer 300 from overflowing into the second conductivity type semiconductor layer 500 without being recombined in the active layer 400.

도 1에 도시된 자외선 발광 소자의 제조 방법을 설명하도록 한다.The manufacturing method of the ultraviolet light emitting device shown in Fig. 1 will be described.

사파이어(C면)로 이루어진 기판(100)을 MOVPE의 반응용기 내에 셋팅하고, 수소를 흐르게 하여, 기판(100)의 온도를 1050℃까지 상승시키고, 기판(100)의 크리닝을 수행한다.The substrate 100 made of sapphire (C-plane) is set in the reaction vessel of MOVPE, hydrogen is caused to flow, the temperature of the substrate 100 is raised to 1050 ° C, and the substrate 100 is cleaned.

다음으로, 버퍼층(200)을 기판(100) 위에 형성한다. 이하의 설명은 버퍼층(200)의 제1 버퍼층과 제2 버퍼층으로 구성된 것을 예정한 것이다. Next, a buffer layer 200 is formed on the substrate 100. The following description is intended to be made up of the first buffer layer and the second buffer layer of the buffer layer 200.

반응용기 내의 온도를 510 ℃까지 내리고, 캐리어 가스로서 수소, 원료 가스로서 암모니아와 TMG(트리메틸가리움)을 사용하여, 기판(100)상에 GaN으로 이루어진 제1 버퍼층을 약 250Å의 두께로 성장시킨다. 상기 온도에서 성장시킨 제1 버퍼층은 기판의 종류, 성장방법 등에 따라서 생략할 수 있다. A first buffer layer made of GaN is grown on the substrate 100 to a thickness of about 250 ANGSTROM by using hydrogen as a carrier gas and ammonia and TMG (trimethylgallium) as a source gas. The first buffer layer grown at this temperature may be omitted depending on the type of substrate, the growth method, and the like.

제1 버퍼층을 성장 후, TMG만을 멈추고, 반응용기 내의 온도를 1050℃까지 상승시킨다. 1050℃에서, 원료가스로서 TMG, 암모니아가스를 사용하여 같은 방식으로, u-GaN으로 이루어진 제2 버퍼층을 약 15,000Å의 두께로 성장시킨다.After growing the first buffer layer, only TMG is stopped, and the temperature in the reaction vessel is raised to 1050 占 폚. At 1050 DEG C, a second buffer layer made of u-GaN is grown to a thickness of about 15,000 ANGSTROM using TMG and ammonia gas as source gases in the same manner.

그 후, 1050℃에서, 원료가스로서 TMG, 암모니아가스, 불순물가스로서 시란(silane)가스를 사용하여 동일한 방법으로, n형 도펀트인 Si를 3 × 1019 /cm3 도핑한 GaN으로 이루어진 제1 도전형 반도체층(300)을 성장시킨다. Thereafter, TMG, ammonia gas as a source gas and silane gas as an impurity gas were used at 1050 占 폚 in the same manner to obtain a first conductor made of GaN doped with Si of n-type dopant of 3 占 1019 / cm3 Type semiconductor layer 300 is grown.

다음으로, 활성층(400)을 제1 도전형 반도체층(300) 상에 성장시킨다. 구체적으로, n-AlGaN으로 이루어진 제1 장벽층(410)을 80Å의 두께로 성장시키고, TMG, TMI, 암모니아를 사용하여 InGaN으로 이루어진 양자 우물층(420)을 25Å의 두께로 성장시킨다. 양자 우물층(420) 상에 GaN으로 이루어진 캡층(430)을 10Å의 두께로 성장시키고, 캡층(430) 상에 AlGaN으로 이루어진 제2 장벽층(440)을 50Å의 두께로 성장시킨다. 마지막으로, 제2 장벽층(440) 상에 AlGaN으로 이루어진 제3 장벽층(450)을 105Å의 두께로 성장시킨다.Next, the active layer 400 is grown on the first conductivity type semiconductor layer 300. Specifically, a first barrier layer 410 made of n-AlGaN is grown to a thickness of 80 Å, and a quantum well layer 420 made of InGaN is grown to a thickness of 25 Å using TMG, TMI, and ammonia. A cap layer 430 made of GaN is grown to a thickness of 10 angstroms on the quantum well layer 420 and a second barrier layer 440 made of AlGaN is grown on the cap layer 430 to a thickness of 50 angstroms. Finally, a third barrier layer 450 made of AlGaN is grown on the second barrier layer 440 to a thickness of 105 ANGSTROM.

여기서, 활성층(400)은 장벽층부터 적층하지만, 적층순서는 양자 우물층부터 적층하고 우물층에서 끝나도 좋고, 또한 양자 우물층부터 적층하고 장벽층에서 끝나도 좋고, 장벽층부터 적층하고 양자 우물층에서 끝나도 좋으며, 적층순서는 특히 문제되지 않는다.Here, the active layer 400 is stacked from the barrier layer, but the stacking order may be laminated from the quantum well layer and finished in the well layer. Alternatively, the active layer 400 may be laminated from the quantum well layer and finished in the barrier layer, The order of lamination is not particularly critical.

마지막으로, 활성층(400) 상에 제2 도전형 반도체층(500)을 성장시킨다. 구체적으로, 1050℃에서, TMG, 암모니아, Cp2Mg을 사용하여, Mg를 1 ×1020/cm3 도핑한 p형 GaN으로 된 제2 도전형 반도체층(500)을 850Å의 두께로 성장시킨다. 여기서, 제2 도전형 반도체층(500)은 InXAlYGa1 -X- YN(0≤X, 0≤Y, X+Y≤1)으로 구성될 수 있어, 그 조성은 특히 한정되지 않지만, 바람직하게는 GaN으로 하면 결정 결함이 적은 층을 얻기 쉽고, 또한 p전극 재료와 바람직한 오믹 접촉이 얻어지기 쉽다.
Finally, the second conductivity type semiconductor layer 500 is grown on the active layer 400. Specifically, TMG, ammonia, and Cp2Mg are used to grow a second conductive semiconductor layer 500 made of p-type GaN doped with Mg to 1 x 1020 / cm3 at a thickness of 850 ANGSTROM at 1050 占 폚. Here, the second conductivity type semiconductor layer 500 may be composed of In X Al Y Ga 1 -X- Y N (0? X, 0? Y, X + Y? 1 ) However, when GaN is used, it is easy to obtain a layer having few crystal defects, and favorable ohmic contact with the p-electrode material is easily obtained.

도 3은 다른 실시 예에 따른 자외선 발광 소자를 나타내는 도면이다.3 is a view showing an ultraviolet light-emitting device according to another embodiment.

도 3을 참조하면, 다른 실시 예에 따른 자외선 발광 소자는, 기판(100), 버퍼층(200), 제1 도전형 반도체층(300), 활성층(400’) 및 제2 도전형 반도체층(500)을 포함할 수 있다. 여기서, 활성층(400’)을 제외한 기판(100), 버퍼층(200), 제1 도전형 반도체층(300) 및 제2 도전형 반도체층(500)은 도 1 내지 도 2에 도시된 기판(100), 버퍼층(200), 제1 도전형 반도체층(300) 및 제2 도전형 반도체층(500)과 동일하므로, 구체적인 설명은 앞서 설명한 내용으로 대체한다.3, the ultraviolet light emitting device according to another embodiment includes a substrate 100, a buffer layer 200, a first conductive semiconductor layer 300, an active layer 400 ', and a second conductive semiconductor layer 500 ). Here, the substrate 100, the buffer layer 200, the first conductivity type semiconductor layer 300, and the second conductivity type semiconductor layer 500 except for the active layer 400 'are formed on the substrate 100 ), The buffer layer 200, the first conductivity type semiconductor layer 300, and the second conductivity type semiconductor layer 500, the detailed description thereof will be replaced with the above description.

활성층(400’)은 제1 장벽층(410), 양자 우물층(420), 제2 장벽층(440’) 및 제3 장벽층(450)을 포함할 수 있다. 활성층(400’)이 도 1에 도시된 활성층(400)과 다른 부분은 캡층(430)이 없다는 것과, 제2 장벽층(440’)이 도 1에 도시된 제2 장벽층(440)과 다르다는 것이다. 제1 장벽층(410), 양자 우물층(420) 및 제3 장벽층(450)은 도 1에 도시된 제1 장벽층(410), 양자 우물층(420) 및 제3 장벽층(450)과 동일하므로, 구체적인 설명은 앞서 설명한 내용으로 대체한다.The active layer 400 'may include a first barrier layer 410, a quantum well layer 420, a second barrier layer 440', and a third barrier layer 450. 1 that the active layer 400 is different from the active layer 400 shown in FIG. 1 in that there is no cap layer 430 and that the second barrier layer 440 'is different from the second barrier layer 440 shown in FIG. 1 will be. The first barrier layer 410, the quantum well layer 420 and the third barrier layer 450 may include a first barrier layer 410, a quantum well layer 420 and a third barrier layer 450, And therefore, the detailed description is replaced with the contents described above.

활성층(400’)의 제2 장벽층(440’)은 제1 층(441’)과 제1 층(441’) 상에 형성된 제2 층(442’)을 포함할 수 있다. 제2 장벽층(440’)은 Ⅲ족 원소인, 알루미늄(Al)을 포함하는데, 제1 층(441’)에 포함된 알루미늄의 함량과 제2 층(442’)에 포함된 알루미늄의 함량은 다를 수 있다. 구체적으로, 제1 층(441’)은 AlxGa(1-x)N일 수 있고, 제2 층(442’)은 AlyGa(1-y)N일 수 있다. 여기서, x는 0보다 크고 1보다 작거나 같고(0≤x≤1), y는 0보다 크거나 같고 1보다 작거나 같고(0<y≤1), y는 x보다 크다(y>x). 여기서, y가 x보다 크므로, AlyGa(1-y)N에 포함된 알루미늄(Al)의 양은 AlxGa(1-x)N의 알루미늄(Al)의 양보다 많다. 이렇게 제1 층(441’)과 제2 층(442’)의 알루미늄 함량이 다르면, 알루미늄 함량이 같을 때보다 순방향 전압(Vf)을 낮출 수 있고, 열전도도의 떨어짐을 완화시킬 수 있다.The second barrier layer 440 'of the active layer 400' may include a first layer 441 'and a second layer 442' formed on the first layer 441 '. The second barrier layer 440 'includes aluminum (Al), which is a Group III element, and the content of aluminum contained in the first layer 441' and the content of aluminum contained in the second layer 442 ' can be different. Specifically, the first layer 441 'may be Al x Ga (1-x) N and the second layer 442' may be Al y Ga (1-y) N. Where x is greater than 0 and less than or equal to 1 (0? X? 1), y is greater than or equal to 0 and less than or equal to 1 (0 <y? . Here, since y is larger than x, the amount of aluminum (Al) contained in Al y Ga (1-y) N is larger than the amount of aluminum (Al) of Al x Ga (1-x) N. When the aluminum contents of the first layer 441 'and the second layer 442' are different from each other, the forward voltage (Vf) can be lowered compared to when the aluminum contents are the same, and the deterioration of the thermal conductivity can be alleviated.

한편, 제1 층(441’)은 GaN이고, 제2 층(442’)은 AlGaN일 수 있다. 제2 장벽층(440’)이 하나의 물질, 예를 들면, AlGaN으로만 형성되면, 알루미늄(Al)의 저항이 크기 때문에 순방향 전압(Vf)이 커지고, 열전도도가 떨어져 신뢰성이 떨어진다. 그렇지만, 다른 실시 예와 같이, 제2 장벽층(440’)을 적어도 둘 이상의 층들로 구성하면 상술한 문제를 해결할 수 있다. 즉, 순방향 전압을 낮출 수 있고, 열전도도의 떨어짐을 완화시킬 수 있다.On the other hand, the first layer 441 'may be GaN and the second layer 442' may be AlGaN. If the second barrier layer 440 'is formed of only one material, for example, AlGaN, the forward voltage Vf becomes large due to the large resistance of the aluminum (Al), and the thermal conductivity deteriorates. However, as in other embodiments, the above-described problem can be solved by forming the second barrier layer 440 'with at least two layers. That is, the forward voltage can be lowered and the deterioration of the thermal conductivity can be mitigated.

또한, 제2 장벽층(440’)의 제1 층(441’)과 제2 층(442’)은 반복적으로 적층된 다층 구조일 수 있다.
Also, the first layer 441 'and the second layer 442' of the second barrier layer 440 'may be a repeated layered multi-layer structure.

도 4는 도 1에 도시된 발광 소자를 수평형 발광 소자에 적용한 도면이다.FIG. 4 is a diagram illustrating the application of the light emitting device shown in FIG. 1 to the horizontal light emitting device.

도 4에 도시된 수평형 발광 소자는, 도 1에 도시된 자외선 발광 소자에 메사 에칭(Mesa Etching)을 수행하여 제1 도전형 반도체층(300)의 일부가 노출되도록 하고, 노출된 제1 도전형 반도체층(300) 상에 제1 전극(700)을 형성하여 구현할 수 있다.The horizontal light emitting device shown in FIG. 4 is formed by performing mesa etching on the ultraviolet light emitting element shown in FIG. 1 to expose a part of the first conductivity type semiconductor layer 300, Type semiconductor layer 300 may be formed by forming a first electrode 700 on the first electrode layer 300.

제2 도전형 반도체층(500) 상에는 투명 전극층(600)이 형성될 수 있다. 투명 전극층(600)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하며, 이러한 재료로 한정하지는 않는다. 투명 전극층(600)은 제2 도전형 반도체층(500)과 제2 전극(800)을 오믹 접촉시킬 수 있다.A transparent electrode layer 600 may be formed on the second conductive semiconductor layer 500. The transparent electrode layer 600 may be formed of ITO, IZO (In - ZnO), GZO (Ga - ZnO), AZO (Al - ZnO), AGZO (Al - Ga ZnO), IGZO / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, but the material is not limited thereto. The transparent electrode layer 600 can make ohmic contact between the second conductive semiconductor layer 500 and the second electrode 800.

한편, 투명 전극층(600) 대신 반사 전극층이 형성될 수도 있으며, 반사 전극층은 반사율이 높은 은(Ag), 은(Ag)을 포함하는 합금, 알루미늄(Al) 또는 알루미늄(Al)을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.A reflective electrode layer may be formed instead of the transparent electrode layer 600. The reflective electrode layer may be formed of an alloy including silver (Ag), silver (Ag), aluminum (Al), or aluminum Or at least one of them may be formed.

투명 전극층(600) 상에는 제2 전극(800)이 형성될 수 있다. 제2 전극(800)은 제1 전극(700)과 함께 수평형 발광 소자에 전원을 제공한다.A second electrode 800 may be formed on the transparent electrode layer 600. The second electrode 800 together with the first electrode 700 provides power to the horizontal light emitting device.

한편, 도면에 도시하지 않았으나, 도 3에 도시된 다른 실시 예에 따른 자외선 발광 소자도 도 4와 같은 수평형 발광 소자에 적용할 수 있음은 당연하다.
Meanwhile, although not shown in the drawing, it is a matter of course that the ultraviolet light emitting device according to another embodiment shown in FIG. 3 can also be applied to the horizontal light emitting device as shown in FIG.

도 5는 도 1에 도시된 발광 소자를 수직형 발광 소자에 적용한 도면이다.FIG. 5 is a view showing a state in which the light emitting device shown in FIG. 1 is applied to a vertical type light emitting device.

도 5에 도시된 수직형 발광 소자는, 도 1에 도시된 발광 소자의 제2 도전형 반도체층(500) 상에 반사층(600’)과 전도성 지지부재(800’)을 형성하고, 도 1에 도시된 기판(100)을 제거하여 형성할 수 있다.5, a reflective layer 600 'and a conductive support member 800' are formed on a second conductive type semiconductor layer 500 of the light emitting device shown in FIG. 1, and FIG. 1 Can be formed by removing the substrate 100 shown in FIG.

반사층(600’)은 제2 도전형 반도체층(500) 상에 형성될 수 있다. 반사층(600)은 반사율이 높은 은(Ag), 은(Ag)을 포함하는 합금, 알루미늄(Al), 알루미늄(Al)을 포함하는 합금, 백금(Pt) 또는 백금(Pt)을 포함하는 합금 중 적어도 어느 하나로 형성될 수 있다.The reflective layer 600 'may be formed on the second conductive semiconductor layer 500. The reflective layer 600 may be formed of an alloy containing high silver (Ag), silver (Ag), aluminum (Al), an alloy containing aluminum (Al), an alloy containing platinum (Pt) Or at least one of them may be formed.

반사층(600’) 상에는 전도성 지지부재(800’)가 형성될 수 있다. 전도성 지지부재(800’)는 도 5에 도시된 수직형 발광 소자에 전원을 제공한다.A conductive support member 800 'may be formed on the reflective layer 600'. The conductive support member 800 'provides power to the vertical light emitting device shown in FIG.

전도성 지지부재(800’)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수 있다.The conductive support member 800 'may be formed of a material selected from the group consisting of Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo or a semiconductor substrate into which an impurity is implanted.

한편, 전도성 지지부재(800’)와 반사층(600’) 사이에는 두 층 사이의 계면 접합력을 향상시키는 접착층(미도시)이 더 형성될 수 있다. 또한, 제2 도전형 반도체층(500)과 반사층(600’) 사이에는 두 층 사이의 오믹 접촉을 위해 오믹층(미도시)이 더 형성될 수 있다.An adhesive layer (not shown) may be further formed between the conductive support member 800 'and the reflective layer 600' to improve the bonding strength between the two layers. In addition, an ohmic layer (not shown) may be further formed between the second conductive semiconductor layer 500 and the reflective layer 600 'for ohmic contact between the two layers.

도 1에 도시된 기판(100)은 레이저 리프트 오프(LLO) 공정에 의해 제거되거나, 에칭 공정에 의해 제거될 수 있으며, 이에 대해 한정하지는 않는다. 기판(100)을 제거한 후, 버퍼층(200)과 제1 도전형 반도체층(300)의 일부는 에칭 공정, 예를 들어 ICP/RIE(Inductively coupled Plasma / Reactive Ion Etching)에 의해 제거될 수 있으나, 이에 대해 한정하지는 않는다.The substrate 100 shown in FIG. 1 may be removed by a laser lift off (LLO) process or may be removed by an etch process, but is not limited thereto. After the substrate 100 is removed, the buffer layer 200 and a part of the first conductivity type semiconductor layer 300 may be removed by an etching process, for example, ICP / RIE (Inductively Coupled Plasma / Reactive Ion Etching) It is not limited thereto.

기판(100)이 제거된 후, 노출된 제1 도전형 반도체층(300)과 버퍼층(200) 중 어느 하나에는 전극(700’)이 형성될 수 있다. 전극(700’)은 전도성 지지부재(800’)와 함께 실시 예에 따른 수직형 발광 소자에 전원을 제공한다.After the substrate 100 is removed, an electrode 700 'may be formed on the exposed first conductive semiconductor layer 300 and the buffer layer 200. The electrode 700 'together with the conductive support member 800' provides power to the vertical light emitting device according to the embodiment.

한편, 도면에 도시하지 않았으나, 도 3에 도시된 다른 실시 예에 따른 자외선 발광 소자도 도 5와 같은 수직형 발광 소자에 적용할 수 있음은 당연하다.
Meanwhile, although not shown in the drawing, it is natural that the ultraviolet light emitting device according to another embodiment shown in FIG. 3 can be applied to the vertical light emitting device as shown in FIG.

도 6은 실시 예에 따른 발광 소자 패키지의 단면도이다. 6 is a cross-sectional view of a light emitting device package according to an embodiment.

도 6을 참조하면, 실시 예에 따른 발광 소자 패키지는, 패키지 몸체(1000), 패키지 몸체(1000)에 형성된 제1 전극층(2000)과 제2 전극층(3000), 패키지 몸체(1000)에 설치되어 제1 전극층(2000) 및 제2 전극층(3000)과 전기적으로 연결된 발광 소자(4000) 및 발광 소자(4000)를 매립하는 충진재(5000)를 포함할 수 있다.6, a light emitting device package according to an embodiment includes a package body 1000, a first electrode layer 2000 and a second electrode layer 3000 formed on the package body 1000, and a package body 1000 A light emitting device 4000 electrically connected to the first electrode layer 2000 and the second electrode layer 3000 and a filler 5000 filling the light emitting device 4000.

패키지 몸체(1000)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광 소자(4000) 주위에 형성된 경사면을 가질 수 있다. 경사면은 발광 소자 패키지의 광 추출 효율을 높일 수 있다.The package body 1000 may include a silicon material, a synthetic resin material, or a metal material, and may have an inclined surface formed around the light emitting device 4000. The inclined surface can increase the light extraction efficiency of the light emitting device package.

제1 전극층(2000) 및 제2 전극층(3000)은 서로 전기적으로 분리되며, 발광 소자(4000)에 전원을 제공한다. 또한, 제1 전극층(2000) 및 제2 전극층(3000)은 발광 소자(4000)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(4000)에서 발생된 열을 외부로 배출시키는 역할을 할 수 있다.The first electrode layer 2000 and the second electrode layer 3000 are electrically isolated from each other and provide power to the light emitting element 4000. The first electrode layer 2000 and the second electrode layer 3000 may reflect the light generated by the light emitting device 4000 to increase the light efficiency and may discharge the heat generated from the light emitting device 4000 to the outside Can play a role.

발광 소자(4000)는 패키지 몸체(1000) 상에 배치되거나, 제1 전극층(2000) 또는 제2 전극층(3000) 상에 배치될 수 있다. 발광 소자(4000)는 제1 전극층(2000) 및 제2 전극층(3000)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수 있다. The light emitting device 4000 may be disposed on the package body 1000 or may be disposed on the first electrode layer 2000 or the second electrode layer 3000. The light emitting device 4000 may be electrically connected to the first electrode layer 2000 and the second electrode layer 3000 by any one of a wire method, a flip chip method, and a die bonding method.

발광 소자(4000)는 도 4 내지 도 5에 도시된 발광 소자 중 어느 하나일 수 있다. 따라서, 발광 소자(4000)는 자외선 영역의 광을 방출할 수 있다. 일 예로, 발광 소자(4000)는 360nm 이상 400nm 이하의 범위 내의 자외선을 방출할 수 있다.The light emitting device 4000 may be any one of the light emitting devices shown in FIGS. Therefore, the light emitting element 4000 can emit light in the ultraviolet region. For example, the light emitting element 4000 may emit ultraviolet rays in a range of 360 nm to 400 nm.

충진재(5000)는 발광 소자(4000)를 매립하여 보호한다. 또한, 충진재(5000)에는 형광체가 포함되어 발광 소자(4000)에서 방출된 광의 파장을 변화시킬 수 있다.The filler 5000 encapsulates and protects the light emitting element 4000. In addition, the filler 5000 may include a phosphor to change the wavelength of light emitted from the light emitting device 4000.

도 6에 도시된 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package shown in FIG. 6 may include at least one of the light emitting devices of the above-described embodiments, but it is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 배열되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 기판
200: 버퍼층
300: 제1 도전형 반도체층
400: 활성층
500: 제2 도전형 반도체층100: substrate
200: buffer layer
300: a first conductivity type semiconductor layer
400: active layer
500: second conductive type semiconductor layer

Claims (16)

제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 갖고, 360nm 이상 400nm 이하의 범위 내의 자외선을 방출하는 자외선 발광 소자에 있어서,
상기 활성층은 양자 우물층, 상기 양자 우물층 상에 배치된 장벽층 및 상기 양자 우물층과 상기 장벽층 사이에 배치된 캡(cap)층을 포함하고,
상기 제1 도전형 반도체층은,
제1 도전층;
상기 제1 도전층 상에 형성된 제2 도전층;
상기 제1 도전층과 상기 제2 도전층 사이에 형성된 제1 초격자층; 및
상기 제2 도전층 상에 형성된 제2 초격자층;
을 포함하는, 자외선 발광 소자.
In an ultraviolet light emitting element having an active layer disposed between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer and emitting ultraviolet rays in a range of 360 nm to 400 nm,
Wherein the active layer comprises a quantum well layer, a barrier layer disposed on the quantum well layer, and a cap layer disposed between the quantum well layer and the barrier layer,
The first conductivity type semiconductor layer may include a first conductivity type semiconductor layer,
A first conductive layer;
A second conductive layer formed on the first conductive layer;
A first superlattice layer formed between the first conductive layer and the second conductive layer; And
A second superlattice layer formed on the second conductive layer;
And an ultraviolet light emitting element.
제 1 항에 있어서,
상기 캡층은 GaN으로 구성된, 자외선 발광 소자.
The method according to claim 1,
Wherein the cap layer is made of GaN.
제 1 항에 있어서,
상기 양자 우물층은 InGaN으로 구성되고,
상기 장벽층은 AlGaN으로 구성된, 자외선 발광 소자.
The method according to claim 1,
Wherein the quantum well layer is made of InGaN,
Wherein the barrier layer is made of AlGaN.
삭제delete 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 갖고, 360nm 이상 400nm 이하의 범위 내의 자외선을 방출하는 자외선 발광 소자에 있어서,
상기 활성층은 양자 우물층과 상기 양자 우물층 상에 배치된 장벽층을 포함하고,
상기 장벽층은 적어도 둘 이상의 장벽층들을 포함하고, 상기 장벽층들 각각에 포함된 Ⅲ족 원소의 양은 서로 다르고,
상기 제1 도전형 반도체층은,
제1 도전층;
상기 제1 도전층 상에 형성된 제2 도전층;
상기 제1 도전층과 상기 제2 도전층 사이에 형성된 제1 초격자층; 및
상기 제2 도전층 상에 형성된 제2 초격자층;
을 포함하는, 자외선 발광 소자.
In an ultraviolet light emitting element having an active layer disposed between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer and emitting ultraviolet rays in a range of 360 nm to 400 nm,
Wherein the active layer comprises a quantum well layer and a barrier layer disposed on the quantum well layer,
Wherein the barrier layer comprises at least two barrier layers, the amount of Group III elements contained in each of the barrier layers being different,
The first conductivity type semiconductor layer may include a first conductivity type semiconductor layer,
A first conductive layer;
A second conductive layer formed on the first conductive layer;
A first superlattice layer formed between the first conductive layer and the second conductive layer; And
A second superlattice layer formed on the second conductive layer;
And an ultraviolet light emitting element.
제 5 항에 있어서,
상기 장벽층들 각각에 포함된 상기 Ⅲ족 원소의 양은, 상기 양자 우물층에서 멀어질수록 그 양이 증가하는, 자외선 발광 소자.
6. The method of claim 5,
Wherein the amount of the group III element contained in each of the barrier layers increases as the distance from the quantum well layer increases.
제 5 항에 있어서,
상기 장벽층들은 상기 양자 우물층 상에 배치된 제1 장벽층과 상기 제1 장벽층 상에 배치된 제2 장벽층을 포함하고,
상기 제1 장벽층은 AlxGa(1-x)N (0≤x≤1)이고,
상기 제2 장벽층은 AlyGa(1-y)N (0<y≤1)이고,
상기 y는 상기 x보다 큰, 자외선 발광 소자.
6. The method of claim 5,
Wherein the barrier layers comprise a first barrier layer disposed on the quantum well layer and a second barrier layer disposed on the first barrier layer,
Wherein the first barrier layer is Al x Ga (1-x) N (0 ? X? 1)
Wherein the second barrier layer is Al y Ga (1-y) N (0 < y? 1)
And y is larger than x.
제 7 항에 있어서,
상기 장벽층은 상기 제1 장벽층과 상기 제2 장벽층이 반복적으로 적층된, 자외선 발광 소자.
8. The method of claim 7,
Wherein the barrier layer is formed by repeatedly laminating the first barrier layer and the second barrier layer.
삭제delete 제 1 항 또는 제 5 항에 있어서,
상기 제1 초격자층은, AlGaN층, GaN층 및 InGaN층이 반복적으로 적층된, 자외선 발광 소자.
6. The method according to claim 1 or 5,
Wherein the first superlattice layer is repeatedly laminated with an AlGaN layer, a GaN layer, and an InGaN layer.
제 1 항 또는 제 5 항에 있어서,
상기 제2 초격자층은, InGaN층, GaN층, InGaN층 및 n-GaN층이 반복적으로 적층된, 자외선 발광 소자.
6. The method according to claim 1 or 5,
Wherein the second superlattice layer is formed by repeatedly laminating an InGaN layer, a GaN layer, an InGaN layer, and an n-GaN layer.
제 1 항 또는 제 5 항에 있어서,
상기 제2 도전층은,
n-GaN으로 구성된 제1 층; 및
상기 제1 층 상에 형성되고, n-GaN층과 u-GaN층이 반복적으로 적층된 제2 층;
을 포함하는, 자외선 발광 소자.
6. The method according to claim 1 or 5,
Wherein the second conductive layer comprises:
a first layer composed of n-GaN; And
A second layer formed on the first layer, wherein the n-GaN layer and the u-GaN layer are repeatedly laminated;
And an ultraviolet light emitting element.
제 1 항 또는 제 5 항에 있어서,
상기 활성층과 상기 제2 도전형 반도체층 사이에 형성된 전자 차단층을 더 포함하는, 자외선 발광 소자.6. The method according to claim 1 or 5,
And an electron blocking layer formed between the active layer and the second conductivity type semiconductor layer. 삭제delete 삭제delete 삭제delete
KR1020120079803A 2012-07-23 2012-07-23 Uv light emitting device and light emitting device package KR101924372B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120079803A KR101924372B1 (en) 2012-07-23 2012-07-23 Uv light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120079803A KR101924372B1 (en) 2012-07-23 2012-07-23 Uv light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20140013249A KR20140013249A (en) 2014-02-05
KR101924372B1 true KR101924372B1 (en) 2018-12-03

Family

ID=50263713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120079803A KR101924372B1 (en) 2012-07-23 2012-07-23 Uv light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR101924372B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082535A (en) * 2020-05-22 2021-07-05 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 Superlattice layer, LED epitaxial structure, display device and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238195B1 (en) * 2014-11-07 2021-04-07 엘지이노텍 주식회사 Ultra violet light emitting device and lighting system
KR102581856B1 (en) * 2016-08-12 2023-10-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Uv light emitting device and lighting system
CN114203870B (en) * 2021-12-13 2023-03-31 聚灿光电科技（宿迁）有限公司 LED epitaxial structure and preparation method and application thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044497A (en) * 1999-07-16 2001-02-16 Agilent Technol Inc Nitride semiconductor element and nitride semiconductor laser element
JP2009212523A (en) * 2008-03-05 2009-09-17 Advanced Optoelectronic Technology Inc Light-emitting device of group iii nitride compound semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044497A (en) * 1999-07-16 2001-02-16 Agilent Technol Inc Nitride semiconductor element and nitride semiconductor laser element
JP2009212523A (en) * 2008-03-05 2009-09-17 Advanced Optoelectronic Technology Inc Light-emitting device of group iii nitride compound semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082535A (en) * 2020-05-22 2021-07-05 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 Superlattice layer, LED epitaxial structure, display device and manufacturing method thereof
KR102540198B1 (en) 2020-05-22 2023-06-02 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 Superlattice layer, LED epitaxial structure, display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140013249A (en) 2014-02-05

Similar Documents

Publication Publication Date Title
KR101007136B1 (en) Light emitting device, light emitting device package and method for fabricating the same
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
KR101007087B1 (en) Light emitting device and fabrication method thereof
US20120138891A1 (en) METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
US20070187697A1 (en) Nitride based MQW light emitting diode having carrier supply layer
US20130099248A1 (en) Nitride semiconductor light emitting device
KR20130066870A (en) Semiconductor light emitting device
JP2009302314A (en) GaN-BASED SEMICONDUCTOR DEVICE
KR20130058406A (en) Semiconductor light emitting device
KR20140020028A (en) Uv light emitting device and light emitting device package
US10177274B2 (en) Red light emitting diode and lighting device
KR101924372B1 (en) Uv light emitting device and light emitting device package
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR101507130B1 (en) Light emitting diode having superlattice layer
KR101919109B1 (en) Uv light emitting deviceand uv light emitting device package
KR20130007682A (en) Light emitting device and method for fabricating the same
KR20130103070A (en) Semiconductor light emitting device
KR102316095B1 (en) Semiconductor device
KR101628233B1 (en) Light emitting diode and Light emitting device comprising the same
KR20160139920A (en) Ultraviolet light emitting device
KR102014172B1 (en) Uv light emitting device and light emitting device package
KR102302320B1 (en) Light emitting device
KR101701115B1 (en) Light-emitting element package
KR101238878B1 (en) High efficiency nonpolar InGaN/GaN light-emitting diodes(LEDs) and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant