KR101923144B1 - 반도체 소자 테스트용 인터페이스 - Google Patents

Abstract

본 발명의 기술적 사상은 단자 핀들의 손상을 방지하고 안정적인 전기적 특성을 유지하면서도, 장시간 반복적인 사용이 가능한 반도체 소자 테스트용 인터페이스를 제공한다. 그 반도체 소자 테스트용 인터페이스는 제1 단자 핀들이 형성된 제1 플레이트, 및 제2 단자 핀들이 형성되고 상기 제1 플레이트와 이격 배치된 제2 플레이트를 구비하고, 중앙에 제1 오픈 영역이 형성되며, 상기 제1 단자 핀들과 상기 제2 단자 핀들이 서로 대향하면서 상기 제1 오픈 영역으로 돌출되도록 배치된, 본체; 상기 제1 및 제2 단자 핀들을 고정하여 지지하고, 상기 본체의 하면을 덮고 상기 제1 오픈 영역에 대응하는 오픈 영역이 형성된 제1 지지 필름, 및 상기 본체의 상면을 덮고 상기 제1 오픈 영역에 대응하는 오픈 영역이 형성된 제2 지지 필름을 구비한 지지 필름; 및 러버(rubber), 및 상기 러버 내에 배치된 다수의 도전 라인들을 구비하고, 상기 제1 지지 필름의 오픈 영역에 대응하는 사이즈를 가지고 상기 제1 및 제2 단자 핀들 하부에 배치된 제1 러버 커넥터;를 포함하고, 상기 제1 및 제2 단자 핀들의 끝단 부분에 상방으로 돌출된 구조의 접촉부가 형성된다.

Description

반도체 소자 테스트용 인터페이스{Interface for testing semiconductor device}

본 발명의 기술적 사상은 테스트 장치에 관한 것으로서, 특히 소형 디스플레이 모듈 또는 카메라 모듈 등과 같은 마이크로 커넥터를 실장한 반도체 소자를 테스트하기 위한 테스트용 인터페이스에 관한 것이다.

최근 반도체 및 디지털 가전제품의 다기능화, 소형화 추세에 따라 전자 부품도 초소형화되어 가고 있다. 특히, 소형 디스플레이 모듈과 카메라 모듈 등과 같이 보드와 보드를 바로 연결하는 고기능 마이크로 커넥터(Micro-Connector) 또는 비투비 커넥터(Board to Board Connector)를 실장한 형태의 제품이 급격히 증가하고 있다. 그에 따라, 산업현장에서 이러한 제품들을 테스트하기 위한 고기능 테스트 소켓의 개발에 대한 요구가 커지고 있는 상황이다.

기존의 마이크로-커넥터를 이용한 테스트 방법에는 포고 핀(Pogo-Pin)을 이용한 방법, 수-커넥터(male-connector)를 암-커넥터(female-connector)에 직접 삽입하는 방법, 러버 커넥터를 이용한 방법 등이 있다. 직접 삽입하여 테스트하는 방법은 작업 효율성이 떨어져 현재 거의 이용되고 있지 않으며, 포고-핀을 이용한 방법은 장시간 사용과 물리적인 힘으로 인한 핀의 불량이 자주 발생하는 문제가 있다. 또한, 핀의 불량 발생시 마이크로 커넥터 단자부의 함몰 및 들림 현상이 발생하여 제품의 품질 사고로 이어지고, 더 나아가, 포고-핀을 이용 시 극히 제한된 부분만 접촉이 이루어지므로 접촉불량으로 인한 검사오류 역시 자주 일어나는 문제가 있다. 그에 따라, 러버 커넥터를 이용한 방법이 점차 대두되고 있다. 그러나 러버 커넥터를 이용한 방법의 경우, 러버 커넥터의 콘택 압축량이 기존 포고 핀 소켓과 비교해서 매우 미세하므로, 해당 마이크로 커넥터에 따라 다양한 구조와 조건을 만족하는 테스트 소켓이 만들어져야 하고, 또한 그러한 테스트 소켓의 안정적인 콘택 유지와 수명이 요구되고 있다.

본 발명의 기술적 사상은 단자 핀들의 손상을 방지하고 안정적인 전기적 특성을 유지하면서도, 장시간 반복적인 사용이 가능한 반도체 소자 테스트용 인터페이스를 제공하는 데에 있다.

상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 단자 핀들이 형성된 제1 플레이트, 및 제2 단자 핀들이 형성되고 상기 제1 플레이트와 이격 배치된 제2 플레이트를 구비하고, 중앙에 제1 오픈 영역이 형성되며, 상기 제1 단자 핀들과 상기 제2 단자 핀들이 서로 대향하면서 상기 제1 오픈 영역으로 돌출되도록 배치된, 본체; 상기 제1 및 제2 단자 핀들을 고정하여 지지하고, 상기 본체의 하면을 덮고 상기 제1 오픈 영역에 대응하는 오픈 영역이 형성된 제1 지지 필름, 및 상기 본체의 상면을 덮고 상기 제1 오픈 영역에 대응하는 오픈 영역이 형성된 제2 지지 필름을 구비한 지지 필름; 및 러버(rubber), 및 상기 러버 내에 배치된 다수의 도전 라인들을 구비하고, 상기 제1 지지 필름의 오픈 영역에 대응하는 사이즈를 가지고 상기 제1 및 제2 단자 핀들 하부에 배치된 제1 러버 커넥터;를 포함하고, 상기 제1 및 제2 단자 핀들의 끝단 부분에 상방으로 돌출된 구조의 접촉부가 형성된, 반도체 소자 테스트용 인터페이스를 제공한다.

본 발명의 일 실시예에 있어서, 상기 접촉부는, ∧ 구조, 90도 벤딩 구조, 및 연결 홈이 형성된 구조 중 어느 하나의 돌출 구조를 구비할 수 있다.

본 발명의 일 실시예에 있어서, 상기 연결 홈이 형성된 구조의 경우, 상기 접촉부는 연장부, 상기 연결 홈 및 돌출부를 구비하고, 상기 ∧ 구조의 돌출 부분, 상기 90도° 벤딩 구조의 돌출 부분, 및 상기 연결 홈이 형성된 구조의 돌출부 중 적어도 하나의 상면에 도전성 파티클들이 코팅될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 러버 커넥터는, 상기 제1 단자 핀들에 대응하는 제1 단자 러버 커넥터와 상기 제2 단자 핀들에 대응하는 제2 단자 러버 커넥터를 구비할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 및 제2 단자 핀들 상부에 배치된 제2 러버 커넥터;를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 러버 커넥터와 제2 러버 커넥터 중 적어도 하나는 상기 제1 단자 핀들에 대응하는 제1 단자 러버 커넥터와 상기 제2 단자 핀들에 대응하는 제2 단자 러버 커넥터를 구비할 수 있다.

본 발명의 일 실시예에 있어서, 상기 도전 라인들은 상기 러버의 상면에 대하여 수직하게 배치되거나 경사지게 배치될 수 있다.

본 발명의 기술적 사상에 의한 반도체 소자 테스트용 인터페이스는, 단자 핀들의 접촉부에 ∧ 구조, 90° 벤딩 구조, 및 연결 홈이 형성된 구조 중 어느 하나의 돌출 구조가 구비됨으로써, 마이크로 커넥터의 단자 핀들과 암-수 결합 구조로 결합하여 테스트할 때, 콘택 신뢰성이 향상되어 반도체 소자에 대한 안정적인 테스트를 수행할 수 있도록 한다. 특히, 접촉부에 연결 홈이 형성된 구조의 경우, 연결 홈 부분으로 마이크로 커넥터의 사출물이 수용되도록 함으로써, 사출물과 단자 핀들 사이의 불필요한 접촉에 의한 단자 핀들의 손상을 방지할 수 있다. 또한, 돌출 구조의 상면 상에 다이아몬드나 금속 파티클들을 코팅함으로써, 콘택 신뢰성을 보다 향상시킬 수 있다.

본 발명의 기술적 사상에 의한 반도체 소자 테스트용 인터페이스는, 러버 커넥터가 지지 필름의 오픈 영역을 통해 단자 핀들의 하면에 결합 배치됨으로써, 반도체 소자 테스트 시에 마이크로 커넥터와 결합할 때, 러버 커넥터가 완충 작용을 하여 단자 핀들의 손상이 방지되도록 할 수 있다.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도들이다.
도 2는 도 1a의 반도체 소자 테스트용 인터페이스에 대한 분리 사시도이다.
도 3a 내지 도 3c는 도 1a의 반도체 소자 테스트용 인터페이스의 본체 부분에 대한 평면도와 측면도들이다.
도 4a 내지 도 4d는 도 1a의 반도체 소자 테스트용 인터페이스에 대한 평면도, 저면도, 및 측면도들이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도, 및 반도체 소자 테스트용 인터페이스의 본체에 대한 평면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도, 및 반도체 소자 테스트용 인터페이스의 본체에 대한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스의 본체에 대한 평면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도, 및 분리 사시도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도, 및 분리 사시도이다.
도 10은 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도이다.
도 11a 내지 도 11c는 도 1a의 반도체 소자 테스트용 인터페이스의 러버 커넥터에 대한 평면도 및 단면도들이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 통상의 기술자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.

이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 반도체 소자 테스트용 인터페이스에 대한 사시도들이고, 도 2는 도 1a의 반도체 소자 테스트용 인터페이스에 대한 분리 사시도이다. 또한, 도 3a 내지 도 3c는 도 1a의 반도체 소자 테스트용 인터페이스의 본체 부분에 대한 평면도와 측면도들이고, 도 4a 내지 도 4d는 도 1a의 반도체 소자 테스트용 인터페이스에 대한 평면도, 저면도, 및 측면도들이다.

도 1a 내지 도 4d를 참조하면, 본 실시예의 반도체 소자 테스트용 인터페이스(100)는 본체(110), 지지 필름(120), 및 러버 커넥터(130)를 포함할 수 있다. 설명의 편의를 위해, 이하에서, '반도체 소자 테스트용 인터페이스(100)'를 '인터페이스(100)'로 약칭한다.

본체(110)는 사각형 플레이트(plate) 형태를 가질 수 있다. 물론, 본체(110)의 형태가 사각형에 한정되는 것은 아니다. 본체(110)는 플렉시블(flexible)하고 형상 가공이 용이한 도전성 물질로 형성될 수 있다. 본체(110)는 인터페이스(100)의 생산성, 기능성 또는 내구성 등을 고려하여 소정 강도 및 경도를 가질 수 있다. 예컨대, 본체(110)는 베릴륨-카퍼(Beryllium-Copper)나 스테인리스 스틸(SUS)과 같은 도전성 물질로 형성될 수 있다. 그러나 본체(110)의 재질이 이에 한정되는 것은 아니다. 한편, 본체(110)에는 스크래치 방지 및 전도성 향상을 위해 니켈, 금 등의 도금이 수행될 수 있다.

도 2에 도시된 바와 같이, 본체(110)는 서로 이격 배치된 제1 플레이트(112)와 제2 플레이트(114)를 구비하고, 본체(110)의 중앙 부분에는 단자 핀들(116)이 형성될 수 있다. 구체적으로, 단자 핀들(116)은 제1 플레이트(112)에 배치된 제1 단자 핀들(116-1)과 제2 플레이트(114)에 배치된 제2 단자 핀들(116-2)을 구비할 수 있다. 단자 핀들(116)은 마이크로 커넥터(미도시)의 단자 핀들과 동일 개수로 형성될 수 있다. 예컨대, 본 실시예의 인터페이스(100)에서, 본체(110)의 단자 핀들(116)은 양쪽으로 17개씩 34개로 구성될 수 있고, 그에 대응하는 마이크로 커넥터의 단자 핀들 역시 34개로 구성될 수 있다. 물론, 본체(110)의 단자 핀들(116)과 마이크로 커넥터의 단자 핀들의 개수가 34개에 한정되는 것은 아니다.

본체(110)의 중앙 부분에는 오픈 영역(Oarea1)이 형성되고, 단자 핀들(116)은 오픈 영역(Oarea1)으로 연장되어 돌출된 구조로 배치될 수 있다. 오픈 영역(Oarea1)으로 돌출된 단자 핀들(116)의 끝단 부분은 마이크로 커넥터의 단자 핀들에 콘택하는 접촉부(116Co)를 구성할 수 있다. 접촉부(116Co)는 도 3a에 도시된 바와 같이, 연장부(116e)와 돌출부(116p)를 구비하고, 돌출부(116p)는 측면에서 볼 때 ∧ 구조로 상방으로 뾰족하게 돌출된 구조를 가질 수 있다. 이와 같이, 접촉부(116Co)의 돌출부(116p)가 ∧ 구조를 가짐으로써,

구조와 같은 암놈 구조를 갖는 마이크로 커넥터의 단자 핀들에 삽입되는 형태로 결합할 때, ∧ 구조의 양 측면이 동시에 암놈 구조에 접촉하여 콘택 신뢰성이 향상될 수 있다.

지지 필름(120)은 본체(110)의 형태와 동일하게 사각형 형태를 가지며, 본체와 결합하여 본체(110)를 지지하고, 본체(110) 내에 단자 핀들(116)의 위치를 고정할 수 있다. 지지 필름(120)의 형태는 본체(110)의 형태에 따라 달라질 수 있다. 지지 필름(120)은 본체(110)의 하면으로 결합하는 제1 지지 필름(122)과 본체(110)의 상면으로 결합하는 제2 지지 필름(124)을 포함할 수 있다. 제1 및 제2 지지 필름(122, 124) 역시 본체(110)의 오픈 영역(Oarea1)에 대응한 오픈 영역들(Oarea3, Oarea2)을 구비할 수 있다. 참고로, 도 1a 및 도 1b에서, 오픈 영역들(Oarea1, Oarea2, Oarea3)의 참조 번호를 'Oarea'로 통칭하여 표시하고 있다. 제1 및 제2 지지 필름(122, 124)의 오픈 영역들(Oarea3, Oarea2)은 본체(110)의 단자 핀들(116)의 돌출된 부분, 예컨대 접촉부(116Co)를 하방 및 상방으로 노출시킬 수 있다. 다만, 제1 지지 필름(122)의 오픈 영역(Oarea3)에는 러버 커넥터(130)가 배치되므로, 접촉부(116Co)의 하면 부분은 제1 지지 필름(122)의 오픈 영역(Oarea3)을 통해 노출되지 않을 수 있다. 그에 대해서는 러버 커넥터(130)에 대한 설명 부분에서 좀더 상세히 설명한다.

본체(110)의 오픈 영역(Oarea1)과 제1 및 제2 지지 필름(122, 124)의 오픈 영역들(Oarea3, Oarea2)의 제1 방향(x 방향)의 폭은 각각 다를 수 있다. 예컨대, 도 4b를 통해 알 수 있듯이, 제1 지지 필름(122)의 오픈 영역(Oarea3), 본체(110)의 오픈 영역(Oarea1), 그리고 제2 지지 필름(124)의 오픈 영역(Oarea2) 순으로 제1 방향(x 방향)의 폭이 작아질 수 있다. 물론, 오픈 영역(Oarea)의 제1 방향(x 방향)의 폭이 그에 한정되는 것은 아니다. 예컨대, 본체(110)의 오픈 영역(Oarea1)과 제1 및 제2 지지 필름(122, 124)의 오픈 영역들(Oarea3, Oarea2)의 제1 방향(x 방향)의 폭이 모두 동일할 수도 있다.

지지 필름(120)은 전술한 바와 같이 단자 핀들(116)을 고정하되, 단자 핀들(116)이 마이크로 커넥터의 단자 핀들과 일치되도록 소정 간격을 가지고 고정할 수 있다. 예컨대, 단자 핀들(116)은 지지 필름(120)에 의해 0.3 ~ 0.4㎜ 정도의 간격을 가지고 고정될 수 있다. 일반적으로, 단자 핀들(116)은 원형(prototype)의 본체 형성 시에 소정 간격을 가지고 형성되고, 그러한 단자 핀들(116)에 지지 필름(120)이 결합함으로써, 단자 핀들(116)이 소정 간격을 가지고 고정될 수 있다. 참고로, 도 1b는 원형의 본체(110)를 구비한 인터페이스(100')에 대한 사시도로서, 원형의 본체(110)에 지지 필름(120)이 결합한 후, 원형의 본체(110)의 측면들에 붙어있는 브릿지 영역들(B1, B2)이 제거됨으로써, 도 1a의 인터페이스(100)가 완성될 수 있다.

지지 필름(120)은 절연 및 내열 기능이 우수한 고기능성의 접착용 테이프일 수 있다. 그러나 지지 필름(120)의 재질이 그에 한정되는 것은 아니다. 예컨대, 지지 필름(120)은 에폭시 수지로 형성될 수도 있다. 본 실시예의 인터페이스(100)에서, 지지 필름(120)은 본체(110)의 양면에 모두 접착하도록 제1 및 제2 지지 필름(122, 124)을 구비하지만, 이에 한정되지 않고 지지 필름(120)은 제1 및 제2 지지 필름(122, 124) 중 어느 하나만을 구비하고, 본체(110)의 상면 또는 하면 어느 한쪽 면에 결합하여 본체(110)를 지지할 수도 있다.

한편, 본체(110)와 지지 필름(120)에는 외부 결합 홀(Hout)과 내부 결합 홀(Hin)이 형성될 수 있다. 외부 결합 홀(Hout)과 내부 결합 홀(Hin)은 인터페이스(100)가 테스트 소켓(미도시)이나 테스트 PCB(미도시)에 결합할 때 이용될 수 있다.

러버 커넥터(130)는 단자 핀들(116)의 하부에 배치될 수 있다. 러버 커넥터(130)는 제1 지지 필름(122)의 오픈 영역(Oarea3)에 삽입될 수 있는 사이즈를 가질 수 있다. 예컨대, 러버 커넥터(130)의 제2 방향(y 방향)의 길이는 제1 지지 필름(122)의 오픈 영역(Oarea3)의 제2 방향(y 방향)의 길이보다 작을 수 있다. 다시 말해서, 러버 커넥터(130)의 제2 방향(y 방향)의 길이는 단자 핀들(116)을 모두 덮을 수 있을 정도면 충분할 수 있다. 그러나 러버 커넥터(130)의 제2 방향(y 방향)의 길이가 그에 한정되는 것은 아니다. 예컨대, 러버 커넥터(130)의 제2 방향(y 방향)의 길이는 오픈 영역(Oarea3)의 제2 방향(y 방향)의 길이와 거의 동일하게 형성될 수도 있다. 한편, 러버 커넥터(130)의 제1 방향(x 방향)의 폭은 오픈 영역(Oarea3)의 제1 방향(x 방향)의 폭보다 약간 작을 수 있다. 그에 따라, 도 4b에서, 단자 핀들(116)의 일부분이 오픈 영역(Oarea3)을 통해 노출되고 있음을 확인할 수 있다. 물론, 러버 커넥터(130)의 제1 방향(x 방향)의 폭이 오픈 영역(Oarea3)의 제1 방향(x 방향)의 폭과 거의 동일하게 형성될 수도 있다.

러버 커넥터(130)는 러버(rubber, 도 11a의 130r 참조)와 도전 라인들(도 11a의 130l 참조)을 포함할 수 있다. 러버 커넥터(130)가 단자 핀들(116) 하부에 결합 배치됨으로써, 도전 라인들(130l)은 단자 핀들(116)에 콘택하여 전기적으로 연결될 수 있다. 경우에 따라, 도전 라인들(130l)과 단자 핀들(116)은 미세하게 이격 배치되고, 인터페이스(100)가 마이크로 커넥터와 결합할 때, 도전 라인들(130l)과 단자 핀들(116)이 콘택할 수도 있다. 러버 커넥터(130)의 구조에 대해서는 도 11a 내지 도 11c의 설명 부분에서 좀더 상세히 설명한다.

본 실시예의 인터페이스(100)는 단자 핀들(116)의 접촉부(116Co)에 ∧ 구조의 돌출부(116p)가 구비됨으로써, 마이크로 커넥터의 단자 핀들과 암-수 결합 구조로 결합할 때, 콘택 신뢰성이 향상되어 반도체 소자에 대한 안정적인 테스트를 수행할 수 있도록 한다. 또한, 본 실시예의 인터페이스(100)에서는, 러버 커넥터(130)가 지지 필름(120)의 오픈 영역(Orea3)을 통해 단자 핀들(116)의 하면에 결합 배치됨으로써, 인터페이스(100)와 마이크로 커넥터와 결합할 때, 러버 커넥터(130)가 완충 작용을 하여 단자 핀들(116)의 손상이 방지될 수 있다.

도 5a 및 도 5b는 본 발명의 일 실시예에 따른 인터페이스에 대한 사시도, 및 인터페이스의 본체에 대한 평면도이다. 도 1a 내지 도 4d의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 5a 및 도 5b를 참조하면, 본 실시예의 인터페이스(100a)는 단자 핀들(116a)의 구조에서, 도 1a의 인터페이스(100)와 다를 수 있다. 구체적으로, 본 실시예의 인터페이스(100a)에서, 단자 핀들(116a)은 제1 단자 핀들(116a-1)과 제2 단자 핀들(116a-2)을 구비하고, 제1 및 제2 단자 핀들(116a-1, 116a-2) 각각은 오픈 영역으로 돌출된 끝단 부분에 접촉부(116Co1)를 구비할 수 있다. 접촉부(116Co1)는 연장부(116e)와 돌출부(116p)를 구비하며, 돌출부(116p)는 끝단 부분이 상방을 향하는 90° 벤딩 구조를 가질 수 있다. 다시 말해서, 도 1a의 인터페이스(100)에서, 접촉부(116Co)의 돌출부(116p)는 측면에서 볼 때, ∧ 구조를 가지지만, 본 실시예의 인터페이스(100a)에서, 접촉부(116Co1)의 돌출부(116p)는

구조를 가질 수 있다.

본 실시예의 인터페이스(100a) 역시, 접촉부(116Co1)의 돌출부(116p)가 90° 벤딩 구조를 가짐으로써, 암놈 구조를 갖는 마이크로 커넥터의 단자 핀들에 삽입되는 형태로 결합할 때, 90° 벤딩 구조의 돌출 부분 양 측면이 동시에 암놈 구조에 접촉하여 콘택 신뢰성이 향상될 수 있다.

도 6a 및 도 6b는 본 발명의 일 실시예에 따른 인터페이스에 대한 사시도, 및 인터페이스의 본체에 대한 평면도이다. 도 1a 내지 도 4d의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 6a 및 도 6b를 참조하면, 본 실시예의 인터페이스(100b)는 단자 핀들(116b)의 구조에서, 도 1a의 인터페이스(100)와 다를 수 있다. 구체적으로, 본 실시예의 인터페이스(100b)에서, 단자 핀들(116b)은 제1 단자 핀들(116b-1)과 제2 단자 핀들(116b-2)을 구비하고, 제1 및 제2 단자 핀들(116b-1, 116b-2) 각각은 오픈 영역으로 돌출된 끝단 부분에 접촉부(116Co2)를 구비할 수 있다. 접촉부(116Co2)는 연장부(116e), 연결 홈(116g), 및 돌출부(116p)를 구비할 수 있다. 여기서, 돌출부(116p)의 상면의 높이는 연장부(116e)의 상면의 높이와 실질적으로 동일할 수 있다. 그에 따라, 돌출부(116p)는 연결 홈(116g)의 상면을 기준으로 돌출된 구조를 가질 수 있다. 다시 말해서, 본 실시예의 인터페이스(100b)에서, 단자 핀들(116b)의 끝단 부분에 연결 홈(116g)이 형성됨으로써, 돌출부(116p)가 구비된 접촉부(116Co2)가 구현될 수 있다. 연결 홈(116g)은 단자 핀들(116b)의 끝단에서 약간 떨어진 위치에 홈을 형성하여 구현하거나, 또는 단자 핀들(116b)의 끝단에서 소정 위치까지 전체를 얇게 형성한 후 끝단 부분에만 도전성 물질층을 도포하여 구현할 수도 있다. 연결 홈(116g)이 두 번째 방법으로 구현되는 경우에는 돌출부(116p)의 상면의 높이가 연장부(116e)의 상면의 높이보다 높게 형성될 수도 있다.

본 실시예의 인터페이스(100b)에서, 접촉부(116Co2)에 연결 홈(116g)에 의한 돌출부(116p) 구조가 형성됨으로써, 마이크로 커넥터가

구조와 같이 단자 핀들 측면에 사출물을 포함할 때, 연결 홈(116g) 부분으로 사출물이 수용되도록 하여 사출물과 단자 핀들(116b) 사이의 불필요한 접촉에 의해 단자 핀들(116b)이 손상되는 것을 방지할 수 있다. 또한, 접촉부(116Co2)의 돌출부(116p) 부분만이 마이크로 커넥터의 단자 핀들에 안정적으로 접촉하여 콘택 신뢰성이 향상될 수 있다.

도 7은 본 발명의 일 실시예에 따른 인터페이스의 본체에 대한 평면도이다. 도 1a 내지 도 4d, 도 6a 및 도 6b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 7을 참조하면, 본 실시예의 인터페이스(100c)는 도 7b의 인터페이스(100b)와 거의 유사하나, 단자 핀들(116c)의 접촉부(116Co2')의 구조에서 약간 다를 수 있다. 구체적으로, 본 실시예의 인터페이스(100c)에서, 단자 핀들(116c)의 접촉부(116Co2')는 연장부(116e), 연결 홈(116g), 및 돌출부(116p')를 구비하되, 돌출부(116p')의 상면 상에 파티클들(P)이 코팅될 수 있다. 파티클들(P)은 다이아몬드나 금속 파티클일 수 있다. 예컨대, 돌출부(116p') 구조는 다이아몬드 파티클들을 크롬을 이용하여 단자 핀들(116c)의 끝단 부분에 접착시키고, 접착된 다이아몬드 파티클들 상에 2차 크롬 코팅을 수행하여 형성될 수 있다. 또한, 전기 저항을 감소시키고 통전을 향상시키기 위해 금도금이 더 수행될 수 있다.

본 실시예의 인터페이스(100c)에서, 접촉부(116Co2')에 파티클들(P)이 포함된 돌출부(116p') 구조가 형성됨으로써, 돌출부(116p')의 상면 부분이 파티클들(P)을 통해 거칠어지고, 그러한 돌출부(116p')의 거친 표면이 마이크로 커넥터의 단자 핀들의 표면에 묻은 파티클이나 플럭스를 뚫고 들어가 마이크로 커넥터의 단자 핀들에 안정적으로 접촉하여 콘택 신뢰성이 향상될 수 있다.

한편, 파티클들(P)의 코팅은 본 실시예의 인터페이스(100c)의 접촉부(116Co2’)의 돌출부(116p’) 구조에 한정되는 것은 아니다. 예컨대, 도 1a, 도 5a, 및 도 6a의 인터페이스(100, 100a, 100b)의 접촉부(116Co, 116Co1, 116Co2)의 돌출부(116p) 상면에도 파티클들(P)이 코팅될 수 있음은 물론이다.

지금까지 실시예들의 인터페이스들(100, 100a ~ 100c)에서, 다양한 단자 핀들(116, 116a ~ 116c)의 접촉부(116Co, 116Co1, 116Co2, 116Co2') 구조에 대하여 예시하였다. 그러나 본 실시예의 인터페이스의 단자 핀들의 접촉부의 구조가 그에 한정되는 것은 아니다. 예컨대, 마이크로 커넥터의 단자 핀들의 암놈 또는 수놈 구조에 따라, 본 실시예의 인터페이스의 단자 핀들의 접촉부의 구조는 평평하거나 돌출된 구조, 또는 특정 부위에 홈이 형성된 구조 등 다양하고 자유롭게 제작할 수 있다.

도 8a 및 도 8b는 본 발명의 일 실시예에 따른 인터페이스에 대한 사시도, 및 분리 사시도이다. 도 1a 내지 도 4d의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 8a 및 도 8b를 참조하면, 본 실시예의 인터페이스(100d)는 러버 커넥터(130a)의 구조에서, 도 1a의 인터페이스(100)와 다를 수 있다. 구체적으로, 본 실시예의 인터페이스(100d)에서, 러버 커넥터(130a)는 서로 이격 배치된 제1 단자 러버 커넥터(132)와 제2 단자 러버 커넥터(134)를 구비할 수 있다. 제1 단자 러버 커넥터(132)는 제1 단자 핀들(116-1) 하면에 배치되고, 제2 단자 러버 커넥터(134)는 제2 단자 핀들(116-2) 하면에 배치될 수 있다. 이와 같이 러버 커넥터(130a)가 2개로 분리되어 제1 및 제2 단자 핀들(116-1, 116-2) 각각에 배치되어도, 러버 커넥터(130a)의 구조적 기능적 특징에 기인하여 전기적으로 전혀 문제가 없다.

한편, 본 실시예의 인터페이스(100d)에서, 단자 핀들(116)이 도 1a의 인터페이스(100)의 단자 핀들(116)의 구조를 가지지만, 본 실시예의 인터페이스(100d)의 단자 핀들(116)의 구조가 그에 한정되는 것은 아니다. 예컨대, 본 실시예의 인터페이스(100d)의 단자 핀들(116)은 도 5a, 도 6a, 또는 도 7의 인터페이스(100a, 100b, 100c)의 단자 핀들(116a ~ 116c)의 구조를 가질 수 있음은 물론이다.

도 9a 및 도 9b는 본 발명의 일 실시예에 따른 인터페이스에 대한 사시도, 및 분리 사시도이다. 도 1a 내지 도 4d의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 9a 및 도 9b를 참조하면, 본 실시예의 인터페이스(100e)는 러버 커넥터(130, 140)의 구조에서, 도 1a의 인터페이스(100)와 다를 수 있다. 구체적으로, 본 실시예의 인터페이스(100e)는, 제1 러버 커넥터(130)와 제2 러버 커넥터(140)를 구비할 수 있다. 제1 러버 커넥터(130)는 제1 및 제2 단자 핀들(116-1, 116-2) 하면에 배치되고, 제2 러버 커넥터(140)는 제1 및 제2 단자 핀들(116-1, 116-2) 상면에 배치될 수 있다. 본 실시예의 인터페이스(100e)는 제2 러버 커넥터(140)를 더 포함함으로써, 반도체 소자 테스트 시에, 제2 러버 커넥터(140)에 의해 단자 핀들(116)과 마이크로 커넥터의 단자 핀들이 직접 접촉하는 것을 방지하여 단자 핀들(116)의 손상을 방지할 수 있다.

한편, 본 실시예의 인터페이스(100e)에서, 단자 핀들(116)이 도 1a의 인터페이스(100)의 단자 핀들(116)의 구조를 가지지만, 본 실시예의 인터페이스(100e)의 단자 핀들(116)의 구조가 그에 한정되는 것은 아니다. 예컨대, 본 실시예의 인터페이스(100e)의 단자 핀들(116)은 도 5a, 도 6a, 또는 도 7의 인터페이스(100a, 100b, 100c)의 단자 핀들(116a ~ 116c)의 구조를 가질 수 있다.

도 10은 본 발명의 일 실시예에 따른 인터페이스에 대한 사시도이다. 도 1a 내지 도 4d, 및 도 8a 내지 도 9b의 설명 부분에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 10을 참조하면, 본 실시예의 인터페이스(100f)는 러버 커넥터(130a, 140a)의 구조에서, 도 9a의 인터페이스(100e)와 다를 수 있다. 구체적으로, 본 실시예의 인터페이스(100f)에서, 제1 및 제2 러버 커넥터(130a, 140a) 각각은 도 8a의 인터페이스(100d)에서와 같은 러버 커넥터(130a) 구조를 가질 수 있다. 즉, 제1 러버 커넥터(130a)는 제1 단자 러버 커넥터(132)와 제2 단자 러버 커넥터(134)를 구비하고, 제2 러버 커넥터(140a)는 제1 단자 러버 커넥터(142)와 제2 단자 러버 커넥터(144)를 구비할 수 있다.

본 실시예의 인터페이스(100f)에서, 제1 및 제2 러버 커넥터(130a, 140a) 각각이 2개로 분리된 구조를 가지지만, 본 실시예의 인터페이스(100f)의 러버 커넥터의 구조가 그에 한정되는 것은 아니다. 예컨대, 본 실시예의 인터페이스(100f)는 2개의 러버 커넥터들 중 어느 하나만 2개로 분리된 구조를 가질 수도 있다. 또한, 본 실시예의 인터페이스(100f)에서, 단자 핀들의 구조는, 도 1a, 도 5a, 도 6a, 또는 도 7의 인터페이스(100, 100a, 100b, 100c)의 단자 핀들(116, 116a ~ 116c)의 구조를 가질 수 있다.

본 실시예들의 인터페이스들(100, 100a ~ 100f)은, 예컨대, 마이크로 커넥터를 이용하는 테스트 소켓에 적용할 수 있다. 그러나 그에 한하지 않고, 본 실시예의 인터페이스들(100, 100a ~ 100f)은 테스트 소켓뿐만 아니라, 단자 핀들을 이용하여 소자 간의 전기적인 연결을 수행하는 여하한 형태의 연결 매개체에도 적용될 수 있음은 물론이다. 덧붙여, 본 실시예의 인터페이스들(100, 100a ~ 100f)은 개별 단자 핀들의 간격을 조절하고 접촉부의 구조를 변경함으로써, 단자 핀들이 내부로 함몰되어 형성되어 있는 함몰형 마이크로 커넥터나, 단자 핀들이 외부로 돌출되어 있는 돌출형 마이크로 커넥터 모두에 적용할 수 있다.

도 11a 내지 도 11c는 도 1a의 인터페이스의 러버 커넥터에 대한 평면도 및 단면도들로서, 도 11b는 도 11a의 I-I' 부분을 절단한 단면도이고, 도 11c는 도 11a의 Ⅱ-Ⅱ' 부분을 절단한 단면도이다.

도 11a 내지 도 11c를 참조하면, 러버 커넥터(130)는 실리콘 러버(130r) 및 도전 라인들(130l)을 포함할 수 있다. 도전 라인들(130l)은 실리콘 러버(130r) 내에 형성된 금속 와이어일 수 있다. 금속 와이어는 매우 좁은 간격, 예컨대 0.1 ㎜ 이하의 간격을 가지고 실리콘 러버(130r)를 관통하면서 촘촘히 배치될 수 있다. 예컨대, 러버 커넥터(130)는 도전 라인들(130l)을 통해 상부로 배치된 단자 핀들(도 1a의 116 등)과 하부에 배치되는 테스트 PCB의 단자들을 전기적으로 연결할 수 있다. 러버 커넥터(130)에서 도전 라인들(130l)이 각각 서로 분리되어 배치되어 있으므로, 러버 커넥터(130)는 도전 라인들(130l)의 상부에 접촉되는 단자 핀들을 해당하는 도전 라인들(130l)의 하부에 접촉하는 테스트 PCB의 단자들로 전기적으로 연결하고 테스트 PCB의 다른 단자들과는 전기적으로 분리할 수 있다. 한편, 제2 러버 커넥터(도 9의 140 등)의 경우는 반도체 소자 테스트 시에 단자 핀들(도 1a의 116 등)을 마이크로 커넥터의 단자 핀들로 전기적으로 연결할 수 있다.

도 11b에서 도전 라인들(130l)이 실리콘 러버(130r)의 수평면에 대해 소정 각도(θ) 가지고 경사지게 배치되고, 도 11c에서 도전 라인들(130l)이 실리콘 러버(130r)의 수평면에 수직하게 배치되고 있다. 그러나 도전 라인들(130l)의 배치 구조가 그에 한정되지 않는다. 예컨대, 반대로, 도 11b에서, 도전 라인들(130l)이 수직으로 배치되고, 도 11c에서 도전 라인들(130l)이 경사지게 배치될 수 있다. 또한, 도전 라인들(130l)은 도 11b 및 도 11b 모두에서 수직으로 배치되거나 도 11b 및 도 11b 모두에서 경사지게 배치될 수 있다.

도전 라인들(130l)이 수직하게 배치되는 경우에, 단자들의 연결 관계의 확인이 용이할 수 있다. 한편, 도전 라인들(130l)이 소정 각도를 가지고 배치되는 경우에는 도전 라인들(130l)의 수직 압력에 대한 응력이 강해 러버 커넥터(320)의 수명 및 안정성이 향상될 수 있다. 또한, 제조 방법에 있어서도, 수직 구조에 비해 매우 좁은 간격을 가지도록 제작될 수 있다. 한편, 도전 라인들(130l)의 경사 각도는 러버 커넥터(130)에 가해지는 압력에 따라 적절히 조절될 수 있다.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100, 100', 100a ~ 100f: 반도체 소자 테스트용 인터페이스, 또는 인터페이스, 110: 본체, 112: 제1 플레이트, 114: 제2 플레이트, 116, 116a ~ 116c: 단자 핀, 116Co, 116Co1, 116Co2, 116Co2': 접촉부, 116e: 연장부, 116g: 연결 홈, 116p, 116p': 돌출부, 120: 지지 필름, 122: 제1 지지 필름, 124: 제2 지지 필름, 130, 130a, 140, 140a: 러버 커넥터, 130r: 실리콘 러버, 130l: 도전 라인, 132, 142: 제1 단자 러버 커넥터, 134, 144: 제2 단자 러버 커넥터

Claims (7)

1. 제1 단자 핀들이 형성된 제1 플레이트, 및 제2 단자 핀들이 형성되고 상기 제1 플레이트와 이격 배치된 제2 플레이트를 구비하고, 중앙에 제1 오픈 영역이 형성되며, 상기 제1 단자 핀들과 상기 제2 단자 핀들이 서로 대향하면서 상기 제1 오픈 영역으로 돌출되도록 배치된, 본체;
   상기 제1 및 제2 단자 핀들을 고정하여 지지하고, 상기 본체의 하면을 덮고 상기 제1 오픈 영역에 대응하는 오픈 영역이 형성된 제1 지지 필름, 및 상기 본체의 상면을 덮고 상기 제1 오픈 영역에 대응하는 오픈 영역이 형성된 제2 지지 필름을 구비한 지지 필름; 및
   러버(rubber), 및 상기 러버 내에 배치된 다수의 도전 라인들을 구비하고, 상기 제1 지지 필름의 오픈 영역에 대응하는 사이즈를 가지고 상기 제1 및 제2 단자 핀들 하부에 배치된 제1 러버 커넥터;를 포함하고,
   상기 제1 및 제2 단자 핀들의 끝단 부분에 상방으로 돌출된 구조의 접촉부가 형성되며,
   상기 접촉부는, ∧ 구조, 90도 벤딩 구조, 및 연결 홈이 형성된 구조 중 어느 하나의 돌출 구조를 구비하며,
   상기 연결 홈이 형성된 구조의 경우, 상기 접촉부는 연장부, 상기 연결 홈 및 돌출부를 구비하고,
   상기 ∧ 구조의 돌출 부분, 상기 90도 벤딩 구조의 돌출 부분, 및 상기 연결 홈이 형성된 구조의 돌출부 중 적어도 하나의 상면에 도전성 파티클들이 코팅된 것을 특징으로 하는 반도체 소자 테스트용 인터페이스.
2. 삭제
3. 삭제
4. 제1 항에 있어서,
   상기 제1 러버 커넥터는, 상기 제1 단자 핀들에 대응하는 제1 단자 러버 커넥터와 상기 제2 단자 핀들에 대응하는 제2 단자 러버 커넥터를 구비하는 것을 특징으로 하는 반도체 소자 테스트용 인터페이스.
5. 제1 항에 있어서,
   상기 제1 및 제2 단자 핀들 상부에 배치된 제2 러버 커넥터;를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 인터페이스.
6. 제5 항에 있어서,
   상기 제1 러버 커넥터와 제2 러버 커넥터 중 적어도 하나는 상기 제1 단자 핀들에 대응하는 제1 단자 러버 커넥터와 상기 제2 단자 핀들에 대응하는 제2 단자 러버 커넥터를 구비하는 것을 특징으로 하는 반도체 소자 테스트용 인터페이스.
7. 제1 항에 있어서,
   상기 도전 라인들은 상기 러버의 상면에 대하여 수직하게 배치되거나 경사지게 배치된 것을 특징으로 하는 반도체 소자 테스트용 인터페이스.

Images