KR101920091B1 - 접착 시트 및 반도체 칩의 실장 방법 - Google Patents

접착 시트 및 반도체 칩의 실장 방법 Download PDF

Info

Publication number
KR101920091B1
KR101920091B1 KR1020137003462A KR20137003462A KR101920091B1 KR 101920091 B1 KR101920091 B1 KR 101920091B1 KR 1020137003462 A KR1020137003462 A KR 1020137003462A KR 20137003462 A KR20137003462 A KR 20137003462A KR 101920091 B1 KR101920091 B1 KR 101920091B1
Authority
KR
South Korea
Prior art keywords
thermosetting
adhesive layer
semiconductor chip
layer
adhesive sheet
Prior art date
Application number
KR1020137003462A
Other languages
English (en)
Other versions
KR20130106351A (ko
Inventor
사야카 와키오카
요시오 니시무라
아츠시 나카야마
양수 이
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20130106351A publication Critical patent/KR20130106351A/ko
Application granted granted Critical
Publication of KR101920091B1 publication Critical patent/KR101920091B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/062—Copolymers with monomers not covered by C09J133/06
    • C09J133/066—Copolymers with monomers not covered by C09J133/06 containing -OH groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J133/04—Homopolymers or copolymers of esters
    • C09J133/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, the oxygen atom being present only as part of the carboxyl radical
    • C09J133/062—Copolymers with monomers not covered by C09J133/06
    • C09J133/068—Copolymers with monomers not covered by C09J133/06 containing glycidyl groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C09J2301/162—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer the carrier being a laminate constituted by plastic layers only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C09J2433/006—Presence of (meth)acrylic polymer in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/6006—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting with temporary supporting member not part of an apparatus, e.g. removable coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 돌기 전극의 손상 및 변형을 억제할 수 있어, 신뢰성이 우수한 반도체 칩 실장체의 제조에 바람직하게 사용되는 접착 시트, 및 그 접착 시트를 사용한 반도체 칩의 실장 방법을 제공하는 것을 목적으로 한다. 본 발명은, 표면에 돌기 전극을 갖는 반도체 칩을 기판 또는 다른 반도체 칩에 실장하기 위해서 사용되는 접착 시트로서, 40 ∼ 80 ℃ 에서의 인장 저장 탄성률이 0.5 ㎬ 이상인 경질층과, 그 적어도 일방의 면에 적층되고, 40 ∼ 80 ℃ 에서의 인장 저장 탄성률이 10 ㎪ ∼ 9 ㎫ 인 가교 아크릴 폴리머로 이루어진 유연층을 갖는 수지 기재를 갖고, 상기 유연층 상에 형성되고, 회전식 레오미터를 이용하여, 승온 속도 5 ℃/분, 주파수 1 ㎐ 로 40 ∼ 80 ℃ 에 있어서의 용융 점도를 측정했을 경우의 최저 용융 점도가 3000 ㎩·s 보다 크고 100000 ㎩·s 이하인 열경화성 접착제층을 갖는 접착 시트이다.

Description

접착 시트 및 반도체 칩의 실장 방법{BONDING SHEET AND METHOD FOR MOUNTING SEMICONDUCTOR CHIP}
본 발명은, 돌기 전극의 손상 및 변형을 억제할 수 있어, 신뢰성이 우수한 반도체 칩 실장체 (實裝體) 의 제조에 바람직하게 사용되는 접착 시트, 및 그 접착 시트를 사용한 반도체 칩의 실장 방법에 관한 것이다.
최근, 반도체 장치의 소형화, 고집적화가 진전되어, 표면에 전극으로서 복수의 돌기 (범프) 를 갖는 플립 칩, 복수의 얇게 연삭한 반도체 칩을 적층한 스택드 칩 등이 생산되게 되었다. 동시에 반도체 칩의 실장 방법도 다양한 방법이 제안되어 있는데, 현재는 반도체 칩의 접착은 접착제를 이용하여 이루어지는 경우가 많다 (특허문헌 1, 2 등).
이와 같은 소형의 반도체 칩은, 예를 들어, 플립 칩 실장을 사용한 이하와 같은 방법에 의해 제조된다.
먼저, 전극으로서 복수의 돌기 (범프) 를 갖는 반도체 웨이퍼 원판의 표면에 백그라인드 테이프라 불리는 점착 시트 또는 테이프를 첩합 (貼合) 하고, 이 상태로 반도체 웨이퍼 원판의 이면을 소정의 두께까지 연삭한다. 연삭 종료 후, 백그라인드 테이프를 박리한다. 이어서, 연삭 후의 반도체 웨이퍼를 다이싱하여 개개의 반도체 칩으로 하고, 얻어진 반도체 칩을 다른 반도체 칩 또는 기판 상에 플립 칩 실장에 의해 본딩한다. 그 후, 언더필제를 충전하여 경화시킨다. 그러나, 이와 같은 공정은 매우 번잡하다는 문제가 있다.
그래서, 보다 간편한 방법으로서, 백그라인드 테이프를 박리하는 대신에, 백그라인드 테이프의 접착제층을 반도체 웨이퍼 상에 남긴 채로 기재 (基材) 만을 박리하고, 얻어진 반도체 칩을 접착제층을 개재하여 다른 반도체 칩 또는 기판 상에 플립 칩 실장하는 방법이 제안되어 있다.
예를 들어, 특허문헌 3 에는, 기재와, 기재 상에 형성된 층간 접착용 접착제층으로 이루어진 점착 시트의 층간 접착용 접착제층과 웨이퍼를 첩합하는 공정 1, 웨이퍼를 점착 시트에 고정한 상태로 연삭하는 공정 2, 연삭 후의 웨이퍼로부터 층간 접착용 접착제층을 남기고 기재를 박리하여, 층간 접착용 접착제층이 부착된 웨이퍼를 얻는 공정 3 을 갖는 반도체의 제조 방법이 개시되어 있다. 특허문헌 3 에는, 동 문헌의 방법에 의하면, 매우 간편하게, 얇게 연삭된 층간 접착제층이 부착된 웨이퍼를 얻을 수 있고, 얻어진 웨이퍼를 이용하여 반도체 장치가 얻어지는 것이 기재되어 있다.
또한, 통상, 특허문헌 3 에 기재된 바와 같은 방법에 있어서, 접착제층의 두께가 반도체 웨이퍼 원판 상의 돌기 전극의 높이보다 두꺼운 경우에는, 점착 시트 또는 테이프와 반도체 웨이퍼 원판을 첩합하면, 반도체 웨이퍼 원판 상의 돌기 전극은 점착 시트 또는 테이프의 접착제층에 매립된 상태가 된다. 그리고, 연삭시에 가해지는 압력에 의해 돌기 전극의 정상부로부터 접착제가 밀려 떨어져나가, 이로써, 기재의 박리 후에는 돌기 전극의 정상부가 접착제층으로부터 노출될 수 있어, 플립 칩 실장에 의해 전기적인 접속을 실시할 수 있다. 또한, 접착제층의 두께가 반도체 웨이퍼 원판 상의 돌기 전극의 높이 이하인 경우에는, 점착 시트 또는 테이프와 반도체 웨이퍼 원판을 첩합하는 공정 및 연삭시에 있어서, 돌기 전극의 정상부로부터 접착제가 밀려 떨어져나가, 이로써 플립 칩 실장에 의해 전기적인 접속을 실시할 수 있다.
이와 같은 방법에 있어서, 점착 시트 또는 테이프에는, 접착제층을 도공, 건조할 때에도 열팽창 및 수축이 적어, 양호한 형상 유지성을 유지할 수 있는 점에서, 일반적으로 폴리에틸렌테레프탈레이트 (PET) 등의 단단한 재료로 이루어진 기재가 다용되고 있다. 그러나, 단단한 재료로 이루어진 기재를 사용하면, 첩합 공정 또는 연삭시에 가해지는 압력에 의해 돌기 전극의 손상 및 변형이 생겨, 얻어지는 반도체 칩 실장체의 신뢰성이 저하되는 것이 문제이다.
이와 같은 문제에 대해, 특허문헌 4 에는, 적어도 회로면과 접하는 층 (A 층) 이 소정의 열경화성 수지층이고, A 층 상에 직접 적층된 층 (B 층) 이 40 ℃ ∼ 80 ℃ 에서 1 ∼ 300 ㎫ 의 인장 탄성률을 갖는 열가소성 수지층이며, 또한 최외층 (C 층) 이 적어도 25 ℃ 에서 비가소성의 열가소성 수지층인 적층 시트가 개시되어 있다. 그러나, 특허문헌 4 에 기재된 바와 같은 열경화성 수지층 (A 층) 을 사용한 경우에는, 첩합 공정 또는 반도체 칩을 다른 반도체 칩 또는 기판 상에 본딩할 때에, 열경화성 수지층 (A 층) 에 보이드가 발생하게 되는 것이 문제로, 얻어지는 반도체 칩 실장체의 신뢰성은 여전히 불충분하다.
일본 공개특허공보 2005-126658호 일본 공개특허공보 2003-231875호 일본 공개특허공보 2008-016624호 일본 특허 제4170839호
본 발명은, 돌기 전극의 손상 및 변형을 억제할 수 있어, 신뢰성이 우수한 반도체 칩 실장체의 제조에 바람직하게 사용되는 접착 시트, 및 그 접착 시트를 사용한 반도체 칩의 실장 방법을 제공하는 것을 목적으로 한다.
본 발명은, 표면에 돌기 전극을 갖는 반도체 칩을 기판 또는 다른 반도체 칩에 실장하기 위해서 사용되는 접착 시트로서, 40 ∼ 80 ℃ 에서의 인장 저장 탄성률이 0.5 ㎬ 이상인 경질층과, 그 적어도 일방의 면에 적층되고, 40 ∼ 80 ℃ 에서의 인장 저장 탄성률이 10 ㎪ ∼ 9 ㎫ 인 가교 아크릴 폴리머로 이루어진 유연층을 갖는 수지 기재를 갖고, 상기 유연층 상에 형성되고, 회전식 레오미터를 이용하여, 승온 속도 5 ℃/분, 주파수 1 ㎐ 로 40 ∼ 80 ℃ 에 있어서의 용융 점도를 측정했을 경우의 최저 용융 점도가 3000 ㎩·s 보다 크고 100000 ㎩·s 이하인 열경화성 접착제층을 갖는 접착 시트이다.
이하, 본 발명을 상세히 서술하는데, 인장 저장 탄성률을 간단히 탄성률이라 표기한다.
첩합 공정 또는 연삭시에 가해지는 압력에 의해 생기는 돌기 전극의 손상 및 변형을 억제하기 위해서는, 예를 들어, 부드러운 재료로 이루어진 기재를 사용하는 것이 생각된다. 그러나, 부드러운 재료로 이루어진 기재를 사용하면, 연삭시에 반도체 웨이퍼 원판을 보호하는 지지체로서의 기능, 즉 백그라인드 테이프로서의 기능의 저하로 이어진다. 이에 대해 본 발명자는, 소정의 탄성률을 갖는 경질층과, 그 적어도 일방의 면에 적층된 소정의 탄성률을 갖는 가교 아크릴 폴리머로 이루어진 유연층을 갖고, 이 유연층 상에 열경화성 접착제층이 형성되어 이루어지는 접착 시트를 사용함으로써, 돌기 전극의 손상 및 변형을 억제할 수 있는 것을 알아냈다. 또한, 본 발명자는, 열경화성 접착제층의 40 ∼ 80 ℃ 에 있어서의 최저 용융 점도를 소정 범위로 함으로써, 돌기 전극의 손상 및 변형의 억제와 더불어 보이드를 저감할 수도 있어, 신뢰성이 우수한 반도체 칩 실장체를 제조할 수 있는 것을 알아내고, 본 발명을 완성시키기에 이르렀다.
표면에 돌기 전극을 갖는 반도체 칩을 기판 또는 다른 반도체 칩에 실장할 때에는, 돌기 전극을 갖는 반도체 웨이퍼 원판의 이면을 소정의 두께까지 연삭한 후, 연삭 후의 반도체 웨이퍼를 다이싱하여 반도체 칩으로 개편화하고, 얻어진 반도체 칩을 기판 또는 다른 반도체 칩 상에 플립 칩 실장에 의해 본딩한다.
본 발명의 접착 시트는, 이와 같이 표면에 돌기 전극을 갖는 반도체 칩을 기판 또는 다른 반도체 칩에 실장할 때에 사용된다. 보다 구체적으로는, 본 발명의 접착 시트는, 돌기 전극을 갖는 반도체 웨이퍼 원판의 표면에 첩합되어 사용된다.
본 발명의 접착 시트는, 경질층과 그 적어도 일방의 면에 적층된 유연층을 갖는 수지 기재를 갖는다.
경질층은, 40 ∼ 80 ℃ 에서의 탄성률의 하한이 0.5 ㎬ 이다. 이와 같은 탄성률을 갖는 경질층을 가짐으로써, 본 발명의 접착 시트는 연삭시에 반도체 웨이퍼 원판을 보호하는 지지체로서의 기능을 충분히 할 수 있다. 따라서, 본 발명의 접착 시트를 사용함으로써, 반도체 웨이퍼 원판의 연삭 공정을 양호하게 실시할 수 있다. 40 ∼ 80 ℃ 에서의 탄성률이 0.5 ㎬ 미만이면, 얻어지는 접착 시트는 연삭시에 반도체 웨이퍼 원판을 보호하는 지지체로서의 기능이 저하된다. 또한, 40 ∼ 80 ℃ 에서의 탄성률이 0.5 ㎬ 미만이면, 얻어지는 접착 시트는, 반도체 웨이퍼 원판에 첩합될 때에 주름, 구김 등을 일으키는 경우가 있다. 40 ∼ 80 ℃ 에서의 탄성률의 바람직한 하한은 1 ㎬, 보다 바람직한 하한은 3 ㎬ 이다.
경질층의 40 ∼ 80 ℃ 에서의 탄성률의 바람직한 상한은 50 ㎬ 이다. 40 ∼ 80 ℃ 에서의 탄성률이 50 ㎬ 를 초과하면, 얻어지는 접착 시트는 제조시의 가공성이 떨어지는 경우가 있다. 40 ∼ 80 ℃ 에서의 탄성률의 보다 바람직한 상한은 10 ㎬ 이다.
또한, 본 명세서 중 탄성률이란, 상품명 「DVA-200」, 아이티 계측 제어사 제조의 동적 점탄성 측정 장치에 의해, 10 ㎐ 의 주파수에서 측정한 탄성률을 의미한다.
또한, 40 ∼ 80 ℃ 의 온도 범위는, 예를 들어 반도체 웨이퍼 원판의 연삭 공정 등의, 본 발명의 접착 시트의 수지 기재가 기재로서의 역할을 하는 공정에 있어서의 온도 범위를 고려하여 설정되어 있다. 이와 같은 온도 범위에서의 경질층의 탄성률을 상기 범위로 함으로써, 본 발명의 접착 시트는, 연삭시에 반도체 웨이퍼 원판을 보호하는 지지체로서의 기능을 충분히 할 수 있어, 본 발명의 접착 시트를 이용하여 신뢰성이 우수한 반도체 칩 실장체를 제조할 수 있다.
경질층은, 탄성률이 온도에 따라 크게 변화하지 않는 것이 바람직하다.
본 발명의 접착 시트를 반도체 웨이퍼 원판에 첩합할 때에는, 열경화성 접착제층을 약간 용융시켜 돌기 전극에 추종시키기 쉽게 할 목적으로, 50 ℃ 이상 100 ℃ 미만 정도로 가열하는 것이 바람직하다. 그 때문에, 경질층의 탄성률이 온도에 따라 크게 변화하면, 얻어지는 접착 시트는 반도체 웨이퍼 원판에 첩합될 때에 주름 등을 일으키는 경우가 있다.
또한, 탄성률이 온도에 따라 크게 변화하는 경질층이라도, 그 밖의 보강 수단을 강구하여 주름 등을 억제함으로써 사용할 수 있는데, 이 경우에는, 보강 수단을 강구할 필요가 있기 때문에 작업이 번잡해지는 경우가 있다.
구체적으로는, 경질층은, 100 ℃ 에서의 탄성률을 30 ℃ 에서의 탄성률로 나눈 값의 바람직한 하한이 0.5, 보다 바람직한 하한이 0.6 이다. 또한, 경질층은, 70 ℃ 에서의 탄성률을 30 ℃ 에서의 탄성률로 나눈 값의 바람직한 하한이 0.8, 보다 바람직한 하한이 0.9 이다.
경질층은, 40 ∼ 80 ℃ 에서의 탄성률이 상기 범위를 만족하고 있으면 되고, 예를 들어, 폴리에틸렌테레프탈레이트 (PET), 폴리카보네이트, 폴리메타크릴산메틸, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌 등으로 이루어진 층을 들 수 있다. 그 중에서도 경질층은, PET 를 함유하는 층인 것이 바람직하다.
경질층의 두께의 바람직한 하한은 5 ㎛, 바람직한 상한은 200 ㎛ 이다. 경질층의 두께가 5 ㎛ 미만이면, 얻어지는 접착 시트는 연삭시에 반도체 웨이퍼 원판을 보호하는 지지체로서의 기능이 저하되는 경우가 있다. 경질층의 두께가 200 ㎛ 를 초과하면, 얻어지는 수지 기재가 연삭 후의 반도체 웨이퍼로부터 열경화성 접착제층을 남긴 채로 박리될 때에, 반도체 웨이퍼에 과잉의 응력을 발생시키는 경우가 있다. 경질층의 두께의 보다 바람직한 하한은 10 ㎛, 보다 바람직한 상한은 50 ㎛ 이다.
본 발명의 접착 시트는, 경질층의 적어도 일방의 면에 적층된 유연층을 갖는다.
유연층은, 40 ∼ 80 ℃ 에서의 탄성률의 하한이 10 ㎪, 상한이 9 ㎫ 이다. 이와 같은 탄성률을 갖는 유연층을 가짐으로써, 본 발명의 접착 시트는, 첩합 공정 또는 연삭시에 가해지는 압력에 의해 생기는 돌기 전극의 손상 및 변형을 억제할 수 있다. 따라서, 본 발명의 접착 시트를 이용하여, 신뢰성이 우수한 반도체 칩 실장체를 제조할 수 있다. 40 ∼ 80 ℃ 에서의 탄성률이 10 ㎪ 미만이면, 얻어지는 접착 시트는, 연삭시에 반도체 웨이퍼 원판을 보호하는 지지체로서의 기능이 저하된다. 40 ∼ 80 ℃ 에서의 탄성률이 9 ㎫ 를 초과하면, 얻어지는 접착 시트를 사용하면 첩합 공정 또는 연삭시에 가해지는 압력에 의해 돌기 전극의 손상 및 변형이 생기기 쉬워, 반도체 칩 실장체의 신뢰성이 저하되기 쉬워진다. 40 ∼ 80 ℃ 에서의 탄성률의 바람직한 하한이 15 ㎪, 보다 바람직한 하한이 20 ㎪ 이며, 바람직한 상한이 5 ㎫, 보다 바람직한 상한이 1 ㎫ 이다.
본 명세서 중 유연층의 탄성률이란, 반드시 본 발명의 접착 시트에 있어서의 유연층에 대해 측정한 값을 의미하지 않는다. 즉, 탄성률은 재료의 고유의 값이기 때문에, 예를 들어, 유연층이 매우 부드러운 재료로 이루어진 경우에는, 탄성률을 충분히 측정할 수 있는 정도의 두께를 갖는 유연층을 별도 제조하여, 얻어진 유연층에 대해 탄성률을 측정해도 된다.
유연층은, 열경화성 접착제층과 접하는 면의 표면 조도 Ra 의 바람직한 상한이 0.4 ㎛ 이다. 표면 조도 Ra 가 0.4 ㎛ 를 초과하면, 열경화성 접착제층의 표면에 유연층의 표면의 요철이 전사되어 버리는 경우가 있다. 열경화성 접착제층의 표면에 요철이 형성되어 버리면, 경화 후의 열경화성 접착제층과 피착체의 계면에 보이드가 생기기 쉬워져 반도체 칩 실장체의 신뢰성이 저하되는 경우가 있다. 또한, 열경화성 접착제층의 표면에 요철이 형성되어 버리면 투명성이 손상되기 때문에, 다이싱 공정이나 플립 칩 실장 공정에 있어서, 열경화성 접착제층을 개재하여 반도체 칩 상의 얼라이먼트 마크 또는 돌기 전극을 인식할 수 없는 경우가 있다.
표면 조도 Ra 를 상기 범위로 하기 위해서는, 예를 들어, 경질층이 되는 필름의 적어도 일방의 면에 유연층이 되는 필름을 적층하는 경우에는, 유연층이 되는 필름으로서 상기 범위의 표면 조도 Ra 를 갖는 필름을 사용하는 것이 바람직하다. 또한, 예를 들어, 경질층 상에 유연층이 되는 수지의 도액을 도포한 후 건조하는 경우에는, 도포 및 건조 후의 유연층의 표면 조도 Ra 가 상기 범위가 되도록 조정하는 것이 바람직하다.
또한, 표면 조도 Ra 는, JIS B 0601 에 준하여, 예를 들어, 컬러 3D 레이저 현미경 (상품명 「VK-9700」, 키엔스사 제조) 을 이용하여 측정할 수 있다.
유연층은, 가교 아크릴 폴리머로 이루어진 것이다.
가교 아크릴 폴리머란, 폴리알킬(메트)아크릴레이트 (이하, 간단히 아크릴 폴리머라고 한다) 의 주사슬 사이에 가교 구조가 형성되어 있는 폴리머를 말한다. 가교 구조의 정도를 조정하거나 아크릴 폴리머를 구성하는 (메트)아크릴산알킬에스테르 모노머의 종류나 구성 비율을 조정하거나 함으로써, 유연층의 40 ∼ 80 ℃ 에서의 탄성률을 조정할 수 있다. 가교 구조를 형성하는 방법으로서, 예를 들어, 가교 가능한 관능기를 갖는 아크릴 폴리머 (이하, 관능기 함유 아크릴 폴리머라고도 한다) 에 가교제를 배합하는 방법을 들 수 있다.
아크릴 폴리머는, 예를 들어, 1 종 또는 2 종 이상의 (메트)아크릴산알킬에스테르 모노머를 중합 또는 공중합하여 이루어지는 일반적인 (메트)아크릴산알킬에스테르계 수지, (메트)아크릴산알킬에스테르 모노머와 이것과 공중합할 수 있는 다른 비닐 모노머의 공중합체 등을 들 수 있다. 그 중에서도, (메트)아크릴산알킬에스테르 모노머와 이것과 공중합할 수 있는 다른 비닐 모노머의 공중합체가 바람직하다. 또한, 본 명세서 중 (메트)아크릴레이트란, 아크릴레이트와 메타크릴레이트의 양방을 의미하고, (메트)아크릴산이란, 아크릴산과 메타크릴산의 양방을 의미한다.
(메트)아크릴산알킬에스테르 모노머는, 알킬기의 탄소수가 2 ∼ 12 인 것이 바람직하고, 구체적으로는, 예를 들어, (메트)아크릴산에틸, (메트)아크릴산부틸, (메트)아크릴산-2-에틸헥실 등을 들 수 있다. 이들 (메트)아크릴산알킬에스테르 모노머는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
관능기 함유 아크릴 폴리머는, 일반적인 아크릴 폴리머의 경우와 마찬가지로, 알킬기의 탄소수가 통상 2 ∼ 18 의 범위에 있는 (메트)아크릴산알킬에스테르 모노머를 주모노머로 하고, 이와 같은 주모노머와, 관능기 함유 모노머와, 필요에 따라 이들과 공중합할 수 있는 다른 개질용 모노머를 통상적인 방법에 의해 공중합시킴으로써 얻어지는, 상온에서 점착성을 갖는 폴리머인 것이 바람직하다.
관능기 함유 모노머로서는, 예를 들어, (메트)아크릴산 등의 카르복실기 함유 모노머, (메트)아크릴산하이드록시에틸 등의 하이드록실기 함유 모노머, (메트)아크릴산글리시딜 등의 에폭시기 함유 모노머, (메트)아크릴산이소시아네이트에틸 등의 이소시아네이트기 함유 모노머, (메트)아크릴산아미노에틸 등의 아미노기 함유 모노머 등을 들 수 있다.
다른 개질용 모노머는, 예를 들어, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 일반적인 (메트)아크릴산알킬에스테르계 수지에 사용되는 각종 모노머를 들 수 있다.
또한, 가교 가능한 관능기로서 라디칼 중합성 불포화기를 갖는 아크릴 폴리머도 사용할 수 있다.
라디칼 중합성 불포화 결합을 갖는 아크릴 폴리머는, 분자 내에 관능기를 갖는 관능기 함유 아크릴 폴리머를 미리 합성하고, 분자 내에 상기의 관능기와 반응하는 관능기와 라디칼 중합성 불포화기를 갖는 화합물을 반응시킴으로써 얻어지는 것이 바람직하다.
또한, 유연층이 라디칼 중합성 불포화기를 갖는 아크릴 폴리머를 함유하는 경우, 유연층은 광중합 개시제 또는 열중합 개시제를 함유하는 것이 바람직하다.
아크릴 폴리머의 중량 평균 분자량은, 통상 20 만 ∼ 200 만 정도이다.
가교제는, 예를 들어, 이소시아네이트계 가교제, 아지리딘계 가교제, 에폭시계 가교제, 금속 킬레이트형 가교제 등을 들 수 있다. 그 중에서도, 이소시아네이트계 가교제의 이소시아네이트기와 아크릴 폴리머에 있어서의 알코올성 수산기가 반응하여 부분적인 3 차원 구조를 형성함으로써, 유연층의 40 ∼ 80 ℃ 에서의 탄성률을 용이하게 조정할 수 있는 점, 수지 기재를 박리할 때에 풀의 잔류물이 잘 생기지 않는 점으로부터, 이소시아네이트계 가교제가 바람직하다.
유연층은, 또한 후술하는 열경화성 접착제층에 함유되는 열경화제와 동일한 열경화제를 함유해도 된다. 여기서, 열경화제에 추가로 열경화 촉진제를 병용하는 경우, 본 명세서에 있어서의 열경화제는, 열경화제 단독 또는 열경화제와 열경화 촉진제의 조합의 어느 것이나 포함하는 것으로 한다.
유연층에 열경화제를 배합함으로써, 유연층 상에 열경화성 접착제층이 적층된 상태로 일정 기간 경과하는 경우에, 열경화제가 열경화성 접착제층으로부터 유연층으로 이행되어 버리는 것을 억제하거나 지연시키거나 할 수 있다. 또한, 유연층 상에 열경화성 접착제층이 적층된 상태로 일정 기간 경과한 후에는, 유연층에 함유되는 열경화제는, 열경화성 접착제층으로부터 이행되어 온 열경화제를 함유하고 있어도 된다.
유연층에 열경화제를 배합하는 경우, 열경화제의 배합량은, 아크릴 폴리머 100 중량부에 대한 바람직한 하한이 0.1 중량부, 바람직한 상한이 10 중량부이다. 열경화제의 배합량이 0.1 중량부 미만이면, 유연층에 열경화제를 배합하는 효과가 충분히 얻어지지 않는 경우가 있다. 열경화제의 배합량이 10 중량부를 초과하면, 얻어지는 수지 기재를 연삭 후의 반도체 웨이퍼로부터 열경화성 접착제층을 남긴 채로 박리할 때에, 풀의 잔류물이 생기는 경우가 있다.
유연층의 두께의 바람직한 하한은 2 ㎛, 바람직한 상한은 100 ㎛ 이다. 유연층의 두께가 2 ㎛ 미만이면, 얻어지는 접착 시트는, 연삭시에 반도체 웨이퍼 원판의 전극을 보호하는 기능이 저하되는 경우가 있고, 또한, 첩합 공정 또는 연삭시에 돌기 전극의 정상부로부터 접착제를 밀어 떨어트리기가 곤란해지는 경우가 있다. 유연층의 두께가 100 ㎛ 를 초과하면, 얻어지는 접착 시트는 연삭시에 충분한 반도체 웨이퍼 원판의 유지를 할 수 없어, 반도체 웨이퍼의 두께 편차, 균열 등을 발생시키는 경우가 있다. 유연층의 두께의 보다 바람직한 하한은 4 ㎛, 더욱 바람직한 하한은 10 ㎛, 보다 바람직한 상한은 60 ㎛, 더욱 바람직한 상한은 50 ㎛ 이다.
유연층은, 경질층의 일방의 면에 적층되어 있으면 되는데, 경질층의 양면에 적층되어 있어도 된다.
유연층이 경질층의 양면에 적층되어 있는 경우에는, 경질층의 선팽창률과 유연층의 선팽창률이 상이한 것에서 기인하는 문제, 즉, 가열 또는 냉각을 수반하는 공정에 있어서, 얻어지는 접착 시트에 휨 및 변형이 생기는 경우가 있다는 문제를 방지할 수 있다. 또한, 접착 시트에 휨 및 변형이 생기면, 예를 들어, 접착 시트 자체의 제조가 곤란해지거나, 수지 기재와 열경화성 접착제층 사이에서 박리가 생김으로써 반도체 칩의 실장을 양호하게 실시하는 것이 곤란해지거나 하는 경우가 있다.
또한, 가열을 수반하는 공정으로서, 예를 들어 수지 기재 상에 접착제 조성물을 도공, 건조하는 공정, 접착 시트와 반도체 웨이퍼 원판을 첩합하는 공정 등을 들 수 있다. 냉각을 수반하는 공정으로서, 예를 들어 반도체 웨이퍼 원판의 연삭 공정, 접착 시트의 냉장 보존시 등을 들 수 있다. 가열 또는 냉각을 수반하는 공정이 이루어지는 온도 범위는, 예를 들어, -20 ∼ 100 ℃ 정도의 온도 범위를 들 수 있다.
본 발명의 접착 시트는, 수지 기재의 유연층 상에 형성된 열경화성 접착제층을 갖는다. 열경화성 접착제층은, 회전식 레오미터를 이용하여, 승온 속도 5 ℃/분, 주파수 1 ㎐ 로 40 ∼ 80 ℃ 에 있어서의 용융 점도를 측정했을 경우의 최저 용융 점도가 3000 ㎩·s 보다 크고 100000 ㎩·s 이하이다.
최저 용융 점도가 3000 ㎩·s 를 초과함으로써, 얻어지는 접착 시트를 반도체 웨이퍼 원판에 첩합할 때, 및 반도체 칩을 열경화성 접착제층을 개재하여 기판 또는 다른 반도체 칩 상에 본딩할 때에, 열경화성 접착제층의 응집력에 의해 보이드를 저감시킬 수 있다. 또한, 최저 용융 점도가 3000 ㎩·s 를 초과함으로써, 연삭 후의 반도체 웨이퍼로부터 열경화성 접착제층을 남긴 채로 수지 기재를 박리할 때에, 풀의 잔류물이 없이 비교적 용이하게 박리할 수 있다. 즉, 이와 같은 최저 용융 점도를 갖는 열경화성 접착제층과 상기 서술한 바와 같은 수지 기재를 적층함으로써, 경박리 (輕剝離) 라는 이점을 얻을 수 있다. 최저 용융 점도는 4000 ㎩·s 이상인 것이 보다 바람직하다.
최저 용융 점도가 100000 ㎩·s 를 초과하면, 열경화성 접착제층의 유동성 부족에 의해, 반도체 웨이퍼와 열경화성 접착제층의 밀착성이 충분히 얻어지지 않는다. 반도체 웨이퍼와 열경화성 접착제층의 밀착성이 불충분하면, 수지 기재를 연삭 후의 반도체 웨이퍼로부터 열경화성 접착제층을 남긴 채로 박리할 때에, 반도체 웨이퍼와 열경화성 접착제층 사이에서 계면 박리가 생기기 쉽다. 또한, 반도체 칩을 열경화성 접착제층을 개재하여 기판 또는 다른 반도체 칩 상에 본딩할 때에, 혼입 보이드의 배출성이 저하되기 때문에 혼입 보이드가 잔존하기 쉬워진다. 이와 같은 경우, 보이드에 의해 땜납 내열성, 온도 사이클 내열성 등이 저하되는 경우가 있다. 최저 용융 점도의 바람직한 상한은 50000 ㎩·s 이다.
최저 용융 점도를 상기 범위로 조정하는 방법으로서, 예를 들어 열경화성 접착제층에 함유되는 각 성분을 소정의 배합량으로 배합함으로써 최저 용융 점도를 조정하는 방법을 들 수 있다.
열경화성 접착제층은, 얻어지는 반도체 칩 실장체의 신뢰성을 보다 향상시킬 수 있는 점에서, 열경화성 화합물 및 열경화제를 함유하는 접착제 조성물을 이용하여 형성되는 열경화성 접착제층이 바람직하다. 또한, 열경화성 접착제층으로서, 예를 들어 열경화성 화합물, 광경화성 화합물, 열경화제 및 광중합 개시제를 함유하는 접착제 조성물을 이용하여 형성되는 열경화성 접착제층 등도 들 수 있다.
광경화성 화합물을 함유하는 접착제 조성물을 이용하여 형성됨으로써, 얻어지는 열경화성 접착제층은 에너지선의 조사에 의해 반경화되고, 이와 같은 반경화된 열경화성 접착제층은 더욱 충분한 접착성을 갖는다. 따라서, 예를 들어, 본 발명의 접착 시트를 반도체 웨이퍼 원판과 첩합하여 반도체 웨이퍼 원판의 이면을 연삭한 후, 열경화성 접착제층을 반경화시키고, 이어서 연삭 후의 반도체 웨이퍼로부터 수지 기재를 박리함으로써, 반경화된 열경화성 접착제층이 부착된 반도체 웨이퍼를 제조할 수 있다. 또한, 이와 같은 반경화된 열경화성 접착제층이 부착된 반도체 웨이퍼를 다이싱하여 반도체 칩으로 개편화하고, 얻어진 반경화된 열경화성 접착제층이 부착된 반도체 칩을 기판 또는 다른 반도체 칩 상에 플립 칩 실장에 의해 본딩함으로써, 반도체 칩 실장체를 간편하게 제조할 수 있다.
열경화성 화합물은 에폭시 수지를 함유하는 것이 바람직하다.
에폭시 수지는, 다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지인 것이 바람직하다. 열경화성 화합물이 다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지를 함유함으로써, 얻어지는 열경화성 접착제층의 경화물은, 강직하여 분자의 운동이 저해되기 때문에 우수한 기계적 강도 및 내열성을 발현하고, 또한 흡수성이 낮아지기 때문에 우수한 내습성을 발현할 수 있다.
다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지는, 예를 들어, 디시클로펜타디엔디옥사이드, 디시클로펜타디엔 골격을 갖는 페놀노볼락 에폭시 수지 등의 디시클로펜타디엔 골격을 갖는 에폭시 수지 (이하, 디시클로펜타디엔형 에폭시 수지라고도 한다), 1-글리시딜나프탈렌, 2-글리시딜나프탈렌, 1,2-디글리시딜나프탈렌, 1,5-디글리시딜나프탈렌, 1,6-디글리시딜나프탈렌, 1,7-디글리시딜나프탈렌, 2,7-디글리시딜나프탈렌, 트리글리시딜나프탈렌, 1,2,5,6-테트라글리시딜나프탈렌 등의 나프탈렌 골격을 갖는 에폭시 수지 (이하, 나프탈렌형 에폭시 수지라고도 한다), 테트라하이드록시페닐에탄형 에폭시 수지, 테트라키스(글리시딜옥시페닐)에탄, 3,4-에폭시-6-메틸시클로헥실메틸-3,4-에폭시-6-메틸시클로헥산카보네이트 등을 들 수 있다. 그 중에서도, 디시클로펜타디엔디옥사이드가 바람직하다. 이들 다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지는, 단독으로 사용해도 되고, 2 종류 이상을 병용해도 된다.
다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지의 중량 평균 분자량의 바람직한 하한은 500, 바람직한 상한은 2000 이다. 중량 평균 분자량이 500 미만이면, 얻어지는 열경화성 접착제층의 경화물의 기계적 강도, 내열성, 내습성 등이 충분히 향상되지 않는 경우가 있다. 중량 평균 분자량이 2000 을 초과하면, 얻어지는 열경화성 접착제층의 경화물이 지나치게 강직해져 물러지는 경우가 있다.
또한, 에폭시 수지로서 에폭시기를 갖는 아크릴 폴리머도 들 수 있다.
에폭시기를 갖는 아크릴 폴리머는, 예를 들어, 글리시딜(메트)아크릴레이트와 알킬(메트)아크릴레이트로 이루어진 공중합체 등을 들 수 있다. 그 중에서도, 글리시딜(메트)아크릴레이트와 알킬(메트)아크릴레이트로 이루어지고, 에폭시 당량이 약 300 g/eq 인 공중합체가 바람직하다.
에폭시기를 갖는 아크릴 폴리머의 중량 평균 분자량의 바람직한 하한은 1 만, 바람직한 상한은 100 만이다. 중량 평균 분자량이 1 만 미만이면, 얻어지는 접착제 조성물을 이용하여 열경화성 접착제층을 형성하는 것이 곤란해지거나, 경화물의 접착력이 부족하거나 하는 경우가 있다. 중량 평균 분자량이 100 만을 초과하면, 얻어지는 접착제 조성물을 이용하여 일정한 두께를 갖는 열경화성 접착제층을 형성하는 것이 곤란해지는 경우가 있다.
열경화제는, 예를 들어, 열경화성 화합물이 에폭시 수지를 함유하는 경우에는, 트리알킬테트라하이드로 무수 프탈산 등의 열경화형 산무수물계 경화제, 페놀계 경화제, 아민계 경화제, 디시안디아미드 등의 잠재성 경화제, 카티온계 촉매형 경화제 등을 들 수 있다. 이들 에폭시 수지용 경화제는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 그 중에서도, 열경화형 산무수물계 경화제가 바람직하다. 열경화제로서 열경화형 산무수물계 경화제를 사용하면 열경화 속도가 빠르기 때문에, 경화물에 있어서의 보이드를 효과적으로 저감할 수 있어, 얻어지는 접착 시트를 이용하여 보다 신뢰성이 우수한 반도체 칩 실장체를 제조할 수 있다.
열경화제의 배합량은, 열경화성 화합물의 관능기와 등량 반응하는 열경화제를 사용하는 경우에는, 열경화성 화합물의 관능기량에 대한 바람직한 하한이 0.8 당량, 바람직한 상한이 1.2 당량이다. 열경화제의 배합량이 0.8 당량 미만이면, 얻어지는 열경화성 접착제층을 가열해도 충분히 경화시킬 수 없는 경우가 있으며, 특히 접착 시트의 보관 중에 열경화제가 열경화성 접착제층으로부터 유연층으로 이행된 경우에는 심각한 경화 부족이 되는 경우가 있다. 열경화제의 배합량이 1.2 당량을 초과해도 특히 열경화성 접착제층의 열경화성에 기여하지 않아, 과잉의 열경화제가 휘발됨으로써 보이드의 원인이 되는 경우가 있다.
또한, 접착 시트의 보관 중에 열경화제가 열경화성 접착제층으로부터 유연층으로 이행되어 버리는 것을 고려하면, 열경화제의 배합량은, 열경화성 화합물의 관능기량에 대한 바람직한 하한이 0.9 당량이다. 단, 열경화제의 배합량이 0.9 당량 미만이라도, 상기 서술한 바와 같이 유연층이 열경화성 접착제층에 함유되는 열경화제와 동일한 열경화제를 함유하는 경우에는, 열경화제의 이행을 억제하거나 지연하거나 할 수 있으므로 심각한 문제는 되지 않는다.
광경화성 화합물은, 예를 들어, 라디칼에 의해 가교 가능한 이중 결합을 갖는 아크릴 폴리머 등을 들 수 있다.
아크릴 폴리머는, 예를 들어, 이소보로닐아크릴레이트, 2-에틸헥실아크릴레이트, 부틸아크릴레이트, 메틸메타크릴레이트, 2-하이드록시에틸메타크릴레이트, 글리시딜메타크릴레이트 등으로 이루어진 분자량 5 만 ∼ 60 만 정도의 중합체 또는 공중합체에, 이중 결합으로 반응하도록 메타크릴레이트기를 우레탄 결합으로 결합시킨 수지 등을 들 수 있다. 그 중에서도, 이중 결합의 양이 약 1 meq/g 인 아크릴레이트, 메타크릴레이트의 중합체 또는 공중합체가 바람직하다. 이들 아크릴 폴리머는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
광경화성 화합물을 사용하는 경우, 접착제 조성물에는 광중합 개시제가 배합되는 것이 바람직하다.
광중합 개시제는, 예를 들어 250 ∼ 800 ㎚ 파장의 광을 조사함으로써 활성화되는 광중합 개시제가 바람직하고, 예를 들어, 메톡시아세토페논 등의 아세토페논 유도체 화합물이나, 벤조인프로필에테르, 벤조인이소부틸에테르 등의 벤조인에테르계 화합물이나, 벤질디메틸케탈, 아세토페논디에틸케탈 등의 케탈 유도체 화합물이나, 포스핀옥사이드 유도체 화합물이나, 비스(η5-시클로펜타디에닐)티타노센 유도체 화합물, 벤조페논, 미힐러케톤, 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등의 광라디칼 중합 개시제 등을 들 수 있다. 이들 광중합 개시제는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
광중합 개시제의 배합량은, 경화도, 경제성 등을 고려하면, 광경화성 화합물 100 중량부에 대한 바람직한 하한이 0.05 중량부, 바람직한 상한이 5 중량부이다.
접착제 조성물이 열경화성 화합물과 광경화성 화합물을 함유하는 경우, 열경화성 화합물 100 중량부에 대한 광경화성 화합물의 배합량의 바람직한 하한은 10 중량부, 바람직한 상한은 40 중량부이다. 광경화성 화합물의 배합량이 10 중량부 미만이면, 얻어지는 열경화성 접착제층에 에너지선을 조사해도, 충분한 형상 유지 효과가 얻어지지 않는 경우가 있다. 광경화성 화합물의 배합량이 40 중량부를 초과하면, 얻어지는 열경화성 접착제층의 경화물의 내열성이 부족한 경우가 있다.
접착제 조성물은, 또한 에폭시 수지와 반응하는 관능기를 갖는 고형 폴리머를 함유해도 된다.
에폭시기와 반응하는 관능기를 갖는 고형 폴리머는, 예를 들어 아미노기, 우레탄기, 이미드기, 수산기, 카르복실기, 에폭시기 등을 갖는 수지를 들 수 있다. 그 중에서도, 에폭시기를 갖는 폴리머가 바람직하다.
접착제 조성물이 에폭시기를 갖는 폴리머를 함유함으로써, 얻어지는 열경화성 접착제층의 경화물은 우수한 가요성을 발현할 수 있다. 따라서, 예를 들어, 접착제 조성물이 다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지와 에폭시기를 갖는 폴리머를 함유하는 경우, 얻어지는 열경화성 접착제층의 경화물은, 다고리형 탄화수소 골격을 주사슬에 갖는 에폭시 수지에서 유래하는 우수한 기계적 강도, 우수한 내열성 및 우수한 내습성과, 에폭시기를 갖는 폴리머에서 유래하는 우수한 가요성을 가져, 얻어지는 접착 시트를 이용하여 우수한 내냉열 사이클성, 내땜납 리플로우성, 치수 안정성 및 접착 신뢰성 등을 실현할 수 있다.
에폭시기를 갖는 폴리머는, 말단 및/또는 측사슬에 에폭시기를 갖는 폴리머이면 되고, 예를 들어, 에폭시기 함유 아크릴 고무, 에폭시기 함유 부타디엔 고무, 비스페놀형 고분자량 에폭시 수지, 에폭시기 함유 페녹시 수지, 에폭시기 함유 아크릴 폴리머, 에폭시기 함유 우레탄 수지, 에폭시기 함유 폴리에스테르 수지 등을 들 수 있다. 이들 에폭시기를 갖는 폴리머는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 그 중에서도, 에폭시기를 많이 함유하여, 얻어지는 열경화성 접착제층의 경화물의 기계적 강도 및 내열성을 보다 높일 수 있는 점에서, 에폭시기 함유 아크릴 폴리머가 바람직하다.
접착제 조성물은, 열경화성 접착제층의 경화 속도 또는 경화물의 물성 등을 조정할 목적으로, 추가로 열경화 촉진제를 함유해도 된다.
열경화 촉진제는, 예를 들어 이미다졸계 경화 촉진제, 3 급 아민계 경화 촉진제 등을 들 수 있다. 이들 열경화 촉진제는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 그 중에서도, 경화 속도 또는 경화물의 물성 등을 조정하기 위한 반응계의 제어를 하기 쉬운 점에서, 이미다졸계 경화 촉진제가 바람직하다.
이미다졸계 경화 촉진제는, 예를 들어, 이미다졸의 1 위치를 시아노에틸기로 보호한 1-시아노에틸-2-페닐이미다졸, 이소시아눌산으로 염기성을 보호한 이미다졸계 경화 촉진제 (상품명 「2MA-OK」, 시코쿠 화성 공업사 제조), 액상 이미다졸 (상품명 「FUJICURE 7000」, T＆K TOKA 사 제조) 등을 들 수 있다. 또한, 그 외에 예를 들어, 2-에틸-4-메틸이미다졸, 1-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-벤질-2-에틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-페닐-4,5-디-(시아노에톡시메틸)이미다졸, 1,8-디아자비시클로(5.4.0)운데센-7 등의 이미다졸 화합물, 및 이들의 유도체 등을 들 수 있다. 이들 이미다졸계 경화 촉진제는, 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
열경화 촉진제의 배합량은, 열경화제 100 중량부에 대한 바람직한 하한이 5 중량부, 바람직한 상한이 50 중량부이다. 열경화 촉진제의 배합량이 5 중량부 미만이면, 얻어지는 열경화성 접착제층을 가열해도 충분히 경화시킬 수 없는 경우가 있으며, 특히 접착 시트의 보관 중에 열경화 촉진제가 열경화성 접착제층으로부터 유연층으로 이행된 경우에는 심각한 경화 부족이 되는 경우가 있다. 열경화 촉진제의 배합량이 50 중량부를 초과해도 특별히 열경화성 접착제층의 열경화성에 기여하지 않는다.
열경화성 접착제층에 있어서의 열경화제 및/또는 열경화 촉진제의 배합량은, 본 발명의 접착 시트를 제조하여, 실온에서 2 주간 보관한 후에 상기 서술한 범위 내로 유지되어 있는 것이 바람직하다.
단, 열경화제 및/또는 열경화 촉진제는, 접착 시트의 보관 중에 열경화성 접착제층으로부터 유연층으로 이행되어 버리는 경우가 있다. 이와 같은 열경화제 및/또는 열경화 촉진제의 이행은, 유연층이 가교 아크릴 폴리머로 이루어지기 때문에 생기기 쉬워지는 것으로 생각된다. 특히 열경화제 및/또는 열경화 촉진제가 액상 성분 또는 용제 가용 성분인 경우에는, 열경화제 및/또는 열경화 촉진제는, 접착 시트의 보관 중에 열경화성 접착제층으로부터 유연층으로 이행되기 쉬워지는 것이 염려된다.
열경화제 및/또는 열경화 촉진제가 접착 시트의 보관 중에 열경화성 접착제층으로부터 유연층으로 이행되어 버린 경우라도, 열경화성 접착제층을 충분히 경화시키기 위해서는, 예를 들어, 미리 원하는 재료에 의해 원하는 두께로 형성한 유연층과 열경화성 접착제층을 적층하여, 일정 기간 경과 후에 이행되는 열경화제 및/또는 열경화 촉진제의 양을 관찰하여, 열경화성 접착제층에 당해 이행량분을 잉여로 첨가하는 방법, 상기 서술한 바와 같이 유연층에 열경화제 및/또는 열경화 촉진제를 배합해 두는 방법 등을 들 수 있다.
본 발명의 접착 시트를 제조하여, 실온에서 2 주간 보관한 후에 있어서의 열경화성 접착제층 및 수지 기재의 유연층에 있어서의 열경화제 및/또는 열경화 촉진제의 배합량은, 예를 들어 GC-MS 측정을 실시함으로써 직접적으로 구할 수 있다.
또한, 열경화성 접착제층의 물성 변화를 조사함으로써, 열경화제 및/또는 열경화 촉진제의 이행 정도를 간접적으로 조사할 수도 있다. 예를 들어, 시차 주사 열량 측정 (DSC) 에 의해, 본 발명의 접착 시트의 제조 직후, 및 실온에서 2 주간 보관한 후에 있어서의 열경화성 접착제층의 유리 전이 온도 (Tg) 를 측정하여, Tg 의 변화량을 구함으로써, 열경화제 및/또는 열경화 촉진제의 이행 정도를 조사할 수 있다.
또한, 접착 시트의 제조 직후란, 접착 시트의 제조로부터 3 시간 이내인 것이 바람직하다. 단, 접착 시트의 제조로부터 3 시간보다 긴 시간이 경과한 경우라도, 접착 시트를 제조하여 즉시 10 ℃ 이하에서 냉장 보존한 경우에는, 접착 시트의 제조 직후로 간주할 수 있다.
본 발명의 접착 시트의 제조 직후와, 실온에서 2 주간 보관한 후에 있어서의 열경화성 접착제층의 Tg 의 변화량은, 3 ℃ 미만인 것이 바람직하고, 2 ℃ 미만인 것이 보다 바람직하다. Tg 의 변화량이 3 ℃ 이상이면, 반도체 칩 실장체의 신뢰성이 저하되는 경우가 있다. Tg 의 변화량을 3 ℃ 미만으로 조정하는 방법으로서, 예를 들어, 상기 서술한 바와 같이, 열경화성 접착제층에 이행량분을 잉여로 첨가하거나, 유연층에 열경화제를 배합하거나 하는 방법을 들 수 있다.
또한, DSC 에 의해 관측되는 열경화성 접착제층의 Tg 는, 0 ℃ 이상 20 ℃ 미만이 바람직하다. Tg 가 0 ℃ 미만이면, 택에 의해 작업성이 저하되는 경우가 있다. Tg 가 20 ℃ 이상이면, 수지 기재를 박리할 때나 연삭시에, 열경화성 접착제층의 균열이 생기거나 크랙이 생기거나 하는 경우가 있다. Tg 는 3 ℃ 이상 15 ℃ 미만인 것이 보다 바람직하다.
접착제 조성물은, 무기 충전재를 함유하는 것이 바람직하다.
접착제 조성물에 무기 충전재를 배합함으로써, 얻어지는 열경화성 접착제층의 경화물의 기계적 강도를 확보할 수 있고, 또한 경화물의 선팽창률을 저하시켜 높은 접합 신뢰성을 실현할 수 있다.
무기 충전재는, 예를 들어, 실리카 입자, 유리 입자, 알루미나 등을 들 수 있다. 그 중에서도, 열경화성 접착제층의 저장 탄성률을 원하는 범위 내로 조정하는 것이 용이한 점에서 실리카 입자가 바람직하고, 특히 유동성이나 접합 신뢰성 등의 점에서 구상 실리카가 바람직하다.
무기 충전재의 평균 입자경의 바람직한 하한은 0.01 ㎛, 바람직한 상한은 1 ㎛ 이다. 평균 입자경이 0.01 ㎛ 미만이면, 열경화성 접착제층을 형성하기 위한 접착제 용액의 점도가 증대하기 때문에, 그 접착제 용액의 유동성 및 도공성이 저하되는 경우가 있다. 또한, 접착제 용액의 점도가 증대되면, 얻어지는 접착 시트는 반도체 웨이퍼 원판에 첩합될 때에 추종성이 저하되고, 보이드가 생기기 쉬워져 반도체 칩 실장체의 신뢰성이 저하되는 경우가 있다. 평균 입자경이 1 ㎛ 를 초과하면, 열경화성 접착제층의 투명성이 손상되기 때문에, 플립 칩 실장에 있어서, 열경화성 접착제층을 개재하여 반도체 칩 상의 얼라이먼트 마크 또는 돌기 전극을 인식할 수 없는 경우가 있다. 평균 입자경의 보다 바람직한 하한은 0.02 ㎛, 보다 바람직한 상한은 0.5 ㎛, 더 바람직한 하한은 0.05 ㎛, 더욱 바람직한 상한은 0.3 ㎛ 이다.
또한, 접착제 용액의 도공성의 향상과 열경화성 접착제층의 투명성의 향상을 함께 달성하기 위해, 상이한 평균 입자경을 갖는 2 종류 이상의 무기 충전재를 병용해도 된다.
열경화성 접착제층의 두께의 바람직한 하한은 5 ㎛, 바람직한 상한은 150 ㎛ 이다. 열경화성 접착제층의 두께가 5 ㎛ 미만이면, 얻어지는 열경화성 접착제층은 경화물의 접착력이 부족한 경우가 있다. 열경화성 접착제층의 두께가 150 ㎛ 를 초과하면, 얻어지는 접착 시트를 이용하여 제조되는 반도체 칩 실장체가 지나치게 두꺼워지는 경우가 있다.
열경화성 접착제층의 두께는, 돌기 전극의 높이에 따라 조정하는 것이 바람직하고, 돌기 전극의 높이와 동등 또는 그 이하의 두께인 것이 바람직하다.
본 발명의 접착 시트를 제조하는 방법은, 예를 들어 수지 기재를 제조한 후, 적당한 용매로 희석한 접착제 조성물을 수지 기재의 유연층 상에 도공한 후, 건조시키는 방법 등을 들 수 있다.
도공하는 방법은, 예를 들어 콤마 코트, 그라비아 코트, 다이 코트 등의 코팅법이나 캐스팅법을 들 수 있다.
수지 기재를 제조하는 방법은, 예를 들어, 경질층이 되는 필름의 적어도 일방의 면에 라미네이터를 이용하여 유연층이 되는 필름을 적층하는 방법, 공압출 장치를 이용한 성형에 의한 방법, 경질층 상에 유연층이 되는 수지의 도액을 도포한 후, 건조하는 방법 등을 들 수 있다.
본 발명의 접착 시트를 사용하는 반도체 칩의 실장 방법으로서, 본 발명의 접착 시트의 열경화성 접착제층과, 회로가 형성됨과 함께 돌기 전극을 갖는 반도체 웨이퍼 원판의 표면을 첩합하는 공정 1 과, 본 발명의 접착 시트가 첩합된 반도체 웨이퍼 원판의 이면을 연삭하는 공정 2 와, 연삭 후의 반도체 웨이퍼에 첩합된 본 발명의 접착 시트로부터 수지 기재만을 박리하여, 열경화성 접착제층이 부착된 반도체 웨이퍼를 얻는 공정 3 과, 열경화성 접착제층이 부착된 반도체 웨이퍼를 다이싱하여, 열경화성 접착제층이 부착된 반도체 칩으로 개편화하는 공정 4 와, 열경화성 접착제층이 부착된 반도체 칩을, 열경화성 접착제층을 개재하여 기판 또는 다른 반도체 칩에 접착하여 반도체 칩을 실장하는 공정 5 를 이 순서로 구비하는 반도체 칩의 실장 방법도 또한, 본 발명의 하나이다.
이와 같은 반도체 칩의 실장 방법에 의해 실장되는 표면에 돌기 전극을 갖는 반도체 칩으로서, 예를 들어 플립 칩, TSV 등을 들 수 있다.
또한, 이하의 설명에 있어서, 본 발명의 반도체 칩의 실장 방법을 간단히 본 발명 방법이라고 기재한다.
본 발명 방법에 있어서는, 먼저, 본 발명의 접착 시트의 열경화성 접착제층과, 회로가 형성됨과 함께 돌기 전극을 갖는 반도체 웨이퍼 원판의 표면을 첩합하는 공정 1 을 실시한다.
반도체 웨이퍼 원판은, 예를 들어, 실리콘, 갈륨비소 등의 반도체로 이루어지고, 금, 구리, 은-주석 땜납, 알루미늄, 니켈 등으로 이루어진 돌기 전극을 표면에 갖는 반도체 웨이퍼 원판을 들 수 있다.
공정 1 은 상압하에서 실시해도 되지만, 밀착성이나 돌기 전극에 대한 추종성을 보다 향상시키기 위해서는, 1 torr 정도의 진공하에서 실시하는 것이 바람직하다. 첩합 방법은, 진공 라미네이터를 사용하는 방법이 바람직하다.
본 발명 방법에 있어서는, 이어서, 본 발명의 접착 시트가 첩합된 반도체 웨이퍼 원판의 이면을 연삭하는 공정 2 를 실시한다. 이로써, 반도체 웨이퍼 원판을 원하는 두께로 연삭한다.
연삭하는 방법은, 종래 공지된 방법을 사용할 수 있으며, 예를 들어, 시판되는 연삭 장치 (예를 들어, Disco 사 제조의 「DFG8540」 등) 를 이용하여, 2400 rpm 의 회전으로 10 ∼ 0.1 ㎛/s 의 연삭량의 조건으로 연삭을 실시하고, 최종적으로는 CMP 로 마무리하는 방법 등을 들 수 있다.
열경화성 접착제층의 두께가 반도체 웨이퍼 원판 상의 돌기 전극의 높이보다 두꺼운 경우에는, 공정 2 를 실시하기 전, 돌기 전극은 열경화성 접착제층 중에 매립되어 있다. 그리고, 공정 2 의 연삭시에 가해지는 압력에 의해 돌기 전극의 정상부로부터 접착제가 밀려 떨어져 나간다. 또한, 열경화성 접착제층의 두께가 반도체 웨이퍼 원판 상의 돌기 전극의 높이 이하인 경우에는, 공정 1 및 공정 2 에 있어서, 돌기 전극의 정상부로부터 접착제가 밀려 떨어져 나간다.
이때, 후의 공정에 있어서 수지 기재를 박리한 후, 돌기 전극의 정상부가 열경화성 접착제층으로부터 노출될 정도로 돌기 전극의 정상부로부터 충분히 접착제가 밀려 떨어져 나가도 되지만, 반드시 돌기 전극의 정상부가 열경화성 접착제층으로부터 노출될 필요는 없다. 또한, 본 발명의 접착 시트는, 유연층을 가짐으로써 첩합 공정 또는 연삭시에 가해지는 압력에 의해 생기는 돌기 전극의 손상 및 변형을 억제할 수 있기 때문에, 본 발명의 접착 시트를 사용함으로써, 신뢰성이 우수한 반도체 칩 실장체를 제조할 수 있다.
본 발명 방법에 있어서는, 열경화성 접착제층에 광경화성 화합물이 함유되는 경우, 공정 2 후에, 연삭 후의 반도체 웨이퍼에 첩합된 본 발명의 접착 시트에 에너지선을 조사하여, 열경화성 접착제층을 반경화시키는 공정을 실시해도 된다. 이로써, 열경화성 접착제층의 접착성이 저하되어, 후의 공정에 있어서의 수지 기재의 박리가 용이해진다. 또한 이때, 열경화성 접착제층은 완전한 경화가 아니라 「반경화」 시킴으로써, 열경화성 접착제층은, 후의 공정에 있어서의 기판 또는 다른 반도체 칩과의 접착시에는 더욱 충분한 접착성을 발휘할 수 있다.
본 명세서에 있어서 반경화란, 겔 분율이 10 ∼ 60 중량％ 인 것을 의미한다. 겔 분율이 10 중량％ 미만인 열경화성 접착제층은 유동성이 높아, 형상 유지력이 부족하거나, 다이싱시에 깨끗하게 절단되기 곤란해지거나 하는 경우가 있다. 겔 분율이 60 중량％ 를 초과하는 열경화성 접착제층은 접착성이 불충분해져, 이와 같은 열경화성 접착제층이 부착된 반도체 칩은 본딩하기 곤란해지는 경우가 있다.
또한, 겔 분율은, 예를 들어 아세트산메틸 또는 메틸에틸케톤 등의, 접착제 조성물을 충분히 용해할 수 있는 용해도를 갖는 용제에 반경화시킨 열경화성 접착제층을 침투시켜 충분한 시간 교반하고, 메시를 이용하여 여과한 후, 건조시켜 얻어지는 미용해물의 양으로부터 하기 식 (1) 에 의해 산출할 수 있다.
겔 분율 (중량％) = 100×(W2-W0)/(W1-W0) (1)
식 (1) 중, W0 은 수지 기재의 중량을 나타내고, W1 은 용제에 침지시키기 전의 접착 시트의 중량을 나타내고, W2 는 용제에 침지시켜 건조한 후의 접착 시트의 중량을 나타낸다.
반경화된 상태는, 광경화성 화합물의 종류, 또는 접착제 조성물의 배합을 상기 서술한 바와 같이 선택하거나, 예를 들어 열경화성 접착제층이 광경화성 화합물로서 라디칼에 의해 가교 가능한 이중 결합을 갖는 아크릴 폴리머를 함유하는 경우에는, 에너지선의 조사량을 조정하거나 함으로써 용이하게 달성할 수 있다.
예를 들어, 열경화성 접착제층이 광경화성 화합물로서 라디칼에 의해 가교 가능한 이중 결합을 갖는 아크릴 폴리머를 함유하는 경우, 에너지선의 조사에 의해 발생한 라디칼이, 아크릴로일기의 탄소-탄소 이중 결합의 연쇄 반응을 촉진시켜, 3 차원 네트워크 구조를 형성하여 반경화된 상태를 형성한다.
에너지선을 조사하는 방법은, 예를 들어 본 발명의 접착 시트측으로부터, 초고압 수은등을 이용하여, 365 ㎚ 부근의 자외선을 반도체 웨이퍼면에 대한 조도가 60 mW/㎠ 가 되도록 조도를 조절하여 20 초간 조사하는 (적산 광량 1200 mJ/㎠) 방법 등을 들 수 있다.
본 발명 방법에 있어서는, 이어서, 연삭 후의 반도체 웨이퍼에 첩합된 본 발명의 접착 시트로부터, 수지 기재만을 박리하여 열경화성 접착제층이 부착된 반도체 웨이퍼를 얻는 공정 3 을 실시한다.
공정 3 에 있어서, 열경화성 접착제층의 접착제는, 돌기 전극의 정상부보다 수지 기재의 유연층측에 부착되기 쉬우므로, 돌기 전극의 정상부에 잔존하는 접착제량은 억제된다. 또한, 에너지선의 조사에 의해 열경화성 접착제층이 반경화되어 있는 경우에는, 수지 기재를 매우 용이하게 박리할 수 있다.
본 발명 방법에 있어서는, 이어서, 열경화성 접착제층이 부착된 반도체 웨이퍼를 다이싱하여, 열경화성 접착제층이 부착된 반도체 칩으로 개편화하는 공정 4 를 실시한다.
다이싱하는 방법은, 예를 들어, 종래 공지된 지석 (砥石) 이나 레이저 등을 이용하여 절단 분리하는 방법 등을 들 수 있다.
공정 4 에 있어서는, 에너지선의 조사에 의해 열경화성 접착제층이 반경화되어 있는 경우에는 특히, 열경화성 접착제층에서 기인하는 함몰이 발생하지 않아, 열경화성 접착제층마다 깨끗하게 용이하게 절단할 수 있다. 또한, 열경화성 접착제층이 반경화되어 있는 경우에는 특히, 절삭 부스러기가 열경화성 접착제층에 부착되는 것을 억제할 수 있고, 다이싱시에 사용하는 물에 의한 열경화성 접착제층의 열화도 억제할 수 있다.
본 발명 방법에 있어서는, 이어서, 열경화성 접착제층이 부착된 반도체 칩을, 열경화성 접착제층을 개재하여 기판 또는 다른 반도체 칩에 접착하여 반도체 칩을 실장하는 공정 5 를 실시한다.
또한, 열경화성 접착제층이 반경화되어 있는 경우라도, 열경화성 접착제층은 또한 충분한 접착성을 가지고 있어, 열경화성 접착제층이 부착된 반도체 칩을 열경화성 접착제층을 개재하여 기판 또는 다른 반도체 칩에 접착할 수 있다.
또한, 본 명세서에 있어서 반도체 칩의 실장이란, 기판 상에 반도체 칩을 실장하는 경우와, 기판 상에 실장되어 있는 1 이상의 반도체 칩 상에 추가로 반도체 칩을 실장하는 경우의 양방을 포함한다.
공정 5 에 의해 반도체 칩을 실장한 후, 추가로 가열함으로써 열경화성 접착제층을 경화시키는 공정 6 을 실시함으로써, 보다 안정적인 접합 상태를 실현할 수 있어 접속 신뢰성이 우수한 반도체 장치를 얻을 수 있다.
상기의 설명에 있어서는, 열경화성 접착제층이 부착된 반도체 웨이퍼를 얻는 공정 3 을 실시한 후, 그 열경화성 접착제층이 부착된 반도체 웨이퍼를 다이싱하여, 열경화성 접착제층이 부착된 반도체 칩으로 개편화하는 공정 4 를 실시하였다.
다른 양태로서, 공정 3 에서 얻어진 열경화성 접착제층이 부착된 반도체 웨이퍼 상에, 열경화성 접착제층을 개재하여 다른 반도체 웨이퍼를 적층하여 반도체 웨이퍼 적층체를 제조하고, 얻어진 반도체 웨이퍼 적층체를 일괄적으로 다이싱하여, 열경화성 접착제층이 부착된 반도체 칩의 적층체를 얻어도 된다.
본 발명에 의하면, 돌기 전극의 손상 및 변형을 억제할 수 있어, 신뢰성이 우수한 반도체 칩 실장체의 제조에 바람직하게 사용되는 접착 시트, 및 그 접착 시트를 사용한 반도체 칩의 실장 방법을 제공할 수 있다.
이하에 실시예를 들어 본 발명의 양태를 더욱 상세하게 설명하는데, 본 발명은 이들 실시예에만 한정되지 않는다.
이하에 실시예 및 비교예에서 사용한 재료를 나타낸다.
(경질층)
PET 필름 (상품명 「테이진 테트론 필름 HPE」, 두께 25 ㎛, 50 ㎛, 테이진 듀퐁 필름사 제조)
폴리올레핀계 필름 (상품명 「하이시보오브」, 두께 200 ㎛, 하야시카즈지사 제조)
PET 와 폴리에틸렌의 적층 필름 (오쿠라 공업사 제조)
(유연층)
아크릴 폴리머 A (상품명 「SK 다인 1495C」, 소켄 화학사 제조)
아크릴 폴리머 B (상품명 「HT-6537AM」, 신소 공업사 제조)
폴리에틸렌 필름 (두께 50 ㎛, 오쿠라 공업사 제조)
올레핀 필름 (두께 50 ㎛, 표면 주름 가공)
이소시아네이트계 가교제 (상품명 「콜로네이트 L-45」, 닛폰 폴리우레탄사 제조)
(열경화성 화합물)
디시클로펜타디엔형 에폭시 수지 (에피크론 「HP-7200HH」, DIC 사 제조)
레조르시놀형 에폭시 수지 (데나콜 「EX201P」, 나가세켐텍스사 제조)
나프탈렌형 에폭시 수지 (에피크론 「HP-4710」, DIC 사 제조)
(에폭시기를 갖는 폴리머)
에폭시기 함유 아크릴 폴리머 A (상품명 「마프루프 G-2050」, 니치유사 제조)
에폭시기 함유 아크릴 폴리머 B (상품명 「마프루프 G-017581」, 니치유사 제조)
(열경화제)
산무수물 A (상품명 「YH-307」, 미츠비시 화학사 제조)
산무수물 B (상품명 「YH-309」, 미츠비시 화학사 제조)
(열경화 촉진제)
이미다졸 화합물 A (상품명 「큐아졸 2MA-OK」, 시코쿠 화성 공업사 제조)
액상 이미다졸 화합물 B (상품명 「FUJICURE 7000」, T＆K TOKA 사 제조)
(광경화성 화합물)
광경화성 아크릴 폴리머 (2-에틸헥실아크릴레이트와, 이소보르닐아크릴레이트와, 하이드록시에틸아크릴레이트의 공중합체에 2-메타크릴로일옥시에틸이소시아네이트를 부가시킨 것, 분자량 30 만, 이중 결합 당량 0.9 meq/g, SK-2-37, 신나카무라 화학사 제조)
(광중합 개시제)
상품명 「Esacure 1001」, Lamberti 사 제조
(실란 커플링제)
이미다졸실란 커플링제 (상품명 「SP-1000」, 닛코 마테리알즈사 제조)
페닐아미노실란 커플링제 (상품명 「KBM-573」, 신에츠 화학 공업사 제조)
(무기 충전재)
구상 실리카 A (상품명 「SE1050-SPE」, 평균 입경 0.3 ㎛, 아드마텍스사 제조)
구상 실리카 B (상품명 「YA050C-MJF」, 평균 입경 0.05 ㎛, 아드마텍스사 제조)
흄드 실리카 (상품명 「레오로실 MT10」, 토쿠야마사 제조)
(그 외)
응력 완화 고무계 고분자 (상품명 「AC-4030」, 간츠 화성사 제조)
(실시예 1)
(1) 수지 기재의 제조
경질층으로서의 두께 50 ㎛ 의 PET 필름의 편측에, 아크릴 폴리머 A 100 중량부에 가교제로서 이소시아네이트계 가교제를 1.6 중량부 배합한 도액을, 콤마 코터를 이용하여 도포하고, 두께 30 ㎛ 의 유연층을 형성하여, 2 층 구조의 수지 기재를 얻었다. 경질층, 유연층 각각의 40 ℃, 80 ℃ 에서의 탄성률을 표 1 에 나타냈다.
(2) 접착 시트의 제조
표 1 의 조성에 따라, 각 재료를 MEK 와 혼합하고, 호모디스퍼를 이용하여 교반 혼합하여 접착제 조성물의 50 중량％ 용액을 조제하였다. 수지 기재의 유연층 상에, 콤마 코트법에 의해, 얻어진 접착제 조성물의 50 중량％ 용액을 건조 후의 두께가 60 ㎛ 가 되도록 도공하고, 100 ℃ 에서 5 분간 건조시켜 접착 시트를 얻었다. 사용시까지, 얻어진 열경화성 접착제층의 표면을 이형 처리한 PET 필름의 이형면으로 보호하였다. 열경화성 접착제층의 최저 용융 점도를 표 1 에 나타냈다.
(3) 반도체 칩의 실장 (實裝)
직경 20 ㎝, 두께 750 ㎛ 이고, 표면에 평균 높이 80 ㎛, 직경 110 ㎛ 의 구형의 Ag-Sn 땜납볼을 250 ㎛ 피치로 다수 갖는 반도체 웨이퍼 원판을 준비하였다. 접착 시트의 열경화성 접착제층을 보호하는 PET 필름을 벗기고, 진공 라미네이터 (상품명 「ATM-812M」, 타카트리사 제조) 를 이용하여, 진공하 (1 torr), 70 ℃, 10 초간의 조건으로 반도체 웨이퍼 원판의 표면 (땜납볼을 갖는 면) 에 첩부 (貼付) 하였다.
이어서, 이것을 연삭 장치에 부착하여, 반도체 웨이퍼 원판의 이면을 웨이퍼 두께가 약 100 ㎛ 가 될 때까지 연삭하였다. 이때, 연삭의 마찰열에 의해 반도체 웨이퍼 원판의 온도가 상승하지 않도록, 반도체 웨이퍼 원판에 물을 산포하면서 작업을 실시하였다. 연삭 후에는, CMP 프로세스에 의해 알칼리의 실리카 분산 수용액에 의한 연마를 실시함으로써 경면화 가공을 실시하였다.
연마 장치로부터 연삭 후의 반도체 웨이퍼를 떼어내고, 반도체 웨이퍼의 접착 시트가 첩부되어 있지 않은 측의 면에 다이싱 테이프 (상품명 「PE 테이프 ＃6318-B」, 세키스이 화학 공업사 제조) 를 첩부하여 다이싱 프레임에 마운트하였다. 이어서, 접착 시트의 수지 기재측으로부터, 초고압 수은등을 이용하여 365 ㎚ 부근의 자외선을, 반도체 웨이퍼면에 대한 조도가 60 mW/㎠ 가 되도록 조도를 조절하여 20 초간 조사하였다 (적산 광량 1200 mJ/㎠).
이어서, 자외선에 의해 반경화된 열경화성 접착제층으로부터 수지 기재를 박리하여, 연삭 후의 반도체 웨이퍼 상에 열경화성 접착제층이 부착된 웨이퍼를 얻었다.
다이싱 장치 (상품명 「DFD651」, 디스코사 제조) 를 이용하여, 전송 속도 50 ㎜/초로, 열경화성 접착제층이 부착된 반도체 웨이퍼를 10 ㎜×10 ㎜ 의 칩 사이즈로 분할하고 개편화하여, 열경화성 접착제층이 부착된 반도체 칩을 얻었다.
얻어진 열경화성 접착제층이 부착된 반도체 칩을 열풍 건조로 내에서 80 ℃ 에서 10 분간 건조 후, 본딩 장치 (상품명 「DB-100」, 시부야 공업사 제조) 를 이용하여 압력 0.15 ㎫, 온도 230 ℃ 에서 10 초간 압착하여 기판 상에 실장하였다. 이것을 반복하여 5 층의 반도체 칩을 실장한 후, 180 ℃ 에서 30 분간에 걸쳐 경화하여, 반도체 칩 실장체를 얻었다.
(실시예 2)
경질층으로서의 두께 50 ㎛ 의 PET 필름의 편측에, 아크릴 폴리머 A 100 중량부에 가교제로서 이소시아네이트계 가교제를 0.8 중량부 배합한 도액을, 건조 후의 두께가 20 ㎛ 가 되도록 도포하고, 건조시켜, 유연층을 형성하여 2 층 구조의 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것, 표 1 의 조성에 따라 조제한 접착제 조성물을 사용한 것, 및 자외선 조사를 실시하지 않은 것 이외에는 실시예 1 과 동일하게 하여, 접착 시트 및 반도체 칩 실장체를 얻었다.
(실시예 3 ∼ 5)
표 1 의 조성에 따라 조제한 접착제 조성물을 사용한 것 이외에는 실시예 2 와 동일하게 하여, 수지 기재, 접착 시트 및 반도체 칩 실장체를 얻었다.
(실시예 6)
경질층으로서의 두께 50 ㎛ 의 PET 필름의 편측에, 아크릴 폴리머 B 100 중량부에 가교제로서 이소시아네이트계 가교제를 0.8 중량부 배합한 도액을, 건조 후의 두께가 30 ㎛ 가 되도록 도포하고, 건조시켜, 유연층을 형성하여 2 층 구조의 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것, 표 1 의 조성에 따라 조제한 접착제 조성물을 사용한 것, 및 자외선 조사를 실시하지 않은 것 이외에는 실시예 1 과 동일하게 하여, 접착 시트 및 반도체 칩 실장체를 얻었다.
(비교예 1)
경질층으로서의 두께 25 ㎛ 의 PET 필름의 편측에, 유연층으로서 두께 50 ㎛ 의 폴리에틸렌 필름을 적층한 것 이외에는 실시예 1 과 동일하게 하여 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것 이외에는 실시예 1 과 동일하게 하여, 접착 시트 및 반도체 칩 실장체를 얻었다.
(비교예 2 및 3)
표 1 의 조성에 따라 조제한 접착제 조성물을 사용한 것 이외에는 실시예 2 와 동일하게 하여, 수지 기재, 접착 시트 및 반도체 칩 실장체를 얻었다.
(평가 1)
실시예 1 ∼ 6 및 비교예 1 ∼ 3 에 대해, 이하의 평가를 실시하였다. 결과를 표 1 에 나타낸다.
(1) 돌기 전극의 손상 유무
광학 현미경에 의해, 실장 전의 개편화한 반도체 칩의 관찰을 실시하여 땜납볼 상태를 확인하였다. 땜납볼이 원래의 형상을 유지한 경우를 ○ 로, 땜납볼의 선단이 무너져 변형된 경우를 × 로 하였다.
(2) 땜납 내열성
얻어진 반도체 칩 실장체에 대해, 85 ℃, 85 ％ RH 의 조건하에서 48 시간의 습윤 처리를 실시한 후, 260 ℃, 10 초간의 조건으로 땜납 리플로우 처리를 실시하였다. 이와 같은 일련의 리플로우 처리를 5 회 반복하였다. 5 회째의 리플로우 처리를 실시한 후의 반도체 칩 실장체에 대해, 층간이 박리되었는지 여부에 대해 관찰을 실시하였다. 또한, 층간의 박리에 대한 관찰은, 초음파 탐상 장치 (상품명 「SAT」, SONOSCAN 사 제조) 를 이용하여 실시하였다. 그 후, 이 반도체 칩 실장체의 열경화성 접착제층을 혼산으로 제거하고, 반도체 칩 표면의 질화 실리콘 보호막에 균열이 생겼는지 여부에 대해 관찰을 실시하였다.
층간 박리 및 보호막의 균열이 관찰되지 않은 경우를 ○ 로, 층간 박리 또는 보호막의 균열이 조금 관찰된 경우를 △ 로, 층간에 눈에 띄는 박리가 확인되거나, 또는 보호막에 눈에 띄는 균열이 관찰된 경우를 × 로 하였다.
(3) TCT
얻어진 반도체 칩 실장체에 대해, -55 ℃, 9 분간, 125 ℃, 9 분간을 1 사이클로 하는 온도 사이클 시험 (30 분에 1 사이클) 을 실시하고, 1000 사이클 후의 반도체 칩 실장체에 대해, 전술한 초음파 탐상 장치를 이용하여 층간이 박리되었는지 여부에 대해 관찰을 실시하였다. 그 후, 반도체 칩 실장체의 열경화성 접착제층을 혼산으로 제거하고, 반도체 칩 표면의 질화 실리콘 보호막에 균열이 생겼는지 여부에 대해 관찰을 실시하였다.
층간 박리 및 보호막의 균열이 관찰되지 않은 경우를 ○ 로, 층간 박리 또는 보호막의 균열이 조금 관찰된 경우를 △ 로, 층간에 눈에 띄는 박리가 확인되거나, 또는 보호막에 눈에 띄는 균열이 관찰된 경우를 × 로 하였다.
(4) 보이드
얻어진 반도체 칩 실장체에 대해, 전술한 초음파 탐상 장치를 이용하여 관찰하였다. 칩 면적에 대한 보이드 발생 부분의 면적이 5 ％ 미만인 경우를 ○ 로, 5 ％ 이상 10 ％ 미만인 경우를 △ 로, 10 ％ 이상인 경우를 × 로 하였다.
(5) 기재 박리성
열경화성 접착제층이 부착된 반도체 웨이퍼의 열경화성 접착제층으로부터 수지 기재를 박리할 때에, 열경화성 접착제층과 반도체 웨이퍼 사이에서 계면 박리가 생기지 않은 경우를 ○ 로, 웨이퍼 단부의 극히 일부에 있어서, 열경화성 접착제층과 반도체 웨이퍼 사이에서 계면 박리가 생긴 경우를 △ 로, 계면 박리가 크게 생긴 경우를 × 로 하였다.
Figure 112013012115941-pct00001
본 발명의 접착 시트를 이용하여 가공 및 제조한 반도체 칩 실장체는, 땜납 내열성도 온도 사이클 내열성도 우수하였다. 이로써, 돌기 전극의 손상 및 변형을 억제함으로써, 실장 후의 신뢰성도 높일 수 있는 것이 나타났다.
(실시예 7)
유연층의 두께를 20 ㎛ 로 한 것 이외에는 실시예 1 과 동일하게 하여, 2 층 구조의 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것, 및 표 2 의 조성에 따라 조제한 접착제 조성물을 사용한 것 이외에는 실시예 1 과 동일하게 하여, 접착 시트를 얻었다.
또한, 접착 시트를 제조 후, 실온 (25 ℃) 에서 2 주간 보관하였다. 제조 직후의 접착 시트 및 실온에서 2 주간 보관한 후의 접착 시트를, 일단 베어 실리콘 웨이퍼 상에 라미네이트한 후, 수지 기재만을 박리하여, 수지 기재와 열경화성 접착제층을 분리하였다. 또한, 수지 기재 중 유연층만을 박리하여 단리 (單離) 하였다. 단리한 유연층 및 열경화성 접착제층에 대해, 1 중량％ 의 THF 용액을 조정하여 상온에서 하루 정치 (靜置) 한 후, GC-MS 측정에 의해, 유연층 및 열경화성 접착제층 중의 열경화제 및 열경화 촉진제의 함유량을 정량하였다. GC-MS 측정의 측정 조건을 이하에 나타낸다.
장치 : 상품명 「JMS K-9」, 니혼 전자사 제조
GC 칼럼 : ZB-1 (무극성) 직경 0.25 ㎜ × 길이 30 m × 코팅 막두께 0.25 ㎛
주입구 온도 : 300 ℃
주입량 : 1 ㎕
GC 온도 : 80 ℃ (1 min)→5 ℃/min→200 ℃ (0 min)→20 ℃/min→300 ℃ (10 min)
He 유량 : 1.0 ㎖/min 스플릿비 1 : 50
MS 측정 범위 : 33 ∼ 600 amu (scan 550 ms)
이온화 전압 : 70 eV
MS 온도 : 이온원；230 ℃, 인터페이스；250 ℃
또한, 제조 직후의 접착 시트, 및 실온에서 2 주간 보관한 후의 접착 시트에 대해, DSC 에 의해 열경화성 접착제층의 유리 전이 온도 측정을 실시하였다. 제조 직후 (1 시간 이내) 의 접착 시트, 및 실온에서 2 주간 보관한 후의 접착 시트를 사용한 것, 그리고 자외선 조사를 실시하지 않은 것 이외에는 실시예 1 과 동일하게 하여, 반도체 칩 실장체를 얻었다.
(실시예 8 ∼ 11)
표 2 의 조성에 따라 조제한 접착제 조성물을 사용한 것 이외에는 실시예 7 과 동일하게 하여, 접착 시트를 얻어, 각 층의 평가를 실시하였다. 또한, 실시예 7 과 동일하게 하여, 반도체 칩 실장체를 얻었다.
(실시예 12)
경질층으로서의 두께 50 ㎛ 의 PET 필름의 편측에, 아크릴 폴리머 A 100 중량부에 가교제로서 이소시아네이트계 가교제를 1.6 중량부 배합하고, 또한 산무수물 B 및 액상 이미다졸 화합물 B 를 각각 1 중량부씩 첨가한 혼합물을 용제로 희석한 것을, 건조 후의 두께가 20 ㎛ 가 되도록 도포하고, 건조시켜, 유연층을 형성하여 2 층 구조의 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것, 및 표 2 의 조성에 따라 조제한 접착제 조성물을 사용한 것 이외에는 실시예 7 과 동일하게 하여, 접착 시트를 얻어, 각 층의 평가를 실시하였다. 또한, 실시예 7 과 동일하게 하여, 반도체 칩 실장체를 얻었다.
(실시예 13)
표 2 의 조성에 따라 조제한 접착제 조성물을 사용한 것 이외에는 실시예 12 와 동일하게 하여, 접착 시트를 얻어, 각 층의 평가를 실시하였다. 또한, 실시예 12 와 동일하게 하여, 반도체 칩 실장체를 얻었다.
(평가 2)
실시예 7 ∼ 13 에서 얻어진 반도체 칩 실장체에 대해, 이하의 평가를 실시하였다. 결과를 표 2 에 나타낸다.
(1) TCT
1000 사이클 및 2000 사이클 경과 후의 반도체 칩 실장체에 대해, (평가 1) 과 동일한 평가를 실시하였다.
Figure 112013012115941-pct00002
(실시예 14)
실시예 2 와 동일하게 하여 얻은 수지 기재를 사용한 것, 표 3 의 조성에 따라 조제한 접착제 조성물을 사용한 것, 및 자외선 조사를 실시하지 않은 것 이외에는 실시예 1 과 동일하게 하여, 접착 시트 및 반도체 칩 실장체를 얻었다.
(실시예 15)
경질층으로서 PET 와 폴리에틸렌의 적층 필름 (오쿠라 공업사 제조) 을 사용한 것 이외에는 실시예 14 와 동일하게 하여, 수지 기재, 접착 시트 및 반도체 칩 실장체를 얻었다.
(비교예 4)
경질층으로서 두께 200 ㎛ 의 폴리올레핀계 필름을 사용한 것 이외에는 실시예 13 과 동일하게 하여, 수지 기재, 접착 시트 및 반도체 칩 실장체를 얻었다.
(평가 3)
실시예 14, 15 및 비교예 4 에서 얻어진 접착 시트 및 반도체 칩 실장체에 대해, 이하의 평가를 실시하였다. 결과를 표 3 에 나타낸다.
(1) 첩합성
접착 시트를, 진공 라미네이터 (상품명 「ATM-812M」, 타카트리사 제조) 를 이용하여, 진공하 (1 torr), 70 ℃ 또는 100 ℃, 10 초간의 조건으로 반도체 웨이퍼의 땜납볼을 갖는 면에 첩합하였다. 첩합 후의 상태를 육안으로 확인하였다.
주름 및 구김이 없이 반도체 웨이퍼 전면에 균일하게 라미네이트되어 있는 경우를 ○, 주름 또는 구김이 발생한 경우를 × 로 하였다.
(2) TCT
1000 사이클 경과 후의 반도체 칩 실장체에 대해, (평가 1) 과 동일한 평가를 실시하였다.
Figure 112013012115941-pct00003
(실시예 16)
유연층의 두께를 50 ㎛ 로 한 것 이외에는 실시예 2 와 동일하게 하여, 2 층 구조의 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것, 표 4 의 조성에 따라 조제한 접착제 조성물을 사용한 것, 자외선 조사를 실시하지 않은 것, 및 반도체 칩의 실장 공정에 있어서, 자동 본딩 장치 (상품명 「FC-3000」, 토레 엔지니어링사 제조) 를 사용한 것 이외에는 실시예 1 과 동일하게 하여, 접착 시트 및 반도체 칩 실장체를 얻었다.
(비교예 5)
경질층으로서의 두께 50 ㎛ 의 PET 필름의 편측에, 유연층으로서 두께 50 ㎛ 의 표면에 주름 가공이 있는 올레핀 필름을 적층하여, 2 층 구조의 수지 기재를 얻었다.
얻어진 수지 기재를 사용한 것 이외에는 실시예 16 과 동일하게 하여, 접착 시트 및 반도체 칩 실장체를 얻었다.
(평가 4)
실시예 16 및 비교예 5 에서 얻어진 수지 기재 및 반도체 칩 실장체에 대해, 이하의 평가를 실시하였다. 결과를 표 4 에 나타낸다.
(1) 표면 조도
컬러 3D 레이저 현미경 (상품명 「VK-9700」, 키엔스사 제조) 을 이용하여, 수지 기재의 유연층의 열경화성 접착제층과 접하는 측의 표면 조도 Ra 를 측정하였다.
(2) 실장시의 얼라이먼트 마크 인식
반도체 칩을 자동 본딩 장치를 이용하여 기판 상에 실장할 때, 10 개의 반도체 칩에 대해 실장을 실시했을 때에, 반도체 칩 상의 얼라이먼트 마크가 10 개 중 10 개 모두 자동 인식 가능한 경우를 ○, 7 ∼ 9 개 자동 인식 가능한 경우를 △, 6 개 이하 자동 인식 가능한 경우를 × 로서 판정하였다.
(3) TCT
1000 사이클 경과 후의 반도체 칩 실장체에 대해, (평가 1) 과 동일한 평가를 실시하였다.
Figure 112013012115941-pct00004
산업상의 이용 가능성
본 발명에 의하면, 돌기 전극의 손상 및 변형을 억제할 수 있어, 신뢰성이 우수한 반도체 칩 실장체의 제조에 바람직하게 사용되는 접착 시트, 및 그 접착 시트를 사용한 반도체 칩의 실장 방법을 제공할 수 있다.

Claims (8)

  1. 표면에 돌기 전극을 갖는 반도체 칩을 기판 또는 다른 반도체 칩에 실장 (實裝) 하기 위해서 사용되는 접착 시트로서,
    40 ∼ 80 ℃ 에서의 인장 저장 탄성률이 0.5 ㎬ 이상인 경질층과, 그 적어도 일방의 면에 적층되고, 40 ∼ 80 ℃ 에서의 인장 저장 탄성률이 10 ㎪ ∼ 9 ㎫ 인 가교 아크릴 폴리머로 이루어진 유연층을 갖는 수지 기재 (基材) 를 갖고,
    상기 유연층 상에 형성되고, 에폭시 수지, 열경화제 및 열경화 촉진제를 함유하고, 회전식 레오미터를 이용하여, 승온 속도 5 ℃/분, 주파수 1 ㎐ 로 40 ∼ 80 ℃ 에 있어서의 용융 점도를 측정했을 경우의 최저 용융 점도가 3000 ㎩·s 보다 크고 100000 ㎩·s 이하인 열경화성 접착제층을 갖고,
    상기 열경화제 및/또는 상기 열경화 촉진제는, 액상 성분 또는 용제 가용 성분이고,
    접착 시트의 제조 직후와, 실온에서 2 주간 보관한 후에 있어서의 열경화성 접착제층의 유리 전이 온도 (Tg) 의 변화량이 3 ℃ 미만인 것을 특징으로 하는 접착 시트.
  2. 제 1 항에 있어서,
    유연층은, 열경화성 접착제층에 함유되는 열경화제와 동일한 열경화제를 함유하는 것을 특징으로 하는 접착 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    경질층은, 100 ℃ 에서의 인장 저장 탄성률을 30 ℃ 에서의 인장 저장 탄성률로 나눈 값이 0.5 이상이고, 또한 70 ℃ 에서의 인장 저장 탄성률을 30 ℃ 에서의 인장 저장 탄성률로 나눈 값이 0.8 이상인 것을 특징으로 하는 접착 시트.
  4. 제 1 항 또는 제 2 항에 있어서,
    유연층은, 열경화성 접착제층과 접하는 면의 JIS B 0601 에 의한 표면 조도 Ra 가 0.4 ㎛ 이하인 것을 특징으로 하는 접착 시트.
  5. 제 1 항 또는 제 2 항에 기재된 접착 시트를 사용하는 반도체 칩의 실장 방법으로서,
    접착 시트의 열경화성 접착제층과, 회로가 형성됨과 함께 돌기 전극을 갖는 반도체 웨이퍼 원판의 표면을 첩합 (貼合) 하는 공정 1 과,
    접착 시트가 첩합된 반도체 웨이퍼 원판의 이면을 연삭하는 공정 2 와,
    연삭 후의 반도체 웨이퍼에 첩합된 접착 시트로부터, 수지 기재만을 박리하여, 열경화성 접착제층이 부착된 반도체 웨이퍼를 얻는 공정 3 과,
    열경화성 접착제층이 부착된 반도체 웨이퍼를 다이싱하여, 열경화성 접착제층이 부착된 반도체 칩으로 개편화하는 공정 4 와,
    열경화성 접착제층이 부착된 반도체 칩을, 열경화성 접착제층을 개재하여 기판 또는 다른 반도체 칩에 접착하여 반도체 칩을 실장하는 공정 5 를 이 순서로 구비하는 것을 특징으로 하는 반도체 칩의 실장 방법.
  6. 제 5 항에 있어서,
    추가로, 공정 5 에 의해 반도체 칩을 실장한 후, 가열함으로써 열경화성 접착제층을 경화시키는 공정 6 을 갖는 것을 특징으로 하는 반도체 칩의 실장 방법.
  7. 삭제
  8. 삭제
KR1020137003462A 2010-08-23 2011-08-22 접착 시트 및 반도체 칩의 실장 방법 KR101920091B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010186465 2010-08-23
JPJP-P-2010-186465 2010-08-23
JPJP-P-2011-109781 2011-05-16
JP2011109781 2011-05-16
PCT/JP2011/068887 WO2012026431A1 (ja) 2010-08-23 2011-08-22 接着シート及び半導体チップの実装方法

Publications (2)

Publication Number Publication Date
KR20130106351A KR20130106351A (ko) 2013-09-27
KR101920091B1 true KR101920091B1 (ko) 2018-11-19

Family

ID=45723430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137003462A KR101920091B1 (ko) 2010-08-23 2011-08-22 접착 시트 및 반도체 칩의 실장 방법

Country Status (5)

Country Link
JP (2) JP5385988B2 (ko)
KR (1) KR101920091B1 (ko)
CN (1) CN103081081B (ko)
TW (1) TWI488937B (ko)
WO (1) WO2012026431A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138632A1 (ko) * 2018-12-27 2020-07-02 주식회사 두산 반도체 패키지용 비전도성 접착필름 및 이를 이용하는 반도체 패키지의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5989397B2 (ja) * 2012-05-09 2016-09-07 積水化学工業株式会社 半導体装置の製造方法及び半導体接合用接着剤
JP5976573B2 (ja) 2013-03-13 2016-08-23 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
JP6328987B2 (ja) * 2014-04-22 2018-05-23 デクセリアルズ株式会社 半導体装置の製造方法
JP6364314B2 (ja) * 2014-10-23 2018-07-25 積水化学工業株式会社 半導体接合用接着フィルム
JP6379051B2 (ja) * 2015-01-23 2018-08-22 日東電工株式会社 中空型電子デバイス封止用シート
JP6599134B2 (ja) 2015-06-04 2019-10-30 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
JP6265954B2 (ja) * 2015-09-16 2018-01-24 古河電気工業株式会社 半導体裏面用フィルム
JP6721963B2 (ja) * 2015-10-28 2020-07-15 日東電工株式会社 バンプ根元補強用シート
US11276600B2 (en) 2016-03-31 2022-03-15 Mitsui Chemicals Tohcello, Inc. Film for component manufacture and component manufacturing method
KR102082065B1 (ko) 2016-03-31 2020-02-26 미쓰이 가가쿠 토세로 가부시키가이샤 부품 제조용 필름 및 부품의 제조 방법
JP7292209B2 (ja) * 2017-03-17 2023-06-16 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 多層物品のワークライフの改善およびその調製方法および使用方法
KR102491831B1 (ko) * 2018-01-30 2023-01-27 쇼와덴코머티리얼즈가부시끼가이샤 필름형 접착제 및 그 제조 방법과, 반도체 장치 및 그 제조 방법
WO2019150448A1 (ja) * 2018-01-30 2019-08-08 日立化成株式会社 半導体装置の製造方法、フィルム状接着剤及び接着シート
JP2018100423A (ja) * 2018-03-20 2018-06-28 リンテック株式会社 粘着テープおよび半導体装置の製造方法
WO2020241265A1 (ja) * 2019-05-24 2020-12-03 Dic株式会社 接着シート、物品及び物品の製造方法
JPWO2022097472A1 (ko) * 2020-11-09 2022-05-12

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) * 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2008159755A (ja) * 2006-12-22 2008-07-10 Sekisui Chem Co Ltd 半導体装置の製造方法
JP2010056409A (ja) * 2008-08-29 2010-03-11 Hitachi Chem Co Ltd 半導体ウェハ加工用接着フィルム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3911088B2 (ja) * 1997-04-28 2007-05-09 日東電工株式会社 半導体装置
JP2000144070A (ja) * 1998-11-05 2000-05-26 Nitto Denko Corp シート状接着剤組成物およびそれを用いた電子部品装置ならびにそのリペアー方法
US20030064579A1 (en) * 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film
JP4536367B2 (ja) * 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
WO2009060927A1 (ja) * 2007-11-08 2009-05-14 Hitachi Chemical Company, Ltd. 半導体用接着シート及びダイシングテープ一体型半導体用接着シート
JP5525200B2 (ja) * 2008-07-28 2014-06-18 積水化学工業株式会社 半導体チップ積層体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005028734A (ja) * 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
JP2008159755A (ja) * 2006-12-22 2008-07-10 Sekisui Chem Co Ltd 半導体装置の製造方法
JP2010056409A (ja) * 2008-08-29 2010-03-11 Hitachi Chem Co Ltd 半導体ウェハ加工用接着フィルム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138632A1 (ko) * 2018-12-27 2020-07-02 주식회사 두산 반도체 패키지용 비전도성 접착필름 및 이를 이용하는 반도체 패키지의 제조방법

Also Published As

Publication number Publication date
KR20130106351A (ko) 2013-09-27
JP2012256849A (ja) 2012-12-27
CN103081081A (zh) 2013-05-01
JPWO2012026431A1 (ja) 2013-10-28
TWI488937B (zh) 2015-06-21
JP5385988B2 (ja) 2014-01-08
TW201213489A (en) 2012-04-01
WO2012026431A1 (ja) 2012-03-01
CN103081081B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
KR101920091B1 (ko) 접착 시트 및 반도체 칩의 실장 방법
JP5725329B2 (ja) バリ特性及び信頼性に優れたダイシング・ダイボンディングフィルム及び半導体装置
KR101832450B1 (ko) 반도체용 접착 필름
TWI504715B (zh) 熱硬化型黏晶膜
JP5477144B2 (ja) 回路部材接続用接着剤シート及び半導体装置の製造方法
TW201631092A (zh) 半導體用黏著性組成物以及半導體用黏著膜
JP6250265B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP6833083B2 (ja) フィルム状接着剤、接着シートおよび半導体装置の製造方法
JP2009242605A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
TW201231586A (en) Adhesive Compositions for a Semiconductor, an Adhesive Sheet for a Semiconductor and a Production Method of a Semiconductor Device
JP5792592B2 (ja) 半導体装置の製造方法、半導体装置、接着フィルム、及び、接着フィルムの貼り合わせ方法
JP5525200B2 (ja) 半導体チップ積層体の製造方法
JP5395701B2 (ja) 接着シート用基材、接着シート及び半導体チップの実装方法
JP2012074623A (ja) 半導体加工用接着フィルム及び半導体チップ実装体の製造方法
JP4806815B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
TW202141603A (zh) 半導體裝置製造用片以及具膜狀接著劑之半導體晶片的製造方法
JP5476033B2 (ja) 半導体チップの実装方法
JP2010258239A (ja) 絶縁接着シート
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
JP2016194020A (ja) ダイシングフィルム一体型半導体用接着剤
KR20170114727A (ko) 반도체 웨이퍼 표면 보호용 점착 필름
TW202342600A (zh) 硬化性樹脂薄膜、複合薄片、半導體晶片及半導體晶片之製造方法
TW202342601A (zh) 硬化性樹脂薄膜、複合薄片、半導體晶片及半導體晶片之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant