KR101920033B1 - 전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법 - Google Patents

전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법 Download PDF

Info

Publication number
KR101920033B1
KR101920033B1 KR1020110068590A KR20110068590A KR101920033B1 KR 101920033 B1 KR101920033 B1 KR 101920033B1 KR 1020110068590 A KR1020110068590 A KR 1020110068590A KR 20110068590 A KR20110068590 A KR 20110068590A KR 101920033 B1 KR101920033 B1 KR 101920033B1
Authority
KR
South Korea
Prior art keywords
thin film
solution
organic semiconductor
solvent
manufacturing
Prior art date
Application number
KR1020110068590A
Other languages
English (en)
Other versions
KR20130007383A (ko
Inventor
정종원
제이. 베팅거 크리스토퍼
바오 지난
김도환
이방린
박정일
진용완
이상윤
Original Assignee
삼성전자주식회사
더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티 filed Critical 삼성전자주식회사
Publication of KR20130007383A publication Critical patent/KR20130007383A/ko
Application granted granted Critical
Publication of KR101920033B1 publication Critical patent/KR101920033B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

전기 소자 어레이의 제조 방법을 제시한다. 미세 채널 구조를 포함하는 플랫폼을 기판에 부착하고, 조성이 서로 다른 제1 용액과 제2 용액을 미세 채널 구조에 주입하고 용매를 증발시켜 박막열을 기판에 형성한다. 박막열의 길이 방향을 따라 서로 다른 조건으로 박막열을 처리한다.

Description

전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법 {METHOD OF MANUFACTURING ELECTRIC DEVICE, ARRAY OF ELECTRIC DEVICES THEREFOR, AND MANUFACTURING METHOD THEREFOR}
전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법 에 관한 것이다.
유기 반도체 등 유기물이 LED(light emitting diode), 표시 장치, 광전지(photovoltaics), 무선 주파수(radiofrequency) 장치, 센서 등 다양한 전기 소자에 사용되고 있다. 특히 용액 공정을 사용하여 제작될 수 있는 유기물의 경우 가요성(flexibility)이 필요한 전기 소자에 적용될 수 있으며 가격이 저렴할 수 있다.
용액 공정이 가능한 유기 반도체를 기반으로 하는 전기 소자는 공정 조건이 소자 특성을 결정하는 데 매우 중요한 비중을 차지하고 있다. 용매의 조성비, 용질의 농도, 기화 조건, 열처리 온도 등이 박막의 분자간 상호작용력(molecular packing), 분자 배열(orientation), 필름 표면 특성(morphology) 및 결정성(crystallinity) 등에 직접적으로 영향을 미치는 것으로 알려져 있다. 이런 인자들은 전기 소자, 예를 들면 유기 박막 트랜지스터나 태양 전지 등의 성능에 크게 영향을 줄 수 있다.
따라서 이런 인자의 변화에 따른 고분자막의 성능 및 전기 소자의 성능을 평가하고 이를 토대로 하여 전기 소자를 제조할 필요가 있다.
고분자막의 성능을 용이하게 평가하고 이를 토대로 성능이 개선된 전기 소자를 제조하고자 한다.
한 실시예에 따른 전기 소자 어레이의 제조 방법은, 미세 채널 구조를 포함하는 플랫폼을 형성하는 단계, 상기 플랫폼을 기판에 부착하는 단계, 조성이 서로 다른 제1 용액과 제2 용액을 상기 미세 채널 구조에 주입하여 조성이 서로 다른 적어도 3개의 용액의 액막열을 상기 기판에 형성하는 단계, 상기 플랫폼을 상기 기판으로부터 떼어내는 단계, 상기 액막열에서 용매를 증발시켜 박막열을 형성하는 단계, 그리고 상기 박막열의 길이 방향을 따라 서로 다른 조건으로 상기 박막열을 처리하는 단계를 포함한다.
상기 박막열은 적어도 하나의 유기 반도체를 포함하며, 상기 제조 방법은 각각의 박막열과 접촉하는 복수의 전극을 형성하는 단계를 더 포함할 수 있다.
상기 박막열의 처리 단계는 상기 박막열을 서로 다른 온도에서 열처리하는 단계를 포함할 수 있다.
상기 열처리 단계에서, 상기 박막열이 형성된 기판의 한쪽 끝을 가열판과 접촉시키고 반대 쪽 끝을 상기 가열판보다 낮은 온도로 유지하여 상기 박막열을 따라 열처리 온도가 점차 변화하도록 할 수 있다.
상기 복수의 전극은 상기 박막열의 길이 방향을 중심으로 서로 반대쪽에 위치하는 소스 전극과 드레인 전극을 포함할 수 있다.
상기 제1 용액과 상기 제2 용액은 상기 적어도 하나의 유기 반도체를 공통으로 포함하고, 상기 제1 용액은 제1 용매를 더 포함하며, 상기 제2 용액은 제2 용매를 더 포함할 수 있다.
상기 적어도 하나의 유기 반도체는 poly(didodecylquaterthiophene-alt-didodecylbithiazole)를 포함하고, 상기 제1 용매는 클로로벤젠(chlorobenzene)을 포함하며, 상기 제2 용매는 클로로포름(chloroform)을 포함할 수 있다.
상기 복수의 전극은 상기 박막열의 상하에 배치될 수 있다.
상기 적어도 하나의 유기 반도체는 p형 유기 반도체 및 n형 유기 반도체를 포함하고, 상기 제1 용액과 상기 제2 용액은 용매를 공통으로 포함하고, 상기 제1 용액은 상기 p형 유기 반도체를 용질로서 더 포함하며, 상기 제2 용액은 상기 n형 유기 반도체를 용질로서 더 포함할 수 있다.
상기 p형 유기 반도체는 펜타센(pentacene), CuPc(copper phthalocyanine), TCNQ(tetracyanoquinodimethane), TIPS[6,13-bis(triisopropylsilylethynyl)] 펜타센, P3HT[poly(3-hexylthiophene)], PPV(poly-phenylene vinylene), PBTTT{poly[2,5-bis(3-alkylthiophen-2-yl)thieno(3,2-b)thiophene]} 중 어느 하나 이상을 포함하고, 상기 n형 유기 반도체는 PCBM(phenyl-C61- butyric acid methyl ester), C60((buckminsterfullerene), PDI(perylenediimide) 유도체 중 어느 하나 이상을 포함하며, 상기 용매는 클로로벤젠(chlorobenzene), 클로로포름(chloroform), 톨루엔(toluene), 벤젠(benzene), THF(tetrahydrofuran), 사염화탄소(CCl4), 염화메틸렌(methylenechloride), 아세트산에틸(ethylacetate) 중 어느 하나 이상을 포함할 수 있다.
한 실시예에 따른 유기 전기 소자 어레이는, 기판, 상기 기판 위에 형성되어 있는 복수의 유기 반도체 박막열, 그리고 상기 기판 위에 형성되어 있으며 상기 박막열과 접촉하는 복수 쌍의 전극을 포함하고, 서로 다른 박막열은 서로 다른 내부 형태(morphology)를 가지며, 각각의 박막열은 길이 방향을 따라 내부 형태가 변화할 수 있다.
한 실시예에 따른 유기 전기 소자의 제조 방법은, 용매 및 용질을 선택하는 재료 선택 단계, 기판 위에 상기 재료 선택 단계에서 선택한 용매와 용질을 사용한 용액 공정으로 유기 반도체 박막을 형성하는 단계, 그리고 상기 유기 반도체 박막과 접촉하는 한 쌍의 전극을 형성하는 단계를 포함하며, 상기 재료 선택 단계는, 미세 채널 구조를 포함하는 플랫폼을 형성하는 단계, 상기 플랫폼을 시험용 기판에 부착하는 단계, 조성이 서로 다른 제1 용액과 제2 용액을 상기 미세 채널 구조에 주입하여 조성이 서로 다른 적어도 3개의 용액의 액막열을 상기 시험용 기판에 형성하는 단계, 상기 플랫폼을 상기 시험용 기판으로부터 떼어내는 단계, 상기 액막열에서 용매를 증발시켜 박막열을 형성하는 단계, 상기 박막열의 길이 방향을 따라 서로 다른 조건으로 상기 박막열을 처리하는 단계, 상기 박막열과 접촉하는 복수 쌍의 시험용 전극을 형성하는 단계, 상기 박막열과 상기 전극을 포함하는 시험용 유기 전자 소자 어레이에서 각각의 시험용 유기 전자 소자의 특성을 조사하는 단계, 그리고 상기 조사 단계에서의 결과에 따라 상기 용매와 상기 용질을 선택하는 단계를 포함할 수 있다.
상기 박막열의 처리 단계는 상기 박막열을 서로 다른 온도에서 열처리하는 단계를 포함할 수 있다.
상기 열처리 단계에서, 상기 박막열이 형성된 시험용 기판의 한쪽 끝을 가열판과 접촉시키고 반대 쪽 끝을 상기 가열판보다 낮은 온도로 유지하여 상기 박막열을 따라 열처리 온도가 점차 변화하도록 할 수 있다.
상기 복수의 시험용 전극은 상기 박막열의 길이 방향을 중심으로 서로 반대쪽에 위치하는 소스 전극과 드레인 전극을 포함할 수 있다.
상기 제1 용액과 상기 제2 용액은 상기 적어도 하나의 유기 반도체를 공통으로 포함하고, 상기 제1 용액은 제1 용매를 더 포함하며, 상기 제2 용액은 제2 용매를 더 포함할 수 있다.
상기 적어도 하나의 유기 반도체는 poly(didodecylquaterthiophene-alt-didodecylbithiazole)를 포함하고, 상기 제1 용매는 클로로벤젠(chlorobenzene)을 포함하며, 상기 제2 용매는 클로로포름(chloroform)을 포함할 수 있다.
상기 복수의 시험용 전극은 상기 박막열의 상하에 배치될 수 있다.
상기 적어도 하나의 유기 반도체는 p형 유기 반도체 및 n형 유기 반도체를 포함하고, 상기 제1 용액과 상기 제2 용액은 용매를 공통으로 포함하고, 상기 제1 용액은 상기 p형 유기 반도체를 용질로서 더 포함하며, 상기 제2 용액은 상기 n형 유기 반도체를 용질로서 더 포함할 수 있다.
상기 p형 유기 반도체는 펜타센(pentacene), CuPc(copper phthalocyanine), TCNQ(tetracyanoquinodimethane), TIPS[6,13-bis(triisopropylsilylethynyl)] 펜타센, P3HT[poly(3-hexylthiophene)], PPV(poly-phenylene vinylene), PBTTT{poly[2,5-bis(3-alkylthiophen-2-yl)thieno(3,2-b)thiophene]} 중 어느 하나 이상을 포함하고, 상기 n형 유기 반도체는 PCBM(phenyl-C61- butyric acid methyl ester), C60((buckminsterfullerene), PDI(perylenediimide) 유도체 중 어느 하나 이상을 포함하며, 상기 용매는 클로로벤젠(chlorobenzene), 클로로포름(chloroform), 톨루엔(toluene), 벤젠(benzene), THF(tetrahydrofuran), 사염화탄소(CCl4), 염화메틸렌(methylenechloride), 아세트산에틸(ethylacetate) 중 어느 하나 이상을 포함할 수 있다.
이와 같이 미세 채널 구조를 가지는 플랫폼을 사용하여 고분자막의 성능을 용이하게 평가하고 이를 토대로 성능이 개선된 전기 소자를 제조할 수 있다.
도 1 및 도 2는 실시예에 따른 유기 박막 트랜지스터의 개략적인 단면도이다.
도 3은 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법의 첫 단계를 보여주는 개략적인 사시도이다.
도 4는 도 3에 도시한 플랫폼을 IV-IV선을 따라 잘라 도시한 단면도이다.
도 5는 도 3에 도시한 플랫폼의 미세 채널 구조의 분기부를 개략적으로 나타낸 도면이다.
도 6은 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법에서 도 3의 다음 단계를 보여주는 개략적인 사시도이다.
도 7은 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법에서 도 4의 다음 단계를 보여주는 개략적인 사시도이다.
도 8은 도 7의 단계에서 형성된 박막열의 용매 조성비 및 열처리 온도 변화를 보여 주는 도면이다.
도 9는 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법에서 도 7의 다음 단계를 보여주는 개략적인 사시도이다.
도 10은 도 9에서 A 부분의 확대 절단도이다.
도 11은 한 실험예에 따른 플랫폼의 미세 채널 구조에서 분기부의 형태를 보여주는 도면이다.
도 12는 한 실험예에 따라 제조된 시험 용액이 분기부를 통과한 후 나타난 농도 분포를 보여주는 그래프이다.
도 13은 한 실험예에 따른 시험용 기판의 열처리시 표면 온도를 나타낸 그래프이다.
도 14는 한 실험예에 따라 제조된 유기 박막 트랜지스터 어레이의 광학 현미경 사진이다.
도 15는 한 실험예에서 용매 조성비가 CB:Ch=13:87인 용액으로부터 제작된 박막 트랜지스터에서 열처리 온도에 따른 정공 이동도와 온-오프 전류비(Ion-Ioff ratio)가 나타낸 그래프이다.
도 16은 한 실험예에서 용매 조성비가 CB:Ch=0:100인 용액으로부터 제작된 박막 트랜지스터에서 열처리 온도에 따른 정공 이동도와 온-오프 전류비를 보여주는 그래프이다.
도 17은 한 실험예에서 열처리 온도와 용매 조성비에 따른 유기 반도체 박막열의 이동도를 보여 주는 열 지도(heat map)이다.
도 18은 한 실험예에서 열처리 온도와 용매 조성비에 따른 유기 반도체의 온-오프 전류비를 보여 주는 열 지도이다.
도 19는 한 실험예에서 용매 조성비와 열처리 온도에 따른 유기 반도체 박막열의 이동도를 보여 주는 그래프이다.
도 20은 한 실험예에서 용매 조성비와 열처리 온도에 따른 유기 반도체의 온-오프 전류비를 보여 주는 그래프이다.
도 21은 한 실시예에 따른 유기 태양 전지의 개략적인 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계 없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면 부호를 붙였다.
도 1 및 도 2를 참고하여 실시예에 따른 유기 박막 트랜지스터의 예에 대하여 상세하게 설명한다.
도 1 및 도 2는 실시예에 따른 유기 박막 트랜지스터의 개략적인 단면도이다.
도 1에 도시한 유기 박막 트랜지스터(10)는 예를 들면 투명한 기판(12) 위에 형성될 수 있다. 기판(12) 위에 게이트 전극(13), 절연막(14), 소스 전극(15) 및 드레인 전극(16), 그리고 유기 반도체 박막(18)이 차례로 형성되어 있다.
도 2에 도시한 박막 트랜지스터(20)의 경우, 예를 들면 단결정 규소 기판(22) 위에 형성될 수 있다. 기판(22)에는 예를 들면 n형 불순물을 고농도로 함유하는 불순물 영역(23)이 형성되어 있고, 그 위에 절연막(24), 유기 반도체 박막(28), 소스 전극(25) 및 드레인 전극(26)이 차례로 형성되어 있다. 불순물 영역(23)은 게이트 전극의 역할을 할 수 있다.
유기 박막 트랜지스터는 도 1 및 도 2에 도시한 구조 외에도 여러 가지 다른 모양을 가질 수 있다.
유기 반도체 박막(18, 28)은 용액 공정으로 만들어질 수 있다. 유기 반도체 박막(18, 28)의 재료는 π-공액 구조로 이루어진 단분자 및 고분자 형태의 반도체 물질을 포함할 수 있고, 용매로는 해당 반도체 물질이 용해될 수 있는 유기 용매를 포함할 수 있다. 이러한 반도체 물질의 예로는 poly(didodecylquaterthiophene-alt-didodecylbithiazole)(앞으로 “PQTBTz-C12”라 함), 펜타센(pentacene), TIPS 펜타센[6,13-bis(triisopropylsilylethynyl) pentacene], P3HT[poly(3-hexylthiophene)], C60(buckminsterfullerene), PDOT (propionamidotetralin) 등을 들 수 있으며, 유기 용매의 예로는 클로로벤젠(chlorobenzene), 클로로포름(chloroform), 톨루엔(toluene), 벤젠(benzene), THF(tetrahydrofuran), 사염화탄소(CCl4), 염화메틸렌(methylenechloride), 아세트산에틸(ethylacetate) 또는 이들의 조성물 등을 들 수 있다.
게이트 전극(13), 절연막(14, 24), 소스 전극(15, 25) 및 드레인 전극(16, 26) 등도 용액 공정으로 만들어진 유기물 박막일 수 있다.
이러한 유기물 박막들은 다음의 재료 선택 과정을 거쳐서 선택된 용매 조성물에 해당 유기물을 용해하여 얻은 용액을 사용한 용액 공정으로 만들어질 수 있다.
그러면 도 3 내지 도 10을 참고하여 유기막의 특성 평가를 위한 유기 박막 트랜지스터 어레이의 제조 방법에 대하여 상세하게 설명한다.
도 3은 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법의 첫 단계를 보여주는 개략적인 사시도이고, 도 4는 도 3에 도시한 플랫폼을 IV-IV선을 따라 잘라 도시한 단면도이고, 도 5는 도 3에 도시한 플랫폼의 미세 채널 구조의 분기부를 개략적으로 나타낸 도면이다. 도 6은 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법에서 도 3의 다음 단계를 보여주는 개략적인 사시도이고, 도 7은 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법에서 도 6의 다음 단계를 보여주는 개략적인 사시도이며, 도 8은 도 7의 단계에서 형성된 박막열의 용매 조성비 및 열처리 온도 변화를 보여 주는 도면이다. 도 9는 한 실시예에 따른 특성 평가용 유기 박막 트랜지스터 어레이의 제조 방법에서 도 7의 다음 단계를 보여주는 개략적인 사시도이고, 도 10은 도 9에서 A 부분의 확대 절단도이다.
먼저 도 3을 참고하면, 미세 채널 구조(120)가 형성되어 있는 플랫폼(100)과 시험용 기판(210)을 준비하고 플랫폼(100)을 시험용 기판(210)에 부착한다.
플랫폼(100)은 예를 들면 PFPE[poly(fluoro polyether)]로 만들어질 수 있다.
미세 채널 구조(120)는 차례로 연결되어 있는 한 쌍의 주입구(124), 분기부(126) 및 가지부(122)를 포함한다. 도 4를 참고하면, 주입구(124)는 플랫폼(100)을 관통하며, 분기부(126)와 가지부(122)는 플랫폼(100)의 하부에 트렌치 형태로 형성되어 있다.
가지부(122)는 거의 직선의 형태로 세로로 뻗은 복수의 가지를 포함한다.
도 5를 참고하면, 분기부(126)는 주입구(124)와 가지부(122)를 연결하는 통로로서, 복수의 주로(主路)(Cij)(i, j는 자연수) 및 복수의 분기로(Cklm)(k, l, m은 자연수)를 포함한다.
주로(Cij)는 복수의 단계로 이루어지며 단계가 하나 올라갈 때마다 하나씩 그 수효가 늘어난다. 예를 들어, 제1 단계의 주로(C11, C12)는 2개이고, 제2 단계의 주로(C21, C22, C23)는 3개, 제3 단계의 주로(C31, C32, C33, C34)는 4개, 제4 단계의 주로(C41, C42, C43, C44, C45)는 5개이다. 도면에서는 제1 단계에서 제4 단계까지 4개의 단계만 도시되어 있지만 그 수효는 달라질 수 있다. 앞으로 제i 단계의 주로를 줄여서 “제i단 주로”라 기재할 수 있다.
도면 부호 Cij에서 i, j는, i가 단계 번호를 나타내고 j는 왼쪽에서부터의 순서를 나타내도록 정한다.
첫 번째 주로인 제1단 주로(C11, C12)는 주입구(124)와 연결되며, 마지막 주로인 제4단 주로(C41, C42, C43, C44, C45)는 각각 가지부(122)의 가지와 연결되어 있다.
마지막 단계의 주로(C41, C42, C43, C44, C45)를 제외한 각 단계의 주로(Cij)들은 분기점(Bij)에서 2개의 분기로(Cijp)(p= j-1, j 또는 j+1)로 분기될 수 있다. 예를 들어 제2단 주로(C21)는 분기점(B21)에서 2개의 분기로(C211, C212)로 분기되고, 제2단 주로(C22)는 분기점(B22)에서 2개의 분기로(C221, C223)로 분기된다. 그러나 각각의 주로(Cij)가 3개 이상의 분기로로 분기될 수도 있다. 앞으로 제i 단계의 분기로를 줄여서 “제i단 분기로”라 기재할 수 있다.
각 단계의 분기로(Cklm) 중에서 가장 바깥 쪽에 위치한 2개의 분기로(Ck11, Ck,k+1,k+1)는 그대로 다음 단계의 주로(Ck +1,1, Ck +1,k+2)와 연결될 수 있다. 예를 들어, 제2 단계에서 가장 왼쪽의 분기로(C211)는 제3 단계에서 가장 왼쪽의 주로(C31)과 연결되고, 제2 단계에서 가장 오른쪽의 분기로(C233)는 제3 단계에서 가장 왼쪽의 주로(C34)와 연결될 수 있다.
각 단계의 분기로(Cklm) 중에서 중간에 위치한 분기로(Cklm)들은 인접한 분기로(Ckml)와 합류점(Jklm)에서 만나고, 합류점(Jklm)으로부터 다음 단계의 주로(Ck+1,m)가 시작한다.
도 5에는 주로(Cij)와 분기로(Cklm)가 직선으로 표시되어 있으나 이에 한정되지 않으며, 예를 들어 곡선 또는 사행(蛇行)일 수 있다.
다시 도 3을 참고하면, 시험용 기판(210)은 도 1 또는 도 2에서 유기 반도체 박막(28)의 아래에 있는 구조를 모두 포함할 수 있으며 기타 다른 구조도 가능하다. 여기에서는 설명의 편의상 시험용 기판(210)이 도 2에 도시한 기판(22), 불순물 영역(23) 및 절연막(24)을 포함하는 구조와 유사한 구조라고 가정한다. 절연막(24)은 PTS[=phenyltrichlorosilane (C6H5SiCl3)] 처리된 SiO2로 만들어질 수 있다.
플랫폼(100)은 시험용 기판(210)에 가역적으로 탈착 가능하다.
다음, 도 6을 참고하면, 유기 반도체 물질을 포함하는 두 종류의 용액, 용액1과 용액2를 플랫폼(100)의 두 주입구(124)에 주입한다.
용액1과 용액2가 함유하는 유기 반도체 물질의 예로는 PQTBTz-C12를 들 수 있다. 이외에 펜타센, TIPS 펜타센, P3HT, C60, PDOT 등도 가능하다.
용액1은 용매로서 클로로벤젠(chlorobenzene)(앞으로 “CB”로 약함)을 포함할 수 있고, 용액2는 용매로서 클로로포름(chloroform)(앞으로 “Ch”로 약함)을 포함할 수 있다. CB와 Ch는 박막 트랜지스터의 성능에 중요한 인자인 넓은 범위의 증발율(evaporation rate)을 얻을 수 있다.
용액1과 용액2에 사용될 수 있는 다른 용매로는 톨루엔, 벤젠, THF, 사염화탄소, 염화메틸렌, 아세트산에틸 등이 있다.
그러면, 이 두 용액이 분기부(126)를 따라 흐르면서 섞이고, 결국 가지부(122)로 나오는 용액에는 조성비가 다양한 용매가 포함된다.
도 5를 참고하면, 왼쪽 주입구(124)에는 용액1이 주입되고, 오른쪽 주입구(124)에는 용액2가 주입되므로, 주로(C11)에 흐르는 용액에서 용매의 조성비는 CB 100%, 주로(C12)에 흐르는 용액에서 용매의 조성비는 Ch 100%이다. 분기점(B11, B12)에서 각각 용액1과 용액2는 두 갈래로 나뉘고, 이중에서 분기로(C112, C121)으로 흘러 들어간 용액1과 용액2는 합류점(J112)에서 합쳐지고 이에 따라 제2단 주로(C22)에는 용매의 조성비가 다른 새로운 용액이 흐를 수 있다. 예를 들어 분기로(C112, C121)의 형태와 용액1과 용액2의 점성 등이 동일하다고 하면, 제2단 주로(C22)는 CB 약 50%, Ch 약 50%의 용매를 함유할 수 있다.
제2 단계에서 왼쪽 주로(C21)와 오른쪽 주로(C23)에 흐르는 용액은 각각 CB 약 100%, Ch 약 100%가 될 것이다.
이와 마찬가지로, 제3 단계에 있는 4개의 주로(C31, C32, C33, C34)에 흐르는 용액의 용매 조성비는 왼쪽부터 차례대로 CB 약 100%, CB 약 75% + Ch 약 25%, CB 약 25% + Ch 약 75%, Ch 약 100%가 될 수 있다. 또한 제4 단계에 있는 5개의 주로(C41, C42, C43, C44, C45)에 흐르는 용액의 용매 조성비는 왼쪽부터 차례대로 CB 약 100%, CB 약 87.5% + Ch 약 12.5%, CB 약 50%, Ch 약 50%, CB 약 12.5% + Ch 약 87.5%, Ch 약 100%가 될 수 있다. 결국 가지부(122)에 있는 5개의 가지로 흘러 나온 용액의 용매 조성비(CB:Ch)는 왼쪽부터 대략 100:0, 87:13, 50: 50, 13:87, 0:100이라고 할 수 있다.
다음, 도 7을 참고하면 플랫폼(100)의 가지부(122)에 형성된 용액의 액막에서 용매를 증발시키면 시험용 기판(210) 위에 복수의 유기 반도체 박막열(220)이 형성된다. 이와 같이 용액으로부터 용매를 증발시켜 박막열(220)을 얻는 과정은 물리적으로 제한된 환경에서 수행되는 드롭 캐스팅(drop casting) 조건을 근사(近似)하는 것으로 볼 수 있다.
이어 플랫폼(100)을 시험용 기판(210)으로부터 떼어낸 후, 박막열(220)이 형성된 시험용 기판(210)을 열처리(annealing)한다.
열처리 온도는 박막열(220)의 길이 방향을 따라 점차 변화하도록 할 수 있는데, 예를 들면 도 7에 도시한 것처럼 시험용 기판(210)의 한쪽 끝을 가열판(hot plate)(300)에 접촉시키고 다른 쪽 끝은 가열판(300)보다 낮은 온도, 예를 들면 상온에 노출시킬 수 있다.
그러면 결국 도 8과 같이 시험용 기판(210) 위에는 가로 방향으로는 용매 조성비가 다르고 세로 방향으로는 열처리 온도가 다른 유기 반도체 박막열(220)을 얻을 수 있다.
도 9 및 도 10을 참고하면, 박막열(220) 위에 복수 쌍의 전극(230)을 형성하여 본 실시예에 따른 유기 박막 트랜지스터 어레이(200)를 완성한다. 각 쌍의 전극(230)은 소스 전극(232)과 드레인 전극(234)을 포함할 수 있으며, 그 단면 구조는 도 2에 도시한 것과 실질적으로 동일할 수 있다. 전극(230)은 금 등의 물질을 섀도 마스크(shadow mask)를 이용하여 열 증착(thermal evaporation)함으로써 형성될 수 있다.
그러면, 도 11 내지 도 20을 참고하여 도 3 내지 도 10에 도시한 유기 박막 트랜지스터의 제조 방법과 관련된 실험예에 대하여 상세하게 설명한다. 이하에서 나오는 도면 부호는 도 3 내지 도 10을 참고한다.
도 11은 본 실험예에 따른 플랫폼의 미세 채널 구조에서 분기부의 형태를 보여주는 도면이고, 도 12는 본 실험예에 따라 제조된 시험 용액이 분기부를 통과한 후 나타난 농도 분포를 보여주는 그래프이고, 도 13은 본 실험예에 따른 시험용 기판의 열처리시 표면 온도를 나타낸 그래프이며, 도 14는 본 실험예에 따라 제조된 유기 박막 트랜지스터 어레이의 광학 현미경 사진이다. 도 15는 본 실험예에서 용매 조성비가 CB:Ch=13:87인 용액으로부터 제작된 박막 트랜지스터에서 열처리 온도에 따른 정공 이동도와 온-오프 전류비(Ion-Ioff ratio)가 나타낸 그래프이고, 도 16은 본 실험예에서 용매 조성비가 CB:Ch=0:100인 용액으로부터 제작된 박막 트랜지스터에서 열처리 온도에 따른 정공 이동도와 온-오프 전류비를 보여주는 그래프이다. 도 17은 본 실험예에서 열처리 온도와 용매 조성비에 따른 유기 반도체 박막열의 이동도를 보여 주는 열 지도(heat map)이고, 도 18은 본 실험예에서 열처리 온도와 용매 조성비에 따른 유기 반도체의 온-오프 전류비를 보여 주는 열 지도이다. 도 19는 본 실험예에서 용매 조성비와 열처리 온도에 따른 유기 반도체 박막열의 이동도를 보여 주는 그래프이고, 도 20은 본 실험예에서 용매 조성비와 열처리 온도에 따른 유기 반도체의 온-오프 전류비를 보여 주는 그래프이다.
먼저 연성 리소그래피(soft lithography)를 사용하여 미세 유체 마스터(master)를 제작하고, PFPE 플랫폼(100)과 시험용 기판(210)을 제작하였다. 플랫폼(100)에 형성한 미세 채널 구조(120)의 분기부(126)는 도 5에 도시한 것과 같이 총 4 단계로 이루어지지만, 상세 구조는 도 5와 다르다. 특히, 주로(Cij)의 경우 도 5와 같은 직선형이 아니라 도 11에 도시한 것처럼 사행형(serpentine)이다.
플랫폼(100)의 미세 채널 구조(120)가 제대로 형성되었는지 확인하여 플루오레세인(fluorescein) 염료(제작사: Sigma, St. Louis, MO, USA]를 물에 녹여 농도가 약 5.7 μg/mL인 수용액과 약 12.4 μg/mL인 시험 용액을 만들었다. 두 시험 용액을 약 100 μL/min의 유속으로 각 주입구(124)에 주입하고, 분광기(제품명: Cary 6000i Spectrometer, 제작사: Varian, Palo Alto, CA, USA)를 써서 495 mm에서의 흡광도(absorbance)를 측정하고 규격화된 표준 용액과 비교하였다.
그 결과 미세 채널 구조(120)가 원활하게 동작함을 도 11에 도시한 바와 같이 정성적으로, 그리고 도 12에 도시한 바와 같이 정량적으로 확인할 수 있었다.
즉, 도 11을 참고하면, 왼쪽 및 오른쪽 주입구(124)에 주입된 두 수용액의 색상은 각각 대략 검은 색과 주황색인데, 마지막 단계의 다섯 주로를 흐르는 용액의 색상이 왼쪽에서 오른쪽으로 갈수록 검은 색에서 주황색으로 점차 변화해 감을 알 수 있다. 도 11에서 흰색 막대의 길이는 1 mm를 나타낸다.
도 12를 참고하면, 가지부(도 3의 122)에서 가장 왼쪽 가지(또는 열)의 농도를 1.0, 가장 오른쪽 가지의 농도를 2.0으로 놓았을 때 왼쪽 가지에서 오른쪽 가지로 갈수록 농도가 점점 짙어짐을 알 수 있다. 도 12의 농도 측정값은 예측한 농도값과 거의 일치하였다.
특성 시험용 유기 박막 트랜지스터 어레이에 사용할 유기 반도체인 PQTBTz-C12(분자량, Mw = 22 kDa)를 클로로벤젠(CB)과 클로로포름(Ch)에 각각 용해하여 용액1과 용액2를 제조하였다. CB와 Ch는 박막 트랜지스터의 성능에 중요한 넓은 범위의 증발율을 얻기 위한 모델 용매로서 선택되었다. 두 용액의 농도는 모두 약 20 μg/mL였으며, 이보다 농도가 낮은 경우 유기 반도체 박막열(220)의 형태가 제대로 나오지 않고 생산성이 떨어지는 것으로 나타났다.
두 용액을 0.2 μm PTFE(polytetrafluoroethylene) 필터로 여과한 후 주사기(syringe)에 장전하고 테플론(Teflon) 튜브를 통하여 약 100 μL/min의 유속으로 주입구(124)에 주입하였다. 이어 플랫폼(100)이 부착된 시험용 기판(210)을 질소 환경에 약 24 시간 동안 두어 용매를 증발시켜 유기 반도체 박막열(220)을 형성하였다. 이후의 과정도 별다른 언급이 없는 한 질소 환경에서 진행하였다.
이와 같이 만들어진 박막열(220)의 형상을 원자력 현미경(atomic force microscopy, ATM)으로 관찰하고 그 두께를 형상 측정기(profilometry)로 측정한 결과, 박막열(220)의 평균 두께의 약 90%가 약 20 nm에서 약 100 nm 사이에 있는 것으로 나타났다. Ch만을 용매로 포함하는 용액에서 만들어진 박막열(220), 예를 들면 도 7에서 가장 오른쪽 박막열의 경우, 출구 바로 부근 지점에서의 두께가 다른 지점에서보다 상대적으로 두꺼웠다.
이와 같이 박막열(220)의 두께가 거의 일정한 점을 감안하면, 용매의 증발은 공간적으로 거의 균일하게 일어나는 것으로 추론할 수 있으며, 이에 따라 용액으로부터 용매를 증발시켜 반도체 박막열(220)을 얻는 과정은 드롭 캐스팅 조건을 근사하는 것으로 볼 수 있다.
플랫폼(100)을 시험용 기판(210)에서 떼어낸 다음, 시험용 기판(210)을 가열판(300) 위에 올려 놓음으로써 두께 약 300nm, 유효 길이 약 50.5 mm의 실리콘 핀(fin)을 만들었다. 가열판(300)의 표면 온도가 약 280 ℃가 될 때까지 가열판(300)을 가열하였다. 이 온도에서 약 30 분 동안 시험용 기판(210)을 열처리한 다음, 약 2 ℃/min의 평균 속도로 가열판(300)의 표면을 냉각하였다.
디지털 온도계를 사용하여 시험용 기판(210) 상의 여러 지점에서 정상 상태에서의 표면 온도를 측정한 다음(측정값), 보간법(interpolation)을 사용하여 도 13에 도시한 온도 분포(이론값)를 얻었다. 보간법을 사용할 때 시험용 기판(210)은 끝(tip)에서 대류 유속(convective flux)이 발생하는 핀(fin)으로 모델링하였다. 도 13에서 위치(x)는 가열판(300)으로부터의 거리를 나타내며, 거리에 따라 표면 온도가 약 280°C 에서 약 120°C까지 변화하는 것으로 나타났다. 이러한 온도 범위는 PQTBTz-C12에서 관찰된 넓은 범위의 상전이를 포착하기 위하여 결정되었다. 온도 범위를 넓히려면 핀을 더 길게 하고 가열판(300)의 온도 및 주변 온도를 조절하면 된다.
마지막으로 섀도 마스크를 이용하여 금을 열 증착하여 전극(230)을 형성함으로써 유기 박막 트랜지스터 어레이(200)를 완성하였다. 전극(230)의 너비-길이 비는 약 20이었으며, 어레이(200) 내의 박막 트랜지스터 수효는 약 800개가 넘었다. 도 14는 Ch만을 용매로 포함하는 용액으로부터 만들어진 박막열(220), 즉 도 9에서 가장 오른쪽 박막열(220)을 포함하는 박막 트랜지스터를 광학 현미경을 통하여 촬영한 사진을 보여주고 있다. 도 14에서 한 쌍의 노란 색 세로줄이 박막열(220)의 왼쪽 및 오른쪽 경계를 나타내며, 흰색 막대의 길이는 1 mm를 나타낸다.
제조한 유기 박막 트랜지스터의 전기적 특성을 용매 조성비와 기판 열처리 온도에 따라 분석하였다. 이는 질소 환경에서 Keithley 4200SCS 반도체 매개변수 분석기를 사용하여 수행하였다.
도 15에는 용매 조성비가 CB:Ch=13:87인 용액으로부터 제작된 박막 트랜지스터에서 열처리 온도에 따른 정공 이동도와 온-오프 전류비(Ion-Ioff ratio)가 나타나 있다. 도 16은 용매 조성비가 CB:Ch=0:100인 용액으로부터 제작된 박막 트랜지스터에서 열처리 온도에 따른 정공 이동도와 온-오프 전류비를 보여주고 있다.
도 15 및 도 16에서, 박막 트랜지스터의 정공 이동도는 약 2×10-3 cm2/Vsec 정도로 나타났고, 최대값은 1.5×10-2 cm2/Vsec 정도였다. 전형적인 온-오프 전류비는 약 5×103이었고, 최대값은 약 1×106이었다. 도 15의 경우, 열처리 온도가 약 120°C 내지 약 135°C일 때 이동도와 온-오프 전류비가 높았다. 그러나 도 16의 경우, 열처리 온도에 따른 이동도 및 온-오프 전류비는 의미있는 변화를 보이지 않았다.
이와 같이 본 실험예에 따른 유기 박막 트랜지스터의 성능은 용매 조성비와 열처리 온도에 민감하다. 이를 정리한 결과가 도 17 내지 도 20에 나타나 있다.
PQTBTz-C12는 중간상(mesophase)인 액정상을 가지는 주개-받개(donor-acceptor) 공중합체(copolymer)이다. 분자량 Mw = 22 kDa인 경우, 고체에서 중간상으로의 전이는 약 149°C에서 일어날 수 있고, 중간상에서 등방상으로의 전이는 약 195°C에서 일어날 수 있다. 따라서 PQTBTz-C12를 포함하는 박막 트랜지스터는 이 범위의 열처리 온도에서 강한 온도 의존성을 가진다고 예측할 수 있다.
순수한 CB, 즉, CB:Ch=100:0인 용매로부터 제조된 PQTBTz-C12 박막열(220)의 이동도는 약 150°C와 약 175°C의 열처리 온도에서 극대점(local peak)을 나타냈다. 약 150°C에서의 열처리 온도 극대점은 고체에서 중간상으로의 전이 온도에 해당하며, 클로로포름이 많이 함유될수록 대부분 유지되었다. 그러나 약 175°C에서의 열처리 온도 극대점은 클로로포름이 많이 함유될수록 사라지는 경향을 나타냈다.
이와 유사하게, CB:Ch=100:0인 용매의 경우, 온-오프 전류비는 중간상에서 등방상으로의 전이 온도에 해당하는 약 194°C의 열처리 온도에서 극대점을 나타냈다. 그러나 이 극대점은 클로포름이 추가될수록 사라지는 경향을 나타냈다.
또한 약 120°C 내지 약 130°C의 열처리 온도에서 이동도가 극대를 나타내는 것으로 일관되게 관찰되었다. 이 극대점들은 CB:Ch=0:100인 용매로부터 제작된 유기 박막 트랜지스터의 두드러진 예외와 함께 용매 조성에 관계 없이 유지되었다. 조성비 CB:Ch=50:50인 경우와 CB:Ch=0:100인 경우에는 온-오프 전류비의 극대점 또한 이 온도 범위에서 관찰되었다. 이를 감안할 때 약 125°C 부근에서 또다른 형태학적인 변화가 나타날 수 있는 것으로 보인다.
미세 유체 플랫폼(100)으로 제작된 PQTBTz-C12 박막열(220)은 공정 의존적인 형태를 가지며, 이에 따라 서로 다른 전기적인 특성이 나타나는 것으로 보인다. 용매 조성비 CB:Ch=87:13인 용액으로부터 제조된 박막은 미세 섬유(fibrillar) 형태를 가지는 것으로 알려져 있다. 이 형태는 용매 조성비 CB:Ch=13:87인 용액으로부터 제조된 박막과는 매우 대조적인데, 후자는 구형(globular) 형태를 가진다. 이러한 형태는 약 125°C에서 약 150°C 사이의 열처리 온도에서 유지되었으나, 열처리 온도가 올라갈수록 박막이 거칠어지는 현상이 나타났다.
이러한 결과를 토대로 판단할 때 정공 이동도와 온-오프 전류비가 모두 상대적으로 높은 것으로 나타난 CB:Ch=100:0의 용매를 PQTBTz-C12(분자량, Mw = 22 kDa)의 용액 공정에 사용하는 것이 적합해 보인다.
이와 같이 선택한 유기 반도체와 용매를 도 1 및 도 2에 도시한 구조 또는 기타 다른 구조의 유기 박막 트랜지스터를 제조할 때 사용할 수 있다.
앞서 설명한 실시예에서 사용한 미세 유체 플랫폼(100)은 다른 전자 소자, 예를 들면 유기 태양 전지나 유기 발광 소자를 제조할 때에도 사용할 수 있다. 아래에서는 도 21을 참고하여 플랫폼(100)을 사용하여 유기 태양 전지를 제조하는 방법에 대하여 상세하게 설명한다.
도 21은 한 실시예에 따른 유기 태양 전지의 개략적인 단면도이다.
도 21을 참고하면, 본 실시예에 따른 유기 태양 전지(30)는 기판(31) 위에 형성되어 있는 유기 반도체층(32)과 그 양쪽에 접촉하는 하부 및 상부 전극(36, 38)을 포함한다. 유기 반도체층(32)은 벌크형 접합 구조를 가지는 n형(또는 p형) 반도체 영역(33)과 p형(또는 n형) 반도체 영역(34)을 포함하며, 용액 공정을 통하여 형성된다. 하부 전극(36)은 금과 같은 금속으로 만들어질 수 있고, 상부 전극(38)은 ITO(indium-tin-oxide) 등 투명한 도전 물질로 만들어질 수 있다.
두 반도체 영역(33, 34)의 경계를 포함하는 형태는 재료 및 공정 조건에 따라 달라질 수 있으며, 이에 따라 태양 전지의 전기적 특성이 달라질 수 있다. 적합한 전기적 특성을 부여하는 재료 및 공정 조건을 찾기 위하여 도 3 내지 도 10에 도시한 미세 채널 구조(120)을 가지는 플랫폼(100)을 사용하여 시험용 태양 전지 어레이를 형성할 수 있다.
시험용 태양 전지 어레이에 포함된 태양 전지의 구조는 도 20에 도시한 것과 실질적으로 동일할 수도 있고 다를 수도 있다. 아래에서는 시험용 태양 전지 어레이에 포함된 태양 전지의 구조가 도 20과 실질적으로 동일한 것으로 가정하고, 그 제조 방법에 대하여 앞서의 도 3 내지 도 8과 함께 참고하여 설명한다.
시험용 기판(31) 위에 전극(36)을 형성하고 미세 채널 구조(120)가 형성되어 있는 플랫폼(100)을 부착하고 유기 반도체 물질을 포함하는 용액1과 용액2를 플랫폼(100)의 두 주입구(124)에 주입한다.
용액1과 용액2는 서로 다른 유기 반도체 물질, 예를 들면 p형 반도체 물질과 n형 반도체 물질을 용질로서 포함하며, 공통의 용매를 포함할 수 있다. 그러나 용액1과 용액2의 용매가 서로 다를 수도 있다. p형 반도체 물질로는 펜타센(pentacene), CuPc(copper phthalocyanine), TCNQ(tetracyanoquinodimethane), TIPS 펜타센, P3HT, PPV(poly-phenylene vinylene), PBTTT{poly[2,5-bis(3-alkylthiophen-2-yl)thieno(3,2-b)thiophene]} 등을 들 수 있으며, n형 반도체 물질로는 PCBM(phenyl-C61- butyric acid methyl ester), C60, PDI(perylenediimide) 유도체 등을 들 수 있다. 용매의 예로는 클로로벤젠, 클로로포름, 톨루엔, 벤젠, THF, 사염화탄소, 염화메틸렌, 아세트산에틸 또는 이들의 조성물 등을 들 수 있다.
두 용액이 분기부(126)를 따라 흐르면서 섞이고, 결국 가지부(122)로 나오는 용액에는 조성비가 다양한 용질이 포함된다.
이어 용매를 증발시킨 후, 도 8과 같은 방법으로 열처리 과정을 마치면, 용질의 조성비와 열처리 온도에 따라 다양한 형태의 반도체 영역(33, 34)을 포함하는 복수의 유기 반도체층(32)이 형성될 수 있다. 이어 전극(38)을 형성하여 시험용 태양 전지 어레이를 완성하고 특성을 검사할 수 있다.
용액1과 용액2에 포함된 p형 반도체 물질과 n형 반도체 물질의 양은 서로 다를 수 있다. 예를 들어 p형 반도체 물질이 n형 반도체 물질이 많은 경우에는 반도체 영역(33)이 p형 영역이 되고, 반도체 영역(34)이 n형 영역이 될 수 있으며, 반대로 p형 반도체 물질이 n형 반도체 물질이 적은 경우에는 반도체 영역(33)이 n형 영역이 되고, 반도체 영역(34)이 p형 영역이 될 수 있다.
특성 검사 결과 적합한 용질의 조성비와 열처리 온도 조건으로 실제 유기 태양 전지를 형성할 수 있다.
이상에서는 시험용 전기 소자 어레이에서 박막열(220)을 따라 열처리 온도가 변화하는 경우에 대해만 설명하였지만, 기타 공정 조건을 변화시킬 수 있다. 예를 들면 열처리를 하는 동안 박막열(220)을 따라 서로 다른 전기장을 인가할 수 있다. 박막열(220)에 전기장이 걸리면 분극 현상이 생기는데 전기장의 세기에 따라 분극의 정도가 달라지며 이에 따라 전기 소자의 특성이 달라질 수 있다.
이상에서는 박막열을 따라 하나의 공정 조건만 변화시키는 경우에 대해서만 설명하였지만, 둘 이상의 공정 조건을 변화시킬 수도 있다. 예를 들어 박막열을 따라 열처리 온도와 인가 전기장이 모두 변화하도록 할 수도 있다.
이와 같이 미세 유체 플랫폼을 사용하여 전기 소자 어레이를 제작하는 경우 여러 가지 공정 조건으로 제작된 전기 소자를 한 번에 얻을 수 있어 특성 평가를 매우 빠르고 정확하게 수행할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
10, 20: 유기 박막 트랜지스터
12, 22: 기판
13: 게이트 전극
14, 24: 절연막
15, 25: 소스 전극
16, 26: 드레인 전극
18: 유기 반도체 박막
23: 불순물 영역
30: 유기 태양 전지
32: 유기 반도체층
33, 34: 반도체 영역
36, 38: 전극
100: 플랫폼
120: 미세 채널 구조
122: 가지부
124: 주입구
126: 분기부
200: 유기 박막 트랜지스터 어레이
210: 시험용 기판
230: 전극
232: 소스 전극
234: 드레인 전극
300: 가열판

Claims (20)

  1. 미세 채널 구조를 포함하는 플랫폼을 형성하는 단계,
    상기 플랫폼을 기판에 부착하는 단계,
    조성이 서로 다른 제1 용액과 제2 용액을 상기 미세 채널 구조에 주입하여 조성이 서로 다른 적어도 3개의 용액의 액막열을 상기 기판에 형성하는 단계,
    상기 플랫폼을 상기 기판으로부터 떼어내는 단계,
    상기 액막열에서 용매를 제거하여 박막열을 형성하는 단계, 그리고
    상기 박막열의 길이 방향을 따라 서로 다른 온도에서 상기 박막열을 열처리하는 단계
    를 포함하는 전기 소자 어레이의 제조 방법.
  2. 제1항에서,
    상기 박막열은 적어도 하나의 유기 반도체를 포함하며,
    상기 제조 방법은 각각의 박막열과 접촉하는 복수의 전극을 형성하는 단계를 더 포함하는
    전기 소자 어레이의 제조 방법.
  3. 삭제
  4. 제2항에서,
    상기 열처리 단계에서, 상기 박막열이 형성된 기판의 한쪽 끝을 가열판과 접촉시키고 반대 쪽 끝을 상기 가열판보다 낮은 온도로 유지하여 상기 박막열을 따라 열처리 온도가 점차 변화하도록 하는 전기 소자 어레이의 제조 방법.
  5. 제4항에서,
    상기 복수의 전극은 상기 박막열의 길이 방향을 중심으로 서로 반대쪽에 위치하는 소스 전극과 드레인 전극을 포함하는 전기 소자 어레이의 제조 방법.
  6. 제5항에서,
    상기 제1 용액과 상기 제2 용액은 상기 적어도 하나의 유기 반도체를 공통으로 포함하고,
    상기 제1 용액은 제1 용매를 더 포함하며,
    상기 제2 용액은 제2 용매를 더 포함하는
    전기 소자 어레이의 제조 방법.
  7. 제6항에서,
    상기 적어도 하나의 유기 반도체는 poly(didodecylquaterthiophene-alt-didodecylbithiazole)를 포함하고,
    상기 제1 용매는 클로로벤젠(chlorobenzene)을 포함하며,
    상기 제2 용매는 클로로포름(chloroform)을 포함하는
    전기 소자 어레이의 제조 방법.
  8. 제4항에서,
    상기 복수의 전극은 상기 박막열의 상하에 배치되는 전기 소자 어레이의 제조 방법.
  9. 제8항에서,
    상기 적어도 하나의 유기 반도체는 p형 유기 반도체 및 n형 유기 반도체를 포함하고,
    상기 제1 용액과 상기 제2 용액은 용매를 공통으로 포함하고,
    상기 제1 용액은 상기 p형 유기 반도체를 용질로서 더 포함하며,
    상기 제2 용액은 상기 n형 유기 반도체를 용질로서 더 포함하는
    전기 소자 어레이의 제조 방법.
  10. 제9항에서,
    상기 p형 유기 반도체는 펜타센(pentacene), CuPc(copper phthalocyanine), TCNQ(tetracyanoquinodimethane), TIPS[6,13-bis(triisopropylsilylethynyl)] 펜타센, P3HT[poly(3-hexylthiophene)], PPV(poly-phenylene vinylene), PBTTT{poly[2,5-bis(3-alkylthiophen-2-yl)thieno(3,2-b)thiophene]} 중 어느 하나 이상을 포함하고,
    상기 n형 유기 반도체는 PCBM(phenyl-C61- butyric acid methyl ester), C60((buckminsterfullerene), PDI(perylenediimide) 유도체 중 어느 하나 이상을 포함하며,
    상기 용매는 클로로벤젠(chlorobenzene), 클로로포름(chloroform), 톨루엔(toluene), 벤젠(benzene), THF(tetrahydrofuran), 사염화탄소(CCl4), 염화메틸렌(methylenechloride), 아세트산에틸(ethylacetate) 중 어느 하나 이상을 포함하는
    전기 소자 어레이의 제조 방법.
  11. 기판,
    상기 기판 위에 형성되어 있는 복수의 유기 반도체 박막열, 그리고
    상기 기판 위에 형성되어 있으며 상기 박막열과 접촉하는 복수 쌍의 전극
    을 포함하며,
    서로 다른 박막열은 서로 다른 내부 형태(morphology)를 가지며,
    각각의 박막열은 길이 방향을 따라 내부 형태가 변화하는
    유기 전기 소자 어레이.
  12. 용매 및 용질을 선택하는 재료 선택 단계,
    기판 위에 상기 재료 선택 단계에서 선택한 용매와 용질을 사용한 용액 공정으로 유기 반도체 박막을 형성하는 단계, 그리고
    상기 유기 반도체 박막과 접촉하는 한 쌍의 전극을 형성하는 단계
    를 포함하며,
    상기 재료 선택 단계는,
    미세 채널 구조를 포함하는 플랫폼을 형성하는 단계,
    상기 플랫폼을 시험용 기판에 부착하는 단계,
    조성이 서로 다른 제1 용액과 제2 용액을 상기 미세 채널 구조에 주입하여 조성이 서로 다른 적어도 3개의 용액의 액막열을 상기 시험용 기판에 형성하는 단계,
    상기 플랫폼을 상기 시험용 기판으로부터 떼어내는 단계,
    상기 액막열에서 용매를 제거하여 박막열을 형성하는 단계,
    상기 박막열의 길이 방향을 따라 서로 다른 온도에서 상기 박막열을 열처리하는 단계,
    상기 박막열과 접촉하는 복수 쌍의 시험용 전극을 형성하는 단계,
    상기 박막열과 상기 전극을 포함하는 시험용 유기 전자 소자 어레이에서 각각의 시험용 유기 전자 소자의 특성을 조사하는 단계, 그리고
    상기 조사 단계에서의 결과에 따라 상기 용매와 상기 용질을 선택하는 단계
    를 포함하는
    유기 전기 소자의 제조 방법.
  13. 삭제
  14. 제12항에서,
    상기 열처리 단계에서, 상기 박막열이 형성된 시험용 기판의 한쪽 끝을 가열판과 접촉시키고 반대 쪽 끝을 상기 가열판보다 낮은 온도로 유지하여 상기 박막열을 따라 열처리 온도가 점차 변화하도록 하는 유기 전기 소자의 제조 방법.
  15. 제14항에서,
    상기 복수의 시험용 전극은 상기 박막열의 길이 방향을 중심으로 서로 반대쪽에 위치하는 소스 전극과 드레인 전극을 포함하는 유기 전기 소자의 제조 방법.
  16. 제15항에서,
    상기 제1 용액과 상기 제2 용액은 적어도 하나의 유기 반도체를 공통으로 포함하고,
    상기 제1 용액은 제1 용매를 더 포함하며,
    상기 제2 용액은 제2 용매를 더 포함하는
    유기 전기 소자의 제조 방법.
  17. 제16항에서,
    상기 적어도 하나의 유기 반도체는 poly(didodecylquaterthiophene-alt-didodecylbithiazole)를 포함하고,
    상기 제1 용매는 클로로벤젠(chlorobenzene)을 포함하며,
    상기 제2 용매는 클로로포름(chloroform)을 포함하는
    유기 전기 소자의 제조 방법.
  18. 제14항에서,
    상기 복수의 시험용 전극은 상기 박막열의 상하에 배치되는 유기 전기 소자의 제조 방법.
  19. 제18항에서,
    상기 유기 반도체 박막은 p형 유기 반도체 및 n형 유기 반도체를 포함하고,
    상기 제1 용액과 상기 제2 용액은 용매를 공통으로 포함하고,
    상기 제1 용액은 상기 p형 유기 반도체를 용질로서 더 포함하며,
    상기 제2 용액은 상기 n형 유기 반도체를 용질로서 더 포함하는
    유기 전기 소자의 제조 방법.
  20. 제19항에서,
    상기 p형 유기 반도체는 펜타센(pentacene), CuPc(copper phthalocyanine), TCNQ(tetracyanoquinodimethane), TIPS[6,13-bis(triisopropylsilylethynyl)] 펜타센, P3HT[poly(3-hexylthiophene)], PPV(poly-phenylene vinylene), PBTTT{poly[2,5-bis(3-alkylthiophen-2-yl)thieno(3,2-b)thiophene]} 중 어느 하나 이상을 포함하고,
    상기 n형 유기 반도체는 PCBM(phenyl-C61- butyric acid methyl ester), C60((buckminsterfullerene), PDI(perylenediimide) 유도체 중 어느 하나 이상을 포함하며,
    상기 용매는 클로로벤젠(chlorobenzene), 클로로포름(chloroform), 톨루엔(toluene), 벤젠(benzene), THF(tetrahydrofuran), 사염화탄소(CCl4), 염화메틸렌(methylenechloride), 아세트산에틸(ethylacetate) 중 어느 하나 이상을 포함하는
    유기 전기 소자의 제조 방법.
KR1020110068590A 2011-06-30 2011-07-11 전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법 KR101920033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/173,986 2011-06-30
US13/173,986 US8679984B2 (en) 2011-06-30 2011-06-30 Method of manufacturing electric device, array of electric devices, and manufacturing method therefor

Publications (2)

Publication Number Publication Date
KR20130007383A KR20130007383A (ko) 2013-01-18
KR101920033B1 true KR101920033B1 (ko) 2018-11-20

Family

ID=47389651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068590A KR101920033B1 (ko) 2011-06-30 2011-07-11 전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8679984B2 (ko)
KR (1) KR101920033B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966533B2 (en) * 2012-03-02 2018-05-08 Iowa State University Research Foundation, Inc. Organic photovoltaic device with ferroelectric dipole and method of making same
US20150372236A1 (en) * 2013-02-11 2015-12-24 The Board Of Trustees Of The University Of Alabama Well-oriented 6,13-bis(triisopropylsilylethynyl) pentacene crystals and a temperature-gradient method for producing the same
US20160150136A1 (en) * 2014-11-24 2016-05-26 Himax Technologies Limited Image sensing device with cover plate having optical pattern thereon
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN107046097B (zh) * 2017-05-11 2019-05-14 京东方科技集团股份有限公司 显示面板制造方法、显示面板的制造设备和显示面板
CN114088777A (zh) * 2021-11-08 2022-02-25 燕山大学 一种基于有机异质结结构的氨气传感器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001040618A (ja) 1996-09-02 2001-02-13 Jsp Corp 落下物荷重緩衝構造の施工方法
JP2003056967A (ja) 2001-08-20 2003-02-26 Sanden Corp オープンショーケース
JP2006016099A (ja) 2004-06-30 2006-01-19 Sanyu Kiki Kk シート巻取り装置
JP2008182379A (ja) 2007-01-23 2008-08-07 Mitsubishi Electric Building Techno Service Co Ltd モバイル端末機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052545B2 (en) 2001-04-06 2006-05-30 California Institute Of Technology High throughput screening of crystallization of materials
JP4565026B2 (ja) 2001-04-06 2010-10-20 カリフォルニア インスティテュート オブ テクノロジー エラストマーミクロ流体デバイスに圧力を適用するための構造物
US6872588B2 (en) 2002-11-22 2005-03-29 Palo Alto Research Center Inc. Method of fabrication of electronic devices using microfluidic channels
GB2421353A (en) 2004-12-14 2006-06-21 Cambridge Display Tech Ltd Method of preparing opto-electronic device
US8020573B2 (en) 2006-08-10 2011-09-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Microfluidic channels and reservoirs in portable electronic devices
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP2009094413A (ja) * 2007-10-11 2009-04-30 Sumitomo Chemical Co Ltd 薄膜能動素子、有機発光装置、表示装置、電子デバイスおよび薄膜能動素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001040618A (ja) 1996-09-02 2001-02-13 Jsp Corp 落下物荷重緩衝構造の施工方法
JP2003056967A (ja) 2001-08-20 2003-02-26 Sanden Corp オープンショーケース
JP2006016099A (ja) 2004-06-30 2006-01-19 Sanyu Kiki Kk シート巻取り装置
JP2008182379A (ja) 2007-01-23 2008-08-07 Mitsubishi Electric Building Techno Service Co Ltd モバイル端末機

Also Published As

Publication number Publication date
US8679984B2 (en) 2014-03-25
US20130001554A1 (en) 2013-01-03
KR20130007383A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
KR101920033B1 (ko) 전기 소자의 제조 방법과 이를 위한 전기 소자 어레이 및 그 제조 방법
US7351606B2 (en) Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
Oklobia et al. A quantitative study of the formation of PCBM clusters upon thermal annealing of P3HT/PCBM bulk heterojunction solar cell
KR20130097761A (ko) 낮은 접촉 저항 유기 박막 트랜지스터
WO2012033073A1 (ja) 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法
KR20120069675A (ko) 유기 반도체
JPWO2013065582A1 (ja) 有機半導体素子の製造方法、有機半導体素子、有機単結晶薄膜の成長方法、有機単結晶薄膜、電子機器および有機単結晶薄膜群
He et al. Manipulate organic crystal morphology and charge transport
Richard et al. Large-scale patterning of π-conjugated materials by meniscus guided coating methods
JP2014505750A (ja) 半導体ブレンド
KR20130112882A (ko) 유기 전자 디바이스의 제조 방법
KR20100070749A (ko) 유기 반도체/절연성 고분자 블렌드를 이용한 유기 반도체 나노섬유분산체 제조방법 및 이를 이용하여 제조되는 유기박막 트랜지스터
Zhao et al. Organic Single‐Crystalline Donor–Acceptor Heterojunctions with Ambipolar Band‐Like Charge Transport for Photovoltaics
WO2013098648A1 (en) Unconventional chemical doping of organic semiconducting materials
US9070881B2 (en) Method of manufacturing an organic semiconductor thin film
Watanabe et al. Microcrystallization of a Solution-Processable Organic Semiconductor in Capillaries for High-Performance Ambipolar Field-Effect Transistors
Huang et al. Electron transport in solution-grown TIPS-pentacene single crystals: Effects of gate dielectrics and polar impurities
Xiao et al. Enhanced efficiency of organic solar cells by mixed orthogonal solvents
Zhou et al. Comparable charge transport property based on S··· S interactions with that of π-π stacking in a bis-fused tetrathiafulvalene compound
KR101399380B1 (ko) 벌크 이종접합형 태양전지 및 그 제조방법
Bhat et al. Organic field effect transistors (OFETs) of poly (p-phenylenevinylene) fabricated by chemical vapor deposition (CVD) with improved hole mobility
Rodrigues et al. Template role of polyhexylthiophene nanowires on efficient bilayer photovoltaic cells
CN107814918A (zh) 一类氮杂吲哚酮苯并呋喃酮‑噻吩苯并噻二唑共轭聚合物及其制备方法与应用
WO2014086778A1 (en) Carbon nanotube material, devices and methods
Mejri et al. Gas-assisted blade-coating of organic semiconductors: molecular assembly, device fabrication and complex thin-film structuring

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant