KR101919626B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR101919626B1
KR101919626B1 KR1020130128705A KR20130128705A KR101919626B1 KR 101919626 B1 KR101919626 B1 KR 101919626B1 KR 1020130128705 A KR1020130128705 A KR 1020130128705A KR 20130128705 A KR20130128705 A KR 20130128705A KR 101919626 B1 KR101919626 B1 KR 101919626B1
Authority
KR
South Korea
Prior art keywords
electrode
trench
insulating layer
substrate
contact
Prior art date
Application number
KR1020130128705A
Other languages
English (en)
Other versions
KR20150048965A (ko
Inventor
한진우
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020130128705A priority Critical patent/KR101919626B1/ko
Priority to US14/494,858 priority patent/US9577055B2/en
Priority to CN201410589535.7A priority patent/CN104576740B/zh
Publication of KR20150048965A publication Critical patent/KR20150048965A/ko
Application granted granted Critical
Publication of KR101919626B1 publication Critical patent/KR101919626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로, 반도체 기판에 형성된 트렌치 내 두 개 이상의 전극이 구비된 트렌치 MOS 트랜지스터를 포함하는 반도체 소자에 있어서, 상기 트렌치의 하부에 위치하는 실드 전극의 일 부분이 큰 두께로 형성되고, 상기 실드 전극 상에 적층되는 게이트 전극에 홈이 형성되어 상기 실드 전극의 일 부분을 반도체 소자의 표면으로 돌출시켜 소스 전원과 연결시키는 반도체 소자에 관한 것이다.
이를 통해, 실드 전극 및 게이트 전극의 중첩 영역을 최소화함으로써 트렌치 MOS 트랜지스터의 Igss(게이트/소스 또는 게이트/드레인 누설 전류)를 저하시키는 영역 및 게이트 전극의 고단차가 발생하는 영역을 제거하는 효과가 있다.

Description

반도체 소자{Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 반도체 기판에 형성된 트렌치 내 두 개 이상의 전극이 구비된 트렌치 MOS 트랜지스터를 포함하는 반도체 소자에 있어서, 상기 트렌치의 하부에 위치하는 실드 전극의 일 부분이 큰 두께로 형성되고, 상기 실드 전극 상에 적층되는 게이트 전극에 홈이 형성되어 상기 실드 전극의 일 부분을 반도체 소자의 표면으로 돌출시켜 소스 전원과 연결시키는 반도체 소자에 관한 것이다.
이를 통해, 실드 전극 및 게이트 전극의 중첩 영역을 최소화함으로써 트렌치 MOS 트랜지스터의 Igss(게이트/소스 또는 게이트/드레인 누설 전류)를 저하시키는 영역 및 게이트 전극의 고단차가 발생하는 영역을 제거하는 효과가 있다.
DMOS(Double diffused MOS) 트랜지스터와 같이 고전압용 반도체 소자로 주로 이용되는 MOS 트랜지스터의 채널은 통상적으로 기판 표면과 수평한 방향으로 형성되나, 최근 반도체 소자의 설계 규칙(design rule)이 감소함에 따라 고집적화에 용이한 수직채널(vertical channel)을 갖는 고전압용 MOS 트랜지스터, 이른바 트렌치 MOS 트랜지스터에 대한 관심이 증가하고 있는 추세이다. 트렌치 MOS 트랜지스터의 구조를 간략히 살펴보면 드레인은 기판 후면에 배치되고, 소스는 기판의 상면에 배치되며, 게이트는 기판 표면에 파여진 트렌치 내부에 배치된 구조를 가지며, 전류는 트렌치의 측벽을 따라 기판 상하로 흐르게 된다.
도 1은 종래기술에 따른 반도체 소자의 액티브 영역 및 에지 영역을 나타내는 평면도이고, 도 2는 도 1의 절단선(A-B)을 통해 바라본 절단면도이다.
도 1 및 도 2를 참조하면, 종래기술에 따른 반도체 소자는 액티브 영역(X) 및 에지 영역(Y)으로 구분되며, 액티브 영역(X)은 트렌치(100)와 트렌치 트랜지스터 셀(101_1) 및 액티브 영역 내부 컨택(101)을 포함하고, 에지 영역(Y)은 전극에 전압을 인가하기 위한 컨택 패턴을 포함한다. 좀더 구체적으로, 기판(200)상에는 제1 절연막(210)이 형성되고, 제1 절연막(210)상에는 실드 구조(220)가 형성되어 있으며, 그 상부에는 제2 절연막(230), 게이트 구조(240) 및 제3 절연막(250)이 형성된다. 이때 제2 절연막(230) 및 제3 절연막(250)에는 각각 컨택홀(231, 251)이 형성된다.
이때, 상기 에지 영역(Y)에 있어 실드 구조(220) 및 게이트 구조(240)의 적층이 불가피하며, 상기 적층 면적이 넓으면 넓을수록 반도체 소자의 가장 중요한 요인 중에 하나인 Igss 특성(게이트/소스 또는 게이트/드레인 누설 전류)의 저하 가능성이 높아진다.
또한, 상기 적층 구조에 의한 절대적인 고단차의 발생이 불가피하며, 이로 인하여 포토 공정에서의 디포커스 결함(De-fcous) 및 식각 공정에서의 패시베이션의 결함(Passivation Through) 등의 단점이 있었다.
미국 등록특허 제 6,891,223호
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 실드 전극 및 게이트 전극의 중첩 영역을 최소화함으로써 Igss 특성이 저하되는 것을 방지할 수 있는 반도체 소자 및 그 소자의 제조 방법을 제공하고자 한다.
본 발명의 일 측면에 따른 반도체 소자는 트렌치(trench)를 포함하는 기판; 상기 트렌치의 하부 및 측벽에 형성되는 제1 절연막; 상기 트렌치의 하부 영역에 배치되는 제1 전극; 상기 제1 전극 상에 형성되나, 상기 제1 전극의 일 부분이 노출되도록 홈이 형성된 제2 절연막; 상기 제2 절연막 상에 형성되나, 상기 제1 전극의 일 부분이 노출되도록 홈이 형성된 제2 전극; 상기 제1 전극의 일부분과 연결되는 제1 컨택부; 및 상기 제2 전극과 연결되는 제2 컨택부;를 포함한다.
상기 제1 전극의 일 부분은, 상기 제1 전극의 다른 부분보다 큰 두께를 갖도록 형성될 수 있다.
상기 제2 절연막 및 제2 전극에 형성된 홈을 따라 형성되고, 상기 제2 전극의 표면보다 높게 형성될 수 있다.
상기 제1 컨택부 및 제2 컨택부는, 상기 기판의 일 방향에 배치될 수 있다.
상기 기판 내 형성되는 트렌치는, 트렌치 MOS 트랜지스터가 형성되는 메인 트렌치와, 상기 트렌치 내 전극의 연결을 위한 서브 트렌치로 구성되며, 상기 제1 컨택부는, 상기 서브 트렌치 상에 형성될 수 있다.
상기 제1 컨택부의 하측에 위치하는 상기 제1 전극의 일부분은 상기 제1 절연막을 사이에 두고 상기 기판의 트렌치 내 형성되며, 상기 제2 컨택부의 하측에 위치하는 상기 제2 전극은 상기 제2 절연막을 사이에 두고 상기 기판상에 형성될 수 있다.
상기 제1 컨택부의 하측에 위치하는 상기 제1 전극의 일 부분은 상기 제2 전극과 중첩되지 않으며, 상기 제2 컨택부의 하측에 위치하는 상기 제2 전극은 상기 제1 전극과 중첩되지 않도록 형성될 수 있다.
상기 제2 컨택부의 하측에 위치하는 상기 제2 전극과 상기 기판 사이에 로코스 층;을 더 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 폴리실리콘(polysilicon)이 적용될 수 있다.
본 발명의 바람직한 실시예에 따른 반도체 소자는 실드 전극 및 게이트 전극의 중첩 영역을 최소화함으로써 반도체 소자의 Igss 특성이 저하되는 것을 방지할 수 있다는 효과가 있다.
또한, 실드 전극 및 게이트 전극의 중첩 영역을 최소화하여 중첩에 의한 절대적인 단차가 낮아짐으로써 포토 공정 등의 후속 공정의 용이성을 높일 수 있다는 효과가 있다.
또한, 절대 단차를 줄임으로써 포토 레지스트(photo resist)의 두께를 낮출 수 있고, 이를 통해 종래 대비 반도체 소자의 집적도를 높일 수 있다는 효과가 있다.
도 1은 종래기술에 따른 반도체 소자의 평면도,
도 2는 도 1의 절단면(A-B)을 따라 바라본 절단면도,
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 일부를 나타낸 평면도,
도 4는 도 3의 절단면(B-B')을 따라 바라본 절단면도,
도 5은 도 3의 절단면(C-C')을 따라 바라본 절단면도, 및
도 6은 도 3의 절단면(D-D')을 따라 바라본 절단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
공간적으로 상대적인 용어인 아래(below, beneath, lower), 위(above, upper) 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관 관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 아래(below, beneath)로 기술된 소자는 다른 소자의 위(above, upper)에 놓여질 수 있다. 따라서, 예시적인 용어인 아래는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 일부를 나타내는 평면도이고, 도 4는 도 3의 절단면(B-B')을 따라 바라본 절단면도, 도 5는 도 3의 절단면(C-C')을 따라 바라본 절단면도, 도 6은 도 3의 절단면(D-D')을 따라 바라본 절단면도이다.
도 3 내지 도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자는 트렌치(301)(trench)를 포함하는 기판(300); 상기 트렌치(301)의 하부 및 측벽에 형성되는 제1 절연막(310); 상기 트렌치(301)의 하부 영역에 배치되는 제1 전극(320); 상기 제1 전극(320) 상에 형성되나, 상기 제1 전극(320)의 일 부분(A)이 노출되도록 홈이 형성된 제2 절연막(330); 및 상기 제2 절연막(330) 상에 형성되나, 상기 제1 전극(320)의 일 부분(A)이 노출되도록 홈이 형성된 제2 전극(340); 상기 제1 전극(320)의 일부분과 연결되는 제1 컨택부; 및 상기 제2 전극(340)과 연결되는 제2 컨택부;를 포함한다.
기판(300)은 예컨대 웨이퍼나 유리 기판 등으로서, 기판(300)의 일측면, 더 정확하게는 도면상의 후면을 별도의 그라인딩이나 CMP(Chemical Mechanical Polishing) 공정을 통해 일부 두께를 남겨 형성한 기판(300)이 바람직하다. 이와 같이 일부 두께를 남겨 형성한 기판(300)을 본 발명의 실시예에서는 버퍼층이라 지칭할 수도 있다. 기판(300)은 반도체 소자가 트렌치 트랜지스터 셀(cell)의 형태로 형성되는 액티브 영역(X)과, 반도체 소자에 전압을 인가하기 위한 컨택부, 즉 컨택 패턴이 형성되는 에지 영역(Y)으로 구분된다.
이때, 본 발명의 일 실시예에 따른 기판(300)의 액티브 영역(X) 및 에지 영역(Y)에는 트렌치(301)가 형성될 수 있으며, 각각을 메인 트렌치 및 서브 트렌치로 구분할 수 있다. 즉, 액티브 영역(X) 내 형성된 트렌치는 메인 트렌치로, 에지 영역(Y) 내 형성되는 트렌치는 서브 트렌치로 구분할 수 있다.
구체적으로, 상기 기판(300) 상에는 제1 절연막(310)이 형성된다. 즉, 상기 기판(300)의 전면에는 제1 절연막(310)이 형성된다. 추가적으로, 상기 제1 절연막(310)은 기판(300)의 액티브 영역(X) 및 에지 영역(Y)에 형성된 트렌치(301)의 하부면과 측벽을 포함하는 기판(300)의 표면에 형성될 수 있다.
상기 트렌치(301)의 하부 영역 내 제1 절연막(310) 상에는 제1 전극(320)이 형성된다. 이때, 상기 제1 전극(320)은 상기 기판(300)의 액티브 영역(X) 및 에지 영역(Y) 내 형성된 트렌치(301)의 하부 영역에 배치된다.
상기 제1 전극(320)은 제1 컨택부와 전기적으로 연결되는 일 부분(A)을 포함한다. 이때, 상기 제1 전극(320)의 일 부분(A)은 상기 제1 전극(320)의 다른 부분보다 큰 두께를 갖도록 형성된다. 바람직하게는, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 전극(320)의 일 부분(A)은 상기 제1 전극(320)의 다른 부분 및 상기 다른 부분 상에 적층되는 제2 전극(340)을 포함하는 전체 두께보다도 크게 형성될 수 있다. 이를 통해, 상기 제1 전극(320) 중 일 부분(A)은 상기 제2 절연막(330) 및 제2 전극(340)에 형성된 홈을 따라 형성되어 상기 제1 전극(320)의 다른 부분에 적층된 상기 제2 전극(340)보다 돌출되도록 구성됨으로써 제1 컨택부와 용이하게 연결 가능하도록 구성된다.
본 발명에 적용가능한 일 실시예에서 반도체 소자의 액티브 영역(X)에 형성되는 트렌치 트랜지스터로는 트렌치(301) 내부에 2개의 전극 구조를 갖는 트렌치 MOS 트랜지스터가 적용될 수 있다. 이때, 상기 제1 전극(320)은 트렌치(301)의 하부 영역에 배치되어, 실드(shield) 전극 또는 필드 전극이라 명명될 수 있다. 이와 같은 실드 전극은 상기 실드 전극에 인가되는 전압에 따라 반도체 소자 내부의 전계 구조를 변경시키는 역할을 수행할 수 있다.
이어, 제1 전극(320) 및 기판(300) 상에는 제2 절연막(330)이 형성된다. 이때, 제2 절연막(330)은 도 4 및 도 5에 도시된 바와 같이, 반도체 소자의 일 방향(B-B' 방향 또는 C-C' 방향)의 에지 영역(Y) 내 서브 트렌치 영역에서 제1 전극(320)(또는 실드 전극)을 외부로 노출시켜 제1 컨택 패턴(361)과 연결, 즉 전기적으로 접속시키는 제1 컨택홀(331)을 포함할 수 있다. 구체적으로, 상기 제1 전극(320)의 일 부분(A)은 다른 부분보다 돌출되도록 형성되고, 상기 제2 절연막(330)에는 상기 제1 전극(320)의 일 부분(A)이 노출되어 제1 컨택 패턴(361)과 연결될 수 있는 홈이 형성될 수 있다.
이때, 상기 제2 절연막(330)은 상기 제1 절연막(310)과 동일 물질로 형성될 수 있다. 본 발명의 실시예에 따라 제1 컨택홀(331)은 제1 컨택부라 지칭될 수 있지만, 제1 컨택홀(331)을 통해 제1 전극(320)(또는 실드 전극)에 접촉하는 제1 컨택 패턴(361)을 더 포함하는 개념으로 사용될 수 있다. 이와 같은 제2 절연막(330)은 트렌치(301)의 내부에 형성되는 제1 전극(320)(또는 실드 전극)과 제2 전극(340)을 전기적으로 절연시킨다.
상기 제2 절연막(330) 상에는 제2 전극(340)이 형성된다. 즉, 상기 제2 절연막(330)이 형성된 반도체 소자 표면 상에 제2 전극(340)이 형성된다. 이때, 상기 제2 전극(340)에는 상기 제1 전극(320)의 일 부분(A)이 노출되도록 홈이 형성된다.
도 3, 내지 도 6을 참조하면, 도 4의 제2 전극(340)에는 제1 전극(320)의 일 부분(A)이 노출되도록 일정 크기의 홈이 형성된 것을 알 수 있다. 상기 제2 절연막(330) 및 제2 전극(340)의 일 부분에만 홈이 형성되므로, 도 6에 도시된 절단면의 제2 전극(340)에는 별도의 홈이 형성되지 않은 것을 알 수 있다. 즉, 도 3의 평면도에서와 같이, 제2 전극(340)의 전체 영역 중 일 영역에 대하여만 홈이 형성될 수 있다.
본 발명에 따른 반도체 소자는 상기와 같은 구성을 통해 제1 전극(320) 및 제2 전극(340)이 중첩되는 영역을 최소화하게 된다.
상기 제2 전극(340) 상에는 제3 절연막(350)이 형성된다. 이때, 상기 제3 절연막(350)은 에지 영역(Y)에서 제2 컨택 패턴(363)과 제2 전극(340)을 상호 연결하기 위한 제2 컨택홀(351)을 포함한다. 이와 같은 제2 컨택홀(351)은 일 방향의 에지 영역(Y)에서 외부로 노출된 제2 절연막(330) 상의 제1 컨택홀(331)과 동시에 형성될 수 있고 별개의 공정으로 형성될 수 있으므로 본 발명의 실시예에서는 컨택홀을 어떻게 형성하느냐에 특별히 한정하지는 않을 것이다. 다만, 본 발명의 실시예에 따른 컨택홀은 각 전극과 컨택 패턴의 접촉 면적이 증가함에 따라 저항이 줄어들도록 오픈된 라인 형태로 형성될 수 있다.
나아가 액티브 영역(X)의 제3 절연막(350)을 포함하여, 에지 영역(Y)의 제 2 절연막(330)과 제3 절연막(350)상에는 제1 및 제2 컨택홀(351, 353) 등을 통해 하부의 전극과 전기적으로 접속시키기 위한 제1 및 제2 컨택 패턴(361, 363)이 형성된다. 이때 액티브 영역(Y)의 소스 전극을 제1 및 제2 컨택 패턴(361, 363)의 형성시 동시에 형성할 수 있으며, 이러한 제1 및 제2 컨택 패턴(363)과 소스 전극은 도전성의 금속 물질로 형성되는 것이 바람직하다. 또한 에지 영역(Y)에서의 제1 및 제2 컨택 패턴(361, 363)은 전압이 인가되는 전압 인가부로 사용될 수 있으며, 제1 컨택 패턴(361)은 소스 전극과 전기적으로 연결될 수 있다.
본 발명에 적용가능한 실시예에서 상기 제1 컨택부 및 제2 컨택부는 상기 기판(300)의 일 방향에 배치될 수 있다. 즉, 도 4 내지 도 6에 도시된 바와 같이, 상기 기판(300)의 일 방향으로 제1 컨택부 및 제2 컨택부가 배치될 수 있다.
이때, 상기 제1 컨택부의 하측에 위치하는 상기 제1 전극(320)의 일부분은 상기 제1 절연막(310)을 사이에 두고 상기 기판(300)의 트렌치(301) 내 형성되어, 상기 제1 컨택부의 하측에 위치하는 상기 제1 전극(320)의 일 부분(A)은 상기 제2 전극(340)과 중첩되지 않도록 형성된다.
또한, 상기 제2 컨택부의 하측에 위치하는 상기 제2 전극(340)은 상기 제2 절연막(330)을 사이에 두고 상기 기판(300)의 표면상에 형성되어, 상기 제2 컨택부의 하측에 위치하는 상기 제2 전극(340)은 상기 제1 전극(320)과 중첩되지 않도록 형성된다.
또한, 본 발명에 적용가능한 다른 실시예에서 상기 제2 컨택부의 하측에 위치하는 제2 전극(340)과 기판(300) 사이에는 로코스 층(302)이 추가로 형성될 수 있다. 이때, 상기 로코스 층(302)은 상기 로코스 층(302)의 상부에 적층되는 제2 전극(340)보다 큰 너비(width)로 형성될 수 있다.
상기와 같이 로코스 층(302)을 추가로 구비함으로써 게이트-드레인간 커패시턴스를 감소시킬 수 있으며, 이를 통해 소자의 전체적인 AC 특성을 개선할 수 있다는 효과가 있다.
본 발명에 적용가능한 실시예에서 상기 제1 전극(320) 및 제2 전극(340)은 폴리실리콘(polysilicon)으로 구성될 수 있다. 또한, 본 발명에 적용 가능한 다른 실시예에서 상기 제1 전극(320) 및 제2 전극(340)은 TiO2, CdS 등의 재질로 구성될 수도 있다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 각 전극 구성이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.
또한, 본 발명에 따른 반도체 소자는 기판(300)상에 소자를 형성하기 위하여 기판(300)의 하부에 위치하는 고농도의 N++층, 저농도의 N-층, P형층, 고농도의 P+층 등의 도핑층을 별도의 공정을 통해 형성할 수 있다. 이와 같은 도핑층들은 기판(300) 상에 별도의 에피층을 형성한 후에 에피층 상에 형성된 고농도의 N++층, 저농도의 N-층 및 P형 층 등으로 이루어질 수 있다. 본 발명의 실시예에 따른 트렌치(301)는 이와 같은 도핑 공정 이후에 형성될 수 있으며, 이후 제3 절연막을 형성하기 전에 드리프트 영역을 형성하기 위한 고농도의 N++층과 고농도의 P+층을 형성할 수도 있으므로 본 발명의 실시예에서는 그러한 소자의 도핑 층을 어떻게 형성하느냐에 특별히 한정하지는 않을 것이다. 이와 같은 도핑층은 불순물의 선택적인 도핑 및 확산에 의해 형성된다.
나아가 본 발명의 실시예에 따른 반도체 소자는 가령 웨이퍼의 하부면에 대하여 CMP 공정을 진행한 후, 일정 두께를 남긴 기판(300)의 하부면에 형성되는 드레인 전극을 포함할 수 있다. 이때, 상기 드레인 전극은 기타 전극과 동일한 물질로 형성될 수 있다. 여기서 상기 드레인 전극은 기판(300)과의 사이에 P형 임플란트를 수행한 후 베이킹 공정을 진행하여 P형 컬렉터로 사용되는 임플란트층을 더 포함할 수도 있다.
상기와 같은 기술 구성을 통해, 본 발명의 실시예에 따른 반도체 소자는 트렌치(301) 영역 내 구비되는 제1 전극(320)과 제2 전극(340)이 중첩되는 영역을 최소화함으로써 반도체 소자의 Igss 특성이 저하되는 것을 방지할 수 있다는 효과가 있다.
또한, 제1 전극(320) 및 제2 전극(340)의 중첩 영역을 최소화하여 중첩에 의한 절대적인 단차가 낮아짐으로써 포토 공정 등의 후속 공정의 용이성을 높일 수 있다는 효과가 있다.
또한, 절대 단차를 줄임으로써 포토 레지스트(photo resist)의 두께를 낮출 수 있고, 이를 통해 종래 대비 반도체 소자의 집적도를 높일 수 있다는 효과가 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
100, 301: 트렌치 101: 트렌치 트랜지스터 셀
200, 300: 기판 210, 310: 제1 절연막
220: 실드 구조 230, 330: 제2 절연막
240: 게이트 구조 250, 350: 제3 절연막
302: 로코스 층
320: 제1 전극 321: 제3 전극
331: 제1 컨택홀
340: 제2 전극 351: 제2 컨택홀
361: 제1 컨택 패턴 363: 제2 컨택 패턴

Claims (10)

  1. 트렌치(trench)를 포함하는 기판;
    상기 트렌치의 하부 및 측벽에 형성되는 제1 절연막;
    상기 트렌치의 하부 영역에 배치되는 제1 전극;
    상기 제1 전극 상에 형성되나, 상기 제1 전극의 일 부분이 노출되도록 홈이 형성된 제2 절연막;
    상기 제2 절연막 상에 형성되나, 상기 제1 전극의 일 부분이 노출되도록 홈이 형성된 제2 전극;
    상기 제1 전극의 일부분과 연결되는 제1 컨택부; 및
    상기 제2 전극과 연결되는 제2 컨택부;를 포함하고,
    상기 노출된 제1 전극의 측면에는 상기 제2 절연막이 형성되지 않는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 제1 전극의 일 부분은,
    상기 제1 전극의 다른 부분보다 큰 두께를 갖는 것을 특징으로 하는 반도체 소자.
  3. 제 2항에 있어서,
    상기 제1 전극의 일 부분은,
    상기 제2 절연막 및 제2 전극에 형성된 홈을 따라 형성되고,
    상기 제2 전극의 표면보다 높게 형성되는 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 제1 컨택부 및 제2 컨택부는,
    상기 기판의 일 방향에 배치되는 것을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 기판 내 형성되는 트렌치는,
    트렌치 MOS 트랜지스터가 형성되는 메인 트렌치와,
    상기 트렌치 내 전극의 연결을 위한 서브 트렌치로 구성되며,
    상기 제1 컨택부는,
    상기 서브 트렌치 상에 형성되는 것을 특징으로 하는 반도체 소자.
  6. 제 1항에 있어서,
    상기 제1 컨택부의 하측에 위치하는 상기 제1 전극의 일부분은 상기 제1 절연막을 사이에 두고 상기 기판의 트렌치 내 형성되며,
    상기 제2 컨택부의 하측에 위치하는 상기 제2 전극은 상기 제2 절연막을 사이에 두고 상기 기판상에 형성되는 것을 특징으로 하는 반도체 소자.
  7. 제 1항에 있어서,
    상기 제1 컨택부의 하측에 위치하는 상기 제1 전극의 일 부분은 상기 제2 전극과 중첩되지 않으며,
    상기 제2 컨택부의 하측에 위치하는 상기 제2 전극은 상기 제1 전극과 중첩되지 않는 것을 특징으로 하는 반도체 소자.
  8. 제 1항에 있어서,
    상기 제2 컨택부의 하측에 위치하는 상기 제2 전극과 상기 기판 사이에 로코스 층;을 더 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제 1항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 폴리실리콘(polysilicon)인 것을 특징으로 하는 반도체 소자.
  10. 트렌치(trench)를 포함하는 기판;
    상기 트렌치의 하부 및 측벽에 형성되는 제1 절연막;
    상기 트렌치의 하부 영역에 배치되는 제1 전극;
    상기 제1 전극 상에 형성되나, 상기 제1 전극의 일 부분이 노출되도록 홈이 형성된 제2 절연막;
    상기 제2 절연막 상에 형성되나, 상기 제1 전극의 일 부분이 노출되도록 홈이 형성된 제2 전극;
    상기 제1 전극의 일부분과 연결되는 제1 컨택부; 및
    상기 제2 전극과 연결되는 제2 컨택부;를 포함하고,
    상기 노출된 제1 전극의 상부 표면이 노출된 제1 전극 측면 가까이에 형성된 상기 제2 전극의 표면보다 높게 형성된 것을 특징으로 하는 반도체 소자.
KR1020130128705A 2013-10-28 2013-10-28 반도체 소자 KR101919626B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130128705A KR101919626B1 (ko) 2013-10-28 2013-10-28 반도체 소자
US14/494,858 US9577055B2 (en) 2013-10-28 2014-09-24 Semiconductor device having a minimized region of sheild electrode and gate electrode overlap
CN201410589535.7A CN104576740B (zh) 2013-10-28 2014-10-28 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128705A KR101919626B1 (ko) 2013-10-28 2013-10-28 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150048965A KR20150048965A (ko) 2015-05-11
KR101919626B1 true KR101919626B1 (ko) 2018-11-19

Family

ID=52994418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128705A KR101919626B1 (ko) 2013-10-28 2013-10-28 반도체 소자

Country Status (3)

Country Link
US (1) US9577055B2 (ko)
KR (1) KR101919626B1 (ko)
CN (1) CN104576740B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515178B1 (en) * 2015-09-10 2016-12-06 Freescale Semiconductor, Inc. Shielded trench semiconductor devices and related fabrication methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222297A1 (en) * 2002-03-19 2003-12-04 Joachim Krumrey Transistor configuration with a structure for making electrical contact with electrodes of a trench transistor cell
CN103346166A (zh) * 2012-06-12 2013-10-09 成都芯源***有限公司 半导体器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014198A1 (en) * 1992-12-11 1994-06-23 Intel Corporation A mos transistor having a composite gate electrode and method of fabrication
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
CN102738207B (zh) * 2011-04-07 2014-12-10 上海华虹宏力半导体制造有限公司 超级结器件的终端保护结构及制造方法
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030222297A1 (en) * 2002-03-19 2003-12-04 Joachim Krumrey Transistor configuration with a structure for making electrical contact with electrodes of a trench transistor cell
CN103346166A (zh) * 2012-06-12 2013-10-09 成都芯源***有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
KR20150048965A (ko) 2015-05-11
US9577055B2 (en) 2017-02-21
US20150115352A1 (en) 2015-04-30
CN104576740B (zh) 2019-02-15
CN104576740A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
JP5687700B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス
JP4860821B2 (ja) 半導体デバイス製造方法
US8735249B2 (en) Trenched power semiconductor device and fabrication method thereof
US20120187474A1 (en) Trench Power MOSFET With Reduced On-Resistance
US20110053326A1 (en) Super junction trench power mosfet device fabrication
KR20150117516A (ko) 반도체 소자 형성 방법
US8354712B2 (en) Semiconductor device and method of manufacturing the same
US20120025262A1 (en) MOS Type Semiconductor Device and Method of Manufacturing Same
US20210020778A1 (en) Shield gate mosfet and method for fabricating the same
US20100200914A1 (en) Semiconductor device and method of manufacturing the same
JP2002164541A (ja) 半導体装置およびその製造方法
US7649222B2 (en) Semiconductor device
KR20140085141A (ko) 반도체 소자 및 그 제조 방법
US8536646B2 (en) Trench type power transistor device
US8455946B2 (en) Lateral stack-type super junction power semiconductor device
JP5520024B2 (ja) 半導体装置、及びその製造方法
KR101919626B1 (ko) 반도체 소자
US9490337B2 (en) Semiconductor device and method for fabricating the same
US20140061805A1 (en) Semiconductor device and method for manufacturing
US20110084334A1 (en) Bilateral conduction semiconductor device and manufacturing method thereof
KR101790818B1 (ko) 반도체 소자
US7994570B2 (en) Semiconductor device and method of manufacturing the same
TWI453913B (zh) 溝渠式空乏型半導體元件及其製作方法
US9882043B2 (en) Semiconductor device with trench termination structure
JP7230477B2 (ja) トレンチゲート型のスイッチング素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant