KR101916868B1 - Array substrate for liquid crystal display device - Google Patents

Array substrate for liquid crystal display device Download PDF

Info

Publication number
KR101916868B1
KR101916868B1 KR1020120103945A KR20120103945A KR101916868B1 KR 101916868 B1 KR101916868 B1 KR 101916868B1 KR 1020120103945 A KR1020120103945 A KR 1020120103945A KR 20120103945 A KR20120103945 A KR 20120103945A KR 101916868 B1 KR101916868 B1 KR 101916868B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
angle
pixel
gate
Prior art date
Application number
KR1020120103945A
Other languages
Korean (ko)
Other versions
KR20140037596A (en
Inventor
김대현
원대현
이루다
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120103945A priority Critical patent/KR101916868B1/en
Publication of KR20140037596A publication Critical patent/KR20140037596A/en
Application granted granted Critical
Publication of KR101916868B1 publication Critical patent/KR101916868B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제 1 방향으로 연장된 게이트 배선과; 상기 게이트 배선을 덮는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되며 상기 화소영역에 위치하는 박막트랜지스터와; 상기 박막트랜지스터에 연결되며 상기 화소영역에 위치하는 화소전극과; 상기 화소전극과 중첩하는 공통전극과; 상기 화소전극과 상기 공통전극 사이에 위치하는 제 1 절연층을 포함하고, 상기 화소전극과 상기 공통전극 중 하나에 개구부가 형성되며, 상기 개구부는 상기 게이트 배선에 수직한 제 2 방향에 대하여 제 1 각도를 갖는 제 1 부분과, 상기 제 1 부분의 일단에서 연장되고 상기 제 2 방향에 대하여 제 2 각도를 갖는 제 2 부분 및 상기 제 1 부분의 타단에서 연장되고 상기 제 2 방향에 대하여 제 3 각도를 갖는 제 3 부분으로 이루어지는 액정표시장치용 어레이 기판을 제공한다.The present invention provides a semiconductor device comprising: a gate wiring extending in a first direction; A gate insulating film covering the gate wiring; A data line located on the gate insulating film and defining a pixel region intersecting the gate line; A thin film transistor connected to the gate line and the data line and positioned in the pixel region; A pixel electrode connected to the thin film transistor and located in the pixel region; A common electrode overlapping the pixel electrode; And a first insulating layer disposed between the pixel electrode and the common electrode, wherein an opening is formed in one of the pixel electrode and the common electrode, and the opening is formed in the first direction A second portion extending from one end of the first portion and having a second angle with respect to the second direction and a second portion extending from the other end of the first portion and having a third angle with respect to the second direction, And a second portion having a second portion having a first surface and a second surface.

Description

액정표시장치용 어레이 기판{Array substrate for liquid crystal display device}[0001] The present invention relates to an array substrate for a liquid crystal display,

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로, 특히 화소영역이 멀티 도메인 구조를 갖도록 하여 컬러 쉬프트 발생을 억제하고, 외압이 가해질 경우 도메인 경계가 무너져 발생하는 얼룩 불량을 방지하며 휘도 저하를 방지할 수 있는 액정표시장치용 어레이 기판에 관한 것이다
[0001] The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which pixel regions have a multi-domain structure to suppress the occurrence of color shift, prevent unevenness caused by collapse of a domain boundary when external pressure is applied, To an array substrate for a liquid crystal display

일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, a liquid crystal display device is driven by using optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal has a long structure, it has a directionality in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Therefore, when the molecular alignment direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular alignment direction of the liquid crystal by optical anisotropy, so that image information can be expressed.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.At present, an active matrix liquid crystal display (AM-LCD: hereinafter referred to as liquid crystal display) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has excellent resolution and video realization capability, It is attracting attention.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display device includes a color filter substrate on which a common electrode is formed, an array substrate on which pixel electrodes are formed, and a liquid crystal interposed between the two substrates. In such a liquid crystal display device, The liquid crystal is driven to have excellent properties such as transmittance and aperture ratio.

그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. However, liquid crystal driving by an electric field that is applied up and down has a drawback that the viewing angle characteristic is not excellent.

따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다. Therefore, a transverse electric field type liquid crystal display device having excellent viewing angle characteristics has been proposed to overcome the above disadvantages.

이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.Hereinafter, a general transverse electric field type liquid crystal display device will be described in detail with reference to FIG.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.1 is a cross-sectional view of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다. As shown in the figure, the upper substrate 9, which is a color filter substrate, and the lower substrate 10, which is an array substrate, are spaced apart from each other and face each other. A liquid crystal layer 11 is interposed between the upper and lower substrates 9, .

상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.The common electrode 17 and the pixel electrode 30 are formed on the same plane on the lower substrate 10 and the liquid crystal layer 11 is formed by the common electrode 17 and the pixel electrode 30 And is operated by the horizontal electric field (L).

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.2A and 2B are cross-sectional views respectively showing the on and off states of a general transverse electric field type liquid crystal display device.

우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다. 2A showing the alignment state of the liquid crystal in the ON state to which the voltage is applied, the phase of the liquid crystal 11a at the position corresponding to the common electrode 17 and the pixel electrode 30 is The liquid crystal 11b located between the common electrode 17 and the pixel electrode 30 is formed by a horizontal electric field L formed by applying a voltage between the common electrode 17 and the pixel electrode 30, And arranged in the same direction as the horizontal electric field (L). That is, since the liquid crystal is moved by the horizontal electric field in the transverse electric field type liquid crystal display device, the viewing angle becomes wide.

다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.Next, referring to FIG. 2B, a horizontal electric field is not formed between the common electrode and the pixel electrode since the liquid crystal display device is in an off state in which no voltage is applied, so that the alignment state of the liquid crystal layer 11 is not changed.

하지만 이러한 횡전계형 액정표시장치는 시야각을 향상시키는 장점을 갖지만 개구율 및 투과율이 낮은 단점을 갖는다.
However, such a transverse electric field type liquid crystal display device has the advantage of improving the viewing angle, but has a disadvantage in that the aperture ratio and transmittance are low.

따라서 이러한 횡전계형 액정표시장치의 단점을 개성하기 위하여 프린지 필드(Fringe field)에 의해 액정이 동작하는 것을 특징으로 하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
Therefore, a fringe field switching mode LCD has been proposed in which liquid crystal operates by a fringe field in order to realize the disadvantage of such a transverse electric field type liquid crystal display device.

도 3은 종래 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 화소영역에 대한 평면도이다. 3 is a plan view of a pixel region of a conventional fringe field switching mode liquid crystal display array substrate.

도시된 바와 같이, 제 1 방향으로 연장하며 다수의 게이트 배선(52)이 형성되어 있으며, 제 2 방향으로 연장함으로써 상기 다수의 각 게이트 배선(52)과 교차하여 다수의 화소영역(P)을 정의하는 다수의 데이터 배선(60)이 형성되고 있다. As shown in the drawing, a plurality of gate lines 52 extend in a first direction, and a plurality of pixel regions P are defined by intersecting the plurality of gate lines 52 by extending in a second direction. A plurality of data lines 60 are formed.

또한, 상기 각 화소영역(P)에는 상기 게이트 배선(52) 및 상기 데이터 배선(60)과 연결되는 박막트랜지스터(Tr)가 위치한다. 상기 박막트랜지스터(Tr)는 게이트 전극(54)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘의 액티브층(미도시)과 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 이루어진 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(62, 64)으로 구성된다. 상기 게이트 전극(54)은 상기 게이트 배선(52)에 연결되며, 상기 소스 전극(62)은 상기 데이터 배선(60)에 연결된다.In addition, the gate lines 52 and the thin film transistors Tr connected to the data lines 60 are located in the pixel regions P, respectively. The thin film transistor Tr includes a gate electrode 54, a gate insulating film (not shown), a semiconductor layer made of an amorphous silicon active layer (not shown) and an amorphous silicon ohmic contact layer (not shown) And source and drain electrodes 62 and 64 which are spaced apart from each other. The gate electrode 54 is connected to the gate line 52 and the source electrode 62 is connected to the data line 60.

한편, 상기 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(64)에 연결되며 판 형태를 갖는 화소전극(70)이 형성된다.In each pixel region P, a pixel electrode 70 connected to the drain electrode 64 of the thin film transistor Tr and having a plate shape is formed.

또한, 상기 다수의 화소영역(P)으로 이루어진 표시영역 전면에는 공통전극(80)이 형성되고 있다. 상기 공통전극(80)은 다수의 이격하는 꺽인 바(bar) 형태의 개구부(op)를 갖는다. In addition, a common electrode 80 is formed on the entire surface of the display region including the plurality of pixel regions P. The common electrode 80 has a plurality of spaced apart openings op in the form of bar.

이때, 상기 공통전극(80)에 형성된 바(bar) 형태의 개구부(op) 각각은 각 화소영역(P)의 중앙부에서 상기 게이트 배선(52)과 나란하게 가상의 선을 그엇을 때, 상기 가상의 선을 기준으로 대칭적으로 꺾여 이중 도메인(D1, D2) 구조를 갖는다. At this time, each of the bar-shaped openings op formed in the common electrode 80 is formed so that when a virtual line is parallel to the gate line 52 at the central portion of each pixel region P, (D1, D2) structure in a symmetrical manner.

즉, 상기 각 개구부(op)는 상기 게이트 배선(52)과 수직한 러빙방향(rb)을 기준으로 제 1 각도(θ1)를 갖도록 꺽인 구조를 갖는다. 상기 제 1 각도(θ1)는 시계방향과 반시계 방향으로 5도 내지 10도인 것이 특징이다. That is, each of the openings op has a structure that is bent to have a first angle? 1 with respect to the rubbing direction rb perpendicular to the gate line 52. The first angle? 1 is in the range of 5 degrees to 10 degrees in the clockwise direction and the counterclockwise direction.

상기 다수의 개구부(op)가 러빙방향(rb)에 대해 10도보다 더 큰 각도를 가지고 꺾인 구조를 이루게 되면 하나의 화소영역(P) 내에서 더욱 확실한 도메인 분리가 가능하지만 구동전압이 높아지고 V-T 커브 특성 상 전체적인 화이트 휘도가 감소하게 되므로 게이트 배선(52)과 수직한 러빙방향(rb)에 대해 전술한 5도 내지 10도 정도의 각도의 꺽인 구조를 이루도록 상기 다수의 각 개구부(op)를 형성한다.
When the plurality of openings op are formed to have a bent structure with an angle larger than 10 degrees with respect to the rubbing direction rb, it is possible to more surely separate the domains in one pixel region P, The whole white opaque layer is formed so as to form a bent structure at an angle of about 5 to 10 degrees with respect to the rubbing direction rb perpendicular to the gate wiring line 52 .

전술한 구조와 달리, 개구부가 일직선 형태인 경우에는 각 화소영역이 단일 도메인을 이루며, 이에 따라 사용자가 상기 액정표시장치를 바라보는 방위각이 달라지면 특정 방위각, 예를 들면 0도, 90도, 180도, 270도 부근에서 컬러 쉬프트 현상이 발생하여 표시품질을 저하시키게 된다.Unlike the above-described structure, when the openings are straight, each pixel region forms a single domain. Accordingly, when the user changes the azimuth angle of the liquid crystal display device to a specific azimuth angle, for example, 0 degree, 90 degrees, 180 degrees , The color shift phenomenon occurs at around 270 degrees, and the display quality is deteriorated.

그러나, 전술한 바와 같이 이중 도메인 구조를 갖는 어레이 기판을 포함하는액정표시장치(미도시)는 하나의 화소영역(P) 내의 서로 다른 도메인에 위치하는 액정의 움직임이 달라지며, 최종적으로 액정분자의 장축의 배치를 달리하게 됨으로써 특정 각도에서의 컬러 쉬프트 현상을 방지할 수 있다.However, as described above, in a liquid crystal display device (not shown) including an array substrate having a dual domain structure, the movement of liquid crystals located in different domains in one pixel region P is different, It is possible to prevent a color shift phenomenon at a specific angle by changing the arrangement of the major axes.

즉, 제 1 도메인 영역(D1)에서의 컬러 쉬프트가 발생하는 방위각과 제 2 도메인 영역(D2)에서의 컬러 쉬프트가 발생하는 방위각이 서로 다르므로 각각의 도메인 영역(D1, D2)이 서로 컬러 쉬프트 현상을 보상하여 컬러 쉬프트 문제를 방지할 수 있는 것이다. That is, since the azimuth angle at which the color shift occurs in the first domain region D1 and the azimuth angle at which the color shift occurs in the second domain region D2 are different from each other, the respective domain regions D1 and D2 are mutually different in color shift The color shift problem can be prevented by compensating the phenomenon.

하지만, 러빙 방향에 대하여 약 7도 내지 10도 정도의 작은 각도로 꺽인 구조를 갖는 경우, 외압에 의해 도메인 경계가 무너져 부분적으로 제 1 도메인 영역(D1)과 제 2 도메인 영역(D2)에서의 액정 배열이 동일한 방향을 이루게 된다. However, in the case where the structure is bent at a small angle of about 7 to 10 degrees with respect to the rubbing direction, the domain boundary is collapsed due to the external pressure and the liquid crystal molecules in the first domain region D1 and the second domain region D2, And the arrays have the same direction.

따라서, 부분적인 휘도 저하가 발생하게 되며, 이는 화이트 상태에서의 얼룩(mura) 문제를 일으킨다.
Therefore, a partial luminance drop occurs, which causes a mura problem in the white state.

본 발명에서는, 프린지 필드 스위칭 모드의 액정표시장치용 어레이 기판에 있어서, 컬러 쉬프트와 얼룩 발생의 문제를 동시에 해결하고자 한다.
In the present invention, an attempt is made to simultaneously solve the problem of color shift and occurrence of stains in an array substrate for a liquid crystal display of a fringe field switching mode.

위와 같은 과제의 해결을 위해, 본 발명은 제 1 방향으로 연장된 게이트 배선과; 상기 게이트 배선을 덮는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되며 상기 화소영역에 위치하는 박막트랜지스터와; 상기 박막트랜지스터에 연결되며 상기 화소영역에 위치하는 화소전극과; 상기 화소전극과 중첩하는 공통전극과; 상기 화소전극과 상기 공통전극 사이에 위치하는 제 1 절연층을 포함하고, 상기 화소전극과 상기 공통전극 중 하나에 개구부가 형성되며, 상기 개구부는 상기 게이트 배선에 수직한 제 2 방향에 대하여 제 1 각도를 갖는 제 1 부분과, 상기 제 1 부분의 일단에서 연장되고 상기 제 2 방향에 대하여 제 2 각도를 갖는 제 2 부분 및 상기 제 1 부분의 타단에서 연장되고 상기 제 2 방향에 대하여 제 3 각도를 갖는 제 3 부분으로 이루어지는 액정표시장치용 어레이 기판을 제공한다.In order to solve the above problems, the present invention provides a semiconductor device comprising: a gate wiring extending in a first direction; A gate insulating film covering the gate wiring; A data line located on the gate insulating film and defining a pixel region intersecting the gate line; A thin film transistor connected to the gate line and the data line and positioned in the pixel region; A pixel electrode connected to the thin film transistor and located in the pixel region; A common electrode overlapping the pixel electrode; And a first insulating layer disposed between the pixel electrode and the common electrode, wherein an opening is formed in one of the pixel electrode and the common electrode, and the opening is formed in the first direction A second portion extending from one end of the first portion and having a second angle with respect to the second direction and a second portion extending from the other end of the first portion and having a third angle with respect to the second direction, And a second portion having a second portion having a first surface and a second surface.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 제 2 및 제 3 각도 각각은 상기 제 1 각도보다 작은 것을 특징으로 한다.In the array substrate for a liquid crystal display of the present invention, each of the second and third angles is smaller than the first angle.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 제 1 각도는 20도 내지 40도 범위 내이고, 상기 제 2 및 제 3 각도는 5도 내지 10도의 범위 내인 것을 특징을 한다.In the array substrate for a liquid crystal display of the present invention, the first angle is in a range of 20 degrees to 40 degrees, and the second and third angles are in a range of 5 degrees to 10 degrees.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 공통전극은 상기 제 1 절연층 상부에 위치하고, 상기 개구부는 상기 공통전극에 형성되는 것을 특징으로 한다.In the array substrate for a liquid crystal display of the present invention, the common electrode is located above the first insulating layer, and the opening is formed in the common electrode.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 화소전극은 상기 게이트 절연막 상에 위치하는 것을 특징으로 한다.In the array substrate for a liquid crystal display of the present invention, the pixel electrode is located on the gate insulating film.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 데이터 배선을 덮고 상기 박막트랜지스터에 일 전극을 노출시키는 콘택홀이 형성된 제 2 절연층을 포함하고, 상기 화소전극은 상기 제 2 절연층 상에 위치하며 상기 콘택홀을 통해 상기 박막트랜지스터의 일 전극에 연결되는 것을 특징으로 한다.The array substrate for a liquid crystal display according to the present invention includes a second insulating layer covering the data line and having a contact hole exposing one electrode of the thin film transistor, And is connected to one electrode of the thin film transistor through the contact hole.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 화소전극은 상기 제 1 절연층 상부에 위치하고, 상기 개구부는 상기 화소전극에 형성되는 것을 특징으로 한다.In the array substrate for a liquid crystal display of the present invention, the pixel electrode is located above the first insulating layer, and the opening is formed in the pixel electrode.

본 발명의 액정표시장치용 어레이 기판에 있어서, 상기 공통전극의 하부에는 상기 박막트랜지스터와 상기 데이터 배선을 덮는 제 2 보호층이 위치하고, 상기 제 2 보호층과 상기 제 1 보호층에는 상기 박막트랜지스터의 일 전극을 노출시키는 콘택홀이 형성되며, 상기 화소전극은 상기 콘택홀을 통해 상기 박막트랜지스터의 일 전극에 연결되는 것을 특징으로 한다.
In the array substrate for a liquid crystal display of the present invention, a second protective layer that covers the thin film transistor and the data line is located under the common electrode, and the second protective layer and the first protective layer A contact hole exposing one electrode is formed, and the pixel electrode is connected to one electrode of the thin film transistor through the contact hole.

본 발명에 따른 액정표시장치용 어레이 기판은 공통전극 또는 화소전극에 구비되는 개구부를 각 화소영역의 중앙부에서 다른 부분보다 큰 각도를 갖도록 꺽인 형태로 구성함으로써, 컬러 쉬프트 문제와 외압이 가해질 경우 도메인 경계가 무너져 발생하는 얼룩 문제를 동시에 방지하여 향상된 표시품질을 갖는 효과가 있다.In the array substrate for a liquid crystal display according to the present invention, the openings provided in the common electrodes or the pixel electrodes are formed in such a manner as to be bent at a central portion of each pixel region so as to have an angle larger than other portions, It is possible to simultaneously prevent a problem of staining occurring due to collapse of the display screen, thereby providing an improved display quality.

또한, 도메인 경계에서 꺽인 구조의 일측을 생략하여 개구부를 기울기 각도가 큰 제 1 부분과 기울기 각도가 작은 제 2 및 제 3 부분으로 구성함으로써, 도메인 경계에서의 투과율 저하 문제를 최소화할 수 있는 효과를 갖는다.
In addition, by omitting one side of the folded structure at the domain boundary, the opening portion can be constituted by the first portion having a large inclination angle and the second and third portions having a small inclination angle, thereby minimizing the problem of lowering the transmissivity at the domain boundary .

도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2a 및 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.
도 3은 종래의 프린지 필드 스위칭 모드 액정표시장치의 어레이 기판의 화소영역에 대한 평면도.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 화소영역에 대한 평면도.
도 5a 및 도 5b는 도 4의 어레이 기판을 이용한 액정표시장치에서의 얼룩 문제를 보여주는 사진.
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 화소영역에 대한 평면도.
도 7은 제 1 실시예와 제 2 실시예의 액정표시장치용 어레이 기판의 전압-투과율 곡선을 보여주는 그래프.
도 8a 내지 도 8c는 도 5의 VI-VI 선을 따라 절단한 부분의 다양한 실시예를 보여주는 단면도.1 is a cross-sectional view schematically showing a part of a general transverse electric field type liquid crystal display device.
FIGS. 2A and 2B are cross-sectional views respectively showing operations of an on and off state of a general transverse electric field type liquid crystal display device;
3 is a plan view of a pixel region of an array substrate of a conventional fringe field switching mode liquid crystal display.
4 is a plan view of a pixel region of an array substrate for a liquid crystal display according to the first embodiment of the present invention.
5A and 5B are photographs showing a problem of staining in a liquid crystal display device using the array substrate of FIG.
6 is a plan view of a pixel region of an array substrate for a liquid crystal display according to a second embodiment of the present invention.
7 is a graph showing a voltage-transmittance curve of the array substrate for a liquid crystal display of the first embodiment and the second embodiment.
8A to 8C are cross-sectional views showing various embodiments of a portion cut along the line VI-VI of FIG. 5;

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다. Hereinafter, preferred embodiments according to the present invention will be described with reference to the drawings.

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 화소영역에 대한 평면도이다.4 is a plan view of a pixel region of an array substrate for a liquid crystal display according to the first embodiment of the present invention.

도시된 바와 같이, 일방향으로 연장하며 게이트 배선(112)이 형성되어 있으며, 상기 게이트 배선(112)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)이 형성되어 있다. As shown in the drawing, a gate wiring 112 is formed to extend in one direction, and a data wiring 130 which intersects the gate wiring 112 and defines a pixel region P is formed.

또한, 상기 화소영역(P)에는 상기 게이트 배선(112) 및 데이터 배선(130)과 연결되는 박막트랜지스터(Tr)가 위치한다. 상기 박막트랜지스터(Tr)는 순차 적층된 형태로 게이트 전극(114)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘의 액티브층(미도시)과 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 이루어진 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(132, 134)을 포함한다. 상기 게이트 전극(114)은 상기 게이트 배선(112)에 연결되고, 상기 소스 전극(132)은 상기 데이터 배선(130)에 연결된다.A thin film transistor Tr is connected to the gate line 112 and the data line 130 in the pixel region P. The thin film transistor Tr is formed by successively stacking a gate electrode 114, a gate insulating film (not shown), an active layer of pure amorphous silicon (not shown) and an ohmic contact layer (not shown) of impurity amorphous silicon (Not shown), and source and drain electrodes 132 and 134 spaced apart from each other. The gate electrode 114 is connected to the gate wiring 112 and the source electrode 132 is connected to the data wiring 130.

도 4에서 게이트 배선(112)의 일부가 게이트 전극(114)인 것이 보여지고 있으나, 게이트 전극이 게이트 배선으로부터 화소영역(P)을 향해 돌출되는 형태일 수 있다.In FIG. 4, a part of the gate wiring 112 is shown as the gate electrode 114, but the gate electrode may protrude from the gate wiring toward the pixel region P.

상기 각 화소영역(P) 내부에는 판 형태의 화소전극(150)이 상기 박막트랜지스터(Tr)의 드레인 전극(134)과 접촉하며 형성되고 있다. 또한, 상기 다수의 화소영역(P)으로 이루어진 표시영역 전면에는 공통전극(170)이 형성된다.In each pixel region P, a plate-shaped pixel electrode 150 is formed in contact with the drain electrode 134 of the thin film transistor Tr. In addition, a common electrode 170 is formed on the entire surface of the display region including the plurality of pixel regions P.

이때, 상기 화소전극(150)과 상기 공통전극(170) 중 어느 하나에는 개구부(op)가 형성되어 전압 인가에 의해 프린지 필드가 유도되며 이에 의해 액정 분자가 구동된다. 상기 개구부(op)는 이중의 꺾임 부를 갖는 바(bar) 형태를 갖는다. At this time, an opening op is formed in one of the pixel electrode 150 and the common electrode 170, and a fringe field is induced by voltage application, thereby driving liquid crystal molecules. The opening " op " has the form of a bar having a double bent portion.

즉, 도 3에서는 각 개구부(op)가 화소영역의 중앙부를 기준으로 하나의 꺾임부를 갖지만, 도 4에서 보여지는 제 1 실시예의 액정표시장치용 어레이 기판에 있어서는 화소영역(P)의 중앙부에 제 1 꺾임부(a1)가 존재하고, 상기 제 1 꺽임부(a1)와 이격하여 그 상부와 하부에 대칭적으로 제 2 및 제 3 꺾임부(a2, a3)가 존재하여 총 3개의 꺾임부(a1, a2, a3)를 갖는 것이 특징이다. In other words, although the openings op in FIG. 3 have one turn with respect to the center of the pixel region, in the array substrate for a liquid crystal display of the first embodiment shown in FIG. 4, The first bent portion a1 is present and the second bent portion a2 and the third bent portion a3 are present symmetrically on the upper and lower portions apart from the first bent portion a1 to form a total of three bent portions a1, a1, a2, a3).

이 경우 각 화소영역(P) 내에서 실질적인 제 1 도메인 영역(D1)은 상기 제 2 꺾임부(a1) 상부에 위치한 영역이 되고, 제 2 도메인 영역(D2)은 상기 제 3 꺾임부(a3) 하부에 위치 영역이 되는 것이 특징이다. 이때, 상기 제 2 꺾임부(a2)와 제 3 꺾임부(a3) 사이의 영역은 도메인 경계 영역(BA)이 된다.In this case, the first domain region D1 in each pixel region P is located above the second folding line a1, the second domain region D2 is a region located above the third folding line a3, And is a position area in the lower part. At this time, a region between the second bent portion a2 and the third bent portion a3 becomes the domain boundary region BA.

이때, 상기 제 1 및 제 2 도메인 영역(D1, D2)에 위치하는 개구부(op)는 상기 게이트 배선(112)과 수직한 러빙방향(rb)에 대해 제 2 각도(θ2)를 갖고, 상기 제 1 꺾임부(a1)와 제 2 꺾임부(a2) 사이 및 제 1 꺾임부(a1)와 제 3 꺾임부(a3) 사이에 위치하는 개구부(op)는 상기 제 2 각도(θ2)보다 큰 제 3 각도(θ3)를 갖는다.The opening op located in the first and second domain regions D1 and D2 has a second angle? 2 with respect to the rubbing direction rb perpendicular to the gate line 112, An opening op positioned between the first folding line a1 and the second folding line a2 and between the first folding line a1 and the third folding line a3 is larger than the second angle? 3 angle? 3.

상기 제 2 각도(θ2)는 약 5도 내지 10도이며, 상기 제 3 각도(θ3)는 약 20도 내지 40도이며, 상기 각 개구부(op)는 각 화소영역(P)의 중앙부에 위치한 상기 제 1 꺾임부(a1)를 관통하도록 상기 게이트 배선(205)과 나란한 가상의 선을 기준으로 대칭 구조를 이룬다.The second angle? 2 is about 5 degrees to about 10 degrees and the third angle? 3 is about 20 degrees to about 40 degrees. Each of the openings op is located at the center of each pixel region P, A symmetrical structure is formed based on an imaginary line parallel to the gate wiring 205 so as to pass through the first bent portion a1.

도 4에서 상기 데이터 배선(130) 역시 개구부(op)와 유사하게 꺽인 형태를 가지나, 이와 달리 게이트 배선(112)과 수직하게 교차하도록 연장되는 직선 형태일 수 있다.In FIG. 4, the data line 130 may have a bent shape similar to the opening portion op, but may alternatively have a straight line extending perpendicularly to the gate line 112.

전술한 바와 같이, 개구부(op)가 각 화소영역(P)의 중앙부, 즉 상기 도메인 경계 영역(BA)에서 러빙방향(rb)에 대해 제 3 각도(θ3)를 이루도록 구성되며, 상기 제 1 및 제 2 도메인 영역(D1, D2)에서는 상기 러빙방향(rb)에 대해 상기 제 3 각도(θ3)보다 작은 제 2 각도(θ2)를 갖도록 구성된다. 따라서 각 화소영역(P) 내의 도메인의 경계영역(BA)에서는 액정분자의 초기 배열 각도가 현저히 차이가 나도록 하여 외압이 가해지더라도 도메인 경계가 무너져 발생하는 얼룩 문제가 방지된다.The opening portion op is configured to form a third angle 3 with respect to the rubbing direction rb in the central portion of each pixel region P, that is, the domain boundary region BA, as described above, And a second angle? 2 smaller than the third angle? 3 with respect to the rubbing direction rb in the second domain regions D1 and D2. Therefore, in the boundary region BA of the domains in each pixel region P, the initial alignment angles of the liquid crystal molecules are remarkably different, thereby preventing the problem of staining that occurs due to collapse of the domain boundary even when external pressure is applied.

즉, 도 3의 어레이 기판에 있어서는 도메인 경계를 기준으로 서로 대칭적으로 형성된 개구부(op) 간의 사이각이 최대 160도를 이루게 됨으로써 이들 개구부(도 4의 op)에서 액정분자의 배열방향은 실질적으로 최대 20도 정도의 차리를 갖는다. 따라서, 외압에 의해 가해진 토크가 액정분자의 회전토크보다 커서 정상적 회전이 이루어지지 않게 되어 얼룩을 발생시켰다. That is, in the array substrate of FIG. 3, the angle between the openings op formed symmetrically with respect to the domain boundary is 160 degrees at the maximum, so that the alignment direction of the liquid crystal molecules in these openings (op in FIG. 4) And has a maximum of about 20 degrees. Therefore, the torque applied by the external pressure is larger than the rotation torque of the liquid crystal molecules, so that the rotation is not performed normally, resulting in unevenness.

하지만, 도 4에서 보여지는 제 1 실시예의 어레이 기판에 있어서, 각 화소영역(P) 중앙에 위치한 도메인 경계영역(CA)에 있어서는 상기 제 1 꺾임부(a1)를 기준으로 서로 대칭을 이루는 개구부(op)는 그 사이각이 100도 내지 140도를 이루게 됨을 알 수 있으며, 도메인 경계영역(CA)의 개구부(op) 내에서 액정분자의 배열방향이 40도 내지 80도의 차이를 이루게 된다. 따라서 상기 액정분자의 회전토크가 크게 증가함으로써 통상적인 외압 발생 시 생기는 액정분자의 회전을 방해하는 토크보다 큰 상태를 이루게 됨으로써 액정분자가 제 1 및 제 2 도메인 영역(D1, D2) 사이인 도메인 경계 영역(BA)에서 나란하게 배치되는 것을 방지하게 되어 휘도 차이에 의한 얼룩 발생이 억제된다.However, in the array substrate of the first embodiment shown in FIG. 4, in the domain boundary region CA located at the center of each pixel region P, openings symmetrical with respect to the first bent portions a1 op are formed to have an angle between 100 degrees and 140 degrees, and the arrangement direction of the liquid crystal molecules in the openings op of the domain boundary region CA has a difference of 40 degrees to 80 degrees. Accordingly, the rotation torque of the liquid crystal molecules is greatly increased, so that the torque is greater than the torque that interferes with the rotation of the liquid crystal molecules, which is caused by a typical external pressure, so that the domain boundary between the first and second domain regions D1 and D2 It is prevented that they are arranged side by side in the area BA, and the occurrence of stain due to the luminance difference is suppressed.

따라서, 제 1 실시예의 액정표시장치용 어레이 기판에서 개구부를 화소영역의 중앙을 기준으로 꺽인 구조로 형성하여 컬러 쉬프트 문제가 해결되고, 도메인 경계 영역에서 개구부의 사이각을 상하 도메인에서보다 크게 함으로써 외압에 의한 얼룩 발생이 방지된다.
Therefore, the color shift problem is solved by forming the openings in the array substrate for the liquid crystal display device according to the first embodiment with the center of the pixel area as a reference, and the angle between the openings in the domain boundary region is made larger in the upper and lower domains, Thereby preventing the occurrence of stain.

하지만, 제 1 실시예의 어레이 기판에서는 도메인 경계 영역(BA)에서 투과율 저하의 문제가 발생한다.However, in the array substrate of the first embodiment, the problem of the transmittance reduction occurs in the domain boundary region BA.

즉, 제 1 및 제 2 도메인 영역(D1, D2)에서 제 2 각도(θ2)로 기울어진 개구부(op)의 액정 구동을 위한 전압이 인가되는데, 도메인 경계 영역(BA)에서는 개구부(op)가 제 2 각도(θ2)보다 큰 제 3 각도(θ3)로 기울어져 있기 때문에 도메인 경계 영역(BA)에서 액정이 충분히 회전하지 못하게 된다. 따라서, 도메인 경계 영역(BA)에서 투과율이 감소하게 된다.That is, a voltage for liquid crystal driving of the opening op which is inclined at the second angle? 2 in the first and second domain regions D1 and D2 is applied. In the domain boundary region BA, The liquid crystal can not sufficiently rotate in the domain boundary region BA since the liquid crystal molecules are inclined at the third angle [theta] 3 larger than the second angle [theta] 2. Therefore, the transmittance is decreased in the domain boundary region BA.

도 4의 어레이 기판을 이용한 액정표시장치에서의 얼룩 문제를 보여주는 사진인 도 5a 및 도 5b를 참조하면, 제 1 도메인 영역(도 4의 D1)에서는 도 5a에서와 같이 투과율이 일정하게 되나, 도메인 경계 영역(도 4의 BA))에서는 도 5b에서와 같이 투과율이 저하된다.
Referring to FIGS. 5A and 5B showing a problem of staining in a liquid crystal display using the array substrate of FIG. 4, in the first domain region (D1 in FIG. 4), the transmittance is constant as shown in FIG. In the boundary region (BA in Fig. 4)), the transmittance decreases as shown in Fig. 5B.

이와 같은 투과율 저하의 문제를 해결하기 위한 액정표시장치용 어레이 기판에 대해 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 화소영역에 대한 평면도인 도 6을 참조하여 설명한다.6, which is a plan view of a pixel region of a liquid crystal display array substrate according to a second embodiment of the present invention, for solving the problem of such transmittance degradation, will be described with respect to an array substrate for a liquid crystal display device.

도시된 바와 같이, 일방향으로 연장하며 게이트 배선(212)이 형성되어 있으며, 상기 게이트 배선(212)과 교차하여 화소영역(P)을 정의하는 데이터 배선(230)이 형성되어 있다. As shown in the drawing, a gate wiring 212 is formed extending in one direction, and a data wiring 230 is formed which intersects the gate wiring 212 and defines the pixel region P.

또한, 상기 화소영역(P)에는 상기 게이트 배선(212) 및 데이터 배선(230)과 연결되는 박막트랜지스터(Tr)가 위치한다. 상기 박막트랜지스터(Tr)는 순차 적층된 형태로 게이트 전극(214)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘의 액티브층(미도시)과 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 이루어진 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(232, 234)을 포함한다. 상기 게이트 전극(214)은 상기 게이트 배선(212)에 연결되고, 상기 소스 전극(232)은 상기 데이터 배선(230)에 연결된다.In addition, a thin film transistor Tr connected to the gate wiring 212 and the data wiring 230 is located in the pixel region P. The thin film transistor Tr includes a gate electrode 214, a gate insulating film (not shown), an active layer of pure amorphous silicon (not shown), and an ohmic contact layer (not shown) of impurity amorphous silicon (Not shown), and source and drain electrodes 232 and 234 spaced from each other. The gate electrode 214 is connected to the gate wiring 212 and the source electrode 232 is connected to the data wiring 230.

도 6에서 게이트 배선(212)의 일부가 게이트 전극(214)인 것이 보여지고 있으나, 게이트 전극이 게이트 배선으로부터 화소영역(P)을 향해 돌출되는 형태일 수 있다.In FIG. 6, a part of the gate wiring 212 is shown as the gate electrode 214, but the gate electrode may protrude from the gate wiring toward the pixel region P.

상기 각 화소영역(P) 내부에는 판 형태의 화소전극(250)이 상기 박막트랜지스터(Tr)의 드레인 전극(234)과 접촉하며 형성되고 있다. 또한, 상기 다수의 화소영역(P)으로 이루어진 표시영역 전면에는 공통전극(270)이 형성된다.In each pixel region P, a plate-shaped pixel electrode 250 is formed in contact with the drain electrode 234 of the thin film transistor Tr. In addition, a common electrode 270 is formed on the entire surface of the display region including the plurality of pixel regions P.

이때, 상기 화소전극(150)과 상기 공통전극(170) 중 어느 하나에는 개구부(op)가 형성되어 전압 인가에 의해 프린지 필드가 유도되며 이에 의해 액정 분자가 구동된다. At this time, an opening op is formed in one of the pixel electrode 150 and the common electrode 170, and a fringe field is induced by voltage application, thereby driving liquid crystal molecules.

상기 개구부(op)는 화소영역(P)의 중앙에 위치하며 러빙 방향(rb), 즉 게이트 배선(112)과 수직한 방향에 대하여 제 4 각도(θ4)를 갖는 제 1 개구부(op1)와 상기 제 1 개구부(op1)의 양단에서 연장되며 상기 러빙 방향(rb)에 대하여 각각 제 5 및 제 6 각도(θ5, θ6)를 갖는 제 2 및 제 3 개구부(op2, op3)로 이루어진다.The opening op is formed at the center of the pixel region P and includes a first opening op1 having a rubbing direction rb, that is, a fourth angle? 4 with respect to a direction perpendicular to the gate wiring 112, And second and third openings op2 and op3 extending at both ends of the first opening op1 and having fifth and sixth angles? 5 and? 6 with respect to the rubbing direction rb, respectively.

상기 제 4 각도(θ4)는 상기 제 5 및 제 6 각도(θ5, θ6)보다 크다. 예를 들어, 상기 제 4 각도(θ4)는 약 20도 내지 40도일 수 있으며, 바람직하게는 약 30도이다. 또한, 상기 제 5 및 제 6 각도(θ5, θ6) 각각은 약 5도 내지 10도일 수 있으며, 바람직하게는 약 7도이다. 상기 제 5 각도(θ5)와 상기 제 6 각도(θ6)는 같거나 다를 수 있다.The fourth angle? 4 is larger than the fifth and sixth angles? 5 and? 6. For example, the fourth angle? 4 may be between about 20 degrees and about 40 degrees, and preferably about about 30 degrees. Further, each of the fifth and sixth angles? 5 and? 6 may be about 5 to 10 degrees, and preferably about 7 degrees. The fifth angle? 5 and the sixth angle? 6 may be the same or different.

제 1 실시예의 어레이 기판과 비교하면, 도 4에서 보여지는 개구부(op)는 도메인 경계 영역(BA)에서 "<"의 형상을 갖는 반면, 도 6에서 보여지는 제 2 실시예의 어레이 기판에서 개구부(op)는 도메인 경계 영역(BA)에서 직선 형태를 갖는다. 즉, 도 4에서 보여지는 도메인 경계 영역(BA)의 개구부(op) 일측이 생략된 형태이다.In comparison with the array substrate of the first embodiment, the opening op shown in Fig. 4 has the shape of "" in the domain boundary region BA, while the opening in the array substrate of the second embodiment shown in Fig. op have a straight line shape in the domain boundary area BA. That is, one side of the opening (op) of the domain boundary area BA shown in FIG. 4 is omitted.

도 6에서 상기 데이터 배선(230) 역시 개구부(op)와 유사하게 꺽인 형태를 가지나, 이와 달리 게이트 배선(212)과 수직하게 교차하도록 연장되는 직선 형태일 수 있다.In FIG. 6, the data line 230 may have a bent shape similar to the opening portion op, but may alternatively be a straight line extending perpendicularly to the gate line 212.

또한, 도 6에서 개구부(op)의 끝단이 직선 형태인 것을 보이고 있으나, 러빙 방향(rb)에 대하여 제 5 각도(θ5) 또는 제 6 각도(θ6)보다 큰 각도를 갖도록 꺽인 구성을 가질 수도 있다. 이러한 구성에 의해, 개구부(op) 끝단에서 외압이 가해지는 경우 발생하는 얼룩 문제를 방지할 수 있다.6, it is also possible to have a configuration in which the angle of the opening portion op is larger than the fifth angle? 5 or the sixth angle? 6 with respect to the rubbing direction rb . With this configuration, it is possible to prevent the problem of staining caused when external pressure is applied at the end of the opening portion (op).

전술한 제 2 실시예의 액정표시장치용 어레이 기판에서, 개구부(op)가 제 1 도메인 영역(D1)과 제 2 도메인 영역(D2)에서 서로 다른 각도를 갖도록 기울어져 멀티 도메인을 이루기 때문에 컬러 쉬프트 문제가 방지된다.In the above-described array substrate for a liquid crystal display of the second embodiment, since the openings op are inclined so as to have different angles in the first domain region D1 and the second domain region D2 to form a multi-domain, .

또한, 개구부(op)의 중앙부인 제 1 개구부(op1)가 러빙방향(rb)에 대하여 제 2 및 제 3 개구부(op2, op3)보다 큰 각도를 갖기 때문에, 외압에 의해 제 1 및 제 2 도메인 영역(D1, D2)의 경계가 무너져 발생하는 얼룩 문제가 해결된다.Since the first openings op1 at the center of the openings op have an angle larger than the second and third openings op2 and op3 with respect to the rubbing direction rb, The problem of staining occurring due to collapse of the boundaries of the regions D1 and D2 is solved.

또한, 개구부(op)가 러빙 방향(rb), 즉 게이트 배선(112)과 수직한 방향에 대하여 제 4 각도(θ4)를 갖는 제 1 개구부(op1)와 상기 제 1 개구부(op1)의 양단에서 연장되며 각각이 상기 제 4 각도(θ4)보다 작은 제 5 및 제 6 각도(θ5, θ6)를 갖는 제 2 및 제 3 개구부(op2, op3)만으로 구성되기 때문에, 도메인 경계 영역(BA)에서 발생하는 투과율 저하를 최소화할 수 있다.The opening op has a first opening op1 having a fourth angle? 4 with respect to a rubbing direction rb, that is, a direction perpendicular to the gate wiring 112, and a second opening op1 having both ends of the first opening op1 And is formed only of the second and third openings op2 and op3 having the fifth and sixth angles? 5 and? 6 smaller than the fourth angle? 4, It is possible to minimize the decrease in transmittance.

즉, 도 4의 어레이 기판에서는 대칭적으로 구성되는 도메인 경계 영역(BA)의 개구부(op)에 의해 투과율이 저하되지만, 도 6의 어레이 기판에서는 도메인 경계 영역(BA)에 해당하는 개구부(op)를 줄임으로써 투과율 저하가 최소화된다.That is, in the array substrate of Fig. 4, although the transmissivity is lowered by the openings op of the domain boundary region BA symmetrically formed, the openings op corresponding to the domain boundary regions BA in the array substrate of Fig. The transmittance degradation is minimized.

제 1 실시예와 제 2 실시예의 액정표시장치용 어레이 기판의 전압-투과율 곡선을 보여주는 그래프인 도 7을 참조하면, 제 1 실시예에 비해 제 2 실시예에서 투과율이 향상됨을 알 수 있다. (약 3%의 투과율 상승)Referring to FIG. 7, which is a graph showing the voltage-transmittance curve of the array substrate for a liquid crystal display of the first and second embodiments, the transmittance is improved in the second embodiment as compared with the first embodiment. (Increase of transmittance of about 3%)

제 2 실시예에서도 제 2 및 제 3 개구부(op2, op3)를 기준으로 구동 전압이 인가되어 제 1 개구부(op1)의 액정분자는 충분히 회전하지 못하게 된다. 그러나, 제 2 및 제 3 개구부(op2, op3)의 제 5 및 제 6 각도(θ5, θ6)보다 큰 제 4 각도(θ4)를 갖는 제 1 개구부(op1)의 면적이 제 1 실시예에서 도메인 경계 영역(BA)의 개구부(op)보다 작기 때문에, 투과율 저하가 최소화된다.In the second embodiment, the driving voltage is applied based on the second and third openings op2 and op3, so that the liquid crystal molecules of the first opening op1 are not sufficiently rotated. However, the area of the first opening (op1) having the fourth angle [theta] 4 larger than the fifth and sixth angles [theta] 5, [theta] 6 of the second and third openings op2, Is smaller than the opening &quot; op &quot; of the boundary area BA, the decrease in transmittance is minimized.

도 5의 VI-VI 선을 따라 절단한 부분의 다양한 실시예를 보여주는 단면도인 도 8a 내지 도 8c를 참조하여, 제 2 실시예의 액정표시장치용 어레이 기판의 단면 구조에 대하여 설명한다.Sectional structure of the array substrate for a liquid crystal display of the second embodiment will be described with reference to Figs. 8A to 8C, which are cross-sectional views showing various embodiments of a portion cut along the line VI-VI in Fig.

도 8a에 도시된 바와 같이, 액정표시장치용 어레이 기판에 있어서, 기판(110) 상에 게이트 배선(도 6의 212) 및 게이트 전극(도 6의 214)가 형성되고, 상기 게이트 배선(도 6의 212) 및 상기 게이트 전극(도 6의 214)을 덮으며 게이트 절연막(220)이 형성된다.As shown in Fig. 8A, a gate wiring (212 in Fig. 6) and a gate electrode (214 in Fig. 6) are formed on the substrate 110 in the array substrate for a liquid crystal display, And a gate insulating layer 220 is formed to cover the gate electrode (214 in FIG. 6).

상기 게이트 절연막(220) 상에는, 순수 비정질 실리콘으로 이루어지는 액티브층(미도시)과 불순물 비정질 실리콘으로 이루어지는 오믹 콘택층(미도시)이 형성되고, 상기 오믹 콘택층(미도시) 상에서 서로 이격하는 소스 전극(도 6의 232) 및 드레인 전극(도 6의 234)이 형성된다. 또한, 상기 게이트 절연막(220) 상에는 상기 게이트 배선(212)과 교차하는 데이터 배선(230)과 상기 드레인 전극(234)과 접촉하는 화소전극(250)이 형성된다.An ohmic contact layer (not shown) made of an amorphous silicon and an active layer (not shown) made of pure amorphous silicon is formed on the gate insulating layer 220. The ohmic contact layer (not shown) (232 in Fig. 6) and a drain electrode (234 in Fig. 6) are formed. A data line 230 intersecting the gate line 212 and a pixel electrode 250 contacting the drain electrode 234 are formed on the gate insulating layer 220.

상기 화소전극(250)은 화소영역(도 6의 P) 내에서 판(plate) 형상을 가지며 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)와 같은 투명 도전성 물질로 이루어진다.The pixel electrode 250 has a plate shape in a pixel region (P in FIG. 6) and is formed of indium-tin-oxide (ITO) or indium-zinc-oxide , IZO).

상기 소스 전극(232), 상기 드레인 전극(234), 상기 데이터 배선(230) 및 상기 화소전극(250)을 덮으며 제 1 보호층(260)이 형성되고, 상기 제 1 보호층(260) 상에는 개구부(op)를 갖고 ITO, IZO와 같은 투명 도전성 물질로 이루어지는 공통전극(270)이 형성되어 액정표시장치용 어레이 기판을 이루게 된다.
A first passivation layer 260 is formed to cover the source electrode 232, the drain electrode 234, the data line 230 and the pixel electrode 250. On the first passivation layer 260, A common electrode 270 having an opening op and made of a transparent conductive material such as ITO or IZO is formed to form an array substrate for a liquid crystal display device.

한편, 도 8b에서와 같이, 소스 전극(232), 드레인 전극(234) 및 데이터 배선(230)을 덮는 제 2 보호층(242)이 형성되고, 상기 제 2 보호층(242) 상에 판 형태의 화소전극(250)이 형성될 수도 있다. 이 경우, 상기 제 2 보호층(242)에는 상기 드레인 전극(234)을 노출시키는 드레인 콘택홀(미도시)이 형성되며, 상기 화소전극(250)은 상기 드레인 콘택홀을 통해 상기 드레인 전극(234)에 연결된다.8B, a second passivation layer 242 is formed to cover the source electrode 232, the drain electrode 234 and the data line 230. A second passivation layer 242 is formed on the second passivation layer 242 in a plate form The pixel electrode 250 may be formed. In this case, a drain contact hole (not shown) for exposing the drain electrode 234 is formed in the second passivation layer 242, and the pixel electrode 250 is electrically connected to the drain electrode 234 .

상기 화소전극(250)을 덮으며 제 1 보호층(260)이 형성되고, 상기 제 1 보호층(260) 상에 개구부(op)를 갖는 공통전극(270)이 형성되어 액정표시장치용 어레이 기판을 이루게 된다.A first protective layer 260 is formed to cover the pixel electrode 250 and a common electrode 270 having an opening op on the first protective layer 260 is formed, .

한편, 도 8c에 도시된 바와 같이, 소스 전극(232), 드레인 전극(234) 및 데이터 배선(230)을 덮는 제 2 보호층(242)이 형성되고, 상기 제 2 보호층(242) 상에 판 형태의 공통전극(270)이 형성될 수도 있다. 이 경우, 상기 공통전극(270)을 덮으며 제 1 보호층(260)이 형성되고, 상기 제 1 보호층(260) 상에 개구부(op)를 갖는 화소전극(250)이 형성된다.8C, a second protective layer 242 covering the source electrode 232, the drain electrode 234 and the data line 230 is formed. On the second protective layer 242, A plate-shaped common electrode 270 may be formed. In this case, the first passivation layer 260 is formed to cover the common electrode 270, and the pixel electrode 250 having the opening op on the first passivation layer 260 is formed.

상기 제 1 보호층(260)과 상기 제 2 보호층(242)에는 상기 드레인 전극(234)을 노출시키는 드레인 콘택홀(미도시)이 형성되고, 상기 화소전극(250)은 상기 드레인 콘택홀을 통해 상기 드레인 전극(234)에 연결된다.
A drain contact hole (not shown) is formed in the first passivation layer 260 and the second passivation layer 242 to expose the drain electrode 234, To the drain electrode 234.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that

210 :　기판　　　　　　　　　　　　　　　　　　　　 112, 212: 게이트 배선
114, 214 : 게이트 전극 130, 230: 데이터 배선
132, 232: 소스 전극 134, 234: 드레인 전극
150, 250: 화소전극 170, 270: 공통전극
op, op1, op2, op3: 개구부210: substrate 112, 212: gate wiring
114, 214: gate electrode 130, 230: data wiring
132, 232: source electrode 134, 234: drain electrode
150, 250: pixel electrode 170, 270: common electrode
op, op1, op2, op3:

Claims (8)

제 1 방향으로 연장된 게이트 배선과;
상기 게이트 배선을 덮는 게이트 절연막과;
상기 게이트 절연막 상에 위치하며, 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과;
상기 게이트 배선 및 상기 데이터 배선에 연결되며 상기 화소영역에 위치하는 박막트랜지스터와;
상기 박막트랜지스터에 연결되며 상기 화소영역에 위치하는 화소전극과;
상기 화소전극과 중첩하는 공통전극과;
상기 화소전극과 상기 공통전극 사이에 위치하는 제 1 절연층
을 포함하고,
상기 화소전극과 상기 공통전극 중 하나에 개구부가 형성되며, 상기 개구부는 상기 게이트 배선에 수직한 제 2 방향에 대하여 제 1 각도를 갖는 제 1 부분과, 상기 제 1 부분의 일단에서 연장되고 상기 제 2 방향에 대하여 제 2 각도를 갖는 제 2 부분 및 상기 제 1 부분의 타단에서 연장되고 상기 제 2 방향에 대하여 제 3 각도를 갖는 제 3 부분으로 이루어지며,
상기 제 1 내지 제 3 부분 각각은 일직선 형태이고,
상기 제 1 각도의 절대값은 상기 제 2 및 제 3 각도 각각의 절대값보다 크며 상기 제 1 부분의 길이는 상기 제 2 및 제 3 부분 각각의 길이보다 짧은 액정표시장치용 어레이 기판.

A gate wiring extending in a first direction;
A gate insulating film covering the gate wiring;
A data line located on the gate insulating film and defining a pixel region intersecting the gate line;
A thin film transistor connected to the gate line and the data line and positioned in the pixel region;
A pixel electrode connected to the thin film transistor and located in the pixel region;
A common electrode overlapping the pixel electrode;
A first insulating layer disposed between the pixel electrode and the common electrode,
/ RTI &gt;
And an opening is formed in one of the pixel electrode and the common electrode, and the opening has a first portion having a first angle with respect to a second direction perpendicular to the gate wiring, and a second portion extending from one end of the first portion, A second portion having a second angle with respect to two directions and a third portion extending from the other end of the first portion and having a third angle with respect to the second direction,
Each of the first to third portions is in a straight line shape,
Wherein the absolute value of the first angle is greater than the absolute value of each of the second and third angles, and the length of the first portion is shorter than the length of each of the second and third portions.

삭제delete 제 1 항에 있어서,
상기 제 1 각도는 20도 내지 40도 범위 내이고, 상기 제 2 및 제 3 각도는 5도 내지 10도의 범위 내인 것을 특징을 하는 액정표시장치용 어레이 기판.
The method according to claim 1,
Wherein the first angle is in the range of 20 degrees to 40 degrees and the second and third angles are in the range of 5 degrees to 10 degrees.
제 1 항에 있어서,
상기 공통전극은 상기 제 1 절연층 상부에 위치하고, 상기 개구부는 상기 공통전극에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
The method according to claim 1,
Wherein the common electrode is located on the first insulating layer, and the opening is formed on the common electrode.
제 4 항에 있어서,
상기 화소전극은 상기 게이트 절연막 상에 위치하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
5. The method of claim 4,
And the pixel electrode is located on the gate insulating film.
제 4 항에 있어서,
상기 데이터 배선을 덮고 상기 박막트랜지스터에 일 전극을 노출시키는 콘택홀이 형성된 제 2 절연층을 포함하고, 상기 화소전극은 상기 제 2 절연층 상에 위치하며 상기 콘택홀을 통해 상기 박막트랜지스터의 일 전극에 연결되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
5. The method of claim 4,
And a second insulating layer covering the data line and having a contact hole exposing one electrode of the thin film transistor, wherein the pixel electrode is positioned on the second insulating layer, and the one electrode of the thin film transistor And the second electrode is connected to the second electrode.
제 1 항에 있어서,
상기 화소전극은 상기 제 1 절연층 상부에 위치하고, 상기 개구부는 상기 화소전극에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
The method according to claim 1,
Wherein the pixel electrode is located above the first insulating layer, and the opening is formed in the pixel electrode.
제 7 항에 있어서,
상기 공통전극의 하부에는 상기 박막트랜지스터와 상기 데이터 배선을 덮는 제 2 절연층이 위치하고, 상기 제 2 절연층과 상기 제 1 절연층에는 상기 박막트랜지스터의 일 전극을 노출시키는 콘택홀이 형성되며, 상기 화소전극은 상기 콘택홀을 통해 상기 박막트랜지스터의 일 전극에 연결되는 것을 특징으로 하는 액정표시장치용 어레이 기판.8. The method of claim 7,
A second insulating layer covering the thin film transistor and the data line is formed under the common electrode, a contact hole exposing one electrode of the thin film transistor is formed in the second insulating layer and the first insulating layer, And the pixel electrode is connected to one electrode of the thin film transistor through the contact hole.
KR1020120103945A 2012-09-19 2012-09-19 Array substrate for liquid crystal display device KR101916868B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120103945A KR101916868B1 (en) 2012-09-19 2012-09-19 Array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120103945A KR101916868B1 (en) 2012-09-19 2012-09-19 Array substrate for liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20140037596A KR20140037596A (en) 2014-03-27
KR101916868B1 true KR101916868B1 (en) 2018-11-08

Family

ID=50646385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120103945A KR101916868B1 (en) 2012-09-19 2012-09-19 Array substrate for liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101916868B1 (en)

Also Published As

Publication number Publication date
KR20140037596A (en) 2014-03-27

Similar Documents

Publication Publication Date Title
KR101250318B1 (en) Array substrate for fringe field switching mode liquid crystal display device
US9213205B2 (en) Liquid crystal display having multiple pixel regions for improved transmittance
KR101518329B1 (en) Liquid crystal display
US8427621B2 (en) Liquid crystal display
JP5552518B2 (en) Liquid crystal display
US9019454B2 (en) Liquid crystal display
US20140267962A1 (en) Liquid crystal display
KR20130034700A (en) Liquid crystal display
US10663826B2 (en) Liquid crystal display device
US10031379B2 (en) Liquid crystal display device comprising a pixel electrode having a gap disposed between a fine branch portion and an outer portion of the pixel electrode
JP2008032897A (en) Liquid crystal display
KR100603829B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device
US8081282B2 (en) Liquid crystal display device
KR20040077017A (en) liquid crystal display
KR101897744B1 (en) In-Plane Switching mode Liquid crystal display device
US9651833B2 (en) Liquid crystal display device
US10001680B2 (en) Liquid crystal display device
KR101794283B1 (en) Thin film transtistor array panel and liquid crystal display
KR101593007B1 (en) Array substrate for fringe field switching mode liquid crystal display device
JP5246758B2 (en) LCD panel
KR101916868B1 (en) Array substrate for liquid crystal display device
KR20080097543A (en) Liquid crystal display
KR101192630B1 (en) Array substrate for In-Plane switching mode LCD
US10627682B2 (en) Liquid crystal display device
KR102081250B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)