KR101916130B1

KR101916130B1 - 액정표시장치

Info

Publication number: KR101916130B1
Application number: KR1020120094799A
Authority: KR
Inventors: 이강진; 김경환; 김성훈; 최민규
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-08-29
Filing date: 2012-08-29
Publication date: 2018-11-08
Also published as: KR20140028461A

Abstract

본 발명에 따른 액정표시장치는 액정층과, 상기 액정층을 사이에 두고 상부 기판과 대향되며 TFT 어레이가 형성된 하부 기판과, 상기 하부 기판에 형성된 드라이버 IC와, 상기 드라이버 IC에 접속되고 제1 본딩 영역에서 적어도 2열 이상으로 형성되는 패널 본딩 패드들을 갖는 액정표시패널; 및 상기 제1 본딩영역과 대향되는 제2 본딩영역에 적어도 2열 이상으로 형성되어 상기 패널 본딩 패드들에 일대일로 접속되는 FPCB 본딩 패드들과, 이웃한 FPCB 본딩 패드들을 서로 다른 열에서 노출시키는 절연패턴을 갖는 FPCB를 구비한다.

Description

액정표시장치{Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치에서 회로 연결에 이용되는 FPCB(Flexible Printed Circuit Board)에 관한 것이다.

액정표시장치는 비디오 신호에 대응하여 액정층에 인가되는 전계를 통해 액정층의 광투과율을 제어함으로써 화상을 표시한다. 이러한 액정표시장치는 소형 및 박형화와 저 소비전력의 장점을 가지는 평판 표시장치로서, 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 액정셀마다 TFT(Thin Film Transistor)가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다.

액정표시장치는 두 장의 기판 사이에 형성된 액정층과, 이 액정층을 화소 단위로 구동시키기 위한 다수의 신호 배선들(게이트라인들과 데이터라인들을 포함)과, 이 신호 배선들에 화상 표시를 위한 구동 신호를 공급하는 드라이버 IC(Intergated Circuit)를 구비하고 있다. 드라이버 IC는 액정표시패널의 하부 기판 상에 칩 온 글래스(Chip On Glass, 이하 "COG") 방식으로 형성될 수 있다. 드라이버 IC는 FPCB에 전기적으로 접속되어 FPCB를 통해 구동에 필요한 각종 신호들(예컨대, 비디오 데이터신호, 타이밍제어신호, 전원신호등)을 공급받는다.

도 1 및 도 2는 FPCB와 드라이버 IC를 접속시키기 위한 종래 본딩 패드부의 구조를 보여준다.

도 1을 참조하면, 액정표시패널의 하부 기판(1a)에는 COG 방식의 드라이버 IC(1b)와, 라인 온 글래스(Line On Glass, 이하 "LOG") 방식의 신호라인(1c)을 통해 드라이버 IC(1b)에 연결된 제1 본딩 패드(1e)가 형성된다. 제1 본딩 패드(1e)는 절연물질로 이루어진 하부 기판(1a)의 베이스층(1d) 상에 패터닝되며, 본딩을 위해 제1 본딩영역(BA1)에 위치되어 있다. FPCB(2)는 베이스층(2a)과, 베이스층(2a) 상에 패터닝된 제2 본딩 패드(2b)와, 제2 본딩 패드(2b)를 덮는 커버레이층(coverlay layer, 2c)을 포함한다. 본딩을 위한 제2 본딩영역(BA2)에서 커버레이층(2c)은 제거되어 제2 본딩 패드(2b)를 밖으로 노출시킨다.

서로 마주보도록 제1 및 제2 본딩영역(BA1,BA2)을 대향시킨 상태에서 FPCB를 액정표시패널의 하부 기판(1a)에 압착시키면, 제1 본딩 패드(1e)와 제2 본딩 패드(2b)가 일대일로 매칭되면서 본딩된다.

종래 본딩 패드부의 구조를 살펴보면, 제1 본딩 패드(1e)는 제1 본딩영역(BA1)에 1열로 배치되어 있다. 그리고, 제2 본딩 패드(2b)도 제2 본딩영역(BA2)에 1열로 배치되어 있다. 이러한 이유로 고 해상도 모델에서 제한된 공간 내에 패드를 배치하려면 제1 본딩 패드(1e)와 제2 본딩 패드(2b)의 형성폭을 줄일 수밖에 없다. 본딩 패드들(1e,2e)의 형성폭을 줄이면, FPCB(2)에 대한 치수 관리가 어렵고 본딩 작업시 불량 발생 빈도가 높아진다.

예를 들어 도 2에서, 'd'(제1 본딩 패드(1e)들 간의 이격폭) 및 'e'(제2 본딩 패드(2b)들 간의 이격폭)를 고정하고, 'c'(제1 본딩 패드(1e)의 형성폭) 및 'f'(제2 본딩 패드(2b)의 형성폭)를 줄이면, 본딩 공정에서의 미스 얼라인(mis align)시 서로 본딩되어야 할 제1 및 제2 본딩 패드(1e,2b)가 제대로 접촉되지 않을 가능성이 커진다. 이와 반대로 도 2에서, 'c'(제1 본딩 패드(1e)의 형성폭) 및 'f'(제2 본딩 패드(2b)의 형성폭)를 고정하고, 'd'(제1 본딩 패드(1e)들 간의 이격폭) 및 'e'(제2 본딩 패드(2b)들 간의 이격폭)를 줄이면, 본딩 공정에서의 미스 얼라인(mis align)시 제1 및 제2 본딩 패드(1e,2b) 간에 원하지 않는 쇼트가 발생될 가능성이 커진다.

이러한 문제를 해결하기 위해서는 도 2에서 'c,d,e,f'를 모두 늘려야 하는데, 이 경우 본딩 패드부의 총 길이('a')를 포함하여 FPCB(2)의 사이즈가 증대되고 제조 비용이 늘어난다.

따라서, 본 발명의 목적은 FPCB의 사이즈를 증대시키지 않으면서 본딩 패드의 형성폭 및 본딩 패드들 간 간격을 넓힐 수 있도록 한 액정표시장치를 제공하는 데 있다.

상기 목적을 달서하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 액정층과, 상기 액정층을 사이에 두고 상부 기판과 대향되며 TFT 어레이가 형성된 하부 기판과, 상기 하부 기판에 형성된 드라이버 IC와, 상기 드라이버 IC에 접속되고 제1 본딩 영역에서 적어도 2열 이상으로 형성되는 패널 본딩 패드들을 갖는 액정표시패널; 및 상기 제1 본딩영역과 대향되는 제2 본딩영역에 적어도 2열 이상으로 형성되어 상기 패널 본딩 패드들에 일대일로 접속되는 FPCB 본딩 패드들과, 이웃한 FPCB 본딩 패드들을 서로 다른 열에서 노출시키는 절연패턴을 갖는 FPCB를 구비한다.

기 절연패턴은 요철 형태를 갖는다.

상기 절연패턴은 실크 스크린(Silkscreen), 커버레이(Coverlay), 포토 솔더 레지스터(Photo Solder Resist), 폴리 이미드 잉크(Poly imide ink) 중 어느 하나로 구현된다.

상기 제2 본딩영역에는 상기 요철 형태의 절연패턴에 의해 서로 다른 열에서 노출되는 2열의 FPCB 본딩 패드들이 형성된다.

상기 FPCB 본딩 패드들은 상기 제2 본딩영역의 제1 열에 형성된 제1 FPCB 본딩 패드들과, 상기 제2 본딩영역의 제2 열에서 상기 제1 FPCB 본딩 패드들과 어긋나게 형성된 제2 FPCB 본딩 패드들을 포함하고; 상기 절연패턴은 상기 제2 본딩영역의 상기 제1 열에서 상기 제1 FPCB 본딩 패드들의 사이마다 형성된다.

상기 제2 본딩영역에는 상기 요철 형태의 절연패턴에 의해 서로 다른 열에서 노출되는 3열의 FPCB 본딩 패드들이 형성된다.

상기 FPCB 본딩 패드들은 상기 제2 본딩영역의 제1 열에 형성된 제1 FPCB 본딩 패드들과, 상기 제2 본딩영역의 제2 열에서 상기 제1 FPCB 본딩 패드들과 어긋나게 형성된 제2 FPCB 본딩 패드들과, 상기 제2 본딩영역의 제3 열에서 상기 제1 및 제2 FPCB 본딩 패드들과 어긋나게 형성된 제3 FPCB 본딩 패드들을 포함하고; 상기 절연패턴은 상기 제2 본딩영역의 상기 제1 열에서 상기 제1 FPCB 본딩 패드들의 사이마다 형성됨과 아울러 상기 제2 본딩영역의 상기 제2 열에서 상기 제2 FPCB 본딩 패드들의 사이마다 형성된다.

상기 FPCB는 상기 FPCB 본딩 패드들을 덮는 커버레이층을 더 포함하고; 상기 커버레이층은 상기 제2 본딩영역에서 제거되어 상기 FPCB 본딩 패드들을 노출시키며, 상기 절연패턴과 일체로 형성된다.

본 발명은 FPCB의 본딩 영역 내에서 FPCB의 본딩 패드들을 다열로 형성하고 그들 사이를 요철 형태의 절연패턴으로 절연함으로써, FPCB의 사이즈를 증대시키지 않으면서 FPCB 본딩 패드의 형성폭과 FPCB 본딩 패드들 간의 간격을 넓힐 수 있다. 이에 따라, 본 발명은 FPCB 단품의 치수 불량률과, 본딩 작업시의 얼라인 미스로 인한 불량률을 크게 낮출 수 있다.

도 1 및 도 2는 FPCB와 드라이버 IC를 접속시키기 위한 종래 본딩 패드부의 구조를 보여주는 도면들.
도 3은 본 발명의 일 실시예에 따른 액정표시장치를 보여주는 도면.
도 4는 FPCB의 일 체결 구조를 보여주는 도면.
도 5는 FPCB와 드라이버 IC를 접속시키기 위한 본딩 패드부의 일 예를 보여주는 도면.
도 6은 FPCB 본딩 패드들의 일 형상을 보여주는 도면.
도 7은 FPCB와 드라이버 IC를 접속시키기 위한 본딩 패드부의 다른 예를 보여주는 도면.

이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 3은 본 발명의 일 실시예에 따른 액정표시장치를 보여준다. 도 4는 FPCB의 일 체결 구조를 보여준다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 액정표시패널(10), 드라이버 IC(13), FPCB(14), 및 콘트롤 PCB(15)를 구비한다.

드라이버 IC(13)는 액정표시패널의 하부 기판의 비표시영역 상에 칩 온 글래스(Chip On Glass, 이하 "COG") 방식으로 형성될 수 있다. 드라이버 IC(13)는 FPCB(14)에 전기적으로 접속되어 FPCB(14)를 통해 구동에 필요한 각종 신호들을 공급받는다. 드라이버 IC(13)는 액정표시패널(10)의 데이터라인들(DL)을 구동하기 위한 데이터 드라이버를 포함할 수 있다. 데이터 드라이버는 타이밍 콘트롤러의 제어 하에 비디오 데이터신호를 래치하고 그 비디오 데이터신호를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생하고 그 데이터전압을 데이터라인들(DL)에 공급한다.

또한, 드라이버 IC(13)는 액정표시패널(10)의 게이트라인들(GL)을 구동하기 위한 GIP(Gate-driver In Panel) 드라이버를 포함할 수 있다. GIP 드라이버는 타이밍 콘트롤러의 제어하에 소정 펄스폭을 가지는 스캔펄스들을 게이트라인들(GL)에 공급한다.

FPCB(14)는 드라이버 IC(13)에 전기적으로 접속되며, 구동에 필요한 각종 신호들(예컨대, 비디오 데이터신호, 타이밍제어신호, 전원신호등)을 드라이버 IC(13)에 공급한다. FPCB(14)에는 타이밍 콘트롤러와 전원부등이 실장될 수 있으며, 이 경우 콘트롤 PCB(15)는 생략될 수 있다. 타이밍 콘트롤러는 시스템으로부터 공급되는 데이터 인에이블신호 및 도트 클럭 등의 타이밍신호들을 이용하여 데이터 드라이버의 동작 타이밍을 제어하기 위한 데이터 제어신호와, GIP 드라이버의 동작 타이밍을 제어하기 위한 게이트 제어신호를 발생한다. 타이밍 콘트롤러는 시스템으로부터 공급되는 디지털 비디오 데이터신호를 액정표시패널(10)에 맞게 정렬하여 데이터 드라이버에 공급한다. 전원부는 드라이버 IC(13)의 동작에 필요한 구동전원을 발생한다.

한편, 타이밍 콘트롤러와 전원부는 FPCB(14)에 실장되지 않고 콘트롤 PCB(15)에 실장될 수도 있다. 이 경우 FPCB(14)는 전기적 신호 전달 역할만 수행한다. 콘트롤 PCB(15)는 유저 코넥터(15a)를 통해 FPCB(14)에 접속될 수 있다.

FPCB(14)는 드라이버 IC(13)와의 접속을 위해 액정표시패널(10)의 하부 기판(12)에 본딩된다. 도 4와 같이 FPCB(14)는 액정표시패널(10)의 하부 기판(12)에 본딩된 후, 하부 기판(12)의 일측 모서리를 감싸면서 액정표시패널(10)의 배면으로 접힌다. FPCB(14)와 하부 기판(12)의 본딩 영역들에는 서로 마주하여 전기적으로 접속되는 본딩 패드들이 형성되어 있다. FPCB(14)의 사이즈를 증대시키지 않으면서 본딩 패드의 형성폭과 본딩 패드들 간 간격이 넓어지도록, FPCB(14)의 본딩 패드들은 요철 형태의 절연패턴에 의해 절연되면서 본딩 영역 내에서 적어도 2열 이상으로(즉, 다열로) 노출된다. 또한, 하부 기판(12)의 본딩 패드들도 FPCB(14)의 본딩 패드들에 대응하여 적어도 2열 이상으로(즉, 다열로) 형성된다. 이러한 구조적 특징에 대해서는 도 5 내지 도 7을 통해 상세히 후술한다.

도 5는 FPCB(14)와 드라이버 IC(13)를 접속시키기 위한 본딩 패드부의 일 예를 보여준다.

도 5를 참조하면, TFT 어레이가 형성된 액정표시패널(10)의 하부 기판(12)에는 제1 본딩영역(BA1)이 형성된다. 제1 본딩영역(BA1)에는 2열로 형성되는 패널 본딩 패드들(20)이 구비된다. 패널 본딩 패드들(20)은 전기적 도통을 위해 동박으로 이루어질 수 있다. 패널 본딩 패드들(20)은 절연물질로 이루어진 하부 기판(12)의 베이스층(17) 상에 2열로 패터닝된다. 패널 본딩 패드들(20)은 제1 본딩영역(BA1)의 제1 열(R1)에 형성된 제1 패널 본딩 패드들(20A)과, 제1 본딩영역(BA1)의 제2 열(R2)에서 제1 패널 본딩 패드들(20A)과 어긋나게 형성된 제2 패널 본딩 패드들(20B)을 포함한다. 패널 본딩 패드들(20)은 LOG 신호라인(16)을 통해 드라이버 IC(13)에 연결된다.

FPCB(14)에는 하부 기판(12)의 제1 본딩영역(BA1)과 대향하여 제2 본딩영역(BA2)이 형성된다. 제2 본딩영역(BA2)에는 요철 형태의 절연패턴(34)과, 이 요철 형태의 절연패턴(34)에 의해 서로 다른 열에서 노출되는 2열의 FPCB 본딩 패드들(32)이 형성된다. FPCB 본딩 패드들(32)은 전기적 도통을 위해 동박으로 이루어질 수 있다. FPCB 본딩 패드들(32)은 절연물질(예컨대, 폴리 이미드)로 이루어진 베이스층(31) 상에 2열로 패터닝된다. FPCB 본딩 패드들(32)은 제2 본딩영역(BA2)의 제1 열(R1)에 형성된 제1 FPCB 본딩 패드들(32A)과, 제2 본딩영역(BA2)의 제2 열(R2)에서 제1 FPCB 본딩 패드들(32A)과 어긋나게 형성된 제2 FPCB 본딩 패드들(32B)을 포함한다. 절연패턴(34)은 제2 본딩영역(BA2)의 제1 열(R1)에서 제1 FPCB 본딩 패드들(32A)의 사이마다 형성되어 요철 형태를 이룬다. 절연패턴(34)은 이웃한 FPCB 본딩 패드들(32) 간의 쇼트를 방지하기 위한 것으로, 그 형성재료에 제한을 받지 않는다. 예를 들어, 절연패턴(34)은 실크 스크린(Silkscreen), 커버레이(Coverlay), 포토 솔더 레지스터(Photo Solder Resist), 폴리 이미드 잉크(Poly imide ink) 중 적어도 어느 하나의 절연물질로 구현될 수 있다. FPCB(14)에는 FPCB 본딩 패드들(32)을 보호하기 위해 FPCB 본딩 패드들(32)을 덮는 커버레이층(33)이 더 형성된다. 커버레이층(33)은 제2 본딩영역(BA2)에서 제거되어 FPCB 본딩 패드들(32)을 노출시킨다. 커버레이층(33)과 절연패턴(34)은 일체로 형성될 수 있으며, 개별적으로 형성될 수도 있다.

서로 마주보도록 제1 및 제2 본딩영역(BA1,BA2)을 대향시킨 상태에서 FPCB를 액정표시패널의 하부 기판(12)에 압착시키면, 패널 본딩 패드들(20)과 FPCB 본딩 패드들(32)이 일대일로 매칭되면서 본딩된다. 그 결과, 제1 FPCB 본딩 패드들(32A)은 그에 대응되는 제1 패널 본딩 패드들(20A)에 접속되고, 제2 FPCB 본딩 패드들(32B)은 그에 대응되는 제2 패널 본딩 패드들(20B)에 접속된다. 이때 절연패턴(34)은 서로 이웃한 FPCB 본딩 패드들(32)의 간격을 확보하여 본딩 작업시 얼라인 미스로 인한 불량을 줄이는 역할을 한다.

이렇게 FPCB 본딩 패드들(32)을 2열로 패터닝하고 그들(32) 사이를 요철 형태의 절연패턴(34)으로 절연하면, FPCB(14)의 사이즈를 증대시키지 않으면서 FPCB 본딩 패드(32)의 형성폭과 FPCB 본딩 패드들(32) 간의 간격을 넓힐 수 있다. 다시 말해, 도 5에서 FPCB(14)의 본딩 패드부의 총 길이(H)를 늘리지 않더라도, 서로 이웃한 제1 FPCB 본딩 패드(32A)와 제2 FPCB 본딩 패드들(32B) 간의 간격(D)은 제2 FPCB 본딩 패드들(32B) 간의 간격(J) 범위 내에서 얼마든지 조정 가능해 진다. 그리고, 본딩 패드부의 총 길이(H)를 늘리지 않더라도 간격 'D'가 'J' 범위 내에서 조정될 수 있기 때문에, FPCB 본딩 패드(32)의 형성폭(I)도 일정 범위 내에서 증가될 수 있다.

FPCB 본딩 패드들(32)의 형상은 도 5의 4각 형상에 한정되지 않고 다양한 변형이 가능하다. 예를 들어, FPCB 본딩 패드들(32)의 형상은 도 6과 같이 8각 형상을 가질 수 있다.

도 7은 FPCB(14)와 드라이버 IC(13)를 접속시키기 위한 본딩 패드부의 다른 예를 보여준다.

도 7을 참조하면, 액정표시패널(10)의 하부 기판(12)에는 제1 본딩영역(BA1)이 형성된다. 제1 본딩영역(BA1)에는 3열로 형성되는 패널 본딩 패드들(20)이 구비된다. 패널 본딩 패드들(20)은 전기적 도통을 위해 동박으로 이루어질 수 있다. 패널 본딩 패드들(20)은 절연물질로 이루어진 하부 기판(12)의 베이스층(17) 상에 3열로 패터닝된다. 패널 본딩 패드들(20)은 제1 본딩영역(BA1)의 제1 열(R1)에 형성된 제1 패널 본딩 패드들(20A)과, 제1 본딩영역(BA1)의 제2 열(R2)에서 제1 패널 본딩 패드들(20A)과 어긋나게 형성된 제2 패널 본딩 패드들(20B)과, 제1 본딩영역(BA1)의 제3 열(R3)에서 제1 및 제2 패널 본딩 패드들(20A,20B)과 어긋나게 형성된 제3 패널 본딩 패드들(20C)을 포함한다. 패널 본딩 패드들(20)은 LOG 신호라인(16)을 통해 드라이버 IC(13)에 연결된다.

FPCB(14)에는 하부 기판(12)의 제1 본딩영역(BA1)과 대향하여 제2 본딩영역(BA2)이 형성된다. 제2 본딩영역(BA2)에는 요철 형태의 절연패턴(34)과, 이 요철 형태의 절연패턴(34)에 의해 서로 다른 열에서 노출되는 3열의 FPCB 본딩 패드들(32)이 형성된다. FPCB 본딩 패드들(32)은 전기적 도통을 위해 동박으로 이루어질 수 있다. FPCB 본딩 패드들(32)은 절연물질(예컨대, 폴리 이미드)로 이루어진 베이스층(31) 상에 3열로 패터닝된다. FPCB 본딩 패드들(32)은 제2 본딩영역(BA2)의 제1 열(R1)에 형성된 제1 FPCB 본딩 패드들(32A)과, 제2 본딩영역(BA2)의 제2 열(R2)에서 제1 FPCB 본딩 패드들(32A)과 어긋나게 형성된 제2 FPCB 본딩 패드들(32B)과, 제2 본딩영역(BA2)의 제3 열(R3)에서 제1 및 제2 FPCB 본딩 패드들(32A,32B)과 어긋나게 형성된 제3 FPCB 본딩 패드들(32C)을 포함한다. 절연패턴(34)은 제2 본딩영역(BA2)의 제1 열(R1)에서 제1 FPCB 본딩 패드들(32A)의 사이마다 형성됨과 아울러, 제2 본딩영역(BA2)의 제2 열(R2)에서 제2 FPCB 본딩 패드들(32B)의 사이마다 형성되어 요철 형태를 이룬다. FPCB 본딩 패드들(32)을 보호하기 위해 FPCB(14)에 형성되는 커버레이층(33)은 제2 본딩영역(BA2)에서 제거되어 FPCB 본딩 패드들(32)을 노출시킨다. 커버레이층(33)은 절연패턴(34)과 일체로 형성될 수 있으며, 개별적으로 형성될 수도 있다.

서로 마주보도록 제1 및 제2 본딩영역(BA1,BA2)을 대향시킨 상태에서 FPCB를 액정표시패널의 하부 기판(12)에 압착시키면, 패널 본딩 패드들(20)과 FPCB 본딩 패드들(32)이 일대일로 매칭되면서 본딩된다. 그 결과, 제1 FPCB 본딩 패드들(32A)은 그에 대응되는 제1 패널 본딩 패드들(20A)에 접속되고, 제2 FPCB 본딩 패드들(32B)은 그에 대응되는 제2 패널 본딩 패드들(20B)에 접속되며, 제3 FPCB 본딩 패드들(32C)은 그에 대응되는 제3 패널 본딩 패드들(20C)에 접속된다. 이때 절연패턴(34)은 서로 이웃한 FPCB 본딩 패드들(32)의 간격을 확보하여 본딩 작업시 얼라인 미스로 인한 불량을 줄이는 역할을 한다.

이렇게 FPCB 본딩 패드들(32)을 3열로 패터닝하고 그들(32) 사이를 요철 형태의 절연패턴(34)으로 절연하면, FPCB(14)의 사이즈를 증대시키지 않으면서 FPCB 본딩 패드(32)의 형성폭과 FPCB 본딩 패드들(32) 간의 간격을 넓힐 수 있다.

상술한 바와 같이, 본 발명은 FPCB의 본딩 영역 내에서 FPCB의 본딩 패드들을 다열로 형성하고 그들 사이를 요철 형태의 절연패턴으로 절연함으로써, FPCB의 사이즈를 증대시키지 않으면서 FPCB 본딩 패드의 형성폭과 FPCB 본딩 패드들 간의 간격을 넓힐 수 있다. 이에 따라, 본 발명은 FPCB 단품의 치수 불량률과, 본딩 작업시의 얼라인 미스로 인한 불량률을 크게 낮출 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 액정표시패널 11 : 상부 기판
12 : 하부 기판 13 : 드라이버 IC
14 : FPCB 15 : 콘트롤 PCB
16 : LOG 신호라인 17 : 베이스층
20 : 패널 본딩 패드들 31 : 베이스층
32 : FPCB 본딩 패드들 33 : 커버레이층
34 : 절연패턴

Claims

액정층과, 상기 액정층을 사이에 두고 상부 기판과 대향되며 TFT 어레이가 형성된 하부 기판과, 상기 하부 기판에 형성된 드라이버 IC와, 상기 드라이버 IC에 접속되고 제1 본딩 영역에서 적어도 2열 이상으로 형성되는 패널 본딩 패드들을 갖는 액정표시패널; 및
상기 제1 본딩영역과 대향되는 제2 본딩영역에 적어도 2열 이상으로 형성되어 상기 패널 본딩 패드들에 일대일로 접속되는 FPCB 본딩 패드들과, 이웃한 FPCB 본딩 패드들을 서로 다른 열에서 노출시키는 절연패턴을 갖는 FPCB를 구비하고,
상기 절연패턴은 상기 제1 본딩 영역을 제외한 상기 제2 본딩 영역에만 구비되고,
상기 FPCB는 상기 절연패턴을 덮는 커버레이층을 더 포함하고, 상기 커버레이층은 상기 제2 본딩영역에서 제거되어 상기 FPCB 본딩 패드들을 노출시키며, 상기 절연패턴과 일체로 형성되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 절연패턴은 요철 형태를 갖는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 절연패턴은 실크 스크린(Silkscreen), 커버레이(Coverlay), 포토 솔더 레지스터(Photo Solder Resist), 폴리 이미드 잉크(Poly imide ink) 중 적어도 어느 하나를 포함한 절연물질로 구현되는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,
상기 제2 본딩영역에는 상기 요철 형태의 절연패턴에 의해 서로 다른 열에서 노출되는 2열의 FPCB 본딩 패드들이 형성되는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,
상기 FPCB 본딩 패드들은 상기 제2 본딩영역의 제1 열에 형성된 제1 FPCB 본딩 패드들과, 상기 제2 본딩영역의 제2 열에서 상기 제1 FPCB 본딩 패드들과 어긋나게 형성된 제2 FPCB 본딩 패드들을 포함하고;
상기 절연패턴은 상기 제2 본딩영역의 상기 제1 열에서 상기 제1 FPCB 본딩 패드들의 사이마다 형성되는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,
상기 제2 본딩영역에는 상기 요철 형태의 절연패턴에 의해 서로 다른 열에서 노출되는 3열의 FPCB 본딩 패드들이 형성되는 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,
상기 FPCB 본딩 패드들은 상기 제2 본딩영역의 제1 열에 형성된 제1 FPCB 본딩 패드들과, 상기 제2 본딩영역의 제2 열에서 상기 제1 FPCB 본딩 패드들과 어긋나게 형성된 제2 FPCB 본딩 패드들과, 상기 제2 본딩영역의 제3 열에서 상기 제1 및 제2 FPCB 본딩 패드들과 어긋나게 형성된 제3 FPCB 본딩 패드들을 포함하고;
상기 절연패턴은 상기 제2 본딩영역의 상기 제1 열에서 상기 제1 FPCB 본딩 패드들의 사이마다 형성됨과 아울러 상기 제2 본딩영역의 상기 제2 열에서 상기 제2 FPCB 본딩 패드들의 사이마다 형성되는 것을 특징으로 하는 액정표시장치.
삭제