KR101905881B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101905881B1
KR101905881B1 KR1020110135956A KR20110135956A KR101905881B1 KR 101905881 B1 KR101905881 B1 KR 101905881B1 KR 1020110135956 A KR1020110135956 A KR 1020110135956A KR 20110135956 A KR20110135956 A KR 20110135956A KR 101905881 B1 KR101905881 B1 KR 101905881B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
pattern
insulating layer
mask
circuit board
Prior art date
Application number
KR1020110135956A
Other languages
Korean (ko)
Other versions
KR20130068656A (en
Inventor
이광배
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110135956A priority Critical patent/KR101905881B1/en
Publication of KR20130068656A publication Critical patent/KR20130068656A/en
Application granted granted Critical
Publication of KR101905881B1 publication Critical patent/KR101905881B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 베이스 기판, 상기 베이스 기판 위에 기저회로패턴, 상기 기저회로패턴을 덮는 절연층, 상기 절연층 위에 형성되는 제1 회로패턴, 그리고 상기 절연층에 상기 기저회로패턴과 상기 제1 회로패턴을 연결하는 비아를 포함하며, 상기 제1 회로패턴과 상기 비아는 동일한 물질로 형성된다. 따라서, 회로패턴을 형성할 때, 이형필름을 사용하여 동박층과의 접착 없이 도금으로 회로패턴을 형성함으로써 비아 형성과 동일 공정으로 회로 패턴을 형성하여 공정 수를 줄일 수 있으며, 제조 비용을 줄일 수 있다.The present invention relates to a printed circuit board, comprising a base substrate, a base circuit pattern on the base substrate, an insulating layer covering the base circuit pattern, a first circuit pattern formed on the insulating layer, And a via connecting the first circuit pattern, wherein the first circuit pattern and the via are formed of the same material. Therefore, when a circuit pattern is formed, a circuit pattern can be formed by plating without adhering to the copper foil layer by using a release film, whereby a circuit pattern can be formed by the same process as the via formation, have.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. A printed circuit board (PCB) is a board formed by printing a circuit line pattern with a conductive material such as copper on an electrically insulating substrate, and is a board immediately before mounting electronic components. In other words, a circuit board on which a mounting position of each component is determined and a circuit pattern connecting the components is printed on the surface of the flat plate to fix the various kinds of electronic devices densely on the flat plate.

종래의 인쇄회로기판의 경우, 빌드 업 공정을 이용하여 다층 회로기판을 제조 시에 프리프레그를 다층으로 적층하고, 사이에 동박층을 형성한 뒤 동박층의 식각을 통해 회로 패턴을 형성할 때, 비아 공정에 따른 도금이 별도로 추가되어 공정이 많아지고, In the case of a conventional printed circuit board, when a multilayer circuit board is manufactured using a build-up process, a prepreg is laminated in multiple layers, a copper foil layer is formed therebetween, and a circuit pattern is formed by etching the copper foil layer. Plating according to the via process is additionally added to increase the number of processes,

실시예는 인쇄회로기판을 제조하는 새로운 방법을 제공한다.The embodiments provide a novel method of manufacturing a printed circuit board.

실시예는 베이스 기판, 상기 베이스 기판 위에 기저회로패턴, 상기 기저회로패턴을 덮는 절연층, 상기 절연층 위에 형성되는 제1 회로패턴, 그리고 상기 절연층에 상기 기저회로패턴과 상기 제1 회로패턴을 연결하는 비아를 포함하며, 상기 제1 회로패턴과 상기 비아는 동일한 물질로 형성된다.An embodiment provides a semiconductor device comprising a base substrate, a base circuit pattern on the base substrate, an insulating layer covering the base circuit pattern, a first circuit pattern formed on the insulating layer, Wherein the first circuit pattern and the vias are formed of the same material.

한편, 실시예는 베이스 기판 위에 기저회로패턴을 형성하는 단계, 상기 기저회로패턴 위에 절연층을 부착하는 단계, 상기 절연층 위에 이형 필름을 접착하는 단계, 그리고 상기 이형 필름 위에 도금을 통하여 제1 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.On the other hand, the embodiment includes a step of forming a base circuit pattern on a base substrate, a step of attaching an insulating layer on the base circuit pattern, a step of bonding a release film on the insulation layer, And forming a pattern on the printed circuit board.

본 발명에 따르면, 회로패턴을 형성할 때, 이형필름을 사용하여 동박층과의접착 없이 도금으로 회로패턴을 형성함으로써 비아 형성과 동일 공정으로 회로 패턴을 형성하여 공정 수를 줄일 수 있으며, 제조 비용을 줄일 수 있다.According to the present invention, when a circuit pattern is formed, a circuit pattern can be formed by plating without adhering to a copper foil layer using a release film to reduce the number of processes by forming a circuit pattern in the same process as a via formation, .

도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 8은 도 1의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.1 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
Figs. 2 to 8 are sectional views showing a method for manufacturing the printed circuit board of Fig. 1. Fig.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

본 발명은 인쇄회로기판에 있어서, 절연층 위에 회로 패턴을 비아와 동시에 도금하여 형성하는 인쇄회로기판을 제시한다.The present invention discloses a printed circuit board in which a circuit pattern is formed on an insulating layer by simultaneously plating a via with a via.

이하에서는 도 1 내지 도 9를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 1 to 9. FIG.

도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.1 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.

도 1을 참고하면, 본 발명에 따른 인쇄회로기판(100)은 베이스 기판(110)의 적어도 한 면에 기저회로패턴(120)이 형성되어 있다.Referring to FIG. 1, a printed circuit board 100 according to the present invention has a base circuit pattern 120 formed on at least one side of a base substrate 110.

상기 베이스 기판(110)은 연성 수지일 수 있으며, 폴리 이미드를 포함하는 절연층으로 형성될 수 있다.The base substrate 110 may be a soft resin or an insulating layer including polyimide.

상기 기저회로패턴(120)은 구리를 포함하는 합금으로 형성될 수 있다.The base circuit pattern 120 may be formed of an alloy including copper.

상기 기저회로패턴(120)의 상부 또는 하부에 절연층(130)가 형성되어 있다.An insulating layer 130 is formed on the upper or lower surface of the base circuit pattern 120.

상기 절연층(130)는 복수의 적층 구조를 가질 수 있으며, 한 층의 프리프레그일 수 있다.The insulating layer 130 may have a plurality of laminated structures, and may be a prepreg of one layer.

상기 절연층(130) 위에 제1 회로패턴(140)이 형성되어 있다.A first circuit pattern 140 is formed on the insulating layer 130.

상기 절연층(130)은 기저회로패턴(120)과 상기 제1 회로패턴(140)을 전기적으로 연결하는 비아(145)를 형성하는 비아홀(131)을 포함하고 있다.The insulating layer 130 includes a via hole 131 for forming a via 145 electrically connecting the base circuit pattern 120 and the first circuit pattern 140.

이때, 상기 비아(145)는 비아홀(131)의 측면 및 바닥면을 덮으며 형성되며, 상기 비아(145)와 상기 제1 회로패턴(140)은 동일한 두께를 가지며 형성된다.The vias 145 are formed to cover the side surfaces and the bottom surfaces of the via holes 131. The vias 145 and the first circuit patterns 140 have the same thickness.

상기 제1 회로패턴(140) 및 비아(145)는 동일한 물질로 형성될 수 있으며, 구리를 포함하는 합금으로 형성될 수 있다.The first circuit pattern 140 and the vias 145 may be formed of the same material and may be formed of an alloy including copper.

상기 제1 회로패턴(140)이 최외부의 회로패턴인 경우, 상기 제1 회로패턴(140)을 덮으며 솔더 레지스트(도시하지 않음)가 형성되어 있다.When the first circuit pattern 140 is the outermost circuit pattern, a solder resist (not shown) is formed to cover the first circuit pattern 140.

이하에서는 도 2 내지 도 9를 참고하여 도 1의 인쇄회로기판의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board of FIG. 1 will be described with reference to FIGS. 2 to 9. FIG.

먼저, 베이스 기재를 제공하는 방법은 연성의 베이스 기판(110)의 적어도 일면에 동박층(121)을 적층하고, 도 3과 같이 상기 동박층(121)을 식각하여 기저회로패턴(120)을 형성할 수 있다.A method of providing a base substrate includes the steps of laminating a copper foil layer 121 on at least one surface of a flexible base substrate 110 and etching the copper foil layer 121 to form a base circuit pattern 120 can do.

이때, 상기 베이스 기판(110)과 상부 및/또는 하부 동박층(121)은 FCCL(Flexible cupper claded laminate)일 수 있으며, 상기 상부 또는 하부의 동박층(121)을 패터닝하여 기저회로패턴(120)을 형성한다.The base substrate 110 and the upper and / or lower copper foil layers 121 may be FCCL (flexible cupper clad laminate). The upper or lower copper foil layer 121 may be patterned to form the base circuit pattern 120, .

다음으로, 도 4 같이, 절연층(130)을 기저회로패턴(120) 위에 부착한 뒤 압착하여 일체화한다.Next, as shown in FIG. 4, the insulating layer 130 is adhered onto the base circuit pattern 120 and then pressed and integrated.

다음으로, 상기 절연층(130) 위에는 이형 필름(150)이 부착되어 상기 절연층(130)을 가압 부착한다.Next, a release film 150 is attached on the insulating layer 130 to press the insulating layer 130 thereon.

상기 이형 필름(150)은 불소 코팅 또는 폴리에틸렌 코팅 필름에 이형제가 도포되어 있는 것으로서, 이형 필름(150) 부착 후 외부로 돌출되는 이형 필름(150)을 X-ray 가이드 드릴링 하고 트리밍하여 측면을 정리한다. The release film 150 is a film coated with a release agent on a fluorine coating or a polyethylene coating film. The release film 150 protruding outward after attaching the release film 150 is trimmed by X-ray guide drilling .

다음으로 도 5와 같이 이형 필름(150)을 제거하고, 레이저 드릴링을 수행하여 상기 절연층(130)을 제거하여 절연층(130)에 비아홀(131)을 형성한다.Next, as shown in FIG. 5, the release film 150 is removed, and laser drilling is performed to remove the insulation layer 130 to form a via hole 131 in the insulation layer 130.

상기 비아홀(131)은 상기 절연층(130) 상면에 대하여 경사를 가지는 측면을 포함할 수 있다. The via hole 131 may include a side surface inclined with respect to the upper surface of the insulating layer 130.

이때, 상기 비아홀(131)의 크기에 따라 물리적 공정에 의해 비아홀(131)을 형성할 수도 있다. At this time, the via hole 131 may be formed by a physical process according to the size of the via hole 131.

다음으로, 상기 도 6과 같이 상기 절연층(130) 위에 드라이 필름(155)을 형성한다.Next, a dry film 155 is formed on the insulating layer 130 as shown in FIG.

상기 드라이 필름(155)을 고정한 뒤, 제1 회로패턴(140)이 형성될 영역을 노광하고 현상하여 패턴 마스크를 형성한다.After the dry film 155 is fixed, an area where the first circuit pattern 140 is to be formed is exposed and developed to form a pattern mask.

다음으로, 도 7과 같이 상기 드라이 필름(155)에 의해 개방된 영역에 도금을 수행하여 제1 회로패턴(140) 및 비아(145)를 형성한다.Next, as shown in FIG. 7, the first circuit pattern 140 and the vias 145 are formed by performing plating on a region opened by the dry film 155.

상기 도금은 무전해 도금을 수행한 뒤, 전해도금함으로써 형성할 수 있으며, 노출된 절연층(130) 위에 도금하여 회로패턴을 형성함으로써 동박층 적층 후 식각과 같은 공정 없이 회로 패턴을 형성할 수 있다.The plating may be performed by electroless plating followed by electrolytic plating, and a circuit pattern may be formed by plating on the exposed insulating layer 130 to form a circuit pattern without a process such as etching after stacking the copper foil layers .

다음으로, 잔재하는 드라이 필름(155)을 절연층(130)으로부터 박리하면 회로패턴만 잔재함으로써 도 8과 같이 절연층(130) 위에 제1 회로패턴(140)이 형성된다.Next, when the remained dry film 155 is peeled from the insulating layer 130, only the circuit pattern is left so that the first circuit pattern 140 is formed on the insulating layer 130 as shown in FIG.

이와 같이 드라이 필름(155)이 제거됨으로써 제1 회로패턴(140) 이외의 도금층이 전부 제거될 수 있다.By removing the dry film 155 as described above, the plating layer other than the first circuit pattern 140 can be completely removed.

이때, 상기 드라이 필름(155) 위로 도금층의 일부가 돌출되는 경우에는 에칭 또는 표면 연마를 통해 상기 제1 회로패턴(140)이 드라이 필름(155)의 제거와 함께 제거되는 것을 방지할 수 있다. At this time, when the plating layer partially protrudes on the dry film 155, the first circuit pattern 140 can be prevented from being removed together with the removal of the dry film 155 through etching or surface polishing.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

인쇄회로기판 100
베이스 기판 110
절연층 130
제1 회로패턴 140The printed circuit board 100
The base substrate 110
The insulating layer 130
The first circuit pattern 140

Claims (9)

삭제delete 삭제delete 삭제delete 베이스 기판 위에 기저회로패턴을 형성하는 단계,
상기 베이스 기판 위에 절연층 및 상기 절연층 위에 이형 필름을 부착한 후 가압하는 단계
상기 절연층 위에 부착된 상기 이형 필름을 제거하는 단계;
상기 절연층 상에 비아 홀을 형성하는 단계;
상기 절연층 상에 드라이 필름으로 마스크를 형성하는 단계;
상기 마스크의 영역 중 제 1 회로 패턴이 형성될 영역 및 상기 비아 홀이 형성된 영역을 노광 및 현상하여 상기 제 1 회로 패턴 및 비아가 형성될 영역이 노출된 패턴 마스크를 형성하는 단계;
상기 패턴 마스크를 통해 노출된 영역 내에 도금을 수행하여 상기 제 1 회로 패턴 및 비아를 형성하는 단계; 및
상기 패턴 마스크를 제거하는 단계를 포함하며,
상기 제 1 회로 패턴은,
상기 패턴 마스크의 높이보다 낮은 높이를 가지며 상기 패턴 마스크를 통해 노출된 영역 내에 형성되는
인쇄회로기판의 제조방법.Forming a base circuit pattern on the base substrate,
Attaching a release film on the insulating layer and the insulating layer on the base substrate, and then pressing
Removing the release film adhered on the insulation layer;
Forming a via hole on the insulating layer;
Forming a mask with a dry film on the insulating layer;
Exposing and developing an area where the first circuit pattern is to be formed and an area where the via hole is formed in the mask area to form a pattern mask in which the first circuit pattern and the area where the via is to be exposed are exposed;
Performing plating in a region exposed through the pattern mask to form the first circuit pattern and the via; And
And removing the pattern mask,
Wherein the first circuit pattern includes:
A pattern mask having a height lower than the height of the pattern mask and formed in the exposed region through the pattern mask
A method of manufacturing a printed circuit board. 삭제delete 삭제delete 삭제delete 삭제delete 제4항에 있어서,
상기 제 1 회로 패턴 및 비아를 형성하는 단계
상기 패턴 마스크를 통해 노출된 영역 내에 무전해 도금을 수행하는 단계와,
상기 무전해 도금을 통해 형성된 도금층 위에 전해 도금을 수행하여 상기 제 1 회로 패턴 및 상기 비아를 동시에 형성하는 단계를 포함하고,
상기 제 1 회로 패턴 및 상기 비아의 상면은,
상기 패턴 마스크의 상면보다 낮게 위치하는 인쇄회로기판의 제조 방법.5. The method of claim 4,
Forming the first circuit pattern and the via
Performing electroless plating in an exposed region through the pattern mask;
And performing electrolytic plating on the plating layer formed through electroless plating to form the first circuit pattern and the via at the same time,
The first circuit pattern,
Wherein the pattern mask is located lower than the upper surface of the pattern mask.
KR1020110135956A 2011-12-15 2011-12-15 The printed circuit board and the method for manufacturing the same KR101905881B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135956A KR101905881B1 (en) 2011-12-15 2011-12-15 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135956A KR101905881B1 (en) 2011-12-15 2011-12-15 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130068656A KR20130068656A (en) 2013-06-26
KR101905881B1 true KR101905881B1 (en) 2018-10-08

Family

ID=48864235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135956A KR101905881B1 (en) 2011-12-15 2011-12-15 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101905881B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141249B2 (en) * 2005-05-30 2013-02-13 住友電気工業株式会社 Conductive paste and multilayer printed wiring board using the same
KR20090039474A (en) * 2007-10-18 2009-04-22 성균관대학교산학협력단 Method for fabricating build-up printed circuit boards

Also Published As

Publication number Publication date
KR20130068656A (en) 2013-06-26

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
JP5461323B2 (en) Manufacturing method of semiconductor package substrate
US8356405B2 (en) Method of manufacturing printed circuit board
TW201132268A (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US9572250B2 (en) Printed circuit board and method for manufacturing the same
KR20110076803A (en) Multilayer wiring substrate
KR20160099934A (en) Rigid-flexible printed circuit board and method for manufacturing the same
KR101044105B1 (en) A method of manufacturing printed circuit board
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR100722599B1 (en) All layer inner via hall printed circuit board and the manufacturing method that utilize the fill plating
KR20110064216A (en) Circuit board with bumps and method of manufacturing the same
KR20180013017A (en) Printed circuit board
KR101946989B1 (en) The printed circuit board and the method for manufacturing the same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR101987378B1 (en) Method of manufacturing printed circuit board
TW201417663A (en) Method for manufacturing package board
KR101905881B1 (en) The printed circuit board and the method for manufacturing the same
KR101283164B1 (en) The printed circuit board and the method for manufacturing the same
KR100815322B1 (en) Printed circuit board and fabricating method of the same
KR101085576B1 (en) Method for fabricating printed-circuit-board using metal and printed-circuit-board fabricated using thereof
JP2018182252A (en) Manufacturing method of printed wiring board
KR101231343B1 (en) The printed circuit board and the method for manufacturing the same
KR101262584B1 (en) The printed circuit board and the method for manufacturing the same
KR101154567B1 (en) Method for manufacturing of a printed circuit board
KR101262534B1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant