KR101901845B1 - Light emitting device and light emitting device package and light emitting module - Google Patents

Light emitting device and light emitting device package and light emitting module Download PDF

Info

Publication number
KR101901845B1
KR101901845B1 KR1020120001637A KR20120001637A KR101901845B1 KR 101901845 B1 KR101901845 B1 KR 101901845B1 KR 1020120001637 A KR1020120001637 A KR 1020120001637A KR 20120001637 A KR20120001637 A KR 20120001637A KR 101901845 B1 KR101901845 B1 KR 101901845B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
semiconductor layer
emitting device
Prior art date
Application number
KR1020120001637A
Other languages
Korean (ko)
Other versions
KR20130080685A (en
Inventor
강필근
황덕기
배석훈
최희석
최석범
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120001637A priority Critical patent/KR101901845B1/en
Publication of KR20130080685A publication Critical patent/KR20130080685A/en
Application granted granted Critical
Publication of KR101901845B1 publication Critical patent/KR101901845B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광 소자, 발광 소자 패키지 및 발광 모듈이 개시된다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 제2도전형 반도체층 아래에 반사 전극층; 상기 제1도전형 반도체층의 아래에 배치된 제1전극 구조; 상기 반사 전극층 아래에 배치된 제2전극 구조; 상기 발광 구조물, 상기 제1전극 구조 및 상기 제2전극 구조 사이에 배치된 복수의 절연층; 상기 제1전극 구조의 아래에 연결된 적어도 하나의 제1연결 전극; 상기 제2전극 구조의 아래에 연결된 적어도 하나의 제2연결 전극; 및 상기 적어도 하나의 제1연결 전극 및 상기 적어도 하나의 제2연결 전극의 둘레에 배치된 지지부재를 포함하며, 상기 복수의 절연층 및 상기 지지부재 중 적어도 하나는 폴리이미드 재질을 포함한다.
An embodiment discloses a light emitting device, a light emitting device package, and a light emitting module.
The light emitting device according to the embodiment includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer below the first conductivity type semiconductor layer, and an active layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer A light emitting structure comprising; A reflective electrode layer under the second conductive semiconductor layer; A first electrode structure disposed under the first conductive semiconductor layer; A second electrode structure disposed below the reflective electrode layer; A plurality of insulating layers disposed between the light emitting structure, the first electrode structure, and the second electrode structure; At least one first connection electrode connected under the first electrode structure; At least one second connection electrode connected under the second electrode structure; And a support member disposed around the at least one first connection electrode and the at least one second connection electrode, wherein at least one of the plurality of insulation layers and the support member includes a polyimide material.

Description

발광 소자, 발광 소자 패키지 및 발광 모듈{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE AND LIGHT EMITTING MODULE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device, a light emitting device package,

실시 예는 발광 소자와 이를 구비한 발광 소자 패키지 및 발광 모듈에 관한 것이다. Embodiments relate to a light emitting device, a light emitting device package including the light emitting device, and a light emitting module.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. The III-V group nitride semiconductors are usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y?

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and they have been applied as light sources for various products such as a key pad light emitting portion of a cellular phone, a display device, an electric sign board, and a lighting device.

실시 예는 새로운 발광 소자를 제공한다.The embodiment provides a new light emitting device.

실시 예는 웨이퍼 레벨 패키징된 발광 소자를 제공한다. An embodiment provides a wafer level packaged light emitting device.

실시 예는 발광 구조물과 지지부재 사이에 복수의 제1절연층을 배치한 발광 소자 및 그 제조방법을 제공한다.Embodiments provide a light emitting device having a plurality of first insulating layers disposed between a light emitting structure and a supporting member, and a method of manufacturing the same.

실시 예는 발광 구조물의 아래에 배치된 제1절연층과 지지부재 중 적어도 하나는 폴리이미드를 포함하는 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device and a method of manufacturing the same, wherein at least one of the first insulating layer and the supporting member disposed under the light emitting structure includes polyimide.

실시 예는 제1전극 및 제2전극의 둘레에 세라믹 재질의 첨가제를 갖는 지지부재를 포함하는 발광 소자 및 그 제조 방법을 제공한다.Embodiments provide a light emitting device including a support member having a ceramic material additive around a first electrode and a second electrode, and a method of manufacturing the same.

실시 예는 적어도 하나의 발광 소자를 갖는 발광 소자 패키지 및 발광 모듈을 제공한다.Embodiments provide a light emitting device package and a light emitting module having at least one light emitting element.

실시 예는 발광 소자를 갖는 발광 모듈, 발광 소자 패키지 및 조명 장치를 제공한다.Embodiments provide a light emitting module, a light emitting device package, and a lighting device having a light emitting element.

실시 예에 따른 발광 소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 제2도전형 반도체층 아래에 반사 전극층; 상기 제1도전형 반도체층의 아래에 배치된 제1전극 구조; 상기 반사 전극층 아래에 배치된 제2전극 구조; 상기 발광 구조물, 상기 제1전극 구조 및 상기 제2전극 구조 사이에 배치된 복수의 절연층; 상기 제1전극 구조의 아래에 연결된 적어도 하나의 제1연결 전극; 상기 제2전극 구조의 아래에 연결된 적어도 하나의 제2연결 전극; 및 상기 적어도 하나의 제1연결 전극 및 상기 적어도 하나의 제2연결 전극의 둘레에 배치된 지지부재를 포함하며, 상기 복수의 절연층 및 상기 지지부재 중 적어도 하나는 폴리이미드 재질을 포함한다. The light emitting device according to the embodiment includes a first conductivity type semiconductor layer, a second conductivity type semiconductor layer below the first conductivity type semiconductor layer, and an active layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer A light emitting structure comprising; A reflective electrode layer under the second conductive semiconductor layer; A first electrode structure disposed under the first conductive semiconductor layer; A second electrode structure disposed below the reflective electrode layer; A plurality of insulating layers disposed between the light emitting structure, the first electrode structure, and the second electrode structure; At least one first connection electrode connected under the first electrode structure; At least one second connection electrode connected under the second electrode structure; And a support member disposed around the at least one first connection electrode and the at least one second connection electrode, wherein at least one of the plurality of insulation layers and the support member includes a polyimide material.

실시 예에 따른 발광 소자 패키지는, 상기 발광 소자; 상기 발광 소자가 배치된 캐비티를 갖는 몸체; 상기 캐비티의 바닥에 배치되며 상기 발광 소자와 전기적으로 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다. The light emitting device package according to the embodiment may further include: the light emitting element; A body having a cavity in which the light emitting element is disposed; A plurality of lead electrodes disposed on the bottom of the cavity and electrically connected to the light emitting device; And a molding member in the cavity.

실시 예에 따른 발광 모듈은, 상기의 발광 소자가 배치된 모듈 기판을 포함한다.The light emitting module according to the embodiment includes a module substrate on which the light emitting device is disposed.

실시 예는 플립 방식에서의 발광 소자의 탑재 공정을 개선시켜 줄 수 있다.The embodiment can improve the mounting process of the light emitting element in the flip type.

실시 예는 웨이퍼 레벨에서 패키징된 발광 소자를 제공함으로써, 패키징 공정을 생략할 수 있어 제조 공정을 줄여줄 수 있다.The embodiment provides a light emitting device packaged at a wafer level, so that the packaging process can be omitted and the manufacturing process can be reduced.

실시 예는 발광소자의 광 추출 효율을 개선시켜 줄 수 있다. The embodiment can improve the light extraction efficiency of the light emitting device.

실시 예는 발광소자의 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve the heat radiation efficiency of the light emitting device.

실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다. The embodiment can improve the reliability of a light emitting device, a display device, and a lighting device having a light emitting element mounted in a flip manner.

도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 저면도이다.
도 3 내지 도 5는 도 1의 제1전극 및 제2전극 구조를 나타낸 도면이다.
도 6 내지 도 11는 제1실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다.
도 12는 도 1의 발광 소자를 갖는 발광 모듈의 측 단면도이다.
도 13은 제2실시 예에 따른 발광소자의 측 단면도이다.
도 14는 제3실시 예에 따른 발광소자의 측 단면도이다.
도 15 및 도 16은 제5실시 예에 따른 발광 소자의 측 단면도 및 그 저면도이다.
도 17 및 도 18은 제6실시 예에 따른 발광 소자를 나타낸 측 단면도 및 그 저면도이다.
도 19는 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 20는 제8실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 21은 제9실시 예에 따른 발광소자의 측 단면도이다.
도 22는 제10실시 예에 따른 발광소자의 측 단면도이다.
도 23은 제11실시 예에 따른 발광소자의 측 단면도이다.
도 24는 제12실시 예에 따른 발광소자의 측 단면도이다.
도 25는 실시 예에 따른 발광 소자를 갖는 표시장치를 나타낸 도면이다.
도 26은 실시 예에 따른 발광 소자를 갖는 표시장치의 다른 예를 나타낸 도면이다.
도 27은 실시 예에 따른 발광 소자를 갖는 조명장치를 나타낸 도면이다.
1 is a side sectional view of a light emitting device according to a first embodiment.
2 is a bottom view of the light emitting device of FIG.
FIGS. 3 to 5 are views showing the first electrode and the second electrode structure of FIG. 1. FIG.
6 to 11 are views showing a manufacturing process of the light emitting device according to the first embodiment.
12 is a side sectional view of a light emitting module having the light emitting element of FIG.
13 is a side cross-sectional view of the light emitting device according to the second embodiment.
14 is a side cross-sectional view of the light emitting device according to the third embodiment.
15 and 16 are a side sectional view and a bottom view of the light emitting device according to the fifth embodiment.
17 and 18 are a side sectional view and a bottom view of the light emitting device according to the sixth embodiment.
19 is a side sectional view showing a light emitting device according to the seventh embodiment.
20 illustrates a light emitting device package having a light emitting device according to an eighth embodiment.
21 is a side cross-sectional view of a light emitting device according to the ninth embodiment.
22 is a side cross-sectional view of a light emitting device according to the tenth embodiment.
23 is a side cross-sectional view of the light emitting device according to the eleventh embodiment.
24 is a side cross-sectional view of the light emitting device according to the twelfth embodiment.
25 is a view showing a display device having a light emitting element according to the embodiment.
26 is a view showing another example of a display device having a light emitting element according to the embodiment.
27 is a view showing a lighting device having a light emitting device according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 발광 소자의 저면도의 예를 나타낸 도면이다.FIG. 1 is a side sectional view showing a light emitting device according to a first embodiment, and FIG. 2 is a view showing an example of a bottom view of the light emitting device of FIG.

도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(111), 발광 구조물(120), 반사 전극층(130), 제1절연층(121), 제1전극 구조(131,133,135), 제2전극 구조(132,134,136), 제2절연층(123), 제1연결 전극(141), 제2연결 전극(143) 및 지지부재(151)을 포함한다.1 and 2, a light emitting device 100 includes a substrate 111, a light emitting structure 120, a reflective electrode layer 130, a first insulating layer 121, a first electrode structure 131, 133, and 135, A second connection electrode 141, a second connection electrode 143 and a support member 151. The electrode structure 132, 134, 136, the second insulation layer 123, the first connection electrode 141,

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판의 일 측면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 상기의 요철 패턴은 상기 기판의 식각을 통해 형성하거나, 별도의 러프니스와 같은 패턴을 형성할 수 있다. 상기 요철 패턴은 스트라이프 형상 또는 볼록 렌즈 형상을 포함할 수 있다.The substrate 111 may use a light-transmitting, insulating or conductive substrate, e.g., sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 of At least one can be used. The light extracting structure may be formed on one side surface of the substrate, such as a concavo-convex pattern. The concavo-convex pattern may be formed by etching the substrate, or may be formed as a separate roughness-like pattern. The concavo-convex pattern may include a stripe shape or a convex lens shape.

상기 기판(111) 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 2족 내지 6족 화합물 반도체를 선택적으로 포함할 수 있다. 상기 제1반도체층(113)은 2족 내지 6족 화합물 반도체를 선택적으로 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, 3족-5족 화합물 반도체를 이용한 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A first semiconductor layer 113 may be formed under the substrate 111. The first semiconductor layer 113 may selectively include a Group 2 to Group 6 compound semiconductor. The first semiconductor layer 113 may be formed of at least one layer or a plurality of layers by selectively using group II-VI compound semiconductors. The first semiconductor layer 113 may include at least one of a semiconductor using Group III-V compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN and AlInN. The first semiconductor layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.

상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판(111)과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다. 상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 3족-5족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 저 전도성을 가지게 된다. 상기 제1반도체층(113)은 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 또는 형성되지 않거나, 제거될 수 있다.
The first semiconductor layer 113 may be formed of a buffer layer, and the buffer layer may reduce a difference in lattice constant between the substrate 111 and the nitride semiconductor layer. The first semiconductor layer 113 may be formed of an undoped semiconductor layer. The undoped semiconductor layer may be formed of a Group III-V compound semiconductor, for example, a GaN-based semiconductor. The undoped semiconductor layer has a first conductivity type characteristic even when the conductive dopant is intentionally not doped in the fabrication process and has low conductivity lower than the conductivity type dopant concentration of the first conductive type semiconductor layer 115. The first semiconductor layer 113 may be formed of at least one of a buffer layer and an undoped semiconductor layer, or may be formed or removed.

상기 제1반도체층(113) 아래에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 3족-5족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 주피크 파장을 발광할 수 있다. A light emitting structure 120 may be formed under the first semiconductor layer 113. The light emitting structure 120 includes a group III-V compound semiconductor, for example, In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + It is possible to emit light having a predetermined peak wavelength within a wavelength range from the ultraviolet band to the visible light band.

상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.The light emitting structure 120 includes a first conductive semiconductor layer 115, a second conductive semiconductor layer 119, and a second conductive semiconductor layer 115 between the first conductive semiconductor layer 115 and the second conductive semiconductor layer 119 And an active layer 117 formed thereon.

상기 제1반도체층(113) 아래에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(115)은 N형 반도체층이며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. A first conductive semiconductor layer 115 may be formed under the first semiconductor layer 113. The first conductivity type semiconductor layer 115 is formed of a Group III-V compound semiconductor doped with a first conductivity type dopant, the first conductivity type semiconductor layer 115 is an N type semiconductor layer, The conductive dopant is an N-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다. A superlattice structure in which different semiconductor layers are alternately stacked may be formed between the first conductive type semiconductor layer 115 and the first semiconductor layer 113. Such a superlattice structure may reduce lattice defects . Each layer of the superlattice structure may be stacked to a thickness of several A or more.

상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1클래드층이 형성될 수 있다. 상기 제1클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1클래드층은 제1도전형으로 형성되며, 캐리어를 구속시켜 주는 역할을 한다. A first clad layer may be formed between the first conductive semiconductor layer 115 and the active layer 117. The first clad layer may be formed of a GaN-based semiconductor, and the bandgap thereof may be formed to be equal to or larger than a bandgap of the active layer 117. The first cladding layer is formed in the first conductivity type and serves to constrain carriers.

상기 제1도전형 반도체층(115) 아래에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다.An active layer 117 is formed under the first conductive type semiconductor layer 115. The active layer 117 selectively includes a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure, and includes a well layer and a barrier layer period. The well layer comprises a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), and wherein the barrier layer is In x Al y And Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1).

상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. The period of the well layer / barrier layer may be one or more cycles using a lamination structure of, for example, InGaN / GaN, GaN / AlGaN, InGaN / AlGaN, InGaN / InGaN, and InAlGaN / InAlGaN. The barrier layer may be formed of a semiconductor material having a band gap higher than a band gap of the well layer.

상기 활성층(117) 아래에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)이 P형 반도체층이고, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. A second conductive semiconductor layer 119 is formed under the active layer 117. The second conductive semiconductor layer 119 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN doped with a second conductive dopant. The second conductive type semiconductor layer 119 may be a P type semiconductor layer and the second conductive type dopant may include Mg, Zn, Ca, Sr, and Ba as a P type dopant.

상기 제2도전형 반도체층(119)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.
The second conductive semiconductor layer 119 may include a superlattice structure, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure. The superlattice structure of the second conductive type semiconductor layer 119 may protect the active layer 117 by diffusing current contained in the voltage abnormally.

또한 상기 발광 구조물(120)의 도전형을 반대로 배치할 수 있으며, 예컨대 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 배치할 수 있다. 상기 제2도전형 반도체층(119) 위에는 상기 제2도전형과 반대의 극성을 갖는 제1도전형의 반도체층이 더 배치될 수도 있다. For example, the first conductivity type semiconductor layer 115 may be a p-type semiconductor layer, and the second conductivity type semiconductor layer 119 may be an n-type semiconductor layer. can do. A first conductive semiconductor layer having a polarity opposite to the second conductive type may be further disposed on the second conductive semiconductor layer 119.

상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 하층은 제2도전형 반도체층(119)으로 설명하기로 한다.
The light emitting device 100 may be defined as a light emitting structure 120 of the first conductivity type semiconductor layer 115, the active layer 117 and the second conductivity type semiconductor layer 119. The light emitting structure 120 ) May be implemented by any one of an NP junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. Herein, P is a P-type semiconductor layer, and N is an N-type semiconductor layer, and the - indicates a structure in which the P-type semiconductor layer and the N-type semiconductor layer are in direct contact or indirect contact. Hereinafter, for convenience of explanation, the lowermost layer of the light emitting structure 120 will be described as the second conductivity type semiconductor layer 119. [

상기 제2도전형 반도체층(119) 아래에는 반사 전극층(130)이 형성된다. 상기 반사 전극층(130)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다. A reflective electrode layer 130 is formed under the second conductive type semiconductor layer 119. The reflective electrode layer 130 includes at least one of an ohmic contact layer, a reflective layer, a diffusion prevention layer, and a protective layer.

상기 반사 전극층(130)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다.The reflective electrode layer 130 may have a structure of an ohmic contact layer / a reflective layer / a diffusion barrier layer / a protective layer, a reflective layer / a diffusion barrier layer / a protective layer or an ohmic contact layer / a reflective layer / , A reflection layer / a diffusion prevention layer, or a reflection layer.

여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다. Here, the ohmic contact layer is in contact with the second conductive semiconductor layer 119, and the contact area thereof may be 70% or more of the bottom area of the second conductive semiconductor layer 119. The ohmic contact layer may include at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide) ZnO, IrOx, RuOx, NiO, Ni, Cr, and their optional compounds or alloys, such as Al2O3, AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SnO, InO, INZnO, , Or at least one layer. The thickness of the ohmic contact layer may be 1 to 1,000 angstroms.

상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다. The reflective layer may be selected from a material having a reflectance of 70% or more below the ohmic contact layer, for example, a metal of Al, Ag, Ru, Pd, Rh, Pt, or Ir and at least two of the metals. The metal of the reflective layer may be in ohmic contact with the second conductive type semiconductor layer 119, and the ohmic contact layer may not be formed. The reflective layer may have a thickness of 1 to 10,000 ANGSTROM.

상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다. The diffusion preventing layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta and Ti and alloys of two or more thereof. The diffusion barrier prevents interdiffusion at the boundaries of the different layers. The thickness of the diffusion preventing layer may be 1 to 10,000 angstroms.

상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
The protective layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and alloys of two or more thereof. As shown in FIG.

다른 예로서, 상기 반사 전극층(130)은 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 금속성 또는 비 금속성 재질로 형성될 수 있다. 상기 비 금속성의 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다. As another example, the reflective electrode layer 130 may include a laminate structure of a transparent electrode layer / reflective layer, and the transparent electrode layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) IZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SnO, InO, INZnO , ZnO, IrOx, and RuOx. A reflective layer may be formed below the transparent electrode layer, and the reflective layer may be formed of a metallic or non-metallic material. Wherein the non-metallic reflective layer includes a structure in which a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked in two or more pairs, the first and second refractive indices being different from each other, Layer and the second layer may be formed of a material between 1.5 and 2.4, for example, a conductive or an insulating material, and this structure may be defined as a DBR (distributed bragg reflection) structure.

상기 제2도전형 반도체층(119) 및 상기 반사 전극층(130) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 상기 광 추출 구조는 요철 패턴, 또는 복수의 돌기들이 형성된 구조를 포함한다.
A light extracting structure such as a roughness may be formed on the surface of at least one of the second conductive type semiconductor layer 119 and the reflective electrode layer 130. Such a light extracting structure may change the critical angle of incident light, , The light extraction efficiency can be improved. The light extracting structure includes a concavo-convex pattern or a structure in which a plurality of projections are formed.

상기 제1절연층(121)은 상기 반사 전극층(130) 아래에 형성될 수 있다. 상기 제1절연층(121)은 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 일부 영역(A1)의 하면에 형성될 수 있다. 상기 제1절연층(121)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 반사 전극층(130), 제1전극(131) 및 제2전극(132)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.The first insulating layer 121 may be formed under the reflective electrode layer 130. The first insulating layer 121 is formed on the lower surface of the second conductive type semiconductor layer 119, the side surfaces of the second conductive type semiconductor layer 119 and the active layer 117, In the lower surface of the partial area A1. The first insulating layer 121 is formed in a region of the lower region of the light emitting structure 120 excluding the reflective electrode layer 130, the first electrode 131 and the second electrode 132, 120 are electrically protected.

상기 제1절연층(121)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기의 절연성 수지는 폴리이미드 재질을 포함한다. 상기 제1절연층(121)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 제1절연층(121)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1절연층(121)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.The first insulating layer 121 includes an insulating material or an insulating resin formed of at least one of oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn and Zr. The above-mentioned insulating resin includes a polyimide material. The first insulating layer 121 may be formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The first insulating layer 121 may be formed as a single layer or a multilayer, but is not limited thereto. The first insulating layer 121 is formed to prevent interlayer short circuiting of the light emitting structure 120 when the metal structure for flip bonding is formed below the light emitting structure 120.

상기 제1절연층(121)은 상기 반사 전극층(130) 하면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 반사 전극층(130)의 하면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 제1절연층(121)을 상기 반사 전극층(130)의 하면까지 연장하지 않을 수 있다.The first insulating layer 121 may be formed only on the surface of the light emitting structure 120 without being formed on the bottom surface of the reflective electrode layer 130. The first insulating layer 121 may not extend to the lower surface of the reflective electrode layer 130 by forming an insulating supporting member 151 on the lower surface of the reflective electrode layer 130.

상기 제1절연층(121)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 반사 전극층은 형성하지 않을 수 있다. The first insulating layer 121 may be formed of a DBR structure in which first and second layers having different refractive indexes are alternately arranged, and the first layer may be formed of SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 , and the second layer may be formed of any material other than the first layer. In this case, the reflective electrode layer may not be formed.

상기 제1절연층(121)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 제1절연층(121)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다.
The first insulating layer 121 may have a thickness of about 100 to 10,000 ANGSTROM. When the first insulating layer 121 has a multilayer structure, the first insulating layer 121 may have a thickness of 1 to 50,000 ANGSTROM or a thickness of about 100 ANGSTROM to 10,000 ANGSTROM. Here, the thickness of each layer in the first insulation layer 121 of the multi-layer structure can change the reflection efficiency according to the emission wavelength.

상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에는 제1전극(131)이 형성되며, 상기 제1전극(131)의 아래에는 제1접합 전극(133)이 배치되고, 상기 제1접합 전극(133)의 아래에는 제3접합 전극(135)이 배치된다. 상기 제1전극(131)은 패드로 사용될 수 있으며, 상기 제1접합 전극(133)과 상기 제3접합 전극(135)은 상기 제1전극(131)과 상기 제1연결 전극(141) 사이를 서로 접합시켜 주게 된다. 상기 제1접합 전극(133)과 상기 제3접합 전극(135) 중 적어도 하나는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.A first electrode 131 is formed under a partial region A1 of the first conductive type semiconductor layer 115. A first junction electrode 133 is disposed under the first electrode 131, A third junction electrode 135 is disposed below the first junction electrode 133. The first electrode 131 may be used as a pad and the first junction electrode 133 and the third junction electrode 135 may be disposed between the first electrode 131 and the first connection electrode 141 And they are bonded to each other. At least one of the first junction electrode 133 and the third junction electrode 135 may not be formed, but the present invention is not limited thereto.

상기 제1전극(131)은 상기 제1도전형 반도체층(115)에 접촉 예컨대, 오믹 접촉될 수 있으며, 상기 제1접합 전극(133) 및 제3접합 전극(135)와 전기적으로 연결된다. The first electrode 131 may be in ohmic contact with the first conductive semiconductor layer 115 and may be electrically connected to the first junction electrode 133 and the third junction electrode 135.

상기 제1접합 전극(133)의 일부(133A)는 상기 발광 구조물(120)의 아래에 배치된 상기 제1절연층(121)의 아래에 더 배치될 수 있으며, 상기 제2접합 전극(135)의 일부(135A)는 상기 발광 구조물(120)의 아래에서 상기 제1접합 전극(133)의 일부(135A) 아래에 더 형성될 수 있다. 발광 소자의 측 단면에서 볼 때, 상기 제1접합 전극(133) 및 상기 제3접합 전극(135)의 너비는 상기 제1전극(131)의 너비보다 크거나 동일할 수 있다. 또한 상기 제1접합 전극(133)과 상기 제3접합 전극(135)의 너비는 서로 동일하거나 다를 수 있다.A portion 133A of the first junction electrode 133 may be further disposed under the first insulation layer 121 disposed below the light emitting structure 120, A portion 135A of the first junction electrode 133 may be further formed below the portion 135A of the first junction electrode 133 under the light emitting structure 120. [ The width of the first junction electrode 133 and the third junction electrode 135 may be greater than or equal to the width of the first electrode 131 as viewed from the side surface of the light emitting device. The widths of the first junction electrode 133 and the third junction electrode 135 may be the same or different from each other.

상기 제1전극(131)는 상기 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 상기 제1도전형 반도체층(115)의 일부 영역(A1) 보다 작은 면적으로 접촉될 수 있다.
The first electrode 131 is spaced apart from the side surfaces of the active layer 117 and the second conductivity type semiconductor layer 119 and has a smaller area than a partial area A1 of the first conductivity type semiconductor layer 115 .

상기 반사 전극층(130)의 일부 아래에는 제2전극(132)이 형성될 수 있다. 상기 제2전극(132)의 아래에는 제2접합 전극(134)이 배치되고, 상기 제2접합 전극(134)의 아래에는 제4접합 전극(136)이 배치된다. 상기 제2전극(132)은 패드로 사용될 수 있으며, 상기 제2접합 전극(134)과 상기 제4접합 전극(136)은 상기 제2전극(132)과 상기 제2연결 전극(143) 사이를 서로 접합시켜 주게 된다. 상기 제2접합 전극(134)과 상기 제4접합 전극(136) 중 적어도 하나는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.A second electrode 132 may be formed under a part of the reflective electrode layer 130. A second bonding electrode 134 is disposed under the second electrode 132 and a fourth bonding electrode 136 is disposed under the second bonding electrode 134. The second electrode 132 may be used as a pad and the second junction electrode 134 and the fourth junction electrode 136 may be disposed between the second electrode 132 and the second connection electrode 143 And they are bonded to each other. At least one of the second junction electrode 134 and the fourth junction electrode 136 may not be formed, but the present invention is not limited thereto.

상기 제2전극(132)은 상기 반사 전극층(132)의 아래에 접촉될 수 있으며, 상기 제2접합 전극(134) 및 제4접합 전극(136)과 전기적으로 연결된다. 발광 소자의 측 단면에서 볼 때, 상기 제2접합 전극(134) 및 상기 제4접합 전극(136)의 너비는 상기 제2전극(132)의 너비보다 작거나 동일할 수 있다. 또한 상기 제2접합 전극(134)과 상기 제4접합 전극(136)의 너비는 서로 동일하거나 다를 수 있다.The second electrode 132 may be under the reflective electrode layer 132 and may be electrically connected to the second junction electrode 134 and the fourth junction electrode 136. The width of the second junction electrode 134 and the fourth junction electrode 136 may be smaller than or equal to the width of the second electrode 132 when viewed from the side surface of the light emitting device. The widths of the second junction electrode 134 and the fourth junction electrode 136 may be equal to or different from each other.

상기 제2전극(132)은 상기 반사 전극층(130)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 반사 전극층(130)에는 구멍이 형성되어, 상기 제2전극(132)의 일부가 배치될 수 있다. 상기 제2전극(132)은 전극 패드를 포함한다.
The second electrode 132 may be physically and / or electrically contacted with the second conductive type semiconductor layer 119 through the reflective electrode layer 130. A hole may be formed in the reflective electrode layer 130, and a part of the second electrode 132 may be disposed. The second electrode 132 includes an electrode pad.

상기 제1전극 구조(131,133,135)와 상기 제2전극 구조(132,134,136)의 적층 구조는 동일한 적층 구조이거나, 서로 다른 적층 구조를 포함한다.The stacked structure of the first electrode structure 131, 133 or 135 and the second electrode structure 132, 134 or 136 may have the same stack structure or different stack structure.

상기 제1전극(131) 및 상기 제2전극(132) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(131) 및 상기 제2전극(132)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조물(120) 내에 비아 구조를 통해 제1도전형 반도체층(115)를 노출시킨 후, 상기 제1전극(131)을 비아 구조로 연결할 수 있으며, 이에 대해 한정하지는 않는다. At least one of the first electrode 131 and the second electrode 132 may have a current diffusion pattern such as an arm or a finger structure branched from the electrode pad. The first electrode 131 and the second electrode 132 may have one or more electrode pads, but the present invention is not limited thereto. After the first conductive semiconductor layer 115 is exposed through the via structure in the light emitting structure 120, the first electrode 131 may be connected in a via structure. However, the present invention is not limited thereto.

상기 제3접합 전극(135)의 아래에는 제2절연층(123)이 배치되며, 상기 제2절연층(123)의 일부는 상기 제1절연층(121)에 접촉될 수 있다. 상기 제2절연층(123)의 일부는 상기 제1 및 제3접합 전극(133,135)에 형성된 오픈 영역(P2)에 삽입되어, 상기 제2연결 전극(143)의 둘레에 배치될 수 있다. 이에 따라 상기 제2절연층(123)은 상기 제2연결 전극(143)과 상기 제1 및 제3접합 전극(133,135) 사이를 이격시켜 주게 된다.A second insulating layer 123 may be disposed below the third junction electrode 135 and a portion of the second insulating layer 123 may be in contact with the first insulating layer 121. A part of the second insulating layer 123 may be inserted into the open region P2 formed in the first and third junction electrodes 133 and 135 and disposed around the second connection electrode 143. [ Accordingly, the second insulating layer 123 separates the second connecting electrode 143 from the first and third bonding electrodes 133 and 135.

상기 제2절연층(123)은 상기 제1절연층(121)과 동일한 재질이거나, 다른 재질일 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2절연층(123)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기의 절연성 수지는 폴리이미드 재질을 포함한다. 상기 제2절연층(123)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 제1절연층(121)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The second insulating layer 123 may be made of the same material as that of the first insulating layer 121 or may be made of another material, but the present invention is not limited thereto. The second insulating layer 123 includes an insulating material or an insulating resin formed of at least one of oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn, and Zr. The above-mentioned insulating resin includes a polyimide material. The second insulating layer 123 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The first insulating layer 121 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제2절연층(123)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 반사 전극층은 형성하지 않을 수 있다. 상기 제2절연층(123)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. The second insulating layer 123 may have a structure in which first and second layers having different refractive indexes are alternately arranged, and the first layer may be formed of SiO 2 , Si 3 N 4 , Al 2 O 3 And TiO 2 , and the second layer may be formed of any material other than the first layer. In this case, the reflective electrode layer may not be formed. The second insulating layer 123 may be formed to a thickness of 100 to 10,000 ANGSTROM. When the multilayer structure is formed, each layer may have a thickness of 1 to 50,000 ANGSTROM or 100 to 10,000 ANGSTROM per layer.

상기 제1절연층(121) 및 제2절연층(123)은 금속 산화물과 같은 절연 물질로 형성되거나, 폴리이미드(polyimide)와 같은 재질로 형성되거나, 또는 상기의 절연 물질과 폴리이미드를 갖는 재질로 형성될 수 있다.
The first insulating layer 121 and the second insulating layer 123 may be formed of an insulating material such as metal oxide or a material such as polyimide or a material having the insulating material and polyimide As shown in FIG.

상기 제1전극 구조(131,133,135)의 아래 예컨대, 상기 제3접합 전극(135)의 아래에는 적어도 하나의 제1연결 전극(141)이 배치된다. 상기 제2전극 구조(132,134,136)의 아래 예컨대, 상기 제4접합 전극(136)의 아래에는 적어도 하나의 제2연결 전극(143)이 배치된다. At least one first connection electrode 141 is disposed below the first electrode structure 131, 133, and 135, for example, below the third junction electrode 135. At least one second connection electrode 143 is disposed under the second electrode structure 132, 134, and 136, for example, below the fourth junction electrode 136.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 측 단면이 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.The first connection electrode 141 and the second connection electrode 143 provide a lead function and a heat dissipation path for supplying power. The first connection electrode 141 and the second connection electrode 143 may have a columnar cross-section and may have a shape such as a sphere, a circular column, or a polygonal column or a random shape. Here, the polygonal column may be conformal or non-conformal, but is not limited thereto. The top surface or bottom surface of the first connection electrode 141 and the second connection electrode 143 may include a circular shape or a polygonal shape, but the shape is not limited thereto. The lower surfaces of the first connection electrode 141 and the second connection electrode 143 may have different areas than the upper surface. For example, the lower surface area may be larger or smaller than the upper surface area.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143) 중 적어도 하나는 상기 발광 구조물(120)의 하면 너비보다는 작게 형성될 수 있고, 상기 각 전극(131,132)의 하면 너비 또는 직경 보다는 크게 형성될 수 있다. At least one of the first connection electrode 141 and the second connection electrode 143 may be formed to be smaller than the bottom width of the light emitting structure 120 and larger than the bottom width or diameter of the electrodes 131 and 132 .

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 여기서, 상기 제1연결 전극(141)의 두께는 상기 제2연결 전극(143)의 두께보다 더 두껍게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 동일한 평면 (즉, 수평 면) 상에 배치될 수 있다. 여기서, 상기 제1 및 제2연결 전극(141,143)의 두께 방향은 상기 발광 구조물(120)의 각 층의 두께 방향일 수 있다.
The first connection electrode 141 and the second connection electrode 143 may have a diameter or a width of 1 to 100,000 m and a height of 1 to 100,000 m. The thickness of the first connection electrode 141 may be greater than the thickness of the second connection electrode 143. The thickness of the first connection electrode 141 and the second connection electrode 143 may be greater than the thickness of the second connection electrode 143, May be disposed on the same plane (i.e., the horizontal plane). Here, the thickness direction of the first and second connection electrodes 141 and 143 may be the thickness direction of each layer of the light emitting structure 120.

상기 제1연결 전극(141) 및 제2연결 전극(143)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있으며, 예컨대 상기 단일층 층의 두께는 상기 제2전극(143)의 두께보다 더 두꺼운 높이로 형성될 수 있다. The first connection electrode 141 and the second connection electrode 143 may be formed as a single layer using any one metal or alloy, and the width and height of the single layer may be 1 to 100,000 m For example, the thickness of the single layer layer may be greater than the thickness of the second electrode 143.

상기 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(141) 및 제2연결 전극(143)은 상기 제1전극(131) 및 제2전극(132)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다. 이때 도금두께는 1~100,000Å이 적용 가능하다.The first connection electrode 141 and the second connection electrode 143 may be formed of Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Or a selective alloy of metal. The first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, or an alloy thereof selectively for improving adhesion to the first electrode 131 and the second electrode 132. [ Or the like. At this time, the plating thickness is 1 to 100,000 Å.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.
A plating layer may further be formed on the surfaces of the first connection electrode 141 and the second connection electrode 143. The plating layer may be formed of Tin or an alloy thereof, Ni or an alloy thereof, or a Tin-Ag-Cu alloy. And the thickness thereof may be formed to 0.5 탆 to 10 탆. Such a plating layer can improve bonding with other bonding layers.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(131)와 상기 제2전극(132)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프로 사용될 수 있으며, 이에 대해 한정하지는 않는다. The first connection electrode 141 and the second connection electrode 143 may be made of any one of Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, W, and their alloys. The first connection electrode 141 and the second connection electrode 143 may be formed of a metal such as In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 131 and the second electrode 132. [ And the thickness of the plating layer may be 1 to 100,000 angstroms. The first connection electrode 141 and the second connection electrode 143 may be used as a solder ball or a metal bump, but the invention is not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(131)와 상기 제2전극(132)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프와 같은 단일 금속으로 사용될 수 있으며, 이에 대해 한정하지는 않는다.The first connection electrode 141 and the second connection electrode 143 may be made of any one of Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, W, and their alloys. The first connection electrode 141 and the second connection electrode 143 may be formed of a metal such as In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 131 and the second electrode 132. [ And the thickness of the plating layer may be 1 to 100,000 angstroms. The first connection electrode 141 and the second connection electrode 143 may be used as a single metal such as a solder ball or a metal bump, but the invention is not limited thereto.

상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)는 상기 제1절연층(121)과 다른 물질로 형성될 수 있다.The support member 151 is used as a support layer for supporting the light emitting device 100. The supporting member 151 is formed of an insulating material, and the insulating material is formed of a resin layer such as silicon or epoxy. As another example, the insulating material may include a paste or an insulating ink. The insulating material is selected from the group consisting of polyacrylate resin, epoxy resin, phenolic resin, polyamide resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenylene oxide resin (PPO), polyphenylenesulfide resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), and Polypropylene-imine, Dendrimers (PPI), and PAMAM-internal structures and PAMAM-OS (organosilicon) with organic-silicone outer surfaces alone or combinations thereof . The support member 151 may be formed of a material different from that of the first insulating layer 121.

상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. At least one of compounds such as oxides, nitrides, fluorides and sulfides having at least one of Al, Cr, Si, Ti, Zn and Zr may be added to the support member 151. Here, the compound added to the support member 151 may be a heat spreader, and the heat spreader may be used as powder particles, pellets, fillers, and additives having a predetermined size. For convenience of explanation, The diffusion agent will be described. Here, the heat spreader may be an insulating material or a conductive material. The size of the heat spreader may be 1 ANGSTROM to 100,000 ANGSTROM and may be 1,000 ANGSTROM to 50,000 ANGSTROM for thermal diffusion efficiency. The particle shape of the heat spreader may include a spherical shape or an irregular shape, but is not limited thereto.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. The heat spreader may include a ceramic material. The ceramic material may include a low temperature co-fired ceramic (LTCC), a high temperature co-fired ceramic (HTCC), an alumina, Quartz, calcium zirconate, forsterite, SiC, graphite, fused silica, mullite, cordierite, zirconia, beryllia, ), And aluminum nitride. The ceramic material may be formed of a metal nitride having thermal conductivity higher than that of nitride or oxide among the insulating materials such as nitride or oxide, and the metal nitride may include a material having a thermal conductivity of, for example, 140 W / mK or more. The ceramic material may be, for example, SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC- CeO 2, AlN, and the like. The thermally conductive material may comprise a component of C (diamond, CNT).

상기 지지 부재(151)는 세라믹 기반 지지층으로 형성되거나, 폴리이미드 재질로 형성되거나, 세라믹 기판 지지층의 아래에 폴리 이미드 재질을 더 형성하여 배치될 수 있다. 상기 폴리이미드는 고내열 재질로서, 발광 구조물(120)로부터 발생된 열과 본딩 과정에 전달되는 열에 대해 안정적이다. 상기 폴리이미드는 필름 형태로 제공될 수 있으며, 이에 대해 한정하지는 않는다.The support member 151 may be formed of a ceramic-based support layer, a polyimide material, or a polyimide material under the ceramic substrate support layer. The polyimide is a highly heat resistant material and is stable to heat generated from the light emitting structure 120 and heat transmitted to the bonding process. The polyimide may be provided in the form of a film, but is not limited thereto.

상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다.
The support member 151 may be formed as a single layer or a multilayer, but is not limited thereto. By including the powder of the ceramic material in the support member 151, the strength of the support member 151 can be improved and the thermal conductivity can also be improved.

상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판 상에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.The heat diffusion agent contained in the support member 151 may be added at a content ratio of about 1 to 99 wt /% and may be added at a content ratio of 50 to 99 wt% for efficient thermal diffusion. By adding the heat spreader to the support member 151, the heat conductivity inside can be further improved. The support member 151 has a coefficient of thermal expansion of 4-11 [x 10 6 / ° C], and the coefficient of thermal expansion of the support member 151 has the same or similar thermal expansion coefficient as that of the substrate 111, for example, It is possible to prevent the wafer from being warped or from being defective due to the difference in thermal expansion from the light emitting structure 120 formed on the light emitting structure 120, thereby preventing the reliability of the light emitting device from being deteriorated.

여기서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면과 실질적으로 동일한 면적으로 형성될 수 있다. 상기 지지 부재(151)의 하면 면적은 상기 제1도전형 반도체층(115)의 상면 면적과 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 하면 너비는 상기 기판(111)의 상면과 상기 제1도전형 반도체층(115)의 상면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)과 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다.Here, the lower surface area of the support member 151 may be substantially the same as the upper surface of the substrate 111. The bottom surface of the support member 151 may have the same area as the top surface of the first conductive semiconductor layer 115. The lower surface of the support member 151 may have a width equal to the width of the upper surface of the substrate 111 and the upper surface of the first conductive semiconductor layer 115. This is because the support member 151 and the side surfaces of the substrate 111 and the first conductivity type semiconductor layer 115 can be disposed on the same plane by forming the support member 151 and then separating the support member 151 into individual chips .

실시 예는 복수의 절연층(121,123)을 이용하여 서로 다른 극성으로 연결된 전극 구조들을 전기적으로 분리시켜 줄 수 있고, 또한 제1 및 제2절연층(121,123) 중 적어도 하나는 금속 산화물이거나, 폴리 이미드 재질와 같은 절연 재질 형성하거나, 지지부재(151)를 세라믹 기판 지지층 또는 폴리이미드 재질로 형성될 수 있다.
The embodiment may electrically isolate electrode structures connected with different polarities using a plurality of insulating layers 121 and 123, and at least one of the first and second insulating layers 121 and 123 may be a metal oxide, Or the support member 151 may be formed of a ceramic substrate support layer or a polyimide material.

도 1 및 도 2를 참조하면, 상기 지지 부재(151)의 제1변(D1)의 길이는 상기 기판(111)의 제1변의 길이와 실질적으로 동일하고, 제2변(D2)의 길이는 상기 기판(111)의 제2변의 길이와 실질적으로 동일하게 형성될 수 있다. 또한 제1연결 전극(141)과 제2연결 전극(143) 사이의 간격(D5)는 각 전극 패드 사이의 간격으로서, 발광 소자의 한 변의 길이의 1/3 이상 이격될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141)은 측면으로부터 소정 거리(D4)로 이격되거나, 이격되지 않을 수 있다. 또한 하면에서 볼 때, 상기 제1 및 제2연결 전극(141,143) 중 적어도 하나는 복수로 노출될 수 있으며, 이에 대해 한정하지는 않는다.1 and 2, the length of the first side D1 of the support member 151 is substantially the same as the length of the first side of the substrate 111, and the length of the second side D2 is May be formed to be substantially the same as the length of the second side of the substrate 111. The distance D5 between the first connection electrode 141 and the second connection electrode 143 may be an interval between the electrode pads and may be at least one third of the length of one side of the light emitting device, I do not. The first connection electrode 141 may be spaced apart from the side surface by a predetermined distance D4 or may not be spaced apart. Also, at least one of the first and second connection electrodes 141 and 143 may be exposed in a bottom view, but the present invention is not limited thereto.

상기 지지 부재(151)의 하면은 실질적으로 평탄한 면으로 형성되거나, 불규칙한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The lower surface of the support member 151 may be formed as a substantially flat surface or an irregular surface, but the present invention is not limited thereto.

상기 지지 부재(151)의 두께는 1㎛~100,000㎛ 범위에서 형성될 수 있으며, 다른 예로서 50㎛~1,000㎛ 범위로 형성될 수 있다.The thickness of the support member 151 may be in the range of 1 탆 to 100,000 탆, and may be in the range of 50 탆 to 1,000 탆.

상기 지지 부재(151)의 하면은 상기 제1전극(131) 및 상기 제2전극(132)의 하면보다 더 낮게 형성되고, 상기 제1연결 전극(141)의 하면, 상기 제2연결 전극(143)의 하면과 동일한 평면(즉, 수평 면) 상에 배치될 수 있다.The lower surface of the support member 151 is formed to be lower than the lower surfaces of the first electrode 131 and the second electrode 132. The lower surface of the first connection electrode 141 and the lower surface of the second connection electrode 143 (I.e., the horizontal surface) of the lower surface of the substrate (e.g.

상기 지지 부재(151)는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 둘레 면에 접촉된다. 이에 따라 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)로부터 전도된 열은 상기 지지 부재(151)를 통해 확산되고 방열될 수 있다. 이때 상기 지지 부재(151)는 내부의 열 확산제에 의해 열 전도율이 개선되고, 전 표면을 통해 방열을 수행하게 된다. 따라서, 상기 발광 소자(100)는 열에 의한 신뢰성을 개선시켜 줄 수 있다.The support member 151 is in contact with the circumferential surfaces of the first connection electrode 141 and the second connection electrode 143. Accordingly, the heat conducted from the first connection electrode 141 and the second connection electrode 143 can be diffused through the support member 151 and dissipated. At this time, the thermal conductivity of the support member 151 is improved by the internal heat spreader, and the heat dissipation is performed through the entire surface. Therefore, the light emitting device 100 can improve reliability by heat.

또한 상기 지지 부재(151)의 측면은 상기 발광 구조물(120) 및 상기 기판(111)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다. The side surface of the support member 151 may be disposed on the same plane (that is, the vertical surface) of the light emitting structure 120 and the side surface of the substrate 111.

상기의 발광 소자(100)는 플립 방식으로 탑재되며, 기판(111)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 광 추출 효율 및 방열 효율은 개선될 수 있다.
Most of the light is emitted in the direction of the top surface of the substrate 111 and a part of the light is transmitted through the side surface of the substrate 111 and the side surface of the light emitting structure 120 The light extraction efficiency and the heat radiation efficiency can be improved.

도 3 내지 도 5는 도 1의 전극 구조를 상세하게 나타낸 도면이다.FIGS. 3 to 5 are views showing the electrode structure of FIG. 1 in detail.

도 3은 제1 및 제2전극(131,132)을 나타낸 도면이며, 도 4는 제1 및 제2접합 전극(133,134)을 나타낸 도면이며, 도 5는 제3 및 제4접합 전극(135,136)을 나타낸 도면이다.FIG. 3 is a view showing the first and second electrodes 131 and 132, FIG. 4 is a view showing the first and second bonding electrodes 133 and 134, and FIG. 5 is a view showing the third and fourth bonding electrodes 135 and 136 FIG.

도 3을 참조하면, 상기 제1 및 제2전극(131,132)은 접착층(31), 상기 접착층(31) 아래에 반사층(32), 상기 반사층(32) 아래에 확산 방지층(33), 상기 확산 방지층(33) 아래에 본딩층(34)을 포함한다. 상기 접착층(31)은 도 1의 상기 반사 전극층(130)이나 제1도전형 반도체층(115)의 아래에 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층(32)은 상기 접착층(31) 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층(33)은 상기 반사층(32) 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층(34)은 Al, Au, Cu, Hf, Pd, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 제2전극(132)은 상기 반사층(32)을 포함하지 않을 수 있다. 제1 및 제2전극(131,132)은 서로 동일한 적층 구조 또는 서로 다른 적층 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.3, the first and second electrodes 131 and 132 include an adhesive layer 31, a reflective layer 32 under the adhesive layer 31, a diffusion prevention layer 33 under the reflective layer 32, 0.0 > 34 < / RTI > The adhesive layer 31 is in contact with the reflective electrode layer 130 or the first conductive type semiconductor layer 115 in FIG. 1 and is formed of Cr, Ti, Co, Ni, V, Hf, And its thickness may be formed to 1 to 1,000 angstroms. The reflective layer 32 is formed under the adhesive layer 31 and may be formed of Ag, Al, Ru, Rh, Pt, Pd, or an alloy thereof. . The diffusion preventing layer 33 is formed under the reflective layer 32 and may be formed of Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti, The thickness includes 1 to 10,000 angstroms. The bonding layer 34 may be formed of Al, Au, Cu, Hf, Pd, Ru, Rh, Pt, or an alloy thereof. The second electrode 132 may not include the reflective layer 32. The first and second electrodes 131 and 132 may have the same or different lamination structure, but the present invention is not limited thereto.

상기 제1전극(131)과 상기 제2전극(133)의 구조는 동일하거나, 상이할 수 있다. 상기 제1전극(131) 및 제2전극(133)은 접착층(31)/반사층(32)/확산 방지층(33)/본딩층(34)의 구조 또는 접착층(31)/확산방지층(33)/본딩층(34)의 구조로 형성될 수 있다.
The structures of the first electrode 131 and the second electrode 133 may be the same or different. The first electrode 131 and the second electrode 133 are formed on the structure of the adhesive layer 31 / the reflection layer 32 / the diffusion preventing layer 33 / the bonding layer 34 or the adhesive layer 31 / the diffusion preventing layer 33 / The bonding layer 34 may be formed.

도 4를 참조하면, 상기 제1 및 제2접합 전극(133,134)은 적어도 3개의 금속층으로 형성될 수 있다. 상기 제1 및 제2접합전극(133,134)은 접착층(35), 상기 접착층(35) 아래에 지지층(36), 상기 지지층(36) 아래에 보호층(37)을 포함한다. 상기 접착층(35)은 상기의 제1 및 제2전극과 접착되며, Cr, Ti, Co, Cu, Ni, V, Hf 및 이들 중 2이상의 합금 중에서 형성될 수 있으며, 그 두께는 1~1,000Å로 형성된다. 상기 지지층(36)은 상기 접착층(35)의 두께보다 두껍게 형성된 층으로서, Ag, Al, Au, Co, Cu, Hf, Mo, Ni, Ru, Rh, Pt, Pd 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있으며, 그 두께는 1~500,000Å의 범위이고, 다른 예로서 1,000~10,000Å의 두께로 형성될 수 있다. 상기 보호층(37)은 상기 반도체층에 미치는 영향을 보호하기 위한 층으로서, Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있으며, 그 두께는 1~50,000Å로 형성될 수 있다. Referring to FIG. 4, the first and second junction electrodes 133 and 134 may be formed of at least three metal layers. The first and second junction electrodes 133 and 134 include an adhesive layer 35, a support layer 36 under the adhesive layer 35 and a protective layer 37 under the support layer 36. The adhesive layer 35 may be formed of Cr, Ti, Co, Cu, Ni, V, Hf and two or more alloys thereof. The thickness of the adhesive layer 35 may be 1 to 1,000 Å . The supporting layer 36 may be formed of a material selected from the group consisting of Ag, Al, Au, Co, Cu, Hf, Mo, Ni, Ru, Rh, Pt, Pd, And the thickness thereof is in the range of 1 to 500,000 angstroms, and as another example, it may be formed in the thickness of 1,000 to 10,000 angstroms. The protective layer 37 is a layer for protecting the influence on the semiconductor layer and may be formed of one of Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, 2 or more alloys, and the thickness thereof may be 1 to 50,000 angstroms.

다른 예로서, 상기 접착층(35)과 지지층(36)의 적층 주기는 반복적으로 적층될 수 있으며, 그 적층 주기는 1주기 이상으로 형성될 수 있다.As another example, the lamination period of the adhesive layer 35 and the supporting layer 36 may be repeatedly laminated, and the lamination period may be formed in one cycle or longer.

도 5를 참조하면, 상기 제3 및 제4접합 전극(135,136)은 적어도 3개의 금속층으로 형성될 수 있으며, 접착층(38), 상기 접착층(38) 아래에 확산 방지층(39), 상기 확산 방지층(39) 아래에 본딩층(40)을 포함한다. 상기 접착층(38)은 상기 제1접합전극(30B)과 접착된 층으로서, Cr, Ti, Co, Ni, V, Hf 및 이들 중 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~1,000Å로 형성될 수 있다. 상기 확산 방지층(39)은 층간 확산을 방지하기 위한 층으로서, Ni, Mo, Hf, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 본딩층(40)은 연결 전극과의 본딩을 위한 층으로서, Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 접착층(38)과 확산 방지층(39)의 적층 주기는 반복적으로 적층될 수 있으며, 그 적층 주기는 1주기 이상으로 형성될 수 있다.
Referring to FIG. 5, the third and fourth junction electrodes 135 and 136 may be formed of at least three metal layers, and may include an adhesive layer 38, a diffusion prevention layer 39 under the adhesive layer 38, 39). ≪ / RTI > The adhesive layer 38 may be selected from the group consisting of Cr, Ti, Co, Ni, V, Hf and two or more of these alloys. The thickness of the adhesive layer 38 may be 1 to 1,000 Å As shown in FIG. The diffusion preventive layer 39 may be selected from among Ni, Mo, Hf, W, Ru, Pt, Pd, La, Ta, Ti and two or more alloys thereof, 1 to 10,000 ANGSTROM. The bonding layer 40 is a layer for bonding with the connection electrode and may be a layer of Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti, And the thickness may be set to 1 to 10,000 angstroms. The stacking period of the adhesive layer 38 and the diffusion preventing layer 39 may be repeatedly stacked, and the stacking period may be one or more cycles.

도 6 내지 도 11는 제1실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다. 이하의 제조 과정은 설명의 용이성을 위해 개별 소자로 도시되었으나, 웨이퍼 레벨에서 제조되며, 개별 소자는 후술하는 처리 공정을 통해 제조되는 것으로 설명될 수 있다. 또한 개별 소자의 후술하는 제조 공정으로 한정하는 것이 아니며, 각 공정의 특정 공정에 추가적인 공정 또는 더 적은 공정으로 제조될 수 있다. 6 to 11 are views showing a manufacturing process of the light emitting device according to the first embodiment. Although the following manufacturing processes are shown as individual elements for ease of explanation, they are manufactured at the wafer level, and individual elements can be described as being manufactured through a processing process described below. Further, the present invention is not limited to the production process of the individual elements described below, and can be manufactured in an additional process or a fewer process in a specific process of each process.

도 6을 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.Referring to FIG. 6, the substrate 111 may be loaded into a growth apparatus, and a compound semiconductor of Group 2 to Group 6 elements may be formed thereon in the form of a layer or a pattern. The substrate 111 is used as a growth substrate.

여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 상면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이러한 요철 패턴은 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.The substrate 111 may be a transparent substrate, an insulating substrate, or a conductive substrate. The substrate 111 may be a sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , GaAs, and the like. On the upper surface of the substrate 111, a light extracting structure such as an irregular pattern may be formed. The irregular pattern may change the critical angle of light to improve the light extraction efficiency.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, MOCVD vapor deposition, and the like, and the present invention is not limited thereto.

상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층으로 형성될 수 있다. 상기 제1반도체층(113)은 언도프드 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다. The first semiconductor layer 113 may be formed on the substrate 111 and the first semiconductor layer 113 may be formed using a compound semiconductor of Group III-V elements. The first semiconductor layer 113 may be a buffer layer that reduces a difference in lattice constant between the first semiconductor layer 113 and the substrate 111. The first semiconductor layer 113 may be formed of an undoped semiconductor layer, and the undoped semiconductor layer may be formed of a GaN-based semiconductor that is not intentionally doped.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.The light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 may include a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer 119 in this order.

상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(115)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The first conductive semiconductor layer 115 may be formed of a Group III-V element compound semiconductor doped with a first conductive dopant such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. When the first conductive type is an N type semiconductor, the first conductive type dopant includes N type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 115 may be formed as a single layer or a multilayer, but the present invention is not limited thereto. The first conductive semiconductor layer 115 may further include a superlattice structure having different materials, but the present invention is not limited thereto.

상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(117)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. An active layer 117 is formed on the first conductive semiconductor layer 115 and the active layer 117 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum wire structure, and a quantum dot structure. . The active layer 117 is made of a compound semiconductor material of Group 3-V group elements, and is made of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + For example, the period of the InGaN well layer / the GaN barrier layer, the period of the InGaN well layer / AlGaN barrier layer, the period of the InGaN well layer / the InGaN barrier layer, and the like And is not limited thereto.

상기 활성층(117)의 위 또는/및 아래에는 클래드층이 형성될 수 있으며, 상기 클래드층은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(117)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A cladding layer may be formed on and / or below the active layer 117, and the cladding layer may be formed of an AlGaN-based semiconductor. Here, the barrier layer of the active layer 117 may be formed to have a bandgap higher than that of the well layer, and the clad layer may be formed to have a bandgap higher than that of the barrier layer.

상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(119)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The second conductivity type semiconductor layer 119 is formed on the active layer 117 and the second conductivity type semiconductor layer 119 is formed of a compound semiconductor of a group III-V element doped with a second conductivity type dopant, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. When the second conductivity type is a P-type semiconductor, the second conductivity type dopant includes a P-type dopant such as Mg, Zn, or the like. The second conductive semiconductor layer 119 may be formed as a single layer or a multilayer, but is not limited thereto. The second conductive semiconductor layer 119 may further include a superlattice structure having different materials, but the present invention is not limited thereto.

상기 제1도전형 반도체층(115), 상기 활성층(117) 및 상기 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다.
The first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 may be defined as a light emitting structure 120. A third conductivity type semiconductor layer, for example, an N-type semiconductor layer having a polarity opposite to that of the second conductivity type may be formed on the second conductivity type semiconductor layer 119. Accordingly, the light emitting structure 120 may include at least one of an NP junction, a PN junction, an NPN junction, and a PNP junction structure.

도 7을 참조하면, 발광 구조물(120)의 일부 영역(A1)에 대해 에칭을 수행하게 된다. 상기 발광 구조물(120)의 일부 영역(A1)은 상기 제1도전형 반도체층(115)이 노출될 수 있으며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다. 상기 발광 구조물(120)의 일부 영역(A1)은 상기 발광 구조물(120)의 에지 영역을 따라 형성되거나, 한 측면 또는 모서리 영역에 형성될 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 7, etching is performed on a partial area A1 of the light emitting structure 120. FIG. The first conductivity type semiconductor layer 115 may be exposed in a part of the region A1 of the light emitting structure 120 and the exposed portion of the first conductivity type semiconductor layer 115 may be exposed on the upper surface of the active layer 117 May be formed at a lower height. A part of the region A1 of the light emitting structure 120 may be formed along the edge region of the light emitting structure 120 or may be formed on one side or edge region. However, the present invention is not limited thereto.

상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역(A1)에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The etching process is performed by masking the upper surface region of the light emitting structure 120 with a mask pattern and then performing a dry etching process on a partial region A1 of the light emitting structure 120. The dry etching includes at least one of ICP (Inductively Coupled Plasma) equipment, RIE (Reactive Ion Etching) equipment, CCP (Capacitive Coupled Plasma) equipment, and ECR (Electron Cyclotron Resonance) equipment. As another etching method, wet etching may be further included, but the present invention is not limited thereto.

여기서, 상기 발광 구조물(120)의 일부 영역(A1)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다. Here, a part of the area A1 of the light emitting structure 120 may be an arbitrary area as an etching area, and the number of the areas A1 may be one or more.

상기 발광 구조물(120) 위에 반사 전극층(130)을 형성하게 된다. 상기 반사 전극층(130)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 반사 전극층(130)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 반사 전극층(130)은 상기 반사 전극층(130)을 형성하지 않을 영역에 대해 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다. 상기 반사 전극층(130)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.A reflective electrode layer 130 is formed on the light emitting structure 120. The reflective electrode layer 130 may have a smaller area than the top surface of the second conductive semiconductor layer 119 and may prevent a short circuit due to the manufacturing process of the reflective electrode layer 130. Here, the reflective electrode layer 130 may be masked with a mask not to form the reflective electrode layer 130, and then may be deposited using a sputtering apparatus or a vapor deposition apparatus. The reflective electrode layer 130 may include a metal material having a reflectivity of at least 70% or at least 90%.

상기 반사 전극층(130)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층으로 형성될 수 있다. 상기 각 층의 물질 및 두께는 도 1의 설명을 참조하기로 한다. 여기서, 상기 도 에칭 공정과 반사 전극층의 공정의 순서를 변경될 수 있으며, 이에 대해 한정하지는 않는다.The reflective electrode layer 130 may have a structure of an ohmic contact layer / a reflective layer / a diffusion barrier layer / a protective layer, a reflective layer / a diffusion barrier layer / a protective layer or an ohmic contact layer / a reflective layer / , And a reflective layer. The material and thickness of each layer will be described with reference to FIG. Here, the order of the etching process and the process of the reflection electrode layer may be changed, but the invention is not limited thereto.

상기 반사 전극층(130) 위에는 제2전극(132)이 형성되며, 상기 제1도전형 반도체층(115) 위에는 제1전극(131)이 형성된다. 상기 제1전극(131)과 제2전극(132)은 동일한 공정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A second electrode 132 is formed on the reflective electrode layer 130 and a first electrode 131 is formed on the first conductive semiconductor layer 115. The first electrode 131 and the second electrode 132 may be formed by the same process, but the present invention is not limited thereto.

상기 제1전극(131) 및 제2전극(132)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(131) 및 제2전극(132)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1전극(131) 및 제2전극(132)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1전극(131)와 상기 제2전극(132)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first electrode 131 and the second electrode 132 may be formed by sputtering and / or vapor deposition equipment after masking regions other than the electrode formation region with a mask, but the present invention is not limited thereto. The first electrode 131 and the second electrode 132 may be formed of one selected from the group consisting of Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, And their optional alloys. The first electrode 131 and the second electrode 132 may be formed in multiple layers, and may include at least two layers of an adhesive layer / a reflective layer / a diffusion prevention layer / a bonding layer using the above materials. The first electrode 131 and the second electrode 132 may be formed in the same process and have the same lamination structure, but the present invention is not limited thereto.

상기 제2전극(132)은 상기 반사 전극층(130)과 상기 제2도전형 반도체층(119)에 물리적으로 접촉될 수 있다.
The second electrode 132 may be in physical contact with the reflective electrode layer 130 and the second conductive type semiconductor layer 119.

도 8을 참조하면, 상기 제1전극(131) 및 상기 제2전극(132)의 오픈 영역(P1,P2)을 제외한 영역에 제1절연층(121)을 형성하게 된다. 상기 제1절연층(121)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 제1절연층(121)은 상기 제1전극(131) 및 상기 제2전극(132)을 제외한 영역 상에 형성되어, 상기 반사 전극층(130) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.Referring to FIG. 8, a first insulating layer 121 is formed in regions except for the open regions P1 and P2 of the first electrode 131 and the second electrode 132. Referring to FIG. The first insulating layer 121 may be formed by a sputtering method or a vapor deposition method. The first insulating layer 121 is formed on a region except for the first electrode 131 and the second electrode 132 so that the reflective electrode layer 130 and the second conductive semiconductor layer 119 And covers the exposed surface of the first conductive type semiconductor layer 115.

상기 제1절연층(121)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연성 수지는 폴리이미드 재질을 포함한다. 상기 제1절연층(121)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 제1절연층(121)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The first insulating layer 121 includes an insulating material such as oxide, nitride, fluoride, or sulfide of a material such as Al, Cr, Si, Ti, Zn, or Zr or an insulating resin. The insulating resin includes a polyimide material. The first insulating layer 121 may be formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The first insulating layer 121 may be formed as a single layer or a multilayer, but is not limited thereto.

도 9를 참조하면, 상기 제1전극(131) 위에 제1접합 전극(133)을 형성하고, 상기 제2전극(132)의 오픈 영역(P2)에 제2접합 전극(134)을 형성하게 된다. 그리고, 상기 제1접합 전극(133) 위에 제3접합 전극(135)를 형성하고, 상기 제2접합 전극(134) 위에 제4접합 전극(136)을 형성하게 된다. 9, a first bonding electrode 133 is formed on the first electrode 131 and a second bonding electrode 134 is formed on the open region P2 of the second electrode 132 . A third junction electrode 135 is formed on the first junction electrode 133 and a fourth junction electrode 136 is formed on the second junction electrode 134.

상기 제1 및 제3접합 전극(133,135)과, 상기 제2 및 제4접합 전극(134,136)은 마스크로 보호할 영역을 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이러한 접합 전극에 대해서는 도 4 및 도 5를 참조하기로 한다.The first and third junction electrodes 133 and 135 and the second and fourth junction electrodes 134 and 136 may be formed by masking an area to be protected by a mask and then sputtering and / I do not. Such a bonding electrode will be described with reference to FIGS. 4 and 5. FIG.

상기 제1 및 제3접합 전극(133,135)의 일부(133A,135A)은 상기 발광 구조물(120)의 제2도전형 반도체층(119)와 오버랩되는 영역에 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
The portions 133A and 135A of the first and third junction electrodes 133 and 135 may be further disposed in a region overlapping the second conductive type semiconductor layer 119 of the light emitting structure 120, Do not.

도 10을 참조하면, 상기 제3 및 제4접합 전극(135,136) 상에는 제2절연층(123)이 형성되며, 상기 제2절연층(123)은 제1 및 제2연결 전극(141,143)의 영역을 제외한 영역 상에 형성되며, 서로 다른 전극 구조 간의 접촉을 차단하게 된다.10, a second insulating layer 123 is formed on the third and fourth junction electrodes 135 and 136 and the second insulating layer 123 is formed on the regions of the first and second connection electrodes 141 and 143 Are formed on the region except for the electrode structure, and the contact between the different electrode structures is blocked.

상기 제3접합 전극(135) 상에는 제1연결 전극(141)이 본딩되며, 상기 제4접합 전극(136) 상에는 제2연결 전극(143)이 본딩된다. 상기 제1 연결 전극(141)는 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제3접합 전극(135) 상에 본딩되며, 상기 제1도전형 반도체층(115)의 상면에 대해 수직한 방향으로 배치될 수 있다. 상기 제2연결 전극(143)은 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제4접합전극(136) 상에 본딩되며, 상기 제2도전형 반도체층(119)의 상면에 대해 수직한 방향으로 배치될 수 있다.A first connection electrode 141 is bonded to the third junction electrode 135 and a second connection electrode 143 is bonded to the fourth junction electrode 136. The first connection electrode 141 includes a conductive pad such as a solder ball or a metal bump and is bonded on the third junction electrode 135. The first connection electrode 141 is formed on the upper surface of the first conductive semiconductor layer 115 As shown in Fig. The second connection electrode 143 includes a conductive pad such as a solder ball and / or a metal bump. The second connection electrode 143 is bonded on the fourth junction electrode 136, and is formed on the upper surface of the second conductive type semiconductor layer 119 As shown in Fig.

여기서, 상기 제1연결 전극(141)의 두께는 상기 제2연결 전극(143)의 두께보다 적어도 두껍게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 서로 다른 평면 상에 배치되고, 이들의 상면은 동일한 평면 (즉, 수평 면)상에 배치된다.
The thickness of the first connection electrode 141 may be greater than the thickness of the second connection electrode 143. The thickness of the first connection electrode 141 and the second connection electrode 143 Are disposed on different planes, and their upper surfaces are disposed on the same plane (i.e., horizontal plane).

도 11을 참조하면, 지지 부재(151)는 상기 제2절연층(121) 상에 스퀴지 또는/및 디스펜싱 방식으로 형성하게 된다. 또한 상기 지지부재(151)가 폴리이미드와 같은 재질로 형성될 수 있다. 또한 상기 지지부재(151)가 필름 타입인 경우, 상기 제1 및 제2연결 전극(141,143)에 대응되는 오픈 영역을 갖고, 접착될 수 있다.Referring to FIG. 11, the support member 151 is formed on the second insulation layer 121 by a squeegee and / or a dispensing method. Further, the support member 151 may be formed of a material such as polyimide. When the supporting member 151 is a film type, the supporting member 151 may have an open area corresponding to the first and second connection electrodes 141 and 143 and may be adhered thereto.

상기 지지 부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 절연성 지지층으로 형성된다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다. The support member 151 is formed of an insulating support layer by adding a thermal diffusion agent in a resin such as silicone or epoxy. The heat spreader may include at least one material selected from the group consisting of oxides, nitrides, fluorides, and sulfides having a material such as Al, Cr, Si, Ti, Zn, and Zr. The heat spreader may be defined as a powder particle, a grain, a filler, or an additive having a predetermined size.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. 상기 열 확산제는 상기 지지 부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.The heat spreader includes a ceramic material, and the ceramic material includes a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC). The ceramic material may be formed of a metal nitride having thermal conductivity higher than that of nitride or oxide among the insulating materials such as nitride or oxide, and the metal nitride may include a material having a thermal conductivity of, for example, 140 W / mK or more. The ceramic material may be selected from the group consisting of SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (BeC) And may be a ceramic type such as AlN. The thermally conductive material may comprise a component of C (diamond, CNT). The heat spreader may be contained in the support member 151 in an amount of about 1 to 99 Wt /%, and may be added in an amount of 50% or more for thermal diffusion efficiency.

상기 지지 부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, TrimethylsilylThe support member 151 may be formed by mixing a polymer material with ink or paste. The mixing method of the polymer material may be a ball mill, a planetary ball mill, an impeller mixing, a bead mill, or a basket mill. In this case, a solvent and a dispersant can be used for uniform dispersion, and the solvent is added for viscosity control, and it is preferably 3 to 400 Cps for the ink and 1000 to 1 million Cps for the paste. It is also possible to use water, methanol, ethanol, isopropanol, butylcabitol, MEK, toluene, xylene, diethylene glycol (DEG) , Formamide (FA), alpha -terpineol (TP), gamma -butylurolactone (BL), methylcellosolve (MCS), propylmethylcellosolve (Propylmethylcellosolve; PM), or a combination thereof. Additionally, in order to increase inter-particle bonding, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl

tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acidtricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid

등의 실란 계열의 첨가물이 들어 갈 수 있다.And other silane-based additives.

여기서, 제조 공정 상에서, 솔더 범프와 같은 연결 전극은 미리 제조하여 본딩한 후, 상기 연결 전극의 둘레에 지지 부재를 형성할 수 있다. 반대로 잉크 또는 페이스트와 같은 제2절연층(123)은 프린트 또는 디스펜싱한 다음, 경화시킨 후, 연결 전극에 상응하는 구멍을 형성한 후, 전도성 재질을 채워 연결 전극을 형성할 수 있다.Here, in the manufacturing process, a connecting electrode such as a solder bump may be manufactured and bonded in advance, and then a supporting member may be formed around the connecting electrode. Conversely, the second insulating layer 123, such as ink or paste, may be printed or dispensed and then cured to form a hole corresponding to the connecting electrode, and then filled with a conductive material to form the connecting electrode.

상기 지지 부재(151)의 두께는 상기 제1연결 전극(141) 및 제2연결 전극(143)의 상면과 동일한 높이를 갖는 두께로 형성될 수 있다.The thickness of the support member 151 may be the same as the thickness of the upper surface of the first connection electrode 141 and the second connection electrode 143.

상기 지지 부재(151)는 상기 제1연결 전극(141), 상기 제2연결 전극(143)의 둘레에 채워지게 된다. 상기 지지 부재(151)의 상면에는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출된다. The support member 151 is filled around the first connection electrode 141 and the second connection electrode 143. An upper surface of the first connection electrode 141 and a surface of the second connection electrode 143 are exposed on the upper surface of the support member 151.

상기 지지 부재(151)는 절연성 지지층으로서, 복수의 연결 전극(141,143)의 둘레를 지지하게 된다. 즉, 상기 복수의 연결 전극(141,143)은 상기 지지 부재(151) 내에 삽입된 형태로 배치된다. The support member 151 is an insulating support layer and supports the periphery of the plurality of connection electrodes 141 and 143. That is, the plurality of connection electrodes 141 and 143 are inserted into the support member 151.

상기 지지 부재(151)의 두께는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출되는 정도로 형성될 수 있다. 상기 지지 부재(151)에 대해 소정 온도 예컨대, 200℃±100℃ 내에서 경화되며, 이러한 경화 온도는 반도체층에 영향을 주지 않는 범위이다.The thickness of the support member 151 may be such that the upper surfaces of the first connection electrode 141 and the second connection electrode 143 are exposed. The support member 151 is cured at a predetermined temperature, for example, 200 ° C ± 100 ° C, and the curing temperature is a range that does not affect the semiconductor layer.

여기서, 상기 지지 부재(151)를 형성한 후, 상기 지지 부재(151) 내에 연결 전극 구멍을 형성한 후, 상기 제1 및 제2 연결 전극(141,143)을 형성할 수 있다. Here, after the support member 151 is formed, a connection electrode hole may be formed in the support member 151, and then the first and second connection electrodes 141 and 143 may be formed.

여기서, 상기 기판(111)의 두께는 150㎛ 이상의 두께이거나, 상기 기판(111)의 하면의 폴리싱 과정을 거쳐 30㎛~150㎛ 범위의 두께로 형성될 수 있다. 이는 발광 소자(100) 내에 상기 기판(111)의 반대측에 별도의 지지 부재(151)을 더 구비함으로써, 기판(111)이 광을 방출하는 층으로 사용되므로, 상기 기판(111)의 두께는 더 얇게 가공될 수 있다. 여기서, 상기 지지 부재(151), 상기 제1연결 전극(141) 및 제2연결 전극(143)의 표면을 CMP(chemical mechanical polishing) 공정과 같은 폴리싱 공정을 수행할 수 있다.
Here, the substrate 111 may have a thickness of 150 μm or more, or may have a thickness ranging from 30 μm to 150 μm through a process of polishing the lower surface of the substrate 111. This is because the substrate 111 is further provided with a separate support member 151 on the opposite side of the substrate 111 in the light emitting device 100 so that the thickness of the substrate 111 is more It can be processed thinly. Here, the surface of the support member 151, the first connection electrode 141, and the second connection electrode 143 may be subjected to a polishing process such as a chemical mechanical polishing (CMP) process.

도 11과 같이 제조된 발광 소자를 180도 회전 시켜 제조된다. 이러한 발광 소자는 웨이퍼 레벨에서 지지 부재로 패키징되며, 적어도 하나의 칩 단위로 스크라이빙, 브레이킹 또는/및 커팅하여, 개별 발광 소자로 제공될 수 있다. 상기 발광 소자는 웨이퍼 레벨에서 패키징됨으로써, 모듈 기판 상에 별도의 와이어 없이 플립 본딩 방식으로 탑재될 수 있다. 상기 지지 부재(151)의 상면 면적은 상기 기판(111)의 하면 면적보다 동일한 면적일 수 있다.
And the light emitting device manufactured as shown in FIG. 11 is rotated 180 degrees. Such light emitting devices are packaged as support members at the wafer level and can be provided as individual light emitting devices by scribing, braking and / or cutting into at least one chip unit. The light emitting device may be packaged at a wafer level so that it can be mounted on a module substrate without a separate wire in a flip-bonding manner. The upper surface area of the support member 151 may be the same as the lower surface area of the substrate 111.

도 12는 도 1의 발광 소자가 탑재된 발광 모듈을 나타낸 도면이다.12 is a view showing a light emitting module on which the light emitting device of FIG. 1 is mounted.

도 12를 참조하면, 발광 소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재된다.Referring to FIG. 12, the light emitting device 100 is mounted on the module substrate 170 in a flip manner.

상기 모듈 기판(170)은 금속층(171) 상에 절연층(172)이 배치되고, 상기 절연층(172) 상에 제1전극 패드(173) 및 제2전극 패드(174)가 형성되며, 상기 제1전극 패드(173) 및 제2전극 패드(174)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(172) 상에는 상기 전극 패드(173,174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.In the module substrate 170, an insulating layer 172 is disposed on the metal layer 171, a first electrode pad 173 and a second electrode pad 174 are formed on the insulating layer 172, The first electrode pad 173 and the second electrode pad 174 serve as a land pattern to supply power. A protective layer 175 is formed on the insulating layer 172 except for the areas of the electrode pads 173 and 174 and the protective layer 175 is a solder resist layer including a white or green protective layer. do. The protective layer 175 can efficiently reflect light and improve the amount of reflected light.

상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The module substrate 170 may be a printed circuit board (PCB) including a circuit pattern (not shown). The module substrate 170 may include a resin-based PCB, a metal core PCB (MCPCB), a flexible PCB (FPCB), or the like, but is not limited thereto.

상기 제1전극 패드(173) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 대응되며, 상기 제2전극 패드(174) 상에는 상기 발광 소자(100)의 제2연결 전극(143)이 대응된다. 상기 제1전극 패드(173)과 상기 제1연결 전극(141)은 본딩 물질(177)에 의해 본딩되며, 상기 제2전극 패드(174) 및 상기 제2연결 전극(143)은 본딩 물질(177)에 의해 본딩된다. 상기의 본딩 물질(177)은 솔더와 같은 물질이거나, 직접 접합될 수 있다.The first connection electrode 141 of the light emitting device 100 corresponds to the first electrode pad 173 and the second connection electrode 143 of the light emitting device 100 is disposed on the second electrode pad 174. [ Respectively. The first electrode pad 173 and the first connection electrode 141 are bonded by a bonding material 177 and the second electrode pad 174 and the second connection electrode 143 are bonded by a bonding material 177 ). The bonding material 177 may be a material such as solder, or may be directly bonded.

상기 발광 소자(100)는 상기 제1전극 패드(173) 및 제2전극 패드(174)로부터 공급된 전원에 의해 동작하고, 발생된 열은 상기 제1연결 전극(141) 및 제2연결 전극(143)를 통해 전도된 후, 상기 지지 부재(151)의 전 표면을 통해 방열될 수 있다. 상기 지지 부재(151)의 하면은 상기 모듈 기판(170)의 상면으로부터 이격되며, 그 이격된 거리는 상기 본딩 물질(173)의 두께 정도로 이격될 수 있다. The light emitting device 100 is operated by a power source supplied from the first electrode pad 173 and the second electrode pad 174 and the generated heat is supplied to the first connection electrode 141 and the second connection electrode 143 and then through the entire surface of the support member 151. The lower surface of the support member 151 may be spaced apart from the upper surface of the module substrate 170 and the spaced distance may be about the same as the thickness of the bonding material 173.

상기 발광 소자(100)의 제1연결 전극(141), 제2연결 전극(143), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다. The gap between the lower surface of the first connection electrode 141 and the second connection electrode 143 of the light emitting device 100 and the upper surface of the module substrate 170 may be formed at equal intervals have.

상기 모듈 기판(170) 상에는 하나의 발광 소자(100)을 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자를 어레이할 수 있으며, 이에 대해 한정하지는 않는다.
Although a configuration in which one light emitting device 100 is mounted on the module substrate 170 is described, a plurality of light emitting devices may be arrayed, but the present invention is not limited thereto.

도 13은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 13 is a side sectional view showing a light emitting device according to the second embodiment.

도 13을 참조하면, 발광 소자는 상기 지지 부재(151)의 반대측 기판(111)의 표면 즉, 광 출사면에 형성된 형광체층(161)을 포함한다. 상기 형광체층(161)은 형광 필름이거나 도포된 층일 수 있으며, 단층 또는 다층으로 형성될 수 있다. 13, the light emitting device includes a phosphor layer 161 formed on a surface of the substrate 111 opposite to the support member 151, that is, a light exit surface. The phosphor layer 161 may be a fluorescent film or a coated layer, and may be formed as a single layer or a multilayer.

상기 형광체층(161)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(115)로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다.In the phosphor layer 161, a phosphor is added in the light-transmitting resin layer. The light transmitting resin layer includes a material such as silicon or epoxy, and the phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of light emitted from the active layer 115 to emit light of a different wavelength.

상기 형광체층(161)은 상기 기판(111)의 상면(S1), 상기 기판(111) 및 상기 발광 구조물(120)의 측면(S2)에 형성된다. 상기 형광체층(161)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. The phosphor layer 161 is formed on the upper surface S1 of the substrate 111, the substrate 111 and the side surface S2 of the light emitting structure 120. [ The phosphor layer 161 may have a thickness ranging from 1 to 100,000 mu m. As another example, the phosphor layer 161 may have a thickness ranging from 1 to 10,000 mu m.

상기 형광체층(161)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층은 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층은 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. 상기 형광체층(161)은 중첩되지 않는 제1영역과 제2영역에 서로 다른 형광체층을 배치할 수 있다. 상기 형광체층(161)과 상기 발광 구조물의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The phosphor layer 161 may include a different phosphor layer, and the different phosphor layers may include a phosphor layer of any one of red, yellow and green phosphor layers, and the second layer may be formed on the first layer And may be formed of a phosphor layer different from the first layer. The phosphor layers 161 may be formed of different phosphor layers in the first region and the second region that are not overlapped with each other. A protective layer made of a translucent resin may be further formed on the phosphor layer 161 and the side surfaces of the light emitting structure. However, the present invention is not limited thereto.

도 14는 제3실시 예에 따른 발광 소자의 측 단면도이다.14 is a side cross-sectional view of the light emitting device according to the third embodiment.

도 14를 참조하면, 상기 기판(111)의 상부에는 복수의 돌기부(112)가 형성되며, 상기 복수의 돌기부(112)는 상기 지지 부재(151)의 반대측 방향으로 돌출되어, 상기 기판(111)을 통해 입사되는 광의 임계각을 변화시켜 주게 된다. 이에 따라 발광 소자의 광 추출 효율은 개선될 수 있다. 상기 돌기부(112)는 렌즈 형상, 다각형 형상의 구조물이 스트라이프 또는 매트릭스 형태로 배열될 수 있다. 14, a plurality of protrusions 112 are formed on the substrate 111. The plurality of protrusions 112 protrude in a direction opposite to the support member 151, Thereby changing the critical angle of the light incident through the light source. Accordingly, the light extraction efficiency of the light emitting device can be improved. The protrusions 112 may be arranged in a stripe shape or a matrix shape in a lens-like or polygonal shape.

상기 기판(111)의 상면에는 형광체층(162)이 배치되며, 상기 형광체층(162)의 하면은 상기 돌기부(112)를 따라 요철 형상으로 형성될 수 있으며, 상면은 플랫하거나 요철 형상으로 형성될 수 있다.A phosphor layer 162 is disposed on the upper surface of the substrate 111. The lower surface of the phosphor layer 162 may be formed in a concavo-convex shape along the protrusions 112. The upper surface of the phosphor layer 162 may be flat or irregular .

상기 형광체층(162)은 상기 기판(111)의 상면에만 형성되거나, 상기 기판(111) 및 상기 발광 구조물(120)의 측면에도 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The phosphor layer 162 may be formed only on the upper surface of the substrate 111 or on the side surfaces of the substrate 111 and the light emitting structure 120. However,

도 15는 제4실시 예에 따른 발광 소자를 나타낸 도면이며, 도 16은 도 15의 저면도이다.FIG. 15 is a view showing a light emitting device according to a fourth embodiment, and FIG. 16 is a bottom view of FIG.

도 15 및 도 16을 참조하면, 지지 부재(152,152A) 사이에는 분리 홈(152B)이 형성되며, 상기 분리 홈(152B)은 상기 지지 부재(152,152A)를 양측으로 서로 물리적으로 분할시켜 준다. 제1지지 부재(152)는 상기 발광 구조물(120)의 제1영역 아래에 배치되며, 상기 제1연결 전극(141)의 둘레에 형성된다. 제2지지 부재(152A)는 상기 발광 구조물(120)의 제2영역 아래에 배치되며, 상기 제2연결 전극(143)의 둘레에 형성된다. 상기 제1영역은 상기 제1연결 전극(141)의 둘레 영역이며, 상기 제2영역은 상기 제2연결 전극(143)의 둘레 영역이 될 수 있다.15 and 16, a separation groove 152B is formed between the support members 152 and 152A, and the separation groove 152B physically divides the support members 152 and 152A on both sides. The first supporting member 152 is disposed under the first region of the light emitting structure 120 and is formed around the first connecting electrode 141. A second support member 152A is disposed under the second region of the light emitting structure 120 and is formed around the second connection electrode 143. [ The first region may be a peripheral region of the first connection electrode 141 and the second region may be a peripheral region of the second connection electrode 143.

상기 분리 홈(152B)은 상기 제1지지 부재(152)와 상기 제2지지 부재(152A) 사이를 물리적 및 전기적으로 분리시켜 주며, 하부의 제2절연층(123)이 노출된다. The separation groove 152B physically and electrically separates the first support member 152 and the second support member 152A and exposes the second insulation layer 123 at the bottom.

상기 제1지지 부재(152)와 상기 제2지지 부재(152A)는 절연성 물질 또는 전도성 물질로 형성될 수 있다. 상기 절연성 재질은 상술한 열 확산제를 갖는 수지 재질이며, 상기 전도성 재질은 카본(Carbon), 실리콘 카바이드(SiC)와 같은 전도성 물질이거나 금속으로도 형성될 수 있다. 상기 제1지지 부재(152)와 상기 제2지지 부재(152A)가 전도성 재질인 경우, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질과는 다른 재질로 형성될 수 있다. The first supporting member 152 and the second supporting member 152A may be formed of an insulating material or a conductive material. The conductive material may be a conductive material such as carbon or silicon carbide (SiC), or may be formed of a metal. When the first supporting member 152 and the second supporting member 152A are made of a conductive material, they may be formed of a material different from the material of the first connecting electrode 141 and the second connecting electrode 143 have.

여기서, 상기 전도성 물질의 제1지지 부재(152)와 상기 제2지지 부재(152A)는 은 분리 홈(152B)에 의해 분리됨으로써, 전기적인 쇼트 문제를 해결할 수 있다. Here, the first supporting member 152 and the second supporting member 152A of the conductive material are separated by the silver separating groove 152B, thereby solving the electrical shorting problem.

상기 분리 홈(152B)은 상기 제1지지 부재(152)와 상기 제2지지 부재(152A) 사이의 간격을 갖고, 그 깊이는 상기 제2지지 부재(152A)의 두께로 형성될 수 있다. 상기 분리 홈(152B)은 상기 제1지지 부재(152)와 상기 제2지지 부재(152A) 간의 전기적인 간섭을 방지하게 된다.The separation groove 152B may have an interval between the first support member 152 and the second support member 152A and the depth may be formed to a thickness of the second support member 152A. The separation groove 152B prevents electrical interference between the first support member 152 and the second support member 152A.

상기 제1지지 부재(152)와 상기 제2지지 부재(152A)의 하면은 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면과 동일 평면 상에 배치될 수 있다. 여기서, 상기 제1지지 부재(152)와 상기 제2지지 부재(152A)가 전도성 재질이더라도, 상기 제1연결 전극(141) 및 제2연결 전극(143)을 통해 탑재될 수 있다. The lower surfaces of the first support member 152 and the second support member 152A may be disposed on the same plane as the lower surfaces of the first connection electrode 141 and the second connection electrode 143. Here, the first supporting member 152 and the second supporting member 152A may be mounted through the first connecting electrode 141 and the second connecting electrode 143, even if they are made of a conductive material.

상기 제1지지 부재(152)와 상기 제2지지 부재(152A) 사이에는 세라믹 계열의 절연 물질이 더 배치될 수 있으며, 상기 세라믹 계열의 절연 물질은 상기 제1지지 부재(152)와 상기 제2지지 부재(152A)의 하면과 동일한 수평 면 상에 배치될 수 있다.
A ceramic-based insulating material may further be disposed between the first supporting member 152 and the second supporting member 152A, and the ceramic-based insulating material may be disposed between the first supporting member 152 and the second supporting member 152A. And can be disposed on the same horizontal surface as the lower surface of the support member 152A.

도 17은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 18은 도 17의 발광 소자의 저면도이다.FIG. 17 is a side sectional view showing a light emitting device according to a fifth embodiment, and FIG. 18 is a bottom view of the light emitting device of FIG.

도 17 및 도 18을 참조하면, 발광 소자는 복수의 지지 부재(153,153A)를 포함하며, 상기 복수의 지지 부재(153,153A)는 각 연결 전극(141,143)의 둘레에 형성된다. 제1연결 전극(141)의 둘레는 제1지지 부재(153)에 의해 커버되며, 상기 제2연결 전극(143)의 둘레는 제2지지 부재(153A)에 의해 커버된다. 상기 제1 및 제2지지 부재(153,153A)의 재질은 절연성 재질 또는 전도성 재질일 수 있다.17 and 18, the light emitting device includes a plurality of support members 153 and 153A, and the plurality of support members 153 and 153A are formed around the connection electrodes 141 and 143, respectively. The periphery of the first connection electrode 141 is covered by the first support member 153 and the periphery of the second connection electrode 143 is covered by the second support member 153A. The materials of the first and second support members 153 and 153A may be an insulating material or a conductive material.

상기 제1지지 부재(153)의 너비(W3)는 상기 제1연결 전극(141)의 너비보다 더 넓게 형성됨으로써, 상기 제1지지 부재(153)는 열 전도 및 전기적인 전도 경로로 사용될 수 있다. 상기 제2지지 부재(153A)의 너비는 상기 제2연결 전극(143)의 너비보다 더 넓게 형성됨으로써, 상기 제2지지 부재(153A)는 열 전도 및 전기적인 전도 경로로 사용될 수 있다.The width W3 of the first support member 153 is wider than the width of the first connection electrode 141 so that the first support member 153 can be used as a thermal conduction path and an electrical conduction path . The width of the second support member 153A is wider than the width of the second connection electrode 143 so that the second support member 153A can be used as a thermal conduction path and an electrical conduction path.

상기 제1지지 부재(153) 및 상기 제2지지 부재(153A) 사이의 간격은 발광 구조물(120)의 어느 한 변의 길이의 1/3 이상 이격될 수 있다. The distance between the first supporting member 153 and the second supporting member 153A may be at least one third of the length of either side of the light emitting structure 120.

상기 제1지지 부재(153)와 상기 제2지지 부재(153A) 사이에는 세라믹 계열의 절연 물질이 더 배치될 수 있으며, 상기 세라믹 물질의 절연 물질은 상기 제1지지 부재(153)와 상기 제2지지 부재(153A)의 하면과 동일한 수평 면 상에 배치될 수 있다.
A ceramic material may be further disposed between the first supporting member 153 and the second supporting member 153A and the insulating material of the ceramic material may be disposed between the first supporting member 153 and the second supporting member 153A, And can be disposed on the same horizontal surface as the lower surface of the support member 153A.

도 19는 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 19 is a side sectional view showing a light emitting device according to the seventh embodiment.

도 19를 참조하면, 발광 구조물(120)은 센터측 에칭 영역에 제1도전형 반도체층(115)을 노출시켜 준다. 상기 발광 구조물(120)은 복수의 셀 구조로 형성되거나, 오픈 영역에 제1도전형 반도체층(115)의 일부를 노출시켜 줄 수 있다.Referring to FIG. 19, the light emitting structure 120 exposes the first conductivity type semiconductor layer 115 to the center side etching region. The light emitting structure 120 may have a plurality of cell structures or may expose a portion of the first conductivity type semiconductor layer 115 in an open region.

상기 노출된 제1도전형 반도체층(115)의 아래에는 제1전극 구조(131,133,135)이 각각 형성되며, 반사 전극층(130)은 상기 제1연결 전극(141)의 둘레에 배치될 수 있다. 상기 반사 전극층(130)의 아래에는 복수의 제2전극 구조(132,134,136)가 각각 형성될 수 있다. 상기 제2전극 구조(131,133,135)는 제1전극 구조(131,133,135)의 양측에 배치되어, 전류를 균일하게 공급해 줄 수 있다. 상기 형광체층(165)은 상기 기판(111) 위에 형성된다. 상기 발광 구조물(120)은 복수의 셀로 형성됨으로써, 휘도를 개선시켜 줄 수 있다.
The first electrode structures 131, 133 and 135 may be formed under the exposed first conductive semiconductor layer 115 and the reflective electrode layer 130 may be disposed around the first connection electrode 141. A plurality of second electrode structures 132, 134, and 136 may be formed under the reflective electrode layer 130, respectively. The second electrode structures 131, 133, and 135 may be disposed on both sides of the first electrode structures 131, 133, and 135 to uniformly supply current. The phosphor layer 165 is formed on the substrate 111. The light emitting structure 120 is formed of a plurality of cells, thereby improving the brightness.

도 20은 도 1의 발광 소자가 탑재된 발광 소자 패키지를 나타낸 도면이다.20 is a view showing a light emitting device package on which the light emitting device of FIG. 1 is mounted.

도 20을 참조하면, 발광 소자 패키지(200)는 몸체부(211)와, 상기 몸체부(211)에 설치된 제1리드 전극(215) 및 제2리드 전극(217)과, 몰딩 부재(219), 및 발광소자(100)를 포함한다.20, the light emitting device package 200 includes a body portion 211, a first lead electrode 215 and a second lead electrode 217 provided on the body portion 211, a molding member 219, And a light emitting device 100. [

상기 몸체부(211)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체부(211)는 상부가 개방된 캐비티(212)를 포함하며, 상기 캐비티(212)의 둘레면은 경사지거나 캐비티 바닥면에 대해 수직하게 형성될 수 있다. The body portion 211 may be injection molded selectively from a high reflection resin type (e.g., PPA), a polymer type, or a plastic type, or may be formed as a single layer or multilayer substrate laminated structure. The body portion 211 includes a cavity 212 having an open top, and a peripheral surface of the cavity 212 may be inclined or perpendicular to the bottom surface of the cavity.

상기 캐비티(212)에는 제1리드 전극(215) 및 제2리드 전극(217)이 배치되며, 상기 제1리드 전극(215) 및 제2리드 전극(217)은 간극부(214)에 의해 서로 이격된다. The first lead electrode 215 and the second lead electrode 217 are disposed in the cavity 212. The first lead electrode 215 and the second lead electrode 217 are connected to each other by the gap portion 214, It is separated.

상기 제1리드 전극(215) 및 제2리드 전극(217) 위에 발광 소자(100)가 플립 방식으로 본딩된다. 즉, 상기 발광 소자(100)의 제1연결 전극(141)은 제1리드 전극(215)에 본딩되며, 상기 제2연결 전극(143)은 제2리드 전극(217)에 본딩된다.The light emitting device 100 is bonded to the first lead electrode 215 and the second lead electrode 217 in a flip-type manner. That is, the first connection electrode 141 of the light emitting device 100 is bonded to the first lead electrode 215, and the second connection electrode 143 is bonded to the second lead electrode 217.

상기 제1리드 전극(215) 및 상기 제2리드 전극(217)의 상면과 상기 발광 소자(100)의 하면 즉, 제1연결 전극(141), 제2연결 전극(143), 및 상기 지지 부재(151)의 하면 사이의 간격은 동일한 간격으로 형성될 수 있다. The upper surface of the first lead electrode 215 and the second lead electrode 217 and the lower surface of the light emitting device 100, that is, the first connection electrode 141, the second connection electrode 143, And the lower surfaces of the protrusions 151 may be formed at equal intervals.

상기 발광 소자(100)의 지지 부재(151)는 상기 제1리드 전극(215) 및 상기 제2리드 전극(217) 상에 이격되며, 전 표면을 통해 방열하게 된다. The support member 151 of the light emitting device 100 is spaced on the first lead electrode 215 and the second lead electrode 217 and the heat is dissipated through the entire surface.

상기 캐비티(212) 내에는 몰딩 부재(219)가 형성되며, 상기 몰딩 부재(219)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.A molding member 219 is formed in the cavity 212. The molding member 219 may be formed of a light transmitting resin such as silicon or epoxy and may include a phosphor.

상기 발광소자(100)의 내부에서 발생된 광은 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(219)를 통해 외부로 방출될 수 있다. Most of the light generated in the light emitting device 100 is extracted through the upper surface and the side surface, and the extracted light can be emitted to the outside through the molding member 219.

상기 발광 소자 패키지(200)는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지는 형광체층을 갖는 다른 실시 예의 발광 소자가 탑재된 경우, 상기 몰딩 부재(219) 내에 별도의 형광체를 첨가하지 않을 수 있으며, 서로 다른 형광체 또는 서로 유사한 컬러를 발광하는 형광체를 첨가할 수 있다.
The light emitting device package 200 may be mounted on one or a plurality of light emitting devices of the above-described embodiments, but the present invention is not limited thereto. In the light emitting device package, when a light emitting device of another embodiment having a phosphor layer is mounted, a separate fluorescent material may not be added to the molding material 219, and fluorescent materials emitting light of different colors or colors similar to each other may be added .

도 21은 제8실시 예에 따른 발광소자를 나타낸 측 단면도이다. 21 is a side sectional view showing a light emitting device according to an eighth embodiment.

도 21을 참조하면, 발광 소자는 발광 구조물(120), 반사 전극층(130), 제1절연층(121), 제1전극 구조(131,133,135), 제2전극 구조(132,134,136), 제2절연층(123), 제1연결 전극(141), 제2연결 전극(143) 및 지지부재(151)을 포함한다.21, the light emitting device includes a light emitting structure 120, a reflective electrode layer 130, a first insulating layer 121, a first electrode structure 131, 133, and 135, a second electrode structure 132, 123, a first connection electrode 141, a second connection electrode 143, and a support member 151.

상기 발광 소자의 상면은 제1도전형 반도체층(115)의 상면이며, 하면은 지지 부재(151)의 하면이 된다. 상기 제1도전형 반도체층(115)의 상면과 상기 지지 부재(151)의 하면은 서로 반대측 면으로 대응된다.The upper surface of the light emitting device is the upper surface of the first conductive type semiconductor layer 115 and the lower surface thereof is the lower surface of the supporting member 151. The upper surface of the first conductive type semiconductor layer 115 and the lower surface of the support member 151 are opposed to each other.

제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 상기 발광 구조물(120)은 3족-5족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. The first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 may be defined as the light emitting structure 120. The light emitting structure 120 includes a group III-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + ), And can emit a predetermined peak wavelength within a wavelength range from the ultraviolet band to the visible light band.

상기 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 하층은 제2도전형 반도체층(119)으로 설명하기로 한다.The light emitting structure may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure. Herein, P is a P-type semiconductor layer, and N is an N-type semiconductor layer, and the - indicates a structure in which the P-type semiconductor layer and the N-type semiconductor layer are in direct contact or indirect contact. Hereinafter, for convenience of explanation, the lowermost layer of the light emitting structure 120 will be described as the second conductivity type semiconductor layer 119. [

상기 발광 소자는 도 1의 발광 소자로부터 기판 또는 기판/제1반도체층이 제거된 구조이며, 탑 측에 상기 제1도전형 반도체층(115) 또는 다른 반도체층의 상면이 배치될 수 있다.The light emitting device has a structure in which the substrate or the substrate / first semiconductor layer is removed from the light emitting device of FIG. 1, and the top surface of the first conductivity type semiconductor layer 115 or another semiconductor layer may be disposed on the top side.

상기 제2도전형 반도체층(119) 및 상기 반사전극층(130) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.A light extracting structure such as a roughness may be formed on the surface of at least one of the second conductive type semiconductor layer 119 and the reflective electrode layer 130. Such a light extracting structure may change the critical angle of incident light, , The light extraction efficiency can be improved.

지지 부재(151)의 측면은 상기 발광 구조물(120)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다. The side surface of the support member 151 may be disposed on the same plane (i.e., a vertical surface) as the side surface of the light emitting structure 120.

상기의 발광 소자는 플립 방식으로 탑재되며, 상기 발광 구조물(120)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 전극 구조에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자의 광 추출 효율 및 방열 효율은 개선될 수 있다.
Since most of the light is emitted in the direction of the top surface of the light emitting structure 120 and some light is emitted through the side surface of the light emitting structure 120, Loss can be reduced. Accordingly, the light extraction efficiency and heat dissipation efficiency of the light emitting device can be improved.

도 22는 제9실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 22 is a side sectional view showing a light emitting device according to the ninth embodiment.

도 22를 참조하면, 발광 소자는 지지 부재(151)의 반대측 상기 발광 구조물(120)의 상면(S3)에 형성된 형광체층(161)을 포함한다. 상기 형광체층(161)은 형광 필름이거나 도포된 층일 수 있으며, 단층 또는 다층으로 형성될 수 있다. Referring to FIG. 22, the light emitting device includes a phosphor layer 161 formed on the upper surface S3 of the light emitting structure 120 opposite to the support member 151. Referring to FIG. The phosphor layer 161 may be a fluorescent film or a coated layer, and may be formed as a single layer or a multilayer.

상기 형광체층(161)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(115)로부터 방출된 광의 일부를 여기시켜 다른 파장의 광으로 발광하게 된다.In the phosphor layer 161, a phosphor is added in the light-transmitting resin layer. The light transmitting resin layer includes a material such as silicon or epoxy, and the phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of light emitted from the active layer 115 to emit light having a different wavelength.

상기 형광체층(161)은 상기 제1도전형 반도체층(115)의 상면(S3), 상기 발광 구조물(120)의 측면(S2)에 형성된다. 상기 형광체층(161)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. The phosphor layer 161 is formed on the upper surface S3 of the first conductivity type semiconductor layer 115 and the side surface S2 of the light emitting structure 120. [ The phosphor layer 161 may have a thickness ranging from 1 to 100,000 mu m. As another example, the phosphor layer 161 may have a thickness ranging from 1 to 10,000 mu m.

상기 형광체층(161)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층은 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층은 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. 상기 형광체층(161)은 중첩되지 않는 제1영역과 제2영역에 서로 다른 형광체층을 배치할 수 있다. 상기 형광체층(161)과 상기 발광 구조물의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The phosphor layer 161 may include a different phosphor layer, and the different phosphor layers may include a phosphor layer of any one of red, yellow and green phosphor layers, and the second layer may be formed on the first layer And may be formed of a phosphor layer different from the first layer. The phosphor layers 161 may be formed of different phosphor layers in the first region and the second region that are not overlapped with each other. A protective layer made of a translucent resin may be further formed on the phosphor layer 161 and the side surfaces of the light emitting structure. However, the present invention is not limited thereto.

도 23은 제10실시 예에 따른 발광 소자의 측 단면도이다.23 is a side sectional view of the light emitting device according to the tenth embodiment.

도 23을 참조하면, 상기 제1도전형 반도체층(115)의 상부에는 복수의 돌기부(115A)가 형성되며, 상기 복수의 돌기부(115A)는 상기 지지 부재(151)의 반대측 방향으로 돌출되어, 상기 제1도전형 반도체층(115)을 통해 입사되는 광의 임계각을 변화시켜 주게 된다. 이에 따라 발광 소자의 광 추출 효율은 개선될 수 있다. 상기 돌기부(115A)는 렌즈 형상, 다각형 형상의 구조물이 스트라이프 또는 매트릭스 형태로 배열될 수 있다. 상기 각 돌기부(115)는 복수의 삼차원 형상의 구조 예컨대, 다각 뿔 형상을 포함한다.23, a plurality of protrusions 115A are formed on the first conductive semiconductor layer 115. The plurality of protrusions 115A protrude in a direction opposite to the support member 151, The critical angle of light incident through the first conductive type semiconductor layer 115 is changed. Accordingly, the light extraction efficiency of the light emitting device can be improved. The protrusions 115A may be arranged in a stripe shape or a matrix shape in a lens-like or polygonal shape. Each protrusion 115 includes a plurality of three-dimensional structures, for example, polygonal horns.

상기 제1도전형 반도체층(115)의 상면에는 형광체층(164)이 배치되며, 상기 형광체층(164)의 하면은 상기 돌기부(115A)를 따라 요철 형상으로 형성될 수 있으며, 그 상면은 플랫하거나 요철 형상으로 형성될 수 있다.A phosphor layer 164 is disposed on the upper surface of the first conductive semiconductor layer 115. The lower surface of the phosphor layer 164 may be formed in a concavo-convex shape along the protrusion 115A, Or may be formed in a concavo-convex shape.

상기 형광체층(164)은 상기 제1도전형 반도체층(115)의 상면 또는 상면 일부에만 형성되거나, 상기 발광 구조물(120)의 측면에도 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The phosphor layer 164 may be formed only on a top surface or a top surface of the first conductivity type semiconductor layer 115 or may be formed on a side surface of the light emitting structure 120. However,

도 24은 제11실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 24 is a side sectional view showing a light emitting device according to the eleventh embodiment.

도 24를 참조하면, 발광 소자는 기판(111), 제1반도체층(113), 발광 구조물(120), 반사 전극층(130), 제1절연층(121), 제1전극 구조(131,133,135), 제2전극 구조(132,134,136), 제2절연층(123), 제1연결 전극(141), 제2연결 전극(143) 및 지지부재(151)을 포함한다.24, the light emitting device includes a substrate 111, a first semiconductor layer 113, a light emitting structure 120, a reflective electrode layer 130, a first insulating layer 121, first electrode structures 131, 133, and 135, A second electrode layer 123, a first connection electrode 141, a second connection electrode 143, and a support member 151. The second electrode structure 132, 134, 136, the second insulation layer 123,

상기 기판(111)의 상부에는 제1패턴부(11)와 제2패턴부(12) 중 적어도 하나가 형성될 수 있다. 상기 제1패턴부(11)는 복수의 돌기를 갖는 제1요철 구조로 형성되며, 상기 제2패턴부(12)는 상기 제1요철 구조 상에 복수의 오목부를 갖는 제2요철 구조로 형성될 수 있다. 상기 제2요철 구조는 상기 제1요철 구조 상에 상기 돌기의 사이즈보다 작은 사이즈를 갖는 미세 요철로 형성될 수 있다.At least one of the first pattern portion 11 and the second pattern portion 12 may be formed on the substrate 111. The first pattern portion 11 is formed of a first concavo-convex structure having a plurality of projections, and the second pattern portion 12 is formed of a second concavo-convex structure having a plurality of concave portions on the first concavo- . The second concavo-convex structure may be formed on the first concavo-convex structure with fine irregularities having a size smaller than the size of the protrusions.

상기 제1패턴부(11)의 돌기는 상기 기판(111)의 상면으로부터 돌출되는 형상 또는 양각 형상으로 형성될 수 있다. 다른 예로서, 상기 제1패턴부(11)는 상기 기판(111)의 상면보다 낮은 깊이로 오목한 형상 또는 음각 형상의 오목부로 형성될 수 있다. 상기 제2패턴부(12)의 오목부는 상기 제1패턴부(11)의 표면에 상기 제1패턴부(11)의 돌기의 사이즈보다 작은 사이즈로 음각 형상 또는 오목한 형상으로 형성될 수 있다. 다른 예로서, 상기 제2패턴부(12)는 양각 형상 또는 볼록한 형상을 갖고 상기 제1패턴부(11)의 돌기의 사이즈보다 작은 사이즈의 미세 돌기로 형성될 수 있다. 상기 제1패턴부(11)의 배열 형상은 매트릭스 형태 또는 격자 형태로 형성될 수 있다. 상기 제1패턴부(11)의 돌기는 측 단면이 반구형상, 원뿔 형상, 다각뿔 형상, 원 기둥 또는 다각 기둥과 같은 기둥 형상, 또는 뿔 대 형상과 같은 형상으로 형성될 수 있다. 상기 각 돌기는 위에서 볼 때, 원 형상, 다각형 형상, 구면과 각면이 혼합된 형상을 포함할 수 있다. The projection of the first pattern unit 11 may be formed in a protruding shape or a raised shape from the upper surface of the substrate 111. As another example, the first pattern portion 11 may be formed as a recess having a recessed shape or a depressed shape with a lower depth than the upper surface of the substrate 111. The concave portion of the second pattern portion 12 may be formed on the surface of the first pattern portion 11 to have a depressed shape or a concave shape with a size smaller than the protrusion of the first pattern portion 11. As another example, the second pattern portion 12 may be formed as a fine protrusion having a convex or convex shape and a size smaller than the protrusion of the first pattern portion 11. The arrangement pattern of the first pattern units 11 may be formed in a matrix form or a lattice form. The protrusion of the first pattern portion 11 may be formed in a shape such as a hemispherical shape, a conical shape, a polygonal pyramid, a columnar shape such as a circular column or a polygonal column, or a conical shape. Each of the protrusions may include a circular shape, a polygonal shape, and a shape in which spherical and angular surfaces are mixed when viewed from above.

상기 제2패턴부(12)의 오목부는 측 단면이 반구형상, 원뿔 형상, 다각뿔 형상, 원 기둥 또는 다각 기둥과 같은 기둥 형상, 또는 뿔 대 형상과 같은 형상으로 형성될 수 있다. 상기 제2패턴부(12)는 위에서 볼 때, 원 형상, 다각형 형상, 구면과 각면이 혼합된 형상을 포함할 수 있다. The concave portion of the second pattern portion 12 may be formed in a shape such as a hemispherical shape, a conical shape, a polygonal pyramid, a columnar shape such as a circular column or a polygonal column, or a conical shape. The second pattern portion 12 may include a circular shape, a polygonal shape, and a shape in which spherical and angular surfaces are mixed when viewed from above.

상기 제1패턴부(11)의 돌기의 너비의 사이즈 또는 두께의 사이즈는 0.1㎛-10㎛ 범위로 형성될 수 있으며, 예컨대 상기 기판(111)의 두께보다 작은 사이즈로 형성될 수 있다. 여기서, 상기 돌기의 너비는 상기 돌기의 두께(L1) 또는 높이보다 클 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2패턴부(12)의 오목부의 깊이 또는 너비의 사이즈는 0.1nm-100nm 범위로 형성되거나, 0.1nm-100㎛ 범위로 형성될 수 있다. 상기 제1패턴부(11)의 돌기 간의 주기는 0.1㎛-100㎛ 범위로 형성될 수 있으며, 상기 제2패턴부(12)의 오목부 간의 주기는 0.1㎛-100㎛ 범위로 형성될 수 있다.The size or thickness of the protrusion of the first pattern unit 11 may be in the range of 0.1 탆 to 10 탆 and may be smaller than the thickness of the substrate 111, for example. Here, the width of the projection may be larger than the thickness (L1) or height of the projection, but is not limited thereto. The depth or width of the concave portion of the second pattern portion 12 may be in the range of 0.1 nm to 100 nm or in the range of 0.1 nm to 100 탆. The period between the protrusions of the first pattern unit 11 may be in the range of 0.1 탆 - 100 탆, and the period of the recesses of the second pattern unit 12 may be in the range of 0.1 탆 - 100 탆 .

상기 제1패턴부(11)와 제2패턴부(12)는 입사되는 광의 임계각을 변환시켜 줌으로써, 입사되는 광의 전반사 비율을 낮추어 광 추출 효율을 개선시켜 줄 수 있다. 상기 기판(111) 위에는 형광체층이 접촉되거나, 소정 거리를 갖고 배치될 수 있으며, 이에 대해 한정하지는 않는다. The first pattern portion 11 and the second pattern portion 12 may change the critical angle of incident light to reduce the total reflection ratio of the incident light to improve the light extraction efficiency. The phosphor layer may be in contact with the substrate 111 or may be disposed with a predetermined distance therebetween, but the present invention is not limited thereto.

<조명 시스템><Lighting system>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함한다. 도 25 및 도 26에 도시된 표시 장치, 도 27에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting elements or light emitting element packages are arrayed. The display device shown in Figs. 25 and 26, and the illumination device shown in Fig. 27, and may include an illumination lamp, a traffic light, a vehicle headlight, an electric signboard, and the like.

도 25는 실시 예에 따른 표시 장치의 분해 사시도이다. 25 is an exploded perspective view of a display device according to the embodiment.

도 25를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.25, a display device 1000 according to an embodiment includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, and a reflection member 1022 An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflection member 1022 But is not limited to, a bottom cover 1011.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. &Lt; / RTI &gt;

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자(100)를 포함하며, 상기 발광 소자(100)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 실시 예에 따른 발광 소자 패키지가 어레이될 수 있다.The light emitting module 1031 may include at least one light source, and may provide light directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 includes a module substrate 1033 and the light emitting device 100 according to the embodiment described above and the light emitting device 100 may be arrayed at a predetermined interval on the module substrate 1033 have. As another example, the light emitting device package according to the embodiment may be arrayed on the module substrate 1033.

상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The module substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like. When the light emitting device 100 is mounted on the side surface of the bottom cover 1011 or on the heat radiation plate, the module substrate 1033 can be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광 소자(100)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting devices 100 may be mounted on the module substrate 1033 such that the light emitting surface is spaced apart from the light guide plate 1041 by a predetermined distance. However, the present invention is not limited thereto. The light emitting device 100 may directly or indirectly provide light to at least one side surface of the light guide plate 1041. However, the present invention is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet condenses incident light into a display area. The brightness enhancing sheet improves the brightness by reusing the lost light. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 26은 실시 예에 따른 표시 장치를 나타낸 도면이다. 26 is a view showing a display device according to the embodiment.

도 26을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 26, the display device 1100 includes a bottom cover 1152, a module substrate 1120 in which the above-described light emitting device 100 is arrayed, an optical member 1154, and a display panel 1155 .

상기 모듈 기판(1120)과 상기 발광 소자(100)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 발광 소자가 플립 방식으로 탑재되어 어레이될 수 있다. 또한 상기 모듈 기판(1120) 상에는 실시 예에 개시된 발광 소자 패키지가 어레이될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The module substrate 1120 and the light emitting device 100 may be defined as a light emitting module 1160. The bottom cover 1152, the at least one light emitting module 1160, and the optical member 1154 may be defined as a light unit. On the module substrate 1120, light emitting devices may be mounted and arrayed in a flip manner. Also, the light emitting device package disclosed in the embodiment may be arrayed on the module substrate 1120. The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses incident light, and the horizontal and vertical prism sheets condense incident light into a display area. The brightness enhancing sheet enhances brightness by reusing the lost light.

도 27은 실시 예에 따른 조명 장치의 사시도이다.27 is a perspective view of a lighting apparatus according to the embodiment.

도 27을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.27, the lighting apparatus 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, a connection terminal (not shown) installed in the case 1510 and supplied with power from an external power source 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. 상기 모듈 기판(1532) 위에는 발광 소자가 플립 방식으로 탑재되거나, 실시 예에 따른 발광 소자 패키지로 어레이될 수 있다.The light emitting module 1530 may include a module substrate 1532 and a light emitting device 100 according to an embodiment mounted on the module substrate 1532. A plurality of the light emitting devices 100 may be arrayed in a matrix or at a predetermined interval. On the module substrate 1532, a light emitting device may be mounted in a flip manner or may be arrayed in a light emitting device package according to an embodiment.

상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The module substrate 1532 may have a circuit pattern printed on an insulator. For example, the module substrate 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB And the like.

또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the module substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer of a color such as white, silver, or the like whose surface is efficiently reflected.

상기 모듈 기판(1532) 상에는 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the module substrate 1532. Each of the light emitting device packages 200 may include at least one LED (Light Emitting Diode) chip. The LED chip may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain colors and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is connected to the external power source by being inserted in a socket manner, but the present invention is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through wiring.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광소자 111: 기판
113:제1반도체층 115:제1도전형 반도체층
117:활성층 119:제2도전형 반도체층
120:발광 구조물 130:반사 전극층
121,123:절연층 131, 132: 전극
133,134,135,136: 접합 전극
141, 141A, 143: 연결 전극
151,152,152A,153,153A: 지지 부재
200: 발광 소자 패키지
100: light emitting element 111: substrate
113: first semiconductor layer 115: first conductive type semiconductor layer
117: active layer 119: second conductive type semiconductor layer
120: light emitting structure 130: reflective electrode layer
121, 123: insulating layer 131, 132: electrode
133, 134, 135, and 136:
141, 141A, 143: connecting electrodes
151, 152, 152A, 153, 153A:
200: Light emitting device package

Claims (13)

기판;
상기 기판 아래에 배치되는 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 제2도전형 반도체층 및 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 제2도전형 반도체층 아래에 반사 전극층;
상기 제1도전형 반도체층의 아래에 배치된 제1전극 구조;
상기 반사 전극층 아래에 배치된 제2전극 구조;
상기 발광 구조물, 상기 제1전극 구조 및 상기 제2전극 구조 사이에 배치된 복수의 절연층;
상기 제1전극 구조의 아래에 연결된 적어도 하나의 제1연결 전극;
상기 제2전극 구조의 아래에 연결된 적어도 하나의 제2연결 전극;
상기 적어도 하나의 제1연결 전극 및 상기 적어도 하나의 제2연결 전극의 둘레에 배치된 지지부재; 및
상기 기판의 상면과 상기 기판 및 상기 발광 구조물의 측면에 배치되는 형광체층을 포함하고,
상기 복수의 절연층 및 상기 지지부재 중 적어도 하나는 폴리이미드 재질을 포함하고,
상기 형광체층은 상기 기판의 측면을 둘러싸는 발광 소자.
Board;
A first conductivity type semiconductor layer disposed under the substrate, a second conductivity type semiconductor layer below the first conductivity type semiconductor layer, and an active layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, A light emitting structure;
A reflective electrode layer under the second conductive semiconductor layer;
A first electrode structure disposed under the first conductive semiconductor layer;
A second electrode structure disposed below the reflective electrode layer;
A plurality of insulating layers disposed between the light emitting structure, the first electrode structure, and the second electrode structure;
At least one first connection electrode connected under the first electrode structure;
At least one second connection electrode connected under the second electrode structure;
A support member disposed around the at least one first connection electrode and the at least one second connection electrode; And
And a phosphor layer disposed on an upper surface of the substrate and a side surface of the substrate and the light emitting structure,
Wherein at least one of the plurality of insulating layers and the supporting member comprises a polyimide material,
And the phosphor layer surrounds a side surface of the substrate.
제1항에 있어서, 상기 제1전극 구조는 상기 제1도전형 반도체층과 상기 제1연결 전극 사이에 배치된 제1전극과, 상기 제1전극과 상기 제1연결 전극 사이에 배치된 제1접합 전극과, 상기 제1접합 전극과 상기 제1연결 전극 사이에 배치된 제3접합 전극을 포함하는 발광 소자.The organic light emitting display as claimed in claim 1, wherein the first electrode structure includes a first electrode disposed between the first conductivity type semiconductor layer and the first connection electrode, and a second electrode disposed between the first electrode and the first connection electrode, And a third junction electrode disposed between the first junction electrode and the first connection electrode. 제2항에 있어서, 상기 제2전극 구조는 상기 제2도전형 반도체층과 상기 제2연결 전극 사이에 배치된 제2전극, 상기 제2전극과 상기 제2연결 전극 사이에 배치된 제2접합 전극, 및 상기 제2접합 전극과 상기 제2연결 전극 사이에 배치된 제4접합 전극을 포함하는 발광 소자.The organic light emitting display as claimed in claim 2, wherein the second electrode structure includes a second electrode disposed between the second conductivity type semiconductor layer and the second connection electrode, a second junction disposed between the second electrode and the second connection electrode, And a fourth junction electrode disposed between the second junction electrode and the second junction electrode. 제3항에 있어서, 상기 복수의 절연층은 상기 제1전극 및 상기 제2전극 사이에 배치된 제1절연층; 및 상기 제1접합 전극 및 상기 제3접합 전극과 상기 제2접합 전극 및 상기 제4접합 전극 사이에 배치된 제2절연층을 포함하며,
상기 제1절연층 및 상기 제2절연층 중 적어도 하나는 폴리이미드를 포함하는 발광 소자.
The plasma display panel of claim 3, wherein the plurality of insulating layers comprises: a first insulating layer disposed between the first electrode and the second electrode; And a second insulating layer disposed between the first junction electrode and the third junction electrode and between the second junction electrode and the fourth junction electrode,
Wherein at least one of the first insulating layer and the second insulating layer includes polyimide.
제4항에 있어서, 상기 제1접합 전극 및 상기 제3접합 전극 중 적어도 하나의 일부는 상기 제2도전형 반도체층의 아래에 오버랩되게 배치되며,
상기 제1절연층은 상기 반사 전극층과 접촉하는 발광 소자.
5. The semiconductor light emitting device according to claim 4, wherein at least a part of at least one of the first junction electrode and the third junction electrode overlaps under the second conductive type semiconductor layer,
Wherein the first insulating layer is in contact with the reflective electrode layer.
제5항에 있어서, 상기 제2절연층은 상기 제1접합 전극 및 상기 제3접합 전극 중 적어도 하나의 일부와 상기 지지부재 사이에 배치되는 발광 소자. The light emitting device according to claim 5, wherein the second insulating layer is disposed between a part of at least one of the first junction electrode and the third junction electrode and the support member. 제4항에 있어서,
상기 제1전극은 상기 제1도전형 반도체층과 접촉하며,
상기 제1절연층은 상기 제1전극의 측면을 감싸는 발광 소자.
5. The method of claim 4,
Wherein the first electrode is in contact with the first conductive semiconductor layer,
Wherein the first insulating layer surrounds a side surface of the first electrode.
제7항에 있어서,
상기 제2절연층은 상기 제4접합 전극의 측면과 상기 제2연결 전극 측면의 일부를 감싸는 발광 소자.

8. The method of claim 7,
And the second insulating layer surrounds a side surface of the fourth junction electrode and a part of a side surface of the second connection electrode.

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120001637A 2012-01-05 2012-01-05 Light emitting device and light emitting device package and light emitting module KR101901845B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120001637A KR101901845B1 (en) 2012-01-05 2012-01-05 Light emitting device and light emitting device package and light emitting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120001637A KR101901845B1 (en) 2012-01-05 2012-01-05 Light emitting device and light emitting device package and light emitting module

Publications (2)

Publication Number Publication Date
KR20130080685A KR20130080685A (en) 2013-07-15
KR101901845B1 true KR101901845B1 (en) 2018-09-27

Family

ID=48992722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120001637A KR101901845B1 (en) 2012-01-05 2012-01-05 Light emitting device and light emitting device package and light emitting module

Country Status (1)

Country Link
KR (1) KR101901845B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099443B1 (en) * 2014-05-13 2020-04-09 엘지이노텍 주식회사 Light emitting device package and method for mafacturing the same
KR102301870B1 (en) * 2014-12-26 2021-09-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device package
KR102584464B1 (en) * 2016-12-09 2023-10-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298216A (en) 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd Surface-mounting semiconductor light-emitting device
JP3531475B2 (en) 1998-05-22 2004-05-31 日亜化学工業株式会社 Flip chip type optical semiconductor device
CN102263194A (en) * 2011-04-13 2011-11-30 日月光半导体制造股份有限公司 Semiconductor packaging and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531475B2 (en) 1998-05-22 2004-05-31 日亜化学工業株式会社 Flip chip type optical semiconductor device
JP2001298216A (en) 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd Surface-mounting semiconductor light-emitting device
CN102263194A (en) * 2011-04-13 2011-11-30 日月光半导体制造股份有限公司 Semiconductor packaging and method for manufacturing same

Also Published As

Publication number Publication date
KR20130080685A (en) 2013-07-15

Similar Documents

Publication Publication Date Title
KR101969334B1 (en) Light emitting device and light emitting apparatus having the same
US9673366B2 (en) Light emitting device and light emitting apparatus
US9595640B2 (en) Light emitting device, light emitting device package and light emitting module
KR101210028B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR101262509B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR101900276B1 (en) Light emitting device and light emitting apparatus having the same
KR101979942B1 (en) Light emitting device and lighting system having the same
KR101940617B1 (en) Light emitting device package and light emitting module
KR101858254B1 (en) Light emitting device, light emitting apparatus and fabricating method for light emitting device
KR101895297B1 (en) Light emitting device and light emitting apparatus having the same
KR20140009624A (en) Light emitting device, light emitting device package and lighting system
KR101901845B1 (en) Light emitting device and light emitting device package and light emitting module
KR101896690B1 (en) Light emitting device and light emitting device package
KR101901850B1 (en) Light emitting device and light emitting device package and light emitting module
KR102175338B1 (en) Light emitting device package
KR101900269B1 (en) Light emitting device and light emitting apparatus having the same
KR101901839B1 (en) Light emitting device, light emitting devicd package and light emitting module
KR102175343B1 (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant