KR101896483B1 - 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법 - Google Patents

웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법 Download PDF

Info

Publication number
KR101896483B1
KR101896483B1 KR1020137024921A KR20137024921A KR101896483B1 KR 101896483 B1 KR101896483 B1 KR 101896483B1 KR 1020137024921 A KR1020137024921 A KR 1020137024921A KR 20137024921 A KR20137024921 A KR 20137024921A KR 101896483 B1 KR101896483 B1 KR 101896483B1
Authority
KR
South Korea
Prior art keywords
wafer
release layer
adhesive
group
resin
Prior art date
Application number
KR1020137024921A
Other languages
English (en)
Other versions
KR20140014178A (ko
Inventor
미첼 볼비나
제프리 엔. 브레머
에릭 에스. 모이어
셍 왕
크레이그 알. 예클
Original Assignee
다우 실리콘즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 실리콘즈 코포레이션 filed Critical 다우 실리콘즈 코포레이션
Publication of KR20140014178A publication Critical patent/KR20140014178A/ko
Application granted granted Critical
Publication of KR101896483B1 publication Critical patent/KR101896483B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

후속적인 가공 작업 동안의 웨이퍼의 취급성을 향상시키기 위해, 본딩 시스템의 형성을 통해 반도체 웨이퍼의 표면을 처리하는 방법이 제공된다. 본 방법은 일반적으로 이형층(10) 및 접착제(15)를 상이한 웨이퍼(5, 20)에 적용하는 단계; 웨이퍼들을 함께 본딩하여 본딩된 웨이퍼 시스템을 형성하는 단계; 적어도 하나의 웨이퍼 가공 작업 (예를 들어, 웨이퍼 그라인딩 등)을 수행하여 얇은 가공된 웨이퍼를 형성하는 단계; 웨이퍼들을 디본딩하는 단계; 및 이어서, 가공된 웨이퍼의 표면을, 이형층 또는 그의 임의의 잔류물을 용해할 수 있는 유기 용매로 세정하는 단계를 포함한다. 접착제는 비닐-작용화된 폴리실록산 올리고머 수지, Si-H 작용성 폴리실록산 올리고머 수지, 촉매, 및 선택적으로 억제제를 포함하는 한편, 이형층은 실세스퀴옥산계 수지 또는 열가소성 수지 중 어느 하나로 구성된다.

Description

웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법 {WAFER BONDING SYSTEM AND METHOD FOR BONDING AND DEBONDING THEREOF}
본 발명은 일반적으로 반도체 제품의 생산에 사용되는 웨이퍼의 처리를 위한 재료 및 방법에 관한 것이다. 더욱 구체적으로, 본 발명은 접착제 조성물 및 이형층 조성물의 제조 및 일시적 웨이퍼 본딩 재료로서의 이들의 용도에 관한 것이다.
마이크로전자공학 산업은 고수준의 데이터 처리 속도를 필요로 하는 반도체 소자의 제작에 매우 얇고, 패턴화된 웨이퍼 (예를 들어, <50 마이크로미터)를 사용하며, 그 때문에, 고수준의 웨이퍼 패킹, 및 관통 실리콘 비아 (through-silicon via; TSV) 가공을 수행하고/하거나 웨이퍼 그라인딩을 견뎌내는 능력이 요구된다. 이러한 반도체 소자는 3-D 패키징 및 발광 다이오드 (LED)에서와 같은 다수의 상이한 응용에서 사용된다. 그러나, 패턴화된 웨이퍼는 매우 얇기 때문에, 또한 매우 부서지기 쉬운 경향이 있다. 따라서, 반도체 소자의 생산 동안의 이러한 웨이퍼의 취급은 웨이퍼가 손상되는 것을 방지하도록 특별히 설계된 공정 및 재료를 필요로 한다. 이와 관련하여, 일시적인 웨이퍼 본딩 및 디본딩 방법이 제조 공정 중의 중요 단계로 부상하였다.
마이크로전자공학 산업은 현재 반도체 소자의 생산 동안의 일시적인 웨이퍼 본딩 및 디본딩을 달성하기 위해 1-층 및 2-층 접근법 둘 모두를 사용한다. 일시적인 웨이퍼 본딩을 위한 기본 요건은: (i) 180℃ 이상에 대한 노출을 견뎌내는 능력; (ii) 그라인딩을 견디는 능력; (iii) 디본딩 및 세정이 용이함; (iv) 높은 처리량 (20 내지 30 웨이퍼/시간); 및 (v) 반도체 산업에서 사용되는 다수의 전형적인 화학물질 (용매, 산, 염기 등)에 대한 저항성을 포함한다. 두께 제어, 간단함, 및 신속한 가공이 달성될 수 있기 때문에, 스핀 코팅이 웨이퍼 상에 재료를 코팅하는 데 사용될 것으로 예상된다. 1% 미만의 두께 편차를 갖는 최대 100 마이크로미터의 필름 두께가 필요하다.
1-층 접근법은 미국 특허 출원 공개 제2008/0173970호에 기재된 바와 같은 열 슬라이딩 메커니즘(thermal sliding mechanism)을 사용한다. 더욱 구체적으로, 가교결합된 옥사졸린을 사용하여 지지체 웨이퍼에 패턴화된 웨이퍼를 본딩한다. 웨이퍼 그라인딩 및 TSV 가공을 수행한 후에, 웨이퍼들을 고온 (285℃)에 노출시킨 다음, 웨이퍼들을 기계적으로 슬라이딩시킴으로써 웨이퍼들을 분리한다. 본딩 및 디본딩이 고온에서 행해질 필요가 있고, 임의의 잔류물을 제거하기 위해서 가혹한 용매 세정이 필요하기 때문에, 이러한 접근법은 낮은 수율 및 낮은 생산성 둘 모두를 야기할 수 있다.
2-층 접근법은 미국 특허 출원 공개 제2009/0115075호에 기재된 바와 같이 우선 얇은 패턴화된 웨이퍼로부터 지지체 웨이퍼를 디본딩하는 데 도움을 주기 위해 추가적인 층을 사용한다. 이러한 접근법에서는, 유리 지지체 웨이퍼를 얇은 층의 감열 재료, 예를 들어, 광열 변환 (Light to Heating Conversion; LTHC) 재료로 코팅한다. 접착제를 LTHC 코팅된 유리 웨이퍼와 패턴화된 웨이퍼 사이에 샌드위치하고 유리 웨이퍼를 통해 UV 광을 조사하여 경화시킨다. 웨이퍼 박화 및 TSV 가공을 수행한 후에, 유리 웨이퍼를 통해 레이저를 스택에 조사하여 유리 웨이퍼를 디본딩하는 데 도움을 준다. 이어서, 패턴화된 웨이퍼로부터 접착제를 박리한다. 이러한 접근법과 관련된 몇몇 불리한 점에는 UV 및 레이저 공급원 둘 모두의 사용, 유리 지지체 웨이퍼와 관련된 제한된 수명 및 열적 문제, 및 패턴화된 웨이퍼로부터 접착제를 제거하는 것과 관련된 어려움이 포함된다.
미국 특허 출원 공개 제2010/0330788호는 반도체 웨이퍼, 이형층, 접착제층, 및 캐리어 웨이퍼를 포함하는 얇은 웨이퍼 취급 구조체를 기재한다. 구조체를 함께 본딩하고 사후 본딩 공정을 수행한다. 이어서, 이형층에 자외광 또는 레이저 형태의 에너지를 적용하여 캐리어 웨이퍼와 반도체 웨이퍼를 분리한다. 화학 담금 (chemical soaking) 작업에 의해 반도체 웨이퍼 상의 접착제를 최종적으로 제거한다. 이 접근법과 관련된 한 가지 불리한 점은 사후 본딩 공정을 수행한 후에 웨이퍼를 디본딩하기 위해 UV 또는 레이저 공급원을 사용하는 것과 관련된 비용 및 어려움과 관련된다.
미국 특허 제7,482,249호는 규소계 재료의 얇은 층(약 1000 옹스트롬)을 패턴화된 웨이퍼 상에, 그리고 무용매 실리콘 재료 (대략 100 마이크로미터)를 지지체 웨이퍼 상에 적용하는 것을 기재한다. 코팅된 패턴화된 웨이퍼를 본딩 단계 전에 플라즈마로 처리하여 표면 특성을 개질하여 이형층 재료와 실리콘 접착제 재료의 상용성을 개선한다. 접착제를 경화시키기 위해, 본딩된 웨이퍼들을 고온으로 가열한다. 웨이퍼 가공 후에, 얇은 패턴화된 웨이퍼를 다이싱 테이프에 부착하고 이형층의 이방성 접착 특성의 이점을 취함으로써 접착제로부터 제거한다. 이 접근법에서는, 코팅된 재료가 웨이퍼에 적용된 후에 액체인 채로 남아있어서, 후속 가공 동안의 조작 또는 취급을 어렵게 만든다. 또한, 재료를 플라즈마 처리할 필요가 있어서, 공정이 복잡하고 비용 비효과적이다.
열거된 단점 및 관련 기술 분야의 다른 제한점을 극복하는 데 있어서, 본 발명은 일반적으로 반도체 웨이퍼의 표면을 처리하여 후속 가공 작업 동안의 웨이퍼의 취급성을 향상시키는 방법을 제공한다. 본 발명의 일 태양에 따르면, 본 방법은, 제1 웨이퍼의 표면에 이형층을 적용하여 이형층 코팅된 웨이퍼를 형성하는 단계; 제2 웨이퍼의 표면에 접착제를 적용하여 접착제 코팅된 웨이퍼를 형성하는 단계; 이형층 코팅된 웨이퍼와 접착제 코팅된 웨이퍼를 함께 본딩하여 본딩된 웨이퍼 시스템을 형성하는 단계; 제1 웨이퍼 및 제2 웨이퍼 중 하나 상에서 적어도 하나의 웨이퍼 가공 작업 (예를 들어, 웨이퍼 그라인딩 등)을 수행하여 가공된 웨이퍼 시스템을 형성하는 단계; 이형층과 접착제 사이의 분리를 개시함으로써, 가공된 웨이퍼 시스템을 디본딩하여 얇은 가공된 웨이퍼를 얻는 단계; 및 얇은 가공된 웨이퍼의 표면을, 이형층 또는 그의 임의의 잔류물을 용해할 수 있는 유기 용매로 세정하는 단계를 포함한다. 그러한 유기 용매의 몇몇 예에는 프로필렌 글리콜 모노메틸 에테르 아세테이트 (PGMEA), 부틸 아세테이트, 톨루엔, 자일렌, 및 메시틸렌이 포함된다.
본 발명의 다른 태양에 따르면, 본 방법은 제1 웨이퍼의 표면에 이형층을 적용하여 이형층 코팅된 웨이퍼를 형성하는 단계에 이어, 이형층 코팅된 웨이퍼의 표면에 접착제를 적용하여 접착제/이형층 코팅된 웨이퍼를 형성하는 단계를 포함한다. 이어서, 접착제/이형층 코팅된 웨이퍼를 제2 캐리어 웨이퍼와 본딩하여 본딩된 웨이퍼 시스템을 형성한다. 본딩된 웨이퍼 시스템 내의 제1 웨이퍼 및 제2 캐리어 웨이퍼 중 하나 상에서 적어도 하나의 웨이퍼 가공 작업 (예를 들어, 웨이퍼 그라인딩 등)을 수행하여 가공된 웨이퍼 시스템을 형성할 수 있다. 이어서, 이형층과 접착제 사이의 분리를 개시함으로써, 가공된 웨이퍼 시스템을 디본딩하여 얇은 가공된 웨이퍼를 얻을 수 있다. 마지막으로, 얇은 가공된 웨이퍼의 표면을, 이형층 또는 그의 임의의 잔류물을 용해할 수 있는 유기 용매로 세정할 수 있다.
본 발명의 또 다른 태양에 따르면, 본 방법은 제1 웨이퍼 및 제2 웨이퍼 둘 모두의 표면에 이형층을 적용하여 제1 이형층 코팅된 웨이퍼 및 제2 이형층 코팅된 웨이퍼를 형성하는 단계를 포함한다. 접착제를 제1 이형층 코팅된 웨이퍼 또는 제2 이형층 코팅된 웨이퍼 중 적어도 하나의 표면에 적용하여 접착제/이형층 코팅된 웨이퍼를 형성한다. 이어서, 접착제/이형층 코팅된 웨이퍼를 나머지 이형층 코팅된 웨이퍼와 본딩하여 본딩된 웨이퍼 시스템을 형성한다. 제1 웨이퍼 및 제2 캐리어 웨이퍼 중 하나 상에서 적어도 하나의 웨이퍼 가공 작업 (예를 들어, 웨이퍼 그라인딩 등)을 수행하여 가공된 웨이퍼 시스템을 형성할 수 있다. 이형층들 중 하나와 접착제 사이의 분리를 개시함으로써, 가공된 웨이퍼 시스템을 디본딩하여 얇은 가공된 웨이퍼를 얻을 수 있다. 접착제와, 얇은 가공된 웨이퍼에 인접한 이형층 사이에서 분리가 일어나는 경우에는, 얇은 가공된 웨이퍼의 표면을, 이형층 또는 그의 임의의 잔류물을 용해할 수 있는 유기 용매로 세정할 수 있다. 접착제와, 캐리어 웨이퍼에 인접한 이형층 사이에서 분리가 일어나는 경우에는, 가공된 웨이퍼의 표면을 세정하기 전에, 가공된 웨이퍼에 인접한 이형층으로부터 박리, 또는 당업자에게 공지된 임의의 다른 기계적 수단에 의해 접착제 층을 제거한다.
이형층은 실세스퀴옥산계 수지 또는 열가소성 수지 중 어느 하나를 포함하며, 상당한 가교결합의 발생 없이 최대 약 180℃의 노출을 견뎌낼 수 있다. 접착제는 비닐-작용화된 올리고머 수지, Si-H 작용성 올리고머 수지, 촉매, 및 선택적으로 억제제를 포함하는 폴리실록산계 조성물이다. 이형층은 접착제와 혼화성이 아니다. 본 방법은 접착제 코팅된 웨이퍼를 약 90 내지 약 110℃의 온도에서 예비 베이킹(baking)하는 단계를 추가로 포함할 수 있다.
본 발명의 다른 태양에 따르면, 웨이퍼 가공 작업을 용이하게 하기 위해 지지체 웨이퍼를 반도체 웨이퍼에 일시적으로 본딩하는 데 사용될 수 있는 본딩 시스템이 제공된다. 본딩 시스템은 일반적으로 제1 웨이퍼 및 제2 웨이퍼; 제1 웨이퍼의 표면에 적용된 이형층 - 이형층은 유기 용매에 용해성임 - ; 및 제2 웨이퍼의 표면에 적용된 접착제를 포함한다. 접착제는 이형층과 비혼화성이지만, 접착제와 이형층은 일시적으로 함께 본딩되고 이어서 디본딩될 수 있다.
본딩 시스템 내의 접착제는 비닐-작용화된 올리고머 수지, Si-H 작용성 올리고머 수지, 및 촉매를 포함한다. 비닐-작용화된 수지는 화학식 E(C1) a (C2) b (C3) c E (여기서, E는 말단 캡핑 기(endcapping group)를 나타내고 a, b, 및 c는 수지 중 각각의 성분의 몰 퍼센트를 나타내는데 a는 약 0.025 내지 1.0의 범위이고; b는 0.0 초과 내지 약 0.95 이하이며, 대안적으로 b는 0.0일 수 있고; c는 0.0 초과 내지 약 0.60 이하이며, 대안적으로 c는 0.0일 수 있음)에 따른 3가지 실록산 성분, C1, C2, 및 C3 중 적어도 하나를 포함한다.
비닐-작용화된 수지 내의 말단 캡핑 기, E, 및 실록산 성분 C1, C2, 및 C3은 화학식:
Figure 112013085743601-pct00001
에 의해 추가로 정의되며, 여기서, R1, R2, R3, R4, R5, R15, 및 R16은 독립적으로 선택되는 유기 기인데, R2, R3, R4, R15, 및 R16 중 적어도 하나는 비닐 작용기를 포함하는 지방족 또는 방향족 기이고; R6은 수소 원자, 또는 1 내지 4개의 탄소 원자를 갖는 탄화수소 기이고; 하첨자 v는 0 내지 1의 범위 이내인 한편, 하첨자 u는 0 내지 2의 범위 이내이고; 각각의 성분에 대한 중합도, m, n, 및 o는 상응하는 성분이 접착제 조성물에서 적절히 기능하는 데 필요한 특성을 나타내도록 선택되는 정수로서 미리 결정된다. 대안적으로, 선택된 R2, R3 R4, R15, 및 R16 기 중 적어도 하나는 플루오르화된 부분(moiety)이다. 당업자는 필요한 경우에 성분 C3이 작용화된 실리카 입자일 수 있음을 이해할 것이다.
Si-H 작용성 수지는 화학식:
Figure 112013085743601-pct00002
에 의해 정의되며, 여기서, 하첨자 v는 0 내지 1의 범위 이내이고, 하첨자 u는 0 내지 2의 범위 이내이고, 하첨자 z는 0 내지 1의 범위 이내이고; R1, R2, R3, R7, R8, R9, 및 R10은, 플루오르화된 작용기를 선택적으로 포함하는 유기 기인데, (u+v+z)의 합이 0인 경우에 R9, R10, 및 R11 중 적어도 하나는 수소 원자이다. 중합도 p는 Si-H 작용성 수지가 접착제 조성물에서 적절히 기능하는 데 필요한 특성을 나타내도록 선택되는 정수로서 미리 결정된다. 촉매는 하이드로실릴화 반응을 촉진할 수 있는 임의의 열-활성화되는 촉매 또는 광-활성화되는 촉매일 수 있다.
결합 시스템 내의 이형층은 열가소성 수지, 또는 화학식 (U1) d (U2) e (U3) f (여기서, d, e, 및 f는 수지 중 각각의 성분의 몰 퍼센트를 나타내는데, d는 약 0.025 내지 1.0의 범위이고; e는 0.0 초과 내지 약 0.95 이하이며, 대안적으로 e는 0.0이고; f는 0.0 초과 내지 약 0.30 이하이며, 대안적으로 f는 0.0임)에 따른 3가지 실록산 단위 중 적어도 하나를 갖는 수지를 포함한다. 수지 내의 단위, U1, U2, 및 U3은 화학식:
Figure 112013085743601-pct00003
에 의해 정의되며, 여기서, R11, R13, 및 R14는 유기 기이고; R12는 수소 원자, 또는 1 내지 4개의 탄소 원자를 함유하는 탄화수소 기로부터의 것으로서 선택되는 기이고; x의 값은 0, 1, 또는 2이고; 각각의 단위에 대한 중합도, q, r, 및 s의 값은, 상응하는 단위가 이형층에서 적절히 기능하는 데 필요한 특성을 나타내도록 선택되는 정수로서 미리 결정된다.
결합 시스템 내의 촉매는 염화백금산, 염화백금산 또는 이염화백금을 지방족 불포화 유기규소 화합물과 반응시켜 얻어지는 백금-함유 촉매, 백금(0)-1,3-다이비닐-1,1,3,3-테트라메틸다이실록산 착물, 백금 아세틸-아세토네이트, 및 하이드로실릴화 반응에 사용되는 임의의 다른 전이금속 촉매의 군으로부터 선택되는 것이다.
본 발명의 다른 태양에 따르면, 본딩 시스템 내의 접착제는, 촉매되는 반응의 개시를 지연시키도록 촉매와 상호작용할 수 있는 억제제를 추가로 포함할 수 있다. 억제제는 다이알릴 말레에이트, 에티닐 클로로헥사놀, 비스-2-메톡시-1-메틸에틸말레에이트, 및 N,N,N',N'-테트라메틸에틸렌다이아민의 군으로부터의 것으로서 선택될 수 있다.
추가적인 응용 분야가 본 명세서에 제공된 상세한 설명으로부터 명백해질 것이다. 상세한 설명 및 특정 실시예는 단지 설명을 위한 것으로 의도되며 본 발명의 범주를 제한하려는 의도는 아닌 것으로 이해해야 한다.
본 명세서에 기재된 도면은 단지 설명을 위한 것이며 어떤 식으로든 본 발명의 범주를 제한하고자 하는 것은 아니다.
<도 1>
도 1은 본 발명의 일 태양에 따른, 후속 가공 작업 동안의 웨이퍼의 취급성을 향상시키기 위해 반도체 웨이퍼의 표면을 처리하는 데 사용되는 본딩 시스템 및 방법을 나타내는 개략도;
<도 2>
도 2는 본 발명의 다른 태양에 따른, 후속 가공 작업 동안의 웨이퍼의 취급성을 향상시키기 위해 반도체 웨이퍼의 표면을 처리하는 데 사용되는 본딩 시스템 및 방법을 나타내는 개략도;
<도 3>
도 3은 본 발명의 또 다른 태양에 따른, 후속 가공 작업 동안의 웨이퍼의 취급성을 향상시키기기 위해 반도체 웨이퍼의 표면을 처리하는 데 사용되는 본딩 시스템 및 방법을 나타내는 개략도.
하기 상세한 설명은 전적으로 단지 예시적인 것이며, 어떠한 식으로든 본 발명 또는 그의 응용 또는 용도를 제한하고 하는 것은 아니다. 상세한 설명 및 도면 전반에서, 상응하는 참조 부호는 같거나 상응하는 부분 및 특징부를 지시하는 것으로 이해해야 한다.
본 발명은 일반적으로 반도체 제품의 생산에 사용되는 웨이퍼의 처리를 위한 재료 및 방법을 제공한다. 더욱 구체적으로, 본 발명은 접착제 조성물 및 이형층 조성물의 제조, 및 본딩 시스템의 일부로서 사용될 때 일시적 본딩을 형성하는 데 있어서의 그의 용도에 관한 것이다. 일시적 접착제 조성물은 실리콘계 열경화성 재료이며 이형층 조성물은 실세스퀴옥산계 재료 또는 열가소성 재료이다.
스핀 코팅, 분무 코팅, 유동 코팅 등과 같은 통상적인 코팅 기술을 사용하여, 실리콘계 접착제 및 실세스퀴옥산계 또는 열가소성 물질계 이형층을 반도체 웨이퍼 또는 지지체 웨이퍼의 표면에 적용할 수 있다. 후속적인 웨이퍼 그라인딩, TSV, 또는 기타 가공 단계 동안의 반도체 웨이퍼의 취급을 용이하게 하기 위해 접착제와 이형층 사이의 일시적 본딩이 포함된다. 원하는 가공의 완료 시에, 접착제와 이형층 사이에 디본딩을 일으켜 반도체 웨이퍼를 지지체 웨이퍼로부터 분리할 수 있다. 실세스퀴옥산계 이형층의 사용과 관련된 디본딩 단계는 실세스퀴옥산 재료를 유기 용매에 용해하는 것을 수반한다.
특히, 본 발명의 교시를 사용하는, 본딩 공정의 일례는 지지체 웨이퍼 상에 일시적인 접착제를 코팅한 다음, 코팅된 웨이퍼를, 접착제 조성물을 위한 경화 온도 미만인 미리 결정된 온도에서 예비 베이킹하는 것을 수반한다. 실세스퀴옥산계 또는 열가소성 물질계 이형 재료를 반도체 웨이퍼의 패턴화된 표면 상에 코팅한다. 후속적으로, 접착제를 경화시키기에 충분한 온도 및 시간으로 베이킹하여 두 웨이퍼를 함께 본딩한다. 임의의 원하는 가공 단계 (예를 들어, 웨이퍼 그라인딩, TSV 등)의 완료 후에, 이형층과 접착제 사이의 분리를 개시함으로써, 본딩된 웨이퍼들을 디본딩할 수 있다. 이형층이 용해성인 유기 용매에 대한 이형층의 노출 시에, 웨이퍼가 또한 세정될 수 있다.
본 발명의 본딩 및 디본딩 공정뿐만 아니라 접착제 및 이형층의 조성물은, 얇은 웨이퍼 기술을 포함하는 반도체 소자의 제작에 사용될 때 다수의 이점을 제공한다. 접착제 및 이형층의 조성물, 통상적인 기술을 사용하여 접착제 및 이형층을 웨이퍼 상에 코팅할 수 있는 능력, 열-활성화되거나 UV-활성화되는 경화를 사용하는 단순한 본딩 공정, 단순한 기계적 디본딩 공정, 및 웨이퍼의 표면을 유기 용매에 노출시키는 세정 공정은 전반적으로 더 낮은 제조 비용 및 정지 시간(down-time)뿐만 아니라 향상된 공정 처리량, 수율, 및 생산성을 제공한다.
본 발명의 일 태양에 따르면, 웨이퍼 가공 작업을 용이하게 하기 위해 지지체 웨이퍼를 반도체 웨이퍼에 일시적으로 본딩하는 데 사용되는 본딩 시스템이 제공된다. 이러한 본딩 시스템은 일반적으로 제1 웨이퍼 및 제2 웨이퍼; 제1 웨이퍼의 표면에 인접하여 위치되는 이형층; 및 제2 웨이퍼의 표면에 인접하여 위치되는 실리콘계 접착제를 포함하여, 이러한 이형층 및 접착제가 두 웨이퍼 사이에 샌드위치된다. 접착제 및 이형층은 일시적으로 함께 본딩되고 디본딩될 수 있다. 이형층은 유기 용매에 용해성이지만, 이형층과 접착제는 서로 비혼화성이다.
본 발명의 다른 태양에 따르면, 본딩 시스템은 제1 웨이퍼 및 제2 웨이퍼; 제1 웨이퍼에 인접하여 위치되는 이형층; 및 제2 웨이퍼에 인접하여 위치되는 제2 이형층을 포함할 수 있으며; 이형층들은 유기 용매에 용해성이다. 실리콘계 접착제가 이형층들 사이에 위치되는데; 접착제는 이형층과 비혼화성이다. 접착제 및 이형층은 일시적으로 함께 본딩되고 디본딩될 수 있다.
실리콘계 접착제는 일반적으로 비닐-작용화된 폴리실록산 올리고머 수지, Si-H 작용성 폴리실록산 올리고머 수지, 및 촉매를 포함한다. 촉매는 열-활성화되거나 UV-활성화될 수 있다. 선택적으로, 실리콘계 접착제는 또한, 촉매되는 반응의 개시를 지연시키도록 촉매와 상호작용할 수 있는 억제제를 포함할 수 있다. 바람직한 경우, 웨이퍼의 표면에 적용되는 접착제 층의 두께를 제어하기 위해 접착제를 용매 중에 분산시킬 수 있다. 사용될 수 있는 전형적인 용매에는, 다이실록산 및 트라이실록산 용매뿐만 아니라 지방족 또는 방향족 용매를 포함하지만 이로 한정되지 않는, 폴리다이메틸실록산을 용해할 수 있는, 당업자에게 공지된 임의의 용매가 포함된다.
비닐-작용화된 폴리실록산 올리고머 수지는 화학식 E(C1) a (C2) b (C3) c E에 따라 기재되는 3가지 실록산 성분, C1, C2, 및 C3 중 적어도 하나를 포함하며, 여기서, E는 말단 캡핑 기를 나타내고 a, b, 및 c는 수지 중 각각의 성분의 몰 퍼센트를 나타낸다. a의 값은 약 0.025 내지 1.0의 범위일 수 있고; b의 값은 0.0 초과 내지 약 0.95 이하일 수 있고, 대안적으로 b의 값은 0.0일 수 있고; c의 값은 0.0 초과 내지 약 0.60일 수 있고, 대안적으로 c의 값은 0.0일 수 있다. 비닐-작용화된 수지 내의 말단 캡핑 기, E, 및 실록산 성분 C1, C2, 및 C3은 화학식:
Figure 112013085743601-pct00004
에 의해 추가로 정의되며, 여기서, 각각의 R1, R2, R3, R4, R15, 및 R16은 메틸 기, 에틸 기, 프로필 기, 헥실 기, 사이클로헥실 기, 페닐 기, 비닐 기, 헥세닐 기, 메타크릴옥시프로필 기, 아크릴옥시프로필 기, 및 1 내지 8개의 탄소 원자를 갖는 플루오르화된 부분을 선택적으로 포함하는 임의의 다른 유기 기로부터의 것으로서 독립적으로 선택되는 유기 기를 나타낸다. 그러나, R2, R3, R4, R15, 및 R16 중 적어도 하나는 비닐 작용기를 포함하는 지방족 또는 방향족 기이다. 대안적으로, R2, R3, R4, R15, 및 R16 중 적어도 하나는 플루오르화된 부분이다. 플루오르화된 부분의 몇몇 예에는, 특히, 트라이플루오로프로필 기, 펜타플루오로부틸 기, 및 노나플루오로헥실 기가 포함되지만 이로 한정되지 않는다. 성분 C1에서, 하첨자 v는 0 내지 1의 범위의 임의의 수인 한편, 하첨자 u는 0 내지 2의 범위의 임의의 수이다. 성분, C2 및 C3에서, 하첨자 x는 0, 1, 또는 2의 값을 갖는다. 하첨자 u 및 v는 성분 C1의 골격에 존재하는 (R2R3SiO2/2) 부분과 (R1R1SiO2/2) 부분 사이의 비를 설명하는 데 사용된다. 하첨자 u 및 v는 대안적으로 0 ≤ (u+v) ≤ 3의 관계로 설명될 수 있다. R5는 메틸 기, 에틸 기, 비닐 기, 페닐 기, 또는 1 내지 12개의 탄소를 갖는 다른 지방족 또는 방향족 기, 또는 그 조합과 같은 유기 기를 나타낸다. R6은 수소 원자, 또는 1 내지 4개의 탄소 원자를 갖는 탄화수소 기를 나타낸다. 각각의 성분의 중합도, m, n, 및 o의 값은 정수로서 미리 결정되는데, m은 0 초과이고, 각각의 정수는, 성분, C1, C2, 및 C3이 본 발명의 교시에 따른 접착제 조성물에서 적절히 기능하는 데 필요한 특성을 나타내도록 선택된다. 본 발명의 소정 실시 형태에서, 성분, C2 및 C3 중 적어도 하나는 0보다 큰 값을 갖는 중합도, n 및/또는 o를 나타낸다.
Si-H 작용성 폴리실록산 올리고머 수지 (SiHR)는 하기에 나타낸 화학식에 의해 추가로 정의되는데, 여기서, 하첨자 v는 0 내지 1의 범위의 임의의 수이고, 하첨자 u는 0 내지 2의 범위의 임의의 수이고, 하첨자 z는 0 내지 1의 범위의 임의의 수이다. 하첨자 u, v, 및 z는, 폴리실록산 올리고머 수지의 골격에 존재하는 (HR7SiO2/2)부분, (R2R3SiO2/2) 부분, 및 (R1R1SiO2/2) 부분 사이의 비를 설명하는 데 사용된다. 하첨자 u, v, 및 z는 대안적으로 0 ≤ u ≤ 2, 0 ≤ v ≤ 1, 및 0 ≤ z ≤ 1의 관계로 설명될 수 있다. R1은 상기에 기재된 바와 같은 유기 기이다. R2, R3, 및 R7은 수소 원자, 메틸 기, 에틸 기, 프로필 기, 헥실 기, 사이클로헥실 기, 페닐 기, 및 1 내지 8개의 탄소 원자를 갖는 플루오르화된 부분을 포함하는 다른 비-비닐 함유 유기 기로부터의 것으로서 독립적으로 선택되는 유기 기를 나타낸다. 대안적으로, R2, R3, 및 R7 중 적어도 하나는 플루오르화된 부분이다. R8, R9, 및 R10은 수소 원자, 메틸 기, 에틸 기, 프로필 기, 헥실 기, 사이클로헥실 기, 페닐 기, 및 1 내지 8개의 탄소 원자를 갖는 플루오르화된 부분을 포함하는 다른 비-비닐 함유 유기 기로부터의 것으로서 독립적으로 선택되는 유기 기를 나타내는데, 하첨자 u+v+z의 합이 0인 경우에 R8, R9, 및 R10 기 중 적어도 하나는 수소 원자 (즉, Si-H 결합)를 포함한다. 중합도 p의 값은, Si-H 작용성 올리고머 수지가 본 발명의 교시에 따른 접착제 조성물에서 적절히 기능하는 데 필요한 특성을 나타내도록 선택되는 0이 아닌 정수로서 미리 결정된다.
Figure 112013085743601-pct00005
접착제에 존재하는 비닐-작용화된 폴리실록산 올리고머 수지 및 Si-H 작용화된 폴리실록산 올리고머 수지의 양은 제형에 존재하는 비닐-작용화된 수지 대 Si-H 작용화된 수지의 몰 비에 따라 정의될 수 있다. 전형적으로, 접착제에 존재하는 비닐:Si-H 수지의 몰 비는 약 0.1 내지 약 4.0인데, 바람직한 경우에는 약 0.5 내지 약 2.5의 비가 대안적으로 사용된다.
열-활성화되거나 UV-활성화되는 촉매는 하이드로실릴화 반응을 촉매하는 데 유용한 것으로 당업자에게 공지된 임의의 촉매를 포함할 수 있다. 촉매는 전이 금속 군-함유 촉매일 수 있다. 정의에 의하면, 전이 금속에는 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 백금 금속뿐만 아니라, 임의의 이들의 혼합물 또는 착물이 포함되나 이로 한정되지 않는다. 전이 금속 촉매는 중실 또는 중공 입자, 실리카겔 또는 분말 목탄과 같은 캐리어 상에 침착된 금속층, 또는 전이 금속을 함유하는 유기금속 화합물 또는 착물을 포함할 수 있다. 전이 금속-함유 촉매의 몇몇 예에는 헥사하이드레이트 형태 또는 무수 형태의 염화백금산, 염화백금산 또는 이염화백금을 지방족 불포화 유기규소 화합물과 반응시켜 얻어지는 백금-함유 촉매, 백금(0)-1,3-다이비닐-1,1,3,3-테트라메틸다이실록산 착물, 및 백금 아세틸아세토네이트가 포함된다.
접착제에 사용되는 촉매의 적절한 양은 사용되는 특정 촉매의 선택에 따라 미리 결정된다. 백금 촉매는 접착제 중에 2 ppm (part per million) 이상의 백금을 제공하기에 충분한 양으로 존재한다. 대안적으로, 접착제에 존재하는 촉매의 양은 약 5 ppm 내지 약 2000 ppm 정도이다. 촉매는 단일 촉매 화학종으로서 또는 둘 이상의 상이한 화학종의 혼합물로서 첨가될 수 있다.
억제제는 촉매의 활성을 억제할 수 있는, 당업자에게 공지된 임의의 재료일 수 있다. 다시 말해, 억제제는 촉매가 촉매로서 기능하는 것을 지연시키거나 방지하는 재료이다. 본 발명의 일 태양에 따르면, 억제제는 실온에서 촉매의 활성을 지연시킬 수 있으나 승온에서는 촉매의 특성을 방해하지 않을 것이다. 억제제에는 에틸렌계 또는 방향족 불포화 아미드, 아세틸렌 화합물, 실릴화된 아세틸렌 화합물, 에틸렌계 불포화 아이소시아네이트, 올레핀 실록산, 불포화 탄화수소 모노에스테르 및 다이에스테르, 하이드로퍼옥사이드, 니트릴, 및 다이아지리딘이 포함될 수 있지만 이로 한정되지 않는다. 억제제의 다수의 예 중에서 몇몇 특정 예에는 다이알릴 말레에이트, 에티닐 사이클로헥사놀, 비스-2-메톡시-1-메틸에틸말레에이트, 및 N,N,N',N'-테트라메틸에틸렌다이아민이 포함된다. 일반적으로, 억제제는, 촉매:억제제의 몰 비가 약 1 내지 약 200이 되도록 접착제에 첨가될 수 있는데, 바람직한 경우 대안적으로 약 7 내지 약 11의 비가 사용된다.
본 발명의 다른 태양에 따르면, 본딩 시스템의 일부로서 이형층이 제공되며, 여기서, 층은 실세스퀴옥산계 수지 및 열가소성 재료로부터 선택되는 것으로부터 형성된다. 열가소성 재료를 포함하는 이형층 조성물의 몇몇 예에는, 특히, N-메틸피롤리디논 및 N,N-다이메틸아세트아미드와 같은 일반적인 용매에 용해될 수 있는, 폴리설폰, 폴리이미드, 및 폴리에테르케톤이 포함된다. 실세스퀴옥산계 수지를 포함하는 이형층 조성물은 화학식 (U1) id (U2) e (U3) f 에 따라 기재되는 3가지 실록산 단위, U1, U2, 및 U3 중 적어도 하나를 포함하며, 여기서, d, e, 및 f는 수지 중 각각의 성분의 몰 퍼센트를 나타낸다. d의 값은 약 0.025 내지 1.0의 범위일 수 있고; e의 값은 0.0 초과 내지 약 0.95 이하이며, 대안적으로 e는 0.0이고; f는 0.0 초과 내지 약 0.30 이하이며, 대안적으로 f는 0.0이다.
이형 코팅의 수지 내의 단위, U1, U2, 및 U3은 화학식:
Figure 112013085743601-pct00006
에 의해 정의되며, 여기서, R11은 수소 원자, 메틸 기, 에틸 기, 프로필 기, 페닐 기, 트라이플루오로메틸 기, 플루오르화된 유기 기를 포함하는 1 내지 20개의 탄소 원자를 함유하는 임의의 다른 유기 기, 및 임의의 그 조합으로부터의 것으로서 선택되는 유기 기를 나타낸다. R12는 수소 원자, 또는 1 내지 4개의 탄소 원자를 함유하는 탄화수소 기로부터의 것으로서 선택되는 기를 나타낸다. R13 및 R14는 수소 원자, 메틸 기, 에틸 기, 프로필 기, 헥실 기, 사이클로헥실 기, 페닐 기, 비닐 기, 헥세닐 기, 메타크릴옥시프로필 기, 아크릴옥시프로필 기, 및 1 내지 8개의 탄소 원자를 갖는 플루오르화된 부분을 포함하는 임의의 다른 유기 기로부터의 것으로서 독립적으로 선택되는 유기 기를 나타낸다. x의 값은 0, 1, 또는 2일 수 있는 한편, 각각의 단위에 대한 중합도, q, r, 및 s의 값은 정수로서 미리 결정되는데, q는 0 초과이고 각각의 정수는 실록산 단위, U1, U2, 및 U3이, 본 발명의 교시에 따른 이형층에서 적절히 기능하는 데 필요한 특성 나타내도록 선택된다. 본 발명의 소정 실시 형태에서, 단위, U2 및 U3 중 적어도 하나는 0 초과의 값을 갖는 중합도, r 및/또는 s를 나타낸다.
본 발명의 다른 태양에 따르면, 도 1에 도시된 바와 같이, 적어도 하나의 가공 작업을 수행하여 가공된 웨이퍼를 형성하기 위해, 제1 웨이퍼와 제2 웨이퍼 사이에 일시적인 본딩을 제공하는 데 접착제 및 이형층을 사용하고, 웨이퍼를 디본딩하고, 후속적으로, 가공된 웨이퍼를 세정하는 방법(100A)이 제공된다. 이 방법은 일반적으로 후속적인 코팅을 위한 제1 웨이퍼(5) 및 제2 웨이퍼(20)를 제공하는 단계(101)를 포함한다. 이형층(5)을 제1 웨이퍼(10)의 표면 상에 코팅하여(105) 이형층 코팅된 웨이퍼(25)를 형성한다. 이형층(5)은, 스핀 코팅, 분무 코팅, 유동 코팅 등을 포함하지만 이로 한정되지 않는, 당업자에게 공지된 통상적인 기술을 사용하여 코팅할 수 있다(105). 유사하게, 통상적인 기술을 사용하여 접착제(15)를 제2 웨이퍼(20)의 표면 상에 코팅하여(110) 접착제 코팅된 웨이퍼(30)를 형성한다. 당업자는 제1 웨이퍼(10) 및 제2 웨이퍼(20)가 지지체 웨이퍼 또는 후속적인 가공이 수행될 웨이퍼, 예를 들어, 패턴화된 웨이퍼의 군으로부터의 것으로서 선택될 수 있음을 이해할 것이다. 제1 웨이퍼(10)와 제2 웨이퍼(20)는 서로 상이하다. 접착제를 열경화시키기 위해, 접착제 코팅된 웨이퍼(30)를 약 70 내지 약 140℃의 범위의 온도에서 예비 베이킹할 수 있다. 대안적으로, 바람직한 경우 90 내지 110℃의 온도 범위를 사용할 수 있다. 이형층 코팅된 웨이퍼(25)를 약 80 내지 약 140℃의 범위의 온도에서 예비 베이킹할 수 있는데, 필요한 경우 대안적으로 약 100 내지 약 120℃의 범위의 온도가 사용된다.
이어서, 접착제를 이형층과 접촉하게 배치함으로써, 접착제 코팅된 웨이퍼(30)와 이형층 코팅된 웨이퍼(25)를 함께 본딩하여(115) 본딩된 웨이퍼 시스템(35)을 형성한다. 미리 결정된 감소된 압력 및 온도 수준으로 진공 오븐 내에서, 또는 접착제 내의 촉매가 열-활성화되는 경우에는 더 높은 온도로 통상적인 오븐 내에서 경화시킴으로써, 코팅된 웨이퍼들(25, 30)을 본딩할 수 있다. 접착제 내의 촉매가 광-활성화되는 경우에, 코팅된 웨이퍼들(25, 30)은 자외 (UV) 방사선에 노출 시에 본딩될 수 있는데, 승온에 노출 시에 추가적인 경화가 가능하다. 이러한 경우에, 접착제를 UV-경화시키기 위해서는 웨이퍼들 중 적어도 하나가 유리 웨이퍼 또는 UV 투명 웨이퍼이다.
본딩된 웨이퍼 시스템(35)에서, 지지체 웨이퍼는, 특히 웨이퍼 그라인딩과 같은, 후속적인 작업 또는 공정을 수행하기 위해서 필요한 지지를 패턴화된 웨이퍼에 제공한다. 여전히 도 1을 참조하면, 단지 설명을 위해 제1 웨이퍼(10)로서 식별되는 패턴화된 웨이퍼 상에서 웨이퍼 가공(120)을 수행하여 가공된 웨이퍼 시스템(40)을 형성한다. 일단 패턴화된 웨이퍼가 매우 얇은 웨이퍼로 가공되면, 필요한 경우, 가공된 웨이퍼 시스템(40) 상에서 추가적인 공정(125), 예를 들어, 관통 실리콘 비아 (TSV)를 선택적으로 수행할 수 있다.
이형층(5)과 접착제(15) 사이의 계면의 에지에서 면도날과 같은 날카로운 칼을 사용한 압입(indentation)을 개시함으로써, 가공된 웨이퍼 시스템(40)을 기계적으로 디본딩할 수 있다(130). 접착제로부터의 이형층의 분리는 얇은 가공된 웨이퍼(45)의 형성을 야기한다. 본딩된 웨이퍼 시스템(35)에서는, 접착제 층(15)을 사용하여 패턴화된 웨이퍼를 지지한다. 그라인딩 및 임의의 후속적인 가공이 완료되었을 때, 이형층(5)을 사용하여, 가공된 웨이퍼 시스템(40)의 디본딩을 촉진한다.
선택적으로, 디본딩 및 세정 후에, 얇은 가공된 웨이퍼(45)를 취급 및 사용하기 위하여, 가공된 웨이퍼(45)의 후측 표면을 다이싱 테이프(50)에 라미네이팅하거나 영구적으로 본딩할 수 있다(135). 가공된 웨이퍼(45)의 후측 표면은 이형층(5) 또는 접착제(15) 중 어느 것과도 접촉하지 않는 웨이퍼의 면으로서 정의된다. 다이싱 테이프(50)에 대한 라미네이션 또는 본딩은, 가공된 웨이퍼 시스템(40)을 디본딩 단계(130) 및 세정 단계(140)에 노출시키기 전에 수행될 수 있다.
이어서, 가공된 웨이퍼(45)를, 표면 세정제로서 작용할 유기 용매에 노출시킬 수 있다(140). 이형층이 용해성인 유기 용매에 웨이퍼를 담그거나, 또는 웨이퍼 상에 용매를 분무함으로써, 가공된 웨이퍼(45)로부터 이형층(5) 또는 그의 임의의 잔류물을 제거할 수 있다. 유기 용매는 또한 이형층이 코팅되어 있는 웨이퍼(10)의 표면을 세정한다. 용매가 이형층(5)을 용해할 수 있고 임의의 필수 규제 요건을 충족시킬 수 있다면, 가공된 웨이퍼(45)를 세정하는 데 어떠한 유기 용매도 사용할 수 있다. 유기 용매의 몇몇 예에는, 톨루엔, 자일렌, 메시틸렌, 프로필렌 글리콜 메틸 에테르 아세테이트 (PGMEA), 및 부틸 아세테이트가 포함되지만 이로 한정되지 않는다.
당업자는, 도 2 및 도 3에 나타낸 바와 같이, 제2 비코팅된 웨이퍼 또는 다른 이형층 코팅된 웨이퍼에 본딩하기 전에, 이형층 코팅된 웨이퍼에 접착제를 적용하도록 방법(100A)을 수정할 수 있음을 이해할 것이다. 이제 도 2를 참조하면, 방법(100A; 도 1 참조)의 그러한 변형이 방법(100B)의 형태로 나타나있다. 접착제(15)를 제1 웨이퍼(5) 상의 이형층(10)의 표면에 적용하여(111) 접착제/이형층 코팅된 웨이퍼(31)를 형성한다는 점에서, 방법(100B)은 방법(100A)과 상이하다. 이어서, 제2 웨이퍼(20)를 접착제/이형층 코팅된 웨이퍼(31)와 함께 본딩하여(116) 본딩된 웨이퍼 시스템(35)을 형성한다. 후속적인 가공(120), 디본딩(120), 및 세정(140) 단계뿐만 아니라, 추가적인 가공 작업을 수행하는 것(125) 및 가공된 웨이퍼를 다이싱 테이프에 라미네이팅/본딩하는 것과 관련되는, 선택적으로 포함되는 단계들이 방법(100A)에서 앞서 기재된 것과 유사한 방식으로, 본딩된 웨이퍼 시스템(35)에서 수행될 수 있다.
이제 도 3을 참조하면, 방법(100B)의 변형의 예가 방법(100C)의 형태로 제공된다. 이 방법은 일반적으로 제1 웨이퍼(5) 및 제2 웨이퍼(20)를 제공하는 단계(101)를 포함하며; 웨이퍼(5, 20)는 코팅되어 있지 않다. 제1 웨이퍼(5) 상에 이형층(10)을 코팅하고(105), 제2 웨이퍼(20) 상에 제2 이형층(10)을 코팅하여(106), 2개의 이형층 코팅된 웨이퍼(25, 26)를 형성한다. 이어서, 접착제(15)를 이형층 코팅된 웨이퍼들(25, 26) 중 하나에 적용하여(111) 접착제/이형층 코팅된 웨이퍼(31, 32)를 형성한다. 접착제/이형층 코팅된 웨이퍼(31, 32)를 나머지 이형층 코팅된 웨이퍼(25, 26)에 일시적으로 본딩하여(117) 본딩된 웨이퍼 시스템(36)을 형성한다. 본딩된 웨이퍼 시스템(36) 내의 웨이퍼들(5, 20) 중 하나 상에서 웨이퍼 가공 작업, 예를 들어, 그라인딩을 수행하여(120) 가공된 웨이퍼 시스템(41)을 형성할 수 있다.
역시 도 3을 참조하면, 이러한 웨이퍼 가공(120), 및 추가적인 가공 (즉, TSV)을 수행하는 것(125) 및 가공된 웨이퍼 시스템(41)을 다이싱 테이프에 라미네이팅/본딩하는 것과 같은 임의의 후속적인 선택적인 공정의 완료 후에, 접착제(15)로부터 이형층(10) 중 하나를 분리함으로써 웨이퍼들(5, 20)을 서로로부터 디본딩한다(130). 가공된 웨이퍼(45)를, 표면 세정제로서 작용할 유기 용매(140)에 노출시킬 수 있다. 이형층이 용해성인 유기 용매에 웨이퍼를 담그거나, 또는 웨이퍼 상에 용매를 분무함으로써, 가공된 웨이퍼(45)로부터 이형층(5) 또는 그의 임의의 잔류물을 제거할 수 있다. 당업자는, 도 3에 나타낸 바와 같이, 캐리어 웨이퍼에 인접한 이형층으로부터 접착제(15)를 분리하는 경우에, 용매 세정(140)을 수행하기 전에, 가공된 웨이퍼(45)에 인접한 이형층으로부터 접착제를 기계적으로 제거(137)할 수 있음을 이해할 것이다.
하기 특정 실시예는 본 발명을 설정하기 위해 제공되며 본 발명의 범주를 제한하는 것으로 해석되어서는 안된다. 당업자는, 본 발명의 개시 내용을 고려하여, 본 명세서에 개시된 특정 실시 형태에서 많은 변경이 이루어질 수 있으며, 본 발명의 사상 또는 범주를 벗어나거나 넘어서지 않으면서 유사하거나 비슷한 결과를 여전히 얻을 수 있음을 알 것이다.
실시예 1 - 촉매를 갖는 Si -H 작용화된 수지의 제조
본 실시예는, 촉매가 또한 분산되어 있는, 본 발명의 교시에 따른 Si-H 작용화된 폴리실록산 올리고머 수지의 제조를 나타낸다. 총 244 밀리그램의 N.N,N',N'-테트라메틸에틸렌다이아민을 실온에서 1시간 동안 실록산 용매 중 백금(0)-1,3-다이비닐-1,1,3,3-테트라메틸다이실록산 착물 용액 87 밀리그램 (22 밀리그램 Pt)과 혼합한다. 이어서, 130.35 그램의 폴리메틸하이드로겐실록산-코-폴리다이메틸실록산 공중합체 (F1-3546 중합체, 미국 미시간주 미들랜드 소재의 다우 코닝 코포레이션(Dow Corning Corp.)) 및 79.8 그램의 다른 폴리메틸하이드로겐실록산-코-폴리다이메틸실록산 공중합체 (6-3570 중합체, 다우 코팅 코포레이션)를 상기 백금 촉매 용액에 첨가한다. 혼합물을 24시간동안 실온에서 교반한다.
실시예 2 - 접착제 조성물의 제조
본 실시예는 본 발명의 교시에 따른 접착제 조성물의 제조를 나타낸다. 총 16.30 그램의, 실시예 1의 보관된 혼합물을, 기계적 교반 샤프트 및 질소 주입구/배출구가 구비된 3구 250 ml 둥근바닥 플라스크에 첨가한다. 이어서, 비닐-종결된 폴리다이메틸실록산 올리고머 (SFD-119, 다우 코닝 코포레이션) 및 비닐-작용화된 실리카 (6-3444, 다우 코닝 코포레이션)의 혼합물 100 그램을 교반하면서 플라스크에 천천히 첨가한다. 혼합물을 2시간 동안 교반하고, 이어서, 나중에 사용하기 위해 플라스틱 병으로 옮긴다.
실시예 3 - 접착제 조성물의 제2 제조
본 실시예는 본 발명의 교시에 따른 제2 접착제 조성물의 제조를 나타낸다. 총 2.314 그램의, 실시예 1의 보관된 혼합물을, 기계적 교반 샤프트 및 질소 주입구/배출구가 구비된 3구 250 ml 둥근바닥 플라스크에 첨가한다. 이어서, 100 그램의, 비닐 종결된 폴리다이메틸실록산 올리고머 (SFD-120, 다우 코닝 코포레이션)를 교반하면서 플라스크에 천천히 첨가한다. 혼합물을 2시간 동안 교반하고, 이어서, 나중에 사용하기 위해 플라스틱 병으로 옮긴다.
실시예 4 - 메틸실세스퀴옥산 이형층의 제조
이 실시예는 본 발명의 교시에 따른 실세스퀴옥산계 이형층의 제조를 나타낸다. 총 316 그램의 진한 HCl (HCl:H2O의 몰 비는 3.12 몰/11.2 몰임), 689 그램의 톨루엔, 및 2 그램의 옥틸소듐 설페이트를, 기계적 교반 샤프트, 응축기, 및 질소 주입구 및 배출구가 구비된 3L 자켓형 둥근바닥 플라스크에 첨가하여 수성 HCL/톨루엔 현탁액을 형성한다. 반응 온도를 20℃에서 유지하면서 수성 HCl/톨루엔 현탁액을 600 rpm으로 교반하여 옥틸소듐 설페이트 계면활성제를 용해한다.
총 200 그램의 톨루엔 (2.17 몰) 및 149.5 그램의 메틸트라이클로로실란 (1.0 몰)을 1.46 그램/분의 속도로 다른 둥근바닥 플라스크에 함께 첨가한다. 질소 분위기 하에서, 메틸트라이클로로실란/톨루엔 용액을 4시간의 기간에 걸쳐 HCl/톨루엔 현탁액에 첨가한다. 이어서, 상분리가 일어나게 하기 위하여 기계적 교반을 중단한다. 약 2분 후에 상분리가 일어난다. 조(crude) 메틸실세스퀴옥산 상을 함유하는 상부의 유기 톨루엔 층을 하부의 진한 HCl 층으로부터 분리한다. HCl 층을 제거한다.
유기 톨루엔 층을 300 rpm의 교반 속도에서 1분 동안 200 ml의 탈이온수로 세척한다. 5분 동안 기계적 교반을 중단하고, 잔류 HCl 및 계면활성제를 함유하는 수층을 제거한다. 세척수의 pH 값이 약 4가 될 때까지 이러한 세척 공정을 5회 반복하였다. 후속적으로, 80 그램 (1.7 몰)의 에탄올을 교반하면서 유기 톨루엔 층에 첨가하며, 이는 층이 투명해지게 한다. 용액을 약 5분 동안 교반한다. 마지막으로, 반투명 용액을 서양배 형태의 플라스크(pear-shaped flask)로 옮기고, 40℃에서 회전식 증발기를 사용하여 톨루엔 용매, 에탄올, 및 잔류 HCl을 스트리핑해 제거하여 조 메틸실세스퀴옥산 수지를 남긴다. 조 수지를 추가로 하룻밤 진공 건조한다. 이어서, 조 수지를 약 7 중량%로 부틸 아세테이트에 용해하고, 여과하고, 나중에 사용하기 위해 보관한다.
실시예 5 - 페닐실세스퀴옥산 이형층의 제조
이 실시예는 본 발명의 교시에 따른 다른 실세스퀴옥산계 이형층의 제조를 나타낸다. 총 503.4 그램 (2.54 몰)의 페닐트라이메톡시실란 및 0.36 그램의 트라이플루오로메탄설폰산 (트라이플산)을, 기계적 교반 샤프트, 온도계, 딘-스타크(Dean-Stark) 트랩, 응축기, 및 질소 주입구 및 배출구가 구비된 1리터, 3구 둥근바닥 플라스크에 첨가한다. 혼합물을 200 rpm으로 교반하면서, 총 137.2 g (7.62 몰)의 물을 15분에 걸쳐 천천히 첨가하여 반응 혼합물 온도가 50℃를 넘지 않게 되는 것을 보장한다. 이어서, 반응 혼합물을 75℃에서 90분 동안 환류시킨다. 딘-스타크 트랩을 통해 메탄올 및 약간의 물을 제거한다. 온도를 80℃로 올린 후에, 약 233 그램의 액체를 제거한다. 후속적으로, 반응 혼합물을 약 60℃로 냉각하고 317 그램의 톨루엔 및 1.54 그램의 50 중량% KOH 수용액을 따로따로 첨가한다.
딘-스타크 트랩을 통해 물을 제거하면서 반응 혼합물을 환류시킨다. 온도를 113℃로 올린 후에, 약 300 그램의 액체를 제거한다. 혼합물을 추가로 2시간 동안 환류시킨 후에, 반응 혼합물을 90℃로 냉각하고 0.83 그램의 아세트산을 혼합물에 첨가한다. 이어서, 반응 혼합물을 추가로 30분 동안 냉각하고, 형성된 염을 유리 섬유/부흐너 깔때기를 통해 여과하여 염을 분리하고 수집한다. 이어서, 회전식 증발기를 사용하여 용매를 제거하고 이형층 수지를 수집한다. 수지의 분자량은 약 12,600 kg/몰이고, 중량 평균 분자량 대 수평균 분자량 (Mw:Mn)의 비는 약 3.08이다. 수지를 10 중량%로 부틸 아세테이트에 용해하고, 여과하고, 나중에 사용하기 위해 보관한다.
실시예 6 - 웨이퍼 본딩 , 디본딩 , 및 세정 공정
실시예 2 또는 실시예 3에서 생성된 약 5 ml의 접착제를, 칼-수스(Karl-Suss) 스핀 코팅 장비에 위치시킨 4" 클린 규소 웨이퍼의 표면 상에 배치한다. 생성된 코팅의 두께는, 코팅을 적용하는 데 사용되는 스핀 속도에 따라 약 30 내지 약 100 마이크로미터의 범위일 수 있다. 웨이퍼를 90℃에서 약 1분 동안 예비 베이킹한다.
실시예 4 또는 실시예 5에서 생성된 약 2 ml의 이형층 수지를, 칼-수스 스핀 코팅 장비에 위치시킨 4" 클린 규소 또는 유리 웨이퍼의 표면 상에 배치한다. 생성된 코팅의 두께는, 코팅을 적용하는 데 사용되는 스핀 속도에 따라 약 150 내지 약 300 나노미터의 범위일 수 있다. 웨이퍼를 110℃에서 약 1분 동안 예비 베이킹한다.
약 5 ㎪ (50 mbar)의 진공에서, 접착제로 코팅된 웨이퍼를 이형 코팅으로 코팅된 웨이퍼에 본딩한다. 이어서, 본딩된 웨이퍼들을 오븐에 넣고 130 내지 150℃에서 약 2분 동안 베이킹한다. 가공 요건에 따라, 약 150 내지 250℃ 범위의 다양한 온도에서 1시간 동안 웨이퍼를 추가로 처리하여 본딩된 웨이퍼 시스템을 형성한다.
실시예 7 - 디본딩 및 세정에 관한, 본딩된 웨이퍼 시스템의 시험
실시예 6의 방법을 개별적으로 10회 수행하여, 본 발명의 교시에 따른 본딩된 웨이퍼 시스템 (실행 번호 1 내지 10)을 형성하였다. 웨이퍼 내로 면도날을 삽입하여 디본딩을 개시함으로써, 각각의 본딩된 웨이퍼 시스템을 디본딩 시험한다. 디본딩의 완료 시에, 부틸 아세테이트 또는 프로필렌 글리콜 메틸 에테르 아세테이트 (PGMEA)로 웨이퍼를 세척함으로써, 이형층 수지로 코팅된 웨이퍼를 용매 용해도 시험한다. 실행 번호 1 내지 10에서 본딩된 웨이퍼 시스템을 형성하는 데 사용된 공정 파라미터 및 수행된 디본딩 및 용해도 시험의 결과가 표 1에 제공되어 있다.
이 실시예는 본 발명의 교시에 따라 제조된 본딩된 웨이퍼 시스템이 본 명세서에 기재된 단순한 기계적 방법을 통해 디본딩될 수 있음을 나타낸다 (실행 번호 1, 3 및 5 내지 9). 디본딩 후에, 표면을 유기 용매에 노출시켜 웨이퍼의 표면을 세정할 수 있다 (실행 번호 1, 3, 5 내지 9). 사후 본딩 온도는, 이형층 및 접착제에서의 실질적인 경화 및 가교결합을 방지하기에 충분히 낮게 유지하여야 한다. 예를 들어, 실시예 2의 접착제 (실행 번호 1 및 2) 또는 실시예 3의 접착제 (실행 번호 3 및 4)와 함께 사용할 때, 실시예 4로부터의 이형층은 사후-본딩 온도 노출이 150℃인 경우(실행 번호 1 및 3)에는 성공적으로 디본딩되지만, 사후-본딩 온도를 200℃로 올린 경우(실행 번호 2 및 4)에는 그렇지 않다. 그러나, 실시예 5의 이형층을 실시예 2의 접착제 (실행 번호 5 내지 7)와 함께 사용할 때는, 150℃ (실행 번호 5) 내지 250℃ (실행 번호 7) 사이의 사후-본딩 온도에 노출 후에, 본딩된 웨이퍼 시스템이 디본딩될 수 있다. 표 1에 나타낸 결과는, 접착제 및 이형층의 올바른 선택에 의해서, 얇은 웨이퍼 가공 작업의 진행 후, 본딩된 웨이퍼들을 디본딩할 수 있음을 나타낸다.
[표 1]
Figure 112013085743601-pct00007
당업자는 기재된 측정치가 다양한 상이한 시험 방법에 의해 얻어질 수 있는 표준 측정치임을 알 것이다. 실시예에 기재된 시험 방법은 필요한 측정치 각각을 얻기 위한 단지 하나의 이용가능한 방법을 나타낸다.
본 발명의 다양한 실시 형태의 전술한 기재는 예시 및 설명을 위해 제공되었다. 이는 본 발명을 개시된 정확한 실시 형태들로 총망라하거나 제한하고자 하는 것은 아니다. 상기 교시와 관련하여 수많은 수정 또는 변형이 가능하다. 논의된 실시 형태들은 본 발명에 포함된 원리 및 그의 실제 응용에 대한 최상의 설명을 제공하기 위해 선택되고 기재되었으며, 그에 의해 당업자가 다양한 실시 형태로 그리고 고려된 특정 용도에 적합한 다양한 변경 형태로 본 발명의 교시를 이용할 수 있게 한다. 그러한 모든 변경 및 변형은, 정당하게, 합법적으로 그리고 공정하게 권리가 있는 범위에 따라 해석될 때, 첨부된 특허청구범위에 의해 결정되는 본 발명의 범주에 속한다.

Claims (13)

  1. 반도체 웨이퍼의 표면을 처리하여 가공 동안의 취급성을 향상시키는 방법으로서,
    제1 웨이퍼 및 제2 웨이퍼를 제공하는 단계;
    상기 제1 웨이퍼의 표면에 이형층을 적용하여 이형층 코팅된 웨이퍼를 형성하는 단계로서, 상기 이형층이 실세스퀴옥산계 수지 및 열가소성 수지의 군으로부터 선택되는 하나이고; 상기 이형층이 실질적인 가교결합의 발생 없이 최대 180℃의 노출을 견뎌낼 수 있는, 단계;
    상기 제2 웨이퍼의 표면 또는 상기 이형층 코팅된 웨이퍼에 접착제를 적용하여 접착제 코팅된 웨이퍼를 형성하는 단계로서, 상기 접착제가 상기 이형층과 혼화성이 아니고; 상기 접착제가 비닐-작용화된 올리고머 수지, Si-H 작용성 올리고머 수지, 하이드로실릴화 반응을 촉진할 수 있는 촉매, 및 선택적으로 하이드로실릴화 반응의 개시를 지연시키도록 촉매와 상호작용할 수 있는 억제제를 포함하는 폴리실록산계 조성물인, 단계;
    선택적으로, 상기 접착제 코팅된 웨이퍼를 90 내지 110℃의 온도에서 예비 베이킹(pre-baking)하는 단계;
    상기 접착제 코팅된 웨이퍼를 다른 웨이퍼에 본딩함으로써 본딩된 웨이퍼 시스템을 형성하는 단계로서, 상기 다른 웨이퍼는 상기 제2 웨이퍼 또는 상기 이형층 코팅된 웨이퍼인, 단계;
    상기 제1 웨이퍼 상에서 적어도 하나의 웨이퍼 가공 작업을 수행하여 가공된 웨이퍼 시스템을 형성하는 단계;
    상기 이형층과 상기 접착제 사이의 분리를 개시함으로써, 상기 가공된 웨이퍼 시스템을 디본딩하여 가공된 제1 웨이퍼를 얻는 단계; 및
    상기 가공된 제1 웨이퍼의 표면을 유기 용매로 세정하는 단계로서, 상기 유기 용매는 상기 이형층을 용해시키는, 단계를 포함하는 방법.
  2. 삭제
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서, 웨이퍼 가공 작업은 웨이퍼 그라인딩인 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서, 열가소성 재료는 일반적인 용매에 용해될 수 있는, 폴리설폰, 폴리이미드, 및 폴리에테르케톤의 군으로부터 선택되는 하나인 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서, 제2 가공 작업이 수행되며; 상기 제2 가공 작업은 관통 실리콘 비아(through-silicon via; TSV)인 방법.
  7. 웨이퍼 가공 작업을 용이하게 하기 위해 지지체 웨이퍼를 반도체 웨이퍼에 일시적으로 본딩하는 데 사용되는 본딩 시스템으로서,
    제1 웨이퍼 및 제2 웨이퍼;
    상기 제1 웨이퍼의 표면 상에 위치되는 이형층으로서, 상기 이형층은 유기 용매에 용해성이고; 상기 이형층이 실세스퀴옥산계 수지 및 열가소성 수지의 군으로부터 선택되는 하나이고; 상기 이형층이 실질적인 가교결합의 발생 없이 최대 180℃의 노출을 견뎌낼 수 있는, 이형층; 및
    상기 제2 웨이퍼의 표면 상에 위치되는 접착제로서, 상기 접착제는 상기 이형층과 비혼화성이고; 상기 접착제가 비닐-작용화된 올리고머 수지, Si-H 작용성 올리고머 수지, 하이드로실릴화 반응을 촉진할 수 있는 촉매, 및 선택적으로 하이드로실릴화 반응의 개시를 지연시키도록 촉매와 상호작용할 수 있는 억제제를 포함하는 폴리실록산계 조성물인, 접착제를 포함하며;
    접착제 및 이형층은 일시적으로 본딩 및 디본딩될 수 있는 본딩 시스템.
  8. 삭제
  9. 제7항에 있어서, 접착제는
    화학식 E(C1) a (C2) b (C3) c E (여기서, E는 말단 캡핑 기(endcapping group)를 나타내고 a, b, 및 c는 수지 중 각각의 성분의 몰 퍼센트를 나타내는데, a는 0.025 내지 1.0의 범위이고; b는 0.0 내지 0.95의 범위이고; c는 0.0 내지 0.60의 범위임)에 따른 3가지 실록산 성분, C1, C2, 및 C3 중 적어도 하나를 포함하는 비닐-작용화된 올리고머 수지;
    하기 화학식:
    Figure 112018052131296-pct00017

    (여기서, 하첨자 v는 0 내지 1의 범위의 임의의 수이고, 하첨자 u는 0 내지 2의 범위의 임의의 수이고, 하첨자 z는 0 내지 1의 범위의 임의의 수이고; R1은, 선택적으로 불소로 치환된, 1 내지 8개의 탄소 원자를 갖는 유기 기이고; R2, R3, R7, R8, R9, 및 R10은 수소 원자, 및 불소로 선택적으로 치환되는, 1 내지 8개의 탄소 원자를 갖는 비-비닐-함유 유기 기로부터의 하나로서 독립적으로 선택되는 유기 기인데, 하첨자의 합 (u+v+z)이 0인 경우에 R8, R9, 및 R10 중 적어도 하나는 수소 원자를 포함하고; 중합도 p는 Si-H 작용성 수지가 접착제에서 기능하는 데 필요한 특성을 나타내도록 선택되는 0이 아닌 정수로서 미리 결정됨)에 의해 정의되는 Si-H 작용성 올리고머 수지;
    열-활성화되는 촉매 및 광-활성화되는 촉매의 군으로부터 선택되는, 하이드로실릴화 반응을 촉진할 수 있는 촉매; 및 선택적으로,
    촉매되는 반응의 개시를 지연시키도록 촉매와 상호작용할 수 있는 억제제를 포함하는 본딩 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서, 비닐-작용화된 수지 내의 말단 캡핑 기, E, 및 실록산 성분 C1, C2, 및 C3은 하기 화학식:
    Figure 112018052131296-pct00018

    (여기서, 하첨자 v는 0 내지 1의 범위의 임의의 수이고, 하첨자 u는 0 내지 2의 범위의 임의의 수이고, R1, R2, R3, R4, R15, 및 R16은, 선택적으로 불소로 치환된, 1 내지 8개의 탄소 원자를 갖는 독립적으로 선택되는 유기 기인데, 하첨자 v가 1인 경우에, 선택된 R2, R3, R4, R15, 및 R16 기 중 적어도 하나는 비닐 작용기를 포함하는 지방족 또는 방향족 기이고; R5는 1 내지 12개의 탄소를 갖는 지방족 또는 방향족 기, 또는 그 조합인 유기 기이고; R6은 수소 원자, 또는 1 내지 4개의 탄소 원자를 갖는 탄화수소 기이고; 각각의 성분에 대한 중합도, m, n, 및 o는 정수로서 미리 결정되는데, m은 0 초과이고, 각각의 정수는 상응하는 성분이 접착제에서 기능하는 데 필요한 특성을 나타내도록 선택됨)에 의해 추가로 정의되는 본딩 시스템.
  11. 제7항에 있어서, 이형층은 화학식 (U1) d (U2) e (U3) f (여기서, d, e, 및 f는 수지 중 각각의 성분의 몰 퍼센트를 나타내는데, d는 0.025 내지 1.0의 범위이고; e는 0.0 내지 0.95의 범위이고; f는 0.0 내지 0.30의 범위임)에 따른 3가지 실록산 단위 중 적어도 하나를 갖는 수지를 포함하고;
    여기서, U1, U2, 및 U3은 하기 화학식:
    Figure 112018052131296-pct00019

    (여기서, R11은 1 내지 20개의 탄소 원자를 함유하며 선택적으로 불소를 함유하는 유기 기이고; R12는 수소 원자, 및 1 내지 4개의 탄소 원자를 함유하는 탄화수소 기로부터 선택되고; R13 및 R14는 수소 원자, 및 1 내지 8개의 탄소 원자를 갖는 플루오르화된 부분(moiety)으로 선택적으로 치환된 유기 기로부터 독립적으로 선택되는 유기 기이고; x의 값은 0, 1, 또는 2이고; 각각의 단위에 대한 중합도, q, r, 및 s는 정수로서 미리 결정되는데, q는 0 초과이고, 각각의 정수는 상응하는 단위가 이형층에서 기능하는 데 필요한 특성을 나타내도록 선택됨)에 의해 추가로 정의되는 본딩 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서, 성분 C2 및 C3에 대한 각각의 중합도 n 및 o 중 적어도 하나는 0 초과인 본딩 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서, 단위 U2 및 U3에 대한 각각의 중합도 r 및 s 중 적어도 하나는 0 초과인 본딩 시스템.
KR1020137024921A 2011-02-28 2012-02-24 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법 KR101896483B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161447270P 2011-02-28 2011-02-28
US61/447,270 2011-02-28
PCT/US2012/026448 WO2012118700A1 (en) 2011-02-28 2012-02-24 Wafer bonding system and method for bonding and debonding thereof

Publications (2)

Publication Number Publication Date
KR20140014178A KR20140014178A (ko) 2014-02-05
KR101896483B1 true KR101896483B1 (ko) 2018-09-10

Family

ID=45998617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024921A KR101896483B1 (ko) 2011-02-28 2012-02-24 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법

Country Status (7)

Country Link
US (1) US9029269B2 (ko)
EP (1) EP2681762B1 (ko)
JP (1) JP6001568B2 (ko)
KR (1) KR101896483B1 (ko)
CN (1) CN103403855B (ko)
TW (1) TWI557786B (ko)
WO (1) WO2012118700A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP6055597B2 (ja) * 2012-02-09 2016-12-27 東京応化工業株式会社 貼付方法及び貼付装置
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6170672B2 (ja) * 2012-12-27 2017-07-26 富士フイルム株式会社 半導体装置製造用仮接着剤、並びに、それを用いた接着性支持体、及び、半導体装置の製造方法
KR102075635B1 (ko) * 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
KR20140091950A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 반도체 장치의 제조 방법
KR102077248B1 (ko) * 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
WO2014160067A1 (en) 2013-03-14 2014-10-02 Dow Corning Corporation Thermally curable silicone compositions as temporary bonding adhesives
JP6050170B2 (ja) * 2013-03-27 2016-12-21 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
US9269603B2 (en) * 2013-05-09 2016-02-23 Globalfoundries Inc. Temporary liquid thermal interface material for surface tension adhesion and thermal control
WO2015009801A1 (en) * 2013-07-16 2015-01-22 Dow Corning Corporation Bonded wafer system and method for bonding and de-bonding thereof
US8962449B1 (en) 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
JP6374680B2 (ja) * 2013-12-13 2018-08-15 東京応化工業株式会社 貼付方法
EP3092658A4 (en) * 2014-01-07 2017-07-05 Brewer Science, Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9865490B2 (en) 2014-01-07 2018-01-09 Brewer Science Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
TW201530610A (zh) * 2014-01-27 2015-08-01 Dow Corning 暫時性接合晶圓系統及其製造方法
US10106713B2 (en) 2014-01-29 2018-10-23 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, temporary adhesive material for wafer processing, and method for manufacturing thin wafer
JP6145061B2 (ja) * 2014-03-04 2017-06-07 東京エレクトロン株式会社 接合システムおよび接合方法
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
CN106165074B (zh) * 2014-03-19 2020-05-12 三星电子株式会社 制造半导体装置的方法
JP6406887B2 (ja) * 2014-06-16 2018-10-17 東京応化工業株式会社 接着剤組成物及びその利用
GB2530388A (en) * 2014-07-25 2016-03-23 Dow Corning Fluoro-silicone compositions as temporary bonding adhesives field of the invention
JP6446248B2 (ja) * 2014-12-03 2018-12-26 東京応化工業株式会社 積層体の製造方法、基板の処理方法及び積層体
JP6225894B2 (ja) * 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法
US10522383B2 (en) 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding
CN104979262B (zh) * 2015-05-14 2020-09-22 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法
JP6465743B2 (ja) * 2015-05-14 2019-02-06 東京応化工業株式会社 分離層形成用組成物、分離層、分離層を含む積層体、積層体の製造方法および積層体の処理方法
JP6546783B2 (ja) * 2015-05-21 2019-07-17 東京応化工業株式会社 積層体の製造方法及び支持体分離方法
JP6443241B2 (ja) * 2015-06-30 2018-12-26 信越化学工業株式会社 ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
DE102015118742A1 (de) 2015-11-02 2017-05-04 Ev Group E. Thallner Gmbh Verfahren zum Bonden und Lösen von Substraten
GB2544563B (en) * 2015-11-20 2019-02-06 Rfhic Corp Mounting of semiconductor-on-diamond wafers for device processing
US10894935B2 (en) 2015-12-04 2021-01-19 Samsung Electronics Co., Ltd. Composition for removing silicone resins and method of thinning substrate by using the same
FR3052098B1 (fr) * 2016-06-03 2019-08-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un dispositif de manipulation, dispositif de manipulation et procede de collage reversible utilisant un tel dispositif
US20180068843A1 (en) 2016-09-07 2018-03-08 Raytheon Company Wafer stacking to form a multi-wafer-bonded structure
US10147631B2 (en) 2016-09-26 2018-12-04 Dow Silicones Corporation Fluoro-silicone compositions as temporary bonding adhesives
US10403598B2 (en) 2017-08-11 2019-09-03 Micron Technology, Inc. Methods and system for processing semiconductor device structures
US10300649B2 (en) 2017-08-29 2019-05-28 Raytheon Company Enhancing die flatness
WO2019130185A1 (en) * 2017-12-29 2019-07-04 3M Innovative Properties Company Thermally curable two part processing adhesive composition
TWI675899B (zh) * 2018-04-25 2019-11-01 達興材料股份有限公司 暫時黏著被加工物之方法及黏著劑
JP7349784B2 (ja) * 2018-12-26 2023-09-25 東京エレクトロン株式会社 基板処理システム、および基板処理方法
US10847569B2 (en) 2019-02-26 2020-11-24 Raytheon Company Wafer level shim processing
KR20200113069A (ko) 2019-03-20 2020-10-06 삼성전자주식회사 반도체 소자 제조 방법
US11195740B2 (en) 2019-04-17 2021-12-07 Micron Technology, Inc. Methods and apparatus for wafer handling and processing
KR102298227B1 (ko) * 2019-08-30 2021-09-06 주식회사 엘트린 디본딩 장치.
US20230343629A1 (en) 2020-08-27 2023-10-26 Nissan Chemical Corporation Laminate and release agent composition
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US20230030116A1 (en) * 2021-07-28 2023-02-02 Kla Corporation System and method for optimizing through silicon via overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050000636A1 (en) * 2003-05-07 2005-01-06 Bruno Geiger Method for temporarily fixing two planar workpieces
US20050221598A1 (en) 2004-03-31 2005-10-06 Daoqiang Lu Wafer support and release in wafer processing
US20070275255A1 (en) 2003-12-23 2007-11-29 Ge Bayer Silicones Gmbh & Co., Kg Curable Siloxane Composition With Modified Surface Properties

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101180497B1 (ko) 2002-11-29 2012-09-06 안드레아스 야콥 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
JP2005129653A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2005343073A (ja) * 2004-06-04 2005-12-15 Toyo Ink Mfg Co Ltd 剥離力の調節が可能な剥離層を有する構造体の製造方法
KR101278460B1 (ko) * 2005-03-01 2013-07-02 다우 코닝 코포레이션 반도체 가공을 위한 임시 웨이퍼 접착방법
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7695819B2 (en) * 2005-09-30 2010-04-13 Wacker Chemical Corporation Two piece curable HCR silicone elastomers
US20080014532A1 (en) 2006-07-14 2008-01-17 3M Innovative Properties Company Laminate body, and method for manufacturing thin substrate using the laminate body
US7713835B2 (en) 2006-10-06 2010-05-11 Brewer Science Inc. Thermally decomposable spin-on bonding compositions for temporary wafer bonding
JP5571295B2 (ja) * 2008-07-14 2014-08-13 東レ・ダウコーニング株式会社 ヒドロシリル化反応により硬化してなるシリコーン層を備えた基材の製造方法および回収された有機溶媒を使用するシリコーン組成物
JP5252283B2 (ja) * 2008-10-15 2013-07-31 富士電機株式会社 半導体装置の製造方法及びそのための装置
JP5439583B2 (ja) * 2009-04-16 2014-03-12 スス マイクロテク リソグラフィー，ゲーエムベーハー 一時的なウェハーボンディング及びデボンディングのための改善された装置
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050000636A1 (en) * 2003-05-07 2005-01-06 Bruno Geiger Method for temporarily fixing two planar workpieces
US20070275255A1 (en) 2003-12-23 2007-11-29 Ge Bayer Silicones Gmbh & Co., Kg Curable Siloxane Composition With Modified Surface Properties
US20050221598A1 (en) 2004-03-31 2005-10-06 Daoqiang Lu Wafer support and release in wafer processing

Also Published As

Publication number Publication date
EP2681762A1 (en) 2014-01-08
TWI557786B (zh) 2016-11-11
CN103403855A (zh) 2013-11-20
JP6001568B2 (ja) 2016-10-05
WO2012118700A9 (en) 2013-04-04
US20140057450A1 (en) 2014-02-27
WO2012118700A1 (en) 2012-09-07
KR20140014178A (ko) 2014-02-05
JP2014514728A (ja) 2014-06-19
US9029269B2 (en) 2015-05-12
CN103403855B (zh) 2017-02-22
TW201241897A (en) 2012-10-16
EP2681762B1 (en) 2017-04-26

Similar Documents

Publication Publication Date Title
KR101896483B1 (ko) 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법
KR101907010B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법
JP5687230B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5068674B2 (ja) 半導体加工のための一時的なウェハ結合法
JP6463664B2 (ja) ウエハ加工体及びウエハ加工方法
JP5767159B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR101633956B1 (ko) 가접착재 조성물 및 박형 웨이퍼의 제조 방법
TWI640436B (zh) 晶圓加工體、晶圓加工用暫時性接著材及薄型晶圓之製造方法
TWI668077B (zh) 晶圓之暫時接著方法及薄型晶圓之製造方法
JP5409695B2 (ja) オルガノポリシロキサン、オルガノポリシロキサンを含む仮接着剤組成物、及びそれを用いた薄型ウエハの製造方法
WO2014160067A1 (en) Thermally curable silicone compositions as temporary bonding adhesives
CN105733498A (zh) 晶片加工体、晶片加工用暂时粘着材料及薄型晶片的制造方法
TWI793305B (zh) 附電路基板加工體及附電路基板加工方法
CN108977117A (zh) 基板加工用暂时粘着薄膜卷、薄型基板的制造方法
KR20220108799A (ko) 웨이퍼 가공용 가접착제, 웨이퍼 적층체 및 박형 웨이퍼의 제조 방법
JP7351260B2 (ja) デバイス基板用仮接着剤、デバイス基板積層体及びデバイス基板積層体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant