KR101895769B1 - 반도체 제조용 챔버의 코팅막 및 그 제조 방법 - Google Patents

반도체 제조용 챔버의 코팅막 및 그 제조 방법 Download PDF

Info

Publication number
KR101895769B1
KR101895769B1 KR1020150115503A KR20150115503A KR101895769B1 KR 101895769 B1 KR101895769 B1 KR 101895769B1 KR 1020150115503 A KR1020150115503 A KR 1020150115503A KR 20150115503 A KR20150115503 A KR 20150115503A KR 101895769 B1 KR101895769 B1 KR 101895769B1
Authority
KR
South Korea
Prior art keywords
coating film
layer
seed layer
chamber
coating
Prior art date
Application number
KR1020150115503A
Other languages
English (en)
Other versions
KR20170021103A (ko
Inventor
이종수
이종범
Original Assignee
이종수
이종범
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, 이종범 filed Critical 이종수
Priority to KR1020150115503A priority Critical patent/KR101895769B1/ko
Publication of KR20170021103A publication Critical patent/KR20170021103A/ko
Application granted granted Critical
Publication of KR101895769B1 publication Critical patent/KR101895769B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/2026
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

플라스마 또는 강한 부식성 분위기에 대해서도 내식성을 가진 반도체 제조용 챔버의 코팅막 및 그 제조 방법을 제공한다. 반도체 제조용 챔버의 내면에 형성되는 코팅막의 제조 방법은 i) 모재를 제공하는 단계, ii) 모재 위에 Y2O3-x (0<x<1)을 포함하는 씨드층을 형성하는 단계, iii) 씨드층 위에 Y2O3-z (1<z<3)를 포함하는 고속 증착층을 형성하여 코팅막을 제공하는 단계, 및 iv) 코팅막을 열처리하는 단계를 포함한다. 코팅막을 형성하는 단계에서 고속 증착층의 형성 속도는 씨드층의 형성 속도의 3배 내지 6배이다.

Description

반도체 제조용 챔버의 코팅막 및 그 제조 방법 {COATING FILM OF A CHAMBER FOR MANUFACTURING A SEMICONDUCTOR AND MEHTOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 제조용 챔버의 코팅막 및 그 제조 방법에 관한 것이다. 더욱 상세하게는, 플라스마 또는 강한 부식성 분위기 하에서도 내식성을 가지는 반도체 제조용 챔버의 코팅막 및 그 제조 방법에 관한 것이다.
최근 들어 모바일 산업의 급속한 발달로 인하여 반도체 등의 소형화 및 고집적화가 더욱 절실하게 요구되고 있다. 따라서 반도체를 고집적화하기 위해 3D 형태로 적층하는 신기술이 개발되고 있으며, 이 경우 기존의 반도체 공정과는 다른 공정이 필요하다. 즉, 소자를 세운 상태로 형성해야 하므로 단시간에 특정 부위를 빠르게 식각해 제거할 필요가 있으므로, 강한 부식성을 가지는 에칭액이 필요하다.
이와 같이 강한 산성을 가지는 에칭액을 사용함에 따라 반도체 제조용 챔버내의 윈도우 또는 내벽이 부식된다. 즉, 반도체 제조용 챔버 내면이 반응성 할로겐 가스가 주입된 플라스마 또는 강한 산성 에칭 분위기와 접촉하므로, 반도체 제조용 챔버 내면이 부식되면서 이로 인한 응집물이 떨어져 제조중인 반도체 소자를 오염시킨다. 따라서 반응성 할로겐 가스가 주입된 플라스마 또는 강한 산성 분위기에서도 내식성을 유지할 수 있는 반도체 제조용 챔버의 코팅막을 제조할 필요가 있다.
(특허문헌 1) KR10-2010-0130432 (한국공개특허)
플라스마 또는 강한 부식성 분위기에 대해서도 내식성을 가진 반도체 제조용 챔버의 코팅막을 제공하고자 한다. 또한, 전술한 코팅막의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 제조용 챔버의 코팅막의 제조 방법은 반도체 제조용 챔버의 내면에 형성되는 코팅막을 제조하는 사용하며, i) 모재를 제공하는 단계, ii) 모재 위에 Y2O3-x (0<x<1)을 포함하는 씨드층을 형성하는 단계, iii) 씨드층 위에 Y2O3-z (1<z<3)를 포함하는 고속 증착층을 형성하여 코팅막을 제공하는 단계, 및 iv) 코팅막을 열처리하는 단계를 포함한다. 씨드층을 형성하는 단계와 코팅막을 제공하는 단계에서, 씨드층과 고속증착층은 전자빔 증착에 의해 형성될 수 있다.
코팅막을 형성하는 단계에서, 고속 증착층의 형성 속도는 씨드층의 형성 속도의 3배 내지 20배일 수 있다. 코팅막을 열처리하는 단계에서 코팅막은 Y2O3를 포함할 수 있다. 씨드층을 형성하는 단계에서, 씨드층의 형성 속도는 1Å/sec 내지 10Å/sec일 수 있다. 고속 증착층을 형성하여 코팅막을 제공하는 단계에서, 고속 증착층의 형성 속도는 10Å/sec 내지 60Å/sec일 수 있다. 고속 증착층의 형성 속도는 씨드층의 형성 속도의 5배 내지 20배일 수 있다.
씨드층을 형성하는 단계에서, x는 1보다 크고 3 이하일 수 있다. 좀더 바람직하게는, x는 0보다 크고 0.8 이하일 수 있다. 더욱 바람직하게는, x는 0보다 크고 0.4 이하일 수 있다.
코팅막을 열처리하는 단계에서, HF 가스를 주입하고, 코팅막은 YF3를 포함할 수 있다. 씨드층을 형성하는 단계에서의 씨드층과 코팅막을 제공하는 단계에서의 고속증착층은 각각 산화알루미늄, 산화세륨 및 YAG(Yttrium Aluminium Garnet)로 이루어진 군에서 선택된 하나 이상의 소재를 더 포함할 수 있다.
본 발명의 일 실시예에 따라 제조한 코팅막은 전술한 방법으로 제조하고, 코팅막의 밀도는 95% 내지 100%일 수 있다. 코팅막의 두께는 5㎛ 내지 50㎛일 수 있다. 코팅막은 Y2O3 위에 YF3, YAG(Yttrium Aluminum Garnet), YAP(yttrium aluminium perovskite) 및 YAM(Yttrium Aluminum Monoclinic)으로 이루어진 군에서 선택된 하나 이상의 화합물을 적층할 수 있다.
전자빔을 사용하여 제조한 코팅막을 반도체 제조용 챔버의 내면에 사용하는 경우, 반응성 할로겐 가스가 주입된 플라스마 또는 강한 산성 분위기에서도 부식되지 않아 반도체 제조용 챔버의 내구성을 향상시킬 수 있다. 또한, 반도체 제조용 챔버내에서 제조중인 반도체 위로 응집물이 낙하하지 않으므로, 반도체의 수율을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조용 챔버의 코팅막의 제조 방법의 개략적인 순서도이다.
도 2는 도 1의 코팅막을 제조하기 위한 전자빔 증착 장치의 개략적인 내부 구조의 도면이다.
도 3은 도 1의 방법으로 제조한 코팅막의 개략적인 단면도이다.
도 4는 도 1의 방법으로 제조한 코팅막이 형성된 반도체 제조용 챔버의 개략적인 사시도이다.
도 5는 본 발명의 실험예에 따라 제조한 코팅막의 주사전자현미경 사진이다.
도 6 내지 도 8은 각각 비교예 1 내지 비교예 3에 따라 제조한 코팅막의 주사전자현미경 사진이다.
도 9는 본 발명의 실험예에 따라 제조한 코팅막의 X선 회절 그래프이다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 제조용 챔버의 코팅막의 제조 방법의 순서도를 개략적으로 나타낸다. 도 1의 반도체 제조용 챔버의 코팅막의 제조 방법은 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 반도체 제조용 챔버의 코팅막의 제조 방법을 다른 형태로도 변형할 수 있다.
본 발명의 일 실시예에서는 도 1에 도시한 반도체 제조용 챔버의 코팅막 제조 방법 중 PVD(Physical Vapor Deposition, 물리기상증착) 방법에 속하는 Electron Beam Evaporation (전자빔 증착) 방법으로 코팅하였다. PVD 코팅 방법들은 Sputtering 방법, Thermal Evaporation 방법, Electron Beam Evaporation 방법, Pulse Laser Deposition 방법, Chemical Vapor Deposition 방법 등이 있다. 이러한 코팅방법들은 코팅막 두께가 500nm 이상을 넘으면 박막의 응력 때문에 두꺼운 코팅막을 제조하는 것이 불가능하다. 하지만, 도 1에 대한 도시한 바와 같이 본 발명의 일 실시예에서는 특수한 공정 극복 방법을 제시하여 두껍고 조밀한 코팅막을 제조할 수 있다.
도 1에 도시한 바와 같이, 반도체 제조용 챔버의 코팅막의 제조 방법은 i) 모재를 제공하는 단계(S10), 모재 위에 씨드층을 형성하는 단계(S20), 씨드층 위에 고속증착층을 형성하여 코팅막을 제공하는 단계(S30), 그리고 iv) 코팅막을 열처리하는 단계(S40)를 포함한다. 이외에, 반도체 제조용 챔버의 코팅막의 제조 방법은 필요에 따라 다른 단계들을 더 포함할 수 있다.
먼저, 단계(S10)에서는 모재를 제공한다. 여기서, 모재는 반도체 제조용 챔버의 내면을 형성하는 부분을 의미한다. 즉, 반도체 제조 공정시 모재가 챔버내의 부식성 분위기와 직접 접촉하는 경우 부식될 수 있다. 따라서 내식성을 가진 코팅막으로 모재의 표면을 커버하여 모재가 부식성 분위기와 직접 접촉하지 않도록 하는 것이 바람직하다.
모재로서는 Al2O3 , AlN, SiO2 또는 Al2O3-Y2O3 등의 산화물 소결체 기판을 사용할 수 있다. 즉, 반도체 제조용 챔버에 부착된 윈도우가 부식될 수 있으므로, 유리 표면에 코팅막을 형성하여 유리의 부식을 방지할 수 있다. 한편, 유리 이외에 스테인리스강, 강판 등의 우수한 견고성을 가지는 금속을 모재로서 사용할 수도 있다.
다음으로, 단계(S20)에서는 모재 위에 씨드층을 형성한다. 씨드층을 형성하지 않고, 모재 위에 코팅막을 바로 형성하는 경우, 모재와 코팅막이 서로 잘 붙지 않아서 코팅막의 내구성이 저하될 수 있다. 따라서 일단 모재위에 씨드층을 저속으로 증착하여 씨드층과 모재와의 접착성을 향상시킨다. 여기서, 씨드층의 형성 속도는 1Å/sec 내지 10Å/sec일 수 있다. 씨드층의 형성 속도가 너무 낮은 경우, 코팅막의 제조 시간이 너무 길어진다. 또한, 씨드층의 형성 속도가 너무 높은 경우, 모재 위에 씨드층이 견고하게 잘 부착되지 않는다. 따라서 씨드층의 형성 속도를 전술한 범위로 조절하는 것이 바람직하다.
씨드층은 내식성을 가진 금속 산화물을 포함할 수 있다. 예를 들면, 금속 산화물로서 산화이트륨을 사용하고, 산화알루미늄, 산화세륨 및 YAG(Yttrium Aluminum Garnet) 및 YAP(yttrium aluminium perovskite), YAM(Yttrium Aluminum Monoclinic) 등의 소재를 적층하여 사용할 수 있다. 씨드층 위에 형성되는 고속증착층의 소재도 동일할 수 있다. 바람직하게는, 씨드층은 Y2O3 -x를 포함할 수 있다. 여기서, x는 몰비로서 0보다 크고 1보다 작을 수 있다. 바람직하게는, x는 0.5보다 크고 1 이하일 수 있다. x가 너무 작은 경우, 단계(S40)에서 코팅막을 열처리시 과잉 산소가 코팅막에 혼입되어 결정구조를 변형시켜, 많은 응력을 유발하여 박리를 초래할 수 있다. 그러나 부족한 산소 함량은 x를 전술한 범위로 조절하여 단계(S40)에서의 열처리시 코팅막이 Y2O3상으로 안정적으로 천이되도록 할 수 있다.
그리고 단계(S30)에서는 씨드층 위에 고속 증착층을 형성하여 코팅막을 제공한다. 즉, 단계(S20)에서의 씨드층의 형성 속도보다 빠른 속도로 고속 증착층을 씨드층 위에 형성하여 코팅막을 제조한다. 여기서, 고속 증착층은 Y2O3-z를 포함할 수 있다. 여기서, z는 몰비로서 1보다 크고 3보다 작을 수 있다. z가 너무 작은 경우, 과잉 산소가 코팅막에 혼입되어 코팅막의 결정 구조를 변형시킬 수 있다. 또한, z가 너무 큰 경우, 코팅막에 혼입되는 산소의 양이 적어서 코팅막이 화학적으로 불안정할 수 있다. 따라서 고속 증착층의 원소의 몰비를 전술한 범위로 조절하는 것이 바람직하다. 가장 바람직하게는, z는 2보다 크고 3 이하일 수 있다.
씨드층은 모재 위에 견고하게 잘 붙은 상태이므로, 그 위에 코팅막을 형성하기 위한 메인층을 고속으로 증착해도 무방하다. 그 결과, 반도체 제조용 챔버내의 부식성 분위기에 견딜 수 있는 두께를 가진 코팅막을 제조할 수 있다. 코팅막은 Y2O3 위에 YF3, YAG(Yttrium Aluminum Garnet), YAP(yttrium aluminium perovskite) 또는 YAM(Yttrium Aluminum Monoclinic)의 화합물을 단수 또는 복수로 적층하여 형성할 수도 있다.
단계(S30)에서 고속 증착층의 형성 속도는 씨드층 형성 속도의 3배 내지 20배일 수 있다. 고속증착층의 형성 속도가 너무 작은 경우, 코팅막의 제조 시간이 너무 길어진다. 또한, 제조 설비의 특성상 고속증착층을 너무 빠르게 형성할 수 없다. 따라서 고속증착층을 전술한 범위의 속도로 형성하는 것이 바람직하다. 더욱 바람직하게는, 전술한 비는 3배 내지 4배일 수 있으며, 고속 증착층의 형성 속도는 10Å/sec 내지 60Å/sec일 수 있다. 고속 증착층의 형성 속도를 전술한 범위로 조절하여 치밀한 조직을 가진 코팅막을 제조할 수 있다. 이하에서는 도 2를 참조하여 단계(S20)와 단계(S30)를 좀더 상세하게 설명한다.
도 2는 도 1의 코팅막을 제조하기 위한 전자빔 증착 장치(90)의 개략적인 내부 구조를 나타낸다. 도 2의 전자빔 증착 장치(90)의 내부 구조는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 전자빔 증착 장치(90)의 내부 구조를 다른 형태로도 변형할 수 있다.
도 2에 도시한 바와 같이, 전자빔 증착 장치(90)는 챔버(901), 모재 지지대(903), 전자빔 소스(905) 및 이온빔 소스(907)를 포함한다. 이외에, 필요에 따라 전자빔 증착 장치(90)는 다른 부품들을 더 포함할 수 있다.
챔버(901) 내부는 진공으로 유지된다. 도 2에는 도시하지 않았지만, 진공 펌프를 챔버(901)와 연결 및 작동시켜서 챔버(901) 내부의 공기를 외부로 빼내어 챔버(901) 내부를 0.0001 Torr 정도의 진공도로 유지할 수 있다. 한편, 모재(10)는 모재 지지대(903)에 의해 고정된다. 모재 지지대(903)는 화살표 방향으로 모재(10)를 회전시켜서 모재(10)에 코팅막을 균일하게 형성할 수 있다.
전자빔 소스(905)는 모재 지지대(903) 아래에 위치한다. 증착 물질(909)은 전자빔 소스(905)에서 발생한 전자빔에 의해 증착 입자를 방출한다. 예를 들어 코팅막을 이트륨 산화물로 형성하는 경우, 증착 물질(909)로서 이트륨 산화물 소재를 사용할 수 있다. 한편, 이온빔 소스(907)는 이온빔을 방출하여 증착 물질(909)로부터 방출된 증착 입자에 에너지를 전달한다. 이온빔 소스(907)는 아르곤 가스를 공급받아 고에너지를 가진 이온빔을 발생시킨다. 그 결과, 모재(10)와 코팅막의 사이에 혼합층을 형성하면서 코팅막의 밀착력을 향상시킬 수 있다.
도 1의 씨드층과 고속증착층의 형성 속도를 제어하기 위하여 전자빔 소스(905)의 출력을 조절할 수 있다. 즉, 모재(10) 위에 씨드층을 형성하는 경우, 전자빔 소스(905)의 출력을 상대적으로 낮게 설정하고, 고속증착층을 형성하는 경우 전자빔 소스(905)의 출력을 상대적으로 높게 설정한다. 그 결과, 씨드층과 고속증착층이 상호 다른 속도로 모재(10) 위에 형성되어 치밀한 조직을 가지는 코팅층을 형성할 수 있다.
한편, 본 발명의 일 실시예에서는 종래의 에어로졸 증착법, 물리적 기상 증착법, 및 열용사법과는 달리 전자빔 증착 방법을 사용하여 모재에 코팅층을 형성한다. 전자빔 증착 방법을 사용하여 코팅층을 형성하는 경우, 씨드층과 고속증착층의 형성 속도를 다르게 조절하기가 용이할 뿐만 아니라 최종적으로 치밀한 조직을 가지는 코팅층을 얻을 수 있다. 또한, 다수의 모재들에 코팅층을 한번에 형성하는 경우, 코팅층의 균일도가 높은 이점이 있다. 궁극적으로는 코팅층의 내부에 공공이 존재하지 않으므로, 반도체 제조용 챔버 내에서 사용시 부식성 가스 분위기에 의해 부식되지 않는다.
도 3은 전술한 방법으로 제조한 코팅막(100)의 단면 구조를 개략적으로 나타낸다. 도 3의 코팅막(100)의 단면 구조는 단지 본 발명을 예시하기 위한 것이며, 본 발명이 여기에 한정되는 것은 아니다. 따라서 코팅막(100)의 단면 구조는 다른 형태가 될 수도 있다.
도 3에 도시한 바와 같이, 코팅막(100)은 모재(10) 위에 형성된 씨드층(20)과 고속증착층(30)을 포함한다. 여기서, 고속증착층(30)은 씨드층(20) 위에 위치한다. 이중 구조로 모재(10) 위에 코팅막(100)을 형성하므로, 코팅막(100)이 모재(10) 위에 견고하게 잘 부착된다. 그 결과, 내식성이 우수한 코팅막(100)을 제조할 수 있다.
한편, 씨드층(20)의 두께(t20)는 50nm 내지 200nm일 수 있다. 좀더 바람직하게는, 씨드층(20)의 두께(t20)는 100nm일 수 있다. 씨드층(20)의 두께(t20)가 너무 작은 경우, 코팅층(100)의 모재(10)에 대한 접착력이 저하될 수 있다. 또한, 씨드층(20)의 두께(t20)가 너무 큰 경우, 씨드층(20) 제조 시간이 너무 많이 소요되어 경제성이 낮을 수 있다. 따라서 씨드층(20)의 두께(t20)를 전술한 범위로 조절한다.
다시 도 1로 되돌아가면, 단계(S40)에서는 코팅막을 열처리한다. 즉, 코팅막이 형성된 모재를 가열로 등에 넣고 산소 분압을 조절하여 코팅막을 열처리한다. 산소 분압 조절에 따라 Y2O3-x(0<x<3)의 증착 물질로 형성된 코팅막은 Y2O3의 안정한 상으로 천이된다. 따라서 치밀한 조직의 코팅층을 얻을 수 있으며, 그 두께는 5㎛ 내지 50㎛일 수 있다. 코팅층의 두께가 너무 큰 경우, 코팅층 제조 비용이 많이 소모된다. 또한, 코팅층의 두께가 너무 작은 경우, 내식성이 약하여 반도체 제조용 챔버 내면에 사용하기에 부적합하다. 따라서 코팅층의 두께를 전술한 범위로 조절한다. 본 발명의 일 실시예에서는 종래의 에어로졸 증착법과는 달리 코팅층을 두껍게 형성할 수 있다. 즉, 에어로졸 증착법에서는 비교적 작은 두께를 가지는 코팅층만 형성할 수 있었지만, 전자빔 증착을 이용하는 경우 코팅층을 두껍게 형성할 수 있다. 그 결과, 부식성 분위기에서 사용하기에 적합하다.
한편, 단계(S40)에서 코팅막을 열처리하는 경우, HF 가스를 주입할 수 있다. 즉, 분위기 가스로서 HF를 이용하여 코팅막을 열처리하면, 코팅막의 O 성분이 F로 치환되어 YF3로 천이된 코팅막을 얻을 수 있다. 즉, 코팅막이 우수한 내식성을 가지는 YF3를 포함하므로, 반도체 제조용 챔버 내의 부식 분위기에서도 부식되지 않아서 반도체 제조용 챔버의 내구성과 사용 수명을 향상시킬 수 있다.
단계(S40)에서는 400℃ 내지 1500℃에서 코팅막을 열처리할 수 있다. 열처리 온도가 너무 낮거나 너무 높은 경우, Y2O3로 이루어진 코팅막을 형성하기 어려워 부식 분위기에 취약할 수 있다. 따라서 코팅막의 열처리 온도를 전술한 범위로 조절한다. 코팅막의 열처리 시간은 4시간 내지 6시간일 수 있다. 좀더 바람직하게는, 코팅막의 열처리 시간을 5시간으로 조절할 수 있다. 코팅막의 열처리 시간을 전술한 범위로 조절하여 우수한 내식성을 가지는 코팅막을 제조할 수 있다. 한편, 도 1에는 도시하지 않았지만 열처리된 모재는 그 표면이 뷸균일하므로, 모재 표면을 마이크로 폴리싱하여 사용할 수 있다.
도 4는 도 1의 방법으로 제조한 코팅막이 형성된 반도체 제조용 챔버(200)의 사시도를 개략적으로 나타낸다. 도 4의 확대원에는 반도체 제조용 챔버(200)의 내부를 관찰할 수 있는 모재(10), 즉 윈도우를 확대하여 나타낸다.
도 4에 도시한 바와 같이, 모재(10)는 유리로 형성되어 투명하므로, 반도체 제조 공정 중 반도체 제조용 챔버(200)의 내부를 용이하게 관찰할 수 있다. 이 경우, 반도체 제조용 챔버(200) 내부에 점선 화살표로 도시한 플라스마가 형성되고, 여기에 반응성 가스가 도입되어도 모재(10)의 내면에 형성된 코팅층(100)으로 인하여 모재(10) 내면에 반응성 가스로 인한 반응 생성물이 형성되지 않는다. 한편, 모재(10)를 둘러싸면서 고정시키는 케이싱(12)의 내면에도 코팅층(100)을 형성하여 케이싱(12) 내면이 부식되는 현상을 방지할 수 있다.
이하에서는 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실험예는 단지 본 발명을 예시하기 위한 것이며. 본 발명이 여기에 한정되는 것은 아니다.
실험예
도 1의 방법을 이용하여 유리에 코팅막을 형성하였다. 즉, 유리와 이트륨 산화물 분말을 전자빔 증착 장치에 넣고 전자빔을 이용하여 3Å/sec의 증착 속도로 씨드층을 형성하였다. 그리고, 씨드층 위에 다시 50 Å/sec의 증착 속도로 고속 증착층을 형성하여 코팅층을 제조하였다. 그리고 제조한 코팅층을 600℃에서 60분 동안 산소분위기에서 열처리하였다. 나머지 상세한 실험 과정은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있으므로, 그 상세한 설명을 생략한다.
비교예 1
폭 20㎜ × 길이 30㎜ × 두께 3㎜의 유리를 에어로졸 챔버에 장입하였다. 그리고 유량제어장치를 통하여 헬륨 가스를 이트륨 산화물 분말이 담긴 에어로졸 챔버에 유입시켰다. 에어로졸 챔버 내에 부유하는 이트륨 산화물 분말을 노즐을 통하여 진공 상태의 증착실내의 모재에 분사하여 코팅층을 형성하였다. 이 경우, 노즐의 직경은 30mm이었고, 헬륨 가스의 유량은 30L/min으로 조절하였으며, 노즐의 이트륨 산화물 분말의 분사 속도는 300m/s이었다. 증착실은 진공 펌프를 이용하여 그 진공도를 조절하였다. 이러한 에어로졸 증착 방법으로 코팅층을 형성하였다. 즉, 이트륨 산화물 분말 입자가 모재에 충돌하면서 분쇄되어 그 조각들 일부가 모재에 박히거나 기존의 증착된 분말과 강력하게 결합한 후 다음의 이트륨 산화물 분말 입자가 충돌하면서 분쇄되어 코팅층을 형성하는 것으로 추정되었다. 나머지 상세한 실험 과정은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있으므로, 그 상세한 설명을 생략한다.
비교예 2
폭 20㎜ × 길이 30㎜ × 두께 3㎜의 유리를 증착 챔버에 삽입하였다. 증착 챔버를 Ar 이온으로 스퍼터 세정한 후에 2.0×10-3 Pa 미만으로 진공 처리하였다. 이트륨 산화물을 증착 물질로 이용하여 450℃에서 -20~-60V의 바이어스와 60~200A의 진공 전류를 사용하여 2~6Pa의 압력에서 증착하였다. 증착 챔버의 분위기는 99.995%의 순수 N2 분위기를 사용하였다. 나머지 상세한 실험 과정은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있으므로, 그 상세한 설명을 생략한다.
비교예 3
폭 20㎜ × 길이 30㎜ × 두께 3㎜의 유리 표면에 이트륨 산화물 분말을 플라스마 용사 코팅하여 50㎛ 두께의 Y2O3 코팅막을 형성하였다. 플라스마 코팅은 미국의 Praxair사의 SG-100 플라스마건을 사용하였고, 스위스 플라즈마텍의 PT-800 전력 인가 시스템을 이용하여 플라스마건에 전력을 인가하였다. 인가되는 전력은 30KW 내지 38KW(850A, 45V)로 조절하였고, 플라스마 형성을 위해 40리터/분의 아르곤 가스와 20리터/분 내지 50리터/분의 헬륨 가스를 사용하였다. 그리고 이트륨 산화물 분말의 주입 속도는 15g/분으로 조절하였다. 플라스마건과 유리 사이의 간격은 약 120mm이었다. 이러한 방법을 이용하여 Y2O3 코팅막을 형성하였다.
조직 관찰 실험
주사전자현미경을 이용하여 전술한 실험예와 비교예 1 내지 비교예 3에 따라 제조한 코팅막의 형상을 관찰하였다. 즉, 코팅막을 자른 단면 구조와 코팅막의 평면 구조를 주사전자현미경으로 관찰하였다.
실험예의 실험 결과
도 5는 전술한 방법으로 제조한 코팅막의 주사전자현미경 사진을 나타낸다. 도 5의 좌측은 코팅막의 단면의 주사전자현미경 사진을 나타내고, 도 5의 우측은 코팅막의 평면의 주사전자현미경 사진을 나타낸다.
도 5에 도시한 바와 같이, 코팅막이 매우 치밀하게 형성되어 있음을 알 수 있었다. 즉, 코팅막에 공공이 전혀 형성되지 않았으며, 이에 따라 코팅막 조직이 매우 치밀하게 형성되었음을 알 수 있었다.
비교예 1의 실험 결과
도 6은 비교예 1에 따라 제조한 코팅막의 주사전자현미경 사진을 나타낸다. 도 6의 좌측은 코팅막의 단면의 주사전자현미경 사진을 나타내고, 도 6의 우측은 코팅막의 평면의 주사전자현미경 사진을 나타낸다.
도 6에 도시한 바와 같이, 코팅막에 다수의 공공들이 형성된 것을 알 수 있었다. 또한, 코팅막 조직이 균일하게 형성되지 않은 것을 확인할 수 있었다.
비교예 2의 실험 결과
도 7은 비교예 2에 따라 제조한 코팅막의 주사전자현미경 사진을 나타낸다. 도 7의 좌측은 코팅막의 단면의 주사전자현미경 사진을 나타내고, 도 7의 우측은 코팅막의 평면의 주사전자현미경 사진을 나타낸다.
도 7에 도시한 바와 같이, 코팅막에 다수의 주상정들이 형성된 것을 알 수 있었으며 증착 스트레스에 의해 코팅막의 표면에 다수의 크랙이 발생한 것을 확인할 수 있었다. 그 결과, 코팅막이 고밀도로 형성되기 어렵다는 것을 알 수 있었다.
비교예 3의 실험 결과
도 8은 비교예 3에 따라 제조한 코팅막의 주사전자현미경 사진을 나타낸다.
비교예 3에 따라 제조한 코팅막을 주사전자현미경으로 관찰한 결과, 도 8에 도시한 바와 같이, 다수의 공공들이 관찰되었다. 따라서 코팅막이 조밀하게 형성되지 않았음을 알 수 있었다.
내식성 실험
실험예와 비교예 1 내지 비교예 3에 따라 코팅막이 형성된 유리를 플라스마 파워 800W, Cl2 100sccm 및 압력 20torr 조건을 가진 챔버내에 900초 동안 넣고 유지하였다. 그리고 유리를 꺼내어 그 표면을 관찰하였다.
실험예의 실험 결과
코팅막을 관찰한 결과, 코팅막의 표면이 깨끗하였으며 실험전 상태와 동일한 표면 상태와 동일하였다. 따라서 코팅막이 플라스마 분위기에서 부식되지 않을 정도로 내식성을 가지고 있는 것을 알 수 있었다. 이는 전술한 조직 관찰 실험에서와 같이, 코팅막 조직 자체가 치밀하게 형성된 것에 기인하였다.
비교예 1의 실험 결과
코팅막을 관찰한 결과, 코팅막 표면에 반응 생성물이 형성되어 있었다. 즉, 코팅막이 염소와 반응하여 부식되면서 그 표면에 반응 생성물이 형성된 것을 알 수 있었다.
비교예 2의 실험 결과
코팅막을 관찰한 결과, 코팅막 표면에 반응 생성물이 형성되어 있었다. 코팅막이 플라스마 분위기와 반응하여 부식되면서 그 표면에 반응 생성물이 형성되었다.
비교예 3의 실험 결과
코팅막 표면에 1㎛ 정도의 입도를 가진 반응 생성물이 관찰되었다. 즉, 플라스마에 공급된 염화가스로 인하여 코팅막이 부식된 것을 확인할 수 있었다. 따라서 비교예 3에 따라 제조한 코팅막을 사용하여 반도체 제조용 챔버의 내면을 형성하는 경우, 반도체 제조시 반도체가 반응 생성물에 의해 오염될 수 있다는 것을 알 수 있었다.
X선 회절 실험
전술한 실험예에 따라 코팅한 유리 표면에 X선을 가하여 그 피크를 측정하였다. 자세한 X선 회절 실험 과정은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있으므로, 그 상세한 설명을 생략한다.
실험예의 실험 결과
도 9는 본 발명의 실험예에 따라 제조한 코팅막의 X선 회절 그래프를 나타낸다.
도 9에 도시한 바와 같이, 우측에 큰 피크가 나타난 것을 관찰할 수 있었으며, 이는 Y2O3의 회절 각도에 해당하였다. 따라서 코팅막이 완전히 Y2O3로 천이되어 형성된 것을 알 수 있었다. 따라서 내식성을 가지는 코팅막이 형성된 것을 알 수 있었다.
본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 종사하는 자들은 쉽게 이해할 것이다.
10. 모재
12. 케이싱
20. 씨드층
30. 고속 성장층
90. 전자빔 증착 장치
100. 코팅층
200. 반도체 제조용 챔버
901. 챔버
903. 모재 지지대
905. 전자빔 소스
907. 이온빔 소스
909. 증착 물질
P. 플라스마

Claims (14)

  1. 반도체 제조용 챔버의 내면에 형성되는 코팅막의 제조 방법으로서,
    모재를 제공하는 단계,
    상기 모재 위에 Y2O3-x (0<x<1)을 포함하는 씨드층을 형성하는 단계,
    상기 씨드층 위에 Y2O3-z(1<z<3)를 포함하는 고속 증착층을 형성하여 코팅막을 제공하는 단계, 및
    상기 코팅막을 열처리하는 단계
    를 포함하고,
    상기 씨드층을 형성하는 단계와 상기 코팅막을 제공하는 단계에서, 상기 씨드층과 상기 고속 증착층은 전자빔 증착에 의해 형성되고,
    상기 코팅막을 제공하는 단계에서, 상기 고속 증착층의 형성 속도는 상기 씨드층 형성 속도의 3배 내지 20배인 코팅막의 제조 방법.
  2. 제1항에서,
    상기 코팅막을 형성하는 단계에서, 상기 고속 증착층의 형성 속도는 상기 씨드층의 형성 속도의 3배 내지 20배인 코팅막의 제조 방법.
  3. 제1항에서,
    상기 코팅막을 열처리하는 단계에서 상기 코팅막은 Y2O3를 포함하는 코팅막의 제조 방법.
  4. 제1항에서,
    상기 씨드층을 형성하는 단계에서, 상기 씨드층의 형성 속도는 1Å/sec 내지 10Å/sec인 코팅막의 제조 방법.
  5. 제4항에서,
    상기 고속 증착층을 형성하여 코팅막을 제공하는 단계에서, 상기 고속 증착층의 형성 속도는 10Å/sec 내지 60Å/sec인 코팅막의 제조 방법.
  6. 제1항에서,
    상기 고속 증착층의 형성 속도는 상기 씨드층의 형성 속도의 5배 내지 20배인 코팅막의 제조 방법.
  7. 삭제
  8. 제1항에서,
    상기 씨드층을 형성하는 단계에서, 상기 x는 0보다 크고 0.8 이하인 코팅막의 제조 방법.
  9. 제8항에서,
    상기 x는 0보다 크고 0.4 이하인 코팅막의 제조 방법.
  10. 제1항에서,
    상기 코팅막을 열처리하는 단계에서, HF 가스를 주입하고, 상기 코팅막은 YF3를 포함하는 코팅막의 제조 방법.
  11. 제1항에서,
    상기 씨드층을 형성하는 단계에서의 상기 씨드층과 상기 코팅막을 제공하는 단계에서의 상기 고속증착층은 각각 산화알루미늄, 산화세륨 및 YAG(Yttrium Aluminium Garnet)로 이루어진 군에서 선택된 하나 이상의 소재를 더 포함하는 코팅막의 제조 방법.
  12. 제1항에 따른 방법으로 제조한 코팅막으로서,
    상기 코팅막의 밀도는 95% 내지 100%인 코팅막.
  13. 제12항에서,
    상기 코팅막의 두께는 5㎛ 내지 50㎛인 코팅막.
  14. 삭제
KR1020150115503A 2015-08-17 2015-08-17 반도체 제조용 챔버의 코팅막 및 그 제조 방법 KR101895769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150115503A KR101895769B1 (ko) 2015-08-17 2015-08-17 반도체 제조용 챔버의 코팅막 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150115503A KR101895769B1 (ko) 2015-08-17 2015-08-17 반도체 제조용 챔버의 코팅막 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170021103A KR20170021103A (ko) 2017-02-27
KR101895769B1 true KR101895769B1 (ko) 2018-09-07

Family

ID=58315680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150115503A KR101895769B1 (ko) 2015-08-17 2015-08-17 반도체 제조용 챔버의 코팅막 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101895769B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113383405A (zh) * 2019-02-12 2021-09-10 应用材料公司 用于制造腔室部件的方法
KR102259919B1 (ko) * 2020-03-06 2021-06-07 주식회사 그린리소스 챔버 코팅재 및 그 제조 방법
CN113802094B (zh) * 2020-06-16 2024-04-05 中微半导体设备(上海)股份有限公司 耐腐蚀涂层的镀膜方法及等离子体刻蚀零部件和反应装置
KR102430708B1 (ko) 2021-07-19 2022-08-10 (주)코미코 대면적 코팅을 위한 박막 스트레스 제어 기반 코팅 방법 및 이를 이용한 코팅 구조물
US20240117489A1 (en) * 2022-10-06 2024-04-11 Applied Materials, Inc. Halogen-resistant thermal barrier coating for processing chambers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009280483A (ja) * 2008-04-25 2009-12-03 Kyocera Corp 耐食性部材およびその製造方法ならびに処理装置
KR101123719B1 (ko) * 2009-06-05 2012-03-15 한국세라믹기술원 내플라즈마성 전자빔증착 세라믹 피막 부재
WO2011066314A1 (en) * 2009-11-25 2011-06-03 Green, Tweed Of Delaware, Inc. Methods of coating substrate with plasma resistant coatings and related coated substrates
KR20110117846A (ko) * 2010-04-22 2011-10-28 한국세라믹기술원 응력완화성이 우수한 플라즈마 저항성 세라믹 탑코트 및 그 제조 방법
KR101094725B1 (ko) * 2011-06-24 2011-12-16 주식회사 펨빅스 산화이트륨 코팅막 및 산화이트륨 코팅방법

Also Published As

Publication number Publication date
KR20170021103A (ko) 2017-02-27

Similar Documents

Publication Publication Date Title
CN109075084B (zh) 保护性金属氟氧化物涂层
KR101895769B1 (ko) 반도체 제조용 챔버의 코팅막 및 그 제조 방법
KR102142040B1 (ko) 염소 및 불소 플라즈마 내식성을 가진 코팅된 반도체 처리 부재 및 그 복합 산화물 코팅
CN111900084B (zh) 抗等离子体腐蚀的稀土氧化物基薄膜涂层
CN105408987A (zh) 稀土氧化物的顶部涂层的离子辅助沉积
JP2007251091A (ja) プラズマ処理装置およびプラズマ処理方法
JP2021501106A (ja) ナノ粉末、ナノセラミック材料並びにこれらの製造方法及び使用方法
CN105990081B (zh) 等离子体处理装置及其制作方法
TW201545198A (zh) 電感耦合型等離子體處理腔室及其抗腐蝕絕緣視窗及製造方法
US20230348290A1 (en) Yttrium oxide based coating and bulk compositions
CN112053929A (zh) 用于等离子体腔室内部的部件及其制作方法
US8138060B2 (en) Wafer
JP2005097685A (ja) 耐食性部材およびその製造方法
JP2024058589A (ja) 耐プラズマ性コーティング膜の製造方法
CN112962060B (zh) 一种Cr3Al/Zr多层薄膜及其制备方法
US11661650B2 (en) Yttrium oxide based coating composition
CN113808935B (zh) 耐腐蚀涂层形成方法和装置、等离子体零部件和反应装置
US20230223240A1 (en) Matched chemistry component body and coating for semiconductor processing chamber
WO2024063892A1 (en) Pyrochlore component for plasma processing chamber
JP2008266682A (ja) 酸化マグネシウム膜の成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right