KR101894833B1 - Performance Testing System for Frequency Synthesis Apparatus - Google Patents
Performance Testing System for Frequency Synthesis Apparatus Download PDFInfo
- Publication number
- KR101894833B1 KR101894833B1 KR1020170101915A KR20170101915A KR101894833B1 KR 101894833 B1 KR101894833 B1 KR 101894833B1 KR 1020170101915 A KR1020170101915 A KR 1020170101915A KR 20170101915 A KR20170101915 A KR 20170101915A KR 101894833 B1 KR101894833 B1 KR 101894833B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- signal
- output
- frequency synthesizer
- signal path
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 title abstract description 10
- 238000003786 synthesis reaction Methods 0.000 title abstract description 10
- 238000005259 measurement Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 15
- 230000002194 synthesizing effect Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 238000001228 spectrum Methods 0.000 claims description 4
- 238000012937 correction Methods 0.000 abstract description 7
- 238000004891 communication Methods 0.000 description 14
- 238000011056 performance test Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
- G01R23/20—Measurement of non-linear distortion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
본 실시예가 속하는 기술 분야는 주파수 합성 장치의 성능을 시험하는 시스템에 관한 것이다.The technical field to which this embodiment pertains is a system for testing the performance of a frequency synthesizer.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this section merely provide background information on the present embodiment and do not constitute the prior art.
레이더에 사용되는 주파수 합성 장치는 다양한 주파수를 합성하고 광대역의 주파수 신호를 일정 주파수 단위로 개별 주파수들을 출력한다. 주파수 합성 장치의 성능을 시험하는 시스템은 주파수 합성 장치의 주요 성능 규격인 출력 주파수, 불요파, 고조파, 출력 레벨, 평탄도, 채널 간격, 및 위상 잡음 등의 신호를 측정하여 평가한다.A frequency synthesizer used in a radar synthesizes various frequencies and outputs individual frequencies in a frequency unit of a broadband frequency. The system for testing the performance of the frequency synthesizer measures and evaluates the main performance standards of the frequency synthesizer such as output frequency, spurious, harmonic, output level, flatness, channel spacing, and phase noise.
다양한 주파수 성분에 대한 복수의 출력 포트에 대해 기존의 성능 시험 방식은 복수의 계측기마다 수동으로 케이블을 변경해가며 주파수 신호를 측정하였다. 기존의 방식은 일일이 케이블을 변경하는 과정에서 과도한 측정 시간이 소요되는 문제가 있으며, 측정자가 시험을 수행하면서 읽음 오차 및 측정 오차가 발생하는 문제가 있다.Conventional performance test methods for multiple output ports for various frequency components measured the frequency signal by manually changing the cable for each of the multiple instruments. In the conventional method, there is a problem that an excessive measurement time is required in the process of changing the cable every time, and there is a problem that a reading error and a measurement error are generated while the measuring person carries out the test.
군용 레이더에 사용되는 주파수 합성 장치는 다양한 온도 범위에서 안정적으로 주파수 신호를 출력할 필요가 있다. 주파수 성분에 대한 출력 포트에 대해 성능 시험시 온도에 따라 출력 레벨에서 편차가 발생하는 문제가 있다. The frequency synthesizer used in military radar needs to output the frequency signal stably in various temperature ranges. There is a problem that a deviation occurs in the output level depending on the temperature during the performance test for the output port for the frequency component.
따라서, 주파수 합성 장치의 성능을 시험하는 과정에서 발생하는 시간 지연 및 온도에 따른 출력 레벨의 편차를 보정하기 위한 방안이 필요한 실정이다.Accordingly, there is a need for a method for correcting the deviation of the output level according to the time delay and the temperature generated in the process of testing the performance of the frequency synthesizer.
본 발명의 실시예들은 주파수 합성 장치의 성능 시험 시스템에서 주파수 합성 장치의 복수의 출력 포트 및 주파수합성장치의 성능을 측정하기 위한 계측 장치의 복수의 입력 포트 간에 신호 경로를 선택적으로 연결함으로써, 신호를 측정할 때 소요시간을 단축하고, 작업자의 숙련도에 따라 발생하는 오류를 개선하고, 주파수 합성 장치 내부에 구현된 각 카드의 출력 레벨의 고장에 대한 기준 레벨을 보정하는 데 발명의 주된 목적이 있다.Embodiments of the present invention provide a method and apparatus for selectively connecting a signal path between a plurality of input ports of a metrology apparatus for measuring the performance of a plurality of output ports and a frequency synthesizer of a frequency synthesizer in a performance testing system of a frequency synthesizer, It is a main object of the present invention to shorten the time required for measurement, correct errors caused by the skill of the operator, and correct the reference level for the failure of the output level of each card implemented in the frequency synthesizer.
본 발명의 실시예들은 주파수 합성 장치의 성능 시험 시스템에서 주파수 합성 장치 내부에 구현된 제1 출력 보상 회로 및 제2 출력 보상 회로가 온도를 측정하여 가변 감쇄값을 각각 보정하고 보정된 가변 감쇄값을 룩업 테이블로 저장하여 사용함으로써, 다양한 온도 환경에서 추가적인 보정 없이 일정한 출력 레벨을 얻는 데 발명의 다른 목적이 있다.The embodiments of the present invention are characterized in that in the performance test system of the frequency synthesizer, the first output compensation circuit and the second output compensation circuit implemented in the frequency synthesizer measure the temperature and correct the variable attenuation values, respectively, It is another object of the invention to obtain a constant output level without additional correction in various temperature environments, by storing and using as a look-up table.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.Other and further objects, which are not to be described, may be further considered within the scope of the following detailed description and easily deduced from the effects thereof.
본 실시예의 일 측면에 의하면, 주파수 합성 장치의 성능을 시험하는 시스템에 있어서, 복수의 출력 포트를 갖고, 상기 복수의 출력 포트를 통해 적어도 하나의 주파수 신호를 출력하는 주파수 합성 장치, 상기 주파수 합성 장치에 연결되며, 상기 주파수 합성 장치가 합성할 주파수를 설정하는 주파수 제어 신호를 송신하고 응답 신호를 수신하는 주파수 시험 장치, 복수의 입력 포트를 갖고, 상기 복수의 입력 포트를 통해 상기 주파수 합성 장치가 출력한 주파수 신호의 성능을 측정하는 주파수 계측 장치, 및 상기 주파수 시험 장치 및 상기 신호 경로 연결 장치에 각각 연결되어, 상기 주파수 시험 장치 및 상기 신호 경로 연결 장치로 제어 명령을 송신하는 사용자 단말을 포함하는 주파수 합성 장치의 성능 시험 시스템을 제공한다.According to an aspect of the present invention, there is provided a system for testing the performance of a frequency synthesizer, comprising: a frequency synthesizer that has a plurality of output ports and outputs at least one frequency signal through the plurality of output ports; And a frequency test device connected to the frequency synthesizer for transmitting a frequency control signal for setting a frequency to be synthesized and receiving a response signal, and a plurality of input ports, A frequency measuring device for measuring the performance of one frequency signal and a user terminal connected to the frequency testing device and the signal path connecting device for transmitting a control command to the frequency testing device and the signal path connecting device, A performance test system of a synthesizer is provided.
본 실시예의 다른 측면에 의하면, 주파수 합성 장치의 성능을 시험하는 시스템에 있어서, 복수의 출력 포트를 갖고, 상기 복수의 출력 포트를 통해 적어도 하나의 주파수 신호를 출력하는 주파수 합성 장치, 상기 주파수 합성 장치에 연결되며, 상기 주파수 합성 장치가 합성할 주파수를 설정하는 주파수 제어 신호를 송신하고 응답 신호를 수신하는 주파수 시험 장치, 복수의 입력 포트를 갖고, 상기 복수의 입력 포트를 통해 상기 주파수 합성 장치가 출력한 주파수 신호의 성능을 측정하는 주파수 계측 장치, 상기 주파수 합성 장치의 상기 복수의 출력 포트 및 상기 주파수 계측 장치의 상기 복수의 입력 포트 간에 연결하는 신호 경로를 선택하는 신호 경로 연결 장치, 및 상기 주파수 시험 장치, 상기 주파수 계측 장치, 및 상기 신호 경로 연결 장치에 각각 연결되어, 상기 주파수 시험 장치, 상기 주파수 계측 장치, 및 상기 신호 경로 연결 장치로 제어 명령을 송신하는 사용자 단말을 포함하는 주파수 합성 장치의 성능 시험 시스템을 제공한다.According to another aspect of the present invention, there is provided a system for testing the performance of a frequency synthesizer, comprising: a frequency synthesizer that has a plurality of output ports and outputs at least one frequency signal through the plurality of output ports; And a frequency test device connected to the frequency synthesizer for transmitting a frequency control signal for setting a frequency to be synthesized and receiving a response signal, and a plurality of input ports, A signal path connection device for selecting a signal path connecting between the plurality of output ports of the frequency synthesizing device and the plurality of input ports of the frequency measuring device, The apparatus, the frequency measuring apparatus, and the signal path connecting apparatus And a user terminal connected to the frequency test apparatus, the frequency measurement apparatus, and the user terminal for transmitting a control command to the signal path connection apparatus.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, 주파수 합성 장치의 성능 시험 시스템에서 주파수 합성 장치의 복수의 출력 포트 및 주파수 계측 장치의 복수의 입력 포트 간에 신호 경로를 선택적으로 연결함으로써, 신호를 측정할 때 소요시간을 단축하고, 작업자의 숙련도에 따라 발생하는 오류를 개선하고, 주파수 합성 장치 내부에 구현된 각 카드의 출력 레벨의 고장에 대한 기준 레벨을 보정할 수 있는 효과가 있다.As described above, according to the embodiments of the present invention, a signal path is selectively connected between a plurality of output ports of a frequency synthesizing apparatus and a plurality of input ports of a frequency measuring apparatus in a performance testing system of a frequency synthesizing apparatus, There is an effect that it is possible to shorten the time required for the measurement, to correct the errors that occur according to the skill of the operator, and to correct the reference level for the failure of the output level of each card implemented in the frequency synthesizer.
본 발명의 실시예들에 의하면, 주파수 합성 장치의 성능 시험 시스템에서 주파수 합성 장치 내부에 구현된 제1 출력 보상 회로 및 제2 출력 보상 회로가 온도를 측정하여 가변 감쇄값을 각각 보정하고 보정된 가변 감쇄값을 룩업 테이블로 저장하여 사용함으로써, 다양한 온도 환경에서 추가적인 보정 없이 일정한 출력 레벨을 얻을 수 있는 효과가 있다.According to the embodiments of the present invention, in the performance test system of the frequency synthesizer, the first output compensation circuit and the second output compensation circuit implemented in the frequency synthesizer measure the temperature and correct the variable attenuation values, respectively, By using the attenuation value stored in the lookup table, it is possible to obtain a constant output level without further correction in various temperature environments.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if the effects are not expressly mentioned here, the effects described in the following specification which are expected by the technical characteristics of the present invention and their potential effects are handled as described in the specification of the present invention.
도 1은 본 발명의 실시예들에 따른 주파수 합성 장치의 성능 시험 시스템을 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 시험 장치를 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치를 예시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치에 포함된 제1 출력 보상회로를 예시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치에 포함된 제1 출력 보상회로의 출력 레벨을 예시한 표이다.
도 6은 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치에 포함된 제1 출력 보상회로의 출력 레벨을 예시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치에 포함된 제2 출력 보상회로를 예시한 블록도이다.
도 8은 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치에 포함된 제2 출력 보상회로의 출력 레벨을 예시한 표이다.
도 9는 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치에 포함된 제2 출력 보상회로의 출력 레벨을 예시한 그래프이다.
도 10은 본 발명의 다른 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 신호 경로 연결 장치를 예시한 블록도이다.1 is a block diagram illustrating a performance testing system of a frequency synthesizer according to embodiments of the present invention.
2 is a block diagram illustrating a frequency testing apparatus in a performance testing system of a frequency synthesizer according to an embodiment of the present invention.
3 is a block diagram illustrating a frequency synthesizer in a performance testing system of a frequency synthesizer according to an embodiment of the present invention.
4 is a block diagram illustrating a first output compensation circuit included in a frequency synthesizer in a performance testing system of a frequency synthesizer according to an embodiment of the present invention.
5 is a table illustrating an output level of a first output compensation circuit included in a frequency synthesizer in a performance testing system of a frequency synthesizer according to an embodiment of the present invention.
6 is a graph illustrating an output level of a first output compensation circuit included in a frequency synthesizer in a performance testing system of a frequency synthesizer according to an embodiment of the present invention.
7 is a block diagram illustrating a second output compensation circuit included in the frequency synthesizer in the performance testing system of the frequency synthesizer according to the embodiment of the present invention.
8 is a table illustrating an output level of a second output compensation circuit included in the frequency synthesizer in the performance testing system of the frequency synthesizer according to the embodiment of the present invention.
9 is a graph illustrating an output level of a second output compensation circuit included in the frequency synthesizer in the performance testing system of the frequency synthesizer according to the embodiment of the present invention.
10 is a block diagram illustrating a signal path connection device in a performance test system of a frequency synthesizer according to another embodiment of the present invention.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Will be described in detail with reference to exemplary drawings.
도 1은 본 발명의 실시예들에 따른 주파수 합성 장치의 성능 시험 시스템을 예시한 블록도이다.1 is a block diagram illustrating a performance testing system of a frequency synthesizer according to embodiments of the present invention.
도 1에 도시한 바와 같이, 주파수 합성 장치의 성능 시험 시스템(10)은 사용자 단말(100), 주파수 시험 장치(200), 주파수 합성 장치(300), 및 주파수 계측 장치(500)를 포함한다. 주파수 합성 장치의 성능 시험 시스템(10)은 도 1에서 예시적으로 도시한 다양한 구성요소들 중에서 일부 구성요소를 생략하거나 다른 구성요소를 추가로 포함할 수 있다. 예컨대, 주파수 합성 장치의 성능 시험 시스템(10)은 신호 경로 연결 장치(400)를 추가로 포함할 수 있다.1, the
주파수 합성 장치의 성능 시험 시스템(10)은 주파수 합성 장치의 주요 성능 규격인 출력 주파수, 불요파, 고조파, 출력 레벨, 평탄도, 채널 간격, 및 위상 잡음 등의 신호를 측정하여 평가한다.The
주파수 합성 장치의 출력 주파수가 다수이면, 각각의 출력 포트의 성능을 측정하기 위해 작업자가 계측기에 연결된 케이블을 수동으로 옮겨가며 측정을 반복해야 하는 문제가 있다. 예컨대, 출력 주파수가 100 개이고 측정 항목이 7 개이면, 총 700 번의 측정이 필요하다.If the output frequency of the frequency synthesizer is large, there is a problem that the operator must manually repeat the measurement by repeatedly moving the cable connected to the meter in order to measure the performance of each output port. For example, if there are 100 output frequencies and 7 measurement items, a total of 700 measurements are required.
한편, 군용 레이더에 사용되는 주파수 합성 장치는 다양한 온도 범위에서 안정적으로 주파수 신호를 출력해야 하는데, 출력 포트에 대해 성능 시험 시 온도에 따라 출력 레벨에서 편차가 발생하고, 실제 사용 환경에서 곧바로 사용하기 위한 방안이 필요하다.On the other hand, the frequency synthesizer used in military radar is required to output the frequency signal stably in various temperature ranges. However, there is a deviation in the output level depending on the temperature during the performance test for the output port, I need a plan.
사용자 단말(100)은 주파수 시험 장치(200), 주파수 합성 장치(300), 신호 경로 연결 장치(400) 및 주파수 계측 장치(500)와 통신하며, 제어 명령을 송신한다. 사용자 단말(100)은 주파수 시험 장치(200), 주파수 합성 장치(300), 신호 경로 연결 장치(400), 및 주파수 계측 장치(500)와 RS-422 또는 RS-232 등의 통신방식으로 통신할 수 있다. 사용자 단말(100)은 주파수 계측 장치(500)의 측정 결과를 수신하여 사용자에게 제공한다. 사용자 단말(100)은 GPIB to USB 케이블을 통해 주파수 계측 장치(500)로부터 수신한 측정 결과를 기 설정된 파일로 저장하거나, 측정 결과를 프린터에 연결하여 출력할 수 있다.The
주파수 시험 장치(200)는 주파수 합성 장치(300)에 연결되며, 주파수 합성 장치(300)가 합성할 주파수를 설정하는 주파수 제어 신호를 송신하고 응답 신호를 수신한다. 주파수 시험 장치(200)는 주파수 제어 신호를 TTL(Transistor-Transistor Logic) 레벨에서 시리얼 통신으로 전송할 수 있다. 주파수 시험 장치(200)는 주파수 합성 장치(300)로부터 TTL 레벨에서 체크 비트를 수신할 수 있다.The
주파수 합성 장치(300)는 복수의 출력 포트를 갖고, 복수의 출력 포트를 통해 적어도 하나의 주파수 신호를 출력한다. 예컨대, 주파수 합성 장치(300)는 송신 주파수 신호(GHz 단위), 주파수 합성용 국부 주파수 신호(GHz 단위), 기준 주파수 신호(MHz 단위), 및 기준 클럭 주파수 신호(MHz 단위)를 출력할 수 있다.The
신호 경로 연결 장치(400)는 주파수 합성 장치(300)의 상기 복수의 출력 포트 및 주파수 계측 장치(500)의 복수의 입력 포트 간에 연결하는 신호 경로를 선택한다.The signal
주파수 계측 장치(500)는 복수의 입력 포트를 갖고, 복수의 입력 포트를 통해 주파수 합성 장치(300)가 출력한 주파수 신호의 성능을 측정한다. 주파수 계측 장치(500)는 주파수 합성 장치(300)에서 온도의 변화 및 주파수 코드의 변화에 따른 주파수 합성 장치(300)의 출력 레벨을 측정한다.The frequency measuring apparatus 500 has a plurality of input ports and measures the performance of a frequency signal output from the
온도 시험 챔버(20)는 저온 영역부터 고온 영역까지 다양한 온도 환경을 제공한다. 예컨대, 온도 시험 챔버(20)는 -30도부터 70도까지의 온도를 설정할 수 있다. 주파수 합성 장치(300)를 온도 시험 챔버(20) 내에 위치시키고, 주파수 합성 장치(300)의 주파수 신호의 출력 레벨을 측정할 수 있다.The
도 2는 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 시험 장치를 예시한 블록도이다. 도 2에 도시한 바와 같이, 주파수 시험 장치(200)는 통신 드라이버(210), 제어부(220), 신호 변환부(230), 버퍼(240) 및 표시부(250)를 포함한다. 주파수 시험 장치(200)는 전원 공급 장치를 포함하며, SMPS(Switched Mode Power Supply) 방식으로 정전압을 공급할 수 있다.2 is a block diagram illustrating a frequency testing apparatus in a performance testing system of a frequency synthesizer according to an embodiment of the present invention. 2, the
통신 드라이버(210)는 사용자 단말(100)과 통신을 수행하며, RS-232 방식으로 통신을 수행할 수 있다. 제어부(220)는 통신 드라이버(210), 신호 변환부(230) 및 표시부(250)에 연결되어, 연산 및 제어를 수행한다. 신호 변환부(230)는 제어부(220)의 제어 명령 신호를 로직 신호 및 아날로그 TTL 신호로 변환하며, CPLD(Complex Programmable Logic Device)로 구현될 수 있다. 버퍼(240)는 로직 신호 및 아날로그 TTL 신호를 버퍼링하며, 주파수 합성 장치(300)로 주파수 제어 명령을 전송한다. 표시부(250)는 설정된 주파수 신호를 표시한다. 표시부(250)는 LED 등으로 구현될 수 있다.The
도 3은 본 발명의 일 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 주파수 합성 장치를 예시한 블록도이다.3 is a block diagram illustrating a frequency synthesizer in a performance testing system of a frequency synthesizer according to an embodiment of the present invention.
주파수 합성 장치(300)는 전원공급장치로부터 전원을 인가받고, 주파수 시험 장치(200)로부터 주파수 제어 신호를 수신한다. 중앙 제어부(310)가 주파수 합성 장치(300)의 내부에 포함된 주파수 분배기 및 주파수 합성 장치(300)의 출력단에서 각각 측정된 온도 및 출력 주파수 신호를 수신한다. 중앙 제어부(310)는 주파수를 제어한 후 결과 명령을 체크 비트 신호로 주파수 합성 장치(300)로 전송한다. 주파수 분배기는 제2 대역 합성 모듈의 내부에 구현될 수 있다.The
중앙 제어부는 주파수 합성 장치(300)의 내부에 포함된 제1 출력 보상 회로 및 제2 출력 보상 회로에 전달되는 신호의 경로를 변경시킨다. The central control unit changes the path of a signal transmitted to the first output compensation circuit and the second output compensation circuit included in the
주파수 코드 발생부(320)는 제1 출력 보상 회로(330) 및 제2 출력 보상 회로(340)로 주파수 코드를 송신한다. 주파수 코드는 복수의 주파수에 대한 식별 정보를 의미한다.The frequency code generator 320 transmits the frequency code to the first output compensation circuit 330 and the second output compensation circuit 340. The frequency code means identification information for a plurality of frequencies.
제1 출력 보상 회로(330)는 주파수 분배기에 입력할 신호 레벨을 제1 신호 영역 내에서 조절한다. 제1 신호 영역은 마이너스 dBm 영역으로 설정될 수 있다. 예컨대, -X1 dBm 내지 -X2 dBm 영역으로 설정될 수 있다.The first output compensation circuit 330 adjusts the signal level to be input to the frequency divider within the first signal region. The first signal area may be set to a minus dBm area. For example, it may be set in the range of -X1 dBm to -X2 dBm.
제2 출력 보상 회로(340)는 주파수 합성 장치의 출력단의 신호 레벨을 제2 신호 영역 내에서 조절한다. 제2 신호 영역은 플러스 dBm 영역으로 설정될 수 있다. 예컨대, X3 dBm 내지 X4 dBm 영역으로 설정될 수 있다. 한편, 제2 출력 보상 회로(340)는 주파수 합성 장치의 고속 주파수 합성이 필요한 경우에는, 온도에 따른 출력 보정을 거치지 않고 신호 지연을 제거하기 위한 배선 구조가 필요하다.The second output compensation circuit 340 adjusts the signal level of the output terminal of the frequency synthesizer within the second signal region. The second signal region may be set to a plus dBm region. For example, it may be set in the range of X3 dBm to X4 dBm. On the other hand, when the high-frequency synthesis of the frequency synthesizer is required, the second output compensation circuit 340 needs a wiring structure for eliminating the signal delay without performing the output correction according to the temperature.
출력보상 회로(330, 340)는 신호 경로를 절체하는 제1 스위치, 제어 신호에 의해서 감쇄값을 가변하는 가변 감쇄기, 신호를 증폭하는 증폭부, 신호의 일부를 추출하고 저손실로 신호를 전달하는 방향성 결합기, 로직 신호를 출력하는 로직 출력부, 데이터를 저장하는 데이터 저장부, 온도를 감지하는 온도 센서, 주파수 신호를 아날로그 신호로 변환하는 검출기, 신호를 비교하는 비교부, 로직 제어 신호를 발생하는 로직 발생부 등을 포함할 수 있다.The output compensation circuits 330 and 340 include a first switch for switching the signal path, a variable attenuator for varying the attenuation value by the control signal, an amplifying unit for amplifying the signal, a directional coupler for extracting a part of the signal, A logic unit for outputting a logic signal, a data storage unit for storing data, a temperature sensor for sensing temperature, a detector for converting a frequency signal into an analog signal, a comparator for comparing the signals, logic for generating a logic control signal A generator, and the like.
도 4는 주파수 합성 장치에 포함된 제1 출력 보상회로를 예시한 블록도이고, 도 5는 제1 출력 보상회로의 출력 레벨을 예시한 표이고, 도 6은 제1 출력 보상회로의 출력 레벨을 예시한 그래프이다.FIG. 4 is a block diagram illustrating a first output compensation circuit included in the frequency synthesizer, FIG. 5 is a table illustrating an output level of the first output compensation circuit, and FIG. FIG.
주파수 합성 장치의 출력 신호는 주파수 및 온도 변화에 따라 출력이 변동되는 문제가 있다. 직접 합성 방식의 주파수 합성 장치는 내부에 주파수 분배기(Frequency Divider)를 갖는다. 주파수 분배기는 특정 영역 이하의 신호가 인가되면 출력 불요파가 발생하며, 온도에 따라 출력 신호가 불안정하게 되는 문제가 있다.There is a problem that the output signal of the frequency synthesizer fluctuates in accordance with the frequency and the temperature change. A direct synthesis frequency synthesizer has a frequency divider therein. In the frequency divider, when a signal of a specific region or less is applied, an output unwanted wave is generated, and the output signal becomes unstable depending on the temperature.
이를 개선하기 위해 제1 출력 보상 회로(330)는 온도 센서, 제1 스위치, 및 가변 감쇄기를 갖는다. 온도 센서는 주파수 합성 장치의 내부에 포함된 주파수 분배기에 부착된다. 제1 스위치는 고속 주파수 합성을 위해 제1 출력 보상 회로의 출력단으로 직접 신호를 전달한다. 제1 스위치는 SPDT(Single Pole Double Throw) 스위치로 구현될 수 있다. 가변 감쇄기는 이득을 조절하여 제1 출력 보상 회로의 출력 레벨을 조절한다.To improve this, the first output compensation circuit 330 has a temperature sensor, a first switch, and a variable attenuator. The temperature sensor is attached to a frequency divider contained within the frequency synthesizer. The first switch directs the signal to the output of the first output compensation circuit for fast frequency synthesis. The first switch may be implemented as a single pole double throw (SPDT) switch. The variable attenuator adjusts the gain to adjust the output level of the first output compensation circuit.
중앙제어부(310)는 제1 출력 보상 회로에서 측정된 온도마다 제1 출력 보상 회로의 출력 레벨의 목표값에서 제1 출력 보상 회로의 출력 레벨의 측정값을 감산하고, 감산한 값에 제1 출력 보상 회로의 가변감쇄기의 초기 설정값에 가산한 값을 제1 출력 보상 회로의 가변감쇄기의 실제 감쇄값으로 설정한다. The central control unit 310 subtracts the measured value of the output level of the first output compensation circuit from the target value of the output level of the first output compensation circuit for each temperature measured by the first output compensation circuit, And the value added to the initial set value of the variable attenuator of the compensation circuit is set to the actual attenuation value of the variable attenuator of the first output compensation circuit.
도 5 및 도 6을 참조하면, 보상 전 주파수 합성 장치의 출력이 -17 dBm ~ -3 dBm으로 온도 변화에 따라 14 dB 변동이 있으나, 보상 후 주파수 합성 장치의 출력이 -7 dBm으로 온도 변화에 상관없이 일정하게 제어됨을 파악할 수 있다.Referring to FIGS. 5 and 6, although the output of the pre-compensation frequency synthesizer varies from -17 dBm to -3 dBm according to the temperature change, the output of the frequency synthesizer after the compensation is changed to -7 dBm It can be grasped that it is controlled constantly regardless of
주파수 시험 장치는 설정된 제1 출력 보상 회로의 가변감쇄기의 실제 감쇄값을 주파수 코드 별로 온도에 따라 매칭하여 룩업 테이블을 생성하고, 생성한 룩업 테이블을 중앙제어부에 저장한다. 주파수 합성 장치는 중앙제어부에 저장된 룩업 테이블을 참조하여, 다양한 온도 환경에서 추가적인 보정 없이 일정한 출력 레벨을 얻을 수 있다.The frequency tester generates a lookup table by matching the actual attenuation value of the variable attenuator of the first output compensation circuit according to the temperature for each frequency code, and stores the generated lookup table in the central control unit. The frequency synthesizer can obtain a constant output level without further correction in various temperature environments by referring to the lookup table stored in the central control unit.
도 7은 주파수 합성 장치에 포함된 제2 출력 보상회로를 예시한 블록도이고, 도 8은 제2 출력 보상회로의 출력 레벨을 예시한 표이고, 도 9는 제2 출력 보상회로의 출력 레벨을 예시한 그래프이다.7 is a block diagram illustrating a second output compensation circuit included in the frequency synthesizer, FIG. 8 is a table illustrating the output level of the second output compensation circuit, and FIG. 9 is a graph showing the output level of the second output compensation circuit FIG.
주파수 합성 장치의 출력 신호는 주파수 및 온도 변화에 따라 출력이 변동되는 문제가 있다. 온도에 따라 출력 신호가 불안정하게 되는 문제가 있다. 한편, 주파수 합성 장치의 고속 주파수 합성이 필요한 경우에는, 온도에 따른 출력 보정을 거치지 않고 신호 지연을 제거하기 위한 배선 구조가 필요하다.There is a problem that the output signal of the frequency synthesizer fluctuates in accordance with the frequency and the temperature change. The output signal becomes unstable depending on the temperature. On the other hand, when high-speed frequency synthesis of the frequency synthesizer is required, a wiring structure for eliminating the signal delay without the output correction according to the temperature is required.
이를 개선하기 위해 제2 출력 보상 회로는 온도 센서, 제1 스위치, 가변 감쇄기, 제2 스위치를 갖는다. 온도 센서는 상기 주파수 합성 장치의 출력단에 부착되며, 제1 스위치는 재밍 신호에 대비한 고속 주파수 합성을 위해 상기 제2 출력 보상 회로의 출력단으로 직접 신호를 전달한다. 제1 스위치는 SPDT(Single Pole Double Throw) 스위치로 구현될 수 있다. 가변 감쇄기는 이득을 조절하여 제2 출력 보상 회로의 출력 레벨을 조절한다. 제2 스위치는 미리 정의되지 않은 주파수 신호를 차단한다. 제2 스위치는 SPST(Single Pole Single Throw) 스위치로 구현될 수 있다.To improve this, the second output compensation circuit has a temperature sensor, a first switch, a variable attenuator, and a second switch. A temperature sensor is attached to the output of the frequency synthesizer and the first switch directs the signal directly to the output of the second output compensation circuit for fast frequency synthesis against the jamming signal. The first switch may be implemented as a single pole double throw (SPDT) switch. The variable attenuator adjusts the gain to adjust the output level of the second output compensation circuit. The second switch blocks the predefined frequency signal. The second switch may be implemented as a single pole single throw (SPST) switch.
중앙제어부(310)는 제2 출력 보상 회로에서 측정된 온도마다 제2 출력 보상 회로의 출력 레벨의 목표값에서 제2 출력 보상 회로의 출력 레벨의 측정값을 감산하고, 감산한 값을 제1 출력 보상 회로의 가변감쇄기의 초기 설정값에 가산한 값을 상기 제2 출력 보상 회로의 가변감쇄기의 실제 감쇄값으로 설정한다. 즉, 현재 상태의 원하는 출력이 정의되면, 최종 출력을 감지하여 원하는 출력 레벨과 비교하여 가변 감쇄기의 값을 로직 신호를 이용하여 목표값으로 설정한다. 목표값은 구현되는 설계에 따라 적합한 수치가 사용될 수 있다.The central control unit 310 subtracts the measured value of the output level of the second output compensation circuit from the target value of the output level of the second output compensation circuit for each temperature measured by the second output compensation circuit, And a value obtained by adding to the initial set value of the variable attenuator of the compensation circuit is set to an actual attenuation value of the variable attenuator of the second output compensation circuit. That is, when the desired output of the current state is defined, the final output is detected and compared with the desired output level, and the value of the variable attenuator is set to the target value using the logic signal. The target value may be a suitable value depending on the design being implemented.
도 7 및 도 8을 참조하면, 보상 전 주파수 합성 장치의 출력이 11 dBm ~ 19 dBm으로 온도 변화에 따라 8 dB 변동이 있으나, 보상 후 주파수 합성 장치의 출력이 15 dBm으로 온도 변화에 상관없이 일정하게 제어됨을 파악할 수 있다.7 and 8, although the output of the pre-compensation frequency synthesizer varies from 11 dBm to 19 dBm according to the temperature change, the output of the frequency synthesizer after the compensation is 15 dBm, As shown in FIG.
주파수 시험 장치는 설정된 제1 출력 보상 회로의 가변감쇄기의 실제 감쇄값 및 설정된 제2 출력 보상 회로의 가변감쇄기의 실제 감쇄값을 상기 주파수 코드 별로 온도에 따라 매칭하여 룩업 테이블을 생성하고, 생성한 룩업 테이블을 중앙제어부에 저장한다. The frequency tester generates a lookup table by matching the actual attenuation value of the variable attenuator of the first output compensation circuit and the actual attenuation value of the variable attenuator of the set second output compensation circuit according to the temperature code for each frequency code, And stores the table in the central control unit.
주파수 시험 장치는 제1 출력 보상 회로 및 제2 출력 보상회로에서 감쇄 제어값에 대해 산출한 룩업 테이블을 참조하여, 다양한 온도 환경에서 추가적인 보정 없이 일정한 출력 레벨을 얻을 수 있다. The frequency test apparatus can obtain a constant output level without further correction in various temperature environments by referring to the lookup table calculated for the attenuation control value in the first output compensation circuit and the second output compensation circuit.
도 10은 본 발명의 다른 실시예에 따른 주파수 합성 장치의 성능 시험 시스템에서의 신호 경로 연결 장치를 예시한 블록도이다.10 is a block diagram illustrating a signal path connection device in a performance test system of a frequency synthesizer according to another embodiment of the present invention.
복수의 계측기마다 수동으로 케이블을 변경해가며 주파수 신호를 측정하는 기존의 방식은 일일이 케이블을 변경하는 과정에서 과도한 측정 시간이 소요되는 문제가 있으며, 측정자가 시험을 수행하면서 읽음 오차 및 측정 오차가 발생하는 문제가 있다.In the conventional method of measuring the frequency signal by manually changing the cable for each of the plurality of measuring instruments, there is a problem that excessive measurement time is required in the process of changing the cable every time, and the measuring error occurs there is a problem.
이를 개선하기 위해 신호 경로 연결 장치(400)는 주파수 합성 장치의 복수의 출력 포트 및 주파수 계측 장치의 복수의 입력 포트 간에 연결하는 신호 경로를 조합하여 선택한다. 도 10을 참조하면, 신호 경로 연결 장치(400)는 제1 스위치(411 ~ 414), 다수 경로 결합기(420), 다수 경로 분배기(430), 및 제2 스위치(441 ~ 444)를 포함한다. 신호 경로 연결 장치(400)는 도 10에서 예시적으로 도시한 다양한 구성요소들 중에서 일부 구성요소를 생략하거나 다른 구성요소를 추가로 포함할 수 있다.To improve this, the signal
제1 스위치(411 ~ 414)는 주파수 합성 장치의 상기 복수의 출력 포트에 연결된다. 다수 경로 결합기(420)는 복수의 제1 스위치에 연결된다. 다수 경로 분배기(430)는 다수 경로 결합기에 연결된다. 제2 스위치(441 ~ 444)는 다수 경로 분배기 및 주파수 계측 장치의 복수의 입력 포트 간에 연결된다. 제1 스위치는 SPDT(Single Pole Double Throw) 스위치이며, 제1 경로 로직에서 상기 주파수 합성 장치의 주파수 신호를 상기 다수 경로 결합기로 전달하고, 제2 경로 로직에서 기 적용된 터미네이션 저항으로 임피던스를 매칭한다.The first switches 411-414 are connected to the plurality of output ports of the frequency synthesizer. The
신호 경로 연결 장치(400)는 사용자 단말로부터 수신한 제어 명령에 따라 제1 측정 모드와 제2 측정모드로 동작할 수 있다. The signal
제1 측정모드는 주파수 합성 장치의 복수의 출력 포트에서 하나의 출력 포트와 주파수 계측 장치의 복수의 입력 포트 중에서 하나의 입력 포트를 연결하는 모드이다. 예컨대, 하나의 제1 스위치(411)를 연결하고 하나의 제2 스위치(441)를 연결하여 신호 경로를 생성할 수 있다. The first measurement mode is a mode for connecting one output port from a plurality of output ports of the frequency synthesizer to one input port among a plurality of input ports of the frequency measuring apparatus. For example, a signal path can be generated by connecting one
제2 측정 모드는 주파수 합성 장치의 복수의 출력 포트에서 하나의 출력 포트와 주파수 계측 장치의 복수의 입력 포트 전체를 연결하는 모드이다. 예컨대, 하나의 제1 스위치(411)를 연결하고 복수의 제2 스위치(441 ~ 444)를 연결하여 신호 경로를 생성할 수 있다. The second measurement mode is a mode for connecting one output port from a plurality of output ports of the frequency synthesizer and all of a plurality of input ports of the frequency measurement device. For example, a signal path can be generated by connecting one
신호 경로 연결 장치(400)는 사용자 단말(100)로부터 TTL 레벨의 명령을 수신하여 경로 제어를 수행한다. 제1 스위치 및 제2 스위치의 경로를 조합하여 최종 신호 경로를 생성한다.The signal
신호 격리도를 증가시키기 위하여 스위치를 N개로 증가시킬 수 있으며, 스위치 개수 증가로 인한 신호 감소는 주파수 계측 장치(500)의 오프셋 또는 사용자 단말(100)의 손실값 보상으로 보정할 있다.The number of switches can be increased to N in order to increase the degree of signal isolation and the decrease in the signal due to the increase in the number of switches can be corrected by offsetting the frequency measuring apparatus 500 or by compensating the loss value of the
주파수 계측 장치(500)는 신호 경로 연결 장치(400)의 복수의 제1 스위치 및 복수의 제2 스위치에 의해 연결된 신호 경로마다 손실된 신호값을 측정한다. 사용자 단말(100)은 각각의 경로 별로 측정한 신호값을 보정한다. 따라서, 신호 경로 연결 장치(400)에서 신호 측정에 따른 경로 별 신호 손실을 주파수 계측 장치(500) 및 사용자 단말(100)에서 보정하여 정확한 주파수 신호를 측정할 수 있다.The frequency measuring apparatus 500 measures a lost signal value for each signal path connected by the plurality of first switches and the plurality of second switches of the
주파수 계측 장치(500)가 사용자 단말(100)로 측정 결과를 전송하고, 기 설정된 대기 시간 이후에 다음 주파수 신호의 성능을 측정한다. 예컨대, GPIB 데이터를 1개 주파수 에 대해 3초를 기다린 후 해당 데이터를 획득하고 다음 주파수를 선택한다. 신호 경로 연결 장치(400)는 기 설정된 대기 시간 내에 신호 경로를 선택하여 연결한다.The frequency measuring apparatus 500 transmits the measurement result to the
주파수 계측 장치(500)는 복수의 계측기를 포함한다. 주파수 계측 장치(500)는 제1 계측기(510), 제2 계측기(520), 제3 계측기(530), 및 제4 계측기(540)를 포함할 있다. 예컨대, 계측기는 스펙트럼 분석기, 주파수 카운터, 및 평균전력계 중에서 적어도 하나를 포함하며, 신호 경로 연결 장치는 스펙트럼 분석기, 주파수 카운터, 및 평균전력계에 연결될 수 있다.The frequency measuring apparatus 500 includes a plurality of meters. The frequency measuring apparatus 500 includes a
주파수 합성 장치의 성능 시험 시스템에 포함된 구성요소들이 도 1 내지 도 4, 도 7, 도 10에서는 분리되어 도시되어 있으나, 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.Although the components included in the performance test system of the frequency synthesizer are shown separately in FIGS. 1 to 4, 7, and 10, a plurality of components may be combined with each other and implemented as at least one module. The components are connected to a communication path connecting a software module or a hardware module inside the device and operate organically with each other. These components communicate using one or more communication buses or signal lines.
주파수 합성 장치의 성능 시험 시스템은 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.The performance test system of the frequency synthesizer may be implemented in logic circuitry by hardware, firmware, software or a combination thereof, and may be implemented using a general purpose or special purpose computer. The device may be implemented using a hardwired device, a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), or the like. Further, the device may be implemented as a System on Chip (SoC) including one or more processors and controllers.
주파수 합성 장치의 성능 시험 시스템은 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.The performance test system of the frequency synthesizer may be implemented as software, hardware, or a combination thereof in a computing device having hardware components. The computing device includes a communication device such as a communication modem for performing communication with various devices or wired / wireless communication networks, a memory for storing data for executing a program, a microprocessor for executing and calculating a program, Device. ≪ / RTI >
본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.The operations according to the present embodiments may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium. A computer-readable medium represents any medium that participates in providing instructions to a processor for execution. The computer readable medium may include program instructions, data files, data structures, or a combination thereof. For example, there may be a magnetic medium, an optical recording medium, a memory, and the like. The computer program may be distributed and distributed on a networked computer system so that computer readable code may be stored and executed in a distributed manner. Functional programs, codes, and code segments for implementing the present embodiment may be easily deduced by programmers of the technical field to which the present embodiment belongs.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The present embodiments are for explaining the technical idea of the present embodiment, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.
10: 주파수 합성 장치의 성능 시험 시스템
20: 온도 시험 챔버 100: 사용자 단말
200: 주파수 시험 장치 210: 통신 드라이버
220: 제어부 230: 신호 변환부
240: 버퍼 250: 표시부
300: 주파수 합성 장치 310: 중앙 제어부
320: 주파수 코드 발생부 330: 제1 출력 보상 회로
340: 제2 출력 보상 회로 400: 신호 경로 연결 장치
411 ~ 414: 제1 스위치 420: 다수 경로 결합기
430: 다수 경로 분배기 441 ~ 444: 제2 스위치
500: 주파수 계측 장치 510: 제1 계측기
520: 제2 계측기 530: 제3 계측기
540: 제4 계측기10: Performance test system of frequency synthesizer
20: Temperature test chamber 100: User terminal
200: frequency test device 210: communication driver
220: control unit 230: signal conversion unit
240: buffer 250:
300: Frequency synthesizer 310: Central controller
320: Frequency code generator 330: First output compensation circuit
340: second output compensation circuit 400: signal path connection device
411 to 414: First switch 420: Multiple path combiner
430:
500: frequency measuring device 510: first measuring instrument
520: Second measuring instrument 530: Third measuring instrument
540: fourth measuring instrument
Claims (14)
복수의 출력 포트를 갖고, 상기 복수의 출력 포트를 통해 적어도 하나의 주파수 신호를 출력하는 주파수 합성 장치;
상기 주파수 합성 장치에 연결되며, 상기 주파수 합성 장치가 합성할 주파수를 설정하는 주파수 제어 신호를 송신하고 응답 신호를 수신하는 주파수 시험 장치;
복수의 입력 포트를 갖고, 상기 복수의 입력 포트를 통해 상기 주파수 합성 장치가 출력한 주파수 신호의 성능을 측정하는 주파수 계측 장치;
상기 주파수 합성 장치의 상기 복수의 출력 포트 및 상기 주파수 계측 장치의 상기 복수의 입력 포트 간에 연결하는 신호 경로를 선택하는 신호 경로 연결 장치; 및
상기 주파수 시험 장치, 상기 주파수 계측 장치, 및 상기 신호 경로 연결 장치에 각각 연결되어, 상기 주파수 시험 장치, 상기 주파수 계측 장치, 및 상기 신호 경로 연결 장치로 제어 명령을 송신하는 사용자 단말을 포함하는 주파수 합성 장치의 성능 시험 시스템.A system for testing the performance of a frequency synthesizer,
A frequency synthesizer having a plurality of output ports and outputting at least one frequency signal through the plurality of output ports;
A frequency tester connected to the frequency synthesizer for transmitting a frequency control signal for setting a frequency to be synthesized by the frequency synthesizer and receiving a response signal;
A frequency measuring device having a plurality of input ports and measuring the performance of the frequency signal output from the frequency synthesizer through the plurality of input ports;
A signal path connection device for selecting a signal path connecting between the plurality of output ports of the frequency synthesizing device and the plurality of input ports of the frequency measuring device; And
And a frequency synthesizer including a user terminal connected to the frequency test device, the frequency measurement device and the signal path connection device for transmitting a control command to the frequency test device, the frequency measurement device, and the signal path connection device, Device performance testing system.
상기 신호 경로 연결 장치는,
상기 주파수 합성 장치의 상기 복수의 출력 포트에 연결된 복수의 제1 스위치;
상기 복수의 제1 스위치에 연결된 다수 경로 결합기;
상기 다수 경로 결합기에 연결된 다수 경로 분배기; 및
상기 다수 경로 분배기 및 상기 주파수 계측 장치의 상기 복수의 입력 포트 간에 연결된 복수의 제2 스위치를 포함하는 것을 특징으로 하는 주파수 합성 장치의 성능 시험 시스템.9. The method of claim 8,
Wherein the signal path connecting device comprises:
A plurality of first switches coupled to the plurality of output ports of the frequency synthesizer;
A multipath combiner coupled to the plurality of first switches;
A plurality of path distributors coupled to the multipath combiner; And
And a plurality of second switches connected between the multiple path distributors and the plurality of input ports of the frequency measuring device.
상기 신호 경로 연결 장치는,
상기 사용자 단말로부터 수신한 제어 명령에 따라
(i) 상기 주파수 합성 장치의 상기 복수의 출력 포트에서 하나의 출력 포트와 상기 주파수 계측 장치의 상기 복수의 입력 포트 중에서 하나의 입력 포트를 연결하는 제1 측정모드 및 (ii) 상기 주파수 합성 장치의 상기 복수의 출력 포트에서 하나의 출력 포트와 상기 주파수 계측 장치의 상기 복수의 입력 포트 전체를 연결하는 제2 측정모드로 동작하는 것을 특징으로 하는 주파수 합성 장치의 성능 시험 시스템.10. The method of claim 9,
Wherein the signal path connecting device comprises:
According to a control command received from the user terminal
(i) a first measurement mode for connecting one output port of the plurality of output ports of the frequency synthesizer to one input port of the plurality of input ports of the frequency measuring device, and (ii) And a second measurement mode in which one output port of the plurality of output ports is connected to all of the plurality of input ports of the frequency measuring apparatus.
상기 주파수 계측 장치가 상기 사용자 단말로 측정 결과를 전송하고, 기 설정된 대기 시간 이후에 다음 주파수 신호의 성능을 측정하며,
상기 신호 경로 연결 장치는 상기 기 설정된 대기 시간 내에 상기 신호 경로를 선택하여 연결하는 것을 특징을 하는 주파수 합성 장치의 성능 시험 시스템.10. The method of claim 9,
The frequency measuring apparatus transmits a measurement result to the user terminal, measures the performance of a next frequency signal after a predetermined waiting time,
And the signal path connection device selects and connects the signal path within the predetermined waiting time.
상기 제1 스위치는 SPDT(Single Pole Double Throw) 스위치이며, 제1 경로 로직에서 상기 주파수 합성 장치의 주파수 신호를 상기 다수 경로 결합기로 전달하고, 제2 경로 로직에서 기 적용된 터미네이션 저항으로 임피던스를 매칭하는 것을 특징으로 하는 주파수 합성 장치의 성능 시험 시스템.10. The method of claim 9,
The first switch is a single pole double throw (SPDT) switch. In the first path logic, the frequency signal of the frequency synthesizer is transmitted to the multipath combiner, and the impedance is matched to the applied termination resistance in the second path logic Wherein the frequency synthesizer is a frequency synthesizer.
상기 주파수 계측 장치는 상기 신호 경로 연결 장치의 상기 복수의 제1 스위치 및 상기 복수의 제2 스위치에 의해 연결된 신호 경로마다 손실된 신호값을 측정하고,
상기 사용자 단말은 각각의 경로 별로 측정한 신호값을 보정하는 것을 특징으로 하는 주파수 합성 장치의 성능 시험 시스템.10. The method of claim 9,
The frequency measuring device measures a lost signal value for each signal path connected by the plurality of first switches and the plurality of second switches of the signal path connecting device,
And the user terminal corrects the signal value measured for each path.
상기 주파수 계측 장치는 스펙트럼 분석기, 주파수 카운터, 및 평균전력계 중에서 적어도 하나를 포함하며,
상기 신호 경로 연결 장치는 상기 스펙트럼 분석기, 상기 주파수 카운터, 및 상기 평균전력계에 연결되는 것을 특징으로 하는 주파수 합성 장치의 성능 시험 시스템.
10. The method of claim 9,
Wherein the frequency measuring apparatus includes at least one of a spectrum analyzer, a frequency counter, and an average power meter,
And the signal path connection device is connected to the spectrum analyzer, the frequency counter, and the average power meter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170101915A KR101894833B1 (en) | 2017-08-10 | 2017-08-10 | Performance Testing System for Frequency Synthesis Apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170101915A KR101894833B1 (en) | 2017-08-10 | 2017-08-10 | Performance Testing System for Frequency Synthesis Apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101894833B1 true KR101894833B1 (en) | 2018-09-04 |
Family
ID=63598457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170101915A KR101894833B1 (en) | 2017-08-10 | 2017-08-10 | Performance Testing System for Frequency Synthesis Apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101894833B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102182281B1 (en) * | 2019-10-01 | 2020-11-24 | (주)큐니온 | Frequency synthesizer test apparatus for qualification model |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014127795A (en) * | 2012-12-26 | 2014-07-07 | Nec Corp | Radio communication device, signal conditioning circuit and signal conditioning method |
| KR101716853B1 (en) * | 2016-02-11 | 2017-03-16 | (주)큐니온 | Correction table generation method for correcting flatness of output level of radio frequency signal, output level flatness correction system performing the same, and storage medium storing the same |
| KR20170039913A (en) * | 2015-10-02 | 2017-04-12 | 엘아이지넥스원 주식회사 | System for testing performance of frequency synthesizer and method thereof |
-
2017
- 2017-08-10 KR KR1020170101915A patent/KR101894833B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014127795A (en) * | 2012-12-26 | 2014-07-07 | Nec Corp | Radio communication device, signal conditioning circuit and signal conditioning method |
| KR20170039913A (en) * | 2015-10-02 | 2017-04-12 | 엘아이지넥스원 주식회사 | System for testing performance of frequency synthesizer and method thereof |
| KR101716853B1 (en) * | 2016-02-11 | 2017-03-16 | (주)큐니온 | Correction table generation method for correcting flatness of output level of radio frequency signal, output level flatness correction system performing the same, and storage medium storing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102182281B1 (en) * | 2019-10-01 | 2020-11-24 | (주)큐니온 | Frequency synthesizer test apparatus for qualification model |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10345418B2 (en) | Calibration device for automatic test equipment | |
| KR100538405B1 (en) | Automated microwave test system with improved accuracy | |
| JP2015502708A (en) | Transmit power calibration in communication systems | |
| US10317503B2 (en) | Testing device comprising circuitry to calculate a correction value for calibrating channel loss | |
| US11353536B2 (en) | Integrated vector network analyzer | |
| US10652051B2 (en) | Measurement system and calibration method with wideband modulation | |
| US20170153280A1 (en) | Apparatus and method for cable phase correction for vector analyzer remote heads | |
| US8400165B2 (en) | Power calibration system | |
| US7002335B2 (en) | Method for measuring a three-port device using a two-port vector network analyzer | |
| US20060223440A1 (en) | Low frequency noise source and method of calibration thereof | |
| KR101894833B1 (en) | Performance Testing System for Frequency Synthesis Apparatus | |
| EP3574331B1 (en) | An interferometric iq-mixer/dac solution for active, high speed vector network analyser impedance renormalization | |
| KR100964974B1 (en) | High power test system of high frequency and method thereof | |
| CN109150332B (en) | Device and method for pre-measuring passive intermodulation by using vector harmonics | |
| US10534027B2 (en) | Phase coherent main and remote units of a network analyzer | |
| CN112698113B (en) | Amplitude calibration method and device for receiving channel and network equipment | |
| EP2642672A1 (en) | Signal combining apparatus | |
| US10551470B2 (en) | Calibration apparatus, calibration system and method for calibrating at least one of the signal generator and a signal analyzer | |
| JP2023075932A (en) | Collective measuring device for multiple rf chip modules and collective measuring method therefor | |
| CN113422621B (en) | Cable loss measuring device and method | |
| CN112615681B (en) | Amplitude calibration method and device of transmitting channel and network equipment | |
| US20240241164A1 (en) | System for testing antenna performance | |
| KR101324172B1 (en) | Method and device for toa calibration of multi-channel digital receiver | |
| US20150346269A1 (en) | Mobile high-voltage tester | |
| CN114389983B (en) | Testing device for network analyzer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |