KR101890751B1 - 질화물 반도체 디바이스 및 그 제조 방법 - Google Patents

질화물 반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101890751B1
KR101890751B1 KR1020120098485A KR20120098485A KR101890751B1 KR 101890751 B1 KR101890751 B1 KR 101890751B1 KR 1020120098485 A KR1020120098485 A KR 1020120098485A KR 20120098485 A KR20120098485 A KR 20120098485A KR 101890751 B1 KR101890751 B1 KR 101890751B1
Authority
KR
South Korea
Prior art keywords
nanocomposite
nitride semiconductor
nanoparticles
substrate
sio
Prior art date
Application number
KR1020120098485A
Other languages
English (en)
Other versions
KR20140031759A (ko
Inventor
이문상
박성수
윤대호
강봉균
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020120098485A priority Critical patent/KR101890751B1/ko
Priority to US13/771,411 priority patent/US9053955B2/en
Publication of KR20140031759A publication Critical patent/KR20140031759A/ko
Application granted granted Critical
Publication of KR101890751B1 publication Critical patent/KR101890751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화물 반도체 디바이스 및 그 제조 방법이 개시된다. 개시된 질화물 반도체 디바이스는, 기판과, 기판 상의 서로 다른 재질의 제1나노입자와 제2나노입자의 나노 복합체를 포함하는 전위 제어층, 전위 제어층 상에 형성되는 질화물 반도체층을 포함한다.

Description

질화물 반도체 디바이스 및 그 제조 방법{Nitride semiconductor device and method for fabricating the same}
질화물 반도체 디바이스 및 그 제조 방법에 관한 것으로, 보다 상세하게는 고품질의 질화물 반도체 디바이스 및 그 제조 방법에 관한 것이다.
질화물 반도체를 이용한 전자산업은 그린 산업의 발전과 성장에 부합하는 분야로 기대를 모으고 있다. 특히 질화물 반도체 중 하나인 GaN의 경우, 발광 다이오드(LED) 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드(LED)는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다. GaN는 LED를 포함한 고출력 전자부품 소자의 핵심 소자인 적색, 녹색 및 청색발광 다이오드 중 청색 발광 다이오드의 제조에 널리 상용되고 있다. 이는 기존의 청색 영역의 빛을 내는 발광 소자의 반도체 물질인 징크 세레나이드(ZnSe) 보다, GaN를 이용한 청색 발광 다이오드가 GaN의 뛰어난 물리, 화학적 특성 때문에 휘도와 수명, 그리고 내부 양자효율이 우수하기 때문이다. 또한 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2 eV 까지 밴드갭 조절이 가능하므로 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있다. 즉, 밴드갭 조절에 의해 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들을 맞출 수 있다.
예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대체할 수 있는 백색 LED를 만들 수 있기 때문에 광소자로서의 이용 가치가 매우 크다. 또한 항복 전압이 높고, 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자 등 여러 분야에 유용하다. 예를 들어 풀 칼라 디스플레이(Full color display)를 이용한 대형 전광판이나, 신호등, 광기록 매체의 광원, 자동차 엔진의 고출력 트랜지스터 등에 적용할 수 있다.
이종 기판 상에 질화물 반도체층 성장시 격자 상수 불일치 및 열팽창 계수 차이에 의한 전위 발생을 제어할 수 있도록 된 질화물 반도체 디바이스 및 그 제조 방법을 제공한다.
본 발명의 실시예에 따른 질화물 반도체 디바이스는, 기판과; 상기 기판 상의 서로 다른 재질의 제1나노입자와 제2나노입자의 나노 복합체를 포함하는 전위 제어층; 상기 전위 제어층 상에 형성되는 질화물 반도체층;을 포함한다.
상기 제1나노입자는 OH 리간드를 가지는 물질로 이루어질 수 있다.
상기 나노 복합체는 상기 제1나노입자에 적어도 하나의 제2나노입자가 결합되는 구조를 가질 수 있다.
상기 제1나노입자는 SiO2, ZnO 중 어느 하나로 이루어질 수 있다.
상기 제2나노입자는 GaN, β-Ga2O3 중 어느 하나로 이루어지며, 적어도 하나의 제2나노입자가 상기 제1나노입자 표면에 결합될 수 있다.
상기 나노 복합체는, SiO2 나노입자와 이에 결합된 적어도 하나의 GaN 나노입자를 포함하는 나노 복합체이거나, SiO2 나노입자와 이에 결합된 적어도 하나의 β-Ga2O3 나노입자를 포함할 수 있다.
상기 SiO2 나노입자는 200nm 내지 3μm 의 크기를 가질 수 있다.
상기 기판은 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판 중 어느 하나를 사용할 수 있다.
상기 질화물 반도체층은, 제1도전형 질화갈륨층, 질화갈륨에 바탕을 둔 다층 양자 우물 구조의 활성층, 상기 제1형과 반대형인 제2도전형 질화갈륨층을 포함하며, 상기 활성층에서 광이 발생되도록 전류를 인가하기 위한 제1 및 제2전극을 더 구비하여, 수직형이나 수평형의 발광소자로 적용될 수 있다.
상기 기판과 상기 질화물 반도체층 사이에 완충층;을 더 포함할 수 있다.
상기 완충층은, ZnO, BN, AlN, GaN, Al1-xGaxN을 포함하는 그룹 중에서 선택된 적어도 어느 한 물질로 이루어질 수 있다.
본 발명의 실시예에 따른 질화물 반도체 디바이스 제조 방법은, 기판을 준비하는 단계와; 상기 기판 상에 서로 다른 재질의 제1나노입자와 제2나노입자의 나노 복합체를 포함하는 전위 제어층을 형성하는 단계와; 상기 전위 제어층 상에 질화물 반도체층을 에피 성장하는 단계;를 포함한다.
상기 전위 제어층을 형성하는 단계는, 상기 나노 복합체를 상기 기판 상에 분산시키기 위하여, 상기 나노 복합체가 포함된 용액을 준비하는 단계와; 상기 기판 상에 상기 나노 복합체 용액을 스핀 코팅하는 단계;를 포함할 수 있다.
상기 기판을 준비하는 단계는, 상기 기판을 표면 처리하여 친수성 기판으로 만드는 단계;를 포함할 수 있다.
상기 표면 처리는, H2SO4, H2O2, 탈이온수를 혼합한 용액을 이용하여 소정 시간동안 이루어질 수 있다.
상기 나노 복합체 용액의 용매로 탈이온수, 에탄올, 메탄올, 톨루엔 중 어느 하나를 사용할 수 있다.
상기 제1나노입자는 SiO2나 ZnO로 이루어진 나노입자이고, 제2나노입자는 GaN나 β-Ga2O3로 이루어진 나노입자일 수 있다.
상기 나노 복합체는, SiO2 나노입자 표면에 적어도 하나의 GaN 나노입자가 결합된 구조이고, 상기 나노 복합체는, SiO2 나노입자 표면에 적어도 하나의 β-Ga2O3 나노입자가 결합된 구조이고 분말 형태로 형성된 SiO2 & β-Ga2O3 나노 복합체를 열처리하고, 열처리된 SiO2 & β-Ga2O3 나노 복합체를 질화시켜 형성될 수 있다.
SiO2 나노입자 표면에 적어도 하나의 GaN이나 β-Ga2O3 나노입자가 결합된 나노 복합체를 형성하기 위해, 용질로 Gallium nitrate, Gallium chloride 중 어느 하나를 사용할 수 있다.
SiO2 나노입자 표면에 적어도 하나의 GaN이나 β-Ga2O3 나노입자가 결합된 나노 복합체를 형성하기 위해, 용매로는 탈이온수, 에탈올, 메탄올, 프로파놀 중 어느 하나를 사용할 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 질화물 반도체 디바이스 및 그 제조 방법에 따르면, 전위(dislocaton) 제어층을 구비함으로써,이종 기판 상에 고품질의 질화물 박막 예컨대, GaN 박막을 성장할 수 있으며, 수평 또는 수직형 질화물 반도체 발광소자 제조에 적용할 수 있다.
즉, 제1나노입자 표면에 제2나노입자가 결합된 구조의 나노 복합체 예컨대, SiO2 & GaN 나노 복합체를 사용하여 전위 제어층을 형성함으로써, 결함을 원천적으로 제거 및 제어 할 수 있는 수평 또는 수직형 질화물 반도체 발광소자와 같은 질화물 반도체 디바이스를 실현할 수 있다. 이때, 발광소자의 광효율은 내부 양자 효율과 외부 양자 효율로 나타낼 수 있는데, 내부 양자 효율은 활성층의 설계나 품질, 기판에서부터 발생하는 결함을 제어에 따라서 결정되기 때문에, 향상된 내부양자 효율을 가지는 발광소자를 얻을 수 있다.
도 1은 본 발명의 실시예에 따른 질화물 반도체 디바이스를 개략적으로 보인 단면도이다.
도 2는 도 1의 전위 제어층을 확대하여 보여준다.
도 3은 SiO2 나노입자 표면에 적어도 하나의 β-Ga2O3 나노입자나 GaN 나노입자가 결합된 나노 복합체를 형성하는 과정을 보여준다.
도 4는 도 3의 과정을 통해 얻어진 나노 복합체의 이미지 사진을 보여준다.
도 5는 나노 복합체를 기판 상에 분산시키는 스핀 코팅 과정을 보여준다.
도 6은 기판 상에 분산된 나노 복합체 이미지를 보여준다.
도 7 및 도 8은 본 발명의 실시예에 따른 질화물 반도체 디바이스의 구체적인 적용예로서, 질화물 반도체 발광소자의 실시예들을 보여준다.
이하, 첨부된 도면들을 참조하면서, 본 발명의 실시예에 따른 질화물 반도체 디바이스 및 그 제조 방법을 상세히 설명한다. 도면에서 동일한 참조번호는 동일한 구성 요소를 지칭하며, 각 구성 요소의 크기나 두께는 설명의 편의를 위해 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예들은 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.
잘 알려져 있는 바와 같이, 질화물 예컨대, 질화갈륨(GaN)에 기반을 둔 디바이스 예컨대, 질화물 반도체 발광소자는 일반적으로 2차원 구조의 박막 형태로 구현된다. 그러나 박막 형태의 발광소자는 에피택셜(epitaxial) 성장 시 기판과의 격자 상수와 열팽창 계수의 차이로 결함이 크게 발생할 수 있다.
한편, 현재 가장 많이 사용되고 있는 GaN 박막 내부의 전위농도를 줄이는 방법으로는 사파이어 기판 상부에 SiO2 또는 Si3N4 등으로 일정한 모양의 패턴을 형성한 후, SiO2 또는 Si3N4 위에서는 GaN가 성장하지 않는 원리를 이용하여 사파이어가 노출 된 부분에서만 GaN 에피층을 성장시키는 LEO(Lateral Epitaxial Overgrowth)방법과 GaN 에피층을 성장시킨 후, GaN 표면 위에 패턴 형성 후 일부 영역을 에칭하여 그루브(Groove)를 형성하고, 그 상부에 다시 GaN 에피층을 재 성장 (re-growth) 하는 펜디오(Pendeo) 방법이 있다. 이러한 방법들은 모두 GaN 에피층의 성장과정에서 발생하는 전위가 표면으로 전파되는 것을 측면쪽으로 전위 방향을 변화시킴으로써 사파이어 기판과 GaN 에피층 사이의 계면에서 형성된 결함이 표면으로 이동하는 것을 억제하는 방법이다.
그러나, 상기의 방법들은 모두 기판 상에 마스크층을 형성하고 이들을 패터닝하는 과정을 거쳐야 하는 등 공정이 상당히 복잡하다. 또한 거칠기 또는 굴곡을 주기 위해서 건식 에칭(dry etching)을 주로 하게 되는데 식각 후 반도체 표면에 공공(vacancy), 불순물(impurity), 건식 식각 잔류물, 물리적 피해 등과 같은 결함들이 발생하여 소자 효율성이 감소될 수 있다. 더욱이 건식 에칭에 의한 비화학양론적인(nonstoichiometric) 표면이 형성되어 소자의 신뢰성이 저하될 뿐만 아니라 소자의 수명이 단축될 수 있다.
본 발명의 실시예에 따른 질화물 반도체 디바이스 예컨대, GaN 반도체 디바이스는, 서로 다른 재질의 제1나노입자와 제2나노입자의 나노 복합체 예컨대, SiO2 나노 입자와 GaN 나노입자의 나노 복합체(nanocomposites)를 이용하여 이종 기판위에 균일하게 분산시킴으로써, 이종기판과 질화물 반도체 예컨대, GaN와의 격자 불일치 및 열팽창계수 차이에 의한 전위(dislocation) 발생을 제어(제거하거나 진행 억제)함으로써 고품질의 에피층 형성과 이를 적용한 질화물 반도체 디바이스 예컨대, 2차원 구조의 발광 소자를 실현할 수 있다.
아울러, 이러한 본 발명의 실시예에 따른 질화물 반도체 디바이스 및 그 제조 방법에 따르면, 기판 상에 마스크층을 형성하고, 이를 패터닝하는 식각 과정 등을 통해 패턴 형성시 발생하는 에피층의 신뢰성 저하 문제를 개선할 수 있으며, 공정 단가를 낮출 수 있다.
도 1은 본 발명의 실시예에 따른 질화물 반도체 디바이스를 개략적으로 보인 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 질화물 반도체 디바이스는, 기판(10)과, 상기 기판(10) 상에 형성되는 전위 제어층(30)과, 상기 전위 제어층(30) 상에 형성되는 질화물 반도체층(50)을 포함한다.
상기 기판(10), 예컨대, 전도성 기판은, 에피 성장하고자 하는 질화물 반도체층(50)과는 이종 기판으로서, 예를 들어, 사파이어 기판, 실리콘 기판, 실리콘 카바이드(SiC) 기판 중 어느 하나일 수 있다.
상기 전위 제어층(30)은, 상기 기판(10)과 질화물 반도체층(50)과의 격자 불일치 및 열팽창계수 차이에 의한 전위(dislocation) 발생을 제어(제거하거나 진행 억제)하기 위한 것으로, 도 2에서와 같이 서로 다른 재질의 제1나노입자(41)와 제2나노입자(43)의 나노 복합체(40)를 포함할 수 있다. 나노 복합체(40)는 제1나노입자(41) 표면에 적어도 하나의 제2나노입자(43)가 결합된 구조로 형성될 수 있다.
상기 제1나노입자(41)는 OH 리간드(ligand)를 가지는 물질로 이루어질 수 있다. 예를 들어, 제1나노입자(41)는 SiO2나 ZnO 중 하나로 이루어질 수 있다. 제1나노입자(41) 예컨대, SiO2 나노입자는 대략 200nm 내지 대략 3μm의 크기를 가지도록 형성될 수 있다.
상기 제2나노입자(43)는 제1나노입자(41)의 표면에 결합되는 것으로, 제1나노입자(41)보다 작은 크기를 가질 수 있다. 제2나노입자(43)는 예를 들어, GaN이나 β-Ga2O3 중 하나로 이루어질 수 있다.
도 3은 SiO2 나노입자(45) 표면에 적어도 하나의 β-Ga2O3 나노입자(47)나 GaN 나노입자(49)가 결합된 나노 복합체(46)(48)를 형성하는 과정을 보여준다. 도 4는 도 3의 과정을 통해 얻어진 나노 복합체의 이미지 사진을 보여준다.
도 3 및 도 4를 참조하면, SiO2 나노입자(45) 표면에 적어도 하나의 β-Ga2O3 나노입자(47)나 GaN 나노입자(49)가 결합된 나노 복합체(46)(48)를 형성하기 위해, 용질로 Gallium nitrate, Gallium chloride 중 어느 하나를 사용하고, 용매로는 탈이온수(DeIonized water), 에탄올(ethanol), 메탄올(methanol), 프로파놀(propanol) 중 어느 하나를 사용할 수 있다.
용매에 SiO2 나노입자(45), Gallium nitrate나 Gallium chloride 용질을 혼합하면, SiO2 나노입자(45)의 OH 리간드에 용질 물질이 결합되어, SiO2 나노입자(45) 표면에 적어도 하나의 β-Ga2O3 나노입자(47)가 결합된 구조의 SiO2 & β-Ga2O3 나노 복합체(46)가 얻어진다. 이 SiO2 & β-Ga2O3 나노 복합체(46)는 분말화할 수 있다.
상기 전위 제어층(30)을 형성하는데, 상기 나노 복합체(40)로 SiO2 나노입자(45) 표면에 β-Ga2O3 나노입자(47)가 결합된 SiO2 & β-Ga2O3 나노 복합체(46)를 그대로 사용할 수 있다. 또한, 상기 전위 제어층(30)을 형성하는데, 상기 나노 복합체(40)로 SiO2 나노입자(45) 표면에 적어도 하나의 GaN 나노입자(49)가 결합된 구조의 SiO2 & GaN 나노 복합체(48)를 사용할 수도 있다.
즉, 상기 나노 복합체(40)로 SiO2 & β-Ga2O3 나노 복합체(46)나 SiO2 & GaN 나노 복합체(48)를 사용할 수 있다.
SiO2 & GaN 나노 복합체(48)는 SiO2 & β-Ga2O3 나노 복합체(46) 분말을 열처리하고, 열처리된 SiO2 & β-Ga2O3 나노 복합체(46)를 질화시켜 형성될 수 있다. SiO2 & β-Ga2O3 나노 복합체(46) 분말은 예를 들어, 약 800 ~ 약 1000℃에서 약 1시간 내지 약 10시간 유지하여 열처리할 수 있다. 열처리된 SiO2 & β-Ga2O3 나노 복합체(46)를 SiO2 & GaN 나노 복합체(48)로 만들기 위해, 예를 들어, 약 800℃ 내지 약 1000℃, NH3와 Ar/H2 분위기에서 약 1시간 내지 약 5시간 동안 질화시킬 수 있다. 여기서, Ga과 SiO2의 몰비에 따라 SiO2 나노입자(45) 표면의 GaN 나노입자(49) 양을 조절할 수 있다.
도 3에서는 SiO2 & β-Ga2O3 나노 복합체(46)를 질화시켜 SiO2 나노입자(45) 표면에 적어도 하나의 GaN 나노입자(49)가 결합된 구조의 SiO2 & GaN 나노 복합체(48)를 형성하는 과정까지 보여준다.
이러한 나노 복합체(40)를 이용하여 상기 기판(10) 상에 전위 제어층(30)을 형성하기 위해, 나노 복합체(40)를 기판(10) 상에 분산시켜야 한다.
나노 복합체(40)를 예컨대, 단층으로 기판(10) 상에 분산시키기 위하여, 상기 나노 복합체(40) 예를 들어, SiO2 & GaN 나노 복합체(48)가 포함된 용액을 준비하고, 이 준비된 나노 복합체(40) 용액을 기판(10) 상에 스핀 코팅한 다음, 건조시켜 전위 제어층(30)을 형성할 수 있다. 이때, 나노 복합체(40) 용액을 위한 용매로는 탈이온수, 에탄올, 메탄올, 톨루엔(toluene) 등을 사용할 수 있다. 용질 즉, 용액 내의 SiO2 & GaN 나노 복합체(48)의 양을 조절함에 따라 분산되는 SiO2 & GaN 나노 복합체(48)의 양을 조절할 수 있으며, 균일성을 조절할 수 있다.
도 5는 나노 복합체(40)를 기판(10) 상에 분산시키는 스핀 코팅 과정을 보여준다. 도 6은 기판(10) 상에 분산된 나노 복합체(40) 이미지를 보여준다. 여기서는, 편의상 나노 복합체(40)로 SiO2 & GaN 나노 복합체를 이용하여 스핀 코팅하는 과정을 예시적으로 설명한다.
샘플 지지대(15) 위에 기판(10)을 탑재하고, 이 기판(10) 위에 충분한 SiO2 & GaN 나노 복합체 용액(60)을 예를 들어, 약 20 ~ 약 100 ml 뿌려준 다음, 기판(10)을 회전시켜 SiO2 & GaN 나노 복합체 용액(60)을 스핀코팅 할 수 있다. 도 5에서 참조번호 60은 기판(10) 상에 스핀 코팅된 SiO2 & GaN 나노 복합체 용액(60)을 나타낸다. SiO2 & GaN 나노 복합체 용액(60)의 용매로는 예를 들어, 탈이온수를 사용할 수 있다. 도 5에서 A는 증발되는 용매 예컨대, 탈이온수를 나타내며, B는 증발된 용매의 수증기(moisture)를 나타낸다.
용매의 증발 속도 조절 및 용질 사이에서 작용하는 모세관힘(capilary force: C)을 조정하여 밀도를 조절할 수 있다. 분산 정도를 높이기 위해, 스핀 코팅의 횟수는 예컨대, 1-5회, 스핀 속도는 약 200-8000 rpm으로 사용할 수 있다. 스핀 속도 및 단계(step)의 개수를 통하여, SiO2 & GaN 나노 복합체 단층 증착 및 균일성 등을 조정할 수 있다. 예를 들어, SiO2 & GaN 나노 복합체 단층 밀도는 약 70%로 제작될 수 있다.
한편, 상기와 같은 전위 제어층(30)을 형성하기 위해, 기판(10)을 준비하는 단계에서, 상기 기판(10)은 표면 처리하여 친수성 기판(Hydrophilic substrate)으로 만들 수 있다. 상기 기판(10)을 이러한 친수성 기판으로 만들기 위해, 예를 들어, H2SO4, H2O2, 탈이온수를 혼합한 용액을 이용하여 소정 시간동안 예컨대, 약 30분 동안 표면 처리를 진행할 수 있다. 나노 복합체(40)를 분사시켜 전위 제어층(30)을 형성하는 것은 이러한, 표면 처리된 친수성 기판(10) 상에 진행될 수 있다.
다시 도 1을 참조하면, 상기한 바와 같이 기판(10)을 준비하고, 준비된 기판(10) 상에 전위 제어층(30)을 형성한 다음, 전위 제어층(30) 상에 질화물 반도체층(50)을 성장 예컨대, 에피 성장시킬 수 있다. 상기 질화물 반도체층(50)은 GaN에 바탕을 둘 수 있다.
도 7 및 도 8은 본 발명의 실시예에 따른 질화물 반도체 디바이스의 구체적인 적용예로서, 질화물 반도체 발광소자의 실시예들을 보여준다. 도 7은 수평형 질화물 반도체 발광소자를 보여주며, 도 8은 수직형 질화물 반도체 발광소자를 보여준다.
도 7 및 도 8을 참조하면, 질화물 반도체 발광소자는 기판(10), 기판(10) 상에 전위 제어층(30), 전위 제어층(30) 상에 질화물 반도체층(50)을 포함하며, 질화물 반도체층(50)은, 제1도전형 질화갈륨층(110), 질화갈륨에 바탕을 둔 다층 양자 우물 구조의 활성층(130), 제1도전형과 반대형인 제2도전형 질화갈륨층(150,170)을 포함할 수 있다. 발광소자는, 상기 활성층(130)에서 광이 발생되도록 전류를 인가하기 위한 제1 및 제2전극(100)(190)을 더 구비한다. 한편, 질화물 반도체 발광소자는 기판(10)과 질화물 반도체층(50) 사이 예컨대, 전위 제어층(30)과 제1도전형 질화갈륨층(110) 사이에 완충층(buffer layer:70)을 더 포함할 수 있다.
수평형의 경우, 도 7에서와 같이, 질화물 반도체층(50)의 일부 예컨대, 제1도전형 질화갈륨층(110)이 노출되도록 형성하고, 이 제1도전형 질화갈륨층(110)의 노출면과 제2도전형 질화갈륨층(170) 상에 제1전극(100)과 제2전극(190)을 형성할 수 있다.
수직형의 경우, 도 8에서와 같이, 제1전극(100)은 기판(10) 배면에 형성하고, 제2전극(190)은 제2도전형 질화갈륨층(170) 상에 형성할 수 있다.
상기 완충층(70)은 예를 들어, ZnO, BN, AlN, GaN, Al1-xGaxN을 포함하는 그룹 중에서 선택된 적어도 어느 한 물질로 이루어질 수 있다.
제1도전형 질화갈륨층(110)은 완충층(70) 상에 형성될 수 있다. 제1도전형 질화갈륨층(110)은 n형 질화 갈륨층일 수 있으며, n 도핑을 위하여 불순물을 순차적으로 증가시키거나 줄이면서 성장된 n형 질화갈륨 단수층 또는 복수층으로 형성될 수 있다. 예를 들어, 제1도전형 질화갈륨층(110)은, p-n 접합을 이루기 위해 실리콘(Si)의 도핑양을 그레이딩(grading)하면서 성장시킨 n-GaN 층일 수 있다.
활성층(130)을 이루는 다층 양자 우물 구조는, 제1도전형 질화갈륨층(110) 즉, n형 질화갈륨 층상에 적어도 두 개의 층이 서로 다른 In 함량을 갖는 복수의 In1-xGaxN(0<x≤1)층들이 교대로 적층될 수 있다.
상기 제2도전형 질화갈륨층(150,170)은 활성층(130) 상에 형성될 수 있다. 제2도전형 질화갈륨층(150,170)은 p형 질화 갈륨층일 수 있으며, 불순물 도핑 정도가 서로 다른 두 단계의 p형 질화갈륨층을 포함할 수 있다. 예를 들어, 제2도전형 질화갈륨층(150,170)은, p-n 접합을 이루고 접촉저항을 줄이기 위한 두 단계로 이루어진 p-GaN층일 수 있다. 접촉저항을 줄이기 위한 이러한 두 단계의 p형 질화갈륨층은 오믹컨택 저항과 높은 홀 농도를 갖도록 Mg 농도를 조절하면서 예컨대, 순차적으로 줄이거나 늘리면서, 단층 또는 복수층으로 성장될 수 있다.
상기 제1도전형 질화갈륨층(110)이 n형 질화갈륨층이고, 제2도전형 질화갈륨층(150,170)이 p형 질화갈륨층 예컨대, 두 단계의 p형 질화갈륨층인 경우, 제1전극(100)은 n형 전극, 제2전극(190)은 p형 전극일 수 있다.
상기와 같은 제1도전형 질화갈륨층(110), 활성층(130), 제2도전형 질화갈륨층(150,170) 등은 MOCVD, MBE, HVPE등의 방법을 사용하여 전위 제어층(30)이 형성된 기판(10)상에 순차로 형성될 수 있다. 예를 들어, 황산과수 처리된 기판(10) 상에 전위 제어층(30)을 형성한 상태에서, MOCVD로 완충층(70), 제1도전형 질화갈륨층(110), 활성층(130), 제2도전형 질화갈륨층(150,170)을 순서대로 증착할 수 있다.
이상에서는 본 발명의 실시예에 따른 질화물 반도체 디바이스의 실시예로서 질화물 반도체 발광소자가 도 7 및 도 8의 적층 구조를 가지는 경우를 예를 들어 설명하였는데, 이는 예시적으로 보인 것으로, 본 발명의 실시예가 이에 한정되는 것은 아니다. 본 발명의 실시예에 따른 질화물 반도체 발광소자는 기판(10)상에 전위 제어층(30), 전위 제어층(30) 상에 질화물 반도체층(50)을 가지며, 질화물 반도체층(50)의 적층 구조 및 구성 물질은 다양하게 변형될 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 질화물 반도체 디바이스 및 그 제조 방법에 따르면, 고품질의 질화물 박막 예컨대, GaN 박막을 성장할 수 있으며, 수평 또는 수직형 질화물 반도체 발광소자 제조에 적용할 수 있다.
즉, SiO2 또는 Si3N4 마스크 패턴을 형성하여 질화물 박막 예컨대, GaN 박막을 성장 시키는 LEO(Lateral Epitaxial Overgrowth) 및 재성장 (re-growth) 하는 펜디오(Pendeo) 방법에서, 식각 및 연마 공정 시 발생하는 기판(10)상의 물리적 피해와 불순물에 의한 소자 특성저하를 최소하여 고품질의 질화물 박막 예컨대, GaN 박막을 성장 시킬 수 있으며, 공정을 단순화하여 재현성을 극대화할 수 있다.
이에 따라, 소자 특성의 균일성을 유지함과 아울러 예컨대, 발광 소자의 품질을 높여 신뢰성 향상에 큰 도움이 될 수 있다. 또한, 발광소자의 광효율은 내부 양자 효율과 외부 양자 효율로 나타낼 수 있는데, 내부 양자 효율은 활성층(130)의 설계나 품질, 기판(10)에서부터 발생하는 결함을 제어에 따라서 결정되기 때문에 제1나노입자(41) 표면에 제2나노입자(43)가 결합된 구조의 나노 복합체(40) 예컨대, SiO2 & GaN 나노 복합체(48)를 사용하여 전위 제어층(30)을 형성함으로써, 결함을 원천적으로 제거 및 제어 할 수 있으므로, 향상된 내부양자 효율을 가지는 소자를 얻을 수 있다.
10...기판 30...전위 제어층
50...질화물 반도체층 40...나노 복합체
41...제1나노입자 43...제2나노입자

Claims (19)

  1. 기판과;
    상기 기판 상의 서로 다른 재질의 제1나노입자와 제2나노입자의 나노 복합체를 포함하는 전위 제어층;
    상기 전위 제어층 상에 형성되는 질화물 반도체층;을 포함하며,
    상기 나노 복합체는 상기 제1나노입자 표면에 적어도 하나의 상기 제2나노입자가 결합된 구조로 형성되는 질화물 반도체 디바이스.
  2. 제1항에 있어서, 상기 제1나노입자는 OH 리간드를 가지는 물질로 이루어진 질화물 반도체 디바이스.
  3. 삭제
  4. 제1항에 있어서, 상기 제1나노입자는 SiO2, ZnO 중 어느 하나로 이루어지는 질화물 반도체 디바이스.
  5. 제4항 중 어느 한 항에 있어서, 상기 제2나노입자는 GaN, β-Ga2O3 중 어느 하나로 이루어지는 질화물 반도체 디바이스.
  6. 제1항에 있어서, 상기 나노 복합체는, SiO2 나노입자와 이에 결합된 적어도 하나의 GaN 나노입자를 포함하는 나노 복합체이거나, SiO2 나노입자와 이에 결합된 적어도 하나의 β-Ga2O3 나노입자를 포함하는 나노 복합체인 질화물 반도체 디바이스.
  7. 제6항에 있어서, 상기 SiO2 나노입자는 200nm 내지 3μm 의 크기를 가지는 질화물 반도체 디바이스.
  8. 제1항에 있어서, 상기 기판은 사파이어 기판, 실리콘 기판, 실리콘 카바이드 기판 중 어느 하나를 사용하는 질화물 반도체 디바이스.
  9. 제1항, 제2항, 제4항 내지 제8항 중 어느 한 항에 있어서, 상기 질화물 반도체층은,
    제1도전형 질화갈륨층, 질화갈륨에 바탕을 둔 다층 양자 우물 구조의 활성층, 상기 제1도전형과 반대형인 제2도전형 질화갈륨층을 포함하며,
    상기 활성층에서 광이 발생되도록 전류를 인가하기 위한 제1 및 제2전극을 더 구비하여, 수직형이나 수평형의 질화물 반도체 발광소자로 사용되는 질화물 반도체 디바이스.
  10. 제9항에 있어서, 상기 기판과 상기 질화물 반도체층 사이에 완충층;을 더 포함하는 질화물 반도체 디바이스.
  11. 제10항에 있어서, 상기 완충층은, ZnO, BN, AlN, GaN, Al1-xGaxN을 포함하는 그룹 중에서 선택된 적어도 어느 한 물질로 이루어진 질화물 반도체 디바이스.
  12. 기판을 준비하는 단계와;
    상기 기판 상에 서로 다른 재질의 제1나노입자와 제2나노입자의 나노 복합체를 포함하는 전위 제어층을 형성하는 단계와;
    상기 전위 제어층 상에 질화물 반도체층을 에피 성장하는 단계;를 포함하며,
    상기 나노 복합체는 상기 제1나노입자 표면에 적어도 하나의 상기 제2나노입자가 결합된 구조로 형성되는 질화물 반도체 디바이스 제조 방법.
  13. 제12항에 있어서, 상기 전위 제어층을 형성하는 단계는,
    상기 나노 복합체를 상기 기판 상에 분산시키기 위하여,
    상기 나노 복합체가 포함된 용액을 준비하는 단계와;
    상기 기판 상에 상기 나노 복합체 용액을 스핀 코팅하는 단계;를 포함하는 질화물 반도체 디바이스 제조 방법.
  14. 제13항에 있어서, 상기 기판을 준비하는 단계는,
    상기 기판을 표면 처리하여 친수성 기판으로 만드는 단계;를 포함하는 질화물 반도체 디바이스 제조 방법.
  15. 제14항에 있어서, 상기 표면 처리는, H2SO4, H2O2, 탈이온수를 혼합한 용액을 이용하여 소정 시간동안 이루어지는 질화물 반도체 디바이스 제조 방법.
  16. 제13항에 있어서, 상기 나노 복합체 용액의 용매로 탈이온수, 에탄올, 메탄올, 톨루엔 중 어느 하나를 사용하는 질화물 반도체 디바이스 제조 방법.
  17. 제12항에 있어서, 상기 나노 복합체는, SiO2 나노입자 표면에 적어도 하나의 GaN 나노입자가 결합된 구조이고,
    상기 나노 복합체는,
    SiO2 나노입자 표면에 적어도 하나의 β-Ga2O3 나노입자가 결합된 구조이고 분말 형태로 형성된 SiO2 & β-Ga2O3 나노 복합체를 열처리하고, 열처리된 SiO2 & β-Ga2O3 나노 복합체를 질화시켜 형성되는 질화물 반도체 디바이스 제조 방법.
  18. 제12항에 있어서, SiO2 나노입자 표면에 적어도 하나의 GaN이나 β-Ga2O3 나노입자가 결합된 나노 복합체를 형성하기 위해, 용질로 Gallium nitrate, Gallium chloride 중 어느 하나를 사용하는 질화물 반도체 디바이스 제조 방법.
  19. 제18항에 있어서, SiO2 나노입자 표면에 적어도 하나의 GaN이나 β-Ga2O3 나노입자가 결합된 나노 복합체를 형성하기 위해, 용매로는 탈이온수, 에탈올, 메탄올, 프로파놀 중 어느 하나를 사용하는 질화물 반도체 디바이스 제조 방법.
KR1020120098485A 2012-09-05 2012-09-05 질화물 반도체 디바이스 및 그 제조 방법 KR101890751B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120098485A KR101890751B1 (ko) 2012-09-05 2012-09-05 질화물 반도체 디바이스 및 그 제조 방법
US13/771,411 US9053955B2 (en) 2012-09-05 2013-02-20 Nitride semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098485A KR101890751B1 (ko) 2012-09-05 2012-09-05 질화물 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140031759A KR20140031759A (ko) 2014-03-13
KR101890751B1 true KR101890751B1 (ko) 2018-08-22

Family

ID=50186169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098485A KR101890751B1 (ko) 2012-09-05 2012-09-05 질화물 반도체 디바이스 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9053955B2 (ko)
KR (1) KR101890751B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373825B1 (en) * 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508356A (ja) 2005-09-14 2009-02-26 イーストマン コダック カンパニー 量子ドット発光層

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003274B1 (ko) * 1990-09-13 1993-04-24 금성일렉트론 주식회사 절연게이트형 전계효과 트랜지스터의 제조방법
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
US20080254312A1 (en) 2005-10-11 2008-10-16 Nv Bekaert Sa Coated Porous Metal Medium
US20070158661A1 (en) 2006-01-12 2007-07-12 Rutgers, The State University Of New Jersey ZnO nanostructure-based light emitting device
KR100838195B1 (ko) * 2006-03-06 2008-06-13 서울옵토디바이스주식회사 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
US20080087875A1 (en) 2006-10-11 2008-04-17 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US8958070B2 (en) 2007-05-29 2015-02-17 OptoTrace (SuZhou) Technologies, Inc. Multi-layer variable micro structure for sensing substance
US20090090886A1 (en) * 2007-10-09 2009-04-09 The Research Foundation Of State University New York. Single-crystalline hematite rhombohedra and magnetic nanocomposites of iron and magnetite and methods of making same
KR101421619B1 (ko) 2008-05-30 2014-07-22 삼성전자 주식회사 나노결정-금속산화물-폴리머 복합체 및 그의 제조방법
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
KR101018111B1 (ko) 2008-10-07 2011-02-25 삼성엘이디 주식회사 양자점-금속산화물 복합체, 양자점-금속산화물 복합체의 제조방법 및 양자점-금속산화물 복합체를 포함하는 발광장치
KR101046144B1 (ko) 2008-10-21 2011-07-01 삼성엘이디 주식회사 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
WO2010115434A1 (en) 2009-04-06 2010-10-14 Sensic Ab Gas sensor
WO2010132717A1 (en) 2009-05-13 2010-11-18 The Regents Of The University Of California High density non-volatile information storage
JP2012530027A (ja) 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
WO2011008665A1 (en) 2009-07-13 2011-01-20 Cornell University High performance power switch
CN101673792B (zh) 2009-09-25 2011-09-21 厦门市三安光电科技有限公司 一种基于无掩模转移光子晶体结构的GaN基薄膜LED的制造方法
KR101140581B1 (ko) 2009-12-16 2012-05-02 순천대학교 산학협력단 실리콘 나노점 클러스터 및 그 제조방법
JP5370279B2 (ja) 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法
US10294756B2 (en) 2010-08-25 2019-05-21 Massachusetts Institute Of Technology Articles and methods for reducing hydrate adhesion
US8466478B2 (en) 2010-09-07 2013-06-18 Chi Mei Lighting Technology Corporation Light emitting device utilizing rod structure
JP5335819B2 (ja) 2010-09-14 2013-11-06 キヤノン株式会社 フォトニック結晶面発光レーザ、該レーザを用いたレーザアレイ、該レーザアレイを用いた画像形成装置
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8618564B2 (en) 2010-10-05 2013-12-31 Tsmc Solid State Lighting Ltd. High efficiency light emitting diodes
US20120085410A1 (en) 2010-10-12 2012-04-12 Honeywell International Inc. Flexible quantum dot sensitized solar cells
KR101702943B1 (ko) 2010-10-29 2017-02-22 엘지이노텍 주식회사 발광소자의 제조방법
CN102456784B (zh) 2010-10-29 2014-10-15 展晶科技(深圳)有限公司 发光二极管及其制造方法
US20120112218A1 (en) 2010-11-04 2012-05-10 Agency For Science, Technology And Research Light Emitting Diode with Polarized Light Emission
KR20120055211A (ko) 2010-11-23 2012-05-31 한국전자통신연구원 나노선 다공체의 제조 방법 및 이에 의해 형성된 나노선 다공체
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508356A (ja) 2005-09-14 2009-02-26 イーストマン コダック カンパニー 量子ドット発光層

Also Published As

Publication number Publication date
KR20140031759A (ko) 2014-03-13
US20140061587A1 (en) 2014-03-06
US9053955B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
KR100663745B1 (ko) 인듐갈륨나이트라이드 양자 웰을 가지는 나노막대 어레이구조의 고휘도 발광 다이오드 및 그 제조방법
US20080191191A1 (en) Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
CN1894799A (zh) 具有纳米级外延过生长的量子点光电器件以及制造方法
US9412588B2 (en) Method of growing nitride semiconductor layer and nitride semiconductor formed by the same
WO2009120998A2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
CN104518062B (zh) 制造半导体发光器件的方法
WO2009120975A2 (en) Superlattice free ultraviolet emitter
TW201501349A (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
US20080135852A1 (en) Gallium Nitride-Based Semiconductor Stacked Structure, Method for Fabrication Thereof,Gallium Nitride-Based Semiconductor Device and Lamp Using the Device
CN114927601B (zh) 一种发光二极管及其制备方法
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
KR102099877B1 (ko) 질화물 반도체 디바이스의 제조 방법
KR101890751B1 (ko) 질화물 반도체 디바이스 및 그 제조 방법
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
Lee et al. GaN/ZnO nanotube heterostructure light-emitting diodes fabricated on Si
KR20080030042A (ko) 질화물 다층 양자 웰을 가지는 나노막대 어레이 구조의발광 다이오드
CN111525003B (zh) 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
JP2009111019A (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
US20140264261A1 (en) Light emitting device on metal foam substrate
Tsai et al. Improving the Brightness and Reliability of InGaN/GaN Near Ultraviolet Light-Emitting Diodes by Controlling the Morphology of the GaN Buffer Layer
CN1532953A (zh) 白光发光二极管元件
Zhang et al. The InGaN Material System and Blue/Green Emitters
JP5240881B2 (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
Rais et al. Fabrication of InxGa1-xN/GaN Multi-Quantum Well Structure for Green Light Emitting Diode on Patterned Sapphire Substrate by Metal Organic Chemical Vapour Deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant