KR101890030B1 - 체인 형태로 연결된 디바이스 및 그 설정 방법 - Google Patents

Abstract

마스터 디바이스에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, (a) 상기 K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계; 및 (b) 상기 K 개의 디바이스 중 상기 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스 각각에 대해, 상기 타겟 디바이스로부터 해당 디바이스의 거리를 이용하여, 확장될 데이터 레지스터의 크기를 설정하는 단계;를 포함하되, 상기 멀티캐스팅 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다. 체인 형태로 연결된 디바이스 및 그 설정 방법에 따르면, 1회의 데이터 및 제어 명령 전송만으로, 모든 디바이스를 동일하게 동작시킬 수 있다.

Description

체인 형태로 연결된 디바이스 및 그 설정 방법{DEVICES CONNECTED BY CHAIN-TYPE AND SETUP METHOD THEREFOR}

본 발명은 체인 형태로 연결된 디바이스 및 그 설정 방법에 관한 것이다.

JTAG(Joint Test Action Group) 테스트 액세스 포트(test access port, TAP) 제어기는 JTAG 신호를 해석하고, IEEE 1149.1 표준을 따른다. 이는 인스트럭션 레지스터(instruction register, IR), 32비트 아이디코드 레지스터(IDCODE register), 1비트 바이패스 레지스터(bypass register, BR)과 데이터 레지스터(data register, DR)을 포함한다. IR과 DR의 길이는 장치마다 서로 다를 수 있고, IR의 인스트럭션(instruction)들도 장치에 따라 서로 다르다. 하지만, IEEE 1149.1은 기본적인 인스트럭션들, 부가적인 인스트럭션들 및 설계 관련 인스트럭션들을 추가할 수 있다고 정의하고 있다.

JTAG은 체인(chain) 상에 직렬로 연결된 여러 디바이스들 중 하나의 디바이스를 타겟(target)으로 설정한 후, 그 디바이스에 대해 제어 명령 및 데이터 전송 등이 가능하다. 체인 상의 여러 디바이스들을 동일하게 제어하기 위해서는, 각각을 타겟으로 설정하고 동일한 제어 명령과 데이터를 전송해야 하므로, 많은 시간이 소요된다.

본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 1회의 데이터 및 제어 명령 전송만으로, 모든 디바이스를 동일하게 동작시킬 수 있는 체인 형태로 연결된 디바이스 및 그 설정 방법을 제공하는 것에 그 목적이 있다.

제 1 관점에 따르면, 본 발명의 마스터 디바이스에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, (a) 상기 K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계; 및 (b) 상기 K 개의 디바이스 중 상기 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스 각각에 대해, 상기 타겟 디바이스로부터 해당 디바이스의 거리를 이용하여, 확장될 데이터 레지스터의 크기를 설정하는 단계;를 포함한다. 여기서, 상기 멀티캐스팅 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다.

구체적으로, 상기 (b) 단계에서, 상기 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것이 바람직하다. 이에 따라, 상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트가 된다.

아울러, 상기 (b) 단계에서, 상기 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스 각각은, 확장될 데이터 레지스터를 설정하기 위한 체인 형태로 연결된 레지스터를 포함하되, 상기 타겟 디바이스로부터의 거리에 따라 상기 체인 형태로 연결된 레지스터 중 적어도 일부를 선택하는 것에 의해 확장될 데이터 레지스터를 설정하는 것을 특징으로 한다.

제 2 관점에 따르면, 본 발명의 마스터 디바이스에 의해, 체인 형태로 연결된 K개의 슬레이브 디바이스를 설정하는 방법은, 상기 K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계; 상기 K 개의 디바이스 중 상기 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 적어도 일부를 멀티캐스팅 모드로 설정하는 단계; 및 상기 마스터 디바이스가 상기 타겟 디바이스로부터 M 비트의 데이터를 수신하고자 하고 상기 타겟 디바이스로부터 뒷단에 위치한 디바이스의 개수가 B 개인 경우, 상기 마스터 디바이스로부터 상기 K 개의 슬레이브 디바이스로 M+B 개의 클럭을 전달하는 단계;를 포함한다. 여기서, 상기 멀티캐스팅 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다.

아울러, 상기 타겟 디바이스의 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 확장되어 설정되는 것이 바람직하다. 구체적으로, 상기 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것을 특징으로 한다. 이에 따라, 상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트가 된다.

또한, 상기 L 개의 디바이스 중 멀티캐스팅 모드로 설정되지 않은 디바이스 및 상기 타겟 디바이스의 뒷단에 위치한 디바이스는, 바이패스 모드로 설정되되, 상기 바이패스 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하지 않고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다.

제 3 관점에 따르면, 본 발명의 마스터 디바이스에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, 상기 K 개의 디바이스 중 상기 마스터 디바이스로부터 가장 먼 거리의 디바이스를 타겟 디바이스로 설정하는 단계; 및 상기 K 개의 디바이스 중 상기 타겟 디바이스 이전의 K-1 개의 디바이스를 멀티캐스팅 모드로 설정하는 단계; 상기 K-1 개의 디바이스 각각에 대해, 상기 타겟 디바이스로부터의 거리를 이용하여, 확장될 데이터 레지스터를 크기를 설정하는 단계; 상기 마스터 디바이스가 상기 타겟 디바이스로부터 M 비트의 데이터를 수신하고자 하고, 상기 타겟 디바이스로부터 뒷단에 위치한 디바이스의 개수가 B 개인 경우, 상기 마스터 디바이스로부터 상기 K 개의 슬레이브 디바이스로 M+B 개의 클럭을 전달하는 단계;를 포함한다. 여기서, 상기 멀티캐스팅 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다.

구체적으로 상기 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것을 특징으로 한다. 이에 따라, 상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트가 된다.

본 발명의 바람직한 일실시예에 따른 마스터 디바이스에 의해 제어되는 슬레이브 디바이스로 동작할 수 있는 전자 디바이스는, 데이터를 입력받는 입력단; 데이터를 출력하는 출력단; 및 상기 입력단과 상기 출력단 사이에 위치하는 데이터 레지스터;를 포함하되, 상기 데이터 레지스터의 크기는, 상기 마스터 디바이스로부터 입력된 정보에 의해 조절 가능한 것을 특징으로 한다.

구체적으로, 상기 마스터 디바이스로부터 입력된 정보는, 체인 형태로 연결된 K 개의 디바이스 중, 상기 마스터 디바이스가 타겟으로 설정한 타겟 디바이스로부터 상기 전자 디바이스의 사이의 거리 정보인 것을 특징으로 한다, 아울러, 상기 전자 디바이스도 체인 형태로 연결된 K 개의 디바이스 중 하나의 디바이스인 것이 바람직하다. 구체적으로, 상기 전자 디바이스가, 상기 타겟 디바이스로부터 A 번째 앞단에 위치하는 경우, 상기 전자 디바이스의 데이터 레지스터의 크기는, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것을 특징으로 한다. 이에 따라, 상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트가 된다. 또한, 상기 마스터 디바이스에 의해 상기 전자 디바이스는, 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 전자 디바이스로 전송하는 모드로 설정될 수 있다.

본 발명의 체인 형태로 연결된 디바이스 및 그 설정 방법에 따르면, 1회의 데이터 및 제어 명령 전송만으로, 모든 디바이스를 동일하게 동작시킬 수 있다.

도 1은 일반적인 JTAG 체인의 예시도.
도 2는 일반적인 JTAG 체인의 타겟 디바이스 설정시의 상태도.
도 3은 일반적인 JTAG 체인에서의 각 디바이스내 레지스터들의 간략화된 연결 예시도.
도 4는 일반적인 JTAG을 이용한 DR을 BR과 동시에 TDI에 연결한 예시도.
도 5는 본 발명에 따른 JTAG 멀티캐스팅을 위한 JTAG 체인을 동적으로 변형하는 예시도.
도 6는 본 발명의 TDI 체인 설명도.
도 7은 TC의 설정 예시도.
도 8은 본 발명의 실제 운용의 예시도.
도 9는 본 발명의 바람직한 일실시예에 따른 마스터 디바이스에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법의 흐름도.

이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 체인 형태로 연결된 디바이스 및 그 설정 방법에 대해 상세히 설명하기로 한다.

본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.

도 1은 일반적인 JTAG(Joint Test Action Group) 체인의 예시도를 나타낸다.

도 1에서는 예시적으로 6개의 전자 디바이스(SD0, SD1, SD2, SD3, SD4, SD5)가 JTAG 체인(chain)에 연결되어 있다.

일반적인 JTAG 체인에서는, 아이디코드 인스트럭션(IDCODE instruction)을 이용하여, 모든 디바이스들(SD0, SD1, SD2, SD3, SD4, SD5)의 ID를 얻은 후에는 각 디바이스들(SD0, SD1, SD2, SD3, SD4, SD5)의 아이디코드(IDCODE), 인스트럭션 레지스터(instruction register, IR) 크기, 오피코드(OPCODE)들을 알 수 있게 된다.

예를 들어, 모든 디바이스들(SD0, SD1, SD2, SD3, SD4, SD5)이 서로 다른 IR 크기를 갖는다고 가정한다. 각 디바이스(SD0, SD1, SD2, SD3, SD4, SD5)의 IR 크기가 디바이스 5(SD5)는 7, 디바이스 4(SD4)는 6, 디바이스 3(SD3)는 5, 디바이스 2(SD2)는 4, 디바이스 1(SD1)은 3, 그리고, 디바이스 0(SD0)는 2 라고 하자.

둘 이상의 디바이스들(SD0, SD1, SD2, SD3, SD4, SD5)이 체인으로 연결될 때, 타겟(target) 디바이스는 타겟을 제어하기 위한 모드인 디버그(DEBUG) 모드로 IR을 설정하고, 나머지 디바이스는 데이터 전달을 위한 모드인 바이패스(BYPASS) 모드로 IR을 설정해야 한다. 만약 사용자가 디버깅을 위해 디바이스 2(SD2)를 타겟 디바이스로 설정하고자 한다면, TMS(Test Mode Select)를 이용하여 모든 디바이스(SD0, SD1, SD2, SD3, SD4, SD5)의 JTAG 모드를 변경하는 탭 제어기(TAP Controller) 을 IR 시프트(SHIFT) 상태로 만든 후, 총 7+6+5+4+3+2 비트가 LSB 퍼스트(first)로 디바이스 0(SD0)의 IR 값부터 전달되어야 한다. 데이터 스트림(Data stream)은 {BYPASS, BYPASS, BYPASS, DEBUG, BYPASS, BYPASS}이다.

도 2는 일반적인 JTAG 체인의 타겟 디바이스 설정시의 상태도를 나타낸다.

구체적으로, 도 2는 디바이스 2(SD2)를 타겟 디바이스로 설정한 경우의 상태도이다.

디바이스 2(SD2)에 설정한 디버그 인스트럭션은 타겟 디바이스(SD2)의 디버깅을 가능하게 하고, 명령(command)이나 데이터 패킷(data packet) 받기 위해 데이터 레지스터(data register, DR)가 TDI(Test Data In)에 연결되고, 디버깅할 모듈의 출력이 TDO(Test Data Out)에 연결된다. 다른 디바이스(SD0, SD1, SD3, SD4, SD5)에 설정한 바이패스 인스트럭션은 입력 신호 TDI를 출력 신호 TDO에 1 비트 바이패스 레지스터(bypass register, BR)를 통해 연결한다. 바이패스로 설정된 디바이스들(SD0, SD1, SD3, SD4, SD5)은 데이터 전달만 하고, 어떤 일도 수행하지 않는다. 세부적으로 보면, 바이패스 인스트럭션은 마스터 디바이스(MD)로부터 출력된 데이터 스트림을 타겟 디바이스(SD2)의 앞단에 연결된 앞단 디바이스(pre-device)들의 BR을 거쳐 타겟 디바이스(SD2)까지 전달하고, 디버그 모드로 설정된 타겟 디바이스(SD2)으로부터 출력된 데이터 스트림을 타겟 뒷단에 연결된 뒷단 디바이스(post-device)들의 BR을 거쳐 마스터 디바이스(MD)로 전달하는 역할을 한다.

도 3은 일반적인 JTAG에서의 레지스터들의 간략화된 연결 예시도를 나타낸다.

도 3으로부터 알 수 있는 바와 같이, 다른 디바이스들(SD0, SD1, SD3, SD4, SD5)을 동작시키지 않고, 디바이스 2(SD2)에만 명령이나 데이터를 전송하기 위해서는 타겟 디바이스의 앞단의 디바이스들(SD3, SD4, SD5)에 0을 전달해야 한다. 도 3에서, 만약 N 비트의 명령이나 데이터 패킷(packet)을 전달할 경우, 마스터 디바이스(MD)는 3+N 비트의 데이터 스트림 {000, packet}을 전달해야 하고, 이는 앞단 디바이스의 개수에 비례한다. 만약 M 비트의 데이터 패킷을 받기 위해서는 M+2 비트의 클럭을 보내야 하고, 이 값은 뒷단 디바이스의 개수에 비례한다.

JTAG은 체인 상의 하나의 디바이스를 대상으로 설정한 후 제어가 가능하다. 예를 들어, JTAG이 10MHz로 동작하고, 10Mb 데이터나 소프트웨어 코드를 K 개의 모든 디바이스(SD0, SD1, SD2, SD3, SD4, SD5)에 전송하고자 할 경우, K 번의 데이터 전송이 필요하고, 이는 적어도 K 초(second)가 필요하게 된다.

따라서, 본 발명에서는 1개의 디바이스에 1회의 데이터 전송만으로, 모든 디바이스에 데이터를 전송할 수 있는 JTAG 멀티캐스팅(multicasting) 기능을 구현하였다. 아울러 모든 설명들이 JTAG에 의해 예시되지만, JTAG 뿐만 아니라, 체인 형태로 연결된 다수의 전자 디바이스들을 위한 다른 종류의 시리얼 인터페이스 설정 방법 등에 의해서도 구현될 수 있음은 물론이다.

도 4는 일반적인 JTAG을 이용한 DR을 BR과 동시에 TDI에 연결한 예시도를 나타낸다.

도 4는 본 발명의 JTAG 멀티캐스팅의 개념을 소개하기 위해, 디바이스 2(SD2)로 입력되는 데이터를 디바이스 3 내지 디바이스 5(SD3, SD4, SD5)에서도 받을 수 있도록 DR을 BR과 동시에 TDI에 연결한 경우를 보여준다. 마스터 디바이스(MD)는 타겟 디바이스에 N 비트 데이터 스트림 D = {dN-1, dN-2, … , d3, d2, d1, d0}을 보내기 위해, 3+N 비트 데이터 스트림 D' = {0, 0, 0, D} = {0, 0, 0, dN-1, dN-2, … , d3, d2, d1, d0} 을 전송한다. 모두 전송 후, 디바이스 3(SD3)은 d0 없이 N 비트 데이터 스트림 {0, dN-1, dN-2, … , d3, d2, d1}을 받게 되고, 디바이스 4(SD4)는 d1, d0 없이 {0, 0, dN-1, dN-2, … , d3, d2}를 받고, 디바이스 5(SD5)는 d2, d1, d0 없이 {0, 0, 0, dN-1, dN-2, … , d3} 을 받게 된다.

이렇게 구성할 경우, 디바이스 3 내지 디바이스 5(SD3, SD4, SD5)는 N 비트의 일부분을 받게 된다. 즉, 디바이스 3(SD3)은 1비트 LSB d0를 받지 못하고, 디바이스 4(SD4)는 2비트 LSB인 d1, d0를 받지 못하고, 디바이스 5(SD5)는 3비트 LSBs d2, d1, d0를 받지 못한다. 각 디바이스(SD3, SD4, SD5)가 받지 못한 비트의 수는 JTAG 체인 상에서 타겟 디바이스와의 거리에 비례한다.

도 5는 본 발명에 따른 JTAG 멀티캐스팅을 위한 JTAG 체인을 동적으로 변형하는 예시도를 나타낸다. 사용자는 타겟의 앞단에 연결된 각 디바이스의 DR의 비트 수를 타겟 디바이스의 거리에 비례하도록 동적으로 조정하여, 디바이스 3(SD3)은 N+1 비트 DR, 디바이스 4(SD4)는 N+2 비트 DR, 디바이스 5(SD5)는 N+3 비트 DR이 되도록 한다. 여기서 거리라는 것은, 체인 상에서 타겟 디바이스로부터 해당 전자 디바이스가 몇 번째 앞에 위치한 것인지를 의미한다. 이러한 구성으로 디바이스 3 내지 디바이스 5(SD3, SD4, SD5)는 0으로 확장된 데이터 스트림을 받게 있고, 이들이 DR의 하위 N 비트만 사용하면 타겟과 동일하게 동작하도록 할 수 있다.

모든 디바이스들이 하드웨어적으로 동일한 JTAG 구조를 가질 경우, 각 디바이스의 DR의 비트 수를 서로 다르게 동적으로 조정하는 것은 구조적으로 고정된 하드웨어에서는 용이하지 않을 수 있다. 또한, JTAG 모듈의 합성 결과나 동작 속도에도 나쁜 영향을 줄 수 있다.

따라서, 본 발명에서는 TDI 체인 개념을 소개하고, 이를 이용하여 동적으로 DR의 비트 수를 조정하는 방법을 소개하고자 한다.

도 6은 본 발명의 TDI 체인 설명도이다. 구체적으로, 도 6의 (a)는 TDI 체인(TDI Chain, TC) 모듈을 TDI와 DR 사이에 넣은 경우를 보여주고, 도 6의 (b)는 0 내지 4비트까지 확장 가능한 TDI 체인(TC)의 개략적인 구조도를 나타내며, 내부에 체인 형태로 연결된 5개의 동일한 기본 유니트 U1, … , U5가 존재한다. 다만, 최종단 U1의 경우, 플립플롭(flip flop)이 빠진다. 유니트 Ux는 동일한 구조를 가지므로 M 개의 비트까지 쉽게 확장할 수 있다. 예를 들어, TC가 32개의 유니트를 갖는다면, JTAG 체인 상에 32+1개 디바이스에 멀티캐스팅을 통한 동시 제어가 가능하다. 도 6의 (a) 및 도 6의 (b)에서 TDI는 테스트 데이타 입력(test data input), CDI는 체인 데이터 입력(chain data input), CID는 체인 인덱스(chain index), UID는 유니트 인덱스(unit index)를 나타낸다. 각 유니트 Ux는 고유의 고정 유니트 인덱스(fixed unit index)를 갖고, TDO의 최종단부터 0, 1, 2, … 순으로 설정될 수 있다.

도 7은 TC의 설정 예시도를 나타낸다.

도 7로부터 알 수 있는 바와 같이, 본 발명에서 마스터 디바이스(MD)는 JTAG 체인 상의 해당 디바이스에 체인 인덱스(chain index, CID)를 설정하는 명령을 보내면, 그 CID 값만큼 TDI 체인의 비트가 확장되고, DR의 비트 길이(bit length)를 확장하는 효과를 갖는다. 도 5에서와 같이 디바이스 4(SD4)가 2+N 비트의 DR을 갖도록 하기 위해서, 마스터 디바이스(MD)가 디바이스 4(SD4)의 CID를 2로 설정하면, 디바이스 4(SD4)의 TC는 도 7과 같은 연결도를 갖게 된다. 도 7에서 입력된 CID=2와 U3의 UID=2가 같으므로 TDI를 받아서 내부 레지스터에 저장하고, 1클럭 사이클 후 출력한다. 다른 유니트들은 CDI 입력을 레지스터에 저장 후 1클럭 사이클 후 출력한다. 이런 식으로, 2비트 레지스터가 TDI와 TDO 사이에 들어가게 된다. 따라서, JTAG 체인 상의 타겟 앞단 디바이스들의 체인 인덱스를 설정함으로써, DR의 비트 수를 확장할 수 있고, 모든 디바이스들이 타겟 디바이스로 들어가는 명령이나 데이터들을 동시에 받을 수 있게 된다. 체인 인덱스는, 마스터 디바이스(MD)가 타겟으로 설정한 타겟 디바이스로부터 해당 전자 디바이스의 거리 정보를 이용한다.

본 발명의 K 개의 전자 디바이스들은 데이지 체인 디바이스(Daisy Chain Device)라 할 수 있다. 하기에 체인 형태로 연결되고, 타겟 디바이스의 앞단에 위치한 전자 디바이스의 입장에서 본 발명의 동작을 구체적으로 설명하기로 한다.

본 발명의 바람직한 일실시예에 따른 전자 디바이스는, 마스터 디바이스(MD)에 의해 제어되는 슬레이브 디바이스로 동작할 수 있고, 체인 형태로 연결된 K 개의 디바이스 중 하나의 디바이스이다. 아울러, 전자 디바이스는, 데이터를 입력받는 입력단, 데이터를 출력하는 출력단 및 입력단과 출력단 사이에 위치하는 데이터 레지스터를 포함한다. 전자 디바이스에서의 데이터는 직렬로 입력되어, 직렬로 출력되게 된다.

구체적으로, 데이터 레지스터의 크기는, 마스터 디바이스(MD)로부터의 입력된 정보에 의해 조절 가능하다. 마스터 디바이스(MD)로부터의 입력된 정보는, 체인 형태로 연결된 K 개의 디바이스 중, 마스터 디바이스(MD)가 타겟으로 설정한 타겟 디바이스로부터 해당 전자 디바이스의 거리 정보인 것을 특징으로 한다. 여기서 거리 정보라는 것은, 체인 상에서 타겟 디바이스로부터 해당 전자 디바이스가 몇 번째 앞에 위치한 것인지를 의미한다.

즉, 전자 디바이스가 타겟 디바이스로부터 A 번째 앞단에 위치하는 경우, 전자 디바이스의 데이터 레지스터의 크기는, 상위 A 비트가 확장되어 설정되는 것이 바람직하다. 결론적으로, 전자 디바이스의 데이터 레지스터는, 타겟 디바이스가 N 비트의 데이터를 저장하고자 할 경우, 기본 N 비트의 레지스터가 상위 A 비트만큼 확장된, N+A 비트의 크기가 된다. 다만, 마스터 디바이스(MD)에 의해 전자 디바이스는, 데이터를 수신 시 데이터를 저장하고 데이터를 다음 전자 디바이스로 전송하는 멀티캐스팅 모드로 설정될 수 있다.

상위 A 비트의 데이터 레지스터의 크기의 확장에 의해 전자 디바이스는, N+A 비트의 데이터를 직렬로 입력받아, 다음 전자 디바이스로 (N+A-1) 비트의 데이터를 직렬로 전송하고, 최종적으로 타겟 디바이스는 N 비트의 데이터를 직렬로 수신할 수 있게 된다. 따라서, 타겟 디바이스의 앞단에 있는 모든 전자 디바이스가 타겟 디바이스와 동일한 N 비트의 데이터를 데이터 레지스터의 하위 비트에 저장할 수 있게 되고, 이 하위 비트에 저장된 데이터를 사용하면 된다.

만약, TC가 DR의 뒷단에 위치하도록 구현한 경우에는 상위의 N 비트에 저장된 데이터를 사용하면 된다. 하지만, 디바이스마다 확장 비트수가 다르므로 확장 비트수를 고려한 상위 N 비트를 추출할 필요가 있으므로 좋은 실시예는 아니다.

도 8은 본 발명의 실제 운용의 예시도를 나타낸다.

실제 운용 상에서 본 발명에 따른 JTAG의 멀티캐스팅 모드 기능을 사용하기 위해서, 바이패스 모드로 동작하면서, 디버그 기능을 흉내 내는 모드인 BPDEBUG 인스트럭션을 추가한다.

도 8은 도 2의 디바이스 2(SD2)를 제어하기 위한 JTAG 연결을 변경하여, 디바이스 3 내지 디바이스 5(SD3, SD4, SD5)를 디바이스 2(SD2)와 동일하게 제어하기 위한 연결을 나타낸다. 이때 타겟 디바이스 앞단에 연결된 디바이스 3 내지 디바이스 5(SD3, SD4, SD5)는 BPDEBUG라는 인스트럭션으로 설정하여, 디바이스 2(SD2)와 동일하게 동작하도록 구성할 수 있다. 그들의 CID는 타겟 디바이스와의 거리에 따라 이미 적절히 설정되어 있다. 여기서 거리라는 것은, 체인 상에서 타겟 디바이스로부터 해당 전자 디바이스가 몇 번째 앞에 위치한 것인지를 의미한다. 만약 디바이스 0(SD0)를 타겟 디바이스로 설정한다면, 디바이스 1 내지 디바이스 5(SD1, SD2, SD3, SD4, SD5)를 BPDEBUG 모드로 설정하여, 모든 디바이스(SD1, SD2, SD3, SD4, SD5)가 동일한 동작을 하도록 구성할 수도 있다. 또한, 중간의 임의의 디바이스(SD1, SD2, SD3, SD4, SD5)는 바이패스 모드로 설정하여 전혀 관련 없도록 구성할 수도 있다.

도 9는 본 발명의 바람직한 일실시예에 따른 마스터 디바이스(MD)에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법의 흐름도를 나타낸다.

도 9로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 마스터 디바이스(MD)에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, JTAG 체인 상의 모든 디바이스를 검색하는 단계(S10), 체인 상에서 디버그할 타겟 디바이스를 선택하는 단계(S20), 모든 디바이스에 대해 멀티캐스팅 모드를 사용하고자 할 경우, 데이터 레지스터를 확장하는 단계(S30), K 개의 슬레이브 디바이스의 모드를 멀티캐스팅 모드, 디버그 모드 또는 바이패스 모드 중 하나로 설정하는 단계(S40) 및 S40 단계에서 설정된 모드에 따라, 타겟 디바이스를 제어하는 단계(S50)를 포함한다.

구체적으로 S30 단계는, 해당 디바이스를 멀티캐스팅 모드로 사용할 지를 판단하는 단계(S31), S31 단계의 판단 결과 멀티캐스팅 모드로 사용할 전자 디바이스의 경우에는 타겟 디바이스로부터의 거리를 산출하는 단계(S32), 해당 디바이스는 디버그 모드로 설정하고, 다른 다바이스는 바이패스 모드로 설정하는 단계(S33) 및S32 단계에서 산출된 거리를 이용하여, CID를 설정하는 단계(S34)를 포함한다.

도 9의 본 발명의 바람직한 일실시예에 따른 마스터 디바이스(MD)에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은 크게 3가지 관점으로 분리하여 생각해 볼 수 있다. 즉, 첫 번째는 전자 디바이스의 레지스터의 확장이고, 두 번째는 멀티캐스팅 모드의 설정이고, 세 번째는 실제 응용 예로 체인 상에 연결된 모든 전자 디바이스에 동일한 N 비트의 데이터를 전달하는 것이다.

첫 번째, 전자 디바이스의 레지스터의 확장이라는 관점에서, 본 발명의 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은 다음과 같이 설명될 수 있다.

전자 디바이스의 레지스터의 확장이라는 관점에서 본 발명의 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계 및 K 개의 디바이스 중 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스에 대해, 타겟 디바이스로부터 해당 디바이스의 거리를 이용하여, 확장될 데이터 레지스터의 크기를 설정하는 단계를 포함한다. 여기서, 멀티캐스팅 모드는, 해당 디바이스가 직렬로 입력된 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 직렬로 전송하는 모드이다. 아울러, 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 상위 A 비트가 확장되어 N+A 비트로 설정된다. 이에 따라, 타겟 디바이스는 N 비트의 데이터를 직렬로 전송받게 된다. 따라서, 타겟 디바이스의 앞단에 있는 모든 전자 디바이스가 타겟 디바이스와 동일한 N 비트의 데이터를 데이터 레지스터의 하위 비트에 저장할 수 있게 되고, 이 하위 비트에 저장된 데이터를 사용하면 된다.

이를 위해 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스는, 확장될 데이터 레지스터를 설정하기 위한 체인 형태로 연결된 레지스터를 포함하되, 타겟 디바이스로부터의 거리에 따라 체인 형태로 연결된 레지스터 중 적어도 일부를 선택하는 것에 의해 확장될 데이터 레지스터를 설정하게 된다.

두 번째, 전자 디바이스의 멀티캐스팅 모드의 설정이라는 관점에서, 본 발명의 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은 다음과 같이 설명될 수 있다.

전자 디바이스의 멀티캐스팅 모드의 설정이라는 관점에서, 본 발명의 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계, K 개의 디바이스 중 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 적어도 일부를 멀티캐스팅 모드로 설정하는 단계 및 마스터 디바이스(MD)가 타겟 디바이스로부터 M 비트의 데이터를 수신하고자 하고 타겟 디바이스로부터 뒷단에 위치한 디바이스의 개수가 B 개인 경우, 마스터 디바이스(MD)로부터 K 개의 슬레이브 디바이스로 M+B 개의 클럭을 전달하는 단계를 포함한다. 여기서 멀티캐스팅 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다. 즉 멀티캐스팅 모드는, 타겟 디바이스로 보내는 데이터를 다음 디바이스로 전송 시, 타겟 디바이스의 데이터를 자신도 받아서 타겟 디바이스처럼 동작하는 모드이다. 타겟 디바이스의 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 확장되어 설정되게 된다. 아울러, 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 상위 A 비트가 확장되어 N+A 비트로 설정된다. 이에 따라, 타겟 디바이스는 하위의 N 비트의 데이터를 전송받게 된다. 따라서, 타겟 디바이스의 앞단에 있는 모든 전자 디바이스가 타겟 디바이스와 동일한 N 비트의 데이터를 데이터 레지스터의 하위 비트에 저장할 수 있게 되고, 이 하위 비트에 저장된 데이터를 사용하면 된다.

또한, L 개의 디바이스 중 멀티캐스팅 모드로 설정되지 않은 디바이스 및 타겟 디바이스의 뒷단에 위치한 디바이스는, 바이패스 모드로 설정되는 것이 바람직하다. 여기서 바이패스 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하지 않고, 데이터를 다음 디바이스로 전송하는 모드를 의미한다.

세 번째, 실제 응용 예로 체인 상에 연결된 모든 전자 디바이스에 동일한 N 비트의 데이터를 전송하는 관점에서, 본 발명의 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은 다음과 같이 설명될 수 있다.

실제 응용 예로 체인 상에 연결된 모든 전자 디바이스에 동일한 N 비트의 데이터를 전송하는 관점에서, 본 발명의 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법은, K 개의 디바이스 중 마스터 디바이스(MD)로부터 가장 먼 거리의 디바이스를 타겟 디바이스로 설정하는 단계, K 개의 디바이스 중 타겟 디바이스 이전의 K-1 개의 디바이스를 멀티캐스팅 모드로 설정하는 단계, K-1개의 디바이스 각각에 대해, 타겟 디바이스로부터의 거리를 이용하여, 확장될 데이터 레지스터를 크기를 설정하는 단계 및 마스터 디바이스(MD)가 타겟 디바이스로부터 M 비트의 데이터를 수신하고자 하는 경우, 타겟 디바이스로부터 뒷단에 위치한 디바이스의 개수가 B 개인 경우, M+B 개의 클럭을 전달하는 단계를 포함한다. 여기서, 멀티캐스팅 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 한다. 즉 멀티캐스팅 모드는, 타겟 디바이스로 보내는 데이터를 다음 디바이스로 전송 시 , 타겟 디바이스의 데이터를 자신도 받아서 타겟 디바이스처럼 동작하는 모드이다. 아울러, 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 상위 A 비트가 확장되어 N+A 비트로 설정된다. 이에 따라, 타겟 디바이스는 N 비트의 데이터를 전송받게 된다. 따라서, 타겟 디바이스의 앞단에 있는 모든 전자 디바이스가 타겟 디바이스와 동일한 N 비트의 데이터를 데이터 레지스터의 하위 비트에 저장할 수 있게 되고, 이 하위 비트에 저장된 데이터를 사용하면 된다.

상술한 세 번째의 관점에 의한 응용은, DVR 장치에 체인 상으로 연결된 다수의 반도체 칩과 같이, 동일한 펌웨어나 데이터를 전달 받을 필요가 있을 때 그 활용도가 높을 것을 생각된다.

상술한 바와 같이, 본 발명의 체인 형태로 연결된 디바이스 및 그 설정 방법에 따르면, 1회의 데이터 및 제어 명령 전송만으로, 모든 디바이스를 동일하게 동작시킬 수 있음을 알 수 있다.

MD : 마스터 디바이스
SD0, SD1, SD2, SD3, SD4, SD5 : 슬래이브 디바이스

Claims (20)

1. 마스터 디바이스에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법에 있어서,
   (a) 상기 K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계; 및
   (b) 상기 K 개의 디바이스 중 상기 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스 각각에 대해, 상기 타겟 디바이스로부터 해당 디바이스의 거리를 이용하여, 확장될 데이터 레지스터의 크기를 설정하는 단계;를 포함하되,
   상기 멀티캐스팅 모드는,
   해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 하는 디바이스를 설정하는 방법.
2. 제1항에 있어서,
   상기 (b) 단계에서,
   상기 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것을 특징으로 하는 디바이스를 설정하는 방법.
3. 제2항에 있어서,
   상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트인 것을 특징으로 하는 디바이스를 설정하는 방법.
4. 제1항에 있어서,
   상기 (b) 단계에서,
   상기 L 개의 디바이스 중 멀티캐스팅 모드를 사용할 디바이스 각각은,
   확장될 데이터 레지스터를 설정하기 위한 체인 형태로 연결된 레지스터를 포함하되, 상기 타겟 디바이스로부터의 거리에 따라 상기 체인 형태로 연결된 레지스터 중 적어도 일부를 선택하는 것에 의해 확장될 데이터 레지스터를 설정하는 것을 특징으로 하는 디바이스를 설정하는 방법.
5. 마스터 디바이스에 의해, 체인 형태로 연결된 K 개의 슬레이브 디바이스를 설정하는 방법에 있어서,
   상기 K 개의 디바이스 중 하나를 타겟 디바이스로 설정하는 단계; 및
   상기 K 개의 디바이스 중 상기 타겟 디바이스 이전에 위치한 L 개의 디바이스 중 적어도 일부를 멀티캐스팅 모드로 설정하는 단계;를 포함하되,
   상기 멀티캐스팅 모드는,
   해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드이고,
   상기 타겟 디바이스의 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 확장되어 설정되는 것을 특징으로 하는 디바이스를 설정하는 방법.
6. 삭제
7. 제5항에 있어서,
   상기 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것을 특징으로 하는 디바이스를 설정하는 방법.
8. 제7항에 있어서,
   상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트인 것을 특징으로 하는 디바이스를 설정하는 방법.
9. 제5항에 있어서,
   상기 디바이스를 설정하는 방법은,
   상기 마스터 디바이스가 상기 타겟 디바이스로부터 M 비트의 데이터를 수신하고자 하고 상기 타겟 디바이스로부터 뒷단에 위치한 디바이스의 개수가 B 개인 경우, 상기 마스터 디바이스로부터 상기 K 개의 슬레이브 디바이스로 M+B 개의 클럭을 전달하는 단계;를 더 포함하는 것을 특징으로 하는 디바이스를 설정하는 방법.
10. 제5항에 있어서,
    상기 L 개의 디바이스 중 멀티캐스팅 모드로 설정되지 않은 디바이스 및 상기 타겟 디바이스의 뒷단에 위치한 디바이스는, 바이패스 모드로 설정되되,
    상기 바이패스 모드는, 해당 디바이스가 데이터를 수신 시 데이터를 저장하지 않고 바이패스하고, 데이터를 다음 디바이스로 전송하는 모드인 것을 특징으로 하는 디바이스를 설정하는 방법.
11. 마스터 디바이스에 의해, 체인 형태로 연결된 K개의 슬레이브 디바이스를 설정하는 방법에 있어서,
    상기 K 개의 디바이스 중 상기 마스터 디바이스로부터 가장 먼 거리의 디바이스를 타겟 디바이스로 설정하는 단계; 및
    상기 K 개의 디바이스 중 상기 타겟 디바이스 이전의 K-1 개의 디바이스를 멀티캐스팅 모드로 설정하는 단계;를 포함하되,
    상기 멀티캐스팅 모드는,
    해당 디바이스가 데이터를 수신 시 데이터를 저장하고, 데이터를 다음 디바이스로 전송하는 모드이고,
    상기 K-1 개의 디바이스 각각에 대해, 상기 타겟 디바이스로부터의 거리를 이용하여, 확장될 데이터 레지스터를 크기를 설정하는 단계;를 더 포함하는 것을 특징으로 하는 디바이스를 설정하는 방법.
12. 삭제
13. 제11항에 있어서,
    상기 타겟 디바이스로부터 A 번째 앞단에 위치한 디바이스의 데이터 레지스터의 크기가, 기본 레지스터의 크기인 N 비트로부터 A 비트가 확장되어 N+A 비트로 설정되는 것을 특징으로 하는 디바이스를 설정하는 방법.
14. 제13항에 있어서,
    상기 타겟 디바이스로 전송할 데이터의 크기는 N 비트인 것을 특징으로 하는 디바이스를 설정하는 방법.
15. 제11항에 있어서,
    상기 디바이스를 설정하는 방법은,
    상기 마스터 디바이스가 상기 타겟 디바이스로부터 M 비트의 데이터를 수신하고자 하고 상기 타겟 디바이스로부터 뒷단에 위치한 디바이스의 개수가 B 개인 경우, M+B개의 클럭을 전달하는 단계;를 더 포함하는 것을 특징으로 하는 디바이스를 설정하는 방법.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images