KR101886130B1 - Light emitting device, light emitting device package, and light unit - Google Patents
Light emitting device, light emitting device package, and light unit Download PDFInfo
- Publication number
- KR101886130B1 KR101886130B1 KR1020110129923A KR20110129923A KR101886130B1 KR 101886130 B1 KR101886130 B1 KR 101886130B1 KR 1020110129923 A KR1020110129923 A KR 1020110129923A KR 20110129923 A KR20110129923 A KR 20110129923A KR 101886130 B1 KR101886130 B1 KR 101886130B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- light emitting
- type semiconductor
- conductive
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
실시 예에 따른 발광소자는, 상부 영역의 폭, 중간 영역의 폭, 하부 영역의 폭이 각각 다르게 제공된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 배치된 활성층; 상기 활성층 아래에 배치된 제2 도전형 반도체층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 을 포함한다.A light emitting device according to an embodiment includes: a first conductive semiconductor layer provided with different widths of an upper region, a middle region, and a lower region; An active layer disposed below the first conductive semiconductor layer; A second conductive semiconductor layer disposed under the active layer; An electrode electrically connected to the first conductive semiconductor layer; A reflective electrode electrically connected to the second conductive semiconductor layer; .
Description
실시 예는 발광소자, 발광소자 패키지 및 라이트 유닛에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and a light unit.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light emitting diodes convert electrical signals into light, such as infrared, visible, and ultraviolet, using the properties of compound semiconductors.
발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of a light emitting device is increased, a light emitting device is applied to various fields including a display device and a lighting device.
실시 예는 발광구조물에 광 추출패턴을 안정적으로 형성하여 광 추출 효율을 향상시킬 수 있는 발광소자, 발광소자 패키지, 라이트 유닛을 제공한다.Embodiments provide a light emitting device, a light emitting device package, and a light unit capable of stably forming a light extracting pattern on a light emitting structure to improve light extraction efficiency.
실시 예에 따른 발광소자는, 상부 영역의 폭, 중간 영역의 폭, 하부 영역의 폭이 각각 다르게 제공된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 배치된 활성층; 상기 활성층 아래에 배치된 제2 도전형 반도체층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 을 포함한다.A light emitting device according to an embodiment includes: a first conductive semiconductor layer provided with different widths of an upper region, a middle region, and a lower region; An active layer disposed below the first conductive semiconductor layer; A second conductive semiconductor layer disposed under the active layer; An electrode electrically connected to the first conductive semiconductor layer; A reflective electrode electrically connected to the second conductive semiconductor layer; .
실시 예에 따른 발광소자는, 제1 도전형의 제1 반도체층; 상기 제1 반도체층 아래에 PEC 식각 제어층; 상기 PEC 식각 제어층 아래에 제1 도전형의 제2 반도체층; 상기 제2 반도체층 아래에 활성층; 상기 활성층 아래에 제2 도전형 반도체층; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 상기 제1 반도체층에 전기적으로 연결된 전극; 을 포함한다.A light emitting device according to an embodiment includes: a first semiconductor layer of a first conductivity type; A PEC etch control layer under the first semiconductor layer; A second semiconductor layer of a first conductivity type below the PEC etch control layer; An active layer below the second semiconductor layer; A second conductive semiconductor layer below the active layer; A reflective electrode electrically connected to the second conductive semiconductor layer; An electrode electrically connected to the first semiconductor layer; .
실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 상부 영역의 폭, 중간 영역의 폭, 하부 영역의 폭이 각각 다르게 제공된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 배치된 활성층; 상기 활성층 아래에 배치된 제2 도전형 반도체층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 을 포함한다.A light emitting device package according to an embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting element; Wherein the light emitting device comprises: a first conductivity type semiconductor layer provided with different widths of an upper region, a middle region, and a lower region; An active layer disposed below the first conductive semiconductor layer; A second conductive semiconductor layer disposed under the active layer; An electrode electrically connected to the first conductive semiconductor layer; A reflective electrode electrically connected to the second conductive semiconductor layer; .
실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층; 상기 제1 반도체층 아래에 PEC 식각 제어층; 상기 PEC 식각 제어층 아래에 제1 도전형의 제2 반도체층; 상기 제2 반도체층 아래에 활성층; 상기 활성층 아래에 제2 도전형 반도체층; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 상기 제1 반도체층에 전기적으로 연결된 전극; 을 포함한다.A light emitting device package according to an embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting element; The light emitting device comprising: a first semiconductor layer of a first conductivity type; A PEC etch control layer under the first semiconductor layer; A second semiconductor layer of a first conductivity type below the PEC etch control layer; An active layer below the second semiconductor layer; A second conductive semiconductor layer below the active layer; A reflective electrode electrically connected to the second conductive semiconductor layer; An electrode electrically connected to the first semiconductor layer; .
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 상부 영역의 폭, 중간 영역의 폭, 하부 영역의 폭이 각각 다르게 제공된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 아래에 배치된 활성층; 상기 활성층 아래에 배치된 제2 도전형 반도체층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 을 포함한다.A light unit according to an embodiment includes a substrate; A light emitting element disposed on the substrate; An optical member through which the light provided from the light emitting element passes; Wherein the light emitting device comprises: a first conductivity type semiconductor layer provided with different widths of an upper region, a middle region, and a lower region; An active layer disposed below the first conductive semiconductor layer; A second conductive semiconductor layer disposed under the active layer; An electrode electrically connected to the first conductive semiconductor layer; A reflective electrode electrically connected to the second conductive semiconductor layer; .
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형의 제1 반도체층; 상기 제1 반도체층 아래에 PEC 식각 제어층; 상기 PEC 식각 제어층 아래에 제1 도전형의 제2 반도체층; 상기 제2 반도체층 아래에 활성층; 상기 활성층 아래에 제2 도전형 반도체층; 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 상기 제1 반도체층에 전기적으로 연결된 전극; 을 포함한다.A light unit according to an embodiment includes a substrate; A light emitting element disposed on the substrate; An optical member through which the light provided from the light emitting element passes; The light emitting device comprising: a first semiconductor layer of a first conductivity type; A PEC etch control layer under the first semiconductor layer; A second semiconductor layer of a first conductivity type below the PEC etch control layer; An active layer below the second semiconductor layer; A second conductive semiconductor layer below the active layer; A reflective electrode electrically connected to the second conductive semiconductor layer; An electrode electrically connected to the first semiconductor layer; .
실시 예에 따른 발광소자, 발광소자 패키지 및 라이트 유닛은 발광구조물에 광 추출패턴을 안정적으로 형성하여 광 추출 효율을 향상시킬 수 있는 장점이 있다.The light emitting device, the light emitting device package, and the light unit according to the embodiments have an advantage that the light extracting pattern can be stably formed in the light emitting structure and the light extracting efficiency can be improved.
도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 6은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 7 내지 도 9는 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 10은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 11은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 12는 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 13은 실시 예에 따른 조명장치를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.
2 to 6 are views showing a method of manufacturing a light emitting device according to an embodiment.
7 to 9 are views showing a modification of the light emitting device according to the embodiment.
10 is a view illustrating a light emitting device package according to an embodiment.
11 is a view showing a display device according to the embodiment.
12 is a view showing another example of the display device according to the embodiment.
13 is a view showing a lighting device according to an embodiment.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a method of manufacturing a light emitting device according to embodiments will be described in detail with reference to the accompanying drawings.
도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.
실시 예에 따른 발광소자는, 도 1에 나타낸 바와 같이, 발광구조물(10), 반사전극(17), 전극(80)을 포함할 수 있다. The light emitting device according to the embodiment may include the
상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.The
예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first conductivity
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 예로서, 상기 제1 도전형 반도체층(11)은 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The
상기 활성층(12)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The
상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 예로서 상기 제2 도전형 반도체층(13)은 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.Also, a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first
상기 제1 도전형 반도체층(11)은 상부 영역의 폭(a), 중간 영역의 폭(b), 하부 영역의 폭(c)이 각각 다르게 제공될 수 있다. 가령 상부 영역의 폭(a)이 중간 영역의 폭(b)에 비하여 더 넓게 구현될 수 있다. 또한 중간 영역의 폭(b)이 하부 영역의 폭(c)에 비하여 더 넓게 구현될 수 있다.The first conductivity
상기 제1 도전형 반도체층(11)의 아래에 배치된 상기 활성층(12)의 폭은 상기 제1 도전형 반도체층(11)의 하부 영역의 폭(c)과 같게 구현될 수 있다. 또한, 상기 제2 도전형 반도체층(13)의 폭은 상기 제1 도전형 반도체층(11)의 하부 영역의 폭(c)과 같게 구현될 수 있다.The width of the
상기 발광구조물(10) 아래에 오믹접촉층(15)과 상기 반사전극(17)이 배치될 수 있다. 상기 발광구조물(10) 아래 및 상기 오믹접촉층(15) 둘레에 절연층(16)이 배치될 수 있다. 상기 절연층(16)은 상기 발광구조물(10) 하부 둘레에 배치될 수 있다.The
상기 반사전극(17)은 상기 활성층(12)의 둘레 및 상기 제2 도전형 반도체층(13)의 아래에 배치될 수 있다. 상기 반사전극(17)은 상기 제2 도전형 반도체층(13)의 둘레에 배치될 수 있다. 상기 오믹접촉층(15)은 상기 반사전극(17)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다.The
상기 절연층(16)은 투명 물질로 구현될 수 있다. 상기 절연층(16)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(16)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 절연층(16)은 채널층 또는 아이솔레이션층으로 지칭될 수도 있다.The insulating
상기 절연층(16)은 상기 반사전극(17)과 상기 제1 도전형 반도체층(11) 사이에 배치될 수 있다. 상기 절연층(16)은 상기 제1 도전형 반도체층(11)의 상부 영역 하부 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 제1 도전형 반도체층(11)의 중간 영역 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 제1 도전형 반도체층(11)의 하부 영역 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 활성층(12)의 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 제2 도전형 반도체층(13)의 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)을 따라 계단 형상으로 구현될 수 있다.The insulating
예컨대, 상기 절연층(16)은 계단 형상으로 구현될 수 있는데, 총 단차의 높이는 2 마이크로 미터로 구현될 수 있으며, 단차 하나당 1 마이크로 미터의 높이로 구현될 수 있다. 또한, 상기 절연층(16)의 최상층의 폭은 20 마이크로 미터로 구현될 수 있다. 또한 상기 절연층(16)의 최상층의 바로 아래 위치된 중간 영역은 최상측의 외곽 단부로부터 10 마이크로 미터 정도 내측에 배치될 수 있다.For example, the insulating
상기 오믹접촉층(15)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The
상기 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The
상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사전극(17)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 반사전극(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 반사전극(17)은 상기 오믹접촉층(15)을 통하여 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 또한 상기 반사전극(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The
상기 반사전극(17) 아래에 확산장벽층(50), 본딩층(60), 지지부재(70)가 배치될 수 있다.A
상기 확산장벽층(50)은 상기 반사전극(17)에 전기적으로 연결될 수 있다. 상기 확산장벽층(50)은 상기 반사전극(17)에 접촉되어 배치될 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사전극(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The
상기 확산장벽층(50) 아래에 본딩층(60)이 배치될 수 있다. 상기 본딩층(60)은 상기 확산장벽층(50)을 통하여 상기 반사전극(17)에 전기적으로 연결될 수 있다.A
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting
한편, 상기 제1 도전형 반도체층(11) 위에 상기 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(21) 상부면에 접촉될 수 있다. Meanwhile, the
이에 따라, 상기 전극(80) 및 상기 반사전극(17)에 의하여 상기 발광구조물(10)에 전원이 제공될 수 있게 된다. 이에 따라, 상기 전극(80) 및 상기 반사전극(17)을 통하여 전원이 인가되면 상기 발광구조물(10)에서 빛이 제공될 수 있게 된다. Accordingly, power can be supplied to the
실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al, Ag 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to the embodiment, the
상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extracting pattern may be provided on the upper surface of the
한편, 상기 발광구조물(10)의 상부면에 형성된 요철 패턴은 예로서 PEC(Photo Electro Chemical) 에칭으로 구현될 수 있다. 종래 발광소자의 경우, PEC 에칭을 수행하는 경우 발광구조물의 측면에 노출된 활성층이 에칭되어 손상될 수 있는 문제가 있었다. 그러나, 실시 예에 의하면 상기 활성층(12)이 발광구조물(10)의 측면에 노출되지 않도록 구현됨으로써 PEC 에칭 수행 시에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 상기 발광구조물(10)을 안정적으로 구현하고 광 추출 효과를 향상시킬 수 있게 된다.The concavo-convex pattern formed on the upper surface of the light-emitting
또한, 종래 발광소자의 경우, PEC 에칭을 수행하는 경우 절연층을 따라 식각액이 발광구조물 내부로 침투될 수 있는 문제가 있었다. 그러나, 실시 예에 의하면 상기 제1 도전형 반도체층(11) 및 상기 절연층(16)이 계단 형상으로 구현됨에 따라 PEC 에칭 수행 시에 식각액이 상기 발광구조물(10) 내부로 침투되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 상기 활성층(12)을 포함하는 발광구조물(10)이 손상되는 것을 방지하고 광 추출 효과를 향상시킬 수 있게 된다.Further, in the case of the conventional light emitting device, there is a problem that when the PEC etching is performed, the etchant can be penetrated into the light emitting structure along the insulating layer. However, according to the embodiment, since the first conductivity
그리고, 상기 발광구조물(10)의 측면 및 상부면 위에 보호층이 배치될 수 있다. 상기 보호층은 상기 절연층(16) 위에 배치될 수 있다. 상기 발광구조물(10)의 측면은 경사지게 제공될 수 있다. 상기 보호층의 측면은 상기 발광구조물(10)의 측면에 대응되어 경사지게 제공될 수 있다. 상기 보호층은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3,TiO2, AlN 등의 절연물질로 구현될 수 있다.A protective layer may be disposed on the side surfaces and the upper surface of the
한편, 다른 실시 예에 따른 발광소자에 의하면, 상기 절연층(16)과 상기 제1 도전형 반도체층(11)이 닿는 부분이 금속층으로 형성되도록 구현할 수도 있다. 상기 금속층에 의하여, PEC 식각 공정에서 식각액이 상기 발광구조물(10) 내로 침투되는 것을 방지할 수 있게 된다. 이와 같이 상기 절연층(16)과 상기 제1 도전형 반도체층(11)이 접촉되는 영역을 금속층으로 형성함으로써, PEC 식각 공정에서 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 또한, 상기 절연층(16)의 상부면 영역 전체에 금속층이 배치되도록 구현될 수도 있다.
According to another embodiment of the present invention, a portion of the light emitting device contacting the insulating
그러면 도 2 내지 도 6을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.A method of manufacturing a light emitting device according to an embodiment will now be described with reference to FIGS. 2 to 6. FIG.
실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성한다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.2, a first conductivity
상기 기판(5)은 예를 들어, 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다. The
예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 II족-VI족 화합물 반도체, III족-V족 화합물 반도체로 구현될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12a)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The
상기 활성층(12)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12a)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The
상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 II족-VI족 화합물 반도체, III족-V족 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.Also, a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first
이어서, 도 3에 나타낸 바와 같이, 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)에 대하여 에칭이 수행된다. 상기 제1 도전형 반도체층(11)은 계단 형상으로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 상부 영역, 중간 영역, 하부 영역이 폭이 각각 다르게 구현될 수 있다. 상기 활성층(12)의 폭과 상기 제2 도전형 반도체층(13)의 폭은 같게 구현될 수 있다. 상기 제1 도전형 반도체층(11)의 상부면과 상기 활성층(12)이 하부면이 같은 크기로 구현될 수 있다.Then, as shown in FIG. 3, the first
다음으로, 도 4에 나타낸 바와 같이, 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13) 위에 절연층(16)을 형성한다. 상기 절연층(16)은 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)의 형상에 따라 계단 형상으로 구현될 수 있다.Next, an insulating
상기 제2 도전형 반도체층(13) 위에 오믹접촉층(15)이 형성될 수 있다. 상기 절연층(16)은 상기 오믹접촉층(15) 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 제1 도전형 반도체층(11)의 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 활성층(12)의 둘레에 배치될 수 있다. 상기 절연층(16)은 상기 제2 도전형 반도체층(13)의 둘레에 배치될 수 있다.The
상기 절연층(16)은 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 절연층(16)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 절연층(16)은 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 절연층(16)은 아이솔레이션층으로 지칭될 수도 있다.The insulating
상기 오믹접촉층(15)은 예컨대 투명 전도성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The
그리고, 도 5에 나타낸 바와 같이, 상기 절연층(16)과 상기 오믹접촉층(15) 위에 반사전극(17)이 형성될 수 있다. 5, a
상기 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사전극은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The
이어서, 도 5에 나타낸 바와 같이, 상기 반사전극(17) 위에 확산장벽층(50), 본딩층(60), 지지부재(70)가 형성될 수 있다.5, a
상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사전극(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The
상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The
상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al2O3, SiO2 등의 물질로 구현될 수도 있다.The supporting
한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다. On the other hand, the forming process of each layer described above is one example, and the process sequence can be variously modified.
다음으로 상기 제1 도전형 반도체층(11)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11)을 서로 박리시키는 공정이다.Next, the
그리고, 도 6에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 발광구조물(10)을 형성한다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. 상기 아이솔레이션 에칭에 의하여 상기 절연층(16)의 일부 영역이 노출될 수 있게 된다. Then, as shown in FIG. 6, isolation etching is performed to form the
또한, 상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.Also, a light extracting pattern may be provided on the upper surface of the
상기 제1 도전형 반도체층(11)에 전극(80)이 형성될 수 있다. 이에 따라, 상기 전극(80) 및 상기 반사전극(17)에 의하여 상기 발광구조물(10)에 전원이 제공될 수 있게 된다. 이에 따라, 상기 전극(80) 및 상기 반사전극(17)을 통하여 전원이 인가되면 상기 발광구조물(10)에서 빛이 제공될 수 있게 된다. An
실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to the embodiment, the
한편, 상기 발광구조물(10)의 상부면에 형성된 요철 패턴은 예로서 PEC(Photo Electro Chemical) 에칭으로 구현될 수 있다. 종래 발광소자의 경우, PEC 에칭을 수행하는 경우 발광구조물의 측면에 노출된 활성층이 에칭되어 손상될 수 있는 문제가 있었다. 그러나, 실시 예에 의하면 상기 활성층(12)이 발광구조물(10)의 측면에 노출되지 않도록 구현됨으로써 PEC 에칭 수행 시에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 상기 발광구조물(10)을 안정적으로 구현하고 광 추출 효과를 향상시킬 수 있게 된다.The concavo-convex pattern formed on the upper surface of the light-emitting
또한, 종래 발광소자의 경우, PEC 에칭을 수행하는 경우 절연층을 따라 식각액이 발광구조물 내부로 침투될 수 있는 문제가 있었다. 그러나, 실시 예에 의하면 상기 제1 도전형 반도체층(11) 및 상기 절연층(16)이 계단 형상으로 구현됨에 따라 PEC 에칭 수행 시에 식각액이 상기 발광구조물(10) 내부로 침투되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 상기 활성층(12)을 포함하는 발광구조물(10)이 손상되는 것을 방지하고 광 추출 효과를 향상시킬 수 있게 된다.Further, in the case of the conventional light emitting device, there is a problem that when the PEC etching is performed, the etchant can be penetrated into the light emitting structure along the insulating layer. However, according to the embodiment, since the first conductivity
그리고, 상기 발광구조물(10)의 측면 및 상부면 위에 보호층이 배치될 수 있다. 상기 보호층은 상기 절연층(16) 위에 배치될 수 있다. 상기 발광구조물(10)의 측면은 경사지게 제공될 수 있다. 상기 보호층의 측면은 상기 발광구조물(10)의 측면에 대응되어 경사지게 제공될 수 있다. 상기 보호층은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3,TiO2, AlN 등의 절연물질로 구현될 수 있다.A protective layer may be disposed on the side surfaces and the upper surface of the
도 7은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다. 도 7에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.7 is a view showing another example of the light emitting device according to the embodiment. In the following description of the light emitting device according to the embodiment shown in FIG. 7, a description of the parts overlapping with those described with reference to FIG. 1 will be omitted.
실시 예에 따른 발광소자는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13), 반사전극(17), PEC 식각 제어층(30), 전극(80)을 포함할 수 있다. The light emitting device according to the embodiment includes the first
상기 제1 도전형 반도체층(11)은 제1 도전형의 제1 반도체층(11a)과 제1 도전형의 제2 반도체층(11b)을 포함할 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 반도체층(11a)과 상기 제2 반도체층(11b) 사이에 배치될 수 있다. 상기 PEC 식각 제어층(30)은 상기 제1 반도체층(11a) 아래에 배치될 수 있다. 상기 제2 반도체층(11b)은 상기 PEC 식각 제어층(30) 아래에 배치될 수 있다. 상기 활성층(12)은 상기 제2 반도체층(11b) 아래에 배치될 수 있다. The first
상기 제2 반도체층(11b)은 상부 영역의 폭과 하부 영역의 폭이 다르게 구현될 수 있다. 상기 제2 반도체층(11b)은 계단 형상으로 구현될 수 있다. 상기 활성층(12)의 폭은 상기 제2 반도체층(11b)의 하부 영역의 폭과 같게 구현될 수 있다. 상기 제2 도전형 반도체층(13)의 폭은 상기 제2 반도체층(11b)의 하부 영역의 폭과 같게 구현될 수 있다.The width of the upper region and the width of the lower region may be different from each other in the
상기 반사전극(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 반사전극(17)은 상기 제2 도전형 반도체층(13) 아래에 배치될 수 있다. 상기 전극(80)은 상기 제1 반도체층(11a)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 반도체층(11a)에 접촉되어 배치될 수 있다.The
상기 반사전극(17)은 상기 활성층(12)의 둘레 및 상기 제2 도전형 반도체층(13)의 아래에 배치될 수 있다. 상기 반사전극(17)은 상기 제2 반도체층(11b)의 둘레에 배치될 수 있다. 상기 반사전극(17)은 상기 제2 도전형 반도체층(13)의 둘레에 배치될 수 있다. 상기 반사전극(17)과 상기 제2 도전형 반도체층(13) 사이에 오믹접촉층(15)이 배치될 수 있다.The
상기 반사전극(17)과 상기 PEC 식각 제어층(30) 사이에 절연층(16)이 배치될 수 있다. 상기 절연층(16)의 제1 영역은 상기 PEC 식각 제어층(30)에 접촉될 수 있다. 상기 절연층(16)은 계단 형상으로 구현될 수 있다. 상기 절연층(16)은 상기 제2 반도체층(11b), 상기 활성층(12), 상기 제2 도전형 반도체층(13)의 둘레를 따라 계단 형상으로 구현될 수 있다. An insulating
상기 PEC 식각 제어층(30)은 PEC 에칭 수행 시에 하부 영역이 식각되는 것을 방지할 수 있다. 이에 따라 상기 PEC 식각 제어층(30)에 의하여 상기 제2 반도체층(11b)이 식각되는 것을 방지할 수 있게 된다. 또한, 상기 PEC 식각 제어층(30)에 의하여 상기 활성층(12)이 식각되는 것을 방지할 수 있게 된다. 예로서, 상기 PEC 식각 제어층(30)은 Al을 포함하는 반도체층으로 구현될 수 있다.The PEC
종래 발광소자의 경우, PEC 에칭을 수행하는 경우 발광구조물의 측면에 노출된 활성층이 에칭되어 손상될 수 있는 문제가 있었다. 그러나, 실시 예에 의하면 상기 활성층(12)이 발광구조물(10)의 측면에 노출되지 않도록 구현됨으로써 PEC 에칭 수행 시에 상기 활성층(12)이 손상되는 것을 방지할 수 있게 된다. 또한 상기 PEC 식각 제어층(30)에 의하여 PEC 에칭 수행 시에 식각액이 내부로 침투되는 것을 방지할 수 있게 된다. 이에 따라 실시 예에 의하면 상기 발광구조물(10)을 안정적으로 구현하고 광 추출 효과를 향상시킬 수 있게 된다.In the conventional light emitting device, there is a problem that when the PEC etching is performed, the active layer exposed on the side surface of the light emitting structure may be etched and damaged. However, according to the embodiment, since the
도 8은 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 8에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.8 is a view showing another example of the light emitting device according to the embodiment. In the following description of the light emitting device according to the embodiment shown in FIG. 8, a description of portions overlapping with those described with reference to FIG. 1 will be omitted.
실시 예에 따른 발광소자에 의하면, 상기 발광구조물(10) 아래에 오믹 반사전극(19)이 배치될 수 있다. 상기 오믹 반사전극(19)은 도 1에서 설명된 반사전극(17)과 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 오믹 반사전극(19)은 상기 제2 도전형 반도체층(13)에 오믹 접촉되며, 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device according to the embodiment, the ohmic
도 9는 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 9에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 7을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.9 is a view showing still another example of the light emitting device according to the embodiment. In the following description of the light emitting device according to the embodiment shown in FIG. 9, the description of the parts overlapping with those described with reference to FIG. 7 will be omitted.
실시 예에 따른 발광소자에 의하면, 상기 발광구조물(10) 아래에 오믹 반사전극(19)이 배치될 수 있다. 상기 오믹 반사전극(19)은 도 7에서 설명된 반사전극(17)과 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 오믹 반사전극(19)은 상기 제2 도전형 반도체층(13)에 오믹 접촉되며, 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device according to the embodiment, the ohmic
도 10은 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.10 is a view illustrating a light emitting device package to which the light emitting device according to the embodiment is applied.
도 10을 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.10, a light emitting device package according to an embodiment includes a
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first
상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The
상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The
상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.A plurality of light emitting devices or light emitting device packages according to the embodiments may be arrayed on a substrate, and a lens, a light guide plate, a prism sheet, a diffusion sheet, etc., which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.
실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 11 및 도 12에 도시된 표시 장치, 도 13에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting elements are arrayed, and may include the display apparatus shown in Figs. 11 and 12, and the illumination apparatus shown in Fig.
도 11을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.11, a
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The
상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The
그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 200 may be mounted such that the light emitting surface of the light emitting
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the
도 12는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 12 is a view showing another example of the display device according to the embodiment.
도 12를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 12, the
상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The
도 13은 실시 예에 따른 조명장치의 사시도이다.13 is a perspective view of a lighting apparatus according to an embodiment.
도 13을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.13, the
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다. The
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, the substrate 1532 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrate, and the like.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer such as a white color, a silver color, or the like whose surface is efficiently reflected by light.
상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The
실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다. Embodiments may be implemented as a light emitting module mounted on the substrate after packaging the light emitting device, or as a light emitting module mounted on the LED chip.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
10: 발광구조물 11: 제1 도전형 반도체층
12: 활성층 13: 제2 도전형 반도체층
15: 오믹접촉층 16: 절연층
17: 반사전극 30: PEC 식각 제어층
50: 확산장벽층 60: 본딩층
70: 지지부재 80: 전극10: light emitting structure 11: first conductive type semiconductor layer
12: active layer 13: second conductivity type semiconductor layer
15: ohmic contact layer 16: insulating layer
17: reflective electrode 30: PEC etch control layer
50: diffusion barrier layer 60: bonding layer
70: support member 80: electrode
Claims (23)
상기 제1 도전형 반도체층 아래에 배치된 활성층;
상기 활성층 아래에 배치된 제2 도전형 반도체층;
상기 제1 도전형 반도체층에 전기적으로 연결된 전극;
상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 및
상기 제1 도전형 반도체층의 상기 중간 영역의 둘레와 상기 하부 영역의 둘레에 배치된 절연층을 포함하고,
상기 반사전극은 상기 활성층의 둘레 및 상기 제2도전형 반도체층의 아래에 배치되고, 상기 제1도전형 반도체층의 상부 영역의 제1폭에 비해 더 넓은 폭으로 제공된 발광소자.An upper region having a first width and a first thickness, an intermediate region having a second width and a second thickness narrower than the first width, a lower region having a third width and a third thickness narrower than the second width, A first conductive semiconductor layer;
An active layer disposed below the first conductive semiconductor layer;
A second conductive semiconductor layer disposed under the active layer;
An electrode electrically connected to the first conductive semiconductor layer;
A reflective electrode electrically connected to the second conductive semiconductor layer; And
And an insulating layer disposed around the intermediate region and around the lower region of the first conductivity type semiconductor layer,
Wherein the reflective electrode is disposed around the active layer and below the second conductive type semiconductor layer and is provided with a wider width than a first width of the upper region of the first conductive type semiconductor layer.
상기 제1도전형 반도체층 아래에 배치된 활성층;
상기 활성층 아래에 배치된 제2 도전형 반도체층;
상기 제1도전형 반도체층에 전기적으로 연결된 전극;
상기 제2도전형 반도체층에 전기적으로 연결된 반사전극; 및
상기 제1도전형 반도체층의 상기 중간 영역의 둘레와 상기 하부 영역의 둘레에 배치된 절연층을 포함하고,
상기 제1 도전형 반도체층의 상부 영역과 중간 영역 사이에 배치된 PEC 식각 제어층을 포함하는 발광소자.An upper region having a first width and a first thickness, an intermediate region having a second width and a second thickness narrower than the first width, a lower region having a third width and a third thickness narrower than the second width, A first conductive semiconductor layer;
An active layer disposed below the first conductive semiconductor layer;
A second conductive semiconductor layer disposed under the active layer;
An electrode electrically connected to the first conductive semiconductor layer;
A reflective electrode electrically connected to the second conductive semiconductor layer; And
And an insulating layer disposed around the intermediate region and around the lower region of the first conductivity type semiconductor layer,
And a PEC etch control layer disposed between an upper region and an intermediate region of the first conductivity type semiconductor layer.
상기 활성층의 폭은 상기 제1 도전형 반도체층의 하부 영역의 폭과 같고,
상기 제2 도전형 반도체층의 폭은 상기 제1 도전형 반도체층의 하부 영역의 폭과 같은 발광소자.The method according to claim 1,
The width of the active layer is equal to the width of the lower region of the first conductive type semiconductor layer,
Wherein the width of the second conductivity type semiconductor layer is equal to the width of the lower region of the first conductivity type semiconductor layer.
상기 반사전극과 상기 제2 도전형 반도체층 사이에 오믹접촉층을 포함하고,
상기 반사전극은 상기 제2도전형 반도체층 둘레에 배치되는 발광소자.The method according to claim 1,
And an ohmic contact layer between the reflective electrode and the second conductive semiconductor layer,
And the reflective electrode is disposed around the second conductivity type semiconductor layer.
상기 절연층은 상기 반사전극과 상기 제1 도전형 반도체층 사이에 배치되고,
상기 절연층은 상기 제1 도전형 반도체층의 상부 영역 하부 둘레에 배치된 발광소자.6. The method of claim 5,
Wherein the insulating layer is disposed between the reflective electrode and the first conductive type semiconductor layer,
Wherein the insulating layer is disposed around a lower region of the upper region of the first conductive type semiconductor layer.
상기 절연층은 상기 활성층의 둘레 및 상기 제2 도전형 반도체층의 둘레에 배치된 발광소자.The method according to claim 1,
Wherein the insulating layer is disposed around the active layer and around the second conductivity type semiconductor layer.
상기 반사전극과 상기 PEC 식각제어층 사이에 상기 절연층이 배치되고,
상기 절연층의 제1영역은 상기 PEC 식각 제어층과 접촉하는 발광소자.3. The method of claim 2,
The insulating layer is disposed between the reflective electrode and the PEC etch control layer,
Wherein the first region of the insulating layer contacts the PEC etch control layer.
상기 절연층은 상기 제2도전형 반도체층의 둘레를 따라 계단 형상으로 형성되는 발광소자.The method according to claim 1 or 8,
Wherein the insulating layer is formed in a stepped shape along the periphery of the second conductivity type semiconductor layer.
상기 PEC 식각 제어층은 Al을 포함하는 반도체층인 발광소자.
9. The method of claim 8,
Wherein the PEC etch control layer is a semiconductor layer containing Al.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110129923A KR101886130B1 (en) | 2011-12-06 | 2011-12-06 | Light emitting device, light emitting device package, and light unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110129923A KR101886130B1 (en) | 2011-12-06 | 2011-12-06 | Light emitting device, light emitting device package, and light unit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130063420A KR20130063420A (en) | 2013-06-14 |
KR101886130B1 true KR101886130B1 (en) | 2018-09-06 |
Family
ID=48860781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110129923A KR101886130B1 (en) | 2011-12-06 | 2011-12-06 | Light emitting device, light emitting device package, and light unit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101886130B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011122433A1 (en) * | 2010-03-31 | 2011-10-06 | 日亜化学工業株式会社 | Semiconductor light emitting element |
-
2011
- 2011-12-06 KR KR1020110129923A patent/KR101886130B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011122433A1 (en) * | 2010-03-31 | 2011-10-06 | 日亜化学工業株式会社 | Semiconductor light emitting element |
Also Published As
Publication number | Publication date |
---|---|
KR20130063420A (en) | 2013-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101826982B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR20130021300A (en) | Light emitting device, light emitting device package, and light unit | |
KR101956019B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101880445B1 (en) | Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit | |
KR101956033B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101914077B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101826983B1 (en) | Light emitting device, light emitting device package, light unit, and method for fabricating light emitting device | |
KR101826984B1 (en) | Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit | |
KR101865923B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101842594B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101896680B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101956016B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101914081B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101818771B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101869553B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101865919B1 (en) | Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device | |
KR101852566B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101886130B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101926479B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101926499B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101952435B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101865934B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101873589B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101921150B1 (en) | Light emitting device, light emitting device package, and light unit | |
KR101873590B1 (en) | Light emitting device, light emitting device package, and light unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |