KR101873568B1 - Substrate for growing GaN based semiconductor layer and Method for preparating the same - Google Patents

Substrate for growing GaN based semiconductor layer and Method for preparating the same Download PDF

Info

Publication number
KR101873568B1
KR101873568B1 KR1020170035050A KR20170035050A KR101873568B1 KR 101873568 B1 KR101873568 B1 KR 101873568B1 KR 1020170035050 A KR1020170035050 A KR 1020170035050A KR 20170035050 A KR20170035050 A KR 20170035050A KR 101873568 B1 KR101873568 B1 KR 101873568B1
Authority
KR
South Korea
Prior art keywords
growth
semiconductor layer
gan
based semiconductor
substrate
Prior art date
Application number
KR1020170035050A
Other languages
Korean (ko)
Inventor
주진우
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020170035050A priority Critical patent/KR101873568B1/en
Application granted granted Critical
Publication of KR101873568B1 publication Critical patent/KR101873568B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A disclosed GaN-based semiconductor layer growth substrate comprises: a growth surface as one surface of the growth substrate, which is provided to growth of a GaN-based semiconductor layer; a plurality of growth regions as a partial region of the growth surface, in which crystal faces of surfaces are provided as c planes (0001), and in which the GaN-based semiconductor layer is grown; and a plurality of non-growth regions as regions excluding the plurality of growth regions of the growth surface, in which the GaN-based semiconductor layer is not grown, wherein the plurality of non-growth regions are formed to connect one end and the other end of the growth surface. Thus, the GaN-based semiconductor layer can be grown so that an N-polar face being easy to chemically etch can be provided as an etching surface.

Description

GaN계 반도체층 성장용 기판 및 그 제조방법{Substrate for growing GaN based semiconductor layer and Method for preparating the same}[0001] The present invention relates to a substrate for growing a GaN-based semiconductor layer and a method for manufacturing the same,

본 발명(Disclsoure)은, GaN계 반도체층 성장용 기판 및 그 제조방법에 관한 것으로서, 구체적으로 기판으로부터 GaN계 반도체층을 분리하는데 이용되는 CLO(Chemical lift-off) 공정의 공정시간을 크게 단축 시킬 수 있는 구조를 가지는 GaN계 반도체층 성장용 기판 및 그 제조방법에 관한 것이다.The present invention relates to a substrate for growing a GaN-based semiconductor layer and a method of manufacturing the same, and more particularly, to a method for manufacturing a GaN-based semiconductor layer, which can significantly shorten a process time of a CLO (chemical lift-off) Based semiconductor layer and a method of manufacturing the same.

여기서는, 본 발명에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present invention is provided, and they are not necessarily referred to as known arts.

반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다.The semiconductor light emitting device means a semiconductor device that generates light through recombination of electrons and holes, and examples thereof include a group III nitride semiconductor light emitting device.

3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0＜y≤1, 0≤x+y≤1)로 표현되는 GaN계 화합물 반도체로 대표된다. The Group III nitride semiconductor is a GaN-based compound semiconductor represented by Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + do.

일반적으로 GaN계 반도체 발광소자는 격자 부정합의 최소화를 위해 사파이어(Al2O3) 기판 위에 유기금속화학 증착법(MOCVD: Metal Organic Chemical Vapor Deposition)에 의해 성장되는데, 제1 반도체층(n형 GaN), 그 위에 양자우물(Quantum Well) 구조의 활성층, 그 위에 제2 반도체층(p형 GaN)가 형성되며, 제1 반도체층 및 활성층의 일부를 식각한 후 식각되어 노출된 부분의 제1 반도체층의 상부에 형성된 n측 전극, 제2 반도체층 상부에 형성된 p측 전극으로 구성되도록 제작된다.In general, a GaN-based semiconductor light emitting device is grown on a sapphire (Al 2 O 3 ) substrate by MOCVD (Metal Organic Chemical Vapor Deposition) in order to minimize lattice mismatch. A first semiconductor layer (n-type GaN) , An active layer of a quantum well structure and a second semiconductor layer (p-type GaN) are formed on the first semiconductor layer and the active layer. A portion of the first semiconductor layer and the active layer is etched, An n-side electrode formed on the upper portion of the second semiconductor layer, and a p-side electrode formed on the second semiconductor layer.

그러나 이러한 GaN계 반도체 발광소자는 식각으로 인한 활성층의 손실로 발광 면적이 감소하여 발광효율이 저하되는 등의 문제점이 있다.However, such a GaN-based semiconductor light emitting device has a problem that a light emitting area is reduced due to loss of an active layer due to etching, thereby lowering the luminous efficiency.

이러한 문제점을 해결하기 위해 n측 전극이 제1 반도체층의 하면에 위치되고, p측 전극이 제2 반도체층의 상면에 위치되는 수직형 반도체 발광소자가 개시된 바 있다.To solve this problem, a vertical semiconductor light emitting device has been disclosed in which the n-side electrode is located on the lower surface of the first semiconductor layer and the p-side electrode is located on the upper surface of the second semiconductor layer.

이러한 수직형 반도체 발광소자를 제작을 위해서는, 기판을 제거하는 공정이 요구되며, 기판 제거를 위한 방법으로 레이저 리프트 오프(Laser Lift-Off: LLO) 공정과, 화학적 리프트 오프(Chemical Lift-Off: CLO) 공정이 공지되어 있다.In order to manufacture such a vertical semiconductor light emitting device, a process of removing the substrate is required. As a method for removing the substrate, a laser lift-off (LLO) process and a chemical lift-off (CLO ) Process is known.

이러한 두 가지 기판 제거 방법 중, CLO는 사파이어 기판 위에 성장된 GaN계 반도체 발광소자의 측면 방향으로 에칭이 진행되어 최종적으로 기판이 분리되는 과정을 거치게 된다.Among these two methods of removing the substrate, the CLO is etched in the lateral direction of the GaN-based semiconductor light emitting device grown on the sapphire substrate, and finally the substrate is separated.

그러나 기판 위에 성장된 GaN계 반도체 발광소자의 측면 방향으로 에칭액의 침투가 어려워 에칭 속도가 매우 느린 문제가 있다. However, there is a problem that the etching rate is very slow due to difficulty in penetrating the etching solution in the lateral direction of the GaN-based semiconductor light emitting device grown on the substrate.

이를 해결하기 위해, 기판과 GaN계 반도체 발광소자 사이에 희생층(예: 메탈 등)을 삽입하는 방법이 연구된 바 있으나, 이 경우 GaN계 반도체 발광소자의 품질이 떨어지는 문제가 있었다.In order to solve this problem, a method of inserting a sacrificial layer (for example, metal or the like) between the substrate and the GaN-based semiconductor light emitting device has been studied. However, in this case, the quality of the GaN-based semiconductor light emitting device is deteriorated.

한편, 최근 들어 디스플레이의 화소로 채용하기 위해 마이크로 단위의 초소형 GaN계 반도체 발광소자에 대한 요구가 증가하고 있는데, 이 경우 레이저 리프트 오프(Laser Lift-Off: LLO) 공정에 의하는 경우 반도체층의 손상에 영향이 매우 커져 기판제거 방법으로 적용이 어려운 문제가 있다. In recent years, there has been an increasing demand for a micro-scale GaN-based semiconductor light emitting device for use as a pixel of a display. In this case, when a laser lift-off (LLO) There is a problem that it is difficult to apply it as a substrate removing method.

따라서, 화학적 리프트 오프(Chemical Lift-Off: CLO) 공정을 이용하되, 그 공정시간을 획기적으로 줄일 수 있는 방법의 개발이 요구된다. Therefore, it is required to develop a method that can reduce the process time by using a chemical lift-off (CLO) process.

1. 국제공개특허공보 제2010-110608호1. International Patent Publication No. 2010-110608 2. 미국공개특허공보 제2010-0261300호2. U.S. Published Patent Application No. 2010-0261300

본 발명(Discloure)은, 화학적 리프트 오프(Chemical Lift-Off: CLO) 공정에서 에칭 면으로 제공되는 Ga-극성 면을 대신하여, 화학적 에칭이 용이한 N-극성 면이 에칭 면으로 제공될 수 있도록 GaN계 반도체층의 성장이 이루어지는 GaN계 반도체층 성장용 기판 및 그 제조방법의 제공을 일 목적으로 한다.Disclosure of the present invention is to provide an N-polarity surface which can be easily etched by chemical etching instead of the Ga-polar surface provided as an etching surface in a chemical lift-off (CLO) The present invention provides a substrate for growing a GaN-based semiconductor layer in which a GaN-based semiconductor layer is grown and a manufacturing method thereof.

여기서는, 본 발명의 전체적인 요약(Summary)이 제공되며, 이것이 본 발명의 외연을 제한하는 것으로 이해되어서는 아니 된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).The present invention is not intended to be exhaustive or to limit the scope of the present invention to the full scope of the present invention. of its features).

상기한 과제의 해결을 위해, 본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판은, 상기 성장용 기판의 일면으로서, 상기 GaN계 반도체층의 성장에 제공되는 성장 면; 상기 성장 면의 일부 영역으로서, 표면의 결정면이 c면(0001)으로 구비되며, 상기 GaN계 반도체층의 성장이 이루어지는 복수의 성장 영역; 및 상기 성장 면 중 상기 복수의 성장 영역을 제외한 영역으로서, 상기 GaN계 반도체층의 성장이 이루어지지 않는 복수의 비성장 영역;을 포함하며, 상기 복수의 비성장 영역은, 각각 상기 성장 면의 일단과 타단을 연결하는 모양으로 형성되는 것을 특징으로 한다.In order to solve the above problems, a substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention includes: a growth surface provided on a surface of the growth substrate, the growth surface being provided for growth of the GaN-based semiconductor layer; A plurality of growth regions in which the crystal plane of the surface is c-plane (0001) and in which the GaN-based semiconductor layer is grown, as a partial region of the growth plane; And a plurality of non-growth regions of the growth surface excluding the plurality of growth regions, wherein the GaN-based semiconductor layers are not grown, And the other ends are connected to each other.

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 복수의 성장 영역과 상기 복수의 비성장 영역은, 상기 성장 면에 하나씩 번갈아 배치되는 것을 특징으로 한다.In the substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention, the plurality of growth regions and the plurality of non-growth regions are alternately arranged one by one on the growth surface.

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 복수의 성장 영역은, 상기 복수의 비성장 영역과 비교하여 상기 GaN계 반도체층이 성장되는 방향으로 돌출되도록 형성되는 것을 특징으로 한다.In the substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention, the plurality of growth regions are formed so as to protrude in a direction in which the GaN-based semiconductor layer is grown as compared with the plurality of non-growth regions .

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 성장 면에 상기 GaN계 반도체층이 성장된 상태에서, 상기 비성장 영역과 상기 GaN계 반도체층에 의해 정의되는 채널;이 형성되는 것을 특징으로 한다.In a substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention, a channel defined by the non-grown region and the GaN-based semiconductor layer in a state where the GaN-based semiconductor layer is grown on the growth surface; Is formed.

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 채널을 향하여 노출된 상기 GaN계 반도체층의 일면은 N(질소) 극성 면인 것을 특징으로 한다.In the substrate for growing a GaN-based semiconductor layer according to one aspect of the present invention, one surface of the GaN-based semiconductor layer exposed toward the channel is an N (nitrogen) polar surface.

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 비성장 영역은, 상기 GaN계 반도체층의 성장이 억제되는 표면 거칠기(roughness)를 가지는 면으로 구비되는 것을 특징으로 한다.In the substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention, the non-grown region is provided with a surface having a surface roughness in which growth of the GaN-based semiconductor layer is suppressed .

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 비성장 영역은, 상기 GaN계 반도체층의 성장을 억제하는 설정된 마스크 물질이 도포된 면으로 구비되는 것을 특징으로 한다.In the substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention, the non-grown region is provided with a surface coated with a predetermined mask material for suppressing growth of the GaN-based semiconductor layer.

본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판에서, 상기 성장 영역은 스트라이프(stripe) 형상으로 구비되며, 상기 스트라이프 형상의 길이방향이 상기 성장 면의 기준 면(flat zone)과 직교하는 방향을 향하도록 배치되는 것을 특징으로 한다.In the substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention, the growth region is provided in a stripe shape, and the longitudinal direction of the stripe shape is a flat zone of the growth surface And are arranged so as to face orthogonal directions.

한편, 본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판의 제조방법은, 상기 GaN계 반도체층이 성장되는 성장 면의 결정면이 c면(0001)인 사파이어 기판을 준비하는 기판 준비 단계; 상기 성장 면에 설정된 식각용 마스크 물질을 도포하여 스트라이프(stripe) 패턴을 형성하는 패턴 형성 단계; 상기 스트라이프 패턴을 마스크로 하여 상기 성장 면을 식각하는 식각 단계; 상기 식각 단계를 거친 상기 GaN계 반도체층의 성장을 억제하는 설정된 마스크 물질을 도포(deposition)하는 도포 단계; 및 상기 도포 단계를 거친 상기 성장 면으로부터 상기 성장 영역이 노출되도록 상기 설정된 마스크 물질을 제거하는 표면 연마 단계;를 포함한다.Meanwhile, a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention comprises: preparing a substrate for preparing a sapphire substrate having a growth plane on which the GaN-based semiconductor layer is grown is a c-plane (0001) step; A pattern forming step of forming a stripe pattern by applying an etching mask material set on the growth surface; An etching step of etching the growth surface using the stripe pattern as a mask; An applying step of depositing a predetermined mask material for suppressing growth of the GaN-based semiconductor layer through the etching step; And a surface polishing step of removing the set mask material so that the growth area is exposed from the growth surface through the application step.

한편, 본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판의 제조방법은, 상기 GaN계 반도체층이 성장되는 성장 면의 결정면이 c면(0001)인 사파이어 기판을 준비하는 기판 준비 단계; 상기 성장 면에 설정된 식각용 마스크 물질을 도포하여 스트라이프(stripe) 패턴을 형성하는 패턴 형성 단계; 상기 스트라이프 패턴을 마스크로 하여 상기 성장 면을 식각하되, 식각된 표면에 상기 GaN계 반도체층의 성장이 불가능한 표면 거칠기(roughness)를 형성하는 비성장 영역 형성 단계; 및 상기 스트라이프 패턴을 형성하는 상기 설정된 식각용 마스크 물질을 제거하여 상기 GaN계 반도체층의 성장이 이루어지는 성장 영역을 형성하는 마스크 제거 단계;를 포함한다.Meanwhile, a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention comprises: preparing a substrate for preparing a sapphire substrate having a growth plane on which the GaN-based semiconductor layer is grown is a c-plane (0001) step; A pattern forming step of forming a stripe pattern by applying an etching mask material set on the growth surface; Forming a non-grown region on the etched surface by using the stripe pattern as a mask to form a surface roughness in which the GaN based semiconductor layer can not grow; And removing the predetermined mask material for forming the stripe pattern to form a growth region in which the GaN-based semiconductor layer is grown.

한편, 본 발명의 일 태양(aspect)에 따른 GaN계 반도체층 성장용 기판의 제조방법은, 상기 GaN계 반도체층이 성장되는 성장 면의 결정면이 c면(0001)인 사파이어 기판으로 마련되되, 상기 성장 면에 대해 CMP(Chemical Mechanical Planarization) 공정이 이루어지지 않은 사파이어 기판을 준비하는 기판 준비 단계; 상기 성장 면에 설정된 식각용 마스크 물질을 도포하여 스트라이프(stripe) 패턴을 형성하는 패턴 형성 단계; 상기 스트라이프 패턴을 마스크로 하여 상기 성장 면을 식각하여 요철 형상의 단면이 형성되도록 식각하는 식각 단계; 상기 식각 단계를 거친 상기 성장 면으로부터 상기 설정된 식각용 마스크 물질을 제거하는 마스크 제거 단계; 및 상기 마스크 제거 단계에 의해 노출된 상기 성장 면의 최상 면에 대해 상기 CMP(Chemical Mechanical Planarization) 공정을 진행하여 상기 GaN계 반도체층의 성장이 이루어지는 성장 영역을 형성하는 성장 영역 형성 단계;를 포함한다.Meanwhile, a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to an aspect of the present invention is characterized in that the growth surface on which the GaN-based semiconductor layer is grown is a sapphire substrate having a c-plane (0001) A substrate preparation step of preparing a sapphire substrate on which a CMP (Chemical Mechanical Planarization) process is not performed; A pattern forming step of forming a stripe pattern by applying an etching mask material set on the growth surface; An etching step of etching the growth surface using the stripe pattern as a mask to form a concave-convex cross section; A mask removing step of removing the set etching mask material from the growth surface through the etching step; And forming a growth region in which the GaN based semiconductor layer is grown by performing the CMP (Chemical Mechanical Planarization) process on the uppermost surface of the growth surface exposed by the mask removing step .

본 발명에 따르면, c면(0001)을 성장 면으로 하는 사파이어 기판에 GaN계 반도체층을 성장시켜, 비성장 영역과 GaN계 반도체층에 의해 정의되는 채널의 형성하게 되므로, 채널로 노출된 GaN계 반도층의 일면 전체가 CLO(Chemical Lift Off)에 유리한 N(질소) 극성 면으로 형성된다.According to the present invention, a GaN-based semiconductor layer is grown on a sapphire substrate having a c-plane (0001) as a growth surface to form a channel defined by a non-growth region and a GaN-based semiconductor layer, The entire one surface of the semiconductive layer is formed of an N (nitrogen) polar face favorable to CLO (Chemical Lift Off).

따라서, Ga(갈륨) 극성 면으로 인해 CLO 공정시간이 늘어나는 문제를 개선할 수 있다.Therefore, the problem of increasing the CLO process time due to the Ga (polar) polarity surface can be solved.

또한, 공정시간 단축으로 레이저 파워에 의한 물리적 손상이 문제되는 LLO(Laser Lift Off) 공정을 대신하여 CLO 공정을 적용할 수 있으므로, 하나의 면이 수 um ~ 수십 um 인 마이크로 사이즈의 칩 제조 수율 및 양품 수율을 향상시킬 수 있다.In addition, since the CLO process can be applied instead of the LLO (Laser Lift Off) process in which the physical damage due to the laser power is problematic due to the shortening of the process time, The yield of the good product can be improved.

도 1은 본 발명에 따른 GaN계 반도체층 성장용 기판의 외관을 개략적으로 보인 도면.
도 2는 도 1의 a-a 단면으로서, 본 발명에 따른 GaN계 반도체층 성장용 기판의 제1 실시형태를 보인 도면.
도 3은 도 2의 기판을 이용하여 GaN계 반도체층을 성장시킨 후 기판을 제거하는 과정을 보인 도면.
도 4는 도 1의 a-a 단면으로서, 본 발명에 따른 GaN계 반도체층 성장용 기판의 제2 실시형태를 보인 도면.
도 5는 도 4의 기판을 이용하여 GaN계 반도체층을 성장시킨 후 기판을 제거하는 과정을 보인 도면.
도 6은 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법의 제1 실시형태를 설명하기 위한 도면.
도 7은 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법의 제2 실시형태를 설명하기 위한 도면.
도 8은 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법의 제3 실시형태를 설명하기 위한 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a schematic view showing the appearance of a substrate for growing a GaN-based semiconductor layer according to the present invention; Fig.
Fig. 2 is a sectional view taken along line aa in Fig. 1, showing a first embodiment of a substrate for growing a GaN-based semiconductor layer according to the present invention;
FIG. 3 illustrates a process of growing a GaN-based semiconductor layer using the substrate of FIG. 2 and then removing the substrate. FIG.
FIG. 4 is a cross-sectional view taken along line aa of FIG. 1, showing a second embodiment of a substrate for growing a GaN-based semiconductor layer according to the present invention;
FIG. 5 is a view showing a process of removing a substrate after growing a GaN-based semiconductor layer using the substrate of FIG. 4. FIG.
6 is a view for explaining a first embodiment of a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention.
7 is a view for explaining a second embodiment of a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention.
8 is a view for explaining a third embodiment of a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention.

이하, 본 발명에 따른 GaN계 반도체층 성장용 기판 및 그 제조방법을 구현한 실시형태를 도면을 참조하여 자세히 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a substrate for growing a GaN-based semiconductor layer and a method of manufacturing the same according to the present invention will be described in detail with reference to the drawings.

다만, 본 발명의 사상은 이하에서 설명되는 실시형태에 의해 그 실시 가능 형태가 제한된다고 할 수는 없고, 본 발명의 사상을 이해하는 통상의 기술자는 본 개시와 동일한 기술적 사상의 범위 내에 포함되는 다양한 실시 형태를 치환 또는 변경의 방법으로 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 기술적 사상에 포함됨을 밝힌다.It is to be understood, however, that the scope of the present invention is not limited to the embodiments described below, and those skilled in the art of the present invention, other than the scope of the present invention, It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention.

또한, 이하에서 사용되는 용어는 설명의 편의를 위하여 선택한 것이므로, 본 발명의 기술적 내용을 파악하는 데 있어서, 사전적 의미에 제한되지 않고 본 발명의 기술적 사상에 부합되는 의미로 적절히 해석되어야 할 것이다. In addition, the terms used below are selected for convenience of explanation. Therefore, the technical meaning of the present invention should not be limited to the prior meaning, but should be properly interpreted in accordance with the technical idea of the present invention.

도 1은 본 발명에 따른 GaN계 반도체층 성장용 기판의 외관을 개략적으로 보인 도면, 도 2는 도 1의 a-a 단면으로서, 본 발명에 따른 GaN계 반도체층 성장용 기판의 제1 실시형태를 보인 도면, 도 3은 도 2의 기판을 이용하여 GaN계 반도체층을 성장시킨 후 기판을 제거하는 과정을 보인 도면이다.FIG. 1 is a schematic view of the appearance of a substrate for growing a GaN-based semiconductor layer according to the present invention. FIG. 2 is a sectional view taken along line aa of FIG. 1, showing a first embodiment of a substrate for growing a GaN- FIG. 3 is a view illustrating a process of growing a GaN-based semiconductor layer using the substrate of FIG. 2 and then removing the substrate.

도 1 내지 도 3을 참조하면, 본 실시형태에 따른 GaN계 반도체층 성장용 기판(100)은, 복수의 성장 영역(111) 및 복수의 비성장 영역(112)이 형성된 성장 면(110)을 포함한다.1 to 3, the substrate 100 for growing a GaN-based semiconductor layer according to the present embodiment includes a growth surface 110 on which a plurality of growth regions 111 and a plurality of non-growth regions 112 are formed .

성장용 기판(100)은, GaN계 반도체층(130)의 성장을 위한 베이스로 제공되는 것으로서, 사파이어(Al2O3) 재질로 구비되는 것이 일반적이다.The substrate 100 for growth is provided as a base for growing the GaN-based semiconductor layer 130 and is generally made of sapphire (Al 2 O 3 ).

GaN계 반도체층(130)의 성장은, MOCVD(metalorganic chemical vapor deposition), HVPE(hydride vapor phase epitaxy) 등의 성장 방식에 의하여 박막 형태로 성장된다.The GaN-based semiconductor layer 130 is grown in the form of a thin film by a growth method such as metalorganic chemical vapor deposition (MOCVD) or hydride vapor phase epitaxy (HVPE).

성장 면(110)은, 본 실시형태에 따른 성장용 기판(100)의 일 면으로서 GaN계 반도체층(130)의 성장에 제공되는 면을 의미한다.The growth surface 110 refers to a surface provided for growth of the GaN-based semiconductor layer 130 as one surface of the growth substrate 100 according to the present embodiment.

성장 영역(111)은, 성장 면(110)의 일부 영역으로서, GaN계 반도체층(130)의 성장이 이루어지는 특정 영역의 면을 의미하며, 그 특정 영역의 면은 결정면이 c면(0001)으로 구비된다.The growth region 111 is a partial region of the growth surface 110 and means a surface of a specific region where the GaN-based semiconductor layer 130 is grown. The plane of the specific region has a crystal plane c-plane (0001) Respectively.

또한, 성장 영역(111)은, 복수로 구비되며, 이는 성장 면(110)에서 서로 떨어진 위치 또는 분리되어 배치되는 것을 의미한다.In addition, the plurality of growth regions 111 are provided, which means that they are disposed apart from each other at the growth surface 110 or separately.

비성장 영역(112)은, GaN계 반도체층(130)의 성장이 이루어지지 않는, 적어도 성장이 억제되도록 구비되는 면을 의미하며, 성장 면(110)에서 성장 영역(111)을 제외한 영역으로 정의된다. The non-growth region 112 is defined as a region where the growth of the GaN-based semiconductor layer 130 is not performed or at least the growth is suppressed. The growth region 110 is defined as a region excluding the growth region 111 do.

따라서, 비성장 영역(112)은, 성장 영역(111)과 같이 복수로 구비된다.Therefore, the non-growth regions 112 are provided in plural as the growth regions 111. [

이에 의해, 성장 영역(111)과 비성장 영역(112)은, 성장 면(110)에 하나씩 번갈아 배치된다. 즉 성장 영역(111)의 양측에 비성장 영역(112)이 각각 위치되며, 다른 표현으로 비성장 영역(112)의 양측에 성장 영역(111)이 위치된다.Thereby, the growth region 111 and the non-growth region 112 are alternately arranged on the growth surface 110 one by one. The non-growth regions 112 are located on both sides of the growth region 111 and the growth region 111 is located on both sides of the non-growth region 112 in another expression.

달리 표현하면, 성장 영역(111)과 비성장 영역(112)은 서로 이웃하도록 배치된다.In other words, the growth region 111 and the non-growth region 112 are arranged adjacent to each other.

본 실시형태에서, 성장 영역(111)은, 비성장 영역(112)과 비교하여 GaN계 반도체층(130)이 성장되는 방향으로 돌출되도록 형성되는 것, 즉 성장 영역(111)과 비성장 영역(112)은 요철 형상의 단면을 형성하도록 구비되는 것이 바람직하다. In the present embodiment, the growth region 111 is formed so as to protrude in the direction in which the GaN-based semiconductor layer 130 is grown as compared with the non-growth region 112, that is, the growth region 111 and the non- 112 are preferably provided to form a cross-section of the concavo-convex shape.

한편, 본 실시형태에서, 비성장 영역(112)은, 성장 면(110)의 일단과 타단을 연결하는 모양으로 형성된다.On the other hand, in the present embodiment, the non-growth region 112 is formed so as to connect one end of the growth surface 110 to the other end.

즉, 하나의 비성장 영역(112)을 예로 들면, 그것의 일단은 성장 면(110)의 일측 단에 위치되고, 타단은 성장 면의 타측 단에 위치된다.That is, for example, one non-growth region 112 has one end thereof located at one end of the growth surface 110 and the other end at the other end of the growth surface.

이에 의해, 성장 면(110)에 GaN계 반도체층(130)이 성장된 상태에서, 비성장 영역(112)과 GaN계 반도체층(130)에 의해 정의되는 채널(115)이 형성된다.Thereby, the channel 115 defined by the non-growth region 112 and the GaN-based semiconductor layer 130 is formed with the GaN-based semiconductor layer 130 grown on the growth surface 110.

채널(115)은, CLO 공정 시 에칭 액이 유입되거나 유출되는 통로로 이용된다.The channel 115 is used as a passage through which the etching solution flows or flows out during the CLO process.

한편, c면(0001)으로 제공되는 성장 영역(111)에 의해, 채널(115)을 향하여 노출된 GaN계 반도체층(130)의 일면은 전체가 N(질소) 극성 면으로 형성된다.On the other hand, one surface of the GaN-based semiconductor layer 130 exposed toward the channel 115 by the growth region 111 provided on the c-plane (0001) is entirely formed with an N (nitrogen) polarity surface.

이에 의해, CLO 공정 시 공정시간을 단축할 수 있게 된다.As a result, the processing time in the CLO process can be shortened.

한편, 본 실시형태에서, 비성장 영역(112)은, GaN계 반도체층(130)의 성장을 억제하는 물질로서 설정된 마스크 물질(120)이 도포된 면으로 구비된다. On the other hand, in this embodiment, the non-growth region 112 is provided with a surface to which a mask material 120 set as a material for suppressing the growth of the GaN-based semiconductor layer 130 is applied.

여기서, 설정된 마스크 물질(120)은, SiO2 또는 SiNx를 예로 들 수 있으나, GaN계 반도체층(130)의 성장이 억제되는 물질이라면 제한되지 않는다.Here, the set mask material 120 is SiO 2 Or SiN x , but it is not limited as long as it is a material in which growth of the GaN-based semiconductor layer 130 is suppressed.

한편, 본 실시형태에서, 성장 영역(111)은 스트라이프(stripe) 형상으로 구비되되, 스트라이프 형상의 길이방향이 성장 면(110)의 기준 면(flat zone)(110f)(달리 표현하면, 성장용 기판(100)의 기준 면(flat zone))과 직교하는 방향(즉, 스트라이프 형상의 배열 방향, 달리 표현하면 요철이 반복되는 방향이 [1-100]방향인 것, 도 2 참조)을 향하도록 배치되는 것이 채널(115) 형성 및 채널(115)을 향한 N(질소) 극성 면의 노출에 있어서 유리하다. In the present embodiment, the growth region 111 is provided in a stripe shape, and the longitudinal direction of the stripe shape is a flat zone 110f of the growth surface 110 (in other words, (The direction in which the irregularities are repeated in the direction of [1-100] (see FIG. 2) in a direction orthogonal to the reference surface (flat zone) of the substrate 100 Is advantageous in the formation of the channel 115 and the exposure of the N (nitrogen) polar face towards the channel 115. [

구체적으로, 스트라이프 형상의 길이방향이 성장 면의 기준 면(flat zone)과 직교하는 방향을 향하도록 배치되는 경우, 2D성장(즉, 평면방향 성장)이 우세하여 채널(115) 형성을 위한 반도체층의 수렴(merge)이 원활히 이루어지게 된다. 이와 달리 스트라이프 형상의 길이방향이 성장 면의 기준 면(flat zone)과 평행한 방향(즉, 요철의 반복 방향이 [11-20]방향)을 향하도록 배치되는 경우, 3D성장이 우세하여 채널(115) 형성에 어려움이 있게 된다.Specifically, when the longitudinal direction of the stripe shape is disposed so as to face the flat zone of the growth surface, the 2D growth (i.e., the planar direction growth) predominates and the semiconductor layer The merge is smoothly performed. Alternatively, when the stripe shape is arranged such that its longitudinal direction is parallel to the flat zone of the growth surface (i.e., the repetitive direction of the concavo-convex is oriented in the [11-20] direction), 3D growth dominates, 115).

한편, 도 4는 도 1의 a-a 단면으로서, 본 발명에 따른 GaN계 반도체층 성장용 기판의 제2 실시형태를 보인 도면, 도 5는 도 4의 기판을 이용하여 GaN계 반도체층을 성장시킨 후 기판을 제거하는 과정을 보인 도면이다. FIG. 4 is a cross-sectional view taken along the line aa in FIG. 1, showing a second embodiment of a substrate for growing a GaN-based semiconductor layer according to the present invention. FIG. 5 is a cross- And removing the substrate.

도 4 및 도 5를 참조하면, 본 실시형태에 따른 GaN계 반도체층 성장용 기판(100)은, 앞서 설명한 제1 실시형태와 대부분의 구성에서 동일하나, 비성장 영역(112)의 형태에서 제1 실시형태와 구별된다.4 and 5, the substrate 100 for growing a GaN-based semiconductor layer according to the present embodiment is the same as that of the first embodiment described above in most of the configurations, 1 embodiment.

따라서, 이하에서는 제1 실시형태와 동일한 구성에 대해서는 제1 실시형태에 대한 설명으로 갈음하고, 제1 실시형태와 차이점인 비성장 영역(212)에 대해서만 설명하기로 한다. Therefore, in the following description, the same structure as that of the first embodiment is replaced with the description of the first embodiment, and only the non-growth area 212 which is different from the first embodiment will be described.

본 실시형태에서, 비성장 영역(212)은, GaN계 반도체층(130)의 성장이 억제되는 면을 의미하는 것으로서, 그 면에 GaN계 반도체층(130)의 성장을 억제하는 물질로서 설정된 마스크 물질(120)이 도포되는 제1 실시형태와 달리, 그 면에 GaN계 반도체층(130)의 성장이 이루어지지 않는 정도의 표면 거칠기(roughness)가 형성된다. In the present embodiment, the non-growth region 212 means a surface on which the growth of the GaN-based semiconductor layer 130 is suppressed. The non-growth region 212 has a mask (not shown) Unlike the first embodiment in which the material 120 is applied, a surface roughness is formed on the surface of the GaN-based semiconductor layer 130 to such an extent that the GaN-based semiconductor layer 130 is not grown.

여기서, 표면 거칠기는 비성장 영역(212)을 형성하기 위한 식각 공정에서 공정 조건을 변경함으로써 형성할 수 있다. Here, the surface roughness can be formed by changing the process conditions in the etching process for forming the non-growth region 212.

이하에서는, 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention will be described.

도 6은 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법의 제1 실시형태를 설명하기 위한 도면이다.6 is a view for explaining a first embodiment of a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention.

도 6을 참조하면, 본 실시형태에 따른 GaN계 반도체층 성장용 기판의 제조방법(S100)은, 기판 준비 단계(a1), 패턴 형성 단계(b1), 식각 단계(c1), 도포 단계(d1) 및 표면 연마 단계(e1)를 포함한다. 6, a method (S100) for manufacturing a substrate for growing a GaN-based semiconductor layer according to the present embodiment includes a substrate preparation step (a1), a pattern formation step (b1), an etching step (c1) And a surface polishing step (e1).

기판 준비 단계(a1)는, GaN계 반도체층이 성장되는 성장 면이 c면(0001)인 사파이어 기판(S)을 준비하는 단계이다. The substrate preparation step (a1) is a step of preparing a sapphire substrate S having a growth surface on which the GaN-based semiconductor layer is grown is c-plane (0001).

패턴 형성 단계(b1)는, 성장 면(110)에 설정된 식각용 마스크 물질(125)을 도포하여 스트라이프(stripe) 패턴을 형성하는 단계이다.The pattern forming step b1 is a step of forming a stripe pattern by applying the mask material 125 for etching set on the growth surface 110. [

여기서, 설정된 식각용 마스크 물질(125)은, SiO2 또는 SiNx를 예로 들 수 있으나, 이에 한정되지 않고, PR, 메탈 등 ICP 식각 마스크로 사용될 수 있는 것이라면 어떠한 것이라도 적용될 수 있음은 물론이다.Here, the set etching mask material 125 may be SiO 2 Or SiN x . However, the present invention is not limited to this, and any material can be used as long as it can be used as an ICP etch mask such as PR, metal, or the like.

식각 단계(c1)는, 스트라이프 패턴을 마스크로 하여 성장 면(110)을 식각하는 단계이다.The etching step (c1) is a step of etching the growth surface (110) using the stripe pattern as a mask.

도포 단계(d1)는, 식각된 성장 면(110) 전체에 설정된 마스크 물질(120)을 도포(deposition)하는 단계이다.The application step d1 is a step of depositing the mask material 120 set on the entire etched growth surface 110.

여기서, 설정된 마스크 물질(120)은, SiO2 또는 SiNx를 예로 들 수 있으나, GaN계 반도체층(130)의 성장이 억제되는 물질이라면 제한되지 않는다.Here, the set mask material 120 is SiO 2 Or SiN x , but it is not limited as long as it is a material in which growth of the GaN-based semiconductor layer 130 is suppressed.

한편, 설정된 마스크 물질(120)은, 설정된 식각용 마스크 물질(125)과 동일하게 구비될 수도 있고, 서로 다른 물질로 구비될 수도 있다.Meanwhile, the set mask material 120 may be the same as the set mask material 125, or may be formed of different materials.

표면 연마 단계(e)는, 식각된 성장 면(110)의 최상 면이 노출되도록 표면 연마(polishing)하여 GaN계 반도체층(130)의 성장이 이루어지는 성장 영역(111)을 형성하는 단계이다.The surface polishing step (e) is a step of polishing the surface of the etched growth surface 110 so as to expose the top surface to form a growth region 111 in which the GaN-based semiconductor layer 130 is grown.

이에 의하면, 도 2에 도시된 기판이 얻어지게 된다.In this way, the substrate shown in Fig. 2 is obtained.

도 7은 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법의 제2 실시형태를 설명하기 위한 도면이다. Fig. 7 is a view for explaining a second embodiment of a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention.

도 7을 참조하면, 본 실시형태에 따른 GaN계 반도체층 성장용 기판의 제조방법(S200)은, 기판 준비 단계(a2), 패턴 형성 단계(b2), 비성장 영역 형성 단계(c2), 마스크 제거 단계(d2)를 포함한다. 7, a manufacturing method (S200) of a substrate for growing a GaN-based semiconductor layer according to the present embodiment includes a substrate preparation step (a2), a pattern formation step (b2), a non-growth area formation step (c2) Removal step d2.

기판 준비 단계(a2)는, GaN계 반도체층이 성장되는 성장 면이 c면(0001)인 사파이어 기판(S)을 준비하는 단계이다. The substrate preparation step (a2) is a step of preparing a sapphire substrate S having a c-plane (0001) growth surface on which the GaN-based semiconductor layer is grown.

패턴 형성 단계(b2)는, 성장 면(110)에 설정된 식각용 마스크 물질(125)을 도포하여 스트라이프(stripe) 패턴을 형성하는 단계이다.The pattern forming step b2 is a step of forming a stripe pattern by applying the etching mask material 125 set on the growth surface 110. [

앞서 설명한 바와 같이, 설정된 식각용 마스크 물질(125)은, SiO2 또는 SiNx를 예로 들 수 있으나, 이에 한정되지 않고, PR, 메탈 등 ICP 식각 마스크로 사용될 수 있는 것이라면 어떠한 것이라도 적용될 수 있음은 물론이다.As set forth above, the set etch mask material 125 may comprise SiO 2 Or SiN x . However, the present invention is not limited to this, and any material can be used as long as it can be used as an ICP etch mask such as PR, metal, or the like.

비성장 영역 형성 단계(c2)는, 스트라이프 패턴을 마스크로 하여 성장 면(110)을 식각하되, 식각된 표면에 GaN계 반도체층(130)의 성장이 불가능한 표면 거칠기(roughness)를 형성하는 단계이다.In the non-growth region forming step c2, the growth surface 110 is etched using the stripe pattern as a mask to form a surface roughness in which the GaN-based semiconductor layer 130 can not grow on the etched surface .

이는 식각 조건을 변경함으로써 달성될 수 있다.This can be achieved by changing the etching conditions.

마스크 제거 단계(d2)는, 스트라이프 패턴의 형성을 위해 도포된 설정된 식각용 마스크 물질(125)을 제거하여 GaN계 반도체층(130)의 성장이 이루어지는 성장 영역(111)을 형성하는 단계이다.The mask removing step d2 is a step for forming the growth region 111 in which the GaN-based semiconductor layer 130 is grown by removing the set masking material 125 applied for the formation of the stripe pattern.

여기서, 마스크 제거 단계(d2)는, BOE 용액을 이용한 습식 식각이 일반적일 것이나, 연마 공정으로도 이루어질 수 있음은 물론이다. Here, in the mask removing step (d2), wet etching using a BOE solution is generally performed, but it goes without saying that the polishing step may also be used.

이에 의하면, 도 4에 도시된 기판이 얻어지게 된다.Thus, the substrate shown in Fig. 4 is obtained.

도 8은 본 발명에 따른 GaN계 반도체층 성장용 기판의 제조방법의 제3 실시형태를 설명하기 위한 도면이다.8 is a view for explaining a third embodiment of a method of manufacturing a substrate for growing a GaN-based semiconductor layer according to the present invention.

도 8을 참조하면, 본 실시형태에 따른 GaN계 반도체층 성장용 기판의 제조방법(S300)은, 기판 준비 단계(a3), 패턴 형성 단계(b3), 식각 단계(c3), 마스크 제거 단계(d3) 및 성장 영역 형성 단계(e3)를 포함한다.Referring to FIG. 8, a method for manufacturing a substrate for growing a GaN-based semiconductor layer S300 according to the present embodiment includes a substrate preparation step (a3), a pattern formation step (b3), an etching step (c3) d3) and a growth region forming step (e3).

기판 준비 단계(a3)는, GaN계 반도체층(130)이 성장되는 성장 면(110)이 c면(0001)인 사파이어 기판(S)으로 마련되되, 성장 면(110)이 CMP(Chemical Mechanical Planarization) 공정이 이루어지지 않은 성장 억제 면(312)으로 구비되는 사파이어 기판(S)을 준비하는 단계이다.In the substrate preparation step (a3), the growth surface 110 on which the GaN based semiconductor layer 130 is grown is a sapphire substrate S having a c-plane (0001), and the growth surface 110 is a CMP (Chemical Mechanical Planarization) ) Growth inhibiting surface 312 on which the sapphire substrate S is not formed.

여기서, CMP 공정은, 사파이어 기판의 제조 공정에 채용되는 공정으로서, 기판의 표면을 물리적, 화학적 반응으로 연마해 평평하게 만드는 공정을 의미한다.Here, the CMP process is a process employed in the production process of a sapphire substrate, which means a process in which the surface of a substrate is polished and flattened by a physical and chemical reaction.

패턴 형성 단계(b3)는, 성장 억제 면(312)에 성장 면(110)에 설정된 식각용 마스크 물질(125)을 도포하여 스트라이프(stripe) 패턴을 형성하는 단계이다.The pattern forming step b3 is a step of forming a stripe pattern by coating the growth inhibiting surface 312 with the mask material 125 for etching set on the growth surface 110. [

앞서 설명한 바와 같이, 설정된 식각용 마스크 물질(125)은, SiO2 또는 SiNx를 예로 들 수 있으나, 이에 한정되지 않고, PR, 메탈 등 ICP 식각 마스크로 사용될 수 있는 것이라면 어떠한 것이라도 적용될 수 있음은 물론이다.As set forth above, the set etch mask material 125 may comprise SiO 2 Or SiN x . However, the present invention is not limited to this, and any material can be used as long as it can be used as an ICP etch mask such as PR, metal, or the like.

식각 단계(c3)는, 스트라이프 패턴을 마스크로 하여 성장 억제 면(312)을 식각하여 요철 형상의 단면이 형성되도록 식각하는 단계이다.The etching step c3 is a step of etching the growth-inhibiting surface 312 using the stripe pattern as a mask so as to form a cross section of the concave-convex shape.

마스크 제거 단계(d3)는, 식각 단계(c)를 거친 성장 억제 면(312)으로부터 설정된 성장억제물질(120)을 제거하는 단계이다.The mask removing step d3 is a step of removing the growth inhibiting material 120 set from the growth inhibiting surface 312 through the etching step (c).

마스크 제거에는, BOE(Buffered Oxide Etch) 용액을 이용한 습식 식각이 이용될 수 있다.For mask removal, wet etching using BOE (Buffered Oxide Etch) solution may be used.

성장 영역 형성 단계(e3)는, 마스크 제거 단계(d2)에 의해 노출된 성장 면(110)의 최상 면에 대해 CMP(Chemical Mechanical Planarization) 공정을 진행하여 GaN계 반도체층(130)의 성장이 이루어지는 성장 영역(111)을 형성하는 단계이다.In the growth region forming step e3, a CMP (Chemical Mechanical Planarization) process is performed on the top surface of the growth surface 110 exposed by the mask removal step d2 to grow the GaN based semiconductor layer 130 Thereby forming a growth region 111.

이에 의하면, 도 4에 도시된 기판과 유사한 형태의 기판이 얻어지게 된다.According to this, a substrate of a type similar to that shown in Fig. 4 is obtained.

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete GaN계 반도체층 성장용 기판의 제조방법에 있어서,
상기 GaN계 반도체층이 성장되는 성장 면의 결정면이 c면(0001)인 사파이어 기판으로 마련되되, 상기 성장 면에 대해 CMP(Chemical Mechanical Planarization) 공정이 이루어지지 않은 사파이어 기판을 준비하는 기판 준비 단계;
상기 성장 면에 설정된 식각용 마스크 물질을 도포하여 스트라이프(stripe) 패턴을 형성하는 패턴 형성 단계;
상기 스트라이프 패턴을 마스크로 하여 상기 성장 면을 식각하여 요철 형상의 단면이 형성되도록 식각하는 식각 단계;
상기 식각 단계를 거친 상기 성장 면으로부터 상기 설정된 식각용 마스크 물질을 제거하는 마스크 제거 단계; 및
상기 마스크 제거 단계에 의해 노출된 상기 성장 면의 최상 면에 대해 상기 CMP(Chemical Mechanical Planarization) 공정을 진행하여 상기 GaN계 반도체층의 성장이 이루어지는 성장 영역을 형성하는 성장 영역 형성 단계;를 포함하는 GaN계 반도체층 성장용 기판의 제조방법.
A method of manufacturing a substrate for growing a GaN-based semiconductor layer,
A substrate preparation step of preparing a sapphire substrate having a growth surface on which the GaN-based semiconductor layer is grown, the sapphire substrate being a c-plane (0001) sapphire substrate and not having a CMP (Chemical Mechanical Planarization) process on the growth surface;
A pattern forming step of forming a stripe pattern by applying an etching mask material set on the growth surface;
An etching step of etching the growth surface using the stripe pattern as a mask to form a concave-convex cross section;
A mask removing step of removing the set etching mask material from the growth surface through the etching step; And
Forming a growth region in which the GaN-based semiconductor layer is grown by performing the chemical mechanical planarization (CMP) process on the uppermost surface of the growth surface exposed by the mask removing step; Type semiconductor layer.
KR1020170035050A 2017-03-21 2017-03-21 Substrate for growing GaN based semiconductor layer and Method for preparating the same KR101873568B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170035050A KR101873568B1 (en) 2017-03-21 2017-03-21 Substrate for growing GaN based semiconductor layer and Method for preparating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170035050A KR101873568B1 (en) 2017-03-21 2017-03-21 Substrate for growing GaN based semiconductor layer and Method for preparating the same

Publications (1)

Publication Number Publication Date
KR101873568B1 true KR101873568B1 (en) 2018-07-03

Family

ID=62918092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170035050A KR101873568B1 (en) 2017-03-21 2017-03-21 Substrate for growing GaN based semiconductor layer and Method for preparating the same

Country Status (1)

Country Link
KR (1) KR101873568B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125073A (en) 2019-04-26 2020-11-04 주식회사 루미스탈 A Hydride Vapor Phase Epitaxy Apparatus for Manufacturing a GaN Wafer and a Method for Manufacturing the Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100767A (en) 2009-11-04 2011-05-19 Stanley Electric Co Ltd Method of manufacturing semiconductor light-emitting element
KR101105868B1 (en) * 2010-11-08 2012-01-16 한국광기술원 Method for preparing group iii-nitride substrate using chemical lift off

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100767A (en) 2009-11-04 2011-05-19 Stanley Electric Co Ltd Method of manufacturing semiconductor light-emitting element
KR101105868B1 (en) * 2010-11-08 2012-01-16 한국광기술원 Method for preparing group iii-nitride substrate using chemical lift off

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125073A (en) 2019-04-26 2020-11-04 주식회사 루미스탈 A Hydride Vapor Phase Epitaxy Apparatus for Manufacturing a GaN Wafer and a Method for Manufacturing the Same

Similar Documents

Publication Publication Date Title
TWI416615B (en) A method of separating two material systems
US9269745B2 (en) Light emitting diode having a plurality of light emitting units
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
KR101471670B1 (en) Method of fabricating semiconductor laser
CN102576780B (en) High-quality non-polar/semi-polar semiconductor element on an unevenly patterned substrate and a production method therefor
KR20120067752A (en) Nano-structured light emitting device
US20140349427A1 (en) Enhanced Performance Active Pixel Array and Epitaxial Growth Method for Achieving the Same
JP2011238913A (en) Method of manufacturing light emitting diode
KR20120004159A (en) Substrate structure and method of manufacturing the same
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
JP2024026392A (en) LED array
US20160380153A1 (en) Substrate, method of preparing the same, and light-emitting diode using the substrate
US9543476B2 (en) UV light emitting diode and method of fabricating the same
TWI482204B (en) Group-iii nitride structure, method for manufacturing same
KR20090080216A (en) Method for manufacturing nitride semiconductor and light emitting device having vertical structure
KR101873568B1 (en) Substrate for growing GaN based semiconductor layer and Method for preparating the same
JP2023536363A (en) LED device and method for manufacturing LED device
JP4985579B2 (en) Group III nitride compound semiconductor and gallium nitride free-standing substrate manufacturing method
KR20230146070A (en) Indium gallium nitride light emitting diodes with increased quantum efficiency
JP4924498B2 (en) Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device
JP2023547903A (en) Method of transferring a pattern to the epitaxial layer of a light emitting device
KR20140023754A (en) Light emitting diode including substrate having concave-convex pattern and method for fabricating the same
CN115461841A (en) III-nitride structure and manufacturing method thereof
KR101116905B1 (en) Method for nitride semiconductor crystal growth
TWI833198B (en) Semiconductor structures and manufacturing methods

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant