KR101855259B1 - Organic Light Emitting Diode Display Device And Manufacturing Method Thereof - Google Patents
Organic Light Emitting Diode Display Device And Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR101855259B1 KR101855259B1 KR1020110139530A KR20110139530A KR101855259B1 KR 101855259 B1 KR101855259 B1 KR 101855259B1 KR 1020110139530 A KR1020110139530 A KR 1020110139530A KR 20110139530 A KR20110139530 A KR 20110139530A KR 101855259 B1 KR101855259 B1 KR 101855259B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- wiring
- thin film
- film transistor
- gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 239000010408 film Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 28
- 239000007769 metal material Substances 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 63
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다. 본 발명에 의한 유기전계발광 표시장치는, 기판; 상기 기판 위에서 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선; 상기 데이터 배선과 평행하게 배열하는 구동 전류 배선; 상기 게이트 배선과 상기 데이터 배선에 연결되어 상기 화소 영역에 할당된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선에 연결되어 상기 화소 영역에 할당된 구동 박막 트랜지스터; 상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화막; 상기 평탄화막 위에서, 상기 구동 박막 트랜지스터에 연결되어 상기 화소 영역 내에 형성된 애노드 전극; 그리고 상기 평탄화 막 위에서, 상기 게이트 배선과 평행하게 배열하며 상기 구동 전류 배선에 연결된 보조 배선을 포함한다. 본 발명에 의한 표시장치는 크기가 커지더라도 구동 전류 배선의 선 저항의 길이 변화에 따른 전압 강하가 발생하지 않고 전체 길이에 대해 균일한 전압 분포를 갖는다.The present invention relates to an organic light emitting display and a method of manufacturing the same. An organic light emitting display device according to the present invention includes: a substrate; A gate wiring and a data wiring crossing each other on the substrate to define a pixel region; A driving current wiring arranged in parallel with the data wiring; A switching thin film transistor connected to the gate wiring and the data wiring and allocated to the pixel region; A driving thin film transistor connected to the switching thin film transistor and the driving current wiring and allocated to the pixel region; A planarization film covering the switching thin film transistor and the driving thin film transistor; An anode electrode connected to the driving thin film transistor on the planarization film and formed in the pixel region; And an auxiliary wiring arranged on the planarization film in parallel with the gate wiring and connected to the driving current wiring. The display device according to the present invention has a uniform voltage distribution over the entire length without causing a voltage drop due to a change in length of the line resistance of the drive current wiring even if the size increases.
Description
본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 대면적 유기전계발광 표시 장치 및 제조 공정이 단순하고 생산 비용을 절감한 대면적 유기전계발광 표시장치의 제조 방법에 관한 것이다.The present invention relates to an organic light emitting display and a method of manufacturing the same. In particular, the present invention relates to a large area organic light emitting display device and a method of manufacturing a large area organic light emitting display device, which is simple in manufacturing process and has a reduced production cost.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electro-Luminescence device, EL) 등이 있다.2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. Such flat panel display devices include a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an electro-luminescence device (EL) .
도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기전계발광 다이오드 표시장치('유기전계발광 다이오드 표시장치'라고도 한다) (Organic Light Emitting Diode Display Device: OLED)의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다.FIG. 1 is a plan view showing the structure of an organic light emitting diode display device (also referred to as an organic light emitting diode display device) (OLED) using a thin film transistor which is an active device according to the related art. FIG. 2 is a cross-sectional view cut along a cutting line I-I 'in FIG. 1, illustrating a structure of a conventional organic light emitting display device.
도 1 및 2를 참조하면, 유기전계발광 표시장치는 박막트랜지스터(ST, DT) 및 박막트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막트랜지스터 기판, 박막트랜지스터 기판과 대향하여 유기 접합층(POLY)을 사이에 두고 접합하는 캡(ENC)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.1 and 2, an organic light emitting display includes a thin film transistor (TFT) substrate having a thin film transistor (ST) and a thin film transistor (DT) and an organic light emitting diode (OLED) And a cap (ENC) which opposes and bonds the organic bonding layer (POLY) therebetween. The thin film transistor substrate includes a switching TFT ST, a driving TFT DT connected to the switching TFT ST, and an organic light emitting diode OLED connected to the driving TFT DT.
유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.On the glass substrate SUB, the switching TFT ST is formed at a position where the gate line GL and the data line DL cross each other. The switching TFT ST functions to select a pixel. The switching TFT ST includes a gate electrode SG, a semiconductor layer SA, a source electrode SS and a drain electrode SD which branch off from the gate line GL. The driving TFT DT serves to drive the anode electrode ANO of the pixel selected by the switching TFT ST. The driving TFT DT includes a gate electrode DG connected to the drain electrode SD of the switching TFT ST, a source electrode DS connected to the semiconductor layer DA, the driving current transfer wiring VDD, (DD). The drain electrode DD of the driving TFT DT is connected to the anode electrode ANO of the organic light emitting diode.
도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고, 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.In FIG. 2, a thin film transistor having a top gate structure is shown as an example. In this case, the semiconductor layer DA of the switching TFT ST and the semiconductor layer DA of the driving TFT DT are formed first on the substrate SUB, and the gate electrodes G1 and G2 are formed on the gate insulating film GI, SG, and DG are formed overlapping the center portions of the semiconductor layers SA and DA. Source electrodes SS and DS and drain electrodes SD and DD are connected to both sides of the semiconductor layers SA and DA through a contact hole. The source electrodes SS and DS and the drain electrodes SD and DD are formed on the insulating film IN covering the gate electrodes SG and DG.
또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.A gate pad GP formed at one end of each gate line GL and a data pad DP formed at one end of each data line DL are formed in the outer periphery of the display region where the pixel region is disposed, A driving current pad VDP formed at one end of the current transfer wiring VDD is disposed. The protective film PAS is entirely coated on the substrate SUB on which the switching TFT ST and the driving TFT DT are formed. Contact holes exposing the gate pad GP, the data pad DP, the driving current pad VDP, and the drain electrode DD of the driving TFT DT are formed. Then, a flattening film PL is applied onto the display area of the substrate SUB. The planarization layer PL serves to uniformize the roughness of the substrate surface in order to apply the organic material constituting the organic light emitting diode in a smooth planar state.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다. 그리고, 뱅크(BA)의 일부 상부에는 스페이서(SP)를 더 형성한다.An anode electrode ANO is formed on the planarizing film PL in contact with the drain electrode DD of the driving TFT DT through the contact hole. The gate pad GP, the data pad DP, and the gate formed on the driving current pad VDP, which are exposed through the contact holes formed in the passivation film PAS, are formed on the outer peripheral portion of the display region where the planarization film PL is not formed. A pad terminal GPT, a data pad terminal DPT, and a driving current pad terminal VDPT, respectively. The bank BA is formed on the substrate SUB except for the pixel region in the display region. A spacer SP is further formed on a part of the bank BA.
상기와 같은 구조를 갖는 박막트랜지스터 기판 위에 스페이서(SP)를 사이에 두고 일정 간격을 유지하여 캡(ENC)이 합착된다. 이 경우, 박막트랜지스터 기판과 캡(ENC)은 그 사이에 유기 접합층(POLY)을 개재하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 캡(ENC) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.The encapsulation (ENC) is attached on the thin film transistor substrate having the above-described structure while keeping the spacers SP therebetween at regular intervals. In this case, it is preferable that the thin film transistor substrate and the cap (ENC) are completely sealed together by interposing an organic bonding layer (POLY) therebetween. The gate pad GP and the gate pad terminal GPT and the data pad DP and the data pad terminal DPT are exposed to the outside of the cap ENC and connected to an external device through various connecting means.
이와 같은 구조를 갖는 유기전계발광 표시장치를 대형 TV와 같이 대면적 표시장치에 적용할 경우, 소형 표시장치에서 발생하지 않았던 여러 가지 문제가 발생할 수 있다. 따라서, 유기전계발광 표시장치를 대면적 표시장치로 응용할 경우에는 소형 표시장치에서는 고려하지 않았던 사항들을 고려하여야 한다.When an organic light emitting display having such a structure is applied to a large-area display device such as a large-sized TV, various problems that did not occur in a small display device may occur. Therefore, when an organic light emitting display is applied to a large area display device, considerations that are not considered in a small display device should be considered.
특히, 유기전계발광 다이오드 표시 장치를 대면적으로 제조할 경우, 구동 TFT(DT)에 전류를 공급하는 구동전류 배선(VDD)의 길이가 길어진다. 이 경우, 구동전류 배선(VDD)의 선 저항이 증가하고, 전압 강하가 발생하여, 전압이 전체 면적에 걸쳐 고르게 유지하지 못하는 문제가 발생한다. 이를 방지하기 위해 저 저항 배선을 이용하여 구동전류 배선(VDD)의 저항을 낮추어 주기 위한 추가 저 저항 배선을 더 형성하는 것이 제안되기도 하였다. 그러나, 이 경우 추가 저 저항 배선을 형성하기 위한 별도의 공정이 추가되어 제조 시간이 길어지고, 제조 공정이 복잡해지며, 생산 비용이 증가하는 문제가 발생할 수 있다.In particular, when the organic light emitting diode display device is manufactured in a large area, the length of the driving current wiring VDD for supplying current to the driving TFT DT becomes long. In this case, the line resistance of the drive current wiring VDD increases and a voltage drop occurs, which causes a problem that the voltage can not be uniformly maintained over the entire area. In order to prevent this, it has been proposed to further form an additional low-resistance wiring for lowering the resistance of the driving current wiring VDD using a low-resistance wiring. However, in this case, a separate process for forming additional low-resistance wirings is added, so that the manufacturing time is long, the manufacturing process is complicated, and the production cost is increased.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써 화면 전체에서 전압 분포가 균일하도록 전류 공급 배선의 저항을 낮추는 그물망 구조의 보조 배선을 구비한 대면적 유기전계발광 표시장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 다른 목적은 기판 전체를 가로지르는 구동전류 배선의 저항을 낮추어 주기 위한 보조 배선을 추가로 구비하면서도, 제조 공정이 단순하고, 생산 비용을 절감하는 대면적 유기전계발광 표시장치 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a large area organic light emitting display device having an auxiliary wiring of a net structure for lowering the resistance of a current supply wiring so as to uniform the voltage distribution over the entire screen, Method. Another object of the present invention is to provide a large area organic light emitting display device and a method of manufacturing the same, which further have an auxiliary wiring for lowering the resistance of driving current wiring across the entire substrate, .
상기 목적을 달성하기 위하여, 본 발명에 의한 유기전계발광 표시장치는, 기판; 상기 기판 위에서 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선; 상기 데이터 배선과 평행하게 배열하는 구동 전류 배선; 상기 게이트 배선과 상기 데이터 배선에 연결되어 상기 화소 영역에 할당된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선에 연결되어 상기 화소 영역에 할당된 구동 박막 트랜지스터; 상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화막; 상기 평탄화막 위에서, 상기 구동 박막 트랜지스터에 연결되어 상기 화소 영역 내에 형성된 애노드 전극; 그리고 상기 평탄화 막 위에서, 상기 게이트 배선과 평행하게 배열하며 상기 구동 전류 배선에 연결된 보조 배선을 포함한다.According to an aspect of the present invention, an organic light emitting display includes: a substrate; A gate wiring and a data wiring crossing each other on the substrate to define a pixel region; A driving current wiring arranged in parallel with the data wiring; A switching thin film transistor connected to the gate wiring and the data wiring and allocated to the pixel region; A driving thin film transistor connected to the switching thin film transistor and the driving current wiring and allocated to the pixel region; A planarization film covering the switching thin film transistor and the driving thin film transistor; An anode electrode connected to the driving thin film transistor on the planarization film and formed in the pixel region; And an auxiliary wiring arranged on the planarization film in parallel with the gate wiring and connected to the driving current wiring.
상기 애노드 전극은 투명 도전 물질을 포함하고; 그리고 상기 보조 배선은 상기 투명 도전 물질 및 상기 투명 도전 물질 위에 적층된 금속 물질을 포함하는 것을 특징으로 한다.Wherein the anode electrode comprises a transparent conductive material; And the auxiliary wiring includes the transparent conductive material and the metal material deposited on the transparent conductive material.
상기 화소 영역 내에 형성되며, 상기 게이트 배선에서 분기하는 보조 용량 전극 및 상기 구동 박막 트랜지스터와 연결된 제2 보조 용량 전극을 포함하는 보조 용량을 더 포함하는 것을 특징으로 한다.And an auxiliary capacitance formed in the pixel region and including an auxiliary capacitance electrode branched at the gate wiring and a second auxiliary capacitance electrode connected to the driving TFT.
또한, 상기 목적을 달성하기 위한 본 발명에 의한 유기전계발광 표시장치의 제조 방법은, 기판 위에 반도체 층을 형성하는 제1 마스크 공정; 상기 반도체 층을 덮는 게이트 절연막을 도포하고, 상기 게이트 절연막 위에 상기 반도체 층과 중첩하는 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 상기 반도체 층에 불순물을 도핑하여 오믹층과 채널층을 형성하는 제2 마스크 공정; 상기 게이트 전극 위에 절연층을 형성하고, 상기 절연층 및 상기 게이트 절연막을 패턴하여 상기 오믹층을 노출하는 오믹 콘택홀을 형성하는 제3 마스크 공정; 상기 절연층 위에서 상기 오믹 콘택홀을 통해 상기 오믹층과 접촉하는 소스 전극, 드레인 전극을 형성하여 박막 트랜지스터를 완성하는 제4 마스크 공정; 상기 박막 트랜지스터 위에 보호막을 도포하고 패턴하여 상기 드레인 전극의 일부를 노출하는 화소 콘택홀을 형성하는 제5 마스크 공정; 상기 보호막 위에서 상기 화소 콘택홀을 통해 상기 드레인 전극과 접촉하는 애노드 전극을 형성하는 제6 마스크 공정; 그리고, 상기 애노드 전극 위에 평탄화막을 도포하고 패턴하여, 상기 애노드 전극의 일부를 노출하는 뱅크를 형성하는 제7 마스크 공정을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an organic light emitting display, including: forming a semiconductor layer on a substrate; Forming an ohmic layer and a channel layer by doping the semiconductor layer with an impurity by using the gate electrode as a mask; forming a gate insulating layer on the gate insulating layer to cover the semiconductor layer; 2 mask process; A third masking step of forming an insulating layer on the gate electrode and patterning the insulating layer and the gate insulating layer to form an ohmic contact hole exposing the ohmic layer; A fourth mask process for forming a source electrode and a drain electrode in contact with the ohmic layer through the ohmic contact hole on the insulating layer to complete the thin film transistor; A fifth masking step of forming a pixel contact hole exposing a part of the drain electrode by applying and patterning a protective film on the thin film transistor; A sixth masking step of forming an anode electrode on the protection film in contact with the drain electrode through the pixel contact hole; And a seventh masking step of forming a bank exposing a part of the anode electrode by applying and patterning a planarizing film on the anode electrode.
상기 제1 마스크 공정에서, 상기 반도체 층은 상기 박막 트랜지스터의 소스 영역, 채널 영역 및 드레인 영역을 포함하는 반도체 영역과, 상기 애노드 전극의 일부와 중첩하는 보조 용량 영역에 형성하고; 상기 제2 마스크 공정에서, 상기 게이트 전극은 투명 도전 물질과 금속 물질을 적층하여 형성하고, 상기 보조 용량 영역에 형성된 상기 반도체 층과 중첩하며 상기 투명 도전 물질만 포함하는 보조 용량 전극을 더 형성하고, 상기 투명 도전 물질을 투과하여 상기 보조 용량 영역에 형성된 상기 반도체 층에 상기 불순물을 도핑하여 보조 용량 제2전극을 형성하고; 그리고, 상기 제4 마스크 공정에서, 상기 보조 용량 전극과 중첩하는 보조 용량 제3 전극을 더 형성하는 것을 특징으로 한다.In the first mask process, the semiconductor layer is formed in a semiconductor region including a source region, a channel region, and a drain region of the thin film transistor, and an auxiliary capacitance region overlapping a part of the anode electrode; Wherein the gate electrode is formed by stacking a transparent conductive material and a metal material and further forming a storage capacitor electrode overlapping with the semiconductor layer formed in the storage capacitor region and including only the transparent conductive material, Forming a storage capacitor second electrode by transmitting the transparent conductive material and doping the semiconductor layer formed in the storage capacitor region with the impurity; In the fourth mask process, an auxiliary capacitance third electrode overlapping the auxiliary capacitance electrode is further formed.
상기 제4 마스크 공정은, 상기 소스 전극과 연결되는 구동 전류 배선을 더 형성하고; 상기 제5 마스크 공정은, 상기 구동 전류 배선의 일부를 노출하는 구동 배선 콘택홀을 더 형성하고; 그리고, 상기 제6 마스크 공정은, 상기 구동 배선 콘택홀을 통해 상기 구동 전류 배선을 연결하는 보조 배선을 더 형성하는 것을 특징으로 한다.Wherein the fourth mask process further forms a driving current wiring connected to the source electrode; Wherein the fifth mask process further includes a drive wiring contact hole exposing a part of the drive current wiring; The sixth mask process may further include an auxiliary wiring connecting the driving current wiring through the driving wiring contact hole.
상기 제6 마스크 공정에서, 투명 도전 물질과 금속 물질을 적층하고 하프톤 마스크로 패턴하여 상기 애노드 전극은 상기 투명 도전 물질만을 포함하고, 상기 보조 배선은 상기 투명 도전 물질과 상기 금속 물질이 적층된 구조를 갖도록 형성하는 것을 특징으로 한다.In the sixth mask process, a transparent conductive material and a metal material are stacked and patterned with a halftone mask so that the anode electrode includes only the transparent conductive material, and the auxiliary wiring includes a structure in which the transparent conductive material and the metal material are stacked Is formed.
상기 뱅크에 의해 노출된 상기 애노드 전극 위에 유기발광 물질을 도포하는 단계; 상기 유기발광 물질 위에 캐소드 전극을 형성하여 유기발광 다이오드를 완성하는 단계; 그리고, 상기 유기발광 다이오드가 완성된 상기 기판 위에 캡을 부착하는 단계를 더 포함하는 것을 특징으로 한다.Applying an organic luminescent material onto the anode electrode exposed by the bank; Forming a cathode electrode on the organic light emitting material to complete an organic light emitting diode; The method may further include attaching a cap on the substrate on which the organic light emitting diode is completed.
본 발명에 의한 유기전계발광 표시장치는, 그물망 구조로 대면적 기판을 가로지르며 구동 전류 배선들을 서로 연결하는 저 저항 보조 배선을 포함한다. 따라서, 표시장치의 크기가 커지더라도 구동 전류 배선의 선 저항의 길이 변화에 따른 전압 강하가 발생하지 않고 전체 길이에 대해 균일한 전압 분포를 갖는다. 즉, 유기전계발광 표시장치를 대각 길이 40인치 이상의 대면적으로 구성하더라도 표시기판 전체에 대한 휘도가 균일한 양질의 화면을 얻을 수 있다.The organic electroluminescent display device according to the present invention includes a low-resistance auxiliary wiring which crosses a large-area substrate with a network structure and connects the driving current wiring to each other. Therefore, even when the size of the display device is increased, a voltage drop due to a change in the length of the line resistance of the drive current wiring does not occur and the voltage distribution is uniform over the entire length. That is, even when the organic light emitting display device is configured to have a large area of 40 inches or larger in diagonal length, a high-quality screen having uniform luminance over the entire display substrate can be obtained.
또한, 본 발명에서는 그물망 구조로 대면적 기판을 가로 지르며 구동 전류 배선들을 서로 연결하는 저 저항 보조 배선을 형성하기 위한 별도의 공정을 필요로 하지 않는다. 특히, 7회의 마스크 공정으로 저 저항 보조 배선을 구비한 대면적 유기전계발광 표시장치를 제조할 수 있다. 따라서, 본 발명에 의한 대면적 유기전계발광 표시장치 제조 방법은 제조 공정이 단순하고, 생산 비용이 절감된다.Further, in the present invention, there is no need for a separate process for forming a low-resistance auxiliary wiring connecting the driving current wires across the large-area substrate with the network structure. Particularly, it is possible to manufacture a large area organic light emitting display device provided with low resistance auxiliary wiring by seven mask processes. Therefore, the manufacturing method of the large area organic light emitting display device according to the present invention is simple and the production cost is reduced.
도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기전계발광 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.
도 3은 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.
도 5a 내지 5i는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치를 제조하는 공정을 나타내는 단면도들.1 is a plan view showing a structure of an organic light emitting display device using a thin film transistor which is an active device according to the related art.
FIG. 2 is a cross-sectional view taken along a cutting line I-I 'in FIG. 1, showing a structure of a conventional organic light emitting display device.
3 is a plan view showing a structure of an organic light emitting display device according to the present invention.
FIG. 4 is a cross-sectional view cut along a cutting line II-II 'in FIG. 3, showing a structure of an organic light emitting display device according to the present invention.
5A to 5I are cross-sectional views illustrating a process of fabricating an organic light emitting display device according to the present invention in a cross section taken along a perforated line II-II 'in FIG.
이하, 첨부한 도면 도 3, 도 4 그리고, 도 5a 내지 5i를 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지된 내용 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings 3, 4 and 5A to 5I. Like reference numerals throughout the specification denote substantially identical components. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
도 3은 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다.3 is a plan view showing a structure of an organic light emitting display device according to the present invention. FIG. 4 is a cross-sectional view of the organic light emitting display according to the present invention taken along the cutting line II-II 'in FIG. 3.
도 3 및 도 4를 참조하면, 본 발명에 의한 유기전계발광 표시장치는 박막트랜지스터(ST, DT) 및 박막트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막트랜지스터 기판, 박막트랜지스터 기판과 대향하여 유기 접합층(POLY)을 사이에 두고 접합하는 캡(ENC)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다. 캡(ENC)과 박막 트랜지스터 기판 사이의 간격을 균일하게 유지하기 위해서 박막 트랜지스터 기판에는 스페이서(SP)를 더 포함할 수 있다.3 and 4, an organic light emitting display according to the present invention includes a thin film transistor (ST) and a thin film transistor (TFT) having an organic light emitting diode (OLED) , And a cap (ENC) for bonding the organic bonding layer (POLY) with the thin film transistor substrate facing each other. The thin film transistor substrate includes a switching TFT ST, a driving TFT DT connected to the switching TFT, and an organic light emitting diode OLED connected to the driving TFT DT. In order to keep the gap between the cap (ENC) and the thin film transistor substrate uniform, the thin film transistor substrate may further include a spacer (SP).
이하, 본 발명에 관련이 있는 박막 트랜지스터 기판을 중심으로 상세히 설명한다. 유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.Hereinafter, the thin film transistor substrate according to the present invention will be described in detail. On the glass substrate SUB, the switching TFT ST is formed at a position where the gate line GL and the data line DL cross each other. The switching TFT ST functions to select a pixel. The switching TFT ST includes a gate electrode SG, a semiconductor layer SA, a source electrode SS and a drain electrode SD which branch off from the gate line GL. The driving TFT DT serves to drive the anode electrode ANO of the pixel selected by the switching TFT ST. The driving TFT DT includes a gate electrode DG connected to the drain electrode SD of the switching TFT ST, a source electrode DS connected to the semiconductor layer DA, the driving current transfer wiring VDD, (DD). The drain electrode DD of the driving TFT DT is connected to the anode electrode ANO of the organic light emitting diode.
도 4에서는, 탑 게이트(Top Gate) 구조의 박막트랜지스터를 도시하였으나, 다른 구조의 박막트랜지스터를 적용할 수도 있다. 도 4의 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 한편, 반도체 층들(SA, DA)의 양 측면에는 콘택홀들을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)는 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.Although a thin film transistor of a top gate structure is shown in FIG. 4, a thin film transistor of another structure may be applied. 4, the semiconductor layer DA of the switching TFT ST and the semiconductor layer DA of the driving TFT DT are formed on the substrate SUB first, and the gate insulating film GI is formed on the gate insulating film GI, SG and DG are formed overlapping with the center portions of the semiconductor layers SA and DA. On both sides of the semiconductor layers SA and DA, source electrodes SS and DS and drain electrodes SD and DD are connected through contact holes. The source electrodes SS and DS and the drain electrodes SD and DD are formed on the insulating film IN covering the gate electrodes SG and DG.
또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드(OLED)를 구성하는 유기막(OL)을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.A gate pad GP formed at one end of each gate line GL and a data pad DP formed at one end of each data line DL are formed in the outer periphery of the display region where the pixel region is disposed, A driving current pad VDP formed at one end of the current transfer wiring VDD is disposed. The protective film PAS is entirely coated on the substrate SUB on which the switching TFT ST and the driving TFT DT are formed. Contact holes exposing the gate pad GP, the data pad DP, the driving current pad VDP, and the drain electrode DD of the driving TFT DT are formed. Then, a flattening film PL is applied onto the display area of the substrate SUB. The planarizing film PL functions to uniformize the roughness of the substrate surface in order to apply the organic film OL constituting the organic light emitting diode OLED in a smooth plane state.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다. 그리고, 뱅크(BA)의 일부 상부에 스페이서(SP)를 더 형성한다.An anode electrode ANO is formed on the planarizing film PL in contact with the drain electrode DD of the driving TFT DT through the contact hole. The gate pad GP, the data pad DP, and the gate formed on the driving current pad VDP, which are exposed through the contact hole formed in the passivation film PAS, are formed on the outer periphery of the display region where the planarization film PL is not formed. A pad terminal GPT, a data pad terminal DPT, and a driving current pad terminal VDPT, respectively. The bank BA is formed on the substrate SUB except for the pixel region in the display region. Then, a spacer SP is further formed on a part of the bank BA.
이렇게 형성된 박막 트랜지스터 기판 위에, 유기박막 공정을 통해, 애노드 전극(ANO)과 위에 유기막(OL)을 적층한다. 그리고, 유기막(OL) 위에는 캐소드 전극(CAT)를 적층하여, 유기발광 다이오드(OLED)를 완성한다.On the thus formed thin film transistor substrate, an anode electrode (ANO) and an organic film (OL) are laminated on the anode electrode (ANO) through an organic thin film process. Then, a cathode electrode (CAT) is laminated on the organic layer OL to complete the organic light emitting diode OLED.
본 발명에서는 40인치 이상의 대면적 유기전계발광 표시장치의 경우를 고려한 것이다. 따라서, 대면적으로 확장함에 따라서 각종 배선들의 길이가 길어지고, 이에 따라 선 저항이 높아지는 것을 방지하는 구조가 필요하다. 특히, 유기 다이오드를 구동하기 위한 구동 전류를 공급하는 구동 전류 배선(VDD) 혹은 기준 전압을 인가하는 배선의 경우에는 전압 강하가 발생할 경우, 휘도 값을 저하시키는 가장 주된 원인이 된다.The present invention considers the case of a large-area organic light emitting display device of 40 inches or more. Therefore, there is a need for a structure that prevents the line resistance from becoming high as the lengths of various wirings become longer as they expand to a large area. In particular, in the case of a driving current wiring VDD for supplying a driving current for driving an organic diode or a wiring for applying a reference voltage, when a voltage drop occurs, this is the main cause of lowering the luminance value.
본 발명에서는 박막 트랜지스터 기판 상태에서, 구동 전류 배선(VDD)들을 서로 연결하는 그물망 구조의 보조 배선(ME)을 더 포함한다. 특히, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀을 형성할 때, 구동 전류 배선(VDD)의 일부를 노출하는 구동 배선 콘택홀(VH)을 더 형성한다. 그리고, 애노드 전극(ANO)을 형성하는 과정에서 구동 배선 콘택홀(VH)을 통해 구동 전류 배선(VDD)들을 연결하며 평탄화막(PL) 표면에서 그물망 구조를 갖고 배치된 저 저항 보조 배선(ME)을 더 형성한다.In the present invention, in the state of the thin film transistor substrate, it further includes an auxiliary wiring (ME) of a network structure which connects the driving current wiring lines VDD to each other. Particularly, when forming the contact hole exposing the drain electrode DD of the driving TFT DT, the driving wiring contact hole VH exposing a part of the driving current wiring VDD is further formed. In the process of forming the anode electrode ANO, the low-resistance auxiliary wiring ME, which connects the driving current wiring VDD through the driving wiring contact hole VH and has a network structure on the surface of the flattening film PL, .
도 3에서는 편의상, 보조 배선(ME)가 기판의 상변에만 하나 배치된 구조를 도시하였으나, 게이트 배선(GL)과 나란하게 기판을 가로지르는 다수 개의 보조 배선(ME)들이 형성되어 그물망 구조를 가질 수 있다. 보조 배선(ME)은 각 게이트 배선(GL)마다 하나씩 배치될 수도 있고, 2개 혹은 3개의 게이트 배선마다 하나씩 배치될 수도 있다. 또한, 가로 방향으로 배치된 보조 배선(ME)들은 기판의 가장자리에 형성된 수직 배선부에 서로 연결되는 것이 바람직하다.In FIG. 3, for convenience, the auxiliary wiring ME is disposed on only one side of the substrate. However, a plurality of auxiliary wires ME are formed across the substrate parallel to the gate wiring GL to form a mesh structure have. The auxiliary wirings ME may be arranged one by one for each gate wiring GL, or may be arranged for each of two or three gate wirings. Further, the auxiliary wirings (ME) arranged in the lateral direction are preferably connected to the vertical wiring portion formed at the edge of the substrate.
이로써, 유기전계발광 표시장치의 면적이 커져서, 구동 전류 배선(VDD)이 길어진다 하더라도, 보조 배선(ME)으로 인해 저항값이 상승하지 않는다. 이러한 구조를 갖는 유기전계발광 표시장치는 전체 표시면적에 걸쳐서 균일한 휘도 분포를 유지할 수 있다. 이하, 도 5a 내지 5i를 참조하여 본 발명에 의한 대면적 유기전계발광 표시장치의 제조 방법을 상세히 설명한다. 도 5a 내지 5i는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치를 제조하는 공정을 나타내는 단면도들이다.Thereby, even if the area of the organic light emitting display device becomes large and the driving current wiring VDD becomes long, the resistance value does not rise due to the auxiliary wiring ME. The organic light emitting display having such a structure can maintain a uniform luminance distribution over the entire display area. Hereinafter, a method for fabricating a large area organic light emitting display device according to the present invention will be described in detail with reference to FIGS. 5A to 5I. 5A to 5I are cross-sectional views illustrating a process of fabricating an organic light emitting display according to an embodiment of the present invention with a cross section taken along a perforated line II-II 'in FIG.
기판(SUB) 위에 버퍼 층(BUF)을 전면 도포한다. 버퍼 층(BUF)은 평탄도 유지 및 이후 도포되는 다른 박막 층의 접착성을 향상하기 위한 다양한 목적으로 도포한다. 버퍼 층(BUF) 위에 반도체 물질을 전면 도포하고 제1 마스크 공정으로 패턴하여 반도체 층(SE)을 형성한다. 반도체 층(SE)은 스위칭 TFT(ST) 및 구동 TFT(DT)의 소스-드레인 영역 및 채널 층 영역에 걸쳐 형성한다. 또한, 화소 영역 내에도 일부 중첩하도록 형성하는 보조 용량(STG)에도 반도체 층(SE)을 형성하는 것이 바람직하다. (도 5a)A buffer layer (BUF) is entirely coated on the substrate (SUB). The buffer layer (BUF) is applied for various purposes in order to maintain the flatness and to improve the adhesion of other thin film layers to be subsequently applied. A semiconductor material is applied over the buffer layer BUF and patterned by a first mask process to form a semiconductor layer SE. The semiconductor layer SE is formed over the source-drain region and the channel layer region of the switching TFT ST and the driving TFT DT. It is also preferable to form the semiconductor layer SE in the storage capacitor STG formed so as to partially overlap the pixel region. (Fig. 5A)
반도체 층(SE)이 형성된 기판 전면에 산화 실리콘(SiOx) 및 질화 실리콘(SiNx)와 같은 절연물질을 전면 도포하여 게이트 절연막(GI)을 형성한다. 게이트 절연막(GI) 위에 투명 도전물질과 게이트 금속 물질을 연속으로 도포한다. 투명 도전물질은 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)를 포함할 수 있다. 게이트 금속 물질은 저항이 낮은 구리(Cu), 알루미늄(Al), 니켈(Ni), 탄탈(Ta), 티타늄(Ti) 혹은 몰리브덴(Mo)와 같은 금속 혹은 그 합금 물질을 포함한다. 게이트 금속 물질 위에 포토레지스트(PR)을 도포하고 제2 마스크 공정으로 패턴하여 게이트 패드(GP), 게이트 배선(GL), 스위칭 TFT(ST)의 게이트 전극(SG), 구동 TFT(DT)의 게이트 전극(DG), 그리고, 보조 용량 전극(ST)을 형성한다. 이 때, 제2 마스크 공정은 하프톤 마스크를 사용하여 보조 용량 전극(ST) 위에는 포토레지스트(PR)이 남지 않도록 하고, 나머지 게이트 요소들 위에는 포토레지스트(PR)가 남아 있도록 형성한다. (도 5b)An insulating material such as silicon oxide (SiO x) and silicon nitride (SiN x) is entirely coated on the entire surface of the semiconductor layer SE to form a gate insulating film GI. A transparent conductive material and a gate metal material are sequentially applied on the gate insulating film (GI). The transparent conductive material may include indium tin oxide (ITO) or indium zinc oxide (IZO). The gate metal material includes a metal or an alloy thereof such as copper (Cu), aluminum (Al), nickel (Ni), tantalum (Ta), titanium (Ti), or molybdenum (Mo) with low resistance. A photoresist PR is applied on the gate metal material and patterned by a second mask process to form the gate electrode GP, the gate wiring GL, the gate electrode SG of the switching TFT ST, An electrode DG, and a storage capacitor electrode ST are formed. In this case, in the second mask process, a photoresist PR is not left on the storage capacitor electrode ST using a halftone mask, and a photoresist PR is left on the remaining gate elements. (Fig. 5B)
노출된 보조 용량 전극(ST)을 추가로 식각하여, 보조 용량 전극(ST)의 상층부인 게이트 금속 물질을 제거하여, 보조 용량 전극(ST)은 투명 도전 물질로만 형성되도록 한다. 그 후에, 포토레지스트(PR)가 일부 남아 있는 상태에서, 고 농도 불순물을 기판 전면에 도핑한다. 그 결과, 남아 있는 포토레지포(PR)가 마스크가 되어 반도체 층(SE)에 고 농도 불순물이 도핑된다. 스위칭 TFT(ST)와 구동 TFT(DT)의 반도체 층(SE)에는 게이트 전극들(SG, DG)을 덮는 포토레지스트(PR)에 의해 노출된 양측변들은 도핑된 고농도 불순물에 의해 오믹층(n+)으로 변한다. 한편, 고 농도 불순물은 투명 도전 물질로만 형성된 보조 용량 전극(ST)을 투과하여 그 하부에 위치한 반도체 층(SE)에도 도핑되어, 보조 용량 형성을 위한 보조 용량 제2 전극(ST2)이 형성된다. (도 5c)The exposed auxiliary capacitance electrode ST is further etched to remove the gate metal material which is the upper layer of the auxiliary capacitance electrode ST so that the auxiliary capacitance electrode ST is formed only of the transparent conductive material. Thereafter, with a part of the photoresist PR remaining, the high concentration impurity is doped all over the substrate. As a result, the remaining photoresist PR becomes a mask, and the semiconductor layer SE is doped with a high-concentration impurity. Both sides of the semiconductor layer SE of the switching TFT ST and the driving TFT DT exposed by the photoresist PR covering the gate electrodes SG and DG are doped with the doped high concentration impurity to form the ohmic layer n + ). On the other hand, the high-concentration impurity is transmitted through the auxiliary capacitance electrode ST formed only of the transparent conductive material and doped to the semiconductor layer SE located under the high-concentration impurity ST to form the auxiliary capacitance second electrode ST2 for forming the auxiliary capacitance. (Fig. 5C)
게이트 요소 위에 남아 있던 포토레지스트(PR)들을 모두 제거한다. 그리고, 게이트 전극들(SG, DG)을 마스크로 하여, 기판 전면에 저 농도 불순물을 도핑한다. 그러면, 스위칭 TFT(ST)와 구동 TFT(DT)의 오믹층(n+)과 반도체 채널층들(SA, DA) 사이에 저 농도 불순물 층(n-)들이 형성된다. 저 농도 불순물 층(n-)은 박막 트랜지스터의 오프-전류를 낮추어 주기 위해 형성한다. (도 5d)Remove any photoresist (PR) remaining on the gate element. Then, using the gate electrodes SG and DG as a mask, the entire surface of the substrate is doped with a low-concentration impurity. Then, low concentration impurity layers (n-) are formed between the ohmic layer (n +) of the switching TFT (ST) and the driving TFT (DT) and the semiconductor channel layers (SA, DA). The low concentration impurity layer (n-) is formed to lower the off-current of the thin film transistor. (Figure 5d)
반도체 채널층(SA, DA), 오믹층(n+), 그리고 저 농도 불순물 층(n-)이 완성된 기판(SUB) 전면에 절연물질을 도포하여 절연층(IN)을 형성한다. 제3 마스크 공정으로 절연층(IN)과 게이트 절연막(GI)을 패턴하여, 게이트 패드(GP)를 노출하는 게이트 패드 콘택홀(GPH) 그리고, 오믹층(n+)들을 노출하는 오믹 콘택홀(OH)들을 형성한다. 또한, 스위칭 TFT(ST)의 드레인 전극(SD)과 구동 TFT(DT)의 게이트 전극(DG)을 서로 연결하기 위해, 구동 TFT(DT)의 게이트 전극(DG)을 노출하는 구동 게이트 콘택홀(SDH)을 형성한다. (도 5e)An insulating layer IN is formed by applying an insulating material to the entire surface of the substrate SUB on which the semiconductor channel layers SA, DA, the ohmic layer n +, and the low-concentration impurity layer n- are completed. A gate pad contact hole GPH for exposing the gate pad GP and an ohmic contact hole OH for exposing the ohmic layer n + are formed by patterning the insulating layer IN and the gate insulating film GI by a third mask process, ). A driving gate contact hole (gate electrode) DG for exposing the gate electrode DG of the driving TFT DT is formed in order to connect the drain electrode SD of the switching TFT ST and the gate electrode DG of the driving TFT DT. SDH). (Fig. 5E)
콘택홀들이 형성된 기판(SUB) 전면에 소스-드레인 금속 물질을 도포하고 제 4 마스크 공정으로 패턴하여 소스-드레인 요소를 형성하여 박막 트랜지스터들(ST, DT)을 완성한다. 소스-드레인 요소에는 스위칭 TFT(ST)의 소스 전극(SS) 및 드레인 전극(SD), 구동 TFT(DT)의 소스 전극(DS) 및 드레인 전극(DD), 데이터 배선(DL), 데이터 패드(DP), 구동 전류 배선(VDD) 그리고, 구동 전류 패드(VDP)를 포함한다. 또한, 보조 용량 전극(ST)과 중첩하는 보조 용량 제3 전극(ST3)을 더 포함한다. 따라서, 보조 용량 전극(ST)과 보조 용량 제2 전극(ST2) 사이에 개재된 게이트 절연막(GI)의 공간과, 보조 용량 전극(ST)과 보조 용량 제3 전극(ST3) 사이에 개재된 절연층(IN)의 공간에 각각 보조 용량(STG)이 형성된다. (도 5f)A source-drain metal material is applied to the entire surface of the substrate SUB on which the contact holes are formed, and the source-drain element is formed by patterning in a fourth mask process to complete the thin film transistors ST and DT. The source electrode SS and the drain electrode SD of the switching TFT ST, the source electrode DS and the drain electrode DD of the driving TFT DT, the data line DL, and the data pad DP, a driving current wiring VDD, and a driving current pad VDP. Further, it further includes an auxiliary capacitance third electrode ST3 overlapping the auxiliary capacitance electrode ST. Therefore, the space of the gate insulating film GI interposed between the storage capacitor electrode ST and the storage capacitor second electrode ST2 and the space between the storage capacitor electrode ST and the storage capacitor third electrode ST3 A storage capacitor STG is formed in the space of the layer IN. (Figure 5f)
박막 트랜지스터들(ST, DT) 및 보조 용량(STG)이 형성된 기판(SUB) 전면에 유기물질을 도포하여 평탄화막(PL)을 형성한다. 제5 마스크 공정으로 평탄화막(PL)을 패턴하여, 구동 TFT(DT)의 드레인 전극(DD)의 일부를 노출하는 화소 콘택홀(PH) 및 구동 전류 배선(VDD)의 일부를 노출하는 구동 배선 콘택홀(VH)을 형성한다. 이때, 게이트 패드(GP), 데이터 패드(DP) 및 구동 전류 패드(VDP) 영역도 함께 노출시키는 것이 바람직하다. (도 5g)Organic materials are applied to the entire surface of the substrate SUB on which the thin film transistors ST and DT and the storage capacitor STG are formed to form the planarizing film PL. The planarizing film PL is patterned in the fifth mask process to expose a part of the pixel electrode film PX and the driving current wiring VDD exposing a part of the drain electrode DD of the driving TFT DT. Thereby forming a contact hole VH. At this time, it is preferable to expose the gate pad GP, the data pad DP, and the driving current pad VDP region together. (Figure 5g)
화소 콘택홀(PH) 및 구동 배선 콘택홀(VH)들이 형성되고 패드부들이 노출된 상태에서, 기판(SUB) 전면에 투명 도전 물질과 저 저항 금속 물질을 연속으로 도포한다. 제6 마스크 공정으로 투명 도전 물질과 저 저항 금속 물질을 패턴하여, 애노드 전극(ANO), 보조 배선(ME), 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고, 구동 전류 패드 단자(VDPT)를 형성한다. 애노드 전극(ANO)은 화소 콘택홀(PH)를 통해, 구동 TFT(DT)의 드레인 전극(DD)과 접촉한다. 보조 배선(ME)은 구동 배선 콘택홀(VH)을 통해, 구동 전류 배선(VDD)의 일부와 접촉한다. 투명 도전 물질로 사용하는 ITO나 IZO의 저항은 금속 물질보다 저항 값이 크다. 보조 배선(ME)은 저항 값이 낮을 수록 좋으므로 저 저항 금속 물질을 포함하는 것이 바람직하다. 한편, 애노드 전극(ANO)은 투명 상태를 유지하여야 하므로, 투명 도전 물질만 포함하는 것이 바람직하다. 이를 위해, 제6 마스크 공정에서도 하프-톤 마스크를 사용하여, 애노드 전극(ANO)만 선택적으로 투명 도전 물질로만 형성하는 것이 바람직하다. 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 및 구동 전류 패드 단자(VDPT)들은 필요에 따라 투명 도전 층만 포함할 수도 있고, 저 저항 금속 물질도 더 포함할 수도 있다. 도면에서는, 패드 단자들도 보조 배선(ME)과 동일한 구조를 갖는 경우를 나타내었다. (도 5h)The transparent conductive material and the low-resistance metal material are sequentially applied to the entire surface of the substrate SUB in a state in which the pixel contact holes PH and the driving wiring contact holes VH are formed and the pad portions are exposed. A transparent conductive material and a low resistance metal material are patterned by a sixth mask process to form an anode electrode ANO, an auxiliary wiring ME, a gate pad terminal GPT, a data pad terminal DPT and a driving current pad terminal VDPT ). The anode electrode ANO is in contact with the drain electrode DD of the driving TFT DT through the pixel contact hole PH. The auxiliary wiring ME is in contact with a part of the driving current wiring VDD through the driving wiring contact hole VH. The resistance of ITO or IZO used as a transparent conductive material is higher than that of a metal material. The lower the resistance value of the auxiliary wiring (ME) is, the better, it is preferable to include the low resistance metal material. On the other hand, since the anode electrode ANO must be kept in a transparent state, it is preferable to include only a transparent conductive material. To this end, it is preferable that only the anode electrode ANO is selectively formed only of the transparent conductive material by using the half-tone mask in the sixth mask process. The gate pad terminal GPT, the data pad terminal DPT and the driving current pad terminal VDPT may include only a transparent conductive layer or may also include a low resistance metal material as required. In the drawing, the pad terminals have the same structure as the auxiliary wiring ME. (Fig. 5H)
애노드 전극(ANO)과 보조 배선(ME)이 형성된 기판(SUB) 전면에 유기 물질을 도포하고 제7 마스크로 패턴하여, 뱅크(BA)를 형성한다. 뱅크(BA)는, 표시 영역 내에서, 애노드 전극(ANO)의 일부 영역을 제외한 나머지 영역들을 모두 덮음으로써, 추후 공정에서 애노드 전극(ANO) 위에 도포될 유기발광층이 편평한 표면에 도포될 수 있도록 하기 위해 형성한다. 뱅크(BA)를 패턴할 때, 표시 영역 외부에 위치한 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 및 구동 전류 패드 단자(VDPT)들은 노출하는 것이 바람직하다. (도 5i)An organic material is applied to the entire surface of the substrate SUB on which the anode electrode ANO and the auxiliary wiring ME are formed and patterned with the seventh mask to form the bank BA. The bank BA covers all of the remaining regions except for a part of the anode electrode ANO in the display region so that the organic light emitting layer to be coated on the anode electrode ANO in a later process can be applied to a flat surface . When patterning the bank BA, it is preferable that the gate pad terminal GPT, the data pad terminal DPT, and the driving current pad terminal VDPT located outside the display region are exposed. (Figure 5i)
이로써, 본 발명에서는 7회의 마스크 공정으로 유기전계발광 표시장치에 사용할 박막 트랜지스터 기판을 제조할 수 있다. 또한, 본 발명에서는 구동 전류 배선의 저항을 낮추기 위해 그물망 구조로 배치되는 보조 배선을 더 구비하면서도 7회의 마스크 공정으로 제조할 수 있다.Thus, in the present invention, a thin film transistor substrate to be used for an organic light emitting display device can be manufactured by seven mask processes. In addition, in the present invention, it is possible to manufacture by the seventh masking process while further providing auxiliary wiring arranged in a network structure in order to lower the resistance of the driving current wiring.
이후, 본 발명에 의해 형성된 박막 트랜지스터 기판을 유기박막 공정에 투입하여 애노드 전극(ANO) 위에 유기발광 다이오드를 더 형성하고, 캡으로 밀봉하여 유기전계발광 표시장치를 완성한다.Thereafter, the thin film transistor substrate formed according to the present invention is put into an organic thin film process, an organic light emitting diode is further formed on the anode electrode ANO, and the organic light emitting diode is sealed with a cap to complete an organic light emitting display.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the present invention should not be limited to the details described in the detailed description, but should be defined by the claims.
ST: 스위칭 TFT DT: 구동 TFT
SG: 스위칭 TFT 게이트 전극 DG: 구동 TFT 게이트 전극
SS: 스위칭 TFT 소스 전극 DS: 구동 TFT 소스 전극
SD: 스위칭 TFT 드레인 전극 DD: 구동 TFT 드레인 전극
SA: 스위칭 TFT 반도체 층 DA: 구동 TFT 반도체 층
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 VDP: 구동 전류 패드
VDPT: 구동 전류 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 VPH: 구동 전류 패드 콘택홀
GI: 게이트 절연막 IN: 절연막
PAS: 보호막 PL: 평탄화 막
OL: 유기막 OLED: 유기발광 다이오드
POLY: 유기 합착막 ENC: 캡
ME: (저 저항) 보조 배선 VH: 구동 배선 콘택홀
STG: 보조 용량 ST: 보조 용량 전극
ST2: 보조 용량 제2 전극 ST3: 보조 용량 제3 전극
n+: 오믹층 n-: 저 농도 불순물 층
OH: 오믹 콘택홀 SDH: 구동 게이트 콘택홀ST: switching TFT DT: driving TFT
SG: switching TFT gate electrode DG: driving TFT gate electrode
SS: switching TFT source electrode DS: driving TFT source electrode
SD: switching TFT drain electrode DD: driving TFT drain electrode
SA: switching TFT semiconductor layer DA: driving TFT semiconductor layer
GL: gate wiring DL: data wiring
VDD: Drive current wiring GP: Gate pad
DP: Data pad GPT: Gate pad terminal
DPT: Data pad terminal VDP: Drive current pad
VDPT: driving current pad terminal GPH: gate pad contact hole
DPH: Data pad contact hole VPH: Drive current pad contact hole
GI: Gate insulating film IN: Insulating film
PAS: protective film PL: planarization film
OL: organic film OLED: organic light emitting diode
POLY: organic cohesive membrane ENC: cap
ME: (low resistance) auxiliary wiring VH: driving wiring contact hole
STG: auxiliary capacitance ST: auxiliary capacitance electrode
ST2: auxiliary capacitance second electrode ST3: auxiliary capacitance third electrode
n +: ohmic layer n-: low concentration impurity layer
OH: Ohmic contact hole SDH: Driving gate contact hole
Claims (8)
상기 기판 위에서 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선;
상기 데이터 배선과 평행하게 배열하는 구동 전류 배선;
상기 게이트 배선과 상기 데이터 배선에 연결되어 상기 화소 영역에 할당된 스위칭 박막 트랜지스터;
상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선에 연결되어 상기 화소 영역에 할당된 구동 박막 트랜지스터;
상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화막;
상기 평탄화막 위에서, 상기 구동 박막 트랜지스터에 연결되어 상기 화소 영역 내에 형성된 애노드 전극;
상기 평탄화 막 위에서, 상기 게이트 배선과 평행하게 배열하며 상기 구동 전류 배선에 연결된 보조 배선;
상기 게이트 배선과 동일한 층에 형성되며, 상기 구동 박막 트랜지스터의 게이트 전극에서 분기하여 상기 화소 영역 내에 배치되는 보조 용량 제1 전극; 그리고
상기 구동 박막 트랜지스터의 반도체 층과 동일한 층에 형성되며, 상기 화소 영역 내에서 상기 보조 용량 제1 전극과 중첩하는 보조 용량 제2 전극을 포함하되,
상기 게이트 배선은, 순차 적층된 투명 도전 물질과 금속 물질을 포함하고,
상기 보조 용량 제1 전극은 상기 투명 도전 물질만을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
Board;
A gate wiring and a data wiring crossing each other on the substrate to define a pixel region;
A driving current wiring arranged in parallel with the data wiring;
A switching thin film transistor connected to the gate wiring and the data wiring and allocated to the pixel region;
A driving thin film transistor connected to the switching thin film transistor and the driving current wiring and allocated to the pixel region;
A planarization film covering the switching thin film transistor and the driving thin film transistor;
An anode electrode connected to the driving thin film transistor on the planarization film and formed in the pixel region;
An auxiliary wiring arranged on the planarizing film and arranged in parallel with the gate wiring and connected to the driving current wiring;
An auxiliary capacitance first electrode formed on the same layer as the gate wiring and branched from a gate electrode of the driving thin film transistor and disposed in the pixel region; And
And an auxiliary capacitance second electrode formed on the same layer as the semiconductor layer of the driving thin film transistor and overlapping the auxiliary capacitance first electrode in the pixel region,
Wherein the gate wiring includes a sequentially formed transparent conductive material and a metal material,
Wherein the auxiliary capacitance first electrode includes only the transparent conductive material.
상기 애노드 전극은 투명 도전 물질을 포함하고; 그리고
상기 보조 배선은 상기 투명 도전 물질 및 상기 투명 도전 물질 위에 적층된 금속 물질을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
The method according to claim 1,
Wherein the anode electrode comprises a transparent conductive material; And
Wherein the auxiliary wiring includes the transparent conductive material and a metal material stacked on the transparent conductive material.
상기 구동 박막 트랜지스터의 소스-드레인 전극층과 동일한 층에 형성되며, 상기 화소 영역 내에서 상기 보조 용량 제1 전극과 중첩하는 보조 용량 제3 전극을 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
The method according to claim 1,
And an auxiliary capacitance third electrode formed on the same layer as the source-drain electrode layer of the driving thin film transistor and overlapping the auxiliary capacitance first electrode in the pixel region.
상기 반도체 층을 덮는 게이트 절연막을 도포하고, 상기 게이트 절연막 위에 상기 반도체 층과 중첩하는 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 상기 반도체 층에 불순물을 도핑하여 오믹층과 채널층을 형성하는 제2 마스크 공정;
상기 게이트 전극 위에 절연층을 형성하고, 상기 절연층 및 상기 게이트 절연막을 패턴하여 상기 오믹층을 노출하는 오믹 콘택홀을 형성하는 제3 마스크 공정;
상기 절연층 위에서 상기 오믹 콘택홀을 통해 상기 오믹층과 접촉하는 소스 전극, 드레인 전극을 형성하여 박막 트랜지스터를 완성하는 제4 마스크 공정;
상기 박막 트랜지스터 위에 보호막을 도포하고 패턴하여 상기 드레인 전극의 일부를 노출하는 화소 콘택홀을 형성하는 제5 마스크 공정;
상기 보호막 위에서 상기 화소 콘택홀을 통해 상기 드레인 전극과 접촉하는 애노드 전극을 형성하는 제6 마스크 공정; 그리고,
상기 애노드 전극 위에 평탄화막을 도포하고 패턴하여, 상기 애노드 전극의 일부를 노출하는 뱅크를 형성하는 제7 마스크 공정을 포함하되,
상기 제1 마스크 공정에서,
상기 반도체 층은 상기 박막 트랜지스터의 소스 영역, 채널 영역 및 드레인 영역을 포함하는 반도체 영역과 상기 애노드 전극의 일부와 중첩하는 보조 용량 영역에 형성하고;
상기 제2 마스크 공정에서,
상기 게이트 전극은 투명 도전 물질과 금속 물질을 적층하여 형성하고, 상기 보조 용량 영역에 형성된 상기 반도체 층과 중첩하며 상기 투명 도전 물질만 포함하는 보조 용량 제1전극을 더 형성하고, 상기 투명 도전 물질을 투과하여 상기 보조 용량 영역에 형성된 상기 반도체 층에 상기 불순물을 도핑하여 보조 용량 제2전극을 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
A first mask process for forming a semiconductor layer on a substrate;
Forming an ohmic layer and a channel layer by doping the semiconductor layer with an impurity by using the gate electrode as a mask; forming a gate insulating layer on the gate insulating layer to cover the semiconductor layer; 2 mask process;
A third masking step of forming an insulating layer on the gate electrode and patterning the insulating layer and the gate insulating layer to form an ohmic contact hole exposing the ohmic layer;
A fourth mask process for forming a source electrode and a drain electrode in contact with the ohmic layer through the ohmic contact hole on the insulating layer to complete the thin film transistor;
A fifth masking step of forming a pixel contact hole exposing a part of the drain electrode by applying and patterning a protective film on the thin film transistor;
A sixth masking step of forming an anode electrode on the protection film in contact with the drain electrode through the pixel contact hole; And,
And a seventh masking step of forming a bank exposing a part of the anode electrode by applying and patterning a planarizing film on the anode electrode,
In the first mask process,
The semiconductor layer is formed in a semiconductor region including a source region, a channel region and a drain region of the thin film transistor and an auxiliary capacitance region overlapping with a part of the anode electrode;
In the second mask process,
Wherein the gate electrode is formed by laminating a transparent conductive material and a metal material, further forming a storage capacitor first electrode overlapping the semiconductor layer formed in the storage capacitor region and containing only the transparent conductive material, Wherein the auxiliary capacitance second electrode is formed by doping the semiconductor layer formed in the auxiliary capacitance region with the impurity.
상기 제4 마스크 공정에서,
상기 보조 용량 제1전극과 중첩하는 보조 용량 제3 전극을 더 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
5. The method of claim 4,
In the fourth mask process,
Further comprising an auxiliary capacitance third electrode overlapping the auxiliary capacitance first electrode.
상기 제4 마스크 공정은, 상기 소스 전극과 연결되는 구동 전류 배선을 더 형성하고;
상기 제5 마스크 공정은, 상기 구동 전류 배선의 일부를 노출하는 구동 배선 콘택홀을 더 형성하고; 그리고,
상기 제6 마스크 공정은, 상기 구동 배선 콘택홀을 통해 상기 구동 전류 배선을 연결하는 보조 배선을 더 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
5. The method of claim 4,
Wherein the fourth mask process further forms a driving current wiring connected to the source electrode;
Wherein the fifth mask process further includes a drive wiring contact hole exposing a part of the drive current wiring; And,
Wherein the sixth mask process further forms an auxiliary wiring connecting the driving current wiring through the driving wiring contact hole.
상기 제6 마스크 공정에서, 투명 도전 물질과 금속 물질을 적층하고 하프톤 마스크로 패턴하여 상기 애노드 전극은 상기 투명 도전 물질만을 포함하고, 상기 보조 배선은 상기 투명 도전 물질과 상기 금속 물질이 적층된 구조를 갖도록 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
The method according to claim 6,
In the sixth mask process, a transparent conductive material and a metal material are stacked and patterned with a halftone mask so that the anode electrode includes only the transparent conductive material, and the auxiliary wiring includes a structure in which the transparent conductive material and the metal material are stacked Wherein the organic light emitting display device is formed so as to have a predetermined thickness.
상기 뱅크에 의해 노출된 상기 애노드 전극 위에 유기발광 물질을 도포하는 단계;
상기 유기발광 물질 위에 캐소드 전극을 형성하여 유기발광 다이오드를 완성하는 단계; 그리고,
상기 유기발광 다이오드가 완성된 상기 기판 위에 캡을 부착하는 단계를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.5. The method of claim 4,
Applying an organic luminescent material onto the anode electrode exposed by the bank;
Forming a cathode electrode on the organic light emitting material to complete an organic light emitting diode; And,
Further comprising the step of attaching a cap on the substrate on which the organic light emitting diode is completed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110139530A KR101855259B1 (en) | 2011-12-21 | 2011-12-21 | Organic Light Emitting Diode Display Device And Manufacturing Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110139530A KR101855259B1 (en) | 2011-12-21 | 2011-12-21 | Organic Light Emitting Diode Display Device And Manufacturing Method Thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130071996A KR20130071996A (en) | 2013-07-01 |
| KR101855259B1 true KR101855259B1 (en) | 2018-06-25 |
Family
ID=48986853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110139530A KR101855259B1 (en) | 2011-12-21 | 2011-12-21 | Organic Light Emitting Diode Display Device And Manufacturing Method Thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101855259B1 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102100656B1 (en) * | 2013-07-09 | 2020-04-14 | 엘지디스플레이 주식회사 | Organic light emitting display device and method of fabricating thereof |
| KR102052746B1 (en) * | 2013-07-29 | 2019-12-06 | 엘지디스플레이 주식회사 | Face Sealing Type Ogranic Light Emitting Diode Display |
| KR102052747B1 (en) * | 2013-07-30 | 2019-12-06 | 엘지디스플레이 주식회사 | Face Sealing Type Ogranic Light Emitting Diode Display And Manufacturing Method Thereof |
| KR102079544B1 (en) * | 2013-08-30 | 2020-02-21 | 엘지디스플레이 주식회사 | Face Sealing Type Ogranic Light Emitting Diode Display |
| KR102268516B1 (en) * | 2013-12-09 | 2021-06-24 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate For Ultra High Density Flat Panel Display And Method For Manufacturing The Same |
| KR102265753B1 (en) * | 2014-06-13 | 2021-06-17 | 삼성디스플레이 주식회사 | Organic light-emitting display apparatus |
| KR102166341B1 (en) * | 2014-09-05 | 2020-10-16 | 엘지디스플레이 주식회사 | Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same |
| KR102315094B1 (en) * | 2014-11-13 | 2021-10-20 | 엘지디스플레이 주식회사 | Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same |
| KR102300884B1 (en) * | 2015-04-28 | 2021-09-10 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
| KR102408898B1 (en) * | 2015-06-19 | 2022-06-16 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate And Display Using The Same |
| KR102493127B1 (en) * | 2015-10-01 | 2023-01-31 | 삼성디스플레이 주식회사 | Semiconductor device and method of forming semiconductor device |
| CN115064568A (en) * | 2022-06-14 | 2022-09-16 | 京东方科技集团股份有限公司 | Display panel, manufacturing method thereof and display device |
-
2011
- 2011-12-21 KR KR1020110139530A patent/KR101855259B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130071996A (en) | 2013-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101855259B1 (en) | Organic Light Emitting Diode Display Device And Manufacturing Method Thereof | |
| US9362533B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| CN102983141B (en) | Flat panel display device with oxide thin film transistors and method for fabricating the same | |
| US8877534B2 (en) | Display device and method for manufacturing the same | |
| JP5948427B2 (en) | Thin film semiconductor substrate, light emitting panel, and method of manufacturing thin film semiconductor substrate | |
| KR102178471B1 (en) | Large Area Transparent Organic Light Emitting Diode Display | |
| KR20120042029A (en) | Display device and method for manufacturing the same | |
| KR102331171B1 (en) | Display device and method for manufacturing the same | |
| US20110177639A1 (en) | Method for manufacturing a thin film transistor array panel | |
| KR20190066648A (en) | Display device and manufacturing method thereof | |
| KR101931337B1 (en) | Method For Manufacturing Thin Film Transistor Having Three-Layered Metal Gate Element | |
| KR20150101002A (en) | Display device | |
| KR101848501B1 (en) | Double Gate Structure Transistor Substrate For Flat Panel Display Device and Method For Manufacturing The Same | |
| KR102177587B1 (en) | Organic electro luminescent device and method of fabricating the same | |
| KR20120080913A (en) | Organic light emitting display device | |
| KR20160001821A (en) | Oxide Semiconductor Thin Film Transistor Substrate Having Double Light Shield Layers | |
| US8461593B2 (en) | Display apparatus and method of manufacturing the same | |
| KR20150035307A (en) | Organic light emitting display device and method for manufacturing of the same | |
| KR20150011868A (en) | Organic light emiiting diode device and method of fabricating the same | |
| US11158710B2 (en) | Display device | |
| WO2022051994A1 (en) | Display substrate and manufacturing method therefor, and display device | |
| CN213042915U (en) | Display substrate and display device | |
| KR20210086247A (en) | Display apparatus | |
| KR20140083150A (en) | Organic electro luminescent device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |