KR101850537B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR101850537B1
KR101850537B1 KR1020110005993A KR20110005993A KR101850537B1 KR 101850537 B1 KR101850537 B1 KR 101850537B1 KR 1020110005993 A KR1020110005993 A KR 1020110005993A KR 20110005993 A KR20110005993 A KR 20110005993A KR 101850537 B1 KR101850537 B1 KR 101850537B1
Authority
KR
South Korea
Prior art keywords
layer
concentration
nitride semiconductor
nitride
semiconductor device
Prior art date
Application number
KR1020110005993A
Other languages
English (en)
Other versions
KR20120084561A (ko
Inventor
이재원
김준연
탁영조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110005993A priority Critical patent/KR101850537B1/ko
Priority to US13/149,165 priority patent/US8829491B2/en
Publication of KR20120084561A publication Critical patent/KR20120084561A/ko
Application granted granted Critical
Publication of KR101850537B1 publication Critical patent/KR101850537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 소자가 개시된다. 개시된 반도체 소자는 제1형 불순물이 도핑된 질화물반도체로 이루어진 제1층; 상기 제1층의 하부에 마련된 것으로, 상기 제1층의 도핑 농도보다 높은 농도로 제1형 불순물이 도핑된 질화물반도체로 이루어진 고농도층을 구비하는 제2층;을 포함한다.

Description

반도체 소자{Semiconductor device}
잔류 응력과 결함 밀도가 감소된 반도체 소자에 관한 것이다.
질화물계 반도체 소자를 형성하기 위한 기판으로 사파이어가 많이 사용된다. 하지만, 사파이어 기판은 가격이 비싸고, 단단해서 칩 제작에 어려움이 있으며, 전기 전도성이 낮다. 그리고, 사파이어 기판을 대구경으로 에피 성장 시에, 낮은 열 전도도로 인해 고온에서 기판 자체의 휨 현상이 발생하여 대면적으로 제작하는 것이 어렵다. 이러한 한계를 극복하기 위해, 사파이어 기판 대신 실리콘 기판을 활용한 질화물계 반도체 소자의 개발이 이루어지고 있다. 실리콘 기판은 사파이어 기판에 비해 열전도도가 높기 때문에 고온에서 성장하는 질화물 박막 성장 온도에서도 기판의 휨 정도가 크지 않아 대구경의 박막 성장이 가능하다.
실리콘 기판 상에 질화물계 반도체 소자, 예를 들어, GaN을 성장하면, 열팽창 계수 차이로 인해 냉각 중 GaN 층에 열 인장 응력(thermal tensile stress)가 생성되고, 이 열 인장 응력이 임계점(~400MPa)을 넘게 되면 크랙이 발생된다. 따라서, 성장 및 냉각 중 발생하는 스트레스를 제어하여 크랙 발생을 억제하기 위해 여러 종류의 버퍼층(buffer layer) 또는 삽입층(interlayer)을 도입하거나, 패턴 성장(patterned growth) 등의 방법이 제시되고 있다. 또한 실리콘 기판과 GaN의 격자 부정합 차이에 의해 대략, 109~1010　cm-2　정도의 전위 (threading dislocation)가 생성되기 때문에, 이를 보완하기 위해, 활성층이 증착되는 템플릿, 예를 들어, nGaN 클래드에서 전위 밀도를 감소시키는 방안이 모색되고 있다.
잔류 응력과 결함 밀도가 감소된 반도체 소자를 제공하고자 한다.
일 유형에 따르면, 제1형 불순물이 도핑된 질화물반도체로 이루어진 제1층; 상기 제1층의 하부에 마련된 것으로, 상기 제1층의 도핑 농도보다 높은 농도로 제1형 불순물이 도핑된 질화물반도체로 이루어진 고농도층을 구비하는 제2층;을 포함하는 반도체 소자가 제공된다.
상기 제2층은 Al을 함유한 질화물로 이루어진 Al함유질화물층과, 상기 Al함유질화물층 위에 마련된 언도핑질화물반도체층을 더 구비할 수 있다.
상기 Al함유질화물층은 AlN으로 이루어진 핵성장층과, 상기 핵성장층 위에 마련된 것으로, AlxGa1 -xN(0<x<1)을 포함하여 이루어진 버퍼층을 포함할 수 있다.
또는, 상기 Al함유질화물층은 AlN으로 이루어진 핵성장층과, 상기 핵성장층 위에 마련된 것으로, AlxInyGa1 -x- yN (0≤x,y≤1, x+y≤1) 층 또는, Alx1Iny1Ga1 -x1-y1N/Alx2Iny2Ga1-x2-y2N (0≤x1,x2,y1,y2≤1, x1≠x2 또는 y1≠y2)의 초격자층을 포함할 수 있다.
상기 고농도층은 상기 언도핑질화물반도체층 위에 마련될 수 있고, 상기 고농도층에서의 도핑농도 분포는 일정하거나, 또는, 점진적(gradually) 또는 스텝형(step-wise)으로 변하는 형태(profile)를 가질 수 있다.
상기 고농도층은 언도핑질화물반도체층과 Al함유질화물반도체층 사이에 마련될 수 있다.
상기 고농도층은 AlxInyGa1 -x- yN (0≤x,y≤1, x+y≤1)을 포함하여 이루어질 수 있다.
상기 고농도층에 함유된 불순물은 Si, Ge, Se, Te, C, Mg, Be, Zn, Sc 중 어느 하나 중 어느 하나를 포함할 수 있다.
상기 고농도층의 도핑농도는 상기 제1층의 도핑농도의 2배 이상일 수 있다.
상기 고농도층의 두께는 10nm ~ 2um의 범위일 수 있다.
상기 제1층의 상부에 순차적으로 마련된 것으로, 활성층; 제2형 불순물이 도핑된 질화물반도체로 이루어진 제3층;을 더 포함할 수 있다.
상기 제1층과 제3층은 갈륨을 함유한 질화물을 포함할 수 있다.
상기 활성층은 InGaN 기반의 양자우물구조를 포함하여 이루어질 수 있다.
상기 제2층의 하부에 기판이 더 구비될 수 있으며, 상기 기판은 실리콘 기판 또는 실리콘 카바이드 기판일 수 있다.
상기 반도체 소자는 불순물 도핑 농도가 높은 질화물 반도체로 이루어진 고농도층을 채용하고 있으며, 이에 따라, 이후에 형성되는 질화물 반도체층은 잔류 응력과 결함밀도가 감소되어 박막 품질이 개선된다.
따라서, 상기 반도체 소자는 고품질 질화물 반도체 형성을 위한 템플릿으로 응용될 수 있으며, 광효율이 높은 발광 소자로 응용될 수 있다.
도 1은 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
도 2는 다른 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
도 3은 또 다른 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
도 4는 또 다른 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
도 5는 또 다른 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
도 6은 또 다른 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예의 구성과 작용을 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
도 1은 실시예에 의한 반도체 소자의 개략적인 구성을 보이는 단면도이다.
도 1을 참조하면, 반도체 소자(100)는 제1형 불순물이 도핑된 질화물반도체로 이루어진 제1층(150)과 제1층(150)의 하부에 마련된 제2층(130)을 포함한다. 제2층(130)은 제1층(150)의 도핑 농도보다 높은 농도로 제1형 불순물이 도핑된 질화물반도체로 이루어진 고농도층(138)을 구비한다.
이러한 고농도층(138)은 제2층(130)의 상부에 형성되는 제1층(150)의 박막 품질을 확보하기 위해 제시되는 것이다. 즉, 제1층(150)은 제1형 불순물이 도핑된 질화물반도체, 예를 들어, n형 불순물(dopant)이 도핑된 GaN으로 이루어지는데, 이러한 구조의 성장 중에 발생하는 크랙을 줄이기 위한 것이다. GaN 에피텍셜층(epitaxial layer) 구조가 효율적인 발광 구조를 제공하기 위해서는 n형 도핑된 두께가 대략 2~3um정도가 되어야 한다. GaN의 n형 불순물로는 예를 들어, 실리콘(Si)이 사용될 수 있는데, MOCVD 성장 중 실란(silane) 또는 디실란(disilane) 가스를 주입하여 Si을 GaN에 합체(incorporation)시킨다. 하지만, 실리콘은 GaN 성장 중 anti-surfactant로 작용하여, 성장되는 GaN의 표면을 거칠게 만들며, 기판과 박막의 격자 상수 차이로 인해 생성되는 구조적 결함인 전위(threading dislocation, TD)의 전파 방향을 굴절(bending)시킴으로써 성장 중 발생하는 압축 응력(grown-in compressive stress)을 완화(relaxation) 시키는 결과를 가져온다고 알려져 있다. 이러한 응력 완화(stress relaxation)는 특히 Si 기판 상에 성장한 GaN에서 중요하다. 왜냐하면, Si 기판과 열팽창 계수 차이에 의해 냉각 중 열 인장 응력(thermal tensile stress)이 발생하여 크랙이 발생하는데, n형 도핑된 GaN의 경우 도핑(doping)에 의한 응력 완화 때문에 인장 방향으로의 응력 성분이 추가되어 크랙 발생에 더욱 취약하기 때문이다. 이러한 결과는 동일한 두께의 GaN 성장 시 도핑의 유무에 따라 크랙 발생의 유무가 결정되는 실험 결과를 통해 빈번하게 관찰된 바 있다.
실시예에서 도입한 고농도층(138)은 제1층(130)의 성장시, 상술한 바와 같이, n형 불순물 도핑에 따른 압축 응력 완화 또는 인장 응력 성분 증가를 억제하기 위한 방법으로 제시되는 것이며, 이에 의해 제1층(130)의 양호한 박막 품질을 구현할 수 있다.
반도체 소자(100)의 보다 구체적인 구조 및 재질을 살펴보기로 한다.
기판(110)으로는 실리콘 기판이나, 실리콘 카바이드 기판이 사용될 수 있다. 기판(110)은 박막 성장 단계에서 공정상 요구되는 것이며, 반도체 소자(100)를 완성한 후, 또는, 반도체 소자(100)로 기능하기에 적절한 품질의 반도체 박막을 성장한 후에는 필요에 따라 제거될 수 있다.
기판(110) 상에 고농도층(138)을 포함하는 제2층(130)이 형성된다. 제2층(130)은 구체적으로, Al을 함유한 질화물로 이루어진 Al함유질화물층(135)과, Al함유질화물층(135) 위에 마련된 언도핑질화물반도체층(137), 언도핑질화물반도체층(137) 위에 마련된 고농도층(138)을 포함한다.
Al함유질화물층(135)은 기판(110), 예를 들어, 실리콘 기판상에 GaN 형성시, 고온 MOCVD 성장 후 냉각 중 불가피하게 생성되는 열 인장 응력(thermal tensile stress)을 보상하여 크랙 발생을 억제하기 위해 형성되는 것이다. Al함유질화물층(135)은 예를 들어, AlN으로 이루어진 핵성장층(131)과, 핵성장층(131) 위에 마련된 것으로, AlxGa1 -xN(0<x<1)을 포함하여 이루어진 버퍼층(132)을 포함하여 구성될 수 있다. 핵성장층(131)은 기판(110)과 질화물 반도체 물질이 반응하여 생기는 melt-back 현상을 막아 주며 이후 성장될 버퍼층(132)이 잘 웨팅(wetting) 될 수 있게 하는 역할을 할 수 있다. 핵성장층(131)의 성장 단계에서 초기에 Al 소스(source)를 먼저 주입하게 되는데 이는 기판(110)이 암모니아에 먼저 노출되어 질화되는 것을 막기 위한 것이다. 예를 들어, 핵성장층(131)은 수십에서 수백 나노의 크기를 가질 수 있다. 버퍼층(132)은 또한, AlxInyGa1 -x-yN (0≤x,y≤1, x+y≤1)으로 이루어지거나, 또는, Alx1Iny1Ga1 -x1- y1N/Alx2Iny2Ga1 -x2- y2N (0≤x1,x2,y1,y2≤1, x1+y1≤1, x2+y2≤1, x1≠x2 또는 y1≠y2)의 초격자층으로 이루어질 수 있다.
언도핑질화물반도체층(137)은 불순물이 도핑되지 않은 질화물 반도체, 예를 들어, u-GaN으로 이루어질 수 있다.
고농도층(138)은 AlxInyGa1 -x- yN (0≤x,y≤1, x+y≤1)을 포함하여 이루어질 수 있으며, 제1형 불순물, 예를 들여, n형 불순물이 도핑되어 있다. 고농도층(138)에 함유되는 n형 불순물로는 Si, Ge, Se, Te, C 중 어느 하나가 사용될 수 있다. 고농도층(138)에 함유되는 불순물 타입은 제1층(150)의 불순물 타입과 동일한 것으로 하며, 제1층(150)에 p형 불순물이 함유된 경우, 고농도층(150)도 p형 불순물로 도핑된다. p형 불순물로는 Mg, Be, Zn, Sc 등 중 어느 하나가 사용될 수 있다. 고농도층(138)의 도핑 농도는 제1층(150)의 도핑농도의 대략 2배 이상이 될 수 있으며, 도핑농도 분포는 고농도층(138) 내에서 일정할 수 있다. 다만, 이는 예시적인 것이고, 깊이 방향에 따라 변하는 도핑농도 분포를 가질 수도 있다. 고농도층(138)의 두께는 10nm ~ 2um의 범위가 될 수 있다.
제1층(150)은 갈륨(Ga)을 함유한 질화물, 예를 들어, GaN으로 이루어질 수 있으며, 제1형, 예를 들어, n형 불순물로 도핑되어 있다. n형 불순물로는 Si, Ge, Se, Te, C 중 어느 하나가 사용될 수 있다.
상술한 구조의 반도체 소자(100)는 고농도층(138)이 GaN 성장 초기에 표면 거칠기(surface roughness)를 증가시켜 dislocation inclination 또는 굴절(bending)을 보다 많이 유도할 수 있게 하고, 따라서 성장 초기에 전위 소멸(dislocation annihilation)에 의한 결함 밀도 감소에 의해, 이후 성장하면서 nGaN의 응력 완화를 일으키는 전체 전위의 밀도를 감소시키게 된다. 즉, 완화에 의해 성장 중 인장 응력를 발생시키는 전위 밀도를 감소시킴으로써 보다 압축적인(compressive) 응력을 얻을 수 있고, 이를 통해 크랙 발생을 억제할 수 있다. 또한 성장 초기에 결함 밀도를 감소시킴으로써 템플릿 표면으로 전파되는 결함 밀도를 억제할 수 있다.
도 2는 다른 실시예에 의한 반도체 소자(200)의 개략적인 구성을 보이는 단면도이다.
본 실시예의 반도체 소자(200)는 고농도층(138)의 위치에서 도 1의 반도체 소자(100)와 차이가 있다. 즉, 제2층(130)은 순차적으로 배치된, Al함유질화물층(135), 고농도층(138), 언도핑질화물반도체층(137)을 포함한다.
도 3은 또 다른 실시예에 의한 반도체 소자(300)의 개략적인 구성을 보이는 단면도이다.
본 실시예의 반도체 소자(300)는 고농도층(139)의 도핑농도 분포가 일정하지 않고 점진적으로(gradually), 또는 스텝형(step-wise)으로 변하는 형태(profile)를 가지는 점에서 도 1의 반도체 소자(100)와 차이가 있다. 예를 들어, 고농도층(139)의 도핑농도는 제1층(150)에 인접한 영역에서 언도핑질화물반도체층(137)에 인접한 영역으로 감에 따라, 도핑농도가 제1층(150)의 도핑농도의 3배 정도에서 제1층(150)의 도핑농도와 유사해지는 분포를 가질 수 있다.
발명자는 고농도층(138, 139)의 도입에 따른 제1층(150)의 박막 품질 개선을 다음과 같이, 실험적으로 확인하고 있다.
비교예 실시예1 실시예2
FWHM[arcsec]
(00.2)/(10.2)		 388
412		 340
366		 367
407
Pit density[108 cm-2] 10.0 7.6 10.0
RMS roughness [Å] 2.22 1.52 2.00
Residual stress[MPa] -435 -526 -519
표 1에서, 실시예 1과 실시예 2는 각각 반도체 소자(100)과 반도체 소자(300)의 구조로서, 고농도층(138)의 도핑농도가 제1층(150) 도핑농도의 두 배로 일정한 경우 및 고농도층(139)의 도핑농도가 제1층(150)의 도핑농도에서 세 배까지 점진적으로 증가하는 형태인 경우이다. 비교예는 고농도층(138, 139)이 구비되지 않은 경우이다. 표 1에 나타난 바와 같이, 고농도층(138)을 구비한 실시예 1, 고농도층(139)을 구비한 실시예 2의 경우, 비교예에 비에 반측폭(FWHM), 결함밀도(Pit density), 표면평탄도(RMS roughness), 잔류응력(Residual stress)이 모두 개선된 것을 볼 수 있다. 또한, 도핑농도가 일정한 실시예 1의 경우 도핑농도가 점진적으로 변하는 실시예 2에 비해 개선 정도가 더 높음을 볼 수 있다.
도 4는 또 다른 실시예에 의한 반도체 소자(400)의 개략적인 구성을 보이는 단면도이다. 반도체 소자(400)는 활성층(170)과, 제2형 불순물이 도핑된 질화물반도체로 이루어진 제3층(180)을 더 포함하는 점에서 도 1의 반도체 소자(100)와 차이가 있다.
활성층(170)은 전자-정공 재결합에 의해 빛을 발광하는 층으로, 예를 들어, InGaN 기반의 질화물 반도체층으로 이루어지며, 밴드갭 에너지를 제어함으로써 그 발광 파장 대역이 조절된다. 예를 들어, 활성층(170)은 InGaN 기반의 양자우물구조로서, 양자우물층과 장벽층이 InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 한 쌍으로 구성된 단일양자우물(single quantum well) 구조 또는 다중양자우물(multi quantum well)구조로 이루어질 수 있으며, InGaN층에서의 In 몰분율을 조절하여 발광색을 조절할 수 있다.
제3층(180)은 제2형으로 도핑된 질화물반도체로 이루어질 수 있다. 예를 들어, Ga을 함유하는 질화물로 형성될 수 있으며, 불순물 타입은 제1층(150)의 불순물 타입과 다르게 형성된다. 예를 들어, p-GaN으로 형성될 수 있으며, p형 불순물로는 Mg, Be, Zn, Sc 등 중 어느 하나가 사용될 수 있다.
도시된 반도체 소자(400)는 PN 접합에 의한 발광 구조를 포함하는 기본적인 형태로, 보다 구체적으로는 활성층(170)에서 전자, 정공이 결합하여 발광이 일어나도록 제1층(150)과 제3층(180) 각각에 전압을 인가하는 전극 구조가 더 구비되게 된다. 또한, 기판(110)은 전극 구조나 발광 방향등을 정함에 있어 필요에 따라 제거될 수 있다.
도 5는 또 다른 실시예에 의한 반도체 소자(500)의 개략적인 구성을 보이는 단면도이다. 반도체 소자(500)는 반도체 소자(400)과 마찬가지로, 기본적인 발광구조로서 활성층(170)과 제2형 불순물이 도핑된 질화물반도체로 이루어진 제3층(180)을 포함하고 있으며, 다만, 활성층(170), 제3층(180)을 형성하는 템플릿으로 도 2의 반도체 소자(200)를 사용한 점에서만 차이가 있다.
도 6은 또 다른 실시예에 의한 반도체 소자(600)의 개략적인 구성을 보이는 단면도이다. 반도체 소자(600)도 마찬가지로, 기본적인 발광구조로서 활성층(170)과 제2형 불순물이 도핑된 질화물반도체로 이루어진 제3층(180)을 포함하고 있으며, 다만, 활성층(170), 제3층(180)을 형성하는 템플릿으로 도 3의 반도체 소자(300)를 사용한 점에서만 차이가 있다.
상술한 반도체 소자(100, 200, 300, 400, 500, 600)를 구성하는 각 반도체 박막층들은 일반적으로 Ⅲ-Ⅴ족 화합물 반도체 성장방법으로 알려진 다양한 방법을 사용할 수 있다. 예를 들어, 금속 유기 화학 증착법(metal organic chemical vapor deposition;MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy;HVPE), 분자선 결정 성장법(molecular beam epitaxy;MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy;MOVPE), HCVD 법(halide chemical vapour deposition) 등이 사용될 수 있다.
이상 설명한 반도체 소자(100, 200, 300, 400, 500, 600)는 불순물이 고농도로 도핑된 질화물반도체로 이루어진 고농도층을 형성한 후, 필요한 도핑농도를 가지는 GaN을 형성함으로써 박막 품질이 개선됨을 설명하는 예로서 제시된 것이며, 구체적인 구조는 다양하게 변형될 수 있다. 예를 들어, 기판(110)의 제거 여부나 각 박막층들의 구체적인 형상은 전극 구조 형성등의 필요에 따라 정해질 수 있으며, 각 박막층들은 도시된 단층 형상뿐 아니라 다층구조로 형성되는 것도 가능하다.
이러한 본원 발명인 반도체 소자는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
100, 200, 300, 400, 500, 600...반도체소자
110...기판 130...제2층
131...핵성장층 132...버퍼층
135...Al함유질화물층 137...언도핑질화물반도체층
138, 139...고농도층 170...활성층
180...제3층

Claims (16)

  1. 제1형 불순물이 도핑된 질화물반도체로 이루어진 제1층;
    상기 제1층의 하부에 마련된 것으로,
    언도핑질화물반도체층, Al을 함유한 질화물로 이루어진 Al함유질화물층 및 상기 제1층의 도핑 농도보다 높은 농도로 제1형 불순물이 도핑된 질화물반도체로 이루어진 고농도층을 구비하는 제2층;을 포함하며,
    상기 언도핑질화물반도체층은 상기 Al함유질화물층 위에 마련되며,
    상기 고농도층은 상기 언도핑질화물반도체층 위에 마련된 반도체 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 Al함유질화물층은
    AlN으로 이루어진 핵성장층과,
    상기 핵성장층 위에 마련된 것으로, AlxGa1-xN(0<x<1)을 포함하여 이루어진 버퍼층을 포함하는 반도체 소자.
  4. 제1항에 있어서,
    상기 Al함유질화물층은
    AlN으로 이루어진 핵성장층과,
    상기 핵성장층 위에 마련된 것으로, AlxInyGa1-x-yN (0≤x,y≤1, x+y≤1) 층 또는, Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N (0≤x1,x2,y1,y2≤1, x1≠x2 또는 y1≠y2)의 초격자층을 포함하는 반도체 소자.
  5. 제1항에 있어서,
    상기 고농도층에서의 도핑농도 분포는 일정하거나 또는, 점진적(gradually) 또는 스텝형(step-wise)으로 변하는 형태(profile)를 갖는 반도체 소자.
  6. 제1형 불순물이 도핑된 질화물반도체로 이루어진 제1층;
    상기 제1층의 하부에 마련된 것으로,
    언도핑질화물반도체층, Al을 함유한 질화물로 이루어진 Al함유질화물층 및 상기 제1층의 도핑 농도보다 높은 농도로 제1형 불순물이 도핑된 질화물반도체로 이루어진 고농도층을 구비하는 제2층;을 포함하며,
    상기 언도핑질화물반도체층은 상기 Al함유질화물층 위에 마련되며,
    상기 고농도층은
    상기 언도핑질화물반도체층과 Al함유질화물반도체층 사이에 마련된 반도체 소자.
  7. 제1항에 있어서,
    상기 고농도층은 AlxInyGa1-x-yN (0≤x,y≤1, x+y≤1)을 포함하여 이루어지며,
    상기 고농도층에 함유된 불순물은 Si, Ge, Se, Te, C, Mg, Be, Zn, Sc 중 어느 하나를 포함하는 반도체 소자.
  8. 제1항에 있어서,
    상기 고농도층의 도핑농도는 상기 제1층의 도핑농도의 2배 이상인 반도체 소자.
  9. 제1항에 있어서,
    상기 고농도층의 두께는 10nm ~ 2um의 범위인 반도체 소자.
  10. 제1항, 제3항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2층의 하부에 기판이 더 구비되며,
    상기 기판은 실리콘 기판 또는 실리콘 카바이드 기판인 반도체 소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020110005993A 2011-01-20 2011-01-20 반도체 소자 KR101850537B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110005993A KR101850537B1 (ko) 2011-01-20 2011-01-20 반도체 소자
US13/149,165 US8829491B2 (en) 2011-01-20 2011-05-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005993A KR101850537B1 (ko) 2011-01-20 2011-01-20 반도체 소자

Publications (2)

Publication Number Publication Date
KR20120084561A KR20120084561A (ko) 2012-07-30
KR101850537B1 true KR101850537B1 (ko) 2018-04-19

Family

ID=46543510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005993A KR101850537B1 (ko) 2011-01-20 2011-01-20 반도체 소자

Country Status (2)

Country Link
US (1) US8829491B2 (ko)
KR (1) KR101850537B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2936550B1 (en) * 2012-12-18 2021-05-19 RFHIC Corporation Substrates for semiconductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
KR100611491B1 (ko) 2004-08-26 2006-08-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US20070170441A1 (en) * 2006-01-26 2007-07-26 Toshiyuki Takizawa Nitride semiconductor device and method for manufacturing the same
KR100844722B1 (ko) 2006-03-07 2008-07-07 엘지전자 주식회사 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
CN101689586B (zh) * 2007-06-15 2012-09-26 罗姆股份有限公司 氮化物半导体发光元件和氮化物半导体的制造方法
KR100885190B1 (ko) 2007-06-29 2009-02-24 우리엘에스티 주식회사 발광소자와 그의 제조방법
JP2009054791A (ja) 2007-08-27 2009-03-12 Hitachi Cable Ltd 発光素子用エピタキシャルウェハ及びその製造方法並びに発光素子
KR20090034169A (ko) * 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP4840345B2 (ja) 2007-12-03 2011-12-21 住友電気工業株式会社 エピタキシャルウエハ、エピタキシャルウエハを作製する方法
KR100947676B1 (ko) * 2007-12-17 2010-03-16 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101451245B1 (ko) 2008-06-11 2014-10-16 동의대학교 산학협력단 반도체 소자와 이의 제작 방법

Also Published As

Publication number Publication date
KR20120084561A (ko) 2012-07-30
US20120187374A1 (en) 2012-07-26
US8829491B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
US10522716B2 (en) Semiconductor light emitting device
US8664638B2 (en) Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
JP5279006B2 (ja) 窒化物半導体発光素子
US20160172534A1 (en) Iii nitride semiconductor epitaxial substrate and iii nitride semiconductor light emitting device, and methods of producing the same
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP2006332258A (ja) 窒化物半導体装置及びその製造方法
JP2008103665A (ja) 窒化物半導体デバイス及びその製造方法
KR20130120430A (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체층의 제조 방법
US8541771B2 (en) Semiconductor device and method of manufacturing the same
KR101850537B1 (ko) 반도체 소자
KR20160117012A (ko) 자외선 발광 소자
JP2015084453A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2015115343A (ja) 窒化物半導体素子の製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
JP6071044B2 (ja) 半導体発光素子及びその製造方法
JP2011096893A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2018022814A (ja) 窒化物半導体素子及びその製造方法
KR101436385B1 (ko) 3족 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right