KR101843272B1 - Multi-layered ceramic electronic components and method for manufacturing the same - Google Patents
Multi-layered ceramic electronic components and method for manufacturing the same Download PDFInfo
- Publication number
- KR101843272B1 KR101843272B1 KR1020160093550A KR20160093550A KR101843272B1 KR 101843272 B1 KR101843272 B1 KR 101843272B1 KR 1020160093550 A KR1020160093550 A KR 1020160093550A KR 20160093550 A KR20160093550 A KR 20160093550A KR 101843272 B1 KR101843272 B1 KR 101843272B1
- Authority
- KR
- South Korea
- Prior art keywords
- pair
- external electrode
- side external
- electrodes
- electrode
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 130
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000009413 insulation Methods 0.000 abstract description 7
- 239000003985 ceramic capacitor Substances 0.000 description 107
- 230000004048 modification Effects 0.000 description 30
- 238000012986 modification Methods 0.000 description 30
- 239000010410 layer Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000010304 firing Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
절연 불량이 발생하기 어려운 적층 세라믹 전자 부품을 제공한다.
적층 세라믹 전자 부품은, 세라믹 소체와, 단부 외부 전극부와, 측면 외부 전극부를 구비한다. 상기 세라믹 소체는, 복수의 세라믹층과, 내부 전극부를 갖는다. 상기 복수의 세라믹층은, 한 쌍의 제1 측면을 따라 연장되고, 한 쌍의 제2 측면을 따라 적층된다. 상기 내부 전극부는, 상기 복수의 세라믹층 사이에 교대로 배치된 제1 및 제2 내부 전극을 포함하고, 상기 제1 내부 전극이 한 쌍의 단부면측의 양단부에 인출되고, 상기 제2 내부 전극이 한 쌍의 제2 측면의 상기 양단부 사이의 영역에 인출된다. 상기 단부 외부 전극부는, 상기 제1 내부 전극에 접속된다. 상기 측면 외부 전극부는, 한 쌍의 제1 및 제2 측면 중 한쪽으로부터 다른 쪽으로 돌아 들어가, 당해 다른 쪽에 있어서 직접적 또는 간접적으로 서로 접속되는 제1 및 제2 측면 외부 전극을 갖고, 상기 제2 내부 전극에 접속된다.A multilayer ceramic electronic device in which insulation failure is less likely to occur is provided.
The multilayer ceramic electronic component includes a ceramic body, an end external electrode portion, and a side external electrode portion. The ceramic body has a plurality of ceramic layers and an internal electrode portion. The plurality of ceramic layers extend along a pair of first side surfaces and are stacked along a pair of second side surfaces. Wherein the internal electrode portion includes first and second internal electrodes alternately arranged between the plurality of ceramic layers, the first internal electrode is drawn out to both end portions of the pair of end faces, Is drawn out to a region between the opposite ends of the pair of second side faces. The end external electrode portion is connected to the first internal electrode. The side surface external electrode portion has first and second side external electrodes that are turned from one of the pair of first and second sides to the other side and directly or indirectly connected to each other on the other side, Respectively.
Description
본 발명은, 적층 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.The present invention relates to a multilayer ceramic electronic component and a manufacturing method thereof.
적층 세라믹 전자 부품의 하나인 관통형 적층 세라믹 콘덴서는, 인덕턴스 성분이 저감되는 구성의 적층 세라믹 콘덴서로서 알려져 있다. 일반적인 관통형 적층 세라믹 콘덴서는, 단부면에 인출된 내부 전극을 접속하는 단부면 외부 전극과, 측면에 인출된 내부 전극을 접속하는 측면 외부 전극을 갖는다.A through-hole type multilayer ceramic capacitor, which is one of the multilayer ceramic electronic components, is known as a multilayer ceramic capacitor in which the inductance component is reduced. A general through type multilayer ceramic capacitor has an external electrode on the end face connecting the internal electrode drawn out to the end face and a side external electrode connecting the internal electrode drawn out to the side face.
관통형 적층 세라믹 콘덴서는, 일반적으로 부품 실장 기판이나 부품 내장 기판에 탑재되지만, 예를 들어 비아(관통 전극)가 설치된 부품 내장 기판에 탑재되는 경우에는, 측면 외부 전극을 비아에 용이하게 접속 가능한 구성인 것이 바람직하다. 이러한 구성은, 측면 외부 전극을, 내부 전극이 인출된 2개의 측면뿐만 아니라, 4개의 측면의 전체 둘레에 걸쳐 설치함으로써 실현 가능하다.Although the through-type multilayer ceramic capacitor is generally mounted on a component mounting board or a component-embedded board, when the component is mounted on a component-embedded board provided with a via (through electrode), for example, . This configuration can be realized by disposing the side external electrode over the entire periphery of the four side faces as well as the two side faces from which the internal electrode is drawn out.
특허문헌 1에는, 관통형 적층 세라믹 콘덴서의 4개의 측면에 측면 외부 전극을 설치하는 기술이 개시되어 있다. 당해 기술에서는, 4개의 측면에 각각 도전성 페이스트를 도포하고, 베이킹함으로써, 측면 외부 전극이 설치된다. 또한, 당해 기술에서는, 신뢰성을 확보하기 위해, 도전성 페이스트가 각 측면에 인접하는 측면으로 돌아 들어가도록 도포된다.
상기 문헌에 관한 기술에서는, 도전성 페이스트가, 각 측면을 접속하는 리지부를 서로 넘어 2층으로 겹친다. 이에 의해, 리지부 근방에 있어서 도전성 페이스트가 과잉으로 되어, 도전성 페이스트가 리지부 방향의 단부면을 향해 확산된다. 이로 인해, 당해 기술에서 얻어지는 관통형 적층 세라믹 콘덴서에서는, 리지부 근방에 있어서 측면 외부 전극의 폭이 넓어지기 쉽다.In the technique related to the above document, the conductive paste overlaps the ridge portions connecting the respective side surfaces with each other in two layers. As a result, the conductive paste becomes excessive in the vicinity of the ridge portion, and the conductive paste is diffused toward the end face in the direction of the ridge portion. As a result, in the through-hole type multilayer ceramic capacitor obtained by the related art, the width of the side external electrode tends to be widened in the vicinity of the ridge portion.
측면 외부 전극의 폭이 넓은 부분이 존재하면, 단부면 외부 전극과 측면 외부 전극의 거리가 가까워진다. 이에 의해, 관통형 적층 세라믹 콘덴서에서는, 예를 들어 내습 시험 등을 할 때, 절연 불량이 발생하기 쉬워진다.If there is a wide portion of the side external electrode, the distance between the external electrode on the end face and the external electrode on the side face becomes close to each other. As a result, in the through-type multilayer ceramic capacitor, insulation failure tends to occur when, for example, humidity resistance test or the like is performed.
이상과 같은 사정에 비추어, 본 발명의 목적은, 절연 불량이 발생하기 어려운 적층 세라믹 전자 부품 및 그 제조 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION In view of the above, it is an object of the present invention to provide a multilayer ceramic electronic device in which insulation failure is less likely to occur and a manufacturing method thereof.
상기 목적을 달성하기 위해, 본 발명의 일 형태에 관한 적층 세라믹 전자 부품은, 세라믹 소체와, 단부 외부 전극부와, 측면 외부 전극부를 구비한다.In order to achieve the above object, a multilayer ceramic electronic component according to one aspect of the present invention includes a ceramic body, an end external electrode portion, and a side external electrode portion.
상기 세라믹 소체는, 서로 대향하는 한 쌍의 단부면, 한 쌍의 제1 측면 및 한 쌍의 제2 측면을 포함한다. 상기 세라믹 소체는, 복수의 세라믹층과, 내부 전극부를 갖는다. 상기 복수의 세라믹층은, 상기 한 쌍의 제1 측면을 따라 연장되고, 상기 한 쌍의 제2 측면을 따라 적층된다. 상기 내부 전극부는, 상기 복수의 세라믹층의 사이에 교대로 배치된 제1 및 제2 내부 전극을 포함하고, 상기 제1 내부 전극이 상기 한 쌍의 단부면측의 양단부에 인출되고, 상기 제2 내부 전극이 상기 한 쌍의 제2 측면의 상기 양단부의 사이의 영역에 인출된다.The ceramic body includes a pair of end faces opposed to each other, a pair of first side faces and a pair of second side faces. The ceramic body has a plurality of ceramic layers and an internal electrode portion. The plurality of ceramic layers extend along the first pair of side surfaces and are stacked along the pair of second side surfaces. Wherein the internal electrode portion includes first and second internal electrodes alternately arranged between the plurality of ceramic layers, the first internal electrode is drawn to both ends of the pair of end faces, And internal electrodes are drawn out to a region between the both ends of the pair of second side faces.
상기 단부 외부 전극부는, 상기 제1 내부 전극에 접속된다.The end external electrode portion is connected to the first internal electrode.
상기 측면 외부 전극부는, 상기 한 쌍의 제1 및 제2 측면 중 한쪽으로부터 다른 쪽으로 돌아 들어가, 상기 다른 쪽에 있어서 직접적 또는 간접적으로 서로 접속되는 제1 및 제2 측면 외부 전극을 갖고, 상기 제2 내부 전극에 접속된다.Wherein the side surface external electrode portion has first and second side external electrodes that are turned from one of the pair of first and second sides and connected to each other directly or indirectly on the other side, Electrode.
이 구성에서는, 세라믹 소체의 제1 및 제2 측면을 접속하는 리지부 근방에 제1 및 제2 측면 외부 전극 중 어느 한쪽만이 배치된다. 즉, 측면 외부 전극부가, 제1 및 제2 측면 외부 전극의 양쪽이 리지부를 넘어 겹치는 구성으로는 되지 않는다. 이로 인해, 리지부 근방에 있어서 측면 외부 전극부의 폭이 넓어지는 것을 방지할 수 있다. 따라서, 이 구성에 따르면, 절연 불량이 발생하기 어려운 적층 세라믹 전자 부품이 얻어진다.In this configuration, only one of the first and second side external electrodes is disposed in the vicinity of the ridge connecting the first and second side surfaces of the ceramic body. That is, the side external electrode portion does not overlap the first and second side external electrodes over the ridge portion. This makes it possible to prevent the side surface external electrode portion from widening in the vicinity of the ridge portion. Therefore, according to this configuration, a multilayer ceramic electronic device in which insulation failure is less likely to occur can be obtained.
상기 제1 및 제2 측면 외부 전극이, 상기 한 쌍의 제1 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가, 상기 한 쌍의 제2 측면에 있어서 서로 접속되어도 된다.The first and second side external electrodes may be connected to each other on the pair of second side surfaces from the pair of first side surfaces to the pair of second side surfaces.
이 구성에서는, 내부 전극부가 인출되어 있지 않은 제1 측면에 제1 및 제2 측면 외부 전극 중 어느 한쪽만이 배치된다. 이로 인해, 측면 외부 전극부는, 제1 측면에 있어서 평탄성이 손상되지 않는다. 이에 의해, 적층 세라믹 전자 부품은, 제1 측면을 기판의 실장면에 대향시켜 실장되는 경우에, 적정한 자세를 유지하는 것이 가능하다.In this configuration, only one of the first and second side external electrodes is disposed on the first side where the internal electrode is not drawn out. As a result, the flatness of the side surface external electrode portion is not impaired on the first side surface. Thereby, when the multilayer ceramic electronic component is mounted so as to face the first side face of the board, the proper posture can be maintained.
상기 제1 및 제2 측면 외부 전극 중 어느 한쪽이, 상기 한 쌍의 제1 측면 중 어느 한쪽에 있어서 부품 내장 기판에 설치된 비아에 접속되어도 된다.Either one of the first and second side external electrodes may be connected to a via provided on the component built-in board on one of the pair of first sides.
이 구성에 의해, 부품 내장 기판에 탑재된 적층 세라믹 전자 부품이 적정한 자세를 유지할 수 있음과 함께, 측면 외부 전극부를 용이하게 부품 내장 기판의 비아에 접속하는 것이 가능해진다.With this configuration, the multilayer ceramic electronic component mounted on the component-embedded board can maintain proper attitude and the side external electrode portion can be easily connected to the via of the component-embedded board.
상기 한 쌍의 제2 측면의 각각에 있어서, 상기 제1 및 제2 측면 외부 전극 중 어느 한쪽이 다른 쪽을 개재하지 않고 모든 상기 제2 내부 전극에 접속되어도 된다.In each of the pair of second side surfaces, either one of the first and second side external electrodes may be connected to all the second internal electrodes without interposing the other.
이 구성에서는, 한 쌍의 제2 측면에 각각 인출된 제2 내부 전극이 일괄적으로 제1 및 제2 측면 외부 전극 중 어느 한쪽에 의해 접속된다. 이에 의해, 제2 내부 전극과 측면 외부 전극부를 보다 확실하게 접속할 수 있다.In this configuration, the second internal electrodes drawn respectively to the pair of second side surfaces are collectively connected by either one of the first and second side external electrodes. Thereby, the second internal electrode and the side external electrode portion can be more reliably connected.
상기 측면 외부 전극부가, 상기 제1 측면 외부 전극과 상기 제2 측면 외부 전극을 접속하는 제3 측면 외부 전극을 더 갖고 있어도 된다.The side external electrodes may further include a third side external electrode that connects the first side external electrode and the second side external electrode.
이 구성에서는, 제3 측면 외부 전극을 사용함으로써, 제1 및 제2 측면 외부 전극의 제2 측면으로의 돌아 들어감량을 작게 할 수 있다. 이에 의해, 제1 및 제2 측면 외부 전극을 보다 용이하게 형성 가능해진다.In this configuration, by using the third side external electrode, the amount of turn-off and reduction to the second side of the first and second side external electrodes can be reduced. As a result, the first and second side external electrodes can be formed more easily.
상기 제1 및 제2 측면 외부 전극이, 상기 한 쌍의 제1 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가, 상기 한 쌍의 제2 측면에 있어서 서로 접속되어도 된다.The first and second side external electrodes may be connected to each other on the pair of second side surfaces from the pair of first side surfaces to the pair of second side surfaces.
상기 제3 측면 외부 전극이, 상기 제2 내부 전극에 접속되어도 된다.And the third side external electrode may be connected to the second internal electrode.
이 구성에서는, 한 쌍의 제2 측면에 각각 인출된 제2 내부 전극이 일괄적으로 제3 측면 외부 전극에 의해 접속된다. 이에 의해, 제2 내부 전극과 측면 외부 전극부를 보다 확실하게 접속할 수 있다.In this configuration, the second internal electrodes drawn respectively to the pair of second side surfaces are collectively connected by the third side external electrodes. Thereby, the second internal electrode and the side external electrode portion can be more reliably connected.
상기 한 쌍의 단부면에 수직인 방향에 있어서, 상기 제1, 제2 및 제3 측면 외부 전극 중 적어도 1개의 폭이 상대적으로 좁아도 된다.At least one of the first, second, and third side external electrodes may be relatively narrow in a direction perpendicular to the pair of end faces.
상기 한 쌍의 단부면에 수직인 방향에 있어서, 상기 제3 측면 외부 전극의 폭이 상기 제1 및 제2 측면 외부 전극의 폭보다도 좁아도 된다.The width of the third side external electrode may be narrower than the width of the first and second side external electrodes in a direction perpendicular to the pair of end faces.
이 구성에서는, 측면 외부 전극부에 상대적으로 폭이 좁은 부분을 설치함으로써, 당해 부분에 있어서 측면 외부 전극부와 단부 외부 전극의 간격을 넓힐 수 있다. 이에 의해, 측면 외부 전극부와 단부 외부 전극부의 쇼트를 방지할 수 있다.In this configuration, by providing a portion with a relatively narrow width on the side surface external electrode portion, the interval between the side surface external electrode portion and the end portion external electrode can be increased in this portion. Thereby, it is possible to prevent a short between the side external electrode portion and the end external electrode portion.
또한, 측면 외부 전극부에 있어서의 기판의 실장면에 접속되는 부분의 폭을 상대적으로 넓게 함으로써, 측면 외부 전극부와 기판의 실장면의 양호한 접속을 용이하게 얻는 것이 가능해진다.In addition, by making the width of the portion of the side external electrode portion connected to the mounting surface of the substrate relatively wide, it is possible to easily obtain a good connection between the side external electrode portion and the mounting surface of the substrate.
상기 세라믹 소체에서는, 상기 한 쌍의 제1 측면에 수직인 방향의 두께가, 상기 한 쌍의 제2 측면에 수직인 방향의 폭의 50％ 이하여도 된다.In the ceramic body, the thickness in the direction perpendicular to the pair of first side surfaces may be 50% or less of the width in the direction perpendicular to the pair of second side surfaces.
상기 한 쌍의 제1 측면에 수직인 방향에 있어서의 상기 세라믹 소체의 두께가, 상기 한 쌍의 단부면에 수직인 방향에 있어서의 상기 측면 외부 전극부의 폭의 80％ 이하여도 된다.The thickness of the ceramic body in a direction perpendicular to the pair of first side surfaces may be 80% or less of the width of the side external electrode portion in a direction perpendicular to the pair of end surfaces.
이들 구성에서는, 제1 및 제2 측면 외부 전극의 돌아 들어감량이 작아지게 되므로, 측면 외부 전극부를 용이하게 형성 가능해진다.In these configurations, since the amount of turn-off of the first and second side external electrodes is reduced, the side external electrode portions can be easily formed.
본 발명의 일 형태에 관한 적층 세라믹 전자 부품의 제조 방법에서는, 서로 대향하는, 한 쌍의 단부면, 한 쌍의 제1 측면 및 한 쌍의 제2 측면을 포함하는 세라믹 소체가 준비된다. 상기 세라믹 소체는, 복수의 세라믹층과, 내부 전극부를 갖는다. 상기 복수의 세라믹층은, 상기 한 쌍의 제1 측면을 따라 연장되고, 상기 한 쌍의 제2 측면을 따라 적층된다. 상기 내부 전극부는, 상기 복수의 세라믹층의 사이에 교대로 배치된 제1 및 제2 내부 전극을 포함하고, 상기 제1 내부 전극이 상기 한 쌍의 단부면측의 양단부에 인출되고, 상기 제2 내부 전극이 상기 한 쌍의 제2 측면의 상기 양단부의 사이의 영역에 인출된다.In a method of manufacturing a multilayer ceramic electronic device according to an aspect of the present invention, a ceramic body including a pair of end faces, a pair of first side faces and a pair of second side faces facing each other is prepared. The ceramic body has a plurality of ceramic layers and an internal electrode portion. The plurality of ceramic layers extend along the first pair of side surfaces and are stacked along the pair of second side surfaces. Wherein the internal electrode portion includes first and second internal electrodes alternately arranged between the plurality of ceramic layers, the first internal electrode is drawn to both ends of the pair of end faces, And internal electrodes are drawn out to a region between the both ends of the pair of second side faces.
상기 제1 내부 전극에 접속된 단부 외부 전극부가, 상기 양단부에 각각 설치된다.And an end external electrode portion connected to the first internal electrode is provided at each of the both end portions.
상기 한 쌍의 제1 및 제2 측면 중 한쪽으로부터 다른 쪽으로 돌아 들어가, 상기 다른 쪽에 있어서 직접적 또는 간접적으로 서로 접속되는 제1 및 제2 측면 외부 전극을 갖고, 상기 제2 내부 전극에 접속된 측면 외부 전극부가 설치된다.And first and second side external electrodes which are connected to each other and which are connected to each other and which are connected to the first internal electrode and the second external electrode, An electrode section is provided.
상기 한 쌍의 제1 및 제2 측면 중 상기 다른 쪽에, 상기 제1 및 제2 측면 외부 전극을 접속하는 제3 측면 외부 전극이 설치되어도 된다.And a third side external electrode connecting the first and second side external electrodes may be provided on the other of the pair of first and second sides.
절연 불량이 발생하기 어려운 적층 세라믹 전자 부품 및 그 제조 방법을 제공할 수 있다.It is possible to provide a multilayer ceramic electronic device in which insulation failure is less likely to occur and a manufacturing method thereof.
도 1은 본 발명의 제1 실시 형태에 관한 적층 세라믹 콘덴서의 사시도.
도 2는 상기 적층 세라믹 콘덴서의 평면도.
도 3은 상기 적층 세라믹 콘덴서의 측면도.
도 4는 상기 적층 세라믹 콘덴서의 분해 사시도.
도 5는 상기 적층 세라믹 콘덴서의 도 1의 A-A'선을 따른 단면도.
도 6은 상기 적층 세라믹 콘덴서의 도 1의 B-B'선을 따른 단면도.
도 7은 상기 적층 세라믹 콘덴서의 도 1의 B-B'선을 따른 단면도.
도 8은 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도.
도 9는 상기 제조 방법에서 사용되는 세라믹 시트의 평면도.
도 10은 상기 적층 세라믹 콘덴서의 세라믹 소체의 사시도.
도 11은 상기 제조 방법의 외부 전극 형성 공정을 도시하는 사시도.
도 12는 제1 실시 형태의 변형예 1, 2에 관한 적층 세라믹 콘덴서의 단면도.
도 13은 제1 실시 형태의 변형예 1, 2에 관한 적층 세라믹 콘덴서의 구성예를 도시하는 측면도.
도 14는 제1 실시 형태의 변형예 3에 관한 적층 세라믹 콘덴서의 사시도.
도 15는 제1 실시 형태의 변형예 3에 관한 적층 세라믹 콘덴서의 측면도.
도 16은 제1 실시 형태의 변형예 3에 관한 적층 세라믹 콘덴서의 분해 사시도.
도 17은 제1 실시 형태의 변형예 3에 관한 적층 세라믹 콘덴서의 구성예를 도시하는 분해 사시도.
도 18은 본 발명의 제2 실시 형태에 관한 적층 세라믹 콘덴서의 사시도.
도 19는 상기 적층 세라믹 콘덴서의 도 18의 C-C'선을 따른 단면도.
도 20은 상기 적층 세라믹 콘덴서의 제조 과정을 도시하는 사시도.
도 21은 제2 실시 형태의 변형예 1에 관한 적층 세라믹 콘덴서를 도시하는 도면.
도 22는 제2 실시 형태의 변형예 2에 관한 적층 세라믹 콘덴서를 도시하는 도면.1 is a perspective view of a multilayer ceramic capacitor according to a first embodiment of the present invention.
2 is a plan view of the multilayer ceramic capacitor.
3 is a side view of the multilayer ceramic capacitor.
4 is an exploded perspective view of the multilayer ceramic capacitor.
5 is a cross-sectional view taken along the line A-A 'in FIG. 1 of the multilayer ceramic capacitor.
6 is a cross-sectional view taken along the line B-B 'in FIG. 1 of the multilayer ceramic capacitor.
7 is a cross-sectional view taken along the line B-B 'in FIG. 1 of the multilayer ceramic capacitor.
8 is a flowchart showing a method of manufacturing the multilayer ceramic capacitor.
9 is a plan view of a ceramic sheet used in the above manufacturing method.
10 is a perspective view of a ceramic body of the multilayer ceramic capacitor.
11 is a perspective view showing an external electrode forming step of the above manufacturing method.
12 is a cross-sectional view of a multilayer ceramic capacitor according to
13 is a side view showing a configuration example of a multilayer ceramic capacitor according to
14 is a perspective view of a multilayer ceramic capacitor according to
15 is a side view of a multilayer ceramic capacitor according to
16 is an exploded perspective view of a multilayer ceramic capacitor according to
17 is an exploded perspective view showing a structural example of a multilayer ceramic capacitor according to
18 is a perspective view of a multilayer ceramic capacitor according to a second embodiment of the present invention.
19 is a cross-sectional view taken along line C-C 'of Fig. 18 of the multilayer ceramic capacitor.
20 is a perspective view showing a manufacturing process of the multilayer ceramic capacitor.
21 is a view showing a multilayer ceramic capacitor according to
22 is a view showing a multilayer ceramic capacitor according to
이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
도면에는, 적절하게 서로 직교하는 X축, Y축 및 Z축이 나타내어져 있다. X축, Y축 및 Z축은 모든 도면에 있어서 공통이다.In the drawing, X-axis, Y-axis and Z-axis, which are orthogonal to each other, are appropriately shown. The X-axis, Y-axis, and Z-axis are common to all drawings.
<제1 실시 형태>≪ First Embodiment >
[적층 세라믹 콘덴서(10)의 전체 구성][Overall structure of multilayer ceramic capacitor 10]
도 1은, 본 발명의 제1 실시 형태에 관한 적층 세라믹 콘덴서(10)의 사시도이다. 도 2는 적층 세라믹 콘덴서(10)의 평면도이고, 도 3은 적층 세라믹 콘덴서(10)의 측면도이다.1 is a perspective view of a multilayer
적층 세라믹 콘덴서(10)는, 세라믹 소체(11)와, 제1 및 제2 단부 외부 전극(14a, 14b)과, 제1 및 제2 측면 외부 전극(15a, 15b)을 구비하는 관통형(3단자형) 적층 세라믹 콘덴서이다. 적층 세라믹 콘덴서(10)에서는, 제1 및 제2 단부 외부 전극(14a, 14b)이 단부 외부 전극부를 구성하고, 제1 및 제2 측면 외부 전극(15a, 15b)이 단부 외부 전극부와 쌍을 이루는 측면 외부 전극부를 구성하고 있다.The multilayer
적층 세라믹 콘덴서(10)에서는, 예를 들어 제1 및 제2 단부 외부 전극(14a, 14b)이 관통 전극으로서 구성되고, 제1 및 제2 측면 외부 전극(15a, 15b)이 접지 전극으로서 구성된다. 또한, 도 1에서는, 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)을 파선으로 나타냄과 함께 투과시켜 세라믹 소체(11)를 나타내고 있다.In the multilayer
세라믹 소체(11)는, 실질적으로 X축, Y축 및 Z축 방향으로 연장되는 리지부를 갖는 대략 직육면체 형상으로 형성되어 있다. 세라믹 소체(11)의 리지부는 모따기되어 둥글게 형성된 곡면으로서 구성된다. 세라믹 소체(11)는, X축에 수직인 한 쌍의 단부면(T1, T2)과, Z축에 수직인 한 쌍의 제1 측면(S1, S2)과, Y축에 수직인 한 쌍의 제2 측면(S3, S4)을 갖는다. 또한, 세라믹 소체(11)의 각 면(T1, T2, S1, S2, S3, S4)은, 평면이어도, 곡면이어도 된다.The
적층 세라믹 콘덴서(10)는, 예를 들어 제1 측면(S1) 또는 제1 측면(S2)을 기판의 실장면에 대향시켜 실장된다. 적층 세라믹 콘덴서(10)는, 예를 들어 비아(관통 전극)가 설치된 부품 내장 기판에 탑재 가능하다. 이 경우, 제1 단부 외부 전극(14a) 및 제2 단부 외부 전극(14b), 및 제1 측면 외부 전극(15a) 또는 제2 측면 외부 전극(15b)이, 부품 내장 기판의 실장면에 대향하는 제1 측면(S1) 또는 제1 측면(S2)에 있어서, 기판에 설치된 비아에 접속된다.The multilayer
세라믹 소체(11)는, XY 평면을 따라 연장되어, Z축 방향으로 교대로 배치된 제1 및 제2 내부 전극(12, 13)을 갖는다. 제1 내부 전극(12)은, 단부면(T1, T2)에 각각 인출되고, 제2 내부 전극(13)은 제2 측면(S3, S4)에 각각 인출되어 있다. 서로 쌍을 이루는 제1 및 제2 내부 전극(12, 13)은, 적층 세라믹 콘덴서(10)의 내부 전극부를 구성하고 있다.The
또한, 본 발명에 있어서의 「교대로 배치」라 함은, 모든 제1 및 제2 내부 전극(12, 13)이 완전히 교대로 배치되는 경우에 한정되지 않고, 적층 구조의 일부에 있어서 복수의 제1 내부 전극(12) 또는 제2 내부 전극(13)이 연속해서 배치되는 경우도 포함하는 것이다.The "alternate arrangement" in the present invention is not limited to the case where all of the first and second
단부 외부 전극(14a, 14b)은, 세라믹 소체(11)의 단부면(T1, T2)을 포함한 양단부를 덮고 있고, 단부면(T1, T2)에 인출된 제1 내부 전극(12)을 접속하고 있다. 단부 외부 전극(14a, 14b)은, 단부면(T1, T2)으로부터 측면(S1, S2, S3, S4)으로 연장되어 있고, X축 방향으로 개구된 컵 형상을 나타내고 있다.The end
측면 외부 전극(15a, 15b)은, 세라믹 소체(11)의 X축 방향의 중앙 영역에, 단부 외부 전극(14a, 14b)으로부터 간격을 두고 설치되고, 제2 측면(S3, S4)에 인출된 제2 내부 전극(13)을 접속하고 있다.The side surface
측면 외부 전극(15a, 15b)은, 각각 세라믹 소체(11)의 제1 측면(S1, S2)을 덮고, 제1 측면(S1, S2)으로부터 제2 측면(S3, S4)으로 돌아 들어가 있다. 그리고, 측면 외부 전극(15a, 15b)은, 제2 측면(S3, S4)의 Z축 방향 중앙 영역의 접속부(15j)에 있어서 서로 접속되어 있다. 이러한 구성에 의해, 측면 외부 전극(15a, 15b)은, 측면(S1, S2, S3, S4)의 전체 둘레에 걸쳐 연속된 구성으로 되어 있다.The side
도 4는, 세라믹 소체(11)의 분해 사시도이다. 도 5는, 적층 세라믹 콘덴서(10)의 도 1의 A-A'선을 따른 단면도이고, 도 6은 적층 세라믹 콘덴서(10)의 도 1의 B-B'선을 따른 단면도이다. 또한, 실제로는 소성 후의 세라믹 소체(11)를 분해할 수는 없지만, 도 4에서는 설명의 편의상 세라믹 소체(11)를 분해하여 도시하고 있다.Fig. 4 is an exploded perspective view of the
세라믹 소체(11)는, Z축 방향 중앙 영역의 내부 전극(12, 13)이 배치된 용량 형성부(17)와, 용량 형성부(17)를 Z축 방향으로 끼우는 커버부(18, 19)에 의해 구성되어 있다. 용량 형성부(17)는, 정전 용량을 형성하는 기능을 갖는다. 커버부(18, 19)는, 정전 용량을 형성하지 않고, 주로 용량 형성부(17)를 보호하는 기능 등을 갖는다.The
또한, 도 4에 도시하는 바와 같이, 세라믹 소체(11)는 XY 평면을 따라 연장되는 복수의 세라믹층(16)이 Z축 방향으로 적층된 적층 구조를 갖는다. 용량 형성부(17)에서는, 제1 내부 전극(12)이 형성된 세라믹층(16)과, 제2 내부 전극(13)이 형성된 세라믹층(16)이 교대로 적층되어 있다. 커버부(18, 19)에서는, 내부 전극(12, 13)이 형성되어 있지 않은 세라믹층(16)이 복수매 적층되어 있다.4, the
제1 내부 전극(12)은 띠 형상이며, 제2 내부 전극(13)에 대향하는 대향면과 동등한 폭으로 단부면(T1, T2)에 인출되어 있다. 제2 내부 전극(13)은, 제1 내부 전극(12)에 대향하는 대향면보다도 좁은 폭으로 X축 방향 중앙 영역에 있어서 제2 측면(S3, S4)에 인출되어 있다. 또한, 용량 형성부(17) 및 커버부(18, 19)에 있어서의 세라믹층(16)의 적층 수는, 적층 세라믹 콘덴서(10)에 요구되는 성능이나 형상 등에 따라서 임의로 결정 가능하다.The first
용량 형성부(17)에서는, 제1 내부 전극(12)이 단부 외부 전극(14a, 14b)에 의해 서로 접속되고, 제2 내부 전극(13)이 측면 외부 전극(15a, 15b)에 의해 서로 접속되어 있다. 이로 인해, 단부 외부 전극(14a, 14b)과 측면 외부 전극(15a, 15b) 사이에 전압이 인가되면, 내부 전극(12, 13) 사이의 세라믹층(16)에 전압이 가해진다. 이에 의해, 용량 형성부(17)에는, 전압에 따른 전하가 축적된다.The first
각 세라믹층(16)은, 유전체 세라믹스에 의해 형성되어 있다.Each of the
각 세라믹층(16)을 형성하는 유전체 세라믹스로서는, 예를 들어 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산 지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 하는 재료를 이용 가능하다.Examples of the dielectric ceramics for forming each
또한, 커버부(18, 19)는 정전 용량을 형성하지 않으므로, 커버부(18, 19)를 구성하는 세라믹층(16)을 형성하는 유전체 세라믹스에는 고유전율이 요구되지 않는다. 따라서, 커버부(18, 19)를 구성하는 세라믹층(16)과 용량 형성부(17)를 구성하는 세라믹층(16)에서 상이한 유전체 세라믹스를 사용해도 된다. 그러나, 구조 안정성 등의 관점에서, 커버부(18, 19)를 구성하는 세라믹층(16)과 용량 형성부(17)를 구성하는 세라믹층(16)에서 마찬가지의 유전체 세라믹스를 사용하는 것이 바람직하다.Since the
내부 전극(12, 13)은, 양도체에 의해 형성된다. 내부 전극(12, 13)을 형성하는 양도체로서는, 예를 들어 니켈, 구리, 팔라듐, 백금, 은, 금 등을 주성분으로 하는 금속이나 합금을 이용 가능하다.The
단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)도 양도체에 의해 형성된다. 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)을 형성하는 양도체로서는, 예를 들어 니켈, 구리, 팔라듐, 백금, 은, 금 등을 주성분으로 하는 금속이나 합금을 이용 가능하다.The end
단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)은, 단층 구조여도, 복층 구조여도 된다. 복층 구조는, 예를 들어 하지막과 표면막의 2층 구조나, 하지막과 중간막과 표면막의 3층 구조로서 구성되어 있어도 된다.The end
하지막은, 예를 들어 니켈, 구리, 팔라듐, 백금, 은, 금 등을 주성분으로 하는 금속이나 합금의 베이킹막으로 할 수 있다.The undercoating film can be a baking film of a metal or alloy mainly composed of nickel, copper, palladium, platinum, silver, gold, or the like.
중간막은, 예를 들어 백금, 팔라듐, 금, 구리, 니켈 등을 주성분으로 하는 금속이나 합금의 도금막으로 할 수 있다.The interlayer may be a plated film of a metal or alloy mainly composed of, for example, platinum, palladium, gold, copper, nickel, or the like.
표면막은, 예를 들어 구리, 주석, 팔라듐, 금, 아연 등을 주성분으로 하는 금속이나 합금의 도금막으로 할 수 있다.The surface film can be a plated film of a metal or alloy mainly composed of, for example, copper, tin, palladium, gold, and zinc.
본 실시 형태에 관한 적층 세라믹 콘덴서(10)에서는, 측면 외부 전극(15a, 15b)이 접속되는 접속부(15j)를 제2 측면(S3, S4)에 설치함으로써, 제1 측면 외부 전극(15a)과 제2 측면 외부 전극(15b)이 제1 측면(S1, S2)과 제2 측면(S3, S4)을 접속하는 리지부를 서로 넘어 겹치는 구성으로는 되지 않는다. 이로 인해, 제조 과정에서 리지부 근방에 있어서 측면 외부 전극(15a, 15b)의 폭이 넓어지는 것을 방지할 수 있다.In the multilayer
이와 같이, 적층 세라믹 콘덴서(10)에서는, 리지부 근방에 있어서 측면 외부 전극(15a, 15b)의 폭이 넓어지지 않으므로, 단부 외부 전극(14a, 14b)과 측면 외부 전극(15a, 15b)의 간격을 충분히 넓게 확보할 수 있다. 따라서, 적층 세라믹 콘덴서(10)에서는, 예를 들어 내습 시험 등을 할 때에도, 절연 불량이 발생하기 어렵다.As described above, in the multilayer
또한, 측면 외부 전극(15a, 15b)은, 접속부(15j)에 있어서 두께가 불균일해지기 쉽다. 즉, 접속부(15j)는, 도 6에 도시하는 바와 같이 측면 외부 전극(15a, 15b)의 단부이기 때문에 얇아지는 경우가 있고, 반대로 도 7에 도시하는 바와 같이 측면 외부 전극(15a, 15b)끼리의 겹침에 의해 두꺼워지는 경우도 있다. 이로 인해, 접속부(15j)가 설치된 면에서는 평탄성이 손상되기 쉽다.Further, the thickness of the side
이 점에서, 적층 세라믹 콘덴서(10)에서는, 접속부(15j)가 기판에의 실장면인 제1 측면(S1, S2)이 아니라, 제2 측면(S3, S4)에 설치된다. 즉, 제1 측면(S1, S2)에는, 균일한 두께의 일련의 측면 외부 전극(15a, 15b)이 배치된다. 이로 인해, 측면 외부 전극(15a, 15b)은, 제1 측면(S1, S2)에 있어서 평탄성이 양호하게 유지된다.In this respect, in the multilayer
이와 같이, 적층 세라믹 콘덴서(10)에서는, 제1 측면(S1, S2)에 있어서 측면 외부 전극(15a, 15b)의 평탄성이 유지되므로, 제1 측면(S1, S2)을 기판의 실장면에 대향시켜 실장되는 경우에도, 기울어지는 일 없이, 적정한 자세를 유지하는 것이 가능해진다. 또한, 제1 측면(S1) 또는 제1 측면(S2)에 있어서 제1 측면 외부 전극(15a) 또는 제2 측면 외부 전극(15b)을 기판의 비아에 접속하는 경우, 접속이 용이해진다.As described above, in the multilayer
또한, 세라믹 소체(11)의 X축, Y축 및 Z축 방향의 치수의 어스펙트비는, 적층 세라믹 콘덴서(10)에 요구되는 성능이나 형상 등에 따라서 임의로 결정 가능하다.The aspect ratio of the dimensions of the
그러나, 본 발명은 세라믹 소체(11)의 Z축 방향의 두께가 Y축 방향의 폭의 100％ 이하인 박형의 세라믹 콘덴서(10)에 특히 유용하다. 즉, 박형의 세라믹 콘덴서(10)에서는, 측면 외부 전극(15a, 15b)의 돌아 들어감량이 작아지게 되므로, 측면 외부 전극(15a, 15b)을 용이하게 접속 가능해진다. 특히, 세라믹 소체(11)의 Z축 방향의 두께가 Y축 방향의 폭의 50％ 이하인 경우에 특히 높은 제조 효율이 얻어지는 것이 확인되어 있다.However, the present invention is particularly useful for a thin-
또한, 마찬가지로, 본 발명은, 세라믹 소체(11)의 Z축 방향의 두께가 측면 외부 전극(15a, 15b)의 X축 방향의 폭의 100％ 이하인 박형의 세라믹 콘덴서에 있어서도 특히 유용하다. 특히, 세라믹 소체(11)의 Z축 방향의 두께가 측면 외부 전극(15a, 15b)의 X축 방향의 폭의 80％ 이하인 경우에 특히 높은 제조 효율이 얻어지는 것이 확인되어 있다.Likewise, the present invention is particularly useful also for a thin ceramic capacitor in which the thickness of the
[적층 세라믹 콘덴서(10)의 제조 방법][Manufacturing Method of Multilayer Ceramic Capacitor (10)
도 8은, 적층 세라믹 콘덴서(10)의 제조 방법을 나타내는 흐름도이다. 도 9∼도 11은, 적층 세라믹 콘덴서(10)의 제조 과정을 도시하는 도면이다. 이하, 적층 세라믹 콘덴서(10)의 제조 방법에 대해, 도 8을 따라, 도 9∼도 11을 적절하게 참조하면서 설명한다.8 is a flow chart showing a method of manufacturing the multilayer
(스텝 ST1: 세라믹 시트 준비 공정)(Step ST1: Ceramic sheet preparing step)
스텝 ST1에서는, 미소성의 세라믹 시트(16U)를 준비한다.In step ST1, the uncured
도 9는, 스텝 ST1에서 준비되는 세라믹 시트(16U)의 평면도이다. 구체적으로는, 도 9의 (a)에 도시하는 미소성의 제1 내부 전극(12U)이 형성된 세라믹 시트(16U)와, 도 9의 (b)에 도시하는 미소성의 제2 내부 전극(13U)이 형성된 세라믹 시트(16U)와, 도 9의 (c)에 도시하는 내부 전극(12U, 13U)이 형성되어 있지 않은 세라믹 시트(16U)가 준비된다.9 is a plan view of the
세라믹 시트(16U)를 제작하기 위해, 먼저 세라믹 슬러리를 준비한다. 세라믹 슬러리는, 예를 들어 유전체 세라믹스 분말(티타늄산바륨 분말 등)과, 용제(에탄올 등)와, 바인더(폴리비닐부티랄 등)와, 첨가제(분산제 등)를 혼합함으로써 얻어진다.To prepare the
그리고, 상기한 세라믹 슬러리를 시트 형상으로 성형함으로써 세라믹 시트(16U)가 얻어진다. 세라믹 슬러리의 성형에는, 예를 들어 다이 코터나 그라비아 코터 등의 성형 장치를 사용할 수 있다.Then, the ceramic slurry is formed into a sheet shape to obtain a
세라믹 시트(16U)에 내부 전극(12U, 13U)을 형성하기 위해, 먼저 금속 페이스트를 준비한다. 금속 페이스트는, 예를 들어 금속 분말(니켈 분말 등)과, 용제(테르피네올 등)와, 바인더(에틸셀룰로오스 등)와, 첨가제(분산제 등)를 혼합함으로써 얻어진다.In order to form the
그리고, 상기한 금속 페이스트를 세라믹 시트(16U)에 인쇄함으로써 내부 전극(12U, 13U)을 형성할 수 있다. 금속 페이스트의 인쇄에는, 예를 들어 스크린 인쇄기나 그라비아 인쇄기 등의 인쇄 장치를 사용할 수 있다.The
(스텝 ST2: 적층 공정)(Step ST2: lamination step)
스텝 ST2에서는, 스텝 ST1에서 준비된 세라믹 시트(16U)를 Z축 방향으로 적층한다. 즉, 도 4에 도시하는 구성으로 되도록, 도 9에 도시하는 각 세라믹 시트(16U)를 적층하고, 열압착함으로써 미소성의 세라믹 소체(11U)가 얻어진다. 세라믹 시트(16U)의 적층에는, 예를 들어 가동식 흡착 헤드 등의 적층 장치를 사용할 수 있다.In step ST2, the
(스텝 ST3: 소성 공정)(Step ST3: firing step)
스텝 ST3에서는, 스텝 ST2에서 얻어진 미소성의 세라믹 소체(11U)를 소성한다. 즉, 미소성의 세라믹 소체(11U)를 가열하여 소결시킨다. 그리고, 배럴 연마 등에 의해 모따기함으로써, 도 10에 도시하는 세라믹 소체(11)가 얻어진다. 세라믹 소체(11U)의 소성은, 예를 들어 터널형 소성로나 상자형 소성로 등의 소성 장치를 사용하여, 환원성 분위기나 저산소 분압 분위기에서 행할 수 있다.In step ST3, the unfired ceramic body 11U obtained in step ST2 is fired. That is, the microcrystalline ceramic body 11U is heated and sintered. Then, by chamfering by barrel polishing or the like, the
(스텝 ST4: 외부 전극 형성 공정)(Step ST4: external electrode forming step)
스텝 ST4에서는, 스텝 ST3에서 얻어진 세라믹 소체(11)에, 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)을 형성한다. 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)은, 세라믹 소체(11)에 도전성 페이스트를 도포하고, 베이킹함으로써 형성된다.In step ST4, end
도 11은, 스텝 ST4의 과정을 도시하는 세라믹 소체(11)의 사시도이다.11 is a perspective view of the
먼저, 도 11의 (a)에 도시하는 바와 같이, 세라믹 소체(11)에 도전성 페이스트를 도포함으로써, 미소성의 제1 및 제2 단부 외부 전극(14aU, 14bU)을 형성한다.First, as shown in Fig. 11A, first and second end external electrodes 14aU and 14bU are formed by applying a conductive paste to the
다음으로, 도 11의 (b)에 도시하는 바와 같이, 세라믹 소체(11)에 도전성 페이스트를 도포함으로써, 미소성의 제1 측면 외부 전극(15aU)을 형성한다.Next, as shown in Fig. 11 (b), the
또한, 도 11의 (c)에 도시하는 바와 같이, 세라믹 소체(11)에 도전성 페이스트를 도포함으로써, 미소성의 제2 측면 외부 전극(15bU)을 형성한다.Further, as shown in Fig. 11 (c), the second side external electrode 15bU is formed by applying a conductive paste to the
세라믹 소체(11)에의 도전성 페이스트의 도포에는, 예를 들어 롤러 도포기나 딥 도포기 등의 도포 장치를 사용할 수 있다. 또한, 단부 외부 전극(14aU, 14bU) 및 측면 외부 전극(15aU, 15bU)의 형성 순서는 임의로 결정 가능하다.For applying the conductive paste to the
그리고, 도 11의 (c)에 도시하는 단부 외부 전극(14aU, 14bU) 및 측면 외부 전극(15aU, 15bU)을 세라믹 소체(11)에 베이킹함으로써, 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)이 형성되고, 도 1 등에 도시하는 적층 세라믹 콘덴서(10)가 얻어진다.By baking the end portions external electrodes 14aU and 14bU and the side external electrodes 15aU and 15bU shown in FIG. 11 (c) on the
세라믹 소체(11)에의 단부 외부 전극(14aU, 14bU) 및 측면 외부 전극(15aU, 15bU)의 베이킹은, 예를 들어 환원성 분위기나 저산소 분압 분위기에서 행할 수 있다.Baking of the end external electrodes 14aU and 14bU and the side external electrodes 15aU and 15bU to the
또한, 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)은, 상기한 도전성 페이스트의 베이킹막을 하지막으로 하고, 하지막과 표면막의 2층 구조나, 하지막과 중간막과 표면막의 3층 구조로 해도 상관없다.The end
본 실시 형태에 관한 제조 방법에서는, 측면 외부 전극(15a, 15b)을 형성하기 위해 도전성 페이스트를 세라믹 소체(11)의 제1 측면(S1) 및 제1 측면(S2)으로부터 도포한다. 즉, 2회의 도전성 페이스트의 도포에 의해 측면 외부 전극(15a, 15b)을 형성할 수 있다. 이와 같이, 본 실시 형태에 관한 제조 방법에서는, 도전성 페이스트의 도포 횟수가 적어지게 되므로, 제조 프로세스가 간단해짐과 함께, 도전성 페이스트의 위치 어긋남이 발생하기 어렵다.In the manufacturing method according to the present embodiment, the conductive paste is applied from the first side face S1 and the first side face S2 of the
또한, 제조 효율 등의 관점에서, 스텝 ST1(세라믹 시트 준비 공정)에 있어서 복수의 적층 세라믹 콘덴서(10)마다 개편화되어 있지 않은 대직경의 세라믹 시트(16U)가 준비되고, 스텝 ST2(적층 공정) 후에 개편화되는 것이 바람직하다. 본 실시 형태에서는, 설명의 편의상, 스텝 ST1에 있어서 개편화된 세라믹 시트(16U)가 준비되는 것으로 하였지만, 개편화의 타이밍은 임의로 결정 가능하다.Further, from the viewpoint of manufacturing efficiency and the like, a large-
또한, 상기에서는, 세라믹 소체(11)를 소성한 후에, 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b)을 베이킹하는 예에 대해 설명하였다. 그러나, 세라믹 소체(11)와 단부 외부 전극(14a, 14b)과 측면 외부 전극(15a, 15b)을 동시에 소성해도 상관없다.In the above example, the end
[변형예 1, 2에 관한 적층 세라믹 콘덴서(10)][
도 12는, 상기 제1 실시 형태의 변형예 1, 2에 관한 적층 세라믹 콘덴서(10)의 단면도이다.12 is a cross-sectional view of a multilayer
도 12의 (a)에 도시하는 변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 제1 측면 외부 전극(15a)의 제2 측면(S3, S4)으로의 돌아 들어감량이, 제2 측면 외부 전극(15b)의 제2 측면(S3, S4)으로의 돌아 들어감량보다도 크다. 이에 의해, 제2 측면(S3, S4)의 어느 쪽에 있어서도, 제1 측면 외부 전극(15a)이 제2 측면 외부 전극(15b)을 개재하지 않고 모든 제2 내부 전극(13)에 접속되어 있다.In the multilayer
여기서, 제2 측면(S3, S4) 각각에 있어서, 제1 측면 외부 전극(15a)에만 접속된 제2 내부 전극(13)과, 제2 측면 외부 전극(15b)에만 접속된 제2 내부 전극(13)이 존재하는 경우를 상정한다. 이 경우, 제1 측면 외부 전극(15a)과 제2 측면 외부 전극(15b)의 경계부에 있어서, 제2 내부 전극(13)과 측면 외부 전극(15a, 15b)의 접속이 불안정해지는 경우가 있을 수 있다.The second
이 점에서, 변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 제2 측면(S3, S4)에 인출된 제2 내부 전극(13)이 일괄적으로 제1 측면 외부 전극(15a)에 의해 접속되어 있다. 이에 의해, 제2 내부 전극(13)과 측면 외부 전극(15a, 15b)을 보다 확실하게 접속할 수 있다.In this respect, in the multilayer
또한, 제1 측면 외부 전극(15a)은 제2 측면(S3, S4)과 제1 측면(S2)을 접속하는 리지부까지 도달해 있어도 된다. 그러나, 제2 측면 외부 전극(15b)의 평탄성 확보의 관점에서, 제1 측면 외부 전극(15a)이 제1 측면(S2)에 도달해 있는 것은 바람직하지 않다.The first side
도 12의 (b)에 도시하는 변형예 2에 관한 적층 세라믹 콘덴서(10)도, 변형예 1과 마찬가지로, 제2 내부 전극(13)과 측면 외부 전극(15a, 15b)을 보다 확실하게 접속할 수 있는 구성을 갖는다.The multilayer
즉, 변형예 2에 관한 적층 세라믹 콘덴서(10)에서는, 변형예 1과는 달리, 제2 측면 외부 전극(15b)의 제2 측면(S3)으로의 돌아 들어감량이, 제1 측면 외부 전극(15a)의 제2 측면(S3)으로의 돌아 들어감량보다도 크다. 이에 의해, 제2 측면(S3)에 있어서, 제2 측면 외부 전극(15b)이 제1 측면 외부 전극(15a)을 개재하지 않고 모든 제2 내부 전극(13)에 접속되어 있다.In other words, in the multilayer
이와 같이, 제2 측면(S3, S4) 각각에 있어서, 측면 외부 전극(15a, 15b) 중 어느 한쪽이 다른 쪽을 개재하지 않고 모든 제2 내부 전극(13)에 접속되어 있으면, 변형예 1과 마찬가지의 효과가 얻어진다.As described above, when either one of the side
또한, 제2 측면(S3, S4)의 각각에 있어서, 제2 내부 전극(13)이 인출된 전체 영역이 측면 외부 전극(15a, 15b) 중 어느 한쪽에 의해 덮여 있는 구성은 필수는 아니다.It is not essential that the entire area of the second side faces S3 and S4 where the second
예를 들어, 도 13에 도시하는 바와 같이, 제1 측면 외부 전극(15a)이 Z축 방향 최하부에 있는 제2 내부 전극(13)의 X축 방향 중앙부만을 덮고, X축 방향 양단부를 덮고 있지 않아도 된다. 이 경우에도, 제1 측면 외부 전극(15a)이 모든 제2 내부 전극(13)을 일괄적으로 접속하고 있으므로, 제2 내부 전극(13)과 측면 외부 전극(15a, 15b)을 보다 확실하게 접속할 수 있다.For example, as shown in Fig. 13, the first side
[변형예 3에 관한 적층 세라믹 콘덴서(10)][
도 14는, 상기 제1 실시 형태의 변형예 3에 관한 적층 세라믹 콘덴서(10)의 사시도이다. 도 15는 적층 세라믹 콘덴서(10)의 측면도이고, 도 16은 적층 세라믹 콘덴서(10)의 분해 사시도이다.14 is a perspective view of a multilayer
변형예 3에 관한 적층 세라믹 콘덴서(10)에서는, 상기 제1 실시 형태와는 달리, 제1 내부 전극(12)이, 단부면(T1, T2)이 아니라, 제2 측면(S3, S4)의 단부면(T1, T2)측의 양단부에 인출되어 있다. 즉, 제1 내부 전극은, 단부 외부 전극(14a, 14b)의 제2 측면(S3, S4)으로의 연장부에 덮여 있다. 이로 인해, 변형예 3에 관한 적층 세라믹 콘덴서(10)에서도 제1 내부 전극(12)이 단부 외부 전극(14a, 14b)에 의해 접속되어 있다.The multilayer
변형예 3에 관한 적층 세라믹 콘덴서(10)에서도, 상기 제1 실시 형태에 관한 적층 세라믹 콘덴서(10)와 마찬가지의 효과가 얻어진다.Also in the multilayer
이와 같이, 적층 세라믹 콘덴서(10)의 제1 내부 전극(12)은, 단부 외부 전극(14a, 14b)에 덮이는 세라믹 소체(11)의 단부면(T1, T2)측의 단부에 인출되어 있으면 되고, 제2 측면(S3, S4)에 인출되어 있어도 된다.The first
이 경우, 단부 외부 전극(14a, 14b)은, 단부면(T1, T2)을 덮지 않고, 측면(S1, S2, S3, S4)의 X축 방향 양단부만을 덮고 있어도 된다. 또한, 단부 외부 전극(14)은 제2 측면(S3, S4)의 제1 내부 전극(12)이 인출된 영역만을 덮고 있어도 된다.In this case, the end
또한, 도 17에 도시하는 바와 같이, 제1 내부 전극(12)은, 단부면(T1, T2) 및 제2 측면(S3, S4)의 양쪽에 걸쳐 인출되어 있어도 된다.As shown in Fig. 17, the first
<제2 실시 형태>≪ Second Embodiment >
본 발명의 제2 실시 형태에 관한 적층 세라믹 콘덴서(10)에 대해 설명한다. 본 실시 형태에서는, 제1 실시 형태와 공통인 구성에 대해, 그 설명을 적절하게 생략한다. 또한, 본 실시 형태의 구성 중, 제1 실시 형태에 대응하는 구성에는, 제1 실시 형태와 마찬가지의 부호를 사용한다.A multilayer
[적층 세라믹 콘덴서(10)의 구성][Configuration of Multilayer Ceramic Capacitor 10]
도 18은 본 실시 형태에 관한 적층 세라믹 콘덴서(10)의 사시도이고, 도 19는 적층 세라믹 콘덴서(10)의 도 18의 C-C'선을 따른 단면도이다.Fig. 18 is a perspective view of the multilayer
본 실시 형태에 관한 적층 세라믹 콘덴서(10)는, 제1 및 제2 측면 외부 전극(15a, 15b)과 마찬가지의 방법으로 제2 측면(S3, S4)에 설치된 제3 측면 외부 전극(15c)을 갖는다. 제3 측면 외부 전극(15c)은, X축 방향의 치수가 제1 및 제2 측면 외부 전극(15a, 15b)과 마찬가지이며, 제2 측면(S3, S4)의 Z축 방향의 중앙 영역을 덮고 있다.The multilayer
제1 및 제2 측면 외부 전극(15a, 15b)은, 제3 측면 외부 전극(15c)을 통해 접속되어 있다. 즉, 제2 측면(S3, S4)에는 각각, 제1 측면 외부 전극(15a)과 제3 측면 외부 전극(15c)의 접속부(15j)와, 제2 측면 외부 전극(15b)과 제3 측면 외부 전극(15c)의 접속부(15j)가 설치되어 있다.The first and second side
본 실시 형태에 관한 적층 세라믹 콘덴서(10)에서는, 제1 및 제2 측면 외부 전극(15a, 15b)의 제2 측면(S3, S4)으로의 돌아 들어감량이 작기 때문에, 제1 및 제2 측면 외부 전극(15a, 15b)을 용이하게 형성 가능해진다.In the multilayer
또한, 제3 측면 외부 전극(15c)은, 세라믹 소체(11)의 용량 형성부(17)를 덮고 있는 것이 바람직하다. 즉, 제2 측면(S3, S4)에 설치된 접속부(15j)가 모두 커버부(18, 19)에 배치되어 있는 것이 바람직하다. 이 경우에, 제2 내부 전극(13)이 일괄적으로 제3 측면 외부 전극(15c)에 의해서만 접속되므로, 제2 내부 전극(13)과 측면 외부 전극(15a, 15b, 15c)을 보다 확실하게 접속할 수 있다.It is preferable that the third side
[적층 세라믹 콘덴서(10)의 제조 방법][Manufacturing Method of Multilayer Ceramic Capacitor (10)
본 실시 형태에 관한 적층 세라믹 콘덴서(10)의 제조 방법은, 도 8에 나타내는 스텝 ST1∼ST3에 대해 제1 실시 형태와 공통이고, 스텝 ST4만이 제1 실시 형태와는 다르다.The method of manufacturing the multilayer
도 20은, 스텝 ST4의 과정을 나타내는 세라믹 소체(11)의 사시도이다.20 is a perspective view of the
먼저, 도 20의 (a)에 도시하는 바와 같이, 미소성의 제1 및 제2 단부 외부 전극(14aU, 14bU)이 형성된 세라믹 소체(11)에 도전성 페이스트를 도포함으로써, 미소성의 제3 측면 외부 전극(15cU)을 형성한다.First, as shown in Fig. 20A, a conductive paste is applied to the
다음으로, 도 20의 (b)에 도시하는 바와 같이, 세라믹 소체(11)에 도전성 페이스트를 도포함으로써, 미소성의 제1 측면 외부 전극(15aU)을 형성한다. 또한, 세라믹 소체(11)에 도전성 페이스트를 도포함으로써, 미소성의 제2 측면 외부 전극(15bU)을 형성한다.Next, as shown in Fig. 20 (b), the
그리고, 단부 외부 전극(14aU, 14bU) 및 측면 외부 전극(15aU, 15bU, 15cU)을 세라믹 소체(11)에 베이킹함으로써, 단부 외부 전극(14a, 14b) 및 측면 외부 전극(15a, 15b, 15c)이 형성되고, 도 18 등에 도시하는 적층 세라믹 콘덴서(10)가 얻어진다.The end
또한, 제3 측면 외부 전극(15c)은, 제2 측면(S3, S4)에만 설치되면 되고, 제1 측면(S1, S2)으로 돌아 들어갈 필요가 없으므로, 도전성 페이스트를 베이킹하는 방법에 한정되지 않고, 다종 다양한 방법으로 형성 가능하다. 이러한 방법으로서는, 예를 들어 증착법, 스퍼터법, 도금법, 인쇄법 등을 들 수 있다.The third side
[변형예 1에 관한 적층 세라믹 콘덴서(10)][
도 21은, 상기 제2 실시 형태의 변형예 1에 관한 적층 세라믹 콘덴서(10)를 도시하는 도면이다. 도 21의 (a)는 적층 세라믹 콘덴서(10)의 측면도이고, 도 21의 (b)는 적층 세라믹 콘덴서(10)의 평면도이다.21 is a diagram showing a multilayer
변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 제2 측면(S3, S4)에 인출된 제2 내부 전극(13)의 전체를 덮도록 제3 측면 외부 전극(15c)이 설치되어 있다. 제3 측면 외부 전극(15c)은, 제2 내부 전극(13)의 인출 폭에 맞추어, X축 방향에 있어서의 폭 d1이 가능한 한 좁아지도록 형성되어 있다.In the multilayer
이에 의해, 제3 측면 외부 전극(15c)과 제2 내부 전극(13)의 양호한 접속을 담보하면서, 제2 내부 전극(13)과 접속되는 제3 측면 외부 전극(15c)을 단부 외부 전극(14a, 14b)으로부터 충분 이격시켜 배치하는 것이 가능해진다. 이로 인해, 제3 측면 외부 전극(15c)과 단부 외부 전극(14a, 14b)의 사이에 있어서, 예를 들어 연면 방전 등에 의한 쇼트를 방지할 수 있다.The third side
그러나, 상기 제2 실시 형태(도 18 등)와 같이 측면 외부 전극(15a, 15b, 15c)의 X축 방향의 폭이 모두 동등하면, 제1 측면 외부 전극(15a) 또는 제2 측면 외부 전극(15b)에 있어서 기판의 실장면에 접속되는 영역의 면적을 충분히 넓게 확보할 수 없는 경우가 있다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 기판의 실장면에 대한 양호한 접속이 얻어지지 않게 된다.However, if the widths of the side surface
따라서, 변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 도 21에 도시하는 바와 같이, 제1 측면 외부 전극(15a) 및 제2 측면 외부 전극(15b)의 X축 방향에 있어서의 폭 d2를, 제3 측면 외부 전극(15c)의 X축 방향의 폭 d1보다도 넓게 한다.21, the width d2 of the first side
또한, 제1 측면 외부 전극(15a) 및 제2 측면 외부 전극(15b)의 폭 d2는, 제1 측면(S1, S2)의 Y축 방향의 중앙부에서 측정되는 값으로 할 수 있다. 또한, 제3 측면 외부 전극(15c)의 폭 d1은, 제2 측면(S3, S4)의 Z축 방향의 중앙부에서 측정되는 값으로 할 수 있다.The width d2 of the first side
이에 의해, 변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 제1 측면(S1, S2) 상에 있어서 제1 및 제2 측면 외부 전극(15a, 15b)의 면적을 넓게 확보할 수 있다. 이로 인해, 변형예 1의 구성에서는, 적층 세라믹 콘덴서(10)와 기판의 실장면의 양호한 접속을 용이하게 얻을 수 있다.As a result, in the multilayer
또한, 제1 측면 외부 전극(15a)과 제2 측면 외부 전극(15b)에서, 폭 d2가 서로 달라도 된다. 특히, 제1 측면 외부 전극(15a) 및 제2 측면 외부 전극(15b) 중 어느 한쪽의 폭 d2만이 제3 측면 외부 전극(15c)의 폭 d1보다도 넓어도 된다.The width d2 of the first side
예를 들어, 기판에의 실장면이 미리 제1 측면(S1)으로 결정되어 있는 경우에는, 제1 측면 외부 전극(15a)의 폭 d2만을 넓게 해도 된다. 반대로, 기판에의 실장면이 미리 제1 측면(S2)으로 결정되어 있는 경우에는, 제2 측면 외부 전극(15b)의 폭 d2만을 넓게 해도 된다.For example, when the mounting surface on the substrate is determined in advance as the first side surface S1, only the width d2 of the first side surface
또한, 변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 제1 및 제2 측면 외부 전극(15a, 15b)이 X축 방향의 광범위에 걸쳐 설치되므로, 제3 측면 외부 전극(15c)이 X축 방향으로 다소 어긋나는 경우라도, 제1 및 제2 측면 외부 전극(15a, 15b)과 제3 측면 외부 전극(15c)의 양호한 접속이 담보된다. 이에 의해, 변형예 1에 관한 적층 세라믹 콘덴서(10)에서는, 높은 신뢰성을 확보할 수 있다.In the multilayer
[변형예 2에 관한 적층 세라믹 콘덴서(10)][
도 22는, 상기 제2 실시 형태의 변형예 2에 관한 적층 세라믹 콘덴서(10)를 도시하는 도면이다. 도 22의 (a)는 적층 세라믹 콘덴서(10)의 측면도이고, 도 22의 (b)는 적층 세라믹 콘덴서(10)의 평면도이다.22 is a diagram showing a multilayer
변형예 2에 관한 적층 세라믹 콘덴서(10)에서도, 제2 측면(S3, S4)에 인출된 제2 내부 전극(13)의 전체를 덮도록 제3 측면 외부 전극(15c)이 설치되어 있다. 제3 측면 외부 전극(15c)은, 제2 내부 전극(13)의 인출 폭에 맞추어, X축 방향에 있어서의 폭 d1이 가능한 한 좁아지도록 형성되어 있다.In the multilayer
그러나, 상기 제2 실시 형태와 같이 측면 외부 전극(15a, 15b, 15c)의 X축 방향의 폭이 모두 동등하면, 제2 내부 전극(13)의 인출 폭이 넓은 경우에, 측면 외부 전극(15a, 15b, 15c)의 전체 둘레에 걸쳐 단부 외부 전극(14a, 14b)과의 간격이 좁아져 버린다. 이에 의해, 측면 외부 전극(15a, 15b, 15c)과 단부 외부 전극(14a, 14b)의 사이에 있어서 쇼트가 발생하기 쉬워진다.However, when the widths of the side surface
따라서, 변형예 2에 관한 적층 세라믹 콘덴서(10)에서는, 제1 측면 외부 전극(15a) 및 제2 측면 외부 전극(15b)의 X축 방향에 있어서의 폭 d2를, 제3 측면 외부 전극(15c)의 X축 방향의 폭 d1보다 좁게 한다.Therefore, in the multilayer
이에 의해, 변형예 2에 관한 적층 세라믹 콘덴서(10)에서는, 제1 및 제2 측면 외부 전극(15a, 15b)을 단부 외부 전극(14a, 14b)으로부터 충분히 이격하여 배치하는 것이 가능해진다. 이에 의해, 제1 및 제2 측면 외부 전극(15a, 15b)과 단부 외부 전극(14a, 14b)의 사이에 있어서 쇼트가 발생하는 것을 방지할 수 있다.Thus, in the multilayer
특히, 변형예 2에 관한 적층 세라믹 콘덴서(10)에서는, 제1 측면 외부 전극(15a) 또는 제2 측면 외부 전극(15b)이 기판의 실장면 상의 땜납을 통해 단부 외부 전극(14a, 14b)과 도통되는 쇼트를 효과적으로 방지할 수 있다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 높은 신뢰성을 확보할 수 있다.Particularly, in the multilayer
또한, 제1 측면 외부 전극(15a)과 제2 측면 외부 전극(15b)에서, 폭 d2가 서로 달라도 된다. 특히, 제1 측면 외부 전극(15a) 및 제2 측면 외부 전극(15b) 중 어느 한쪽의 폭 d2만이 제3 측면 외부 전극(15c)의 폭 d1보다도 좁아도 된다.The width d2 of the first side
예를 들어, 기판에의 실장면이 미리 제1 측면(S1)으로 결정되어 있는 경우에는, 제1 측면 외부 전극(15a)의 폭 d2만을 좁게 해도 된다. 반대로, 기판에의 실장면이 미리 제1 측면(S2)으로 결정되어 있는 경우에는, 제2 측면 외부 전극(15b)의 폭 d2만을 좁게 해도 된다.For example, in the case where the mounting surface on the substrate is determined in advance as the first side surface S1, only the width d2 of the first side surface
<그 밖의 실시 형태>≪ Other Embodiments >
이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상술한 실시 형태에만 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 다양한 변경을 가할 수 있는 것은 물론이다.Although the embodiment of the present invention has been described above, it is needless to say that the present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention.
예를 들어, 측면 외부 전극(15a, 15b)의 접속부(15j)는, 상기 실시 형태에서는 모두 세라믹 소체(11)의 제2 내부 전극(13)이 인출된 제2 측면(S3, S4)에 설치되어 있지만, 이 구성은 필수는 아니다.For example, the connecting
보다 구체적으로는, 측면 외부 전극(15a, 15b)의 접속부(15j)는, 필요에 따라서 제2 내부 전극(13)이 인출되어 있지 않은 제1 측면(S1, S2)에 설치되어 있어도 된다. 즉, 측면 외부 전극(15a, 15b)은, 제2 측면(S3, S4)으로부터 제1 측면(S1, S2)으로 돌아 들어가도록 형성되어 있어도 된다.More specifically, the
이 경우에도, 세라믹 소체(11)의 리지부 근방에 있어서 측면 외부 전극(15a, 15b)의 폭이 넓어지는 것을 방지할 수 있어, 절연 불량이 발생하기 어려운 적층 세라믹 콘덴서(10)가 얻어진다.In this case as well, it is possible to prevent the lateral
또한, 이 경우, 제2 측면(S3, S4)에 인출된 제2 내부 전극(13)이 일괄적으로 제1 측면 외부 전극(15a) 또는 제2 측면 외부 전극(15b)에 의해 접속된다. 이로 인해, 측면 외부 전극(15a, 15b)의 접속 형태에 상관없이, 제2 내부 전극(13)과 측면 외부 전극(15a, 15b)을 보다 확실하게 접속할 수 있다.In this case, the second
또한, 본 발명은, 적층 세라믹 콘덴서 이외에도, 4개의 측면의 전체 둘레에 걸쳐 측면 외부 전극이 설치되는 임의의 적층 세라믹 전자 부품에 적용 가능하다. 본 발명을 적용 가능한, 적층 세라믹 콘덴서 이외의 적층 세라믹 전자 부품으로서는, 예를 들어 유전체 필터 등을 들 수 있다.Further, the present invention is applicable to any multilayer ceramic electronic device in which side external electrodes are provided on all four sides of the multilayer ceramic capacitor in addition to the multilayer ceramic capacitor. Examples of multilayer ceramic electronic components other than multilayer ceramic capacitors applicable to the present invention include dielectric filters.
또한, 적층 세라믹 콘덴서의 각 구성(측면 외부 전극 등)의 치수는, 예를 들어 로트를 대표하도록 임의로 발취한 25개의 샘플을 측정한 치수의 평균값으로 할 수 있다. 또한, 각 샘플의 치수는, 공장 현미경에 의해 측정해도 되고, 또는 광학 현미경이나 주사형 전자 현미경 등에 의해 얻어진 화상으로부터 스케일을 참고로 수치를 판독해도 된다. 이때, 필요하다면 대상 샘플을 연마한 단면에서 측정해도 된다.Further, the dimensions of each constitution (side external electrode, etc.) of the multilayer ceramic capacitor can be, for example, an average value of the measured dimensions of 25 samples randomly sampled to represent the lot. The dimensions of each sample may be measured by a factory microscope or by reading the numerical value from an image obtained by an optical microscope or a scanning electron microscope or the like with reference to a scale. At this time, if necessary, the target sample may be measured on the polished cross section.
10 : 적층 세라믹 콘덴서
11 : 세라믹 소체
12, 13 : 내부 전극
14a, 14b : 단부 외부 전극
15a, 15b, 15c : 측면 외부 전극
15j : 접속부
16 : 세라믹층
17 : 용량 형성부
18, 19 : 커버부
T1, T2 : 단부면
S1, S2 : 제1 측면
S3, S4 : 제2 측면10: Multilayer Ceramic Capacitor
11: Ceramic body
12, 13: internal electrode
14a and 14b:
15a, 15b, 15c: side external electrodes
15j: Connection
16: Ceramic layer
17:
18, 19: cover part
T1, T2: End face
S1, S2: First side
S3, S4: Second side
Claims (12)
상기 한 쌍의 제1 측면을 따라 연장되고, 상기 한 쌍의 제2 측면을 따라 적층된 복수의 세라믹층과,
상기 복수의 세라믹층 사이에 교대로 배치된 제1 및 제2 내부 전극을 포함하고, 상기 제1 내부 전극이 상기 한 쌍의 단부면측의 양단부에 인출되고, 상기 제2 내부 전극이 상기 한 쌍의 제2 측면의 상기 양단부의 사이의 영역에 인출된 내부 전극부
를 갖는 세라믹 소체와,
상기 제1 내부 전극에 접속된 단부 외부 전극부와,
상기 한 쌍의 제1 측면 중 어느 한쪽의 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가는 제1 측면 외부 전극과, 상기 한 쌍의 제1 측면 중 다른 한쪽의 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가는 제2 측면 외부 전극을 갖고, 상기 제2 내부 전극에 접속된 측면 외부 전극부
를 구비하고,
상기 제1 측면 외부 전극 및 상기 제2 측면 외부 전극은, 상기 한 쌍의 제2 측면에서 직접적 또는 간접적으로 서로 접속되고, 상기 제1 측면 및 상기 제2 측면이 접속하는 리지부에서는 서로 중첩되지 않는, 적층 세라믹 전자 부품.A pair of end faces opposed to each other, a pair of first side faces facing each other, and a pair of second side faces facing each other,
A plurality of ceramic layers extending along the pair of first sides and stacked along the pair of second sides,
And first and second internal electrodes alternately arranged between the plurality of ceramic layers, wherein the first internal electrode is drawn to both end portions of the pair of end faces, and the second internal electrode is connected to the pair Which is drawn out to a region between the both ends of the second side surface
And a ceramic body
An end external electrode portion connected to the first internal electrode,
A first side external electrode extending from one side of the pair of first side faces to the second side face of the pair and a second side external electrode extending from the other side of the pair of first sides to the pair of second sides And a second side surface external electrode connected to the second internal electrode,
And,
Wherein the first side external electrode and the second side external electrode are connected to each other directly or indirectly at the second side of the pair and are not overlapped with each other at the ridge portion to which the first side and the second side are connected , Laminated ceramic electronic components.
상기 제1 및 제2 측면 외부 전극 중 어느 한쪽이, 상기 한 쌍의 제1 측면 중 어느 한쪽에 있어서 부품 내장 기판에 설치된 비아에 접속되는, 적층 세라믹 전자 부품.The method according to claim 1,
Wherein either one of the first and second side external electrodes is connected to a via provided in the component built-in board at either one of the pair of first sides.
상기 한 쌍의 제2 측면의 각각에 있어서, 상기 제1 및 제2 측면 외부 전극 중 어느 한쪽이 다른 쪽을 개재하지 않고 모든 상기 제2 내부 전극에 접속되는, 적층 세라믹 전자 부품.The method of claim 3,
Wherein either one of the first and second side external electrodes is connected to all of the second internal electrodes without interposing the other side in each of the pair of second side faces.
상기 측면 외부 전극부가, 상기 제1 측면 외부 전극과 상기 제2 측면 외부 전극을 접속하는 제3 측면 외부 전극을 더 갖는, 적층 세라믹 전자 부품.The method according to claim 1 or 3,
The side external electrode portion further has a third side external electrode that connects the first side external electrode and the second side external electrode.
상기 제1 및 제2 측면 외부 전극이, 상기 한 쌍의 제1 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가, 상기 한 쌍의 제2 측면에 있어서 서로 접속되고,
상기 제3 측면 외부 전극이, 상기 제2 내부 전극에 접속되는, 적층 세라믹 전자 부품.6. The method of claim 5,
Wherein the first and second side external electrodes are connected to each other at the pair of second side faces, from the pair of first side faces to the pair of second side faces,
And the third side external electrode is connected to the second internal electrode.
상기 한 쌍의 단부면에 수직인 방향에 있어서, 상기 제1, 제2 및 제3 측면 외부 전극 중 적어도 1개의 폭이 상대적으로 좁은, 적층 세라믹 전자 부품.The method according to claim 6,
And at least one of the first, second, and third side external electrodes is relatively narrow in a direction perpendicular to the pair of end faces.
상기 한 쌍의 단부면에 수직인 방향에 있어서, 상기 제3 측면 외부 전극의 폭이 상기 제1 및 제2 측면 외부 전극의 폭보다도 좁은, 적층 세라믹 전자 부품.8. The method of claim 7,
Wherein a width of the third side external electrode is narrower than a width of the first and second side external electrodes in a direction perpendicular to the pair of end faces.
상기 세라믹 소체에서는, 상기 한 쌍의 제1 측면에 수직인 방향의 두께가, 상기 한 쌍의 제2 측면에 수직인 방향의 폭의 50％ 이하인, 적층 세라믹 전자 부품.The method according to claim 1,
Wherein the ceramic body has a thickness in a direction perpendicular to the pair of first side surfaces of 50% or less of a width in a direction perpendicular to the pair of second side surfaces.
상기 한 쌍의 제1 측면에 수직인 방향에 있어서의 상기 세라믹 소체의 두께가, 상기 한 쌍의 단부면에 수직인 방향에 있어서의 상기 측면 외부 전극부의 폭의 80％ 이하인, 적층 세라믹 전자 부품.The method according to claim 1,
Wherein a thickness of the ceramic body in a direction perpendicular to the pair of first side surfaces is 80% or less of a width of the side surface external electrode portion in a direction perpendicular to the pair of end surfaces.
상기 한 쌍의 제1 측면을 따라 연장되고, 상기 한 쌍의 제2 측면을 따라 적층된 복수의 세라믹층과,
상기 복수의 세라믹층 사이에 교대로 배치된 제1 및 제2 내부 전극을 갖고, 상기 제1 내부 전극이 상기 한 쌍의 단부면측의 양단부에 인출되고, 상기 제2 내부 전극이 상기 한 쌍의 제2 측면의 상기 양단부 사이의 영역에 인출된 내부 전극부
를 갖는 세라믹 소체를 준비하고,
상기 제1 내부 전극에 접속된 단부 외부 전극부를, 상기 양단부에 각각 설치하고,
상기 한 쌍의 제1 측면 중 어느 한쪽의 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가는 제1 측면 외부 전극과, 상기 한 쌍의 제1 측면 중 다른 한쪽의 측면으로부터 상기 한 쌍의 제2 측면으로 돌아 들어가는 제2 측면 외부 전극을 갖고, 상기 제2 내부 전극에 접속된 측면 외부 전극부를 설치하고,
상기 제1 측면 외부 전극 및 상기 제2 측면 외부 전극은, 상기 한 쌍의 제2 측면에서 직접적 또는 간접적으로 서로 접속되고, 상기 제1 측면 및 상기 제2 측면이 접속하는 리지부에서는 서로 중첩되지 않는, 적층 세라믹 전자 부품의 제조 방법.A pair of end faces opposed to each other, a pair of first side faces facing each other, and a pair of second side faces facing each other,
A plurality of ceramic layers extending along the pair of first sides and stacked along the pair of second sides,
The first internal electrode is drawn out to both end portions of the pair of end faces, and the second internal electrode is connected to the pair of the first and second internal electrodes, And the internal electrode portion drawn out to the region between the both end portions of the second side face
Is prepared,
An end external electrode portion connected to the first internal electrode is provided at both end portions,
A first side external electrode extending from one side of the pair of first side faces to the second side face of the pair and a second side external electrode extending from the other side of the pair of first sides to the pair of second sides And a side external electrode portion connected to the second internal electrode is provided,
Wherein the first side external electrode and the second side external electrode are connected to each other directly or indirectly at the second side of the pair and are not overlapped with each other at the ridge portion to which the first side and the second side are connected , A method of manufacturing a multilayer ceramic electronic component.
상기 한 쌍의 제2 측면에, 상기 제1 및 제2 측면 외부 전극을 접속하는 제3 측면 외부 전극을 설치하는, 적층 세라믹 전자 부품의 제조 방법.12. The method of claim 11,
And a third side external electrode for connecting the first and second side external electrodes to the pair of second side faces.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015148128 | 2015-07-27 | ||
| JPJP-P-2015-148128 | 2015-07-27 | ||
| JPJP-P-2015-245923 | 2015-12-17 | ||
| JP2015245923A JP6373247B2 (en) | 2015-07-27 | 2015-12-17 | Multilayer ceramic electronic component and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170013168A KR20170013168A (en) | 2017-02-06 |
| KR101843272B1 true KR101843272B1 (en) | 2018-03-28 |
Family
ID=57946027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160093550A KR101843272B1 (en) | 2015-07-27 | 2016-07-22 | Multi-layered ceramic electronic components and method for manufacturing the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6373247B2 (en) |
| KR (1) | KR101843272B1 (en) |
| CN (1) | CN106409503B (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6910773B2 (en) * | 2016-09-16 | 2021-07-28 | Tdk株式会社 | Electronic components |
| US11430940B2 (en) * | 2017-07-18 | 2022-08-30 | Taiyo Yuden Co., Ltd. | Multilayer piezoelectric element, piezoelectric vibration apparatus, and electronic device |
| JP7231703B2 (en) * | 2018-09-13 | 2023-03-01 | 太陽誘電株式会社 | Multilayer ceramic capacitor |
| JP7006879B2 (en) * | 2018-09-13 | 2022-02-10 | 太陽誘電株式会社 | Multilayer ceramic capacitors and circuit boards |
| JP7156914B2 (en) * | 2018-11-13 | 2022-10-19 | 株式会社村田製作所 | Laminated ceramic capacitor and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101457898B1 (en) * | 2011-01-26 | 2014-11-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic electronic component |
| KR101509150B1 (en) * | 2012-11-05 | 2015-04-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Laminated ceramic electronic component, manufacturing method therefor, serial taping electronic component, manufacturing method therefor, and direction identification method for laminated ceramic electronic component |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058376A (en) * | 1998-08-04 | 2000-02-25 | Tdk Corp | Ceramic capacitor |
| JP3301415B2 (en) * | 1999-08-19 | 2002-07-15 | 株式会社村田製作所 | Chip electronic components |
| JP2001298273A (en) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | Mounting substrate incorporating electronic parts, and semiconductor package using the same |
| JP3882537B2 (en) * | 2001-06-20 | 2007-02-21 | 株式会社村田製作所 | Electrode electrode forming method |
| JP5718594B2 (en) * | 2010-07-22 | 2015-05-13 | 日本特殊陶業株式会社 | Multilayer capacitor and wiring board |
| KR101594055B1 (en) * | 2012-02-03 | 2016-02-15 | 가부시키가이샤 무라타 세이사쿠쇼 | Ceramic electronic component and manufacturing method therefor |
| JP5708586B2 (en) * | 2012-07-26 | 2015-04-30 | 株式会社村田製作所 | Multilayer ceramic electronic component and manufacturing method thereof |
| KR102061504B1 (en) * | 2013-04-22 | 2020-02-17 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board for mounting the same |
| KR101659146B1 (en) * | 2013-10-22 | 2016-09-22 | 삼성전기주식회사 | Embedded multilayer capacitor and print circuit board having embedded multilayer capacitor |
-
2015
- 2015-12-17 JP JP2015245923A patent/JP6373247B2/en active Active
-
2016
- 2016-07-22 KR KR1020160093550A patent/KR101843272B1/en active IP Right Grant
- 2016-07-25 CN CN201610592049.XA patent/CN106409503B/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101457898B1 (en) * | 2011-01-26 | 2014-11-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer ceramic electronic component |
| KR101509150B1 (en) * | 2012-11-05 | 2015-04-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Laminated ceramic electronic component, manufacturing method therefor, serial taping electronic component, manufacturing method therefor, and direction identification method for laminated ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106409503B (en) | 2019-03-26 |
| JP6373247B2 (en) | 2018-08-15 |
| CN106409503A (en) | 2017-02-15 |
| JP2017028240A (en) | 2017-02-02 |
| KR20170013168A (en) | 2017-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535467B2 (en) | Multi-layer ceramic electronic component having side face external electrode and method of producing the same | |
| KR101843272B1 (en) | Multi-layered ceramic electronic components and method for manufacturing the same | |
| KR101482968B1 (en) | Laminated ceramic electronic component and method for manufacturing the same | |
| US20140376153A1 (en) | Multilayer ceramic capacitor | |
| US11342118B2 (en) | Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor | |
| US11626248B2 (en) | Multilayer ceramic capacitor | |
| JP6962178B2 (en) | Electronic components | |
| KR20210083233A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| CN110875136B (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2021022720A (en) | Multilayer ceramic capacitor | |
| US20220351904A1 (en) | Multilayer capacitor | |
| CN110931254A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP7248363B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR20190116134A (en) | Multi-layered ceramic electroic components | |
| KR20180071842A (en) | Electronic component | |
| KR20170065438A (en) | Multilayer ceramic electronic component | |
| US11404211B2 (en) | Mounting structure of multilayer ceramic capacitor | |
| US11587737B2 (en) | Multilayer ceramic capacitor, circuit substrate and manufacture method therefor | |
| JP2019106443A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP2022101469A (en) | Multilayer electronic component | |
| KR20170065444A (en) | Multilayer ceramic electronic component | |
| US10388459B2 (en) | Multilayer electronic component | |
| US11955287B2 (en) | Multilayer electronic component | |
| KR20170061598A (en) | Ceramic electronic component and method for manufacturing ceramic electronic component | |
| WO2023238552A1 (en) | Multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |