KR101838019B1 - Light emitting device and method of fabricating the same - Google Patents
Light emitting device and method of fabricating the same Download PDFInfo
- Publication number
- KR101838019B1 KR101838019B1 KR1020110102862A KR20110102862A KR101838019B1 KR 101838019 B1 KR101838019 B1 KR 101838019B1 KR 1020110102862 A KR1020110102862 A KR 1020110102862A KR 20110102862 A KR20110102862 A KR 20110102862A KR 101838019 B1 KR101838019 B1 KR 101838019B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pit
- seed
- light emitting
- superlattice
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 223
- 239000000463 material Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시 예는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고, 시드 전위를 포함하는 전위 시드층, 상기 전위 시드층 상에 배치되고, 상기 시드 전위에 대응하는 피트를 포함하는 피트층, 상기 피트층 상에 배치되는 초격자층, 상기 초격자층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함한다.An embodiment includes a substrate, a first conductivity type semiconductor layer disposed on the substrate, a dislocation seed layer disposed on the first conductivity type semiconductor layer and including a seed dislocation, A pit layer including pits corresponding to dislocations, a superlattice layer disposed on the pit layer, an active layer disposed on the superlattice layer, and a second conductivity type semiconductor layer disposed on the active layer.
Description
본 발명은 발광 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting device and a manufacturing method thereof.
일반적으로, 발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.2. Description of the Related Art Generally, a light emitting diode (LED) is used to convert an electric signal into an infrared ray, a visible ray, or a light by using a characteristic of a compound semiconductor called an electron-hole recombination, Semiconductor device.
LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.In the LED, the frequency (or wavelength) of the emitted light is a function of the band gap of the semiconductor material. When a semiconductor material having a small band gap is used, photons of low energy and long wavelength are generated, When a semiconductor material having a bandgap is used, short wavelength photons are generated. Therefore, the semiconductor material of the device is selected depending on the type of light to be emitted.
일반적으로 발광 소자는 빛을 발생하는 반도체층인 발광 구조물과, 전원이 공급되는 제1 전극과 제2 전극과, 전류 분산을 목적으로 하는 전류 차단층과, 발광 구조물과 오믹 접촉하는 오믹층과, 광추출 효율을 향상시키기 위한 ITO(Indium Tin Oxide)층을 포함할 수 있다. 이러한 일반적인 발광 소자의 구조에 대해서는 공개번호 10-2011-0093480에 개시되어 있다.In general, a light emitting device includes a light emitting structure that is a semiconductor layer that generates light, a first electrode and a second electrode to which power is supplied, a current blocking layer for current dispersion, an ohmic layer that is in ohmic contact with the light emitting structure, And an ITO (Indium Tin Oxide) layer for improving light extraction efficiency. The structure of such a general light-emitting device is disclosed in Publication No. 10-2011-0093480.
일반적으로 발광 소자는 ESD 및 신뢰성을 개선하기 위하여 브이 피트(V-pit) 구조를 갖는 에피(epi)를 사용한다. 이러한 브이 피트 구조를 갖는 에피를 성장하기 위하여 일반적으로 저온으로 GaN을 성장시켜 브이 피트를 형성하거나, 또는 다층의 초격자층(InGaN층)을 적층하여 브이 피트를 형성하는 방법이 사용될 수 있다.In general, a light emitting device uses an epi having a V-pit structure to improve ESD and reliability. In order to grow an epitaxial layer having such a V-pit structure, GaN is generally grown at a low temperature to form V-pits, or a multilayer superlattice layer (InGaN layer) is laminated to form V-pits.
그러나 첫 번째 방법은 저온 성장에 따라 에피의 품질이 저하되고, 형성되는 브이 피트의 균일성(uniformity)가 떨어질 수 있고, 두 번째 방법은 원하는 브이 피트를 얻기 위하여 20쌍 이상의 다층의 초격자층을 형성하여야 하기 때문에 공정 시간이 길고, 인듐에 의한 빛의 흡수가 일어날 수 있다.However, in the first method, the quality of the epitaxial layer is deteriorated due to the low-temperature growth, the uniformity of the formed V-pits may be lowered, and the second method is to form 20 or more multi-layered superlattice layers The process time is long and absorption of light by indium may occur.
실시 예는 광도 개선, 신뢰성 향상 및 공정 시간을 단축할 수 있는 발광 소자 및 그 제조 방법을 제공한다.Embodiments provide a light emitting device and a method of manufacturing the same that can improve lightness, improve reliability, and reduce processing time.
실시 예에 따른 발광 소자는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고, 시드 전위(seed dislocation)를 포함하는 전위 시드층, 상기 전위 시드층 상에 배치되고, 상기 시드 전위에 대응하는 피트(pit)를 포함하는 피트층, 상기 피트층 상에 배치되는 초격자층, 상기 초격자층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함한다.A light emitting device according to an embodiment includes a substrate, a first conductivity type semiconductor layer disposed on the substrate, a dislocation seed layer disposed on the first conductivity type semiconductor layer and including a seed dislocation, A pit layer including a pit corresponding to the seed potential, a superlattice layer disposed on the pit layer, an active layer disposed on the superlattice layer, and an active layer disposed on the active layer, And a second conductivity type semiconductor layer.
상기 전위 시드층의 조성은 Inx(GaN)(1-x), 0<x<1일 수 있다. 상기 전위 시드층의 두께는 3nm ~ 10nm일 수 있다.The composition of the dislocation seed layer may be In x (GaN) (1-x) , 0 < x < 1. The thickness of the dislocation seed layer may be 3 nm to 10 nm.
상기 피트층은 GaN을 포함하고, 두께는 20nm이하일 수 있다.The pit layer may include GaN, and the thickness may be 20 nm or less.
상기 초격자층은 3쌍 내지 10쌍의 초격자층들을 포함하며, 각 쌍의 초격자층은 InGaN/GaN층, 또는 InGaN/InGaN층일 수 있다.The superlattice layer includes three pairs to ten pairs of superlattice layers, and each pair of superlattice layers may be an InGaN / GaN layer or an InGaN / InGaN layer.
실시 예에 따른 발광 소자의 제조 방법은 기판 상에 제1 도전형 반도체층을 형성하는 단계, 상기 제1 도전형 반도체층 상에 시드 전위를 포함하는 전위 시드층을 형성하는 단계, 상기 시드 전위에 대응하는 피트를 포함하는 피트층을 형성하는 단계, 상기 피트층 상에 초격자층을 형성하는 단계, 및 상기 초격자층 상에 활성층 및 제2 도전형 반도체층을 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment includes forming a first conductivity type semiconductor layer on a substrate, forming a dislocation seed layer including a seed dislocation on the first conductivity type semiconductor layer, Forming a pit layer including a corresponding pit, forming a superlattice layer on the pit layer, and forming an active layer and a second conductivity type semiconductor layer on the superlattice layer.
상기 전위 시드층을 형성하는 단계는 상기 제1 도전형 반도체층의 성장 온도보다 낮은 성장 온도에서 3nm ~ 10 nm의 두께로 InGaN층을 성장할 수 있다.The step of forming the dislocation seed layer may include growing the InGaN layer to a thickness of 3 nm to 10 nm at a growth temperature lower than the growth temperature of the first conductivity type semiconductor layer.
상기 피트층을 형성하는 단계는 제1 성장 온도로 상기 전위 시드층 상에 제1 피트층을 형성하는 단계, 및 제2 성장 온도로 상기 제1 피트층 상에 제2 피트층을 형성하는 단계를 포함하며, 상기 제2 성장 온도는 상기 제1 성장 온도보다 높을 수 있다.Wherein forming the pit layer comprises forming a first pit layer on the dislocation seed layer at a first growth temperature and forming a second pit layer on the first pit layer at a second growth temperature, And the second growth temperature may be higher than the first growth temperature.
상기 제1 피트층 및 상기 제2 피트층은 GaN층이며, 상기 제1 성장 온도는 700℃ ~ 800℃이고, 상기 제2 성장 온도는 800℃ ~ 1000℃일 수 있다.The first pit layer and the second pit layer are GaN layers, and the first growth temperature may be 700 ° C to 800 ° C, and the second growth temperature may be 800 ° C to 1000 ° C.
상기 초격자층을 형성하는 단계는 상기 피트층 상에 초격자 구조를 갖는 3쌍 내지 10쌍의 InGaN층/GaN층 또는 InGaN층/InGaN층을 형성할 수 있다.In forming the superlattice layer, three to ten pairs of InGaN layer / GaN layer or InGaN layer / InGaN layer having a superlattice structure may be formed on the pit layer.
실시 예는 광도 개선, 신뢰성 향상 및 공정 시간을 단축할 수 있다.Embodiments can improve brightness, improve reliability, and shorten processing time.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2 내지 도 5는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 6은 실시 예에 따른 발광 소자의 광도를 나타낸다.
도 7은 도 1에 도시된 발광 소자의 일부 확대도를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.1 is a cross-sectional view of a light emitting device according to an embodiment.
2 to 5 show a method of manufacturing a light emitting device according to an embodiment.
6 shows the luminous intensity of the light emitting device according to the embodiment.
7 is a partially enlarged view of the light emitting device shown in Fig.
8 shows a light emitting device package according to an embodiment.
9 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
10 shows a display device including a light emitting device package according to an embodiment.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size.
실시 예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예들을 설명한다.In the description of the embodiments, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, embodiments will be described with reference to the accompanying drawings.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타내며, 도 7은 도 1에 도시된 발광 소자(100)의 일부 확대도를 나타낸다. 도 1 및 도 7을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 제1 도전형 반도체층(120), 시드 전위(seed dislocation)를 포함하는 전위 시드층(125), 피트층(pit layer, 130), 초격자층(140), 활성층(145), 및 제2 도전형 반도체층(150)을 포함한다.1 is a cross-sectional view of a
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 요철 패턴(미도시)이 형성될 수 있다.The
기판(110)과 그 위에 형성되는 반도체층과는 격자 상수와 열팽창 계수의 차이로 인해 반도체층 성장시 또는 성장된 후의 반도체층은 내부적으로 많은 스트레스를 받게 되고 결함이 발생하게 되는데, 기판(110)의 격자 상수와 그 위에 성장하고자 하는 반도체층의 격자 상수의 차이를 줄이기 위하여 기판(110) 위에 버퍼층(115)이 마련될 수 있다.Due to the difference between the lattice constant and the thermal expansion coefficient of the
버퍼층(115)은 3족 내지 6족 원소가 결합하는 형태일 수 있다. 예컨대 버퍼층(115)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(115)은 단일층 또는 다층 구조일 수 있으며, 2족 원소(Mg 등) 또는 4족 원소(Si 등)가 불순물로 도핑될 수도 있다. 버퍼층(115) 상에 언도프트 반도체층(미도시)이 마련될 수 있다. 언도프트 반도체층은 그 위에 적층되는 반도체층의 품질을 향상시키기 위함이다. 언도프트 반도체층은 undoped GaN층으로 구현될 수 있다.The
제1 도전형 반도체층(120)은 버퍼층(115) 상에 배치되며, 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(120)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. The first
예컨대, 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(120)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.For example, the first conductivity
전위 시드층(125)는 제1 도전형 반도체층(120) 상에 배치된다. 전위 시드층(125)은 제1 도전형 반도체층(120)과의 격자 상수의 차이로 인한 결정 결함이 존재하며, 이에 기인하는 시드 전위(seed dislocation, 125-1)를 포함한다. 여기서 전위라 함은 주기적인 결정 구조에서 원자가 빠져 있는 것을 공공(vacancy)이라 하는데, 이들 공공이 불규칙한 형태로 모여 있는 것을 말한다.The
전위 시드층(125)에 포함되는 시드 전위(125-1)는 인접하는 전위들이 나사 또는 나선형으로 회전하여 모인 형태일 수 있다. 이때 시드 전위(125-1)는 인접하는 전위들이 전위 시드층(125)의 표면에서 한 곳으로 모이는 형태일 수 있다. 전위 시드층(125)의 두께는 3nm ~ 10nm일 수 있다. 전위 시드층(125)은 InGaN층일 수 있으며, 그 조성식은 Inx(GaN)(1-x), 0<x<1일 수 있다. 전위 시드층(125)은 단일층 또는 멀티층일 수 있다. 예컨대, 시드 전위(125-1)는 전위 시드층(125) 상에 상하 방향으로 확장하여 형성될 수 있다.The seed potential 125-1 included in the
전위 시드층(125)에서 인접하는 전위들이 나선형으로 회전하여 모이게 되기 때문에 전위 밀도가 감소하며, 이로 인하여 실시 예는 고품질 또는 신뢰성이 향상된 반도체층(예컨대, 활성층(145), 및 제2 도전형 반도체층(150))을 형성할 수 있다.The dislocation density is reduced because the potentials adjacent to each other in the
피트층(130)은 전위 시드층(125) 상에 마련되며, 시드 전위(125-1)에 대응하는 브이 피트(v-pit, 130-1)를 포함한다. 예컨대, 브이 피트(130-1)는 시드 전위(125-1)에 수직 방향으로 정렬될 수 있다. 이때 피트층(130)의 두께는 20nm이하일 수 있다. 피트층(130)은 질화물 반도체, 예컨대, GaN층일 수 있다.The
초격자층(140)은 피트층(130) 상에 마련되며, 복수의 초격자층들(140-1 내지 140-n, 3≤n≤10)을 포함할 수 있다. 여기서 복수의 초격자층들(140-1 내지 140-n, 3≤n≤10) 각각은 초격자 구조를 갖는 한 쌍의 InGaN/GaN층, 또는 InGaN/InGaN층일 수 있다.The
초격자층(140)은 피트층(130)의 브이 피트(130-1) 상에 위치하는 피트(pit, 141)를 갖는다. 피트층(130)의 브이 피트(130-1) 및 초격자층의 피트(141)는 다른 부분에 비하여 높은 저항을 가지며, 이들(130-1, 141)은 ESD(ElectroStatic Discharge)로부터 소자를 보호하는 역할 또는 전류를 분산하여 발광 효율을 향상시키는 역할을 할 수 있다. 따라서 실시 예는 일정한 밀도(density)를 갖는 브이 피트들(130-1)의 형성이 가능하기 때문에 ESD 개선 및 발광 효율을 향상시킬 수 있다. The
활성층(145)은 초격자층(140) 상에 마련되며, 제1 도전형 반도체층(120) 및 제2 도전형 반도체층(150)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The
활성층(145)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The
활성층(145)이 양자우물구조인 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.When the
제2 도전형 반도체층(150)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(150)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.The second
예컨대, 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있다. 예를 들어 제2 도전형 반도체층(126)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.For example, the second conductivity
실시 예는 전위 시드층에 의하여 피트층(130)의 두께가 20nm 이하로 얇더라도 원하는 사이즈(size)의 브이 피트(130-1)를 용이하게 형성할 수 있다. 또한 실시 예는 적은 수의, 예컨대, 3쌍 내지 10쌍의 초격자층들(예컨대, 140-1 내지 140-4)을 형성하더라도 일정한 밀도(density)를 갖는 브이 피트들(130-1)을 형성할 수 있어, 발광 소자의 광도를 향상시킬 수 있다.The embodiment can easily form V-pits 130-1 of a desired size even if the thickness of the
도 2 내지 도 5는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.2 to 5 show a method of manufacturing a light emitting device according to an embodiment.
도 2를 참조하면, 성장 기판(110) 상에 버퍼층(115)을 성장시킨다. 버퍼층(115)의 조성은 도 1에서 설명한 바와 동일할 수 있으며, 버퍼층(115)은 금속유기 화학 기상 증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성할 수 있다. 저온에서 고온(예컨대, 500~1500℃)까지의 성장 온도 조건에서 단결정의 박막을 성장하여 버퍼층(115)을 형성할 수 있다. Referring to FIG. 2, a
그리고 버퍼층(115) 상에 제1 도전형 반도체층(120)을 성장시킨다. 버퍼층(115)을 생략할 경우에는 기판(110) 상에 제1 도전형 반도체층(120)을 성장시킬 수 있다. 제1 도전형 반도체층(120)의 조성은 도 1에서 설명한 바와 동일할 수 있다.The first conductivity
다음으로 제1 도전형 반도체층(120) 상에 전위 시드층(125)을 형성한다. 전위 시드층(125)의 조성 및 두께는 도 1에서 설명한 바와 동일할 수 있다. 전위 시드층(125)은 제1 도전형 반도체층(120)의 성장 온도보다 낮은 성장 온도 조건, 예컨대, 500 ~ 800℃에서 In 대비 GaN의 몰분율을 50%이하로 흘리면서 3nm ~ 10 nm의 두께로 InGaN층을 성장시킬 수 있다.Next, a
상기 성장 조건으로 InGaN층을 성장시키면, 전위 시드층(125) 내에는 시드 전위들(125-1)이 형성될 수 있다. 여기서 시드 전위들(125-1)은 나사 또는 나선형 모양일 수 있다. 형성되는 시드 전위들(125-1)의 균일성은 성장 조건에 따라 향상될 수 있다.When the InGaN layer is grown under the above growth conditions, seed potentials 125-1 can be formed in the
다음으로 도 3을 참조하면, 전위 시드층(125) 상에 복수의 브이 피트들(V-pits)을 포함하는 피트층(130)을 형성한다. Next, referring to FIG. 3, a
피트층(130) 내부에는 시드 전위(125-1)에 대응하는 브이 피트(130-1)가 형성될 수 있다. 브이 피트(130-1)는 피트층(130)의 성장 과정에서 자발적으로 형성될 수 있다. 예컨대, 고온에서 빠른 속도로 피트층(130)을 전위 시드층(125) 상에 2 차원(2 Dimension) 또는 3차원 성장시킬 경우, 시드 전위(125-1)와 같이 결함이 형성된 영역에 대응하여 피트층(130) 내에 V 형상의 피트(130-1)가 형성될 수 있다.A V-pit 130-1 corresponding to the seed potential 125-1 may be formed in the
예컨대, 제1 성장 온도로 전위 시드층(125) 상에 제1 피트층(132)을 형성하고, 제2 성장 온도로 제1 피트층(134) 상에 제2 피트층(134)을 형성할 수 있다. 제1 피트층(132)은 제1 GaN층일 수 있으며, 제2 피트층(134)은 제2 GaN층일 수 있다.For example, a
제1 GaN층(132)의 제1 성장 온도는 제2 GaN층(134)의 제2 성장 온도보다 작을 수 있다. 예컨대, 제1 GaN층(132)의 제1 성장 온도는 700℃ ~ 800℃일 수 있고, 제2 GaN층(134)의 제2 성장 온도는 800℃ ~ 1000℃일 수 있다.The first growth temperature of the
전위 시드층(125)의 시드 전위들(125-1)은 피트층(130) 성장 시 형성되는 브이 피트의 시드(seed) 역할한다. 따라서 실시 예는 시드 전위들(125-1)에 의하여 피트층(130)에 브이 피트(130-1)를 용이하게 형성할 수 있다. 즉 피트층(130)의 두께가 20nm 이하라 하더라도 원하는 사이즈(size)의 브이 피트(130-1)를 용이하게 형성할 수 있다.The seed potentials 125-1 of the
또한 실시 예는 시드 전위들(125-1)의 균일성을 향상시킴으로써 피트층(130)에 균일성이 향상된 브이 피트(130-1)를 형성할 수 있다. In addition, the embodiment can improve the uniformity of the seed potentials 125-1, thereby forming the V-pits 130-1 with improved uniformity in the
다음으로 도 4를 참조하면, 피트층(130) 상에 초격자층(140)을 형성한다. 이때 형성되는 초격자층(140)은 초격자 구조를 갖는 3쌍 내지 10쌍의 InGaN층/GaN층 또는 InGaN층/InGaN층일 수 있다.Referring next to FIG. 4, a
형성되는 초격자층(140)에는 피트층(130)의 브이 피트(130-1)에 대응하는 피트(예컨대, 141-1 내지 141-4)가 형성될 수 있다. 예컨대, 초격자 구조를 갖는 3쌍 내지 10쌍의 초격자층들 각각은 피트(예컨대, 141-1,141-2,141-3, 141-4)를 포함할 수 있다.Pits (for example, 141-1 to 141-4) corresponding to the V-pit 130-1 of the
실시 예는 시드 전위들(125-1)에 의하여 브이 피트(130-1) 형성이 용이하므로 적은 수, 예컨대, 3쌍 내지 10쌍의 초격자층들(예컨대, 140-1 내지 140-4)을 형성하더라도 원하는 크기 및 일정한 밀도(density)를 갖는 브이 피트들(예컨대, 130-1, 141-1 내지 141-4)을 형성할 수 있어, 공정 시간을 줄일 수 있고, 발광 소자의 광도를 향상시킬 수 있다.The embodiment is characterized in that a small number of, for example, three to ten pairs of superlattice layers (for example, 140-1 to 140-4) can be formed by easily forming the V-pits 130-1 by the seed potentials 125-1. (For example, 130-1, 141-1 to 141-4) having a desired size and a uniform density can be formed, thereby reducing the processing time and improving the luminous intensity of the light emitting device .
도 6은 실시 예에 따른 발광 소자의 광도를 나타낸다. 여기서 X1은 일반적인 발광 소자를 나타내고, X2는 실시 예에 따른 발광 소자를 나타내고, Y축은 발광 소자의 광도(Po)를 나타낸다.6 shows the luminous intensity of the light emitting device according to the embodiment. Here, X1 represents a general light emitting element, X2 represents a light emitting element according to the embodiment, and the Y axis represents the luminous intensity Po of the light emitting element.
도 6을 참조하면, 실시 예는 일반적인 발광 소자와 비교할 때, 광도 및 산포가 개선됨을 알 수 있다.Referring to FIG. 6, it can be seen that the brightness and scattering of the embodiment are improved as compared with a general light emitting device.
다음으로 도 5를 참조하면, 초격자층(140) 상에 활성층(145) 및 제2 도전형 반도체층(150)을 형성한다. 활성층(145) 및 제2 도전형 반도체층(150)의 조성은 도 1에서 설명한 바와 동일할 수 있다.Next, referring to FIG. 5, an
초격자층(140) 상에 형성되는 활성층(145)의 일부는 초격자층(140)의 피트(예컨대, 141-4) 내에 채워진다. 활성층(145)은 초격자층(140)의 피트(예컨대, 141-4) 내에 채워진 브이 피트(145-1)를 가질수 있다. 제2 도전형 반도체층(150)은 활성층(145) 상에 형성되며, 활성층(145)의 브이 피트(145-1)를 채운다. 피트층(130), 초격자층(140), 활성층(145), 및 제2 도전형 반도체층(150)에서 브이 피트(예컨대, 130-1,141-1 내지 141-4, 145-1)가 형성되는 부분은 나머지 부분에 비하여 저항이 높을 수 있다.A portion of the
상술한 제1 도전형 반도체층(120), 전위 시드층(125), 피트층(130), 초격자층(140), 활성층(145), 및 제2 도전형 반도체층(150)은 금속 유기 화학 기상 증착(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 기상 증착(CVD; Chemical Vapor Deposition), 플라즈마 화학 기상 증착(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있다.The first
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 수지층(540)을 포함한다.8 shows a light emitting device package according to an embodiment. Referring to FIG. 8, the light emitting device package includes a
패키지 몸체(510)는 일측 영역에 캐비티(cavity)가 형성된 구조이다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다.The
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.The
도 8에 도시된 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment shown in FIG. 8 are arrayed on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on a light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 9를 참조하면, 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.9 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 9, the illumination apparatus includes a
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 are provided on the
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 이때 기판(754) 상에 구비되는 발광 소자 패키지(752)는 도 8에 도시된 실시 예일 수 있다.The
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.A
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.10 shows a display device including a light emitting device package according to an embodiment.
도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.10, the
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 8에 도시된 실시 예에 따른 발광 소자 패키지일 수 있다.The light emitting module comprises a light emitting
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the
도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. The
제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The
제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.In the
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.Although not shown, a diffusion sheet may be disposed between the
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.The
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
110: 기판 115: 버퍼층
120: 제1 도전형 반도체층 125: 전위 시드층
125-1: 시드 전위 130: 피트층
140: 초격자층 145: 활성층
150: 제2 도전형 반도체층.110: substrate 115: buffer layer
120: first conductivity type semiconductor layer 125: dislocation seed layer
125-1: seed potential 130: pit layer
140: superlattice layer 145: active layer
150: second conductive type semiconductor layer.
Claims (11)
상기 기판 상에 배치되는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되고, 다수의 시드 전위를 포함하는 전위 시드층;
상기 전위 시드층 상에 수직 방향으로 정렬 배치되고, 상기 다수의 시드 전위에 대응하는 다수의 브이 피트(pit)를 포함하는 피트층;
상기 다수의 브이 피트 상에 위치하는 다수의 피트를 가지며, 상기 피트층 상에 배치되며 복수의 층으로 이루어지는 초격자층;
상기 초격자층의 다수의 피트 내에 채워지는 브이 피트를 가지며, 상기 초격자층 상에 배치되는 활성층; 및
상기 활성층의 브이 피트를 채우면서 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 발광 소자.Board;
A first conductive semiconductor layer disposed on the substrate;
A dislocation seed layer disposed on the first conductive type semiconductor layer and including a plurality of seed dislocations;
A pit layer arranged on the dislocation seed layer in a vertical direction and including a plurality of Vtits corresponding to the plurality of seed potentials;
A superlattice layer having a plurality of pits located on the plurality of V-pits and disposed on the pit layer and having a plurality of layers;
An active layer disposed on the superlattice layer and having a V-shaped pit filled in a plurality of pits of the superlattice layer; And
And a second conductive type semiconductor layer disposed on the active layer while filling the V-shaped pits of the active layer.
상기 전위 시드층의 조성은 Inx(GaN)(1-x), 0<x<1인 발광 소자.The method according to claim 1,
Wherein the composition of the dislocation seed layer is In x (GaN) (1-x) , 0 < x <
상기 전위 시드층의 두께는 3nm ~ 10nm인 발광 소자.3. The method of claim 2,
And the thickness of the dislocation seed layer is 3 nm to 10 nm.
상기 피트층은 GaN을 포함하고, 상기 피트층의 두께는 20nm이하인 발광 소자.The method according to claim 1,
Wherein the pit layer includes GaN, and the pit layer has a thickness of 20 nm or less.
3쌍 내지 10쌍의 초격자층들을 포함하며,
각 쌍의 초격자층은 InGaN/GaN층, 또는 InGaN/InGaN층인 발광 소자.The method of claim 1, wherein the superlattice layer
Three to ten pairs of superlattice layers,
Each pair of superlattice layers is an InGaN / GaN layer, or an InGaN / InGaN layer.
상기 시드 전위는 상기 전위 시드층 상에 상하 방향으로 확장되는 발광 소자.The method according to claim 1,
And the seed potential extends vertically on the dislocation seed layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110102862A KR101838019B1 (en) | 2011-10-10 | 2011-10-10 | Light emitting device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110102862A KR101838019B1 (en) | 2011-10-10 | 2011-10-10 | Light emitting device and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130038481A KR20130038481A (en) | 2013-04-18 |
| KR101838019B1 true KR101838019B1 (en) | 2018-03-13 |
Family
ID=48438989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110102862A KR101838019B1 (en) | 2011-10-10 | 2011-10-10 | Light emitting device and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101838019B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012217640B4 (en) * | 2012-09-27 | 2020-02-20 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for its production |
| KR102075987B1 (en) * | 2014-02-04 | 2020-02-12 | 삼성전자주식회사 | Nitride semiconductor light emitting device |
| KR102160776B1 (en) * | 2014-03-27 | 2020-09-29 | 엘지이노텍 주식회사 | A light emitting device |
| CN105226149B (en) * | 2015-11-02 | 2018-12-25 | 厦门市三安光电科技有限公司 | A kind of LED epitaxial structure and production method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3909811B2 (en) * | 2001-06-12 | 2007-04-25 | パイオニア株式会社 | Nitride semiconductor device and manufacturing method thereof |
-
2011
- 2011-10-10 KR KR1020110102862A patent/KR101838019B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3909811B2 (en) * | 2001-06-12 | 2007-04-25 | パイオニア株式会社 | Nitride semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130038481A (en) | 2013-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8686399B2 (en) | Growth substrate and light emitting device | |
| US8421099B2 (en) | Light emitting device, light emitting device package, and display device | |
| US8426844B2 (en) | Light emitting device, light emitting device package, and display device therewith | |
| JP2011249805A (en) | Light emitting element | |
| US8729576B2 (en) | Light emitting device | |
| KR101838019B1 (en) | Light emitting device and method of fabricating the same | |
| KR101954205B1 (en) | A light emitting device | |
| KR101827973B1 (en) | Light emitting device | |
| US11355672B2 (en) | Semiconductor device | |
| KR20140084621A (en) | Light emittng device and light emitting device including the same | |
| KR102160776B1 (en) | A light emitting device | |
| KR102066618B1 (en) | A light emitting device | |
| KR102170212B1 (en) | Light emittng device | |
| KR101992364B1 (en) | A light emitting device | |
| KR101998764B1 (en) | A light emitting device | |
| KR101863871B1 (en) | Light emitting diode | |
| KR101786084B1 (en) | Method for fabricating light emitting device | |
| KR102076237B1 (en) | A light emitting device | |
| KR102066621B1 (en) | A light emitting device | |
| KR20130057136A (en) | Light emitting device amd light emitting device package including the same | |
| KR101880131B1 (en) | Light emitting device and method for manufacturing the same | |
| KR20130061342A (en) | Light emitting device | |
| KR101874904B1 (en) | A light emitting device | |
| KR20130058234A (en) | Light emitting device amd light emitting device package including the same | |
| US20150179882A1 (en) | Light emitting device and light emitting device package having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |