KR101832305B1 - Light emitting diode and method for fabricating the light emitting device - Google Patents

Light emitting diode and method for fabricating the light emitting device Download PDF

Info

Publication number
KR101832305B1
KR101832305B1 KR1020100101530A KR20100101530A KR101832305B1 KR 101832305 B1 KR101832305 B1 KR 101832305B1 KR 1020100101530 A KR1020100101530 A KR 1020100101530A KR 20100101530 A KR20100101530 A KR 20100101530A KR 101832305 B1 KR101832305 B1 KR 101832305B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive
light emitting
type semiconductor
Prior art date
Application number
KR1020100101530A
Other languages
Korean (ko)
Other versions
KR20120040030A (en
Inventor
정환희
이상열
송준오
최광기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100101530A priority Critical patent/KR101832305B1/en
Publication of KR20120040030A publication Critical patent/KR20120040030A/en
Application granted granted Critical
Publication of KR101832305B1 publication Critical patent/KR101832305B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제1 도전형 반도체층 상에 위치하는 전류 제한층; 및 상기 제1 도전형 반도체층 및 상기 전류 제한층의 적어도 일부를 감싸는 제1 전극을 포함하는 발광 소자A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A current confinement layer disposed on the first conductive type semiconductor layer; And a first electrode surrounding at least a part of the first conductivity type semiconductor layer and the current confined layer,

Description

발광소자 및 그 발광 소자의 제조 방법{Light emitting diode and method for fabricating the light emitting device}TECHNICAL FIELD The present invention relates to a light emitting device and a method of manufacturing the same,

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

실시예는 발광소자의 안정성 및 신뢰성을 향상시키고자 하는 것이다.The embodiment is intended to improve the stability and reliability of the light emitting device.

실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 제1 도전형 반도체층 상에 위치하는 전류 제한층; 및 상기 제1 도전형 반도체층 및 상기 전류 제한층의 적어도 일부를 감싸는 제1 전극을 포함하는 발광 소자를 제공할 수 있다. A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A current confinement layer disposed on the first conductive type semiconductor layer; And a first electrode surrounding at least a portion of the first conductive type semiconductor layer and the current confined layer.

이 때, 상기 전류 제한층은 P형 GaN 또는 AIN이고, P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 중 하나 이상을 포함할 수 있다.At this time, the current confined layer may be P-type GaN or AIN, and the P-type dopant may include at least one of Mg, Zn, Ca, Sr, and Ba.

그리고, 상기 제1 전극은 상기 전류 제한층을 감싸면서, 적어도 일부는 제1 도전형 반도체층에 접촉될 수 있다.The first electrode may be at least partially in contact with the first conductive semiconductor layer while surrounding the current confined layer.

그리고, 상기 전류 제한층의 두께는 1nm~1μm 범위의 값으로 설정될 수 있다.The thickness of the current confined layer may be set to a value in the range of 1 nm to 1 占 퐉.

그리고, 상기 전류 제한층은 상기 제1 도전형 반도체층과 일함수 값의 차이가 50eV 이상인 물질로 형성될 수 있다.The current confining layer may be formed of a material having a work function difference of 50 eV or more from the first conductivity type semiconductor layer.

그리고, 상기 제1 도전형 반도체층의 표면에 형성되는 적어도 하나의 홈에는 요철 구조가 구비될 수 있다.At least one groove formed on the surface of the first conductivity type semiconductor layer may have a concavo-convex structure.

그리고, 상기 발광 소자는 상기 발광 구조물 하에 위치하고, 상기 발광 구조물을 지지하는 도전층을 더 포함하고, 상기 도전층은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 구성될 수 있다.The light emitting device further includes a conductive layer disposed under the light emitting structure and supporting the light emitting structure. The conductive layer may include at least one of nickel (Ni), platinum (Pt), titanium (Ti), tungsten (W) A material selected from the group consisting of vanadium (V), iron (Fe), and molybdenum (Mo), or an alloy containing them selectively.

그리고, 상기 발광 소자는 상기 제2 도전형 반도체층 하에 위치하는 오믹층을 더 포함할 수 있다.The light emitting device may further include an ohmic layer disposed under the second conductive type semiconductor layer.

그리고, 상기 발광 소자는 상기 제2 도전형 반도체층 하에 위치하고, 상기 발광 구조물로부터 입사되는 광을 반사하는 반사층을 더 포함할 수 있다.The light emitting device may further include a reflective layer positioned below the second conductivity type semiconductor layer and reflecting light incident from the light emitting structure.

본 발명의 다른 실시예에 따른 발광 소자의 제조 방법은, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 전류 제한층을 상기 제1 도전형 반도체층 상에 형성하는 단계; 및 상기 제1 도전형 반도체층 및 상기 전류 제한층의 적어도 일부를 감싸는 제1 전극을 형성하는 단계A method of manufacturing a light emitting device according to another embodiment of the present invention includes: forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; Forming a current confined layer on the first conductivity type semiconductor layer; And forming a first electrode surrounding at least a portion of the first conductivity type semiconductor layer and the current confined layer

를 포함할 수 있다. . ≪ / RTI >

이 때, 상기 전류 제한층은 P형 GaN 또는 AIN이고, P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 중 하나 이상을 포함할 수 있다.At this time, the current confined layer may be P-type GaN or AIN, and the P-type dopant may include at least one of Mg, Zn, Ca, Sr, and Ba.

그리고, 상기 제1 전극은 상기 전류 제한층을 감싸면서, 적어도 일부는 상기 제1 도전형 반도체층에 접촉될 수 있다.At least a portion of the first electrode may be in contact with the first conductive semiconductor layer while surrounding the current confined layer.

그리고, 상기 전류 제한층은 상기 제1 도전형 반도체층과 일함수 값의 차이가 50eV 이상인 물질로 형성될 수 있다.The current confining layer may be formed of a material having a work function difference of 50 eV or more from the first conductivity type semiconductor layer.

실시예에 따른 발광소자는 안정성 및 신뢰성을 증가시키는 효과가 있다.The light emitting device according to the embodiment has the effect of increasing stability and reliability.

도 1은 발광 소자의 제1 실시예의 단면을 나타낸 도면이고,
도 2a 내지도 2g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이고,
도 3a 내지 도 3d는 발광소자의 다른 실시예의 제조공정을 나타낸 도면이고,
도 4는 발광소자 패키지의 일실시예를 나타낸 도면이다.1 is a sectional view of a first embodiment of a light emitting device,
2A to 2G are views showing a manufacturing method of the first embodiment of the light emitting device,
3A to 3D are diagrams illustrating a manufacturing process of another embodiment of the light emitting device,
4 is a view showing an embodiment of a light emitting device package.

이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In describing the above embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and " under" include both being formed "directly" or "indirectly" In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 1은 발광 소자의 제1 실시예의 단면을 나타낸 도면이다. 1 is a cross-sectional view of a first embodiment of a light emitting device.

도 1에 도시된 바와 같이. 제1 실시예의 발광 소자는 지지기판(160) 상으로 형성된 결합층(150), 결합층(150) 상으로 형성된 도전층(170), 도전층(170) 상에 형성된 채널층(180), 도전층(170) 상으로 형성된 반사층(140), 반사층(140) 상으로 형성된 오믹층(130), 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(122) 상에 형성된 전류 제한층(110), 제1 도전형 반도체층(122) 및 전류 제한층(110) 상에 형성되는 제1 전극(190)을 포함할 수 있다.As shown in FIG. The light emitting device of the first embodiment includes a bonding layer 150 formed on a supporting substrate 160, a conductive layer 170 formed on the bonding layer 150, a channel layer 180 formed on the conductive layer 170, A reflective layer 140 formed on the layer 170, an ohmic layer 130 formed on the reflective layer 140, a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126 The current limiting layer 110 formed on the first conductivity type semiconductor layer 122, the first conductivity type semiconductor layer 122, and the current limiting layer 110, (190).

도시된 바와 같이 발광 소자에는 지지기판(160)상에 결합층(150), 도전층(170)이 구비될 수 있다. As shown in the figure, the light emitting device may include a bonding layer 150 and a conductive layer 170 on a supporting substrate 160.

도전층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. The conductive layer 170 may be formed of a material selected from the group consisting of Ni-nickel, Pt, Ti, W, V, Fe, They can be made of an optionally contained alloy.

도전층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The conductive layer 170 has an effect of minimizing mechanical damage (breakage or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

채널층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 채널층(180)은 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 티타늄(TiOx), 또는 산화 알루미늄(Al2O3)층으로 구성될 수 있다. The channel layer 180 may be made of an insulating material, and the insulating material may be made of a non-conductive oxide or nitride. As one example, the channel layer 180 may be composed of silicon oxide (SiO 2) layer, a silicon nitride (Si 3 N 4) layer, titanium oxide (TiOx), or aluminum (Al 2 O 3) oxide layer .

채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. The channel layer 180 has an effect of protecting the structures located under the channel layer 180 from the etching when the light emitting structure 120 is etched and protecting the light emitting device from damage that may occur in the manufacturing process .

그리고, 상기 반사층(150)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 150 may be formed of a metal layer containing aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, Lt; / RTI > Aluminum, silver, or the like effectively reflects the light generated in the active layer 124, thereby greatly improving the light extraction efficiency of the light emitting device.

그리고, 상기 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic layer 130 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide gallium tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO (In-Ga ZnO) Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn , Pt, Au, and Hf, and is not limited to such a material.

그리고, 상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductivity type dopant, and the first conductivity type semiconductor layer 112 may be formed of an N- , The first conductivity type dopant may include Si, Ge, Sn, Se, and Te as an N-type dopant, but the present invention is not limited thereto.

그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.In the active layer 124, electrons injected through the first conductivity-type semiconductor layer 122 and holes injected through the second conductivity-type semiconductor layer 126 formed later are brought into contact with each other to form an active layer And is a layer that emits light having energy determined by the energy band.

그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 may be a group III - V compound semiconductor doped with a second conductivity type dopant, such as In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

그리고, 전류 제한층(110)은 제1 도전형 반도체층(122)의 적어도 일부 상에 위치한다. The current confining layer 110 is located on at least a part of the first conductivity type semiconductor layer 122.

전류 제한층(110)은 제1 도전형 반도체층(122)과 일함수(work function) 값의 차이가 기준치 이상인 물질로 구성될 수 있다. 예를 들어, 전류 제한층(110)은 제1 도전형 반도체층(122)을 이루는 물질과 일함수 값의 차이가 기준치인 50eV 이상인 물질로, 제1 도전형 반도체층(122)과 쇼트키 특성을 이루는 물질로 구성될 수 있다. The current confining layer 110 may be formed of a material having a difference between a work function value and the first conductivity type semiconductor layer 122 of a reference value or more. For example, the current confinement layer 110 may be formed of a material having a difference in work function between the material of the first conductivity type semiconductor layer 122 and the first conductivity type semiconductor layer 122, As shown in FIG.

그리고, 제1 도전형 반도체층(122) 및 전류 제한층(110) 상으로 제1 전극(190)이 형성되는데, 상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.The first electrode 190 is formed on the first conductive type semiconductor layer 122 and the current confining layer 110. The first electrode 190 may be formed of a metal such as molybdenum, chromium (Cr), nickel (Ni) (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu), rhodium Any one selected metal or an alloy of these metals.

제1 전극(190)은 전류 제한층(110)을 감싸면서, 적어도 일부는 제1 도전형 반도체층(122)에 접촉되도록 형성될 수 있다. 이 때, 마스크를 이용하여 제1 전극(190)이 전류 제한층(110)을 감싸면서, 적어도 일부는 제1 도전형 반도체층(122)에 접촉되도록 형성될 수 있다. The first electrode 190 may be formed to cover the current confinement layer 110 and at least a part of the first electrode 190 may be in contact with the first conductivity type semiconductor layer 122. At this time, the first electrode 190 may be formed to be in contact with the first conductivity type semiconductor layer 122 while covering the current confining layer 110 using a mask.

실시예에 의한 발광 소자는 제1 전극(190)과 제1 도전형 반도체층(122) 사이에 전류 제한층(110)이 형성되므로, 제1 전극(190)에서 제1 도전형 반도체층(122)으로 공급되는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.The current limiting layer 110 is formed between the first electrode 190 and the first conductivity type semiconductor layer 122 so that the first conductivity type semiconductor layer 122 Is distributed in the horizontal direction to prevent the malfunction of the light emitting device due to the overcurrent, thereby improving the stability and reliability of the light emitting device.

특히, 발광 소자의 지속적인 사용에 의해 제1 도전형 반도체층(122)의 두께가 얇아질 경우, 과전류에 의한 발광 소자의 오작동 문제가 더욱 심각해질 수 있는데, 실시예에 의한 발광 소자는 이러한 문제점을 해결하는 효과가 있다. Particularly, when the thickness of the first conductivity type semiconductor layer 122 is reduced by the continuous use of the light emitting device, the problem of malfunction of the light emitting device due to the overcurrent may become more serious. There is an effect to solve.

각 구성에 대한 상세 설명은 도 2a 내지 도 2g를 참조하여 상세히 설명한다.Details of each configuration will be described in detail with reference to FIGS. 2A to 2G.

도 2a 내지도 2g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이다.2A to 2G are views illustrating a method of manufacturing a light emitting device according to a first embodiment of the present invention.

도 2a에 도시된 바와 같이 기판(100)을 준비하다. 상기 기판(100)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 100 is prepared as shown in FIG. 2A. The substrate 100 may include at least one of a sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 Can be used. A concavo-convex structure may be formed on the substrate 100, but the present invention is not limited thereto. The substrate 100 may be wet-cleaned to remove impurities on the surface.

그리고, 상기 기판(100) 상에 전류 제한층(110, Current Blocking Layer)을 형성한다. 이 때, 전류 제한층(110)은 제1 도전형 반도체층(122)과 일함수(work function) 값의 차이가 기준치 이상인 물질로 구성될 수 있다. A current blocking layer 110 is formed on the substrate 100. At this time, the current confining layer 110 may be formed of a material having a difference in work function value from the first conductivity type semiconductor layer 122 to a value not less than a reference value.

예를 들어, 전류 제한층(110)은 제1 도전형 반도체층(122)을 이루는 물질과 일함수 값의 차이가 기준치인 50eV 이상인 물질로, 제1 도전형 반도체층(122)과 쇼트키 특성을 이루는 물질로 구성될 수 있다. For example, the current confinement layer 110 may be formed of a material having a difference in work function between the material of the first conductivity type semiconductor layer 122 and the first conductivity type semiconductor layer 122, As shown in FIG.

이 때, 기준치는 다양한 값으로 설정될 수 있으며, 기준치가 높게 설정될수록, 후술하는 바와 같이 제1 전극층으로부터 제1 도전형 반도체층(122)으로 공급되는 전류를 분산시켜 신뢰성을 높이는 효과가 높다.At this time, the reference value can be set to various values, and as the reference value is set higher, the effect of increasing the reliability by dispersing the current supplied from the first electrode layer to the first conductivity type semiconductor layer 122 as described later is high.

예를 들어, 제1 도전형 반도체층이 N형 반도체층인 경우, 전류 제한층(110)은 P형 GaN 또는 AIN일 수 있으며, P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. For example, when the first conductivity type semiconductor layer is an N-type semiconductor layer, the current confining layer 110 may be P-type GaN or AIN, and Mg, Zn, Ca, Sr, .

전류 제한층(110)의 두께는 여러가지 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 전류 제한층(110)의 두께는 1nm~11μm 범위의 값으로 설정될 수 있다. The thickness of the current confined layer 110 may be varied according to various embodiments. For example, the thickness of the current confining layer 110 may be set to a value in the range of 1 nm to 11 mu m.

그리고, 상기 전류 제한층(110) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.The light emitting structure 120 including the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 may be formed on the current confining layer 110.

이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.At this time, a buffer layer (not shown) may be grown between the light emitting structure 120 and the substrate 100 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer may be at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer, but the present invention is not limited thereto.

또한, 상기 발광 구조물(120)은, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy)법과 같은 기상 증착법에 의해 성장될 수 있다.The light emitting structure 120 may be grown by a vapor deposition method such as MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), or HVPE (Hydride Vapor Phase Epitaxy).

상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 122 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer , The first conductive dopant may include Si, Ge, Sn, Se, and Te as an N-type dopant, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 122 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + . The first conductive semiconductor layer 112 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, have.

상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The N-type GaN layer may be formed on the first conductive semiconductor layer 122 by a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) . The first conductive semiconductor layer 122 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.Electrons injected through the first conductive type semiconductor layer 122 and holes injected through the second conductive type semiconductor layer 126 formed later are brought into contact with each other to form an energy band unique to the active layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 124 is formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, AlGaN / GaN, InAlGaN / GaN, GaAs, / AlGaAs (InGaAs), and GaP / AlGaP But is not limited to. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 124. The conductive clad layer may be formed of an AlGaN-based semiconductor and may have a band gap higher than that of the active layer 124.

상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 126 may be a Group III-V compound semiconductor doped with a second conductive dopant, for example, In x Al y Ga 1-xy N (0? X? 1, 0? Y? 0 ≤ x + y ≤ 1). When the second conductive semiconductor layer 126 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 126 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 122 may be a P-type semiconductor layer, and the second conductive semiconductor layer 126 may be an N-type semiconductor layer. An N-type semiconductor layer (not shown) may be formed on the second conductive semiconductor layer 126 if the semiconductor having the opposite polarity to the second conductive type, for example, the second conductive semiconductor layer is a P- have. Accordingly, the light emitting structure 110 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

그리고, 도 2b에 도시된 바와 같이 제2 도전형 반도체층(126) 상에 채널층(180)을 적층한다. 여기서, 상기 채널층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 채널층(180)은 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 티타늄(TiOx), 또는 산화 알루미늄(Al2O3)층으로 구성될 수 있다. 채널층(180)은 후술할 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. Then, as shown in FIG. 2B, the channel layer 180 is deposited on the second conductive type semiconductor layer 126. Here, the channel layer 180 may be made of an insulating material, and the insulating material may be made of a non-conductive oxide or nitride. As one example, the channel layer 180 may be composed of silicon oxide (SiO 2) layer, a silicon nitride (Si 3 N 4) layer, titanium oxide (TiOx), or aluminum (Al 2 O 3) oxide layer . The channel layer 180 protects the structures located below the channel layer 180 from being etched when etching the light emitting structure 120 to be described later and protects the light emitting device from damage .

그리고, 채널층(180)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다. Then, the channel layer 180 is etched to form a groove. Such a groove may be formed by a process such as dry etching using a mask.

그리고, 도 2c에 도시된 바와 같이 형성된 홈에 위치한 제2 도전형 반도체층(126) 상에 오믹층(130) 및 반사층(140)을 적층한다. Then, the ohmic layer 130 and the reflective layer 140 are stacked on the second conductive semiconductor layer 126 located in the groove formed as shown in FIG. 2C.

이 때, 오믹층(130)은 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(1300)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.At this time, the ohmic layer 130 may be deposited to a thickness of about 200 Angstroms. The ohmic layer 130 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide ZnO, ZnO, IrOx, ZnO, AlGaO, AZO, ATO, GZO, IZO, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, , Au, and Hf, and is not limited to such a material. The ohmic layer 1300 may be formed by a sputtering method or an electron beam evaporation method.

그리고, 상기 오믹층(130) 상에 반사층(140)을 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(150)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The reflective layer 140 may be formed on the ohmic layer 130 to a thickness of about 2500 Angstroms. The reflective layer 150 may be formed of a metal layer containing aluminum (Al), silver (Ag), nickel (Ni), platinum (Pt), rhodium (Rh), or an alloy containing Al, Ag, have. Aluminum, silver, or the like effectively reflects the light generated in the active layer 124, thereby greatly improving the light extraction efficiency of the light emitting device.

그리고, 도 2d에 도시된 바와 같이 상기 반사층 상에 도전층(170)를 형성한다. 상기 도전층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. Then, as shown in FIG. 2D, a conductive layer 170 is formed on the reflective layer. The conductive layer 170 may be formed of a material selected from the group consisting of Ni-nickel, Pt, Ti, W, V, Fe, Or an alloy optionally containing them.

이 때, 도전층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, layer 3(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 도전층(170)은 복수의 레이어로 형성될 수도 있다. At this time, the conductive layer 170 may be formed using a sputtering deposition method. When a sputter deposition method is used, ions of the source material are sputtered and deposited as the ionized atoms are accelerated by the electric field and impinge on the source material of the layer 3 (170). In addition, an electrochemical metal deposition method, a bonding method using a eutectic metal, or the like may be used according to the embodiment. According to an embodiment, the conductive layer 170 may be formed of a plurality of layers.

도전층(170)은 발광 구조물(120을 전체적으로 지지하여, 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The conductive layer 170 supports the light emitting structure 120 as a whole and has the effect of minimizing mechanical damage (breakage or peeling, etc.) that may occur in the manufacturing process of the light emitting device.

그리고, 도전층(170) 상으로 상기 도전층(170)과 지지기판(160)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.The bonding layer 150 may be formed on the conductive layer 170 to bond the conductive layer 170 to the supporting substrate 160. The bonding layer 150 may be a material selected from the group consisting of gold (Au), tin (Sn), indium (In), silver (Ag), nickel (Ni), niobium (Nb), and copper Or an alloy thereof.

그리고, 도 2e에 도시된 바와 같이. 결합층(150) 상으로 지지기판(160)을 형성할 수 있다.And, as shown in FIG. 2E. The support substrate 160 may be formed on the bonding layer 150. [

상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The support substrate 160 may be formed of a material selected from the group consisting of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), and aluminum (Al) (Au), a copper alloy (Cu Alloy), a nickel-nickel, a copper-tungsten (Cu-W), a carrier wafer (e.g., GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.), and the like. The conductive support substrate 160 may be formed using an electrochemical metal deposition method, a bonding method using a yttetic metal, or the like.

실시예에 따라, 도전층(170)을 통해 제2 도전형 반도체층(126)로 정공이 주입되는 경우, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.According to an embodiment, when holes are injected into the second conductive type semiconductor layer 126 through the conductive layer 170, the supporting substrate 160 may be formed of an insulating material, and the insulating material may be a non- Nitride. As an example, the support substrate 160 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

그리고, 도 2f에 도시된 바와 같이, 상기 기판(100)을 분리하다.Then, as shown in FIG. 2F, the substrate 100 is separated.

상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The removal of the substrate 100 may be performed by a laser lift off (LLO) method using an excimer laser or the like, or a dry and wet etching method.

레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.When the excimer laser light having a wavelength in a certain region in the direction of the substrate 100 is focused and irradiated using the laser lift-off method, heat energy is applied to the interface between the substrate 110 and the light emitting structure 120 The interface is separated into gallium and nitrogen molecules, and the substrate 100 is instantaneously separated from the laser light passing portion.

그리고, 도 2g에 도시된 바와 같이 전류 제한층(110)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다.Then, as shown in FIG. 2G, the current confinement layer 110 is etched to form a groove. Such a groove may be formed by a process such as dry etching using a mask.

홈이 형성됨에 따라 전류 제한층(110)은 도 2g에 도시된 바와 같이 제1 도전형 반도체층(122)상에 위치한다. 실시예에 따라 홈은 복수개로 생성될 수 있다. As the groove is formed, the current confining layer 110 is located on the first conductivity type semiconductor layer 122 as shown in FIG. 2G. According to an embodiment, a plurality of grooves may be created.

또한, 실시예에 따라 전류 제한층(100) 상으로 요철 구조와 같은 패턴이 형성될 수 있는데, 이러한 패턴은 제1 전극(190)으로부터의 전류를 좀더 효율적으로 분산시킬 수 있는 효과가 있다. In addition, according to the embodiment, a pattern like the concavo-convex structure may be formed on the current confinement layer 100, and this pattern has an effect that the current from the first electrode 190 can be more efficiently dispersed.

그리고, 도 2g에 도시된 바와 같이 발광 구조물(120)의 측면을 식각한다. 이 때, 엔드 포인트 디텍팅 방법에 의해 채널층(180)을 이루는 물질이 디텍트되면 식각을 멈추는 방법으로 상기 발광 구조물(120)의 측면 일부를 식각할 수 있다. Then, the side surface of the light emitting structure 120 is etched as shown in FIG. 2G. At this time, if the material forming the channel layer 180 is detected by the end point detaching method, a part of the side surface of the light emitting structure 120 may be etched by stopping the etching.

이 때, 식각되는 발광 구조물(120)의 하부에는 채널층(180)이 위치하도록 식각 위치를 조절할 수 있다. At this time, the etching position can be adjusted so that the channel layer 180 is positioned below the light emitting structure 120 to be etched.

채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. The channel layer 180 has an effect of protecting the structures located under the channel layer 180 from the etching when the light emitting structure 120 is etched and protecting the light emitting device from damage that may occur in the manufacturing process .

그리고, 도 2h에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 상에 홈을 형성하여 광 적출 효율을 향상시킨다. 이 때, 요철 구조는, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성할 수 있다As shown in FIG. 2h, a groove is formed on the first conductive type semiconductor layer 122 to improve the light extraction efficiency. At this time, the concavo-convex structure can be formed by PEC method or etching after forming a mask

상기 PEC 방법에서, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 상기 요철 구조는 주기적 또는 비주기적으로 형성될 수 있다. PEC 방법에 의한 제1 도전형 반도체층(122) 식각 시, 전류 제한층(110)은 에칭 마스크로 작용하므로, 전류 제한층(110)은 식각되지 않는다. In the PEC method, the shape of fine irregularities can be controlled by adjusting the amount of the etchant (for example, KOH) and the etching rate difference caused by the crystallinity of GaN. The concave-convex structure may be formed periodically or aperiodically. When the first conductive semiconductor layer 122 is etched by the PEC method, the current confining layer 110 acts as an etching mask, so that the current confining layer 110 is not etched.

또한 실시예에 따라 제1 도전형 반도체층(122)의 표면에는 2차원 포토닉 크리스탈이 형성될 수 있는데, 그 구조는 광의 파장의 반 정도의 주기로 상이한 굴절율을 가지는 적어도 2가지의 유전체를 주기적으로 배열하여 얻어질 수 있다. 이때, 각각의 유전체는 서로 동일한 패턴으로 구비될 수 있다.In addition, according to the embodiment, a two-dimensional photonic crystal may be formed on the surface of the first conductive semiconductor layer 122. The structure may include at least two dielectrics having different refractive indexes at regular intervals of about half of the wavelength of light, . At this time, the respective dielectrics may be provided in the same pattern.

포토닉 크리스탈은 상기 제1 도전형 반도체층(122)의 표면에 광 밴드 갭(photonic band gap)을 형성하여 빛의 흐름을 제어할 수 있다.The photonic crystal forms a photonic band gap on the surface of the first conductive type semiconductor layer 122 to control the flow of light.

이러한 발광구조물의 홈과 패턴 구조는 발광구조물의 표면적 증가로 광추출효과를 증대시킬 수 있고, 또한 표면의 미세 요철 구조는 빛이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.The grooves and the pattern structure of the light emitting structure can increase the light extracting effect by increasing the surface area of the light emitting structure, and the fine concave and convex structure of the surface can reduce the absorption of light into the light emitting structure and improve the light emitting efficiency.

그리고, 도 2h에 도시된 바와 같이 제1 도전형 반도체층((122) 및 전류 제한층(110) 상으로 제1 전극(190)을 형성할 수 있다. 상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 2H, the first electrode 190 may be formed on the first conductive type semiconductor layer 122 and the current confining layer 110. The first electrode 190 may be formed of a metal such as molybdenum, (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (W), lead (Pd), copper (Cu) Rhodium (Rh) and iridium (Ir), or an alloy of these metals.

제1 전극(190)은 전류 제한층(110)을 감싸면서, 적어도 일부는 제1 도전형 반도체층(122)에 접촉되도록 형성될 수 있다. 이 때, 마스크를 이용하여 제1 전극(190)이 전류 제한층(110)을 감싸면서, 적어도 일부는 제1 도전형 반도체층(122)에 접촉되도록 형성될 수 있다. The first electrode 190 may be formed to cover the current confinement layer 110 and at least a part of the first electrode 190 may be in contact with the first conductivity type semiconductor layer 122. At this time, the first electrode 190 may be formed to be in contact with the first conductivity type semiconductor layer 122 while covering the current confining layer 110 using a mask.

실시예에 의한 발광 소자는 제1 전극(190)과 제1 도전형 반도체층(122) 사이에 전류 제한층(110)이 형성되므로, 제1 전극(190)에서 제1 도전형 반도체층(122)으로 공급되는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.The current limiting layer 110 is formed between the first electrode 190 and the first conductivity type semiconductor layer 122 so that the first conductivity type semiconductor layer 122 Is distributed in the horizontal direction to prevent the malfunction of the light emitting device due to the overcurrent, thereby improving the stability and reliability of the light emitting device.

특히, 발광 소자의 지속적인 사용에 의해 제1 도전형 반도체층(122)의 두께가 얇아질 경우, 과전류에 의한 발광 소자의 오작동 문제가 더욱 심각해질 수 있는데, 실시예에 의한 발광 소자는 이러한 문제점을 해결하는 효과가 있다. Particularly, when the thickness of the first conductivity type semiconductor layer 122 is reduced by the continuous use of the light emitting device, the problem of malfunction of the light emitting device due to the overcurrent may become more serious. There is an effect to solve.

그리고, 실시예에 따라 채널층(180), 발광구조물(120)의 측면, 제1 전극(190)의 적어도 일부 상으로 패시베이션층(Passivation layer)을 증착할 수 있다. 여기서, 상기 패시베이션층은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.A passivation layer may be deposited on at least a portion of the channel layer 180, the side of the light emitting structure 120, and the first electrode 190 according to an embodiment. Here, the passivation layer may be made of an insulating material, and the insulating material may be made of a non-conductive oxide or nitride. As an example, the passivation layer may comprise a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

포토닉 크리스탈은 상기 제1 도전형 반도체층(122)의 표면에 광 밴드 갭(photonic band gap)을 형성하여 빛의 흐름을 제어할 수 있다.The photonic crystal forms a photonic band gap on the surface of the first conductive type semiconductor layer 122 to control the flow of light.

이러한 발광구조물의 홈과 패턴 구조는 발광구조물의 표면적 증가로 광추출효과를 증대시킬 수 있고, 또한 표면의 미세 요철 구조는 빛이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.The grooves and the pattern structure of the light emitting structure can increase the light extracting effect by increasing the surface area of the light emitting structure, and the fine concave and convex structure of the surface can reduce the absorption of light into the light emitting structure and improve the light emitting efficiency.

도 3a 내지 도 3d는 발광소자의 다른 실시예의 제조공정을 나타낸 도면이다.3A to 3D are views showing a manufacturing process of another embodiment of the light emitting device.

먼저, 도 3a에 도시된 바와 같이 기판(100) 상에 제1 도전형 반도체층(120)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다. 구체적인 조성과 공정은 도 2a에서 설명한 것과 동일하다.3A, a light emitting structure 120 including a first conductive semiconductor layer 120, an active layer 124, and a second conductive semiconductor layer 126 is formed on a substrate 100 . The specific composition and process are the same as those described in Fig.

이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(210)을 성장시켜서, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화할 수 있다. 상기 버퍼층(210)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.At this time, the buffer layer 210 may be grown between the light emitting structure 120 and the substrate 100 to alleviate the difference in lattice mismatching and thermal expansion coefficient of the material. The buffer layer 210 may be formed of at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN.

그리고, 제2 도전형 반도체층(126) 상에 (100) 상에 전류 제한층(110)을 형성한다. 이 때, 전류 제한층(110)은 제2 도전형 반도체층(126)과 일함수(work function) 값의 차이가 기준치 이상인 물질로 구성될 수 있다. Then, the current confining layer 110 is formed on the second conductive semiconductor layer 126 (100). At this time, the current confining layer 110 may be formed of a material having a difference in work function value with the second conductivity type semiconductor layer 126 from a reference value or more.

예를 들어, 전류 제한층(110)은 제2 도전형 반도체층(126)을 이루는 물질과 일함수 값의 차이가 기준치인 50eV 이상인 물질로, 제2 도전형 반도체층(126)과 쇼트키 특성을 이루는 물질로 구성될 수 있다. For example, the current confinement layer 110 may be formed of a material having a difference in work function from the material of the second conductivity type semiconductor layer 126 to a value of 50 eV or more, and the second conductivity type semiconductor layer 126 and the Schottky characteristic As shown in FIG.

이 때, 기준치는 다양한 값으로 설정될 수 있으며, 기준치가 높게 설정될수록, 제1 전극층으로부터 제2 도전형 반도체층(126)으로 공급되는 전류를 분산시켜 신뢰성을 높이는 효과가 높다.At this time, the reference value can be set to various values, and the higher the reference value is set, the higher the effect of dispersing the current supplied from the first electrode layer to the second conductivity type semiconductor layer 126 to enhance the reliability.

예를 들어, 제2 도전형 반도체층이 P형 반도체층인 경우, 전류 제한층(110)은 N형 GaN 또는 AIN일 수 있으며, N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있다. For example, when the second conductivity type semiconductor layer is a P-type semiconductor layer , the current confining layer 110 may be N-type GaN or AIN, and the N-type dopant may include Si, Ge, Sn, can do.

전류 제한층(110)의 두께는 여러가지 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 전류 제한층(110)의 두께는 1nm~1μm 범위의 값으로 설정될 수 있다. The thickness of the current confined layer 110 may be varied according to various embodiments. For example, the thickness of the current confining layer 110 may be set to a value in the range of 1 nm to 1 占 퐉.

이어서, 도 3b에 도시된 바와 같이 상기 제2 도전형 반도체층(126)에서 상기 제1 도전형 반도체층(122)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다. 즉, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 상기 제2 도전형 반도체층(126)부터 상기 제1 도전형 반도체층(122)의 일부분까지 메사(Mesa) 식각함으로써, 전극을 형성할 수 있는 공간을 확보한다.3B, mesa etching is performed from the second conductive type semiconductor layer 126 to a portion of the first conductive type semiconductor layer 122 by RIE (Reactive Ion Etching) method. That is, when an insulating substrate such as a sapphire substrate is used, electrodes can not be formed under the substrate. Therefore, a mesa is formed from the second conductivity type semiconductor layer 126 to a portion of the first conductivity type semiconductor layer 122 ), Thereby securing a space in which electrodes can be formed.

그리고, 도 3c와 같이 전류 제한층(110)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다. 실시예에 따라 홈은 복수개로 생성될 수 있다. 3C, the current confinement layer 110 is etched to form a groove. Such a groove may be formed by a process such as dry etching using a mask. According to an embodiment, a plurality of grooves may be created.

또한, 실시예에 따라 전류 제한층(100) 상으로 요철 구조와 같은 패턴이 형성될 수 있는데, 이러한 패턴은 제1 전극으로부터의 전류를 좀더 효율적으로 분산시킬 수 있는 효과가 있다.In addition, according to the embodiment, a pattern similar to the concavo-convex structure may be formed on the current confining layer 100, and this pattern has an effect of more efficiently dispersing the current from the first electrode.

그리고, 도 3d에 도시된 바와 같이 제2 도전형 반도체층(126) 상에 홈을 형성한다. 상기 홈은 제2 도전형 반도체층(126)의 일부가 식각되는데, 상기 활성층(124)과 제1 도전형 반도체층(122)의 일부까지 식각될 수도 있으며, 활성층(124)에서 발생한 빛이 발광소자 내부를 진행하는 거리를 줄일 수 있게 되며, 빛이 소자 내부에서 흡수 및 산란되는 양을 줄일 수 있다.Then, a groove is formed on the second conductive type semiconductor layer 126 as shown in FIG. 3D. A part of the second conductive type semiconductor layer 126 is etched to etch a part of the active layer 124 and the first conductive type semiconductor layer 122 and light emitted from the active layer 124 is emitted The distance traveled inside the device can be reduced, and the amount of light absorbed and scattered inside the device can be reduced.

그리고, 도 3d 도시된 바와 같이 상기 제2 도전형 반도체층(126) 상의 홈에 요철 구조를 형성한다. 요철 구조의 형성방법도 상술한 실시예와 동일하다.As shown in FIG. 3D, the concave-convex structure is formed in the groove on the second conductive type semiconductor layer 126. The method of forming the concavo-convex structure is also the same as the above-described embodiment.

그리고, 도 3d에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 표면의 식각되어 노출된 영역에 제1 전극(200)을 형성할 수 있다. 상기 제1 전극(200)의 재료는 상술한 실시예와 동일하다.As shown in FIG. 3D, the first electrode 200 may be formed on the exposed region of the first conductive semiconductor layer 122. The material of the first electrode 200 is the same as that of the above-described embodiment.

그리고, 상기 제2 도전형 반도체층(126) 및 전류 제한층(110) 상에 제2 전극(200)를 형성할 수 있다. 상기 제2 전극(200)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 상기 제2 전극(200)은 상기 제2 도전형 반도체층(126)의 일부 상에 구비되게, 마스크를 이용하여 형성할 수 있다.The second electrode 200 may be formed on the second conductive semiconductor layer 126 and the current confinement layer 110. The second electrode 200 may be formed of a metal such as molybdenum, chromium (Cr), nickel (Ni), gold (Au), aluminum (Al), titanium (Ti), platinum (Pt), vanadium (V), tungsten (Pd), copper (Cu), rhodium (Rh) and iridium (Ir), or an alloy of the above metals. The second electrode 200 may be formed on a part of the second conductive type semiconductor layer 126 using a mask.

제2 전극(200)은 전류 제한층(110)을 감싸면서, 적어도 일부는 제2 도전형 반도체층(126)에 접촉되도록 형성될 수 있다. 이 때, 마스크를 이용하여 제2 전극(200)이 전류 제한층(110)을 감싸면서, 적어도 일부는 제2 도전형 반도체층(126)에 접촉되도록 형성될 수 있다. The second electrode 200 may be formed to cover the current confining layer 110 and at least a part of the second electrode 200 may be in contact with the second conductive semiconductor layer 126. At this time, the second electrode 200 may be formed to be in contact with the second conductivity type semiconductor layer 126 while covering the current confining layer 110 using a mask.

따라서, 실시예에 의한 발광 소자는 제2 전극(200)과 제2 도전형 반도체층(126) 사이에 전류 제한층(110)이 형성되므로, 제2 전극(200)에서 제2 도전형 반도체층(126)으로 공급되는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.Therefore, in the light emitting device according to the embodiment, since the current confining layer 110 is formed between the second electrode 200 and the second conductivity type semiconductor layer 126, The flow of the current supplied to the light emitting element 126 is dispersed in the horizontal direction to prevent the malfunction of the light emitting element due to the overcurrent, thereby improving the stability and reliability of the light emitting element.

특히, 발광 소자의 지속적인 사용에 의해 제2 도전형 반도체층(126)의 두께가 얇아질 경우, 과전류에 의한 발광 소자의 오작동 문제가 더욱 심각해질 수 있는데, 실시예에 의한 발광 소자는 이러한 문제점을 해결하는 효과가 있다.In particular, when the thickness of the second conductivity type semiconductor layer 126 is reduced due to continuous use of the light emitting device, the problem of malfunction of the light emitting device due to the overcurrent may become more serious. There is an effect to solve.

도 3d의 실시예는 수평형 발광소자로서 제2 도전형 반도체층(126) 상에 전류 제한층(110)이 형성되는 점에서, 도 2h에서 상술한 수직형 발광소자의 일실시예에서 제1 도전형 반도체층(122) 상에 전류 제한층(110)이 형성되는 것과 구별된다. The embodiment of FIG. 3D differs from the first embodiment in that the current-limiting layer 110 is formed on the second conductivity type semiconductor layer 126 as the horizontal light emitting device, And the current-confined layer 110 is formed on the conductive-type semiconductor layer 122.

도 4는 발광소자 패키지의 제1 실시예의 단면도이다.4 is a cross-sectional view of a first embodiment of a light emitting device package.

도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(420)와, 상기 패키지 몸체(420)에 설치된 제1 전극층(411) 및 제2 전극층(412)과, 상기 패키지 몸체(420)에 설치되어 상기 제1 전극층(411) 및 제2 전극층(412)과 전기적으로 연결되는 실시예에 따른 발광 소자(400)와, 상기 발광 소자(400)를 포위하는 충진재(440)를 포함한다.As shown in the figure, the light emitting device package according to the above-described embodiments includes a package body 420, a first electrode layer 411 and a second electrode layer 412 provided on the package body 420, A light emitting device 400 according to an embodiment of the present invention includes a first electrode layer 411 and a second electrode layer 412 electrically connected to each other and a filler 440 surrounding the light emitting device 400 do.

상기 패키지 몸체(420)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(400)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 420 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 400 to enhance light extraction efficiency.

상기 제1 전극층(411) 및 제2 전극층(412)은 서로 전기적으로 분리되며, 상기 발광 소자(400)에 전원을 제공한다. 또한, 상기 제1 전극층(411) 및 제2 전극층(412)은 상기 발광 소자(400)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(400)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 411 and the second electrode layer 412 are electrically isolated from each other and provide power to the light emitting device 400. The first electrode layer 411 and the second electrode layer 412 may reflect the light generated from the light emitting device 400 to increase the light efficiency. As shown in FIG.

상기 발광 소자(400)는 상기 패키지 몸체(420) 상에 설치되거나 상기 제1 전극층(411) 또는 제2 전극층(412) 상에 설치될 수 있다.The light emitting device 400 may be mounted on the package body 420 or on the first electrode layer 411 or the second electrode layer 412.

상기 발광 소자(400)는 상기 제1 전극층(411) 및 제2 전극층(412)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 400 may be electrically connected to the first electrode layer 411 and the second electrode layer 412 by wire, flip chip or die bonding.

상기 충진재(440)는 상기 발광 소자(400)를 포위하여 보호할 수 있다. 또한, 상기 충진재(440)에는 형광체가 포함되어 상기 발광 소자(400)에서 방출된 광의 파장을 변화시킬 수 있다.The filler 440 can surround and protect the light emitting device 400. The filler 440 may include a phosphor to change the wavelength of the light emitted from the light emitting device 400.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may include at least one of the light emitting devices of the above-described embodiments, or one or more light emitting devices. However, the present invention is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100 : 기판 110 : 전류 제한층
120 : 발광구조물 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
130 : 오믹층 140 : 반사층
150 : 결합층 160 : 지지기판
170 : 도전층 180: 채널층
190 : 제1 전극 200 : 제2 전극
400 : 발광소자 411 : 제1 전극층
412 : 제2 전극층 420 : 패키지 바디
440 : 충진재100: substrate 110: current confined layer
120: light emitting structure 122: first conductivity type semiconductor layer
124: active layer 126: second conductivity type semiconductor layer
130: Ohmic layer 140: Reflective layer
150: bonding layer 160: supporting substrate
170: conductive layer 180: channel layer
190: first electrode 200: second electrode
400: light emitting element 411: first electrode layer
412: second electrode layer 420: package body
440: filler

Claims (13)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
상기 제1 도전형 반도체층 상에 위치하는 전류 제한층;
상기 제1 도전형 반도체층 및 상기 전류 제한층의 적어도 일부를 감싸는 제1 전극;
상기 제2 도전형 반도체층 하에 위치하는 오믹층;
상기 오믹층 하에 위치하고, 상기 발광 구조물로부터 입사되는 광을 반사하는 반사층;
상기 반사층 하에 위치하고, 상기 발광 구조물을 지지하는 도전층; 및
상기 제2 도전형 반도체층 및 상기 도전층 사이에 위치하고, 상기 오믹층 및 상기 반사층의 측면에 배치되는 채널층
을 포함하고,
상기 제1 전극은,
상기 전류 제한층과 접촉하고 상기 전류 제한층을 감싸도록 구비되며, 상기 제1 도전형 반도체층과 접촉되며,
상기 채널층은,
상기 도전층 상면 중 상기 반사층이 배치되지 않은 노출면에 배치되고,
상하방향 높이가 상기 오믹층 및 상기 반사층의 상하방향 각각의 높이를 합한 것과 동일하며,
상기 제1 도전형 반도체층의 상면은 요철 구조 및 돌출평탄면을 포함하고,
상기 전류 제한층은 상기 돌출평탄면 상에 배치되며,
상기 제1 전극은,
상기 전류 제한층의 상면 및 측면을 감싸며, 상기 제1 도전형 반도체층과 직접 접촉하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A current confinement layer disposed on the first conductive type semiconductor layer;
A first electrode surrounding at least a portion of the first conductive semiconductor layer and the current confined layer;
An ohmic layer disposed under the second conductive semiconductor layer;
A reflective layer positioned under the ohmic layer and reflecting light incident from the light emitting structure;
A conductive layer disposed under the reflective layer and supporting the light emitting structure; And
A channel layer disposed between the second conductivity type semiconductor layer and the conductive layer and disposed on a side surface of the ohmic layer and the reflective layer,
/ RTI >
Wherein the first electrode comprises:
A second conductive semiconductor layer formed on the first conductive semiconductor layer, the first conductive semiconductor layer being in contact with the current confined layer and surrounding the current confined layer,
Wherein the channel layer comprises:
Wherein the conductive layer is disposed on an exposed surface on which the reflective layer is not disposed,
The height in the vertical direction is equal to the height of each of the upper and lower directions of the ohmic layer and the reflective layer,
Wherein the upper surface of the first conductive type semiconductor layer includes a concavo-convex structure and a projecting flat surface,
Wherein the current confining layer is disposed on the projecting flat surface,
Wherein the first electrode comprises:
And the first conductive semiconductor layer is in direct contact with the upper surface and the side surface of the current confinement layer. 제1항에 있어서,
상기 전류 제한층은 P형 GaN 또는 AIN이고, P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 중 하나 이상을 포함하는 발광 소자.The method according to claim 1,
Wherein the current confining layer is at least one of Mg, Zn, Ca, Sr, and Ba as P-type GaN or AIN and is a P-type dopant. 삭제delete 제1항에 있어서,
상기 전류 제한층의 두께는 1nm~1μm 범위의 값으로 설정되는 발광 소자.The method according to claim 1,
And the thickness of the current confined layer is set to a value in the range of 1 nm to 1 占 퐉. 제1항에 있어서,
상기 전류 제한층은 상기 제1 도전형 반도체층과 일함수 값의 차이가 50eV 보다 크거나 같은 물질로 형성되는 발광 소자.The method according to claim 1,
Wherein the current confinement layer is formed of a material having a work function difference greater than or equal to 50 eV from the first conductivity type semiconductor layer. 삭제delete 제1항에 있어서,
상기 도전층은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 구성되는 발광 소자.The method according to claim 1,
Wherein the conductive layer is made of a material selected from the group consisting of nickel-nickel, platinum, titanium, tungsten, vanadium, iron and molybdenum, Wherein the light emitting element is formed of a metal. 삭제delete 삭제delete 제1항에 있어서,
상기 제1 도전형 반도체층의 표면에는 2차원 포토닉 크리스탈이 형성되는 발광소자.The method according to claim 1,
And a two-dimensional photonic crystal is formed on a surface of the first conductive semiconductor layer. 제10항에 있어서,
상기 포토닉 크리스탈은,
상이한 굴절율을 가지는 적어도 2가지의 유전체를 주기적으로 배열하여 구비되는 발광소자.11. The method of claim 10,
In the photonic crystal,
And at least two dielectrics having different refractive indices are periodically arranged. 삭제delete 삭제delete
KR1020100101530A 2010-10-18 2010-10-18 Light emitting diode and method for fabricating the light emitting device KR101832305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101530A KR101832305B1 (en) 2010-10-18 2010-10-18 Light emitting diode and method for fabricating the light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101530A KR101832305B1 (en) 2010-10-18 2010-10-18 Light emitting diode and method for fabricating the light emitting device

Publications (2)

Publication Number Publication Date
KR20120040030A KR20120040030A (en) 2012-04-26
KR101832305B1 true KR101832305B1 (en) 2018-02-26

Family

ID=46140118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101530A KR101832305B1 (en) 2010-10-18 2010-10-18 Light emitting diode and method for fabricating the light emitting device

Country Status (1)

Country Link
KR (1) KR101832305B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017742A (en) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd Semiconductor light emitting element
JP2010062355A (en) * 2008-09-04 2010-03-18 Hitachi Cable Ltd Light-emitting device
KR100986318B1 (en) * 2010-02-09 2010-10-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017742A (en) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd Semiconductor light emitting element
JP2010062355A (en) * 2008-09-04 2010-03-18 Hitachi Cable Ltd Light-emitting device
KR100986318B1 (en) * 2010-02-09 2010-10-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
KR20120040030A (en) 2012-04-26

Similar Documents

Publication Publication Date Title
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101813935B1 (en) Light emitting device
KR101782081B1 (en) Light emitting device
KR101719623B1 (en) Light emitting diode
EP2482318B1 (en) Light emitting device
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742617B1 (en) Light emitting device
KR101769047B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120055958A (en) Light emitting diode and method for fabricating the light emitting device
KR101742616B1 (en) Light emitting device and method for fabricating the light emitting device
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101832305B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742618B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20120029232A (en) Light emitting diode
KR101742619B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101894348B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101103676B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101874574B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101633814B1 (en) light emitting device
KR20120065704A (en) Light emitting diode and method for fabricating the light emitting device
KR101650021B1 (en) Light emitting device
KR20120078049A (en) Light emitting diode and method for fabricating the light emitting device
KR20120015623A (en) Ligit emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant