KR101826980B1 - 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 - Google Patents

발광소자, 발광 소자 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101826980B1
KR101826980B1 KR1020110072134A KR20110072134A KR101826980B1 KR 101826980 B1 KR101826980 B1 KR 101826980B1 KR 1020110072134 A KR1020110072134 A KR 1020110072134A KR 20110072134 A KR20110072134 A KR 20110072134A KR 101826980 B1 KR101826980 B1 KR 101826980B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
light emitting
emitting device
conductive
Prior art date
Application number
KR1020110072134A
Other languages
English (en)
Other versions
KR20130011168A (ko
Inventor
심상균
손성진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110072134A priority Critical patent/KR101826980B1/ko
Publication of KR20130011168A publication Critical patent/KR20130011168A/ko
Application granted granted Critical
Publication of KR101826980B1 publication Critical patent/KR101826980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제2도전형 반도체층 위에 전극; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 위에 활성층; 상기 활성층과 상기 제2도전형 반도체층 사이에 배치된 질화물 반도체층을 포함하며, 상기 질화물 반도체층은 교대로 배치된 복수의 제1반도체층 및 제2반도체층을 포함하며, 상기 복수의 제1반도체층은 InxAlyGa1 -x- yN (0<x≤0.1, 0.15≤y≤0.19, 0<x+y<1)의 조성식을 갖고, 상기 복수의 제2반도체층은 상기 제1반도체층의 인듐(In) 조성비와 다른 인듐 조성비를 갖는 InAlGaN층을 포함한다.

Description

발광소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.
최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
실시예는 활성층과 제2도전형 반도체층 사이에 복수의 InAlGaN층을 포함한 발광소자, 발광소자 제조방법, 및 발광소자 패키지를 제공한다.
실시 예는 활성층과 제2도전형 반도체층 사이에 서로 다른 인듐 농도를 갖는 복수의 인듐 기반 반도체층을 배치한 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.
실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제2도전형 반도체층 위에 전극; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 위에 활성층; 상기 활성층과 상기 제2도전형 반도체층 사이에 배치된 질화물 반도체층을 포함하며, 상기 질화물 반도체층은 교대로 배치된 복수의 제1반도체층 및 제2반도체층을 포함하며, 상기 복수의 제1반도체층은 InxAlyGa1 -x- yN (0<x≤0.1, 0.15≤y≤0.19, 0<x+y<1)의 조성식을 갖고, 상기 복수의 제2반도체층은 상기 제1반도체층의 인듐(In) 조성비와 다른 인듐 조성비를 갖는 InAlGaN층을 포함한다.
실시 예에 따른 발광소자 패키지는, 상기의 발광 소자, 캐비티를 갖는 몸체; 상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다.
실시 예에 따른 발광소자 제조방법은, 기판 상에 제1도전형 반도체층을 형성하는 단계; 상기 제1도전형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2도전형의 도펀트를 갖는 질화물 반도체층을 형성하는 단계; 및 상기 질화물 반도체층 상에 제2도전형 반도체층을 형성하는 단계를 포함하며, 상기 질화물 반도체층의 형성 단계는, InxAlyGa1 -x- yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 복수의 제1반도체층과 InaAlbGa1 -a- bN (0<a<0.1, 0.15<b<1, 0<a+b<1)의 조성식을 갖는 복수의 제2반도체층을 교대로 형성하며, 상기 제1반도체층은 상기 제2반도체층의 인듐 조성비와 다른 인듐 조성비를 포함한다.
실시예는 활성층과 전극 사이에 배치된 제2도전형의 반도체층의 결정성을 개선시켜 줄 수 있다.
실시예는 전류 주입 효율을 개선시켜 줌으로써, 내부 양자 효율을 개선시켜 줄 수 있다.
도 1은 실시예에 따른 발광소자의 단면도이다.
도 2는 도 1의 발광 소자를 이용한 수평형 전극 구조를 갖는 발광 소자를 나타낸 도면이다.
도 3 및 도 4는 도 1의 발광 소자를 이용한 수직형 전극 구조를 갖는 발광 소자 및 그 제조 과정을 나타낸 도면이다.
도 5는 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 6은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 7은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 8은 실시 예에 따른 조명장치를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시예에 따른 발광소자의 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2도전형 클래드층(121), 질화물 반도체층(123) 및 제2도전형 반도체층(125)을 포함한다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)의 전도성 보다 낮은 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 A 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(119)의 장벽층의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다.
상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층/장벽층이 교대로 배치되며, 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다.
상기 활성층(119) 위에는 제2도전형 클래드층(121)이 형성되며, 상기 제2도전형 클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다.
상기 제2도전형 클래드층(121) 위에는 질화물 반도체층(123)이 형성되며, 상기 질화물 반도체층(123)은 교대로 배치된 복수의 반도체층을 포함한다. 상기 복수의 반도체층은 제1반도체층(131)과 제2반도체층(133)이 교대로 배치된다. 상기 제1반도체층(131)은 InxAlyGa1 -x- yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 반도체로 형성될 수 있으며, 상기 제2반도체층(132)은 InaAlbGa1 -a- bN (0<a<0.1 , 0.15<b<1, 0<a+b<1)의 조성식을 갖는 반도체로 형성될 수 있다. 상기 제1반도체층(131)과 상기 제2반도체층(132)은 제2도전형의 도펀트를 포함하며, 서로 다른 도펀트 농도로 형성될 수 있다.
상기 제1반도체층(131)과 상기 제2반도체층(132)의 인듐 조성비는 서로 다르게 형성되며, 상기 제1반도체층(131)과 상기 제2반도체층(132)의 알루미늄 조성비는 서로 다르게 형성된다. 상기 제1반도체층(131)의 인듐 조성비는 상기 제2반도체층(132)의 인듐 조성비보다 더 많고, 상기 제1반도체층(131)의 알루미늄 조성비는 상기 제2반도체층(132)의 알루미늄 조성비보다 더 낮다.
상기 제1반도체층(131)의 인듐 조성비(x)는 0.1%~10% 범위 내에서 상기 제2반도체층(132)의 인듐 조성비(x>a)보다 더 높게 형성되며, 상기 제2반도체층(132)의 알루미늄 조성비(y)는 15%~19% 범위 내에서 상기 제1반도체층(131)의 알루미늄 조성비(b>y)보다 더 높게 형성될 수 있다.
상기 제1반도체층(131)과 상기 제2반도체층(132)의 주기는 5~30주기로 형성될 수 있으며, 예컨대 15~20주기로 형성될 수 있다.
상기 질화물 반도체층(123)의 두께는 10nm~100nm로 형성될 수 있으며, 예컨대 40nm~60nm의 형성될 수 있다. 상기 제1반도체층(131)과 상기 제2반도체층(132)은 서로 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 질화물 반도체층(123)의 성장 방법은 다음과 같다. 소정의 성장 온도(850~950℃)에서 예컨대, NH3, TMGa(또는 TEGa), TMIn, TMAl 및 Mg와 같은 p형 도펀트를 포함한 가스를 공급하여 소정 두께의 p형 InAlGaN층을 형성할 수 있다. 이때, 상기 제1반도체층(131)과 상기 제2반도체층(132)을 성장할 때, NH3의 주입량을 주기적으로 변화시켜 준다. 여기서, 캐리어 가스는 N2를 공급하거나, N2와 H2를 함께 공급할 수 있다. 상기 N2의 공급량은 제1반도체층(131)을 성장할 때와 제2반도체층(132)를 성장할 때 주기적으로 변화시켜 준다.
상기 제1반도체층(131)은 InxAlyGa1 -x- yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 반도체층으로 형성되며, 상기 제2반도체층(132)은 InaAlbGa1 -a- bN (0<a<0.1, 0.15<b<1, 0<a+b<1)의 조성식을 갖는 반도체로 형성될 수 있다. 이때 상기 N2의 주입량의 변화에 따라 인듐의 증착 속도가 조절될 수 있다.
이에 따라 상기 제2반도체층(132)의 성장시 N2의 주입량을 상기 제1반도체층(131)의 성장시 주입되는 N2의 주입량 보다 증가시켜 준다. 이에 따라 상기 제1반도체층(131)의 인듐 조성비는 상기 제2반도체층(132)의 인듐 조성비(x>a)보다 더 높아지게 되며, 상기 제1반도체층(131)의 알루미늄 조성비는 상기 제2반도체층(132)의 알루미늄 조성비(b>y)보다 더 낮게 형성된다. 또한 상기 N2의 주입량이 많아지면 제2도전형의 도펀트의 농도가 떨어지게 되므로, 상기 제2반도체층(132)의 도펀트 농도는 상기 제1반도체층(131)의 도펀트 농도보다 더 낮아지게 된다.
여기서, 상기 제2반도체층(132)의 N2의 주입량은 상기 제1반도체층(131)의 N2의 주입량에 비해 2~5배 정도 많은 량을 공급하게 된다.
상기 제1반도체층(131)의 인듐 조성비는 0.1%~10% 범위 내에서 상기 제2반도체층(132)의 인듐 조성비보다 더 높게 형성되며, 상기 제2반도체층(132)의 알루미늄 조성비는 15%~19% 범위 내에서 상기 제1반도체층(131)의 알루미늄 조성비보다 더 높게 형성될 수 있다.
상기 제1반도체층(131)과 상기 제2반도체층(132)의 주기는 5~30주기이며, 구체적으로 15~20주기로 형성될 수 있으며, 상기 각 반도체층(131,132)의 두께는 0.1nm~10nm 범위 내에서 서로 동일한 두께로 형성될 수 있다.
상기 제1반도체층(131)과 상기 제2반도체층(132)의 성장시 N2의 주입량을 조절함으로써, 상기 제1반도체층(131)과 상기 제2반도체층(132)의 결정성을 개선시켜 줄 수 있다. 이러한 질화물 반도체층(130)의 결정성이 개선되면, ESD 및 홀 주입 효율을 개선시켜 줄 수 있다. 또한 상기 질화물 반도체층(132)의 결함 밀도는 상면이 하면보다 더 낮은 밀도를 갖게 될 수 있다.
다른 방법으로서, 상기 제1반도체층(131)과 상기 제2반도체층(132)의 성장시 금속 소스 중에서 TMAl의 주입량을 조절하여 성장할 수 있으며, 이러한 알루미늄의 주입량 제어를 통해 홀 주입 효율을 개선시켜 줄 수 있다. 이러한 홀 주입 효율이 개선되면, 내부 양자 효율이 개선될 수 있다.
상기 제1반도체층(131)과 상기 제2반도체층(132)은 서로 다른 인듐 조성비를 갖는 초격자 구조(SLS)로 형성될 수 있다.
다른 예로서, 상기 제1 및 제2반도체층(131,132)의 성장시 상기 제1반도체층(131) 및 제2반도체층(132)의 조성비를 조절하는 방법으로서, 캐리어 가스인 N2가 아닌, NH3로 조절할 수 있다. 이 경우, 제1반도체층(131)과 제2반도체층(132)의 조성비에 N2가스 보다는 영향을 받을 수 있으므로, NH3의 공급량을 조절하여 각 반도체층(131,132)을 형성할 수 있다.
한편, 상기 질화물 반도체층(125) 위에는 제2도전형 반도체층(125)이 형성되며, 상기 제2도전형 반도체층(125)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(125)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(125)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(150)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(121,123,125)은 N형 반도체층, 상기 제1도전형 반도체층(117)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(125) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(125)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(150)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 N-P 및 P-N 접합은 2개의 층 사이에 활성층이 배치되며, N-P-N 접합 또는 P-N-P 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
실시 예는 활성층(119)와 제2도전형 반도체층(125) 사이에 배치된 질화물 반도체층(123) 내에 서로 다른 인듐 조성비를 갖는 제1반도체층(131)과 제2반도체층(133)을 교대로 형성함으로써, 질화물 반도체층(123)의 결정성을 개선시켜 줄 수 있어, 상기 활성층(119)으로의 홀 주입 효율을 향상시켜 줄 수 있다.
도 2는 도 1의 발광 소자를 이용한 수평형 전극 구조를 갖는 발광 소자의 예이다.
도 2를 참조하면, 발광 소자(101)는 제2도전형 반도체층(125) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1반도체층(117) 위에 제1전극(143)이 형성된다.
상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(141)은 상기 제2도전형 반도체층(125)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir와 같은 금속 물질 중에서 선택적으로 형성될 수 있다.
상기 제2전극(145)은 상기 제2도전형 반도체층(125) 및/또는 상기 전극층 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(145)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 3 및 도 4는 도 1의 발광 소자를 이용하여 수직형 발광 소자 및 그 제조 과정을 나타낸 도면이다.
도 3을 참조하면, 제2도전형 반도체층(125) 위에 채널층(163) 및 전류 블록킹층(161)이 배치되며, 상기 채널층(163), 전류 블록킹층(161) 및 제2도전형 반도체층(125) 위에 오믹 접촉층(165)이 형성된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 상기 채널층(163) 사이에 적어도 하나가 형성될 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(125)의 상면 에지를 따라 형성되며, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(125) 위에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.
상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 위에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(125) 상에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 위에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 위에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
도 3 및 도 4를 참조하면, 상기 지지부재(173)를 형성한 다음, 성장 기판을 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(117)을 노출시켜 준다. 상기 성장 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(117) 상에 제1전극(181)을 형성하게 된다.
상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(150)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125)의 하면에 접촉될 수 있다.
이에 따라 발광 구조물(150) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 발광 소자(102)가 제조될 수 있다.
도 5는 제3실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 5를 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 설치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(101)와, 상기 몸체(210) 상에 상기 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(101)에 전원을 공급하고, 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.
상기 발광 소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광 소자(1)를 포위하여 상기 발광 소자(1)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(101)에서 방출된 광의 파장이 변화될 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 6 및 도 7에 도시된 표시 장치, 도 8에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 6은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 6을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 7은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 7을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 8은 실시 예에 따른 조명 장치의 사시도이다.
도 8을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자, 111: 기판, 113: 버퍼층, 115: 저전도층, 117:제1도전형 반도체층, 119: 활성층, 121: 제2도전형 반도체층, 123: 질화물 반도체층, 125: 제2도전형 반도체층, 131: 제1반도체층, 133: 제2반도체층

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 기판 상에 제1도전형 반도체층을 형성하는 단계;
    상기 제1도전형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2도전형의 도펀트를 갖는 질화물 반도체층을 형성하는 단계; 및
    상기 질화물 반도체층 상에 제2도전형 반도체층을 형성하는 단계를 포함하며,
    상기 질화물 반도체층의 형성 단계는, InxAlyGa1-x-yN (0<x≤0.1, 0<y≤0.19, 0<x+y<1)의 조성식을 갖는 복수의 제1반도체층과 InaAlbGa1-a-bN (0<a<0.1, 0.15<b<1, 0<a+b<1)의 조성식을 갖는 복수의 제2반도체층을 교대로 형성하며, 여기서 상기 x>a 및 b>y의 관계를 가지며,
    상기 제2반도체층의 성장 시 N2의 주입 량은 상기 제1반도체층의 성장 시 주입되는 N2의 주입량보다 증가시키며,
    상기 제2도전형 반도체층 및 상기 질화물 반도체층은 p형 반도체층이며,
    상기 제2반도체층의 p형 도펀트 농도는 상기 제1반도체층의 p형 도펀트 농도보다 낮고,
    상기 질화물 반도체층의 상면 결함밀도는 상기 질화물 반도체층의 하면 결함밀도보다 낮은 발광 소자 제조방법.
KR1020110072134A 2011-07-20 2011-07-20 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 KR101826980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110072134A KR101826980B1 (ko) 2011-07-20 2011-07-20 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110072134A KR101826980B1 (ko) 2011-07-20 2011-07-20 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20130011168A KR20130011168A (ko) 2013-01-30
KR101826980B1 true KR101826980B1 (ko) 2018-02-07

Family

ID=47840180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072134A KR101826980B1 (ko) 2011-07-20 2011-07-20 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101826980B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021576A (ja) * 2009-10-19 2010-01-28 Ricoh Co Ltd 半導体装置の製造方法
JP2011124517A (ja) * 2009-12-14 2011-06-23 Toshiba Corp 気相成長方法及び気相成長装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021576A (ja) * 2009-10-19 2010-01-28 Ricoh Co Ltd 半導体装置の製造方法
JP2011124517A (ja) * 2009-12-14 2011-06-23 Toshiba Corp 気相成長方法及び気相成長装置

Also Published As

Publication number Publication date
KR20130011168A (ko) 2013-01-30

Similar Documents

Publication Publication Date Title
JP6215255B2 (ja) 発光素子、発光素子パッケージ、及び照明システム
KR101990095B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US20110156068A1 (en) Light emitting device, light emitting device package and illumination system
KR101916020B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101851206B1 (ko) 반도체 성장용 기판, 질화물 반도체 소자 및 그 제조방법
KR20130021296A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR102075151B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140043635A (ko) 발광소자
KR102085957B1 (ko) 발광소자
KR101823685B1 (ko) 성장기판, 반도체 소자 및 그 제조방법
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102199998B1 (ko) 발광소자
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101852566B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101856215B1 (ko) 발광소자 및 발광 소자 패키지
KR101865934B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873589B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101921150B1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
KR20120087033A (ko) 발광 소자
KR101873590B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant