KR101818592B1 - Method for forming nano scale ceramic pattern on substrate - Google Patents
Method for forming nano scale ceramic pattern on substrate Download PDFInfo
- Publication number
- KR101818592B1 KR101818592B1 KR1020160087552A KR20160087552A KR101818592B1 KR 101818592 B1 KR101818592 B1 KR 101818592B1 KR 1020160087552 A KR1020160087552 A KR 1020160087552A KR 20160087552 A KR20160087552 A KR 20160087552A KR 101818592 B1 KR101818592 B1 KR 101818592B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- ceramic layer
- ceramic
- substrate
- ion beam
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
Abstract
Description
본 발명은 기판의 표면에 세라믹(ceramics) 소재로 이루어진 미세한 패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a fine pattern made of ceramics material on the surface of a substrate.
세라믹 소재는 실리콘(Si) 알루미늄(Al), 티타늄(Ti), 지르코늄(Zr) 등과 같은 금속원소가 산소, 탄소, 질소 등과 결합하여 이루어지며, 여러 산업에서 기초 소재로서 사용된다. 예를 들어, 기판에 적층된 산화실리콘(SiO2)는 TFT(thin film transistor)의 절연 게이트(gate)로서 사용된다. Ceramic materials are made by combining metal elements such as silicon (Si) aluminum (Al), titanium (Ti), zirconium (Zr) and the like with oxygen, carbon, nitrogen and the like and are used as basic materials in various industries. For example, silicon oxide (SiO 2 ) deposited on a substrate is used as an insulating gate (gate) of a thin film transistor (TFT).
종래의 반도체 제조 공정에서 산화실리콘과 같은 세라믹 소재를 기판 상에 미세한 패턴으로 적층하는 경우에 불소(F) 계열의 가스(gas)를 사용한 드라이 에칭(dry etching) 방법이 적용되었다. 그런데, 이러한 종래의 방법은 독성이 강한 불소 계열 가스의 유출이나 방류로 인한 환경 오염 문제를 야기한다. 또한, 불소 계열 가스에 노출된 장치들의 부식으로 인한 손상과 파티클(particle) 발생을 유발하여, 생산 비용 증대와 양품 수율 저하를 야기한다.In a conventional semiconductor manufacturing process, a dry etching method using a fluorine (F) series gas is applied when a ceramic material such as silicon oxide is laminated on a substrate in a fine pattern. However, such a conventional method causes a problem of environmental pollution due to leakage or discharge of fluorine-based gas having high toxicity. Further, it causes damage and particle generation due to corrosion of devices exposed to fluorine-based gas, resulting in an increase in production cost and a decrease in yield of good products.
본 발명은, 기판에 세라믹 소재로 이루어진 미세 패턴(pattern)을 형성하는 방법으로서, 나노 스케일(nano scale)의 미세 패턴을 형성하기에 충분하도록 해상도(resolution)가 우수하고, 비용이 절감되며, 양품 수율이 향상되는 미세 세라믹 패턴 형성 방법을 제공한다.Disclosed is a method for forming a fine pattern made of a ceramic material on a substrate. The method includes the steps of: forming a fine pattern of a nano scale; A method of forming a micro-ceramic pattern with improved yield is provided.
또한 본 발명은, 기판에 세라믹 소재로 이루어진 미세 패턴(pattern)을 형성하는 방법으로서, 불소 계열 가스를 사용하지 않아 환경 오염 문제 및 장치 부식 문제를 야기하지 않는 미세 세라믹 패턴 형성 방법을 제공한다. The present invention also provides a method of forming a fine pattern made of a ceramic material on a substrate, which method does not use fluorine-based gas and does not cause environmental pollution problems and apparatus corrosion problems.
또한 본 발명은, 에칭액을 적용한 습식 식각(wet etching) 방법으로 나노 스케일의 미세 세라믹 패턴을 형성하는 방법을 제공한다.The present invention also provides a method of forming a nanoscale micro-ceramic pattern by a wet etching method using an etchant.
본 발명은, 기판에 세라믹 소재로 이루어진 세라믹층을 적층하는 세라믹층 적층 단계, 상기 세라믹층에 알루미늄(Al) 및 산화알루미늄(Al2O3) 중 적어도 하나를 주성분으로 포함하는 마스크(mask)를 적층하는 마스크 적층 단계, 상기 세라믹층이 부분적으로 노출되도록 상기 마스크를 두께 방향으로 관통하는 미세 패턴을 상기 마스크에 형성하는 미세 패턴 형성 단계, 상기 마스크 위에서 상기 기판으로, 상기 세라믹 소재를 구성하는 성분 중 적어도 한 종류의 성분의 이온으로 이루어진 이온 빔(ion beam)을 조사(照射)하는 이온 빔 조사 단계, 상기 마스크를 상기 세라믹층에서 분리 제거하는 마스크 제거 단계, 및 상기 세라믹층에 에칭액(etching agent)을 투입하여, 상기 마스크에 의해 가려져 있었던 세라믹층의 부분은 식각하고, 상기 미세 패턴으로 인해 노출되었던 세라믹층의 다른 부분은 잔류시키는 세라믹층 식각 단계를 구비하는 미세 세라믹 패턴 형성 방법을 제공한다. The present invention relates to a method for manufacturing a ceramic substrate, comprising the steps of: laminating a ceramic layer made of a ceramic material on a substrate; laminating the ceramic layer with a mask containing at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) A fine pattern forming step of forming a fine pattern penetrating through the mask in the thickness direction so as to partially expose the ceramic layer on the mask; a step of forming a fine pattern on the mask, An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of component, a mask removing step of separating and removing the mask from the ceramic layer, and a step of removing an etching agent in the ceramic layer, , The portion of the ceramic layer which was masked by the mask is etched, And the other portion of the ceramic layer that has been exposed remains a ceramic layer etch step.
상기 마스크 적층 단계는, 상기 세라믹층에 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄층을 적층하는 알루미늄층 적층 단계, 및 상기 알루미늄층을 양극 산화(anodizing)하는 양극 산화 단계를 구비할 수 있다. The mask laminating step may include an aluminum layer laminating step of laminating an aluminum layer made of a metal containing aluminum (Al) as a main component to the ceramic layer, and an anodizing step of anodizing the aluminum layer have.
상기 마스크 적층 단계는, 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄 부재를 양극 산화하여 산화알루미늄으로 이루어진 산화알루미늄층을 형성하는 양극 산화 단계, 상기 산화알루미늄층을 상기 알루미늄 부재에서 분리하는 산화알루미늄층 분리 단계, 및 상기 산화알루미늄층을 알코올(alcohol) 또는 물(water)을 매개로 상기 세라믹층에 부착하고, 상기 알코올 또는 물을 증발시키는 마스크 부착 단계를 구비할 수 있다. Wherein the mask laminating step includes anodizing the aluminum member made of a metal containing aluminum (Al) as a main component to form an aluminum oxide layer made of aluminum oxide, oxidizing the aluminum oxide layer And a mask attaching step of attaching the aluminum oxide layer to the ceramic layer via alcohol or water and evaporating the alcohol or water.
상기 마스크 제거 단계는 상기 에칭액을 상기 마스크에 투입하여 상기 마스크를 제거하는 마스크 식각 단계를 구비하고, 상기 이온 빔 조사 단계 이후에 상기 기판에 상기 에칭액을 투입함으로써, 상기 마스크 식각 단계와 상기 세라믹층 식각 단계가 함께 진행될 수 있다. Wherein the mask removing step includes a mask etching step of putting the etching liquid into the mask to remove the mask, and the step of etching the ceramic layer and the step of etching the mask by applying the etching liquid to the substrate after the ion beam irradiation step, Steps may be carried out together.
상기 미세 패턴 형성 단계에서는 드라이 에칭(dry etching) 방법이 이용될 수 있다. In the fine pattern formation step, a dry etching method may be used.
상기 에칭액은 인산(H3PO4) 용액일 수 있다. The etching solution may be a phosphoric acid (H 3 PO 4 ) solution.
상기 이온 빔 조사 단계에서, 상기 이온 빔의 에너지 크기는 60 내지 500 keV 이고, 상기 이온 빔의 조사 밀도는 1010 내지 1020 ions/cm2 일 수 있다. In the ion beam irradiation step, the energy size of the ion beam may be 60 to 500 keV, and the irradiation density of the ion beam may be 10 10 to 10 20 ions / cm 2 .
본 발명의 미세 세라믹 패턴 형성 방법은, 상기 세라믹층 적층 단계에 앞서서, 상기 기판에 상기 이온 빔의 침투를 차단하는 중원소(heavy element)를 주성분으로 포함하여 이루어진 중원소층을 적층하는 중원소층 적층 단계를 더 구비할 수 있다. The method for forming a microcrystalline ceramic pattern according to the present invention is characterized by comprising the step of laminating a middle layer containing a heavy element as a main component for blocking penetration of the ion beam into the substrate prior to the step of laminating the ceramic layer As shown in FIG.
상기 기판은 실리콘(Si) 재질의 기판이고, 상기 세라믹층 적층 단계는 상기 기판을 열산화(thermal oxidation)하여 상기 기판의 표면에 산화실리콘(SiO2)으로 이루어진 세라믹층을 형성하는 열산화 단계를 구비할 수 있다. Wherein the substrate is a silicon (Si) substrate, and the step of laminating the ceramic layer comprises a thermal oxidation step of thermally oxidizing the substrate to form a ceramic layer of silicon oxide (SiO 2 ) on the surface of the substrate .
상기 세라믹층은 산화실리콘(SiO2) 또는 산화알루미늄(Al2O3)으로 이루어지고, 상기 이온 빔은 산소(O) 이온으로 이루어질 수 있다. The ceramic layer may be made of silicon oxide (SiO 2 ) or aluminum oxide (Al 2 O 3 ), and the ion beam may be made of oxygen (O) ions.
상기 세라믹층은 질화실리콘(Si3N4)으로 이루어지고, 상기 이온 빔은 질소(N) 이온으로 이루어질 수 있다.The ceramic layer may be made of silicon nitride (Si 3 N 4 ), and the ion beam may be composed of nitrogen (N) ions.
본 발명에 따르면, 에칭액을 투입하여 세라믹층을 식각하는 습식 식각 방식으로 세라믹 패턴을 형성하면서도, 에칭액이 세라믹층을 일방향으로 식각(anisotropic etching)하므로 해상도(resolution)가 우수한 나노 스케일(nano scale)의 미세 세라믹 패턴을 기판 상에 형성할 수 있으며, 생산성이 향상되고, 작업 비용이 절감되며, 양품 수율이 향상된다. According to the present invention, since a ceramic pattern is formed by a wet etching method in which an etching liquid is applied to etch a ceramic layer, an etchant is anisotropically etched in one direction so that a nano scale A fine ceramic pattern can be formed on a substrate, productivity is improved, operation cost is reduced, and yield of good product is improved.
또한 본 발명의 미세 세라믹 패턴 형성 방법은, 불소 계열 가스를 사용하지 않으므로, 환경 오염 문제 및 장치 부식 문제를 야기하지 않는다.Further, the method for forming a micro-ceramic pattern of the present invention does not use a fluorine-based gas, and therefore does not cause environmental pollution problems and apparatus corrosion problems.
도 1은 본 발명의 실시예에 따른 미세 세라믹 패턴 형성 방법을 나타낸 플로우 차트이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 미세 세라믹 패턴 형성 방법의 순차적으로 도시한 단면도이다.1 is a flowchart showing a method of forming a micro-ceramic pattern according to an embodiment of the present invention.
2 to 5 are sectional views sequentially illustrating a method of forming a micro-ceramic pattern according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 미세 세라믹 패턴 형성 방법을 상세하게 설명한다. 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자 또는 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, a method of forming a micro-ceramic pattern according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The terminology used herein is a term used to properly express the preferred embodiment of the present invention, which may vary depending on the intention of the user or operator or the custom in the field to which the present invention belongs. Therefore, the definitions of these terms should be based on the contents throughout this specification.
도 1은 본 발명의 실시예에 따른 미세 세라믹 패턴 형성 방법을 나타낸 플로우 차트이고, 도 2 내지 도 5는 본 발명의 실시예에 따른 미세 세라믹 패턴 형성 방법의 순차적으로 도시한 단면도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 미세 세라믹 패턴 형성 방법은, 중원소층 적층 단계(S10), 세라믹층 적층 단계(S20), 마스크 적층 단계(S30), 미세 패턴 형성 단계(S40), 이온 빔 조사 단계(S50), 마스크 제거 단계(S60), 및 세라믹층 식각 단계(S70)를 구비한다. 도 1 및 도 2를 함께 참조하면, 중원소층 적층 단계(S10)는 기판(11)에 이온 빔(beam)(30)(도 3 참조)의 침투를 차단하는 중원소(heavy element)를 주성분으로 포함하여 이루어진 중원소층(12)을 적층하는 단계이다. 예컨대, 상기 중원소는 텅스텐(W)일 수 있다. 기판(11)은 반도체칩에 주로 적용되는 실리콘(Si) 재질의 기판일 수 있다. 구체적으로, 상기 중원소층(12)을 기판(11) 상에 적층하는 방법으로는 화학적 증착(CVD) 또는 물리적 증착(PVD) 방법이 적용될 수 있다. FIG. 1 is a flow chart showing a method of forming a micro-ceramic pattern according to an embodiment of the present invention, and FIGS. 2 to 5 are sequentially sectional views of a method of forming a micro-ceramic pattern according to an embodiment of the present invention. Referring to FIG. 1, a method of forming a micro-ceramic pattern according to an exemplary embodiment of the present invention includes a middle layer stacking step S10, a ceramic layer stacking step S20, a mask stacking step S30, , An ion beam irradiation step (S50), a mask removal step (S60), and a ceramic layer etching step (S70). Referring to FIGS. 1 and 2 together, the middle atomic layer deposition step S10 includes a step of laminating a heavy element, which blocks the penetration of the ion beam 30 (see FIG. 3) And a
세라믹층 적층 단계(S20)는 기판(11)에 세라믹 소재로 이루어진 세라믹층(15)을 적층하는 단계이다. 상기 세라믹층(15)의 세라믹 소재는 예컨대, 산화실리콘(SiO2)일 수 있다. 실리콘(Si) 재질의 기판(11)을 800 내지 1200℃의 고온 환경에서 산화시키는 열산화(thermal oxidation)하여 기판(11)의 표면에 산화실리콘(SiO2)으로 이루어진 세라믹층(15)을 형성할 수 있다. 열산화에 의해 적층된 산화실리콘(SiO2) 세라믹층(15)은 화학적 증착(CVD)에 의해 적층된 산화실리콘 세라믹층(15)보다 절연 특성과 내구성이 우수하다. The step of laminating the ceramic layer (S20) is a step of laminating the ceramic layer (15) made of ceramic material on the substrate (11). The ceramic material of the
적층되는 세라믹층(15)의 두께는 예컨대, 50 내지 500nm 일 수 있다. 상기 중원소층 적층 단계(S10)는 본 발명의 미세 세라믹 패턴 형성 방법에 필수적인 과정은 아니다. 따라서, 도 2에 도시된 바와 같이 상기 세라믹층(15)은 중원소층(12)을 매개로 기판(11) 상에 적층될 수도 있지만, 중원소층(12) 없이 기판(11) 표면에 직접 적층될 수도 있다. The thickness of the
마스크 적층 단계(S30)는, 상기 세라믹층(15)에 알루미늄(Al) 및 산화알루미늄(Al2O3) 중 적어도 하나를 주성분으로 포함하는 마스크(mask)(20)를 적층하는 단계이다. 구체적인 예로, 세라믹층(15) 상에 아노다이징(anodizing)으로 마스크(20)를 형성하여 마스크 적층 단계(S30)를 구현할 수도 있고, 세라믹층(15) 상에 마스크(20)를 부착하여 마스크 적층 단계(S30)를 구현할 수도 있다. 상기 세라믹층(15) 상에 마스크(20)를 형성하는 방법은, 세라믹층(15)에 순수 알루미늄 또는 알루미늄 합금과 같이 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄층을 적층하는 알루미늄층 적층 단계, 및 상기 알루미늄층을 양극 산화(anodizing)하는 양극 산화 단계를 구비한다. 상기 알루미늄층 적층에는 예컨대, 도금, 화학적 증착(CVD), 또는 물리적 증착(PVD) 방법이 적용될 수 있다. Mask the lamination step (S30) is a step of depositing a mask (mask) (20) comprising as a main component at least one of aluminum (Al) and aluminum oxide (Al 2 O 3) on the
상기 세라믹층(15) 상에 마스크(20)를 부착하는 방법은, 순수 알루미늄 또는 알루미늄 합금과 같이 알루미늄(Al)을 주성분으로 포함하는 금속으로 이루어진 알루미늄 부재를 양극 산화하여 상기 알루미늄 부재의 표면에 산화알루미늄(Al2O3)으로 이루어진 산화알루미늄층을 형성하는 양극 산화 단계, 상기 산화알루미늄층을 상기 알루미늄 부재에서 분리하는 산화알루미늄층 분리 단계, 및 상기 산화알루미늄층을 알코올(alcohol) 또는 물(water)을 매개로 상기 세라믹층(15)에 부착하고, 상기 알코올 또는 물을 증발시키는 마스크 부착 단계를 구비한다. 이 방법에서는 상기 알루미늄 부재에서 분리된 산화알루미늄층이 마스크(20)가 된다.The method of attaching the
미세 패턴 형성 단계(S40)는 상기 세라믹층(15)이 부분적으로 노출되도록 상기 마스크(20)를 두께 방향으로 관통하는 미세 패턴(22)을 마스크(20)에 형성하는 단계이다. 기판(11) 상에 미세 회로를 형성하고자 하는 경우에, 상기 미세 패턴(22)은 상기 미세 회로에 대응되며, 그 폭은 수십 내지 수백 나노미터(nm)일 수 있다. The fine pattern formation step S40 is a step of forming a
정밀하게 미세 패턴을 형성하기 위하여 드라이 에칭(dry etching) 방법이 이용될 수 있다. 부연하면, 마스크(20)에 레지스트(resist)를 도포하고 경화하며, 노광과 현상에 의해 마스크(20)에서 식각될 부분과 식각되지 않고 남겨질 부분을 구분하고, 에칭 가스(etching gas)를 투입하여 마스크(20)에서 미세 패턴(22)에 해당되는 부분을 식각하고, 마스크(20) 위에 잔존하는 레지스트를 제거하는 과정이 차례로 수행된다. A dry etching method may be used to form fine patterns precisely. In detail, the resist is coated on the
마스크(20)의 두께가 너무 두꺼우면 이후의 이온 빔 조사 단계(S50)에서 마스크(20)가 빠르게 차지업(charge-up)되어 이온 빔(30)(도 3 참조)이 마스크(20)를 투과하지 못하는 현상이 발생할 수 있고, 반대로 마스크(20)의 두께가 너무 얇으면 이후의 이온 빔 조자 단계(S50)에서 이온 빔(30)이 마스크(20)에 의해 가려진 세라믹층(15)의 부분(18)의 물성(物性)을 변화시키지 않고 그대로 투과한다. 따라서, 마스크(20)의 두께는 미세 패턴(22)의 폭의 3 내지 10배 일 수 있다. If the thickness of the
도 1 및 도 3을 함께 참조하면, 이온 빔 조사 단계(S50)는 마스크(20) 위에서 기판(11)을 향하여, 상기 세라믹 소재를 구성하는 성분 중 적어도 한 종류의 성분의 이온으로 이루어진 이온 빔(ion beam)(30)을 조사(照射)하는 단계이다. 예컨대, 세라믹층(15)의 세라믹 소재가 산화실리콘(SiO2)인 경우에는 이온 빔(30)은 산소(O) 이온으로 이루어진다. 이온 빔(30)의 성분이 세라믹층(15)을 투과하지 못하고 세라믹층(15)에 남게 되는 경우에 산화실리콘(SiO2) 소재로 된 세라믹층(15)의 전기적 특성, 특히 절연성을 저하하는 불순물로서 작용하지 않도록, 산소 이온 입자가 조사되는 것이다. 1 and 3, the ion beam irradiation step (S50) is a step of irradiating the substrate (11) from the mask (20) with an ion beam (ion beam) composed of ions of at least one kind of component constituting the ceramic
마스크(20)로 입사하는 이온 빔(30)의 이온 입자는 입사 당시의 에너지를 소모하며 마스크(20)를 투과하지만, 에너지가 소진되면서 마스크(20)에 의해 가려진 세라믹층(15)의 부분(18)을 투과하지 못한다. 상기 가려진 세라믹층 부분(18)에서 멈춘 이온 입자는 상기 가려진 세라믹층 부분(18) 내에서 견고한 결합을 이루는 이온들과 충돌하여 그 결합 구조를 손상시킨다. The ion particles of the
반면에, 미세 패턴(22)으로 인해 마스크(20)에 의해 가려지지 않고 노출된 세라믹층(15)의 부분(16)으로 직접 입사하는 이온 빔(30)의 이온 입자는 입사 당시의 에너지를 소모하며 상기 노출된 세라믹층 부분(16)을 그대로 투과하므로, 상기 노출된 세라믹층 부분(16)의 결합 구조는 거의 손상되지 않는다. 상기 노출된 세라믹층 부분(16)을 투과한 이온 입자는 상기 중원소층(12)을 투과하지 못하고 흡수된다. 한편, 중원소층(12)이 없는 경우에는 상기 노출된 세라믹층 부분(16)을 투과한 이온 입자가 기판(11) 내부로 깊숙이 진행하여 멈추기 때문에, 추후의 세라믹층 식각(S70) 단계에서 세라믹층(15)과의 경계에 있는 기판(11)의 표면 부분은 에칭액에 식각되지 않는다. On the other hand, the ionic particles of the
조사되는 이온 빔(30)의 에너지 크기에 따라 이온 빔(30)의 투과 능력이 연계되어 있으므로, 상기 이온 빔(30)의 에너지 크기는 60 내지 500 keV(kilo electron volt) 내에서 적절한 값으로 조정되고, 이온 빔(30)의 조사 밀도, 즉 조사되는 세라믹 이온 입자의 밀도는 1010 내지 1020 ions/cm2 내에서 적절한 값으로 조정된다. 이를 통하여, 상기 가려진 세라믹층 부분(18)에 주입되는 이온 입자의 밀도가 1012 내지 1016 ions/cm2 로 조절되도록 한다. 세라믹층(15)의 두께가 두꺼울수록 큰 에너지의 이온 빔(30) 조사가 요구된다. The energy level of the
도 1 및 도 4를 함께 참조하면, 마스크 제거 단계(S60)는 마스크(20)를 세라믹층(15)에서 분리 제거하는 단계이다. 상기 마스크 적층 단계(S30)에서 세라믹층(15) 상에 산화알루미늄층을 부착하는 방법으로 마스크(20)를 적층한 경우라면, 마스크(20)의 가장자리를 잡고, 마스크(20)를 기판(11)에서 벗겨내어 마스크(40)를 세라믹층(15)에서 분리 제거할 수 있다. Referring to FIGS. 1 and 4 together, the mask removing step S60 is a step of separating and removing the
그러나, 상기 마스크 적층 단계(S30)에서 세라믹층(15) 상에 아노다이징으로 마스크(20)를 형성한 경우에는, 에칭액(etching agent)을 마스크(20)에 투입하는, 마스크 식각 단계를 통하여 마스크(20)를 제거할 수 있다. 이 경우에는 이온 빔 조사 단계(S50) 이후에 기판(11)에 상기 에칭액을 투입함으로써, 상기 마스크 식각을 통한 마스크 제거 단계(S60)와 상기 세라믹층 식각 단계(S70)를 함께 진행할 수 있다. However, when the
도 1 및 도 5를 함께 참조하면, 세라믹층 식각 단계(S70)는 세라믹층(15)에 에칭액을 투입하여, 마스크(20)에 의해 가려져 있었던 세라믹층 부분(18)은 식각하고, 미세 패턴(22)으로 인해 노출되었던 세라믹층 부분(16)은 잔류시키는 단계이다. 상술한 바와 같이 마스크 제거 단계(S60)와 세라믹층 식각 단계(S70)를 함께 진행하는 경우에는 에칭액으로 예컨대, 인산(H3PO4) 용액이 적용될 수 있다. 적절한 농도, 예컨대, 5 wt% 농도의 인산 용액은 마스크(20)의 주성분인 알루미늄(Al) 및 산화알루미늄(Al2O3)을 식각할 뿐만 아니라, 이온 입자가 흡수되어 내부 결합 구조가 손상된 세라믹층 부분(18)도 식각한다. 한편, 내부 결합 구조가 손상되지 않은 세라믹층 부분(16)과, 중원소층(12)과, 기판(11)은 상기 인산 용액에 의해 거의 식각되지 않거나 전혀 식각되지 않는다. 1 and 5, in the step of etching the ceramic layer (S70), the etching liquid is applied to the
예를 들어, 50℃, 5 wt% 농도의 인산 용액을 5분 동안 마스크(20)와 세라믹층(15)에 투입하여 기판(11) 상에 미세 패턴(22)(도 3 참조)에 대응되는 세라믹층(16)만 남기고, 마스크(20) 및 상기 마스크(20)에 가려졌던 세라믹층 부분(18)을 식각할 수 있다. 에칭액을 투입하는 방법은, 노즐(nozzle)를 통해 에칭액을 기판(11)에 뿌리거나, 기판(11)을 에칭액이 수용된 욕조에 침잠시키는 방법이 사용될 수 있다. 한편, 인산 용액은 에칭액의 일 예이며, 다른 에칭액이 사용될 수도 있다. For example, a phosphoric acid solution having a concentration of 5 wt% at 50 DEG C is charged into the
이상에서 설명한 본 발명의 미세 세라믹 패턴 형성 방법은, 에칭액을 투입하여 세라믹층(15)을 식각하는 습식 식각 방식으로 세라믹 패턴을 형성하면서도, 이온 빔(30) 조사에 의해 내부 구조가 손상된 세라믹층 부분(18)만 식각되고, 미세 패턴(22)에 의해 노출된 세라믹층 부분(16)은 식각되지 않게 되어 해상도(resolution)가 우수한 나노 스케일(nano scale)의 미세 세라믹 패턴을 기판(11) 상에 형성할 수 있다.The above-described method of forming a micro-ceramic pattern of the present invention is a method of forming a ceramic pattern by a wet etching method in which an etching liquid is applied to etch the
또한 본 발명의 미세 세라믹 패턴 형성 방법은, 미세 세라믹 패턴을 불소 계열 가스를 사용하는 건식 식각 방법에 의해 형성하는 방법이 아니므로, 환경 오염 문제 및 장치 부식 문제를 야기하지 않는다. Further, the method of forming a micro-ceramic pattern of the present invention is not a method of forming a micro-ceramic pattern by a dry etching method using a fluorine-based gas, and thus does not cause environmental pollution problems and apparatus corrosion problems.
이상에서 설명한 미세 세라믹 패턴 형성 방법에서는, 산화실리콘(SiO2)으로 이루어진 세라믹층(15)을 적층하고, 산소(O) 이온으로 이루어진 이온 빔(30)을 마스크(20)에 조사하는 예에 대해서만 언급되고 있으나, 본 발명은 다른 종류의 세라믹 소재로 이루어진 세라믹층을 적층하고 이온 빔을 마스크에 조사하는 경우를 포함한다. 예를 들어, 세라믹층을 형성하는 세라믹 소재가 산화알루미늄(Al2O3)일 수 있고, 이 경우에는 산화알루미늄 세라믹층의 절연 특성이 저하되지 않도록 이온 빔은 산소(O) 이온으로 이루어질 수 있다. 또는, 세라믹층을 형성하는 세라믹 소재가 질화실리콘(Si3N4)일 수 있고, 이 경우에는 질화실리콘 세라믹층의 절연 특성이 저하되지 않도록 이온 빔은 질소(N) 이온으로 이루어질 수 있다. In the above-described method for forming a fine ceramic pattern, only the example in which the
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the scope of the present invention. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.
11: 기판 12: 중원소층
15: 세라믹층 16: 노출된 부분
18: 가려진 부분 20: 마스크
22: 미세 패턴 30: 이온 빔11: substrate 12:
15: ceramic layer 16: exposed part
18: obscured part 20: mask
22: fine pattern 30: ion beam
Claims (11)
상기 마스크 적층 단계는, 상기 세라믹층에 알루미늄(Al)을 포함하는 금속으로 이루어진 알루미늄층을 적층하는 알루미늄층 적층 단계, 및 상기 알루미늄층을 양극 산화(anodizing)하는 양극 산화 단계를 구비하는 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.A ceramic layer stacking step of stacking a ceramic layer made of a ceramic material on a substrate; A mask lamination step of laminating a mask including at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) on the ceramic layer; A fine pattern forming step of forming a fine pattern penetrating the mask in the thickness direction on the mask so that the ceramic layer is partially exposed; An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of components constituting the ceramic material onto the substrate from the mask; A mask removing step of separating and removing the mask from the ceramic layer; And etching the ceramic layer to etch a portion of the ceramic layer that has been masked by the mask and leave another portion of the ceramic layer exposed due to the fine pattern, by injecting an etching agent into the ceramic layer Respectively,
The mask laminating step may include an aluminum layer laminating step of laminating an aluminum layer made of a metal including aluminum (Al) on the ceramic layer, and an anodizing step of anodizing the aluminum layer Wherein the microcrystalline layer is formed by patterning.
상기 마스크 적층 단계는, 알루미늄(Al)을 포함하는 금속으로 이루어진 알루미늄 부재를 양극 산화하여 산화알루미늄으로 이루어진 산화알루미늄층을 형성하는 양극 산화 단계, 상기 산화알루미늄층을 상기 알루미늄 부재에서 분리하는 산화알루미늄층 분리 단계, 및 상기 산화알루미늄층을 알코올(alcohol) 또는 물(water)을 매개로 상기 세라믹층에 부착하고, 상기 알코올 또는 물을 증발시키는 마스크 부착 단계를 구비하는 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.A ceramic layer stacking step of stacking a ceramic layer made of a ceramic material on a substrate; A mask lamination step of laminating a mask including at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) on the ceramic layer; A fine pattern forming step of forming a fine pattern penetrating the mask in the thickness direction on the mask so that the ceramic layer is partially exposed; An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of components constituting the ceramic material onto the substrate from the mask; A mask removing step of separating and removing the mask from the ceramic layer; And etching the ceramic layer to etch a portion of the ceramic layer that has been masked by the mask and leave another portion of the ceramic layer exposed due to the fine pattern, by injecting an etching agent into the ceramic layer Respectively,
The mask laminating step includes anodizing the aluminum member made of a metal containing aluminum (Al) to form an aluminum oxide layer made of aluminum oxide, forming an aluminum oxide layer separating the aluminum oxide layer from the aluminum member And a mask adhering step of adhering the aluminum oxide layer to the ceramic layer via alcohol or water and evaporating the alcohol or water. .
상기 마스크 제거 단계는 상기 에칭액을 상기 마스크에 투입하여 상기 마스크를 제거하는 마스크 식각 단계를 구비하고,
상기 이온 빔 조사 단계 이후에 상기 기판에 상기 에칭액을 투입함으로써, 상기 마스크 식각 단계와 상기 세라믹층 식각 단계가 함께 진행되는 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.The method according to claim 2 or 3,
Wherein the mask removing step includes a mask etching step of putting the etching liquid into the mask to remove the mask,
Wherein the step of etching the mask and the step of etching the ceramic layer are performed together by injecting the etching solution into the substrate after the ion beam irradiation step.
상기 미세 패턴 형성 단계에서는 드라이 에칭(dry etching) 방법이 이용되는 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.The method according to claim 2 or 3,
Wherein a dry etching method is used in the step of forming the fine pattern.
상기 에칭액은 인산(H3PO4) 용액인 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.The method according to claim 2 or 3,
The etching solution is ceramic fine pattern forming method, characterized in that phosphoric acid (H 3 PO 4) in solution.
상기 이온 빔 조사 단계에서, 상기 이온 빔의 에너지 크기는 60 내지 500 keV 이고, 상기 이온 빔의 조사 밀도는 1010 내지 1020 ions/cm2 인 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.The method according to claim 2 or 3,
Wherein in the ion beam irradiation step, the energy size of the ion beam is 60 to 500 keV, and the irradiation density of the ion beam is 10 10 to 10 20 ions / cm 2 .
상기 세라믹층 적층 단계에 앞서서, 상기 기판에 상기 이온 빔의 침투를 차단하는 중원소(heavy element)를 포함하여 이루어진 중원소층을 적층하는 중원소층 적층 단계;를 더 구비하는 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.A ceramic layer stacking step of stacking a ceramic layer made of a ceramic material on a substrate; A mask lamination step of laminating a mask including at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) on the ceramic layer; A fine pattern forming step of forming a fine pattern penetrating the mask in the thickness direction on the mask so that the ceramic layer is partially exposed; An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of components constituting the ceramic material onto the substrate from the mask; A mask removing step of separating and removing the mask from the ceramic layer; And etching the ceramic layer to etch a portion of the ceramic layer that has been masked by the mask and leave another portion of the ceramic layer exposed due to the fine pattern, by injecting an etching agent into the ceramic layer Respectively,
Further comprising a middle layer step of laminating a middle layer comprising a heavy element which blocks penetration of the ion beam into the substrate prior to the step of laminating the ceramic layer / RTI >
상기 기판은 실리콘(Si) 재질의 기판이고,
상기 세라믹층 적층 단계는 상기 기판을 열산화(thermal oxidation)하여 상기 기판의 표면에 산화실리콘(SiO2)으로 이루어진 세라믹층을 형성하는 열산화 단계를 구비하는 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.A ceramic layer stacking step of stacking a ceramic layer made of a ceramic material on a substrate; A mask lamination step of laminating a mask including at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) on the ceramic layer; A fine pattern forming step of forming a fine pattern penetrating the mask in the thickness direction on the mask so that the ceramic layer is partially exposed; An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of components constituting the ceramic material onto the substrate from the mask; A mask removing step of separating and removing the mask from the ceramic layer; And etching the ceramic layer to etch a portion of the ceramic layer that has been masked by the mask and leave another portion of the ceramic layer exposed due to the fine pattern, by injecting an etching agent into the ceramic layer Respectively,
The substrate is a silicon (Si) substrate,
Wherein the step of laminating the ceramic layer comprises a thermal oxidation step of forming a ceramic layer of silicon oxide (SiO 2 ) on the surface of the substrate by thermal oxidation of the substrate.
상기 세라믹층은 산화실리콘(SiO2) 또는 산화알루미늄(Al2O3)으로 이루어지고,
상기 이온 빔은 산소(O) 이온으로 이루어진 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.A ceramic layer stacking step of stacking a ceramic layer made of a ceramic material on a substrate; A mask lamination step of laminating a mask including at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) on the ceramic layer; A fine pattern forming step of forming a fine pattern penetrating the mask in the thickness direction on the mask so that the ceramic layer is partially exposed; An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of components constituting the ceramic material onto the substrate from the mask; A mask removing step of separating and removing the mask from the ceramic layer; And etching the ceramic layer to etch a portion of the ceramic layer that has been masked by the mask and leave another portion of the ceramic layer exposed due to the fine pattern, by injecting an etching agent into the ceramic layer Respectively,
The ceramic layer is made of silicon oxide (SiO 2 ) or aluminum oxide (Al 2 O 3 )
Wherein the ion beam is comprised of oxygen (O) ions.
상기 세라믹층은 질화실리콘(Si3N4)으로 이루어지고,
상기 이온 빔은 질소(N) 이온으로 이루어진 것을 특징으로 하는 미세 세라믹 패턴 형성 방법.A ceramic layer stacking step of stacking a ceramic layer made of a ceramic material on a substrate; A mask lamination step of laminating a mask including at least one of aluminum (Al) and aluminum oxide (Al 2 O 3 ) on the ceramic layer; A fine pattern forming step of forming a fine pattern penetrating the mask in the thickness direction on the mask so that the ceramic layer is partially exposed; An ion beam irradiating step of irradiating an ion beam composed of ions of at least one kind of components constituting the ceramic material onto the substrate from the mask; A mask removing step of separating and removing the mask from the ceramic layer; And etching the ceramic layer to etch a portion of the ceramic layer that has been masked by the mask and leave another portion of the ceramic layer exposed due to the fine pattern, by injecting an etching agent into the ceramic layer Respectively,
Wherein the ceramic layer is made of silicon nitride (Si 3 N 4 )
Wherein the ion beam is comprised of nitrogen (N) ions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160087552A KR101818592B1 (en) | 2016-07-11 | 2016-07-11 | Method for forming nano scale ceramic pattern on substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160087552A KR101818592B1 (en) | 2016-07-11 | 2016-07-11 | Method for forming nano scale ceramic pattern on substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101818592B1 true KR101818592B1 (en) | 2018-01-15 |
Family
ID=61001317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160087552A KR101818592B1 (en) | 2016-07-11 | 2016-07-11 | Method for forming nano scale ceramic pattern on substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101818592B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231705A (en) * | 2001-02-06 | 2002-08-16 | Sony Corp | Etching method and method for manufacturing semiconductor device |
-
2016
- 2016-07-11 KR KR1020160087552A patent/KR101818592B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231705A (en) * | 2001-02-06 | 2002-08-16 | Sony Corp | Etching method and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120107562A1 (en) | Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same | |
US8563076B2 (en) | Substrate structure and method of forming the same | |
KR20190020037A (en) | Gravure patterning using hard mask coating | |
KR20190021325A (en) | Method for providing a temporary protective layer on a graphen sheet | |
US10031421B2 (en) | Direct nanolithography or printing method for electron beams in wet environment | |
JP5264237B2 (en) | Nanostructure and method for producing nanostructure | |
CN101558475A (en) | Semiconductor device manufacturing method | |
CN111071986A (en) | Method for preparing silicon carbide multilevel microstructure with assistance of laser modification and acceleration sensor | |
KR101818592B1 (en) | Method for forming nano scale ceramic pattern on substrate | |
DE102009046259B4 (en) | Greater adhesion of a PECVD carbon to dielectric materials by providing a bond interface | |
US6855646B2 (en) | Plasma polymerized electron beam resist | |
WO2015172505A1 (en) | Ion implantation method | |
US8652339B1 (en) | Patterned lift-off of thin films deposited at high temperatures | |
KR20160053577A (en) | Fabrication method for carbon electrodes with multi-scale pores | |
KR101832130B1 (en) | Method for forming nano scale copper pattern on substrate | |
KR101598174B1 (en) | Method for forming micropattern of BTO film | |
US7585334B2 (en) | Manufacturing method for molecular rulers | |
JP5780543B2 (en) | Anodized alumina using electron beam drawing method and method for producing the same | |
JP3945561B2 (en) | Method for producing extraction electrode | |
JP2001015407A (en) | Manufacture of semiconductor | |
CN105699139B (en) | GaN film transmission electron microscope cross-sectional sample preparation method based on reactive ion etching | |
CN104851811B (en) | The method for removing aluminium residual defect | |
Dhahi et al. | Improvement in processing of micro and nano structure fabrication using O2 plasma | |
US20060194442A1 (en) | Procede method for cleaning a semiconductor | |
JPH06180277A (en) | Preparation of sample for transmission electron microscope |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |