KR101794069B1 - 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법 - Google Patents

반도체 제조설비 및 그의 시즈닝 공정 최적화 방법 Download PDF

Info

Publication number
KR101794069B1
KR101794069B1 KR1020100049284A KR20100049284A KR101794069B1 KR 101794069 B1 KR101794069 B1 KR 101794069B1 KR 1020100049284 A KR1020100049284 A KR 1020100049284A KR 20100049284 A KR20100049284 A KR 20100049284A KR 101794069 B1 KR101794069 B1 KR 101794069B1
Authority
KR
South Korea
Prior art keywords
seasoning
chamber
recipe
process recipe
values
Prior art date
Application number
KR1020100049284A
Other languages
English (en)
Other versions
KR20110129742A (ko
Inventor
백계현
박상욱
성금중
김용진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100049284A priority Critical patent/KR101794069B1/ko
Priority to US13/115,401 priority patent/US9136138B2/en
Publication of KR20110129742A publication Critical patent/KR20110129742A/ko
Application granted granted Critical
Publication of KR101794069B1 publication Critical patent/KR101794069B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00Systems involving the use of models or simulators of said systems
    • G05B17/02Systems involving the use of models or simulators of said systems electric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853Hygiene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32798Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3288Maintenance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32981Gas analysis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/3299Feedback systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은 시즈닝 공정의 재현성과 생산성을 향상시킬 수 있는 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법을 개시한다. 그의 최적화 방법은, 챔버의 세정 전에 플라즈마 반응의 기준 공정 레시피에 따른 기준 계측값들을 획득하는 단계와, 상기 기준 공정 레시피에서 상기 플라즈마 반응의 변화에 영향을 주는 조작 변수들을 선택하는 단계와, 상기 챔버의 세정 후에 상기 조작 변수들을 변화시키면서 상기 플라즈마 반응을 유도하는 상기 챔버의 시즈닝 테스트들을 수행하여 상기 조작 변수들의 변화에 따른 테스트 계측값들을 획득하는 단계와, 상기 조작 변수들과 상기 테스트 계측값들의 상관관계로부터 상기 기준 계측값에 근접하는 적어도 하나의 예측 계산값들과, 최적 시즈닝 공정 레시피를 산출하는 단계를 포함한다.

Description

반도체 제조설비 및 그의 시즈닝 공정 최적화 방법{equipment for manufacturing semiconductor device and seasoning process optimization method of the same}
본 발명은 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법에 관한 것으로서, 구체적으로 플라즈마 반응 챔버의 세정 이후 시즈닝 공정이 수행되는 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법에 관한 것이다.
일반적으로 반도체 소자는 박막의 증착 공정 및 식각 공정을 포함하는 다수의 단위공정을 통해 제조되고 있다. 식각 공정은 주로 플라즈마 반응이 유도되는 반도체 제조설비 내에서 수행될 수 있다. 반도체 제조설비는 일정 누적 사용시간마다 사전예방정비(preventive maintenance)에 의해 플라즈마 반응으로부터 챔버의 내벽에 과도하게 발생되는 폴리머 성분의 오염물질이 습식으로 세정되고 있다. 따라서, 챔버는 습식 세정 직후 플라즈마 반응을 안정화하기 위한 시즈닝 공정이 요구되고 있다.
본 발명이 해결하고자 하는 과제는, 시즈닝 공정의 재현성을 높일 수 있는 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법을 제공하는 데 있다.
또한, 본 발명의 다른 과제는, 생산성을 증대 또는 극대화할 수 있는 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법을 제공하는 데 있다.
상기한 과제를 달성하기 위한 본 발명에 따른 반도체 제조설비의 시즈닝 방법은, 제어부를 통해 챔버의 세정 전에 플라즈마 공정의 기준 공정 레시피에 따른 기준 계측값들을 획득하는 단계; 상기 플라즈마 공정의 변화에 영향을 주는 상기 기준 공정 레시피에서의 조작 변수들을 선택하는 단계; 상기 챔버 내의 폴리머 성분을 제거하여 챔버를 세정하는 단계; 상기 조작 변수들을 변화시키면서 상기 챔버의 시즈닝 테스트들을 수행하여 상기 제어부를 통해 상기 조작 변수들의 변화에 따른 테스트 계측값들을 획득하는 단계; 상기 제어부를 통해 상기 조작 변수들과 상기 테스트 계측값들의 상관관계로부터 상기 기준 계측값에 근접하는 적어도 하나의 예측 계산값들을 계산하는 단계; 상기 제어부를 통해 상기 계산된 예측 계산값들로부터 시즈닝 공정 레시피를 계산하는 단계; 및 상기 계산된 시즈닝 공정 레시피에 따라 상기 챔버를 시즈닝하는 단계를 포함한다. 여기서, 상기 조작 변수들은 상기 기준 공정 레시피와 상기 시즈닝 공정 레시피에 따른 상기 플라즈마 공정에서의 스펙트럼 세기 차이에 근거하여 선택될 수 있다.
본 발명의 일 실시예에 따르면, 상기 조작 변수들과 상기 테스트 계측값들의 상관관계에 따른 실증적 모델을 생성하는 단계를 더 포함할 수 있다. 실증적 모델은 상기 조작 변수들의 변화에 따른 상기 테스트 계측값들의 변화를 나타낼 수 있다. 때문에, 상기 실증적 모델은 상기 조작 변수들과, 상기 테스트 계측값들의 변화 방향을 제시할 수 있다. 상기 기준 계측값들은 반도체 생산 공정에서 획득되는 생산 공정 계측값에 대응될 수 있다. 생산 공정 계측값은 반도체 제조설비의 챔버 내부의 플라즈마 반응으로부터 획득되는 광학적 또는 전기적 계측값을 포함할 수 있다. 따라서, 상기 실증적 모델은 상기 기준 계측값을 추종하는 상기 테스트 계측값들에서 변화되는 계산값을 표시할 수 있다. 상기 테스트 계측값들은 반도체 생산 공정에서 패턴 웨이퍼와 베어 웨이퍼의 차이가 많이 나는 광학적 또는 전기적 계측값을 포함할 수 있다. 상기 실증적 모델은 상기 조작 변수들의 조합에 따른 상기 예측 계산값들을 연속적으로 나타낼 수 있다. 상기 조작 변수들이 3개인 3차원일 경우, 상기 실증적 모델은 상기 조작 변수들과, 상기 예측 계산값들을 포함하여 4차원으로 표시될 수 있다. 상기 기준 계측값들은 상기 기준 공정 레시피에 따른 패턴 웨이퍼와 베어 웨이퍼의 차이가 많은 플라즈마 반응의 광학적 계측값 및 전기적 계측값 중 적어도 하나를 포함할 수 있다. 상기 광학적 계측값은 상기 플라즈마 반응의 스펙트럼 파장대를 포함할 수 있다. 상기 최적 시즈닝 공정 레시피는 상기 기준 공정 레시피와 동일한 순서를 따를 수 있다.
본 발명의 다른 실시예에 따르면, 상기 예측 계산값들은 상기 조작 변수들의 비례식에 대응될 수 있다. 상기 예측 계산값들은 상기 조작 변수들에 대응하여 변화될 수 있다. 예를 들어, 조작 변수들은 챔버 내에 공급되는 제 1 및 제 2 반응 가스의 유량을 포함하고, 상기 챔버 내부의 압력을 포함할 수 있다. 따라서, 상기 예측 계산값들은 제 1 및 제 2 반응 가스의 유량과, 압력의 변화에 따른 비례식에 대응될 수 있다.
본 발명의 일 실시예에 따르면, 상기 비례식은 상기 조작 변수들의 2차 다항식을 포함할 수 있다. 상기 비례식은 상기 조작 변수들 각각을 파라미터로 하는 2차 다항식을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 실증적 모델은 상기 기준 계측값들과 상기 예측 계산값들의 제곱 오차를 포함할 수 있다. 상기 실증적 모델은 상기 기준 계측값들과 상기 예측 계산값들의 제곱 오차에 따른 예측 시즈닝 공정 레시피를 포함할 수 있다. 또한, 상기 실증적 모델은 제곱 오차가 최소인 최적 예측 시즈닝 공정 레시피를 나타낼 수 있다.
본 발명의 일 실시예에 따르면, 상기 최적 시즈닝 공정 레시피는 상기 제곱 오차를 더하고 최소화하는 최소자승법에 의해 산출될 수 있다. 상기 제곱 오차에서 상기 기준 계측값들은 상수이고, 상기 예측 계산값들은 2차 다항식이 될 수 있다. 상기 최적 시즈닝 공정 레시피는 상기 2차 다항식의 상기 제곱 오차부터 산출되는 꼭지점에 대응될 수 있다. 상기 제곱 오차는 상기 2 차 다항식의 제곱에 비례하는 4차 다항식에 대응될 수 있다. 상기 꼭지점은 상기 2차 다항식의 상기 제곱 오차가 상기 조작 변수들에 대해 편미분되거나, 최적화 로직으로부터 산출될 수 있다. 상기 꼭지점은 4차 다항식의 제곱 오차에서 상기 조작 변수들로 편미분되는 3차 다항식의 해에 대응될 수 있다. 상기 최적 시즈닝 공정 레시피는 상기 꼭지점이 제한범위 밖에 존재할 경우, 상기 제한범위 내에서 최소 값의 조작변수에 대응될 수 있다. 상기 제한범위는 반도체 생산 공정에서 허용되는 조작 변수들의 변화 범주를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 시즈닝 테스트들은 상기 조작변수들의 회귀 분석에 따라 수행될 수 있다. 시즈닝 테스트들은 조작 변수들이 개수에 비례하여 그 횟수가 증가될 수 있다. 상기 회귀 분석은 실험 계획법을 포함할 수 있다. 실험 계획법은 조작 변수들의 변화에 따른 챔버의 시즈닝 테스트들의 횟수를 최소화 할 수 있다. 실험 계획법은 팩토리얼 실험 디자인, 직교 실험 디자인을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 실험 계획법은 박스-벤켄법을 포함할 수 있다. 박스-벤켄법은 3개의 조작변수들이 서로 직교하는 좌표계를 갖는 정육면체의 외부에서 12개의 점들에 대응되는 실험을 포함할 수 있다. 또한, 박스-벤켄법은 정육면체의 내부 중심에서 하나의 점에 대응되는 3번의 실험을 포함할 수 있다. 따라서, 박스-벤켄법은 모두 15번의 실험을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 최적 시즈닝 공정 레시피는 트렌치 형성 공정의 상기 기준 공정 레시피를 따라 수행되는 챔버에서 자연 산화막을 제거하는 제 1 산화막 시즈닝 공정, 실리콘막을 제거하는 제 1 실리콘막 시즈닝 공정을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 최적 시즈닝 공정 레시피는 상기 제 1 산화막 시즈닝 공정, 상기 제 1 실리콘막 시즈닝 공정 이후에 순차적으로 수행되는 적어도 하나의 산화막 형성 공정과, 제 2 산화막 시즈닝 공정과, 제 2 실리콘 시즈닝 공정을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 조작 변수들은 상기 스펙트럼 세기 차이에 비례하여 랭킹될 수 있다.
상술한 바와 같이, 본 발명의 과제의 해결 수단에 따르면, 반도체 생산공정의 생산 계측값을 바탕으로 최적 시즈닝 공정 레시피를 산출할 수 있기 때문에 시즈닝 공정의 재현성을 높일 수 있는 효과가 있다
또한, 최적 시즈닝 공정 레시피를 이용하여 빠른 시간 내에 시즈닝 공정을 완료할 수 있기 때문에 생산성 및 생산수율을 증대 또는 극대화할 수 있는효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 제조설비를 개략적으로 나타낸 도면.
도 2는 도 1의 반도체 제조설비의 관리시스템을 나타낸 도면.
도 3은 본 발명의 실시예에 따른 반도체 제조설비의 시즈닝 공정 최적화 방법을 나타내는 플로우 챠트.
도 4는 BT 공정에서 플라즈마 반응의 스펙트럼 그래프.
도 5는 ME 공정에서 플라즈마 반응의 스펙트럼 그래프.
도 6a 내지 도 6d는 표 1 의 랭킹 1부터 랭킹 4까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들.
도 7a 내지 도 7d는 표 2 의 랭킹 1부터 랭킹 4까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들.
도 8a 내지 도 8d는 표 3 의 랭킹 1부터 랭킹 4까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들.
도 9a 내지 도 9c는 표 4 의 랭킹 1부터 랭킹 6까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들.
도 10은 박스-벤켄법을 설명하기 위해 나타내는 도면.
도 11은 도 10의 박스-벤켄법으로 설정된 실험 계획법을 따라 수행된 테스트 공정을 통해 획득되는 테스트 계측값과 조작 변수들의 관계를 연속적으로 나타낸 실증적 모델을 보여주는 도면.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
도 1은 본 발명의 실시예에 따른 반도체 제조설비를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 제조설비(100)는, 챔버(10) 세정 전후에 플라즈마 반응의 부산물을 동일하게 생성하기 위해 반도체 생산공정과, 시즈닝 공정에서 서로 다른 공정 레시피로 제 1 내지 제 3 유량 조절부(32, 34, 36)를 제어하는 제어부(60)를 포함할 수 있다. 제어부(60)는 챔버(10) 세정 전에 생산공정 레시피를 따라 수행되는 반도체 생산공정에서 제 1 내지 제 3 플라즈마 센서들(42, 44, 46)로부터 생산 계측값을 획득할 수 있다. 반도체 생산공정은 챔버(10) 내에서 패턴 웨이퍼가 가공되는 단위 공정으로서, 생산 수율이 우수한 기준 공정(reference process)을 포함하고, 생산 계측값은 기준 계측값을 포함할 수 있다. 시즈닝 공정은 챔버(10)의 세정 이후 챔버(10)의 내부를 반도체 생산공정이 수행되기에 적합한 상태로 만들기 위한 예비 공정을 포함할 수 있다. 시즈닝 공정은 챔버(10) 내에서 베어 웨이퍼의 플라즈마 반응이 수행될 수 있다.
제어부(60)는 챔버(10) 세정 후에 수행되는 시즈닝 테스트들에서 복수의 테스트 계측값들을 획득할 수 있다. 제어부(60)는 테스트 계측값들의 변화에 따른 예측 계산값들을 산출하고, 예측 계산값들로부터 제 1 내지 제 3 유량 조절부(32, 34, 36)의 시즈닝 테스트 공정 레시피를 산출할 수 있다. 따라서, 제어부(60)는 생산 계측값에 근접하는 예측 계산값을 선택하고, 상기 예측 계산값에 따른 최적의 시즈닝 공정 레시피를 산출할 수 있다.
챔버(10)는 외부로부터 독립된 내부 공간을 제공할 수 있다. 펌프(50)는 챔버(10) 내부의 공기를 펌핑할 수 있다. 챔버(10)는 플라즈마 반응으로 웨이퍼 또는 상기 웨이퍼 상의 박막이 식각되는 식각 챔버를 포함할 수 있다. 식각 챔버 내에서는 웨이퍼 또는 웨이퍼 상의 실리콘막, 산화막, 질화막, 금속막 적어도 하나의 박막이 패터닝되는 식각 공정이 진행될 수 있다. 식각 챔버는 진공 상태를 완충시키는 트랜스퍼 챔버 및 로드락 챔버와 클러스트 타입으로 연결될 수 있다.
제 1 내지 제 3 가스 공급부(22, 24, 26)들은 웨이퍼 또는 박막을 식각하는 반응 가스 및 불활성 가스를 챔버(10) 내에 공급할 수 있다. 예를 들어, 제 1 및 제 2 가스 공급부(22, 24)는 각기 질소(N2), 산소(O2), 염소(Cl2), 사불화탄소(CF4), 브롬산(HBr)과 같은 적어도 하나의 반응 가스를 챔버(10)에 공급할 수 있다. 제 3 가스 공급부(26)는 아르곤 같은 불활성 가스를 챔버(10)에 공급할 수 있다. 제 1 내지 제 3 유량 조절부(32, 34, 36)는 챔버(10) 내에 공급되는 반응 가스 및 불활성 가스 유량을 조절하는 밸브를 포함할 수 있다. 제 3 유량 조절부(36)는 챔버(10) 내부의 압력을 조절하는 압력 조절부가 될 수 있다.
챔버(10)는 반도체 생산 공정의 누적시간마다 주기적으로 식각 공정의 부산물로서 발생되는 폴리머 성분이 제거되는 습식 세정과 같은 사전예방정비(PM: Preventive Maintenance)가 수행될 수 있다. 폴리머 성분은 반도체 생산 공정이 수행될 때마다 챔버(10)의 내벽에 증착될 수 있다. 폴리머 성분은 일정 두께 이상으로 쌓일 경우, 챔버(10)의 내벽에서 덩어리로 웨이퍼 상에 떨어져 표면을 오염시키는 파티클로 작용될 수 있다. 예를 들어, 챔버(10)의 사전예방정비는 약 100시간 정도의 누적사용시간마다 주기적으로 이루어질 수 있다.
챔버(10)의 사전예방정비 직후에는 웨이퍼 또는 박막의 식각특성이 저하되기 때문에 베어 웨이퍼를 이용한 챔버(10)의 시즈닝 공정이 수행될 수 있다. 예를 들어, 챔버(10)의 습식 세정 이후 플라즈마 반응이 불안정하거나, 웨이퍼 또는 박막 식각율의 재현성이 떨어질 수 있다. 시즈닝 공정은 챔버(10) 내벽에 폴리머 성분을 코팅하는 예비 식각 공정을 포함할 수 있다. 폴리머 성분은 챔버(10) 내부의 플라즈마 반응에 영향을 줄 수 있다.
제 1 내지 제 3 플라즈마 센서들(42, 44, 46)은 챔버(10) 내부의 플라즈마 반응을 광학적 또는 전기적으로 감지할 수 있다. 예를 들어, 제 1 플라즈마 센서(42)는 플라즈마 반응의 빛을 계측하는 광학 방출 분광기(OES: Optical Emission Spectroscope)를 포함할 수 있다. 제 2 플라즈마 센서(44)는 자발여기전자공진 분광기(SEERS: Self-Excited Electron Resonance Spectroscope)를 포함할 수 있다. 제 3 플라즈마 센서(46)는 플라즈마 반응의 전압-전류 탐침기(V-I prober)를 포함할 수 있다.
제어부(60)는 반도체 생산 공정 중에 플라즈마 반응의 광학적인 특성 또는 전기적인 특성을 시즈닝 공정에서 동일하게 구현하는 시즈닝 공정 레시피를 산출할 수 있다. 제어부(60)는 제 1 내지 제 3 플라즈마 센서들(42, 44, 46)로부터 챔버(10) 내부의 플라즈마 반응에 대한 계측값들을 획득할 수 있다.
상술한 바와 같이, 제어부(60)는 반도체 생산공정 및 시즈닝 테스트에서 플라즈마 반응의 생산 계측값과 예측 계산값을 획득할 수 있다. 제어부(60)는 생산 계측값에 근접하는 예측 계산값에 대응되는 예측 시즈닝 공정 레시피를 최적의 시즈닝 공정 레시피로 선택할 수 있다.
따라서, 본 발명의 실시예에 따른 반도체 제조설비(100)는 반도체 생산공정의 플라즈마 반응 부산물을 시즈닝 공정 중에도 동일한 양으로 생성하기 위해 제 1 내지 제 3 유량 조절부(32, 34, 36)를 제어하는 제어부(60)를 포함하기 때문에 챔버(10)의 시즈닝 공정의 재현성을 높일 수 있다. 또한, 제어부(60)는 최적의 시즈닝 공정 레시피를 산출할 수 있기 때문에 생산성 및 생산수율을 증대 또는 극대화할 수 있다.
도 2는 도 1의 반도체 제조설비의 관리시스템을 나타낸 도면으로서, 호스트 컴퓨터(200)는 반도체 제조설비(100)의 제어부(60)에서 산출된 시즈닝 공정 레시피 정보를 입력 받아 데이터 베이스(210)에 저장할 수 있다. 또한, 호스트 컴퓨터(200)는 시즈닝 공정 레시피 정보를 반도체 생산 라인 전체에서 시즈닝 공정이 요구되는 반도체 제조설비(100)들의 제어부(60)에 출력할 수 있다.
호스트 컴퓨터(200)는 반도체 제조설비(100)의 제어부(60)와 SECS(Semi Equipment Communications Standard) 프로토콜, 또는 TCP/IP(Transmission Control Protocol/Internet Protocol)을 통해 시즈닝 공정 레시피 정보를 공유하거나 교환할 수 있다.
따라서, 본 발명의 실시예에 따른 반도체 제조설비(100)의 관리시스템은 최적의 시즈닝 공정 레시피 정보를 데이터 베이스(210)에 저장하고, 유사시 호스트 컴퓨터(200)를 통해 반도체 제조설비(100)들에 출력할 수 있다.
지금까지, 본 발명의 실시예들에 따른 반도체 제조설비(100) 및 그의 관리시스템이 도 1 및 도 2를 참조하여 설명되었다. 하지만, 이는 본 발명의 기술적 사상에 대한 이해를 위해 예시적으로 설명된 것일 뿐, 본 발명의 기술적 사상이 위에서 설명된 설비 및 시스템들에 한정적으로 적용될 수 있음을 의미하지는 않는다. 즉, 본 발명에 따른 반도체 제조설비(100)는, 여기에서 설명된 또는 설명될 본 발명의 기술적 사상에 기초하여, 반도체 소자를 대량 생산하는 설비들에 대해, 그대로 또는 변형되어 적용될 수 있다.
본 발명의 실시예에 따른 반도체 제조설비(100)의 시즈닝 공정 최적화 방법을 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 제조설비(100)의 시즈닝 공정 최적화 방법을 나타내는 플로우 챠트이다.
도 3 참조하면, 먼저, 반도체 생산 공정 중의 챔버(10) 내에서 안정화된 플라즈마 반응에서 생산 계측값을 획득한다(S10). 생산 계측값은 패턴 웨이퍼의 반도체 생산 공정 중 챔버(10) 내에서 유도되는 플라즈마 반응의 광학적 특성 및 전기적 특성을 포함할 수 있다. 반도체 생산 공정은 최적화된 생산 공정 레시피를 따라 수행될 수 있다. 생산 계측값은 플라즈마 반응을 계측하는 제 1 내지 제 3 플라즈마 센서(42, 44, 46)로부터 획득될 수 있다. 생산 계측값은 반도체 생산 공정이 수행되는 챔버(10)에서 패턴 웨이퍼와, 베어 웨이퍼의 플라즈마 반응의 상대적인 차이가 많은 제 1 내지 제 3 플라즈마 센서 중 적어도 하나의 계측값들을 포함할 수 있다. 구체적으로, 생산 계측값은 베어 웨이퍼에 비해 차이가 많이 나는 패턴 웨이퍼의 계측값이 될 수 있다. 패턴 웨이퍼의 계측값은 베어 웨이퍼의 계측값보다 높거나 낮을 수 있다.
예를 들어, 반도체 생산 공정은 웨이퍼의 소자 분리막(STI: Sallow Trench Insulation) 트렌치 형성 공정을 포함할 수 있다. 트렌치 형성 공정은 웨이퍼 표면의 자연 산화막을 제거하는 BT(Break Through) 공정과, 웨이퍼 내부의 결정 실리콘을 제거하여 트렌치를 형성하는 ME(Main Etching) 공정을 포함할 수 있다. 또한, 트렌치 형성 공정은 트렌치의 깊이가 깊어질 경우, BT공정과 ME 공정으로 소정 깊이까지 트렌치를 형성한 후에, 내부의 결정 실리콘을 산소에 노출시켜 산화막을 형성하는 OX(OXidation)공정과 함께 추가적으로 수행되는 BT 공정과 ME 공정을 포함할 수 있다. 생산 계측값은 패턴 웨이퍼의 BT공정과 ME 공정 중 광학 방출 분광기에서 계측된 도 4 및 도 5의 스펙트럼 그래프들의 피크들에서 선택될 수 있다.
도 4는 BT 공정에서 플라즈마 반응의 스펙트럼 그래프이고, 도 5는 ME 공정에서 플라즈마 반응의 스펙트럼 그래프이다. 여기서, 가로축은 가시광 영역의 스펙트럼 파장을 나타내고, 세로축은 스펙트럼 피크의 강도(intensity)를 나타낸다.
도 4 및 도 5를 참조하면, BT 공정과 ME 공정에서의 스펙트럼 그래프들은, 챔버(10) 내에 공급되는 반응 가스의 종류에 따라 가시광 영역에서 다양한 피크를 가질 수 있다. 스펙트럼 그래프의 피크는 반응 가스에 포함되는 해당 원소마다 광학적 고유한 특성으로서 특정 파장대에 대응될 수 있다. 스펙트럼 그래프에서 피크가 나타나는 파장대는 이해를 돕기기 위해 피크 파장대로 불리어질 수 있다.
피크 파장대는 반응 가스에 의해 식각되는 웨이퍼의 종류가 동일하다면 변화되지 않을 수 있다. 패턴 웨이퍼의 BT 공정과 ME 공정 중에 플라즈마 반응은 도 4 및 도 5의 그래프에 대응되는 가시광 영역의 스펙트럼을 발생시킬 수 있다. 패턴 웨이퍼에서 베어 웨이퍼로 변경될 경우, 도 4 및 도 5의 그래프와 동일한 피크 파장대를 가진 스펙트럼이 대부분 계측될 수 있다. 즉, 패턴 웨이퍼와 베어 웨이퍼의 식각 공정에서 플라즈마 반응의 스펙트럼 그래프들이 서로 오버렙될 경우, 피크 파장대가 대부분 일치될 수 있다. 이는, 패턴 웨이퍼와 베어 웨이퍼가 각각 BT공정과 ME 공정에서 거의 동일한 원소들의 플라즈마 반응 부산물을 생성시킬 수 있기 때문이다.
반면, 패턴 웨이퍼와 베어 웨이퍼의 식각 공정에서 플라즈마 반응 부산물의 양은 달라질 수 있다. 패턴 웨이퍼와 베어 웨이퍼는 피크 파장대에 대응되는 스펙트럼 그래프에서 서로 다른 세기(intensity) 값을 가질 수 있다. 세기 값의 차이(gap)는 해당 피크 파장대에 대응되는 플라즈마 반응 부산물 양의 차이(difference)에 비례할 수 있다. 식각 대상물질이 서로 다르므로, 플라즈마 반응 부산물 양의 차이가 발생되는 것을 의미한다. 따라서, 생산 계측값은 스펙트럼의 피크 파장대에서 베어 웨이퍼와 차이가 많은 패턴 웨이퍼의 스펙트럼 세기 값을 포함할 수 있다. 예를 들어, BT 공정에서 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 세기 값의 비를 백분율로 나타내면, 표 1 및 표2 같이 랭킹될 수 있다.
랭킹 패턴 웨이퍼/베어 웨이퍼
X100%
피크 파장대 피크 파장의 해당원소
1 539.8% 388.0nm CN
2 425.0% 357.5nm NO N2 Cr Zr
3 139.1% 791.0nm
4 128.2% 337.0nm CO2+ NH O2+ Ti O2 N2
랭킹 베어 웨이퍼 / 패턴 웨이퍼
X100%
피크 파장대 피크 파장의 해당원소
1 139.3% 720.5nm F
2 138.3% 641.5nm Ga F O2+Ar O2+
3 109.2% 703.0nm Ar
4 108.2% 707.0nm Ar
표 1에서와 같이, 패턴 웨이퍼는 플라즈마 반응에서388.0nm의 피크 파장대에 대응되는 질화탄소(CN)의 부산물을 베어 웨이퍼에 비해 539.8%정도의 세기(intensity)로 생성시킬 수 있다. 또한, 패턴 웨이퍼는 357.5nm의 피크 파장대에 대응되는 아산화질소(NO), 질소(N2), 크롬(Cr). 지르코늄(Zr) 중 적어도 하나의 부산물을 베어 웨이퍼보다 425.0%의 세기로 생성시킬 수 있다. 마찬가지로, 패턴 웨이퍼는 791.0nm와, 337.0nm 피크 파장대에 대응되는 부산물을 베어 웨이퍼보다 각각 139.1%와, 128.2%정도의 세기로 생성시킬 수 있다.
표 2에서와 같이, 베어 웨이퍼는 플라즈마 반응에서720.5nm의 피크 파장대에 대응되는 불소(F)의 부산물을 패턴 웨이퍼에 비해 139.3%정도의 세기(intensity)로 생성시킬 수 있다. 또한, 패턴 웨이퍼는 641.5nm의 피크 파장대에 대응되는 갈륨, 불소, 산소, 아르곤 중 적어도 하나의 부산물을 패턴 웨이퍼보다 138.3%의 세기로 생성시킬 수 있다. 마찬가지로, 베어 웨이퍼는 703.0nm와, 707.0nm 피크 파장대에 대응되는 부산물을 패턴 웨이퍼보다 각각 109.2%와, 108.2%정도의 세기로 생성시킬 수 있다.
따라서, BT 공정에서 패턴 웨이퍼와 베어 웨이퍼는 스펙트럼 세기 값의 차이가 많은 파장대에 대응되는 부산물들을 서로 다른 양으로 생성할 수 있다. 패턴 웨이퍼와 베어 웨이퍼는 표 1및 표 2에서 랭킹된 순서를 따라 서로 다른 양의 부산물들의 생성할 수 있다. BT공정에서 생산 계측값은 패턴 웨이퍼의 스펙트럼 세기 값을 포함할 수 있다. 예를 들어, BT 공정에서 생산 계측값은 8개의 파장대에서 선택될 수 있다.
도 6a 내지 도 6d는 표 1 의 랭킹 1부터 랭킹 4까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들이다. 도 6a 내지 도 6d를 참조하면, 표 1 의 랭킹 1부터 랭킹 4까지 피크 값들의 차이가 점진적으로 줄어드는 것을 볼 수 있다. 랭킹 1부터 랭킹 4까지에 해당되는 생산 계측값은 패턴 웨이퍼의 피크 값으로서, 해당 피크 파장대에서 각각26, 2.3, 1.5, 1.6을 포함할 수 있다.
도 7a 내지 도 7d는 표 2 의 랭킹 1부터 랭킹 4까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들이다. 7a 내지 도 7d에서와 같이, 표 2의 랭킹 1부터 랭킹 4까지에 해당되는 생산 계측값은 패턴 웨이퍼의 피크 값으로서, 해당 피크 파장대에서 2, 1.7, 2.4, 8을 포함할 수 있다.
따라서,BT 공정의 생산 계측값은 플라즈마 반응 스펙트럼으로부터 패턴 웨이퍼와 베어 웨이퍼의 차이가 많이 나는 피크 파장대에서 8개 정도가 획득될 수 있다.
ME 공정에서 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 세기 값의 비를 백분율로 나타내면, 표 3 및 표4와 같이 랭킹될 수 있다.
랭킹 패턴 웨이퍼/베어 웨이퍼
X100%
피크 파장 해당원소
1 89.2% 465.5nm AlO, CO, SiBr Ar
2 85.4% 553.0nm
3 83.2% 460.0nm CCl, C0, N, P
4 77.4% 256.5nm CCl, Cl2
랭킹 베어 웨이퍼/
패턴 웨이퍼
X100%
피크 파장 해당원소
1 43.0% 328.5nm Ag, N2
2 42.8% 282.0nm O2, He, N2, AsF SiCl
3 40.5% 281.0nm SiCl, OH, N2
4 34.0% 334.0nm N2, Hg, Ti, GaCl, Ti, Zn
5 28.5% 243.5nm Au, Si, As2
6 26.1% 336.0nm NH, SiF
표 3에서와 같이, 패턴 웨이퍼는 플라즈마 반응에서465.5nm의 피크 파장대에 산화알루미늄(AlO), 일산화탄소(CO), 브롬실리콘(SiBr), 아르곤(Ar) 중 적어도 하나의 부산물을 베어 웨이퍼에 비해 89.2%정도의 세기(intensity)로 생성시킬 수 있다. 또한, 패턴 웨이퍼는 553.0nm의 피크 파장대에 대응되는 부산물을 베어 웨이퍼보다 85.4%의 세기로 생성시킬 수 있다. 마찬가지로, 패턴 웨이퍼는 460.0nm와, 256.5nm 피크 파장대에 대응되는 부산물들을 베어 웨이퍼보다 각각 83.2%와, 77.4%정도의 세기로 생성시킬 수 있다.
표 4에서와 같이, 베어 웨이퍼는 플라즈마 반응에서328.5nm의 피크 파장대에 대응되는 은(Ag)과 질소(N2)과 같은 부산물을 패턴 웨이퍼에 비해 43.0%정도의 세기(intensity)로 생성시킬 수 있다. 또한, 패턴 웨이퍼는 282.0nm의 피크 파장대에 대응되는 산소(O2), 헬륨(He), 질소(N2), 불화아세닉(AsF), 염화실리콘(SiCl) 중 적어도 하나의 부산물을 패턴 웨이퍼보다 42.8%의 세기로 생성시킬 수 있다. 마찬가지로, 베어 웨이퍼는 281.0nm와, 334.0nm, 243.5nm, 336.0nm 각각의 피크 파장대에 대응되는 부산물을 패턴 웨이퍼보다 각각 40.5%와, 34.0%, 28.5%, 26.1%정도의 세기로 생성시킬 수 있다.
따라서, ME 공정에서 패턴 웨이퍼와 베어 웨이퍼는 스펙트럼 세기 값의 차이가 많은 파장대에 대응되는 부산물들을 서로 다른 양으로 생성할 수 있다. 패턴 웨이퍼와 베어 웨이퍼는 표 3및 표 4에서 랭킹된 순서를 따라 서로 다른 양의 부산물들의 생성할 수 있다. ME 공정에서 생산 계측값은 패턴 웨이퍼의 스펙트럼 세기 값을 포함할 수 있다. 예를 들어, ME 공정에서 생산 계측값은 10개의 파장대에서 선택될 수 있다.
도 8a 내지 도 8d는 표 3 의 랭킹 1부터 랭킹 4까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들이다. 도 8a 내지 도 8d를 참조하면, 표 3 의 랭킹 1부터 랭킹 4까지 피크 값들의 차이가 점진적으로 줄어드는 것을 볼 수 있다. 랭킹 1부터 랭킹 4까지에 해당되는 생산 계측값은 패턴 웨이퍼의 피크 값으로서, 해당 피크 파장대에서 각각1.8, 2.3, 1.9, 1.5를 포함할 수 있다.
도 9a 내지 도 9c는 표 4 의 랭킹 1부터 랭킹 6까지 피크 파장대에 대응되는 패턴 웨이퍼와 베어 웨이퍼의 스펙트럼 그래프를 나타내는 도면들이다. 9a 내지 도 9d에서와 같이, 표 4의 랭킹 1부터 랭킹 6까지에 해당되는 생산 계측값은 패턴 웨이퍼의 피크 값으로서, 해당 피크 파장대에서 1.9, 8.7, 8.8, 1.9, 4, 1.9를 포함할 수 있다.
따라서, ME 공정의 생산 계측값은 플라즈마 반응 스펙트럼으로부터 패턴 웨이퍼와 베어 웨이퍼의 차이가 많이 나는 피크 파장대에서 10개 정도가 획득될 수 있다.
다시 도 3을 참조하면, 기준 공정 레시피에서 플라즈마 반응의 변화에 많이 영향을 주는 조작 변수들을 선택한다(S20). 플라즈마 반응은 챔버(10) 내부에서 독립적으로 발생될 수 있다. 플라즈마 반응은 주로 챔버(10) 내부에 공급되는 반응 가스의 종류 및 유량과, 압력, 고주파 파워에 의해 변화될 수 있다. 반응 가스는 패턴 웨이퍼에 반응되는 물질을 포함할 수 있다. 따라서, 반응 가스는 플라즈마 반응의 광학적 특성과 전기적 특성에 많은 영향을 미칠 수 있다. 패턴 웨이퍼는 2종류 이상의 반응 가스에 의해 식각될 수 있다. 예를 들어, 패턴 웨이퍼의 BT 공정은 4불화탄소와 질소를 포함하는 반응 가스에 의해 수행될 수 있다. 또한, 패턴 웨이퍼의 ME공정은 염소와 브롬산을 포함하는 반응 가스에 의해 수행될 수 있다. 패턴 웨이퍼의 OX공정은 산소를 포함하는 반응 가스와, 플라즈마 반응을 유도하는 고주파 파워에 의해 수행될 수 있다.
따라서, 조작 변수들은 제 1 내지 제 3 유량 조절부(32, 34, 36)에 의해 제어되는 적어도 하나의 반응가스, 챔버(10) 내부 압력, 및 고주파 파워에 관계되는 제어 값을 포함할 수 있다. 예를 들어, 조작 변수들은 제 1 반응 가스의 유량 값, 제 2 반응 가스의 유량 값, 및 압력 값을 포함할 수 있다.
다음, 챔버(10)의 세정 후에 조작 변수들을 변화시키면서 상기 챔버(10)의 시즈닝 테스트들을 수행하여 복수개의 테스트 계측값들을 획득한다(S30). 시즈닝 테스트들은 조작 변수들의 회귀분석에 의해 수행될 수 있다. 시즈닝 테스트들은 조작 변수들이 개수에 비례하여 그 횟수가 증가될 수 있다. 예를 들어, 시즈닝 테스트들은 실험 계획법(design of experiment)으로 수행될 수 있다. 실험 계획법은 조작 변수들의 변화에 따른 챔버(10)의 시즈닝 테스트들의 횟수를 최소화 할 수 있다. 실험 계획법은 팩토리얼 실험 디자인, 직교 실험 디자인을 포함할 수 있다. 팩토리얼 실험 디자인은 응답 표면 방법의 일종인 박스-벤켄법을 포함할 수 있다.
도 10은 박스-벤켄법을 설명하기 위해 나타내는 도면으로서, 박스-벤켄법은 3개의 조작변수들이 서로 직교하는 좌표계를 갖는 정육면체의 외부에서 12개의 점들에 대응되는 실험을 포함할 수 있다. 또한, 박스-벤켄법은 정육면체의 내부 중심에서 하나의 점에 대응되는 3번의 실험을 포함할 수 있다. 따라서, 박스-벤켄법은 모두 15번의 실험을 포함할 수 있다. BT공정과, ME공정에 대해 박스-벤켄법에 따른 15번의 시즈닝 테스트 공정은 각각 표 5과 같이 수행될 수 있다.
No . BT 시즈닝 테스트 공정 ME 시즈닝 테스트 공정
사불화탄소
( CF4 )
질소
( N2 )
압력
( Pres )
염소
( Cl2 )
브롬산
( HBr )
압력
( Pres )
1 20 5 70 150 150 40
2 60 10 70 80 150 70
3 100 5 70 80 220 40
4 60 5 45 220 220 40
5 60 0 20 220 150 10
6 60 10 20 150 220 70
7 20 10 45 150 150 40
8 20 0 45 150 80 70
9 60 5 45 80 80 40
10 100 0 45 150 80 10
11 60 0 70 220 150 70
12 100 5 20 150 220 10
13 20 5 20 220 80 40
14 60 5 45 80 150 10
15 100 10 45 150 150 40
BT 시즈닝 테스트 공정에서 사불화 탄소는 각각 20 SCCM, 60 SCCM, 100 SCCM의 유량으로 조절될 수 있다. 질소는 0 SCCM, 5 SCCM, 10 SCCM정도의 유량으로 조절될 수 있다. 압력은 20 mTorr, 45 mTorr, 70 mTorr로 조절될 수 있다. 사불화 탄소 및 질소의 공급 유량과, 챔버(10) 내부의 압력은 표 4의 조합을 갖는 박스-벤켄법을 바탕으로 변화될 수 있다. BT 시즈닝 테스트 공정은 4번째, 9번째, 및 14번째 테스트에서 챔버(10) 내에 사불화 탄소와 질소가 각각 60SCCM 및 5SCCM 의 유량으로 공급되고, 45mTorr의 압력에서 수행될 수 있다.
ME 시즈닝 테스트 공정에서 염소와 브롬산은 각각 80 SCCM, 150 SCCM, 220 SCCM의 유량으로 조절될 수 있고, 압력은 10 mTorr, 40 mTorr, 70 mTorr로 조절될 수 있다. BT 와 ME 시즈닝 테스트 공정에서 제 1 내지 제 3 계측기 중 적어도 하나를 통해 테스트 계측값들이 획득될 수 있다. 예를 들어, 테스트 계측값들은 생산 계측값의 스펙트럼 파장대에서의 세기 값을 포함할 수 있다. ME 시즈닝 테스트 공정은 1번째, 7번째, 및 15번째 테스트에서 챔버(10) 내에 염소와 브롬산이 각각 150SCCM 유량으로 공급되고, 40mTorr의 압력에서 수행될 수 있다.
그 다음, 테스트 계측값과 조작 변수들의 상관 관계에 따른 실증적(empirical) 모델을 생성한다(S40). 실증적 모델은 스펙트럼 파장대마다 테스트 계측값들과 조작변수들의 관계를 보다 연속적으로 나타낼 수 있다. 즉, 테스트 계측값들은 조작변수들의 비례식으로 나타날 수 있다. 예를 들어, 테스트 계측값들은 조작변수들의 관계에 대응되는 2차 다항식으로 수학식 1과 같이 나타내어질 수 있다.
Figure 112010033831979-pat00001
y1 ,1, y1 ,2, …, y1 ,14, y1 ,15는 박스-벤켄법에 바탕을 둔 약 15번의 테스트 실험에서 제 1 랭킹의 스펙트럼 파장대의 테스트 계측값들을 포함할 수 있다. x1, x2, x3은 해당 테스트 계측값들을 얻기 위한 공정 조건들로서 해당 테스트에서 조작 변수들의 값을 포함할 수 있다. a1, b1, c1, d1, e1, f1, g1, h1, i1, j1는 제 1 랭킹 스펙트럼 파장대에서의 계수들이다. 계수들은 15개의 테스트 계측값들과, 각각의 조작 변수들의 값에 의해 계산될 수 있다. 따라서, 제 1 랭킹 스펙트럼 파장대에서의 실증적 모델은 예측 계산값이 y1에 대응되는 2차 다항식으로 생성될 수 있다. 실증적 모델은 BT공정에 대해 y1부터 y8까지의 예측 계산값들에 대응되는 각각의 2차 다항식으로 생성될 수 있다. 또한, 실증적 모델은 ME 공정에 대해 y1부터 y10까지의 예측 계산값들에 대응되는 각각의 2차 다항식으로 생성될 수 있다. 즉, 실증적 모델은 BT 공정 중 표 1 및 표 2 각각의 제 1 랭킹에서 제 4 랭킹까지 모두 8개의 예측 계산값들에 대응되는 2차 다항식들을 각각 생성할 수 있다. 또한, 실증적 모델은 ME 공정 중 표 3 및 표 4 각각의 랭킹에 대해 10개의 예측 계산값들에 대응되는 2 차 다항식들 생성할 수 있다.
도 11은 도 10의 박스-벤켄법으로 설정된 실험 계획법을 따라 수행된 테스트 공정을 통해 획득되는 테스트 계측값과 조작 변수들의 관계를 연속적으로 나타낸 실증적 모델을 보여주는 도면이다.
도 11을 참조하면, 실증적 모델은 박스-벤켄법으로 수행된 테스트 실험들에서 조작 변수들의 조합을 점들로 나타낼 수 있다. 여기서, 조작 변수들의 조합에 대응되는 점들은 3차원의 입체적으로 표시되어야 하나, 많은 점들이 중첩되어 구분이 어려워질 수 있기 때문에 도 11에서 3개의 좌표에서 나타나는 평면에만 나타낸다. 실증적 모델은 조작 변수들의 조합으로부터 얻어진 예측 계산값들을 포함할 수 있다.
예측 계산값들의 좌표 값은 예측 시즈닝 공정 레시피에 대응될 수 있다. 실증적 모델은 생산 계측값에 추종하는 예측 계산값들을 제곱 오차로 나타낼 수 있다. 제곱 오차가 매우 크면, 예측 계산값은 내부가 빈 원형점으로 나타나며, 제곱 오차가 작은 예측 계산값은 점진적으로 매몰된 원형점으로 나타날 수 있다. 예측 계산값은 제곱 오차가 1 이하이면 검정색 원형점으로 표시되고, 제곱 오차가 1 이상이면 원형 점 내부가 옅게 표시될 수 있다. 마름모 형 점들은 박스-벤켄법에서의 테스트 실험들을 나타낸다.
따라서, 실증적 모델은 해당 랭킹의 피크 파장대에서 제곱 오차가 작은 예측 계산값에 대응되는 최적의 조작 변수들의 조합을 포함할 수 있다. 또한, 실증적 모델은 해당 피크 파장대의 스펙트럼에서 플라즈마 반응에 대해 최적의 예측 시즈닝 공정 레시피를 포함할 수 있다. 예를 들어, ME 공정에서 최적의 예측 시즈닝 공정 레시피는 염소가 160SCCM이고, 브롬이 140SCCM이고, 압력이 4mTorr이다.
박스-벤켄법으로 수행된 시즈닝 테스트 공정이 3개의 조작 변수들을 3차원으로 표시되었다면, 실증적 모델은 3 개의 조작 변수들과, 예측 계산값들을 포함하여 4차원으로 표시될 수 있다. 상술한 바와 같이, 생산 계측값에 대응되는 스펙트럼 파장대마다 하나의 실증적 모델이 생성될 수 있다. 생산 계측값이 BT 공정과, ME 공정에서 각각 8개와, 10개 이면, 실증적 모델 또한 각각 8개와, 10개가 생성될 수 있다. 실증적 모델에서 조작 변수들의 최적 조합이 스펙트럼 파장대마다 모두 일치하지 않는다. 왜냐하면, 예측 계산값들은 BT공정에서 8개와, ME 공정에서 10개의 실증적 모델로부터 최적의 조작 변수들의 조합을 찾기 위한 통계 값이기 때문이다.
또 다시 도 3을 참조하면, 마지막으로 실증적 모델들로부터 최적 시즈닝 공정 레시피를 산출한다(S50). 최적 시즈닝 공정 레시피는 생산 계측값들과 예측 계산값들의 오차를 제곱하고, 이를 모두 더 하여 최소화하는 최소자승법으로 산출될 수 있다. 최소자승법은 수학식 2와 같이 나타날 수 있다.
Figure 112010033831979-pat00002
wi는 i번째 랭킹의 웨이트닝 계수(weight coefficient)이고, CVi는 i번째 랭킹의 생산 계측값이고, yi는 i번째 랭킹의 예측 계산값이다. wi는 i번째 랭킹의 중요도에 따라 임의로 주어지는 상수가 될 수 있다. 예측 계산값을 수식 1의 2차 다항식으로 보면, 생산 계측값인 CVi는 상수이고, 수식 2는 x1, x2, x3를 변수로 하는 4차 다항식이 될 수 있다. BT 공정에서 8개의 4차 다항식이 산출되고, ME 공정에서 8개의 4차 다항식이 산출될 수 있다. BT 공정과, ME 공정은 각각 4차 다항식의 수식 2로 표현될 수 있다. 따라서, 4차 다항식의 최소값을 갖는 x1, x2, x3의 값은 최적의 시즈닝 공정 레시피가 될 수 있다.
4차 다항식의 최소값은 x1, x2, x3 축에 근접하는 꼭지점이 될 수 있다. 예를 들어, 꼭지점은 4 차 다항식이 x1, x2, x3에 대해 편미분된 3차 방정식의 해에서 산출될 수 있다. 또한, 꼭지점은 최적화 로직(optimization logic)으로부터 산출될 수 있다. 꼭지점이 조작 변수의 제한범위(constraint range)밖에 존재할 경우, 해당 제한 범위 내에서의 최소의 조작 변수가 최적 시즈닝 공정 레시피로 선택될 수 있다. 제한범위는 반도체 생산 공정에서 허용되는 조작 변수들의 변화 범주를 포함할 수 있다. 최적 시즈닝 공정 레시피는 BT 공정과 ME 공정에서 각각 선택될 수 있다.
따라서, 본 발명의 실시예에 따른 반도체 제조설비(100)의 시즈닝 공정 최적화 방법은 반도체 생산공정의 생산 계측값을 바탕으로 최적 시즈닝 공정 레시피를 산출할 수 있기 때문에 시즈닝 공정의 재현성을 높일 수 있다.
나아가, 최적 시즈닝 공정 레시피는 생산 공정 레시피와 동일한 순서를 따를 수 있다. 챔버(10)는 소자 분리막의 트렌치가 일정 수준 이상으로 깊어지면, 각각 2회의 실리콘막 식각 공정을 포함하는 생산 공정이 수행될 수 있다. 따라서, 시즈닝 공정 또한, 생산 공정과 마찬가지로 각각 2회에 걸쳐 수행될 수 있다. 예를 들어, 약 300nm 정도 깊이의 트렌치 형성 공정은, 150nm까지 BT1(제 1 자연 산화막 제거)공정 및 ME1(제 1 실리콘막 제거) 공정이 수행된 후에, OX(플라즈마 산화막 형성)공정이 수행되고, BT2(제 2 자연 산화막 제거) 공정과 ME2(제 2 실리콘막 제거)공정이 순차적으로 수행될 수 있다. 마찬가지로, 트렌치를 형성하기 위한 챔버(10)의 시즈닝 공정 또한, BT1공정, ME1 공정, OX 공정, BT1 공정, ME2 공정 순서로 수행될 수 있다. 이들의 최적 시즈닝 공정 레시피는 표 6와 같이 산출될 수 있다.
BT1 시즈닝 공정 레시피 ME1 시즈닝 공정 레시피 OX 시즈닝 공정 레시피 BT2 시즈닝 공정 레시피 ME2 시즈닝 공정 레시피
제 1유량 조절부 7 N2 162 Cl2 101 O2 0 N2 174 Cl2
제 2 유량 조절부 108 CF4 174 HBr 924 W 73.0 CF4 137 HBr
압력 43mT 65mT 4.5mT 26.5mT 4.0mT
BT1시즈닝 공정 레시피는 BT 2 시즈닝 공정 레시피보다 질소 및 사불화 탄소의 공급유량과, 압력이 모두 높게 산출될 수 있다. BT1 과 BT2 시즈닝 공정은 제 1 및 제 2 유량 조절부로부터 유량이 제어되는 질소 및 사불화탄소에 의해 수행될 수 있다. BT1 시즈닝 공정 레시피는 질소가 7SCCM, 사불화탄소가 108SCCM, 압력이 43mTorr이다. 반면, BT2 시즈닝 공정 레시피는 질소가 0SCCM, 사불화탄소가 73.0SCCM, 압력이 26.5mTorr이다. 따라서, BT1 시즈닝 공정은 BT 2 시즈닝 공정보다 반응 가스들의 공급 유량, 및 압력이 대체로 높은 상태에서 수행될 수 있다. BT1 과 BT 2 시즈닝 공정은 각각 약 10초간 수행될 수 있다.
OX 시즈닝 공정은 ME1 시즈닝 공정이 완료된 직후에 후 수행될 수 있다. OX 시즈닝 공정 레시피는 산소가 101SCCM이고, 고주파 파워가924 W이고, 압력이 4.5mTorr이다. OX 시즈닝 공정은 약 10초간 수행될 수 있다.
ME1과 ME2 시즈닝 공정은 BT1과 BT2 시즈닝 공정이 완료된 후 각각 수행될 수 있다. ME1과 ME2 시즈닝 공정은 제 1 및 제 2 유량 조절부로부터 공급유량이 제어되는 염소 및 브롬산에 의해 수행될 수 있다. ME1과 ME2 시즈닝 공정 레시피는 염소 및 브롬산의 공급 유량과, 압력이 각기 서로 다르게 산출될 수 있다. ME1 시즈닝 공정 레시피는 염소가 162SCCM, 브롬산이 174SCCM, 압력이 65mTorr이다. ME2 시즈닝 공정 레시피는 염소가174SCCM, 브롬산이 137SCCM이고, 압력이 4.0mTorr이다. ME1 시즈닝 공정은 ME2 시즈닝 공정과 반응 가스들의 공급 유량이 혼재되고, 압력이 ME2시즈닝 공정보다 높은 상태에서 수행될 수 있다. ME1 과 ME2 시즈닝 공정은 각각 약 30초 내지 2분간 수행될 수 있다.
따라서, 반도체 생산공정에서 5개 스텝의 식각 공정이 순차적으로 요구되는 챔버(10)는, 습식 세정을 포함하는 예방정비 이후에, 5개 스텝의 시즈닝 공정을 수행할 수 있다. 챔버(10)는5개의 시즈닝 공정이 일정한 시간동안 반복적으로 수행된 후에 곧바로 반도체 생산공정으로 전환될 수 있다. 예를 들어, 챔버(10)는 베어 웨이퍼로 약 1 시간 정도의 시즈닝 공정이 완료된 이후에, 패턴 웨이퍼의 반도체 생산공정이 수행될 수 있다.
결국, 본 발명의 실시예에 따른 반도체 제조설비(100)의 시즈닝 공정 최적화 방법은 반도체 생산공정의 계측값을 바탕으로 산출된 최적 시즈닝 공정 레시피를 이용하여 빠른 시간 내에 시즈닝 공정을 완료할 수 있기 때문에 생산성 및 생산수율을 증대 또는 극대화할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 챔버
22, 24, 26: 제 1 내지 제 3 가스 공급부
32, 34, 36: 제 1 내지 제 3 유량 조절부
42, 44, 46: 제 1 내지 제 3 플라즈마 센서
50: 펌프
60: 제어부
100: 반도체 제조설비
200: 호스트 컴퓨터
210: 데이터 베이스

Claims (10)

  1. 제어부를 통해 챔버의 세정 전에 플라즈마 공정의 기준 공정 레시피에 따른 기준 계측값들을 획득하는 단계;
    상기 플라즈마 공정의 변화에 영향을 주는 상기 기준 공정 레시피에서의 조작 변수들을 선택하는 단계;
    상기 챔버 내의 폴리머 성분을 제거하여 챔버를 세정하는 단계;
    상기 조작 변수들을 변화시키면서 상기 챔버의 시즈닝 테스트들을 수행하여 상기 제어부를 통해 상기 조작 변수들의 변화에 따른 테스트 계측값들을 획득하는 단계;
    상기 제어부를 통해 상기 조작 변수들과 상기 테스트 계측값들의 상관관계로부터 상기 기준 계측값에 근접하는 적어도 하나의 예측 계산값들을 계산하는 단계;
    상기 제어부를 통해 상기 계산된 예측 계산값들로부터 시즈닝 공정 레시피를 계산하는 단계; 및
    상기 계산된 시즈닝 공정 레시피에 따라 상기 챔버를 시즈닝하는 단계를 포함하되,
    상기 조작 변수들은 상기 기준 공정 레시피와 상기 시즈닝 공정 레시피에 따른 상기 플라즈마 공정에서의 스펙트럼 세기 차이에 근거하여 선택되는 반도체 제조설비의 시즈닝 방법.
  2. 제 1 항에 있어서,
    상기 조작 변수들과 상기 테스트 계측값들의 상관관계에 따른 실증적 모델을 생성하는 단계를 더 포함하는 반도체 제조설비의 시즈닝 방법.
  3. 제 2 항에 있어서,
    상기 예측 계산값들은 상기 조작 변수들의 비례식에 대응되는 반도체 제조설비의 시즈닝 방법.
  4. 제 3 항에 있어서,
    상기 비례식은 상기 조작 변수들의 2차 다항식을 포함하는 반도체 제조설비의 시즈닝 방법.
  5. 제 2 항에 있어서,
    상기 실증적 모델은 상기 기준 계측값들과 상기 예측 계산값들의 제곱 오차를 포함하는 반도체 제조설비의 시즈닝 방법.
  6. 제 5 항에 있어서,
    상기 시즈닝 공정 레시피는 상기 제곱 오차를 더하고 최소화하는 최소자승법에 의해 산출되는 반도체 제조설비의 시즈닝 방법.
  7. 제 1 항에 있어서,
    상기 시즈닝 테스트들은 박스-벤켄법의 실험 계획법으로 수행되는 반도체 제조설비의 시즈닝 방법.
  8. 제 1 항에 있어서,
    상기 시즈닝 공정 레시피는 트렌치 형성 공정의 상기 기준 공정 레시피를 따라 수행되는 챔버에서 자연 산화막을 제거하는 제 1 산화막 시즈닝 공정, 실리콘막을 제거하는 제 1 실리콘막 시즈닝 공정을 포함하는 반도체 제조설비의 시즈닝 방법.
  9. 제 8 항에 있어서
    상기 시즈닝 공정 레시피는 상기 제 1 산화막 시즈닝 공정, 상기 제 1 실리콘막 시즈닝 공정 이후에 순차적으로 수행되는 적어도 하나의 산화막 형성 공정과, 제 2 산화막 시즈닝 공정과, 제 2 실리콘 시즈닝 공정을 더 포함하는 반도체 제조설비의 시즈닝 방법.
  10. 제 1 항에 있어서,
    상기 조작 변수들은 상기 스펙트럼 세기 차이에 비례하여 랭킹되는 반도체 제조설비의 시즈닝 방법.
KR1020100049284A 2010-05-26 2010-05-26 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법 KR101794069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100049284A KR101794069B1 (ko) 2010-05-26 2010-05-26 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
US13/115,401 US9136138B2 (en) 2010-05-26 2011-05-25 Equipment for manufacturing semiconductor device and seasoning process method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049284A KR101794069B1 (ko) 2010-05-26 2010-05-26 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법

Publications (2)

Publication Number Publication Date
KR20110129742A KR20110129742A (ko) 2011-12-02
KR101794069B1 true KR101794069B1 (ko) 2017-12-04

Family

ID=45022782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049284A KR101794069B1 (ko) 2010-05-26 2010-05-26 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법

Country Status (2)

Country Link
US (1) US9136138B2 (ko)
KR (1) KR101794069B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032087A (ko) * 2012-09-05 2014-03-14 삼성전자주식회사 반도체 제조라인 관리 방법
KR20140137172A (ko) * 2013-05-22 2014-12-02 최대규 자기 관리 기능을 갖는 원격 플라즈마 시스템 및 이의 자기 관리 방법
CN105580103B (zh) * 2013-09-24 2018-05-11 应用材料公司 用于对工艺腔室的控制气体供应的方法、用于控制对工艺腔室的气体供应的控制器以及设备
US11209804B2 (en) * 2014-11-11 2021-12-28 Applied Materials, Inc. Intelligent processing tools
CN106504996B (zh) * 2015-09-07 2020-10-13 北京北方华创微电子装备有限公司 暖机方法及基片的刻蚀方法
GB2570115B (en) * 2018-01-10 2022-12-21 Spiro Control Ltd Process control system and method
CN110400733B (zh) * 2019-08-16 2022-02-22 北京北方华创微电子装备有限公司 智能暖机方法及***
US20230185255A1 (en) * 2021-12-14 2023-06-15 Applied Materials, Inc. Post preventative maintenance chamber condition monitoring and simulation
US20230315047A1 (en) * 2022-03-31 2023-10-05 Tokyo Electron Limited Virtual metrology model based seasoning optimization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060212156A1 (en) * 2001-09-06 2006-09-21 Junichi Tanaka Method of monitoring and/or controlling a semiconductor manufacturing apparatus and system therefor
US20080190446A1 (en) * 2007-02-13 2008-08-14 Ranade Rajiv M Control of dry clean process in wafer processing

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US125660A (en) * 1872-04-16 Improvement in churns
JPH0314229A (ja) 1989-06-13 1991-01-22 Nec Corp 終点検出装置
US5647953A (en) * 1995-12-22 1997-07-15 Lam Research Corporation Plasma cleaning method for removing residues in a plasma process chamber
US6274058B1 (en) * 1997-07-11 2001-08-14 Applied Materials, Inc. Remote plasma cleaning method for processing chambers
US6360754B2 (en) * 1998-03-16 2002-03-26 Vlsi Technology, Inc. Method of protecting quartz hardware from etching during plasma-enhanced cleaning of a semiconductor processing chamber
US6046796A (en) * 1998-04-22 2000-04-04 Advanced Micro Devices, Inc. Methodology for improved semiconductor process monitoring using optical emission spectroscopy
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
JP2000173982A (ja) * 1998-12-01 2000-06-23 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
US6491042B1 (en) * 1998-12-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Post etching treatment process for high density oxide etcher
US6267121B1 (en) 1999-02-11 2001-07-31 Taiwan Semiconductor Manufacturing Company Process to season and determine condition of a high density plasma etcher
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
US6274500B1 (en) * 1999-10-12 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Single wafer in-situ dry clean and seasoning for plasma etching process
US6350697B1 (en) * 1999-12-22 2002-02-26 Lam Research Corporation Method of cleaning and conditioning plasma reaction chamber
US6564810B1 (en) * 2000-03-28 2003-05-20 Asm America Cleaning of semiconductor processing chambers
JP2001326162A (ja) * 2000-05-17 2001-11-22 Canon Inc 半導体製造装置および半導体デバイス製造方法
KR20020017182A (ko) * 2000-08-29 2002-03-07 윤종용 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법
KR100473856B1 (ko) 2000-12-28 2005-03-07 (주)쎄미시스코 플라즈마 챔버의 공정 상태 관찰방법
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
JP2002319571A (ja) * 2001-04-20 2002-10-31 Kawasaki Microelectronics Kk エッチング槽の前処理方法及び半導体装置の製造方法
US6936842B2 (en) * 2001-06-27 2005-08-30 Applied Materials, Inc. Method and apparatus for process monitoring
JP3649683B2 (ja) * 2001-09-18 2005-05-18 株式会社半導体理工学研究センター プロセス変数同定方法、プロセス変数同定装置、及び評価用試料
GB0126104D0 (en) * 2001-10-31 2002-01-02 Leuven K U Res & Dev Electronic circuit modeling sizing and optimisation
JP3891848B2 (ja) * 2002-01-17 2007-03-14 東京エレクトロン株式会社 処理装置および処理方法
US6908529B2 (en) * 2002-03-05 2005-06-21 Hitachi High-Technologies Corporation Plasma processing apparatus and method
WO2003088102A2 (en) * 2002-04-10 2003-10-23 Barcelona Design, Inc. Method and apparatus for efficient semiconductor process evaluation
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
TW200405395A (en) * 2002-05-29 2004-04-01 Tokyo Electron Ltd Method and apparatus for monitoring film deposition in a process chamber
US7505879B2 (en) * 2002-06-05 2009-03-17 Tokyo Electron Limited Method for generating multivariate analysis model expression for processing apparatus, method for executing multivariate analysis of processing apparatus, control device of processing apparatus and control system for processing apparatus
JP3612526B2 (ja) 2002-06-21 2005-01-19 株式会社日立ハイテクノロジーズ プラズマ処理装置のシーズニング方法
KR100476931B1 (ko) * 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법
KR100452273B1 (ko) * 2002-10-22 2004-10-08 삼성전자주식회사 챔버의 클리닝 방법 및 반도체 소자 제조 방법
US7147747B2 (en) 2003-03-04 2006-12-12 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
JP4365109B2 (ja) * 2003-01-29 2009-11-18 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20040173314A1 (en) * 2003-03-05 2004-09-09 Ryoji Nishio Plasma processing apparatus and method
US7112546B2 (en) * 2003-09-02 2006-09-26 Texas Instruments Incorporated Method of manufacturing semiconductor devices comprising a deposition tool cleaning process having a moving plasma zone
KR100557673B1 (ko) * 2003-12-22 2006-03-06 어댑티브프라즈마테크놀로지 주식회사 플라즈마 장비를 시즌닝하는 방법
US7959970B2 (en) * 2004-03-31 2011-06-14 Tokyo Electron Limited System and method of removing chamber residues from a plasma processing system in a dry cleaning process
US7109114B2 (en) * 2004-05-07 2006-09-19 Applied Materials, Inc. HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance
US7669150B2 (en) * 2004-10-29 2010-02-23 Xigmix, Inc. Statistical optimization and design method for analog and digital circuits
US7488689B2 (en) * 2004-12-07 2009-02-10 Tokyo Electron Limited Plasma etching method
KR100688776B1 (ko) * 2004-12-27 2007-03-02 동부일렉트로닉스 주식회사 반도체 소자의 시즈닝 방법
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US20060151429A1 (en) * 2005-01-11 2006-07-13 Hiroyuki Kitsunai Plasma processing method
US20060218680A1 (en) * 2005-03-28 2006-09-28 Bailey Andrew D Iii Apparatus for servicing a plasma processing system with a robot
US7340320B2 (en) * 2005-04-13 2008-03-04 Asm Japan K.K. Method of recipe control operation
KR100744115B1 (ko) * 2005-07-11 2007-08-01 삼성전자주식회사 챔버의 오염 상태 피드백을 이용한 반도체 기판의 처리방법
CN102747336A (zh) * 2006-04-26 2012-10-24 高级技术材料公司 半导体加工***的清洁方法和装置
KR100753158B1 (ko) * 2006-06-19 2007-08-30 삼성전자주식회사 공정 챔버의 세정 방법
US7886262B2 (en) * 2006-08-15 2011-02-08 Chew Marko P System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization
JP4828456B2 (ja) * 2007-03-08 2011-11-30 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20080237184A1 (en) * 2007-03-30 2008-10-02 Mamoru Yakushiji Method and apparatus for plasma processing
US7867921B2 (en) 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
JP2010003807A (ja) * 2008-06-19 2010-01-07 Toshiba Corp 半導体装置の製造方法
US20100224913A1 (en) * 2009-03-03 2010-09-09 Southwest Research Institute One-dimensional FET-based corrosion sensor and method of making same
TWI388954B (zh) * 2009-04-06 2013-03-11 Inotera Memories Inc 調整晶圓製造優先順序之方法
JP5334787B2 (ja) * 2009-10-09 2013-11-06 株式会社日立ハイテクノロジーズ プラズマ処理装置
US9111729B2 (en) * 2009-12-03 2015-08-18 Lam Research Corporation Small plasma chamber systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060212156A1 (en) * 2001-09-06 2006-09-21 Junichi Tanaka Method of monitoring and/or controlling a semiconductor manufacturing apparatus and system therefor
US20080190446A1 (en) * 2007-02-13 2008-08-14 Ranade Rajiv M Control of dry clean process in wafer processing

Also Published As

Publication number Publication date
US20110295554A1 (en) 2011-12-01
KR20110129742A (ko) 2011-12-02
US9136138B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
KR101794069B1 (ko) 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
US7456110B2 (en) Method and apparatus for controlling etch selectivity
KR100612736B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100779178B1 (ko) 플라즈마처리장치
US7939450B2 (en) Method and apparatus for spacer-optimization (S-O)
TW201721736A (zh) 用以決定處理速率之方法及設備
TWI409657B (zh) 閘極最佳化評估程式庫之產生方法與儲存媒體
US20140295583A1 (en) Plasma processing apparatus and plasma processing method
TWI661323B (zh) 模擬方法,模擬程式,製程控制系統,模擬器,製程設計方法及光罩設計方法
JPH09129530A (ja) サイトモデルを用いたプロセスモジュールの制御およびモニタウエハ制御
US20060073619A1 (en) Semiconductor fabricating apparatus and method and apparatus for determining state of semiconductor fabricating process
JP2003077782A (ja) 半導体装置の製造方法
JP3799314B2 (ja) エッチング処理装置およびエッチング処理方法
JP7189719B2 (ja) プロセスパラメータを決定するための方法及び装置
KR100768580B1 (ko) 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치
TW201724247A (zh) 處理速率決定設備
WO2010095196A1 (ja) プラズマ処理方法およびプラズマ処理装置
US20050009215A1 (en) Semiconductor device manufacture method and etching system
US6728591B1 (en) Method and apparatus for run-to-run control of trench profiles
JP5397215B2 (ja) 半導体製造装置、半導体装置の製造方法、シミュレーション装置及びシミュレーションプログラム
US9287097B2 (en) Predicting ultraviolet ray damage with visible wavelength spectroscopy during a semiconductor manufacturing process
Klimecky et al. Compensation for transient chamber wall condition using real-time plasma density feedback control in an inductively coupled plasma etcher
JP5815361B2 (ja) 基板処理制御装置および基板処理制御方法、制御プログラム、可読記憶媒体
US10529582B2 (en) Plasma etching method and method of fabricating semiconductor device
US20230315047A1 (en) Virtual metrology model based seasoning optimization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right