KR101790288B1 - 차동 입력 레벨 쉬프터 - Google Patents

차동 입력 레벨 쉬프터 Download PDF

Info

Publication number
KR101790288B1
KR101790288B1 KR1020160114459A KR20160114459A KR101790288B1 KR 101790288 B1 KR101790288 B1 KR 101790288B1 KR 1020160114459 A KR1020160114459 A KR 1020160114459A KR 20160114459 A KR20160114459 A KR 20160114459A KR 101790288 B1 KR101790288 B1 KR 101790288B1
Authority
KR
South Korea
Prior art keywords
node
terminal
input terminal
current
level shifter
Prior art date
Application number
KR1020160114459A
Other languages
English (en)
Inventor
김수진
이동철
Original Assignee
다믈멀티미디어주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다믈멀티미디어주식회사 filed Critical 다믈멀티미디어주식회사
Priority to KR1020160114459A priority Critical patent/KR101790288B1/ko
Application granted granted Critical
Publication of KR101790288B1 publication Critical patent/KR101790288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

고전압에서 음전압에 이르는 넓은 범위의 공통 모드 레벨을 갖는 차동 입력 신호를 원하는 전압 레벨로 쉬프팅하기 위한 차동 입력 레벨 쉬프터는 반전 입력 단자, 비반전 입력 단자, 제 1 구동 신호를 출력하는 제 1 출력 단자 및 제 2 구동 신호를 출력하는 제 2 출력 단자를 포함하는 증폭기, 제 1 입력 단자와 제 1 노드에 연결되어 있는 제 1 저항, 제 2 입력 단자와 제 2 노드에 연결되어 있는 제 2 저항, 상기 제 1 노드와 전원에 연결되어 있고 상기 제 1 구동 신호에 의해 제어되는 제 1 전류 소스, 상기 제 1 노드와 그라운드에 연결되어 있고 상기 제 2 구동 신호에 의해 제어되는 제 1 전류 싱크, 상기 제 2 노드와 상기 전원에 연결되어 있고 상기 제 1 구동 신호에 의해 제어되는 제 2 전류 소스 및 상기 제 2 노드와 상기 그라운드에 연결되어 있고 상기 제 2 구동 신호에 의해 제어되는 제 2 전류 싱크를 포함하고, 상기 증폭기의 상기 반전 입력 단자는 상기 제 1 노드와 연결되며, 상기 증폭기의 상기 비반전 입력 단자에 기준 전압이 인가되는 것을 특징으로 한다.

Description

차동 입력 레벨 쉬프터{Differential input level shifter}
다양한 실시예들은 차동 입력 레벨 쉬프터에 관한 것으로서, 더욱 상세하게는 넓은 범위의 공통 모드 레벨을 갖는 차동 입력 신호를 제어하기 위한 차동 입력 레벨 쉬프터에 관한 것이다.
각종 전류 제어 시스템은 고전압 또는 음전압 레벨에서 센싱 저항을 통해 입력 신호를 센싱하여 ADC 또는 오차 증폭기 등의 회로로 전달하는데, 이때 센싱 저항 양단의 전압 차이를 정밀하게 감지하여 공통 모드 레벨을 필요한 전압 레벨로 쉬프팅할 필요가 있다. 특히 스위치가 고전압으로 유도 부하(inductive load)를 구동하는 경우, 센싱 저항 양단의 전압의 공통 모드 레벨은 고전압에서 음전압에 이르는 넓은 스윙 범위를 갖게 되므로 이를 수용할 수 있는 차동 입력 레벨 쉬프터가 요구된다.
고전압에서 음전압에 이르는 넓은 범위의 공통 모드 레벨을 갖는 차동 입력 신호를 원하는 전압 레벨로 쉬프팅하는 차동 입력 레벨 쉬프터가 요구된다.
상기의 과제를 해결하기 위한 차동 입력 레벨 쉬프터는 반전 입력 단자, 비반전 입력 단자, 제 1 구동 신호를 출력하는 제 1 출력 단자 및 제 2 구동 신호를 출력하는 제 2 출력 단자를 포함하는 증폭기; 제 1 입력 단자와 제 1 노드에 연결되어 있는 제 1 저항; 제 2 입력 단자와 제 2 노드에 연결되어 있는 제 2 저항; 상기 제 1 노드와 전원에 연결되어 있고 상기 제 1 구동 신호에 의해 제어되는 제 1 전류 소스; 상기 제 1 노드와 그라운드에 연결되어 있고 상기 제 2 구동 신호에 의해 제어되는 제 1 전류 싱크; 상기 제 2 노드와 상기 전원에 연결되어 있고 상기 제 1 구동 신호에 의해 제어되는 제 2 전류 소스; 및 상기 제 2 노드와 상기 그라운드에 연결되어 있고 상기 제 2 구동 신호에 의해 제어되는 제 2 전류 싱크를 포함하고, 상기 증폭기의 상기 반전 입력 단자는 상기 제 1 노드와 연결되며, 상기 증폭기의 상기 비반전 입력 단자에 기준 전압이 인가되는 것을 특징으로 한다.
본 개시에 따른 차동 입력 레벨 쉬프터는 공통 모드 레벨의 범위가 고전압에서 음전압에 이르는 넓은 범위를 갖는 차동 입력 신호를 레벨 쉬프팅 할 수 있고, 정교한 레벨 쉬프팅을 위해서 다수의 저항들 간의 매칭이 필요했던 종래 회로에 비해 저항간 매칭이 용이하여 트리밍 작업을 위한 비용을 절감할 수 있으며, 차동 입력 레벨 쉬프터를 구성하는데 2개의 저항만이 필요하므로 차동 입력 레벨 쉬프터를 이용하여 IC 칩을 제조할 시 IC 칩의 면적을 줄일 수 있다. IC 칩의 면적 및 트리밍 비용을 줄임으로써 IC 칩의 제조 비용을 절감할 수 있다.
도 1은 종래 기술에 의한 차동 입력 레벨 쉬프터의 일 예를 도시하는 회로이다.
도 2는 종래 기술에 의한 차동 입력 레벨 쉬프터의 일 예를 도시하는 회로이다.
도 3은 본 개시의 일 실시예에 따른 차동 입력 레벨 쉬프터를 도시하는 회로이다.
도 4는 본 개시의 일 실시예에 따른 차동 입력 레벨 쉬프터의 구체화된 일 예를 도시하는 회로이다.
아래에서는 첨부한 도면을 참조하여 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 실시예를 상세히 설명한다. 그러나 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 널리 알려진 사실은 설명을 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서에서 사용된 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 다른 부분과 “연결”되어 있다고 함은 어떤 부분이 다른 부분과 신호 송수신을 통해 데이터 통신을 수행할 수 있는 상태가 되어 있는 경우를 포함한다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 어떤 양 측정값이 "일치"한다고 할 때, 이는 양 측정값이 완전히 일치하는 경우뿐 아니라 미세한 오차 범위 내에 있는 경우도 포함한다.
첨부된 도면은 발명의 일 실시예를 설명하기 위하여 개략적으로 도시될 수 있으며, 몇몇 치수는 보다 명확한 표현을 위해 과장될 수 있다. 이와 유사하게, 도면의 상당 부분은 임의로 표현될 수 있다.
개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 발명을 한정하려는 의도가 아니다. 개시에서 사용한 용어는 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나 이는 당 분야에 종사하는 기술자의 의도, 판례, 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
개시에 기재된 실시예 및 첨부된 도면은 발명의 다양한 실시예 중 일부를 통해 발명을 설명하기 위한 것이며, 개시에 기재된 실시예 및 첨부된 도면만으로 발명이 한정되는 것은 아니다.
이하 첨부된 도면을 참고하여 개시를 상세히 설명하기로 한다.
도 1은 종래 기술에 의한 차동 입력 레벨 쉬프터의 일 예를 도시하는 회로이다.
도 1에 도시된 종래의 차동 입력 레벨 쉬프터(100)는 증폭기(105) 및 4개의 저항(120, 125, 130, 135)으로 구성된다. 차동 입력 레벨 쉬프터(100)에 도 1에 도시된 바와 같이 기준 전압(150)을 인가하고, 제 1 입력 단자(110) 및 제 2 입력 단자(115)에 각각 제 1 입력 전압 및 제 2 입력 전압을 인가하여 차동 입력 레벨 쉬프터(100)를 구동할 수 있다. 차동 입력 레벨 쉬프터(100)의 출력은 출력 단자(145)에서 감지될 수 있다.
차동 입력 레벨 쉬프터(100)는 제 1 입력 단자(110)에 인가되는 제 1 입력 전압과 제 2 입력 단자(115)에 인가되는 제 2 입력 전압의 부호가 플러스(+)인 경우 뿐 아니라 마이너스(-)인 경우에도 구동될 수 있으므로, 넓은 범위의 입력 전압을 사용할 수 있다.
그러나 차동 입력 레벨 쉬프터(100)를 구성하는데 다수의 저항이 필요하므로 차동 입력 레벨 쉬프터(100)를 이용하여 IC 칩을 제조하는 경우 IC 칩의 소형화가 어렵다. 또한, 차동 입력 레벨 쉬프터(100)에 다수의 저항이 사용되므로 복잡한 트리밍 작업을 수행해야 하는 번거로움이 있다.
도 2는 종래 기술에 의한 차동 입력 레벨 쉬프터의 일 예를 도시하는 회로이다.
도 2에 도시된 종래의 차동 입력 레벨 쉬프터(200)는 증폭기1(205), 증폭기2(210), 2개의 저항(225, 230) 및 2개의 전류 소스(245, 250)로 구성된다. 차동 입력 레벨 쉬프터(200)에 도 2에 도시된 바와 같이 기준 전압(260)을 인가하고, 제 1 입력 단자(215) 및 제 2 입력 단자(220)에 각각 제 1 입력 신호 및 제 2 입력 신호를 인가하여 차동 입력 레벨 쉬프터(200)를 구동할 수 있다. 차동 입력 레벨 쉬프터(200)의 출력은 출력 단자(255)에서 감지될 수 있다.
차동 입력 레벨 쉬프터(200)는 제 1 입력 단자(215)에 인가되는 제 1 입력 전압과 제 2 입력 단자(220)에 인가되는 제 2 입력 전압의 부호가 플러스(+)인 경우에만 구동될 수 있다. 2개의 전류 소스(245, 250)의 전류의 방향이 그라운드 쪽이므로 제 1 입력 전압 및 제 2 입력 전압의 부호가 마이너스(-)인 경우에는 회로가 동작할 수 없기 때문이다. 따라서 플러스(+)와 마이너스(-)를 아우르는 넓은 범위의 입력 전압을 사용할 수 없다.
도 3은 본 개시의 일 실시예에 따른 차동 입력 레벨 쉬프터를 도시하는 회로이다.
도 3에 도시된 본 개시의 차동 입력 레벨 쉬프터(300)는 증폭기(305), 제 1 저항(320), 제 2 저항(325), 제 1 전류 소스(330), 제 2 전류 소스(335), 제 1 전류 싱크(340) 및 제 2 전류 싱크(345)로 구성된다. 차동 입력 레벨 쉬프터(300)에 도 3에 도시된 바와 같이 기준 전압(360)을 인가하고, 제 1 입력 단자(310) 및 제 2 입력 단자(315)에 각각 제 1 입력 전압 및 제 2 입력 전압을 인가하여 차동 입력 레벨 쉬프터(300)를 구동할 수 있다. 차동 입력 레벨 쉬프터(300)에서 증폭된 출력은 제 1 출력 노드(350)에서 감지될 수 있다. 제 2 출력 노드(355)는 기준 전압(360)과 같은 전위를 출력한다.
일 실시예에서, 증폭기(305)는 비반전 입력 단자(306), 반전 입력 단자(307), 제 1 출력 단자(308) 및 제 2 출력 단자(309)를 포함할 수 있다. 비반전 입력 단자(306)에는 기준 전압(360)이 인가될 수 있으며, 증폭기(305)가 이상적인(ideal) 경우 가상 단락 원리가 적용되므로 반전 입력 단자(307)의 전위도 기준 전압(360)이 될 수 있다. 제 1 출력 단자(308)는 제 1 구동 신호를 출력할 수 있으며, 제 2 출력 단자(309)는 제 2 구동 신호를 출력할 수 있다. 제 1 구동 신호는 제 1 전류 소스(330) 및 제 2 전류 소스(335)를 제어하는데 이용될 수 있고, 제 2 구동 신호는 제 1 전류 싱크(340) 및 제 2 전류 싱크(345)를 제어하는데 이용될 수 있다.
또한, 제 1 저항(320)은 제 1 입력 단자(310)와 제 1 노드(365) 사이에 연결될 수 있다. 제 2 저항(325)은 제 2 입력 단자(315)와 제 2 노드(370) 사이에 연결될 수 있다. 제 1 노드(365)는 증폭기(305)의 반전 입력 단자(307)와 연결될 수 있다. 제 2 노드(370)는 제 1 출력 노드(350)와 같은 노드이다.
또한, 제 1 전류 소스(330)는 제 1 노드(365)와 전원(375) 사이에 연결될 수 있고, 제 1 출력 단자(308)에서 출력된 제 1 구동 신호에 의해 제어될 수 있다. 제 1 전류 싱크(340)는 제 1 노드(365)와 그라운드(380) 사이에 연결될 수 있고, 제 2 출력 단자(309)에서 출력된 제 2 구동 신호에 의해 제어될 수 있다. 제 2 전류 소스(335)는 제 2 노드(370)와 전원(375) 사이에 연결될 수 있고, 제 1 출력 단자(308)에서 출력된 제 2 구동 신호에 의해 제어될 수 있다. 제 2 전류 싱크(345)는 제 2 노드(370)와 그라운드(380) 사이에 연결될 수 있고, 제 2 출력 단자(309)에서 출력된 제 2 구동 신호에 의해 제어될 수 있다.
일 실시예에서, 제 1 전류 소스(330)의 출력 전류는 제 1 전류 싱크(340)의 출력 전류와 매칭될 수 있다. 보다 구체적으로, 제 1 전류 소스(330)의 출력 전류값과 제 1 전류 싱크(340)의 출력 전류값이 일치할 수 있다. 또한, 제 2 전류 소스(335)의 출력 전류는 제 2 전류 싱크(345)의 출력 전류와 매칭될 수 있다. 보다 구체적으로, 제 2 전류 소스(335)의 출력 전류값과 제 2 전류 싱크(345)의 출력 전류값이 일치할 수 있다.
다수의 저항을 사용한 도 1의 차동 입력 레벨 쉬프터(100)와 비교할 때, 도 3의 차동 입력 레벨 쉬프터(300)는 2개의 저항 간 매칭만 필요하므로 차동 입력 레벨 쉬프터(300)를 이용하여 IC 칩을 제조하는 경우 IC 칩의 면적을 저감할 수 있고, 트리밍 작업을 간소화 할 수 있다.
제 1 입력 단자(215)에 인가되는 제 1 입력 전압과 제 2 입력 단자(220)에 인가되는 제 2 입력 전압의 부호가 플러스(+)인 경우에만 구동될 수 있는 도 2의 차동 입력 레벨 쉬프터(200)와 비교할 때, 도 3의 차동 입력 레벨 쉬프터(300)는 제 1 입력 단자(310)에 인가되는 제 1 입력 전압과 제 2 입력 단자(315)에 인가되는 제 2 입력 전압의 부호가 플러스(+)인 경우뿐 아니라 마이너스(-)인 경우에도 구동될 수 있으므로, 넓은 범위의 입력 전압을 사용할 수 있다.
도 3의 전류 소스 또는 전류 싱크는 전압 제어 전류원(VCCS)인 MOSFET 소자로 구현될 수 있으나 이에 한정되지 않고 전류 제어 전류원(CCCS)인 BJT 소자 등으로 구현될 수 있다.
도 4는 본 개시의 일 실시예에 따른 차동 입력 레벨 쉬프터의 구체화된 일 예를 도시하는 회로이다.
일 실시예에서, 도 4에 도시된 차동 입력 레벨 쉬프터(400)와 같이, 도 3에 도시된 차동 입력 레벨 쉬프터(300)의 제 1 전류 소스(330)는 제 1 출력 단자(308)에서 출력된 제 1 구동 신호에 의해 동작하는 제 1 PMOS 트랜지스터(410)를 포함하고, 제 2 전류 소스(335)는 제 1 출력 단자(308)에서 출력된 제 1 구동 신호에 의해 동작하는 제 2 PMOS 트랜지스터(420)를 포함하고, 제 1 전류 싱크(340)는 제 2 출력 단자(309)에서 출력된 제 2 구동 신호에 의해 동작하는 제 1 NMOS 트랜지스터(430)를 포함하며, 제 2 전류 싱크(345)는 제 2 출력 단자(309)에서 출력된 제 2 구동 신호에 의해 동작하는 제 2 NMOS 트랜지스터(440)를 포함할 수 있다. 즉, 도 3에 도시된 차동 입력 레벨 쉬프터(300)의 각 전류 소스는 PMOS 트랜지스터로 구체화 될 수 있고, 각 전류 싱크는 NMOS 트랜지스터로 구체화 될 수 있다.
증폭기(305)의 제 1 출력 단자(308)는 제 1 PMOS 트랜지스터(410) 및 제 2 PMOS 트랜지스터(420)의 게이트(gate) 단자와 연결되고, 증폭기(305)의 제 2 출력 단자(309)는 제 1 NMOS 트랜지스터(430) 및 제 2 NMOS 트랜지스터(440)의 게이트 단자와 연결될 수 있다.
또한, 제 1 PMOS 트랜지스터(410) 및 제 2 PMOS 트랜지스터(420)의 드레인(drain) 단자는 전원(375)과 연결되고, 제 1 PMOS 트랜지스터(410)의 소스(source) 단자는 제 1 NMOS 트랜지스터(430)의 드레인 단자와 연결되고, 제 2 PMOS 트랜지스터(420)의 소스 단자는 제 2 NMOS 트랜지스터(440)의 드레인 단자와 연결되며, 제 1 NMOS 트랜지스터(430) 및 제 2 NMOS 트랜지스터(440)의 소스 단자는 그라운드(380)와 연결될 수 있다.
일 실시예에서, 제 1 PMOS 트랜지스터(410)와 제 2 PMOS 트랜지스터(420)의 규격이 일치하고, 제 1 NMOS 트랜지스터(430)와 제 2 NMOS 트랜지스터(440)의 규격이 일치하며, 제 1 저항(320)과 제 2 저항(325)의 저항값이 일치할 수 있다. 각 트랜지스터의 규격은 각 트랜지스터의 전기적 규격, 사양, 스펙(spec) 등을 의미할 수 있고, 이들은 소자의 크기, 입력 저항, 드레인 전류, 전원의 전압 등 다양한 개념을 포함할 수 있다. 이러한 조건하에서 제 1 PMOS 트랜지스터(410)의 소스 전류값과 제 1 NMOS 트랜지스터(430)의 소스 전류값이 일치할 수 있고, 제 2 PMOS 트랜지스터(420)의 소스 전류값과 제 2 NMOS 트랜지스터(440)의 소스 전류값이 일치할 수 있다.
전술한 발명의 설명은 예시를 위한 것이며, 발명이 속하는 기술분야의 통상의 지식을 가진 자는 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
개시의 권리범위는 후술하는 특허청구범위에 의하여 나타내어 질 수 있으며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함될 수 있는 것으로 해석되어야 한다.

Claims (7)

  1. 비반전 입력 단자, 반전 입력 단자, 제 1 구동 신호를 출력하는 제 1 출력 단자 및 제 2 구동 신호를 출력하는 제 2 출력 단자를 포함하는 증폭기;
    제 1 입력 단자와 제 1 노드에 사이에 연결되어 있는 제 1 저항;
    제 2 입력 단자와 제 2 노드에 사이에 연결되어 있는 제 2 저항;
    상기 제 1 노드와 전원 사이에 연결되어 있고 상기 제 1 구동 신호에 의해 제어되는 제 1 전류 소스;
    상기 제 1 노드와 그라운드 사이에 연결되어 있고 상기 제 2 구동 신호에 의해 제어되는 제 1 전류 싱크;
    상기 제 2 노드와 상기 전원 사이에 연결되어 있고 상기 제 1 구동 신호에 의해 제어되는 제 2 전류 소스; 및
    상기 제 2 노드와 상기 그라운드 사이에 연결되어 있고 상기 제 2 구동 신호에 의해 제어되는 제 2 전류 싱크를 포함하고,
    상기 증폭기의 상기 반전 입력 단자는 상기 제 1 노드와 연결되며, 상기 증폭기의 상기 비반전 입력 단자에 기준 전압이 인가되는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
  2. 제 1 항에 있어서,
    상기 제 1 전류 소스의 출력 전류는 상기 제 1 전류 싱크의 출력 전류와 매칭되고, 상기 제 2 전류 소스의 출력 전류는 상기 제 2 전류 싱크의 출력 전류와 매칭되는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
  3. 제 1 항에 있어서,
    상기 제 1 전류 소스는 상기 제 1 구동 신호에 의해 동작하는 제 1 PMOS 트랜지스터를 포함하고, 상기 제 2 전류 소스는 상기 제 1 구동 신호에 의해 동작하는 제 2 PMOS 트랜지스터를 포함하고, 상기 제 1 전류 싱크는 상기 제 2 구동 신호에 의해 동작하는 제 1 NMOS 트랜지스터를 포함하며, 상기 제 2 전류 싱크는 상기 제 2 구동 신호에 의해 동작하는 제 2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
  4. 제 3 항에 있어서,
    상기 제 1 PMOS 트랜지스터와 상기 제 2 PMOS 트랜지스터의 규격이 일치하고, 상기 제 1 NMOS 트랜지스터와 상기 제 2 NMOS 트랜지스터의 규격이 일치하며, 상기 제 1 저항과 상기 제 2 저항의 저항값이 일치하는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
  5. 제 4 항에 있어서,
    상기 제 2 노드의 전압은, 상기 기준 전압과 상기 제 2 입력 단자의 전압을 더한 값에서 상기 제 1 입력 단자의 전압을 차감한 값으로 산출되는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
  6. 제 3 항에 있어서,
    상기 증폭기의 상기 제 1 출력 단자는 상기 제 1 PMOS 트랜지스터 및 상기 제 2 PMOS 트랜지스터의 게이트(gate) 단자와 연결되고, 상기 증폭기의 상기 제 2 출력 단자는 상기 제 1 NMOS 트랜지스터 및 상기 제 2 NMOS 트랜지스터의 게이트 단자와 연결되는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
  7. 제 6 항에 있어서,
    상기 제 1 PMOS 트랜지스터 및 상기 제 2 PMOS 트랜지스터의 드레인(drain) 단자는 상기 전원과 연결되고, 상기 제 1 PMOS 트랜지스터의 소스(source) 단자는 상기 제 1 NMOS 트랜지스터의 드레인 단자와 연결되고, 상기 제 2 PMOS 트랜지스터의 소스 단자는 상기 제 2 NMOS 트랜지스터의 드레인 단자와 연결되며, 상기 제 1 NMOS 트랜지스터 및 상기 제 2 NMOS 트랜지스터의 소스 단자는 상기 그라운드와 연결되는 것을 특징으로 하는 차동 입력 레벨 쉬프터.
KR1020160114459A 2016-09-06 2016-09-06 차동 입력 레벨 쉬프터 KR101790288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160114459A KR101790288B1 (ko) 2016-09-06 2016-09-06 차동 입력 레벨 쉬프터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114459A KR101790288B1 (ko) 2016-09-06 2016-09-06 차동 입력 레벨 쉬프터

Publications (1)

Publication Number Publication Date
KR101790288B1 true KR101790288B1 (ko) 2017-10-26

Family

ID=60301034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114459A KR101790288B1 (ko) 2016-09-06 2016-09-06 차동 입력 레벨 쉬프터

Country Status (1)

Country Link
KR (1) KR101790288B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753151B1 (ko) 2005-04-22 2007-08-30 삼성전자주식회사 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753151B1 (ko) 2005-04-22 2007-08-30 삼성전자주식회사 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로

Similar Documents

Publication Publication Date Title
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
US8410821B2 (en) Output current detecting circuit and transmission circuit
US7528636B2 (en) Low differential output voltage circuit
US20080024178A1 (en) Transmission line drivers and serial interface data transmission devices including the same
US20120062222A1 (en) Magnetic detection device
US9608617B2 (en) Short circuit protection circuit, semiconductor device and electronic machine
US9100017B2 (en) Impedance component having low sensitivity to power supply variations
US7336122B2 (en) Low power high side current monitor which operates at high voltages and method therefor
US9484912B2 (en) Resistance element generator and output driver using the same
KR101790288B1 (ko) 차동 입력 레벨 쉬프터
KR102202461B1 (ko) 프로브 카드 모듈
US20230209688A1 (en) Full voltage sampling circuit, driving chip, led driving circuit and sampling method
CN107228967B (zh) 电流检测电路
CN107167164B (zh) 磁传感器和磁传感器装置
US6664815B2 (en) Output driver circuit with current detection
US8058854B2 (en) Drive circuit
US6825718B2 (en) Impedance matching circuit
CN114337621A (zh) 具有电压保护的后置驱动器
JP2018097748A (ja) 電圧異常検出回路及び半導体装置
CN212137619U (zh) 一种差动输入电平转换器
KR20140106438A (ko) 퓨즈 회로 및 반도체 집적 회로 장치
US11216021B2 (en) Current generation circuit
CN111917389A (zh) 一种差动输入电平转换器
JP4671894B2 (ja) ３値検出回路
US20150171808A1 (en) Small signal amplifier circuit

Legal Events

Date Code Title Description
GRNT Written decision to grant